KR101975709B1

KR101975709B1 - Toggle 제어 회로

Info

Publication number: KR101975709B1
Application number: KR1020180090259A
Authority: KR
Inventors: 강희복
Original assignee: 주식회사 에프램
Priority date: 2018-08-02
Filing date: 2018-08-02
Publication date: 2019-05-07

Abstract

Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700), CLK 발생부 (701), Sensor부 (702) 및 Surge Current Protection부 (712)로 구성된다.
S_OUT 신호 입력 Transistor (706)는 Sensor부 (702)의 S_OUT 신호를 입력 시키기 위한 Transistor 소자이다.
S_REF 신호 입력 Transistor (707)는 Sensor부 (702)의 S_REF 신호를 입력 시키기 위한 Transistor 소자이다.
Sensing Detection Voltage 생성부(618)는 상기 S_REF 신호 입력 Transistor (707)와 상기 감지 설정 저항 R612 영역의 회로로 정의를 하고, 상기 S_OUT 신호와 상기 S_REF 신호 전압이 같은 크기로 입력될 경우에, 상기 감지 설정 저항 R612 에 흐르는 전류에 의해 각각의 노드 N608과 노드 N610에 흐르는 전류 값에서 차이가 나도록 하는 것을 포함하는 것을 특징으로 한다.
Toggle 제어부 (507) 회로 구성에 있어서,
Toggle 제어부 (507)의 입력 단자는 T-in (506) 단자에 연결된다.
Q, QB 단자는 Toggle 제어부 (507)의 출력 단자이다. Q 단자와 QB 단자의 신호 파형은 서로 반대 위상을 갖는다.
Toggle 제어부 (507)의 입력 T-in (506) 신호가 t1, t2, t3 시점에서 각 시점 사이의 시간 간격 주기보다 짧은 Logic High Pulse 파형으로 입력 된다.
Toggle 제어부 (507)의 출력 Q 신호는 t1, t2, t3 Pulse 시작점에서 신호의 상태가 반전되는 Toggle 파형을 특징으로 한다.

Description

Toggle 제어 회로 {A Toggle Control Circuit}

Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부, CLK 발생부, Sensor부 (702) 및 Surge Current Protection부 (712)로 구성된다.

Toggle 제어부 (507) 회로 구성에 있어서,

Toggle 제어부 (507)의 입력 단자는 T-in (506) 단자에 연결된다.

Q, QB 단자는 Toggle 제어부 (507)의 출력 단자이다. Q 단자와 QB 단자의 신호 파형은 서로 반대 위상을 갖는다.

Toggle 제어부 (507)의 입력 T-in (506) 신호가 t1, t2, t3 시점에서 각 시점 사이의 시간 간격 주기보다 짧은 Logic High Pulse 파형으로 입력 된다.

Toggle 제어부 (507)의 출력 Q 신호는 t1, t2, t3 Pulse 시작점에서 신호의 상태가 반전되는 Toggle 파형을 특징으로 한다.

차동 증폭기(differential amplifier)는 아날로그 집적회로(IC: integrated circuit)를 구성하는 기본적인 기능 블록으로서 연산 증폭기와 비교기 IC의 입력단으로 사용된다.

차동 증폭기는 두 개의 입력단자와 한 개 또는 두 개의 출력단자를 가지면, 두 입력신호의 차를 증폭하는 기능을 갖는다.

차동 증폭기는 저 전압, 저 소비 전력, 고 감도 성능 및 저 비용의 회로를 구현할 수 있는 회로 개선이 필요하다.

또한, 차동 증폭기의 입력단자 및 전원 회로는 통신 분야의 system transients와 lightning-induced transients로부터 시스템을 보호해주는 써지 보호 역할과, 이동 통신 단말기, 노트북 PC, 전자수첩, PDA등의 정전기에 대하여 회로를 보호해주는 ESD(electrostatic discharge) protection의 역할로서 PN 바리스터(Varistor)가 필요하다.

각종 정보기기, 제어기기 등 전기를 사용하는 제품에 갑작스런 전압의 변화(surge) 가전제품에 대한 기기 손상을 방지하기 위한 써지 흡수소자로서 사용 된다. 또한 발전소, 변전소, 송전소 같은 전력 기기 분야에서 낙뢰로부터 설비를 안전하게 보호하기 위한 전력용 피뢰기의 핵심 소자에 이르기까지 다양한 부분에 사용된다.

이에 따라 이들 장비에 발생하는 전원서지, 낙뇌서지 등으로부터 시스템을 보호하기 위한 필요성이 그 어느 때보다도 강하게 요구되고 있다.

전력 계통에 설치되는 전자기기들을 이러한 과도 외부 서지로부터 파괴, 또는 오동작하지 않도록 서지를 차단하기 위해서는 서지 보호 장치(Surge Protection Device: SPD, Voltage Transient Management System: VTMS, or Transient Voltage Surge Suppressor: TVSS)를 설치한다. 또한, 전력 계통에 설치되는 전자기기들은 이상 전류, 이상 전압 혹은 누설 전류와 같은 각종 고장 사고에 의한 재해를 방지할 수 있는 감지(Sensing) 보호 장치를 설치하여야 한다.

본 발명의 실시예는 다음과 같은 특징을 갖는다.

첫째, Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부, CLK 발생부 및 Sensor부로 구성되게 하는 특징을 갖는다.

둘째, 전원이 공급되고 있는 동안에 CLK의 일정 주파수 주기에 대응하여 증폭 동작과 Precharge 동작을 주기적으로 반복되는 특징을 갖는다.

셋째, Sensing Detection Voltage 생성부(618)는 S_REF 신호를 입력 시키기 위한 Transistor 소자와 감지 설정 저항 R612를 포함하는 특징을 갖는다.

넷째, Toggle 제어부 (507) 회로 구성에 있어서,

Toggle 제어부 (507)의 입력 단자는 T-in (506) 단자에 연결된다.

저 전압, 저 소비 전력, 고 감도 성능 회로 구현 및 저 비용의 회로를 구성할 수 있도록 하기 위해 아래 구조와 같은 증폭 회로 기술을 포함하는 것을 특징으로 한다.

Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700), CLK 발생부 (701) 및 Sensor부 (702) 로 구성된다.

S_OUT 신호 입력 Transistor (706)는 Sensor부 (702)의 S_OUT 신호를 입력 시키기 위한 Transistor 소자이다.

S_REF 신호 입력 Transistor (707)는 Sensor부 (702)의 S_REF 신호를 입력 시키기 위한 Transistor 소자이다.

Sensing Detection Voltage 생성부(618)는 상기 S_REF 신호 입력 Transistor (707)와 상기 감지 설정 저항 R612 영역의 회로로 정의를 하고, 상기 S_OUT 신호와 상기 S_REF 신호 전압이 같은 크기로 입력될 경우에, 상기 감지 설정 저항 R612 에 흐르는 전류에 의해 각각의 노드 N608과 노드 N610에 흐르는 전류 값에서 차이가 나도록 하는 것을 포함하는 것을 특징으로 한다.

Toggle 제어부 (507) 회로 구성에 있어서,

Toggle 제어부 (507)의 입력 단자는 T-in (506) 단자에 연결된다.

이상에서 설명한 바와 같이, 본 발명의 실시예는 다음과 같은 효과를 갖는다.

첫째, Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부, CLK 발생부 및 Sensor부로 구성되게 하는 것을 특징으로 하는 효과를 제공한다.

둘째, 전원이 공급되고 있는 동안에 CLK의 일정 주파수 주기에 대응하여 증폭 동작과 Precharge 동작을 주기적으로 반복되는 것을 특징으로 하는 효과를 제공한다.

셋째, Sensing Detection Voltage 생성부(618)는 S_REF 신호를 입력 시키기 위한 Transistor 소자와 감지 설정 저항 R612를 포함하는 것을 특징으로 하는 효과를 제공한다.

넷째 Toggle 제어부 (507) 회로 구성에 있어서,

Toggle 제어부 (507)의 입력 단자는 T-in (506) 단자에 연결된다.

Toggle 제어부 (507)의 출력 Q 신호는 t1, t2, t3 Pulse 시작점에서 신호의 상태가 반전되는 Toggle 파형을 특징으로 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 통상의 차동 증폭기 회로의 구성도.
도 2는 본 발명의 VDD 전원 발생 회로의 구성도
도 3은 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 구성도.
도 4은 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 동작 파형도.
도 5는 본 발명의 Toggle 제어 회로의 구성도.
도 6은 본 발명의 Toggle 제어 회로의 동작 파형도.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 1은 통상의 차동 증폭기 회로의 구성도이다.

두 개의 NPN 트랜지스터 Q1 (104), Q2 (106)가 이미터 결합 차동쌍을 구성하고 있으며, 이 트랜지스터들은 정전류원 IEE에 의해 선형영역으로 바이어스되어 있다.

Base 단자는 I1과 I2 입력단으로 구성되어 있고, 차동 모드 전류 입력에 의해 차동 증폭 모드로 동작하게 된다.

차동 모드 이득을 크게 하기 위해 컬렉터 저항 대신에 트랜지스터를 이용한 능동부하(active load)가 사용되기도 한다.

Q3 (108), Q4 (110)는 전류거울(current mirror) 형태의 능동부하로 사용된다.

출력 단자는 Out 으로 표시된다.

양의 전압은 VCC (100)로 표시되고 음의 전압은 ?EE (102)로 표시된다.

도 2는 본 발명의 VDD 전원 발생 회로의 구성도이다.

본 발명의 교류 입력 전원에서 저 전압의 직류 전원의 전압으로 변환하는 전압 변환 장치에 있어서, 교류 입력 전원(200)의 한쪽 전극(202)은 전류 제한 소자인 저항 R1의 한쪽 단자에 연결된다.

저항 R1의 다른 쪽 단자(204)는 Zener diode (206)의 Cathode 와 Diode D1의 P 전극 쪽에 공통으로 연결된다.

상기 Zener diode (206)의 Anode 단자는 공통의 접지 단자에 연결된다.

상기 Diode D1의 N 전극 쪽에는 저 전압 출력 단자인 VDD가 연결된다.

교류 입력 전원(200)의 다른 쪽 전극(208)은 전류 제한 소자인 저항 R2의 한쪽 단자에 연결된다.

저항 R2의 다른 쪽 단자(210)는 Zener diode (212)의 Cathode 와 Diode D2의 P 전극 쪽에 공통으로 연결된다.

상기 Zener diode (212)의 Anode 단자는 공통의 접지 단자에 연결된다.

상기 Diode D2의 N 전극 쪽에는 저 전압 출력 단자인 VDD가 공통으로 연결된다.

도 3은 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 구성도이다.

Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 Block 구성은 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700), CLK 발생부 (701), Sensor부 (702) 및 Surge Current Protection부 (712)로 구성된다.

상기 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700)는 out- 단자의 precharge transistor (703), out+ 단자의 precharge transistor (704), Latch 증폭부 (705), S_OUT 신호 입력 Transistor (706), S_REF 신호 입력 Transistor (707), 감지 설정 저항 R612, 전류 제한 저항 R618 및 활성화 제어 Transistor (708) 로 구성된다.

상기 precharge transistor (703) 와 precharge transistor (704)는 PMOS FET(Field Effect Transistor) 소자로 구성되고, out- 단자와 out+ 단자를 각각 High 전압으로 Precharge 시키는 사용되는 Transistor 이다.

Latch 증폭부 (705)는 NMOS 및 PMOS FET(Field Effect Transistor) 소자로 구성되고, out- 단자와 out+ 단자를 증폭시키기 위한 cross-coupled latch 회로로 구성된다.

S_OUT 신호 입력 Transistor (706)는 NMOS FET(Field Effect Transistor) 소자로 구성되고, Sensor부 (702)의 한쪽 신호인 S_OUT 신호를 입력 시키기 위한 Transistor 소자이다.

따라서, 상기 S_OUT 신호 입력 Transistor (706)의 Gate 단자는 상기 Sensor부 (702)의 한쪽 신호인 S_OUT 신호를 입력 시킨다.

S_REF 신호 입력 Transistor (707)는 NMOS FET(Field Effect Transistor) 소자로 구성되고, Sensor부 (702)의 다른 쪽 신호인 S_REF 신호를 입력 시키기 위한 Transistor 소자이다.

따라서, 상기 S_REF 신호 입력 Transistor (707)의 Gate 단자는 상기 Sensor부 (702)의 다른 쪽 신호인 S_REF 신호를 입력 시킨다.

상기 Latch 증폭부 (705)의 PMOS FET(Field Effect Transistor) 전원 단자는 VDD 전원에 연결된다.

상기 Latch 증폭부 (705)의 한쪽 Source 단자 (노드 N608)는 상기 S_OUT 신호 입력 Transistor (706)의 Drain 단자에 연결된다.

상기 Latch 증폭부 (705)의 다른 쪽 Source 단자 (노드 N610)는 상기 S_REF 신호 입력 Transistor (707)의 Drain 단자와 상기 감지 설정 저항 R612의 한쪽 단자에 공통으로 연결된다.

상기 감지 설정 저항 R612의 다른 쪽 단자는 노드 N616에 연결된다.

상기 감지 설정 저항 R612는 감지 Sensing Level 값을 설정하기 위한 소자로써 Passive Resistor 혹은 Active Resistor를 포함한다.

상기 S_OUT 신호 입력 Transistor (706)의 Source 단자와 상기 S_REF 신호 입력 Transistor (707)의 Source 단자는 노드 N616에 공통으로 연결된다.

상기 전류 제한 저항 R618은 전류의 흐름을 제한하기 위한 소자이다.

상기 전류 제한 저항 R618의 한쪽 단자는 노드 N616에 연결된다.

상기 전류 제한 저항 R618의 다른 쪽 단자는 노드 N614에 연결된다.

상기 활성화 제어 Transistor (708)의 Drain 단자는 노드 N614에 연결되고, Gate 단자는 CLK 신호에 연결되고, Source 단자는 Ground 전원에 연결된다.

Sensing Detection Voltage 생성부(618)는 상기 S_REF 신호 입력 Transistor (707)와 상기 감지 설정 저항 R612 영역의 회로로 정의를 하고, 상기 S_OUT 신호와 상기 S_REF 신호 전압이 같은 크기로 입력될 경우에, 상기 감지 설정 저항 R612 에 흐르는 전류에 의해 각각의 노드 N608과 노드 N610에 흐르는 전류 값에서 차이가 나도록 하는 것을 특징으로 한다.

상기 활성화 제어 Transistor (708)는 NMOS FET(Field Effect Transistor) 소자로 구성되고, CLK 신호가 High 일 때는 동작을 활성화 시키고, CLK 신호가 Low 일 때는 Precharge 시키는 동작을 수행한다.

상기 CLK 발생부 (701)는 전원을 인가하면 자체적으로 일정 주기의 clock 신호인 CLK 을 발생함을 특징으로 하는 회로 Block이다.

상기 Sensor부 (702)는 온도 Sensor, 자기 Sensor, 가스 Sensor 등 각종 Sensor 신호를 발생하는 Sensor 회로 Block이다.

상기 Sensor부 (702)는 외부의 Sensing 신호 입력 조건에 따라 아주 큰 Level의 Sensing 신호가 유입되어 Surge Current 가 상기 S_OUT 과 S_REF 에 생성되는 경우가 발생하게 된다.

이러한 Surge Current를 방전시키지 못하면 상기 S_OUT 과 S_REF 에 연결된 Transistor를 파괴하는 경우가 발생한다.

따라서 이러한 Surge Current를 방전할 수 있는 보호 장치가 필요하게 된다.

상기 Surge Current Protection부 (712)는 상기 Sensor부 (702)부에 유기되는 고 전류 Level의 Surge Current를 Discharge 시켜서 상기 S_OUT 신호 입력 Transistor (706)와 상기 S_REF 신호 입력 Transistor (707)를 보호하는 동작을 수행한다.

상기 Surge Current Protection부 (712)는 Varistor, PN Diode, MOS Transistor Diode 와 동등한 동작을 수행하는 소자로 구성된다.

도 4는 본 발명의 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 동작 파형도이다.

상기 CLK 발생부 (701)의 CLK 신호가 Low인 구간에서는 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700)가 비활성화 되어 Precharge 동작을 수행한다.

한편, 상기 CLK 발생부 (701)의 CLK 신호가 High인 구간에서는 Sensing Detection Voltage 생성 strong-ARM 증폭부 (700)가 활성화 되어 정상 증폭 동작을 수행한다.

본 발명의 회로는 전원이 공급되고 있는 동안에 CLK의 일정 주파수 주기에 대응하여 증폭 동작과 Precharge 동작을 주기적으로 반복됨을 특징으로 한다.

도 5는 본 발명의 Toggle 제어 회로의 구성도이다.

배선용 과부하 차단기(MCB)는 지정한 전류보다 과도하게 높은 전류가 흐르면, 바이메탈(Bi-Metal)에 열이 나기 시작하고 일정 시간이 지나도 계속 열이 나면 한쪽으로 휘는 힘을 TM (Trip Mechanism)에 전달하여 MCB를 자동으로 끊어지도록 작동하여 전원 공급단과 부하단의 연결은 차단된다.

누전 차단기 (ELB 혹은 ELCB)는 과부하 차단기(MCB) 기능과 누설 전류가 어느 임계 이상 흐르면 즉시(0.03초 이내) Trip 되는 기능을 포함하여 동작한다.

즉, ELB는 MCB 구조에 추가적으로 누설전류가 검출되면 차단하는 기능이 추가된 것이다.

ELB는 누설 전류 감지 Sensor인 영상변류기 ZCT (Zero Current Transformer)를 포함한다.

누설 전류가 설정 값 이상이면 Control Circuit인 Sensing Detection Voltage 생성 strong-ARM Latch 증폭 회로의 판단에 따라 Trip Coil (TC)이 여자되어 Trip Mechanism (TM) 을 동작시켜 접점이 열리게 된다.

Toggle 제어 회로는 Trip Coil (TC)의 활성화와 비활성화 동작을 제어하기 위한 회로 구성이다.

Toggle 제어부 (507)의 출력 단자인 Q 혹은 QB단자는 Trip Coil (TC) 활성화 제어부에 연결된다.

즉, Toggle 제어부 (507)의 출력 단자인 Q 혹은 QB단자는 구동 제어 소자인 Thrystor SCR 소자의 Gate 단자나 BJT 소자의 Base 단자 혹은 Relay 소자 등의 입력 단자에 직접 혹은 간접으로 연결되어 Trip Coil (TC)의 활성화 여부를 제어하게 된다.

상기 out- 단자 혹은 out+ 단자는 Output Buffer (501) 회로의 입력 단자에 연결된다.

Output Buffer (501) 회로의 출력은 out_buf (502) 단자에 연결된다.

Output Buffer (501) 회로는 Digital Filter 회로 등을 포함하는 논리 제어 회로로 구성된다.

제1 Pull-up Transistor 인 PMOS_1 (503)의 Source 단자는 VDD 전원 단자에 연결되고, Gate 단자는 out_buf (502) 단자에 연결되고, Drain 단자는 T-in (506) 단자에 연결된다.

제1 Pull-down 저항 소자인 R1 (505)의 한쪽 단자는 T-in (506) 단자에 연결되고, 다른 쪽 단자는 공통의 접지 단자에 연결된다.

out_buf (502) 단자의 신호가 Logic Low 일 때 제1 Pull-up Transistor 인 PMOS_1 (503)는 활성화 되어 T-in (506)단자는 Logic High가 된다.

Toggle 회로의 입력 단자에 Logic High Pulse 파형을 입력할 때마다 Toggle 회로의 출력 단자 파형이 Logic High와 Logic Low의 상태가 반전되어 출력되는 동작을 특징으로 한다.

Toggle 제어부 (507)는 Toggle 동작을 수행하는 회로이다.

상세 Toggle 제어부 (507) 회로 구성은 다음과 같다.

Toggle 제어부 (507) 회로 구성에 있어서,

Toggle 제어부 (507)의 입력 단자는 T-in (506) 단자에 연결된다.

Toggle 제어부 (507)의 입력 T-in (506) 단자는 AND 논리소자인 AND1 (508)과 AND2 (509)의 각각 한쪽 입력 단자에 공통으로 연결된다.

또한, Toggle 제어부 (507)의 입력 T-in (506) 단자는 Inverter 논리소자인 IV1 (514)과 IV3 (516)의 각각 입력 단자에 공통으로 연결된다.

Toggle 제어부 (507)의 출력 Q 단자와 Inverter 논리소자인 IV1 (514)의 출력 단자는 NAND 논리소자인 ND1 (512)의 입력 단자에 각각 연결된다.

NAND 논리소자인 ND1 (512)의 출력 단자는 Inverter 논리소자인 IV2 (515)의 입력 단자에 연결된다.

Inverter 논리소자인 IV2 (515)의 출력 단자는 AND 논리소자인 AND1 (508)의 다른 쪽 입력 단자에 연결된다.

AND 논리소자인 AND1 (508)의 출력 단자와 Toggle 제어부 (507)의 출력 단자인 QB는 NOR 논리소자인 NR1 (510) 의 입력 단자에 각각 연결된다.

NOR 논리소자인 NR1 (510) 의 출력 단자는 Toggle 제어부 (507)의 출력 단자인 Q에 연결된다.

Toggle 제어부 (507)의 출력 QB 단자와 Inverter 논리소자인 IV3 (516)의 출력 단자는 NAND 논리소자인 ND2 (513)의 입력 단자에 각각 연결된다.

NAND 논리소자인 ND2 (513)의 출력 단자는 Inverter 논리소자인 IV4 (517)의 입력 단자에 연결된다.

Inverter 논리소자인 IV4 (517)의 출력 단자는 AND 논리소자인 AND2 (509)의 다른 쪽 입력 단자에 연결된다.

AND 논리소자인 AND2 (509)의 출력 단자와 Toggle 제어부 (507)의 출력 단자인 Q는 NOR 논리소자인 NR2 (511) 의 입력 단자에 각각 연결된다.

NOR 논리소자인 NR2 (511) 의 출력 단자는 Toggle 제어부 (507)의 출력 단자인 QB에 연결된다.

도 6은 본 발명의 Toggle 제어 회로의 동작 파형도이다.

Toggle 제어부 (507)의 출력 Q 신호는 t1, t2, t3 Pulse 시작점에서 신호의 상태가 반전되는 Toggle 파형을 형성하게 된다.

Toggle 제어부 (507)의 출력 QB 신호는 Toggle 제어부 (507)의 출력 Q 신호 대비 반대 위상의 Toggle 신호 파형을 형성하게 된다.

100 VCC
102 ?EE
104 Q1
106 Q2
108 Q3
110 Q4
200 입력 전원

Claims

Logic High Pulse 파형을 입력할 때마다 출력 단자 파형이 Logic High와 Logic Low의 상태가 반전되어 출력되는 동작을 특징으로 하는 Toggle 제어 장치에서,
입력 T-in (506) 단자; 및
출력 Q 단자; 및
출력 QB 단자에서,
상기 입력 T-in (506) 단자는 AND 논리소자인 AND1 (508)과 AND2 (509)의 각각 한쪽 입력 단자 및 Inverter 논리소자인 IV1 (514)과 IV3 (516)의 각각 입력 단자에 공통으로 연결되고,
상기 출력 Q 단자와 상기 Inverter 논리소자인 IV1 (514)의 출력 단자는 NAND 논리소자인 ND1 (512)의 입력 단자에 각각 연결되고,
상기 NAND 논리소자인 ND1 (512)의 출력 단자는 Inverter 논리소자인 IV2 (515)의 입력 단자에 연결되고,
상기 Inverter 논리소자인 IV2 (515)의 출력 단자는 상기 AND 논리소자인 AND1 (508)의 다른 쪽 입력 단자에 연결되고,
상기 AND 논리소자인 AND1 (508)의 출력 단자와 상기 출력 QB 단자는 NOR 논리소자인 NR1 (510) 의 입력 단자에 각각 연결되고,
상기 NOR 논리소자인 NR1 (510) 의 출력 단자는 상기 출력 Q 단자에 연결되고,
상기 출력 QB 단자와 상기 Inverter 논리소자인 IV3 (516)의 출력 단자는 NAND 논리소자인 ND2 (513)의 입력 단자에 각각 연결되고,
상기 NAND 논리소자인 ND2 (513)의 출력 단자는 Inverter 논리소자인 IV4 (517)의 입력 단자에 연결되고,
상기 Inverter 논리소자인 IV4 (517)의 출력 단자는 상기 AND 논리소자인 AND2 (509)의 다른 쪽 입력 단자에 연결되고,
상기 AND 논리소자인 AND2 (509)의 출력 단자와 상기 출력 Q 단자는 NOR 논리소자인 NR2 (511) 의 입력 단자에 각각 연결되고,
상기 NOR 논리소자인 NR2 (511) 의 출력 단자는 상기 출력 QB 단자에 연결됨을 특징으로 하는 Toggle 제어 장치.