KR101974931B1 - Test socket module for semiconductor package - Google Patents
Test socket module for semiconductor package Download PDFInfo
- Publication number
- KR101974931B1 KR101974931B1 KR1020180051249A KR20180051249A KR101974931B1 KR 101974931 B1 KR101974931 B1 KR 101974931B1 KR 1020180051249 A KR1020180051249 A KR 1020180051249A KR 20180051249 A KR20180051249 A KR 20180051249A KR 101974931 B1 KR101974931 B1 KR 101974931B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- via hole
- head
- connection portion
- conductive film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06755—Material aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
Description
본 발명은 반도체 패키지의 제조 후에 그의 전기적 성능을 테스트하는데 사용되는 소켓 모듈에 관한 것이다.The present invention relates to a socket module used to test its electrical performance after fabrication of a semiconductor package.
일반적으로, 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된 후 양품으로 분류된 경우에 출하된다. In general, a semiconductor package completed by a manufacturing process is checked if the operating characteristics are properly implemented through a test (inspection) process, and then shipped when it is classified as a good product.
이러한 검사 공정에서 검사 대상물이 되는 반도체 패키지는 테스트 보드에 바로 접속되는 것이 아니라, 소켓 모듈이라는 부품을 매개로 테스트 보드와 접속하게 된다.In this inspection process, the semiconductor package to be inspected is not directly connected to the test board, but is connected to the test board through a component called a socket module.
여기서, 소켓 모듈은 상부 소켓과 통전 기판과 하부 소켓이라는 3층 구조로 형성된다. 그에 의해, 그 구조가 복잡하고 제조 원가가 높아지는 문제가 있다. Here, the socket module is formed in a three-layer structure of an upper socket, an energizing substrate, and a lower socket. Thereby, there is a problem that the structure is complicated and the manufacturing cost is increased.
본 발명의 목적은, 그 구조를 간단화하여 제조 경쟁력을 높일 수 있게 하는, 반도체 패키지 테스트용 소켓 모듈을 제공하는 것이다.It is an object of the present invention to provide a socket module for semiconductor package test, which makes it possible to simplify the structure and increase manufacturing competitiveness.
상기한 과제를 실현하기 위한 본 발명의 일 측면에 따른 반도체 패키지 테스트용 소켓 모듈은, 복수 층으로 적층된 절연 레이어를 구비하는 적층 몸체와, 상기 적층 몸체에 높이 방향으로 관통 개구된 비아홀과, 상기 비아홀의 내벽면에 부착되는 도전막과, 상기 도전막과 연결되며 외부로 노출되는 랜드를 구비하는 통전 기판; 반도체 패키지와 상기 랜드를 전기적 연결하는 도전 패드를 구비하고, 상기 반도체 패키지를 지지하도록 상기 통전 기판상에 배치되는 상부 소켓; 및 상기 비아홀 내에 위치하고 상기 도전막과 전기적으로 연결되어 상기 도전막 및 상기 랜드를 통해 상기 도전 패드와 전기적으로 연결되는 삽입연결부와, 상기 삽입연결부에서 상기 통전 기판의 하측으로 돌출되는 도전 범프를 구비하는 하부 도전유닛을 포함할 수 있다.According to an aspect of the present invention, there is provided a socket module for testing a semiconductor package, including: a laminated body having an insulating layer stacked in a plurality of layers; a via hole penetrating through the laminated body in a height direction; A conductive film attached to an inner wall surface of the via hole, and a land connected to the conductive film and exposed to the outside; An upper socket having a conductive pad electrically connecting the semiconductor package and the land, the upper socket being disposed on the conductive substrate to support the semiconductor package; And a conductive bump which is located in the via hole and is electrically connected to the conductive film and electrically connected to the conductive pad through the conductive film and the land, and conductive bumps protruding downward from the conductive substrate at the insertion connection portion And a lower conductive unit.
여기서, 상기 삽입연결부 및 상기 도전 범프는, 절연성 수지와 도전성 파우더의 혼합물에 자력이 인가됨에 따라, 상기 절연성 수지 내에서 상기 도전성 파우더가 정렬되어 상기 도전 범프의 저면과 상기 도전막을 전기적으로 연결하는 도전 라인을 형성한 것일 수 있다.Here, as the magnetic force is applied to the mixture of the insulating resin and the conductive powder, the insertion connection portion and the conductive bump are arranged in the insulating resin so that the conductive powder is aligned to electrically connect the bottom surface of the conductive bump to the conductive film Line. ≪ / RTI >
여기서, 상기 삽입연결부는, 헤드와, 상기 헤드보다 작은 폭으로 상기 헤드에서 돌출되어 상기 도전 범프와 연결되는 섕크를 포함하고, 상기 통전 기판은, 상기 비아홀의 하부에서 상기 비아홀의 중심을 향해 돌출되어, 상기 헤드를 지지하는 지지턱을 더 포함할 수 있다.The insertion connection portion includes a head and a shank protruded from the head with a width smaller than that of the head and connected to the conductive bump. The conductive substrate is protruded toward the center of the via hole from a lower portion of the via hole And a support jaw for supporting the head.
여기서, 상기 삽입연결부는, 상기 도전 패드와 이격 배치되고, 상기 도전막에 전기적으로 연결될 수 있다.Here, the insertion connection portion may be disposed apart from the conductive pad, and may be electrically connected to the conductive film.
여기서, 상기 삽입연결부는, 상기 비아홀의 높이 방향을 따른 중앙 부분 이하 영역에만 위치할 수 있다.Here, the insertion connection portion may be located only in a region below the central portion along the height direction of the via hole.
본 발명의 다른 일 측면에 따른 반도체 패키지 테스트용 소켓 모듈은, 비아홀과, 상기 비아홀의 내벽면에 부착되는 도전막과, 상기 도전막과 연결되며 외부로 노출되는 랜드를 구비하는 통전 기판; 및 상기 비아홀에 배치되고 상기 도전막과 전기적으로 연결되는 삽입연결부와, 상기 삽입연결부에서 상기 통전 기판의 하측으로 돌출되는 도전 범프를 구비하는 하부 도전유닛을 포함할 수 있다.According to another aspect of the present invention, there is provided a socket module for testing a semiconductor package, including: a via hole; a conductive film attached to an inner wall surface of the via hole; and a land connected to the conductive film and exposed to the outside; And a lower conductive unit having an insertion connection portion disposed in the via hole and electrically connected to the conductive film, and a conductive bump protruding downward from the conductive connection substrate in the insertion connection portion.
여기서, 상기 삽입연결부는, 헤드와, 상기 헤드보다 작은 폭으로 상기 헤드에서 돌출되어 상기 도전 범프와 연결되는 섕크를 포함하고, 상기 통전 기판은, 상기 비아홀의 하부에서 상기 비아홀의 중심을 향해 돌출되어, 상기 헤드를 지지하는 지지턱을 더 포함할 수 있다.The insertion connection portion includes a head and a shank protruded from the head with a width smaller than that of the head and connected to the conductive bump. The conductive substrate is protruded toward the center of the via hole from a lower portion of the via hole And a support jaw for supporting the head.
상기와 같이 구성되는 본 발명에 관련된 반도체 패키지 테스트용 소켓 모듈에 의하면, 통전 기판의 비아홀 내에서 도전막에 연결되고 통전 기판의 하방으로 돌출하는 하부 도전 유닛이 구비됨에 의해, 통전 기판의 저면에 별도의 하부 소켓을 설치할 필요가 없게 된다. According to the socket module for testing a semiconductor package according to the present invention configured as described above, since the lower conductive unit connected to the conductive film in the via hole of the conductive substrate and projecting downwardly of the conductive substrate is provided, It is not necessary to install the lower socket of the connector.
그 결과, 소켓 모듈의 전체 구성이 보다 간단화되고 그의 가격 경쟁력이 높아질 수 있다. As a result, the overall configuration of the socket module can be simplified and its price competitiveness can be enhanced.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100)에 대한 결합 사시도이다.
도 2는 도 1의 반도체 패키지 테스트용 소켓 모듈(100)을 하측에서 바라본 결합 사시도이다.
도 3은 도 1의 통전 기판(110)과 하부 도전유닛(150) 간의 결합 상태에서의 단면도이다. 1 is an assembled perspective view of a
2 is a perspective view of the
3 is a cross-sectional view of the
이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트용 소켓 모듈에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.Hereinafter, a socket module for testing a semiconductor package according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the present specification, the same or similar reference numerals are given to different embodiments in the same or similar configurations.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100)에 대한 결합 사시도이고, 도 2는 도 1의 반도체 패키지 테스트용 소켓 모듈(100)을 하측에서 바라본 결합 사시도이다.FIG. 1 is an assembled perspective view of a
본 도면들을 참조하면, 반도체 패키지 테스트용 소켓 모듈(100)은, 통전 기판(110)과, 상부 소켓(130)과, 하부 도전유닛(150)을 포함할 수 있다. 간단히 구성하는 경우에는, 반도체 패키지 테스트용 소켓 모듈(100)은, 통전 기판(110) 및 하부 도전유닛(150)의 조립체로서 구성될 수도 있다.Referring to these drawings, a
통전 기판(110)은 상부 소켓(130)이 안착되는 대상물이다. 통전 기판(110)은, 몸체(111)를 가질 수 있다. 몸체(111)는 대체로 사각 형태의 플레이트이다. 몸체(111)는 복수의 층의 절연성 레이어(111a)가 PCB 공정에 의해 적층되어 형성될 수 있다. 이 경우, 몸체(111)는 적층 몸체라고도 칭해진다. 그에 의해, 적층 몸체(111)는 상부 소켓(130)이나 하부 도전유닛(150)에 비해 딱딱한(hard) 재질적 특성을 가질 수 있다. The
상부 소켓(130)은 반도체 패키지(미도시)를 지지하도록 반도체 패키지보다 큰 면적을 갖도록 형성된다. 상부 소켓(130)은 반도체 패키지와 통전 기판(110) 간의 전기적 연결을 매개하도록 구성된다. The
상부 소켓(130)은, 구체적으로, 베이스(131)와, 도전 패드(133), 그리고 오프닝(135)을 가질 수 있다. 베이스(131)는 대체로 사각 형태의 플레이트이다. 베이스(131)는 BT-레진 재질로 형성되어, 탄력적으로 변형될 수 있다. 도전 패드(133)는 탄력적인 재질, 예를 들어 고무 재질의 기재상에 도전성 기둥이 박힌 것일 수 있다. 상기 도전성 기둥은 반도체 패키지의 단자에 대응하여 복수 개로 구비될 수 있다. 오프닝(135)은 베이스(131) 중 개방된 부분이다. 오프닝(135)은 통전 기판(110)에 결합되는 고정 부재(171,172)에 끼워져서 상부 소켓(130)가 통전 기판(110)에 기구적으로 분리 가능하게 결합되게 할 수 있다. 이와 달리, 상부 소켓(130)은 통전 기판(110)에 대해 본딩 결합될 수도 있다.Specifically, the
하부 도전유닛(150)은 통전 기판(110), 구체적으로 적층 몸체(111)의 하면에서 돌출되는 구성이다. 하부 도전유닛(150)은 적층 몸체(111)와 전기적으로 연결되고, 테스트 보드의 전극에도 전기적으로 연결되도록 구성된다. The lower
이상에서 통전 기판(110)과 하부 도전유닛(150)의 구체적 구성은 도 3을 참조하여 설명한다.The specific constitution of the
도 3은 도 1의 통전 기판(110)과 하부 도전유닛(150) 간의 결합 상태에서의 단면도이다. 3 is a cross-sectional view of the
본 도면을 참조하면, 적층 몸체(111)에는 높이 방향으로 관통 개구된 비아홀(113)이 형성될 수 있다. 비아홀(113)은 도전 패드(133)의 도전성 기둥에 대응하는 개수로 그에 대응하는 위치에 형성된다. Referring to this figure, a
비아홀(113)의 내벽에는 도전막(115)이 부착된다. 비아홀(113)이 원통형으로 개구됨에 의해, 도전막(115)은 대체로 튜브 형상을 가질 수 있다. 도전막(115)에 연결되어서는 랜드(117)가 구비된다. 랜드(117)는 적층 몸체(111)의 상면을 통해 외부로 노출된다.A
하부 도전유닛(150)은 비아홀(113) 내에서 도전막(115)과 전기적으로 연결된 채로 적층 몸체(111)의 하면 측 방향으로 돌출된 구성이다. The lower
구체적으로, 하부 도전유닛(150)은, 삽입연결부(151)와, 도전 범프(155)를 가질 수 있다. 삽입연결부(151)는 비아홀(113) 내에 위치하고 도전막(115)과 전기적으로 연결된다. 삽입연결부(151)는 도전막(115) 및 랜드(117)를 통해 도전 패드(133)와 전기적으로 연결된다. 도전 범프(155)는 삽입연결부(151)에서 연장되어 통전 기판(110)의 하측으로 돌출하는 부분이다.Specifically, the lower
삽입연결부(151)와 도전 범프(155)는 일체로 성형될 수 있다. 구체적으로, 그들은 먼저 절연성 수지와 도전성 파우더의 혼합물로 비아홀(113)에 삽입될 수 있다. 여기서, 상기 절연성 수지는 실리콘이고, 상기 도전성 파우더는 금 도금 니켈 합금 입자일 수 있다. 그 상태에서, 상기 혼합물에 자력이 인가됨에 의해, 상기 절연성 수지 내에서 상기 도전성 파우더가 정렬되어 도전 범프(155)의 저면과 도전막(115)을 전기적으로 연결하는 도전 라인이 형성된다. 이 상태로 오븐에서 구워져서 하부 도전유닛(150)이 성형될 수 있다.The
이러한 삽입연결부(151) 및 도전 범프(155)가 비아홀(113)에서 이탈하지 않도록 하기 위해서, 적층 몸체(111)에는 지지턱(119)이 형성될 수 있다. 지지턱(119)은 비아홀(113)의 하부에서 비아홀(113)의 중심을 향해 돌출 형성된 것이다. 삽입연결부(151)가 헤드(152)와 섕크(153)로 구성될 때, 지지턱(119)에는 헤드(152)가 지지될 수 있다. 여기서, 섕크(153)는 헤드(152) 보다 작은 폭으로 헤드(152)에서 돌출되고 지지턱(119)을 지나 도전 범프(155)에 연결되는 부분이다. A
이러한 삽입연결부(151)는 도전 패드(133)와 이격 배치된 채로 도전막(115)에 연결된다. 구체적으로, 삽입연결부(151)는 비아홀(113)의 높이 방향을 따른 중앙 부분 이하의 영역에만 형성될 수 있다.The
이러한 구성에 의하면, 통전 기판(110)의 상측에는 상부 소켓(130)이 구비되나, 통전 기판(110)의 하측에는 상부 소켓(130)에 대응하는 하부 소켓이 구비되어야 할 필요는 없다. 다시 말해, 통전 기판(110)의 비아홀(113) 내에서 외부로 돌출되는 하부 도전유닛(150)이 구비되어 있기에, 상기 하부 소켓이 필요하지 않은 것이다.According to this configuration, the
소켓 모듈(100)이 테스트 보드에 장착된 상태에서는, 반도체 패키지의 전극은 상부 소켓(130)의 도전 패드(133), 통전 기판(110)의 랜드(117) 및 도전막(115)을 거쳐서, 하부 도전유닛(150)을 통해 테스트 보드의 전극에 전기적으로 연결된다. In the state where the
상기와 같은 반도체 패키지 테스트용 소켓 모듈은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다. The socket module for testing a semiconductor package as described above is not limited to the configuration and operation of the embodiments described above. The embodiments may be configured so that all or some of the embodiments may be selectively combined so that various modifications may be made.
100: 반도체 패키지 테스트용 소켓 모듈 110: 통전 기판
111: 몸체 111a: 절연 레이어
113: 비아홀 115: 도전막
117: 랜드 119: 지지턱
130: 상부 소켓 131: 베이스
133: 도전 패드 135: 오프닝
150: 하부 도전 유닛 151: 삽입연결부
152: 헤드 153: 섕크
155: 도전 범프100: Socket module for semiconductor package test 110: Energizing board
111:
113: via hole 115: conductive film
117: Land 119: Support jaw
130: upper socket 131: base
133: conductive pad 135: opening
150: lower conductive unit 151:
152: head 153: shank
155: conductive bump
Claims (7)
상기 삽입연결부는, 헤드와, 상기 헤드보다 작은 폭으로 상기 헤드에서 돌출되어 상기 도전 범프와 연결되는 섕크를 포함하고,
상기 통전 기판은, 상기 비아홀의 하부에서 상기 비아홀의 중심을 향해 돌출되어, 상기 헤드를 지지하는 지지턱을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.
A multilayer printed wiring board, comprising: a multilayer body including a plurality of insulating layers stacked in layers; a via hole formed in the multilayer body so as to pass therethrough in a height direction; a conductive film attached to an inner wall surface of the via hole; A conductive substrate; An upper socket having a conductive pad electrically connecting the semiconductor package and the land, the upper socket being disposed on the conductive substrate to support the semiconductor package; And a conductive bump which is located in the via hole and is electrically connected to the conductive film and electrically connected to the conductive pad through the conductive film and the land, and conductive bumps protruding downward from the conductive substrate at the insertion connection portion And a lower conductive unit,
Wherein the insertion connection portion includes a head and a shank protruding from the head with a width smaller than the head and connected to the conductive bump,
Wherein the energizing substrate further comprises a support jaw projecting from a lower portion of the via hole toward a center of the via hole to support the head.
상기 삽입연결부 및 상기 도전 범프는,
절연성 수지와 도전성 파우더의 혼합물에 자력이 인가됨에 따라, 상기 절연성 수지 내에서 상기 도전성 파우더가 정렬되어 상기 도전 범프의 저면과 상기 도전막을 전기적으로 연결하는 도전 라인을 형성한 것인, 반도체 패키지 테스트용 소켓 모듈.
The method according to claim 1,
Wherein the insertion connection portion and the conductive bump are formed of a conductive material,
Wherein the conductive powder is aligned in the insulating resin to form a conductive line for electrically connecting the bottom surface of the conductive bump and the conductive film as a magnetic force is applied to the mixture of the insulating resin and the conductive powder. Socket module.
상기 삽입연결부는,
상기 도전 패드와 이격 배치되고, 상기 도전막에 전기적으로 연결되는, 반도체 패키지 테스트용 소켓 모듈.
The method according to claim 1,
The insertion-
And electrically connected to the conductive film, wherein the conductive pad is disposed apart from the conductive pad.
상기 삽입연결부는,
상기 비아홀의 높이 방향을 따른 중앙 부분 이하 영역에만 위치하는, 반도체 패키지 테스트용 소켓 모듈.
The method according to claim 1,
The insertion-
And is located only in a region below the central portion along the height direction of the via hole.
상기 삽입연결부는, 헤드와, 상기 헤드보다 작은 폭으로 상기 헤드에서 돌출되어 상기 도전 범프와 연결되는 섕크를 포함하고,
상기 통전 기판은, 상기 비아홀의 하부에서 상기 비아홀의 중심을 향해 돌출되어, 상기 헤드를 지지하는 지지턱을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.A conductive substrate attached to the inner wall surface of the via hole, and a land connected to the conductive film and exposed to the outside; And a lower conductive unit having an insertion connection portion disposed in the via hole and electrically connected to the conductive film, and a conductive bump protruding from the insertion connection portion to a lower side of the conductive substrate,
Wherein the insertion connection portion includes a head and a shank protruding from the head with a width smaller than the head and connected to the conductive bump,
Wherein the energizing substrate further comprises a support jaw projecting from a lower portion of the via hole toward a center of the via hole to support the head.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180051249A KR101974931B1 (en) | 2018-05-03 | 2018-05-03 | Test socket module for semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180051249A KR101974931B1 (en) | 2018-05-03 | 2018-05-03 | Test socket module for semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101974931B1 true KR101974931B1 (en) | 2019-05-03 |
Family
ID=66582832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180051249A KR101974931B1 (en) | 2018-05-03 | 2018-05-03 | Test socket module for semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101974931B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113589144A (en) * | 2021-07-28 | 2021-11-02 | 江苏云意电气股份有限公司 | Jig for improving accuracy of polarity measurement and division of chip and use method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11142474A (en) * | 1997-11-12 | 1999-05-28 | Micronics Japan Co Ltd | Auxiliary device for testing flat plate-like inspected body and its manufacture |
KR101193556B1 (en) * | 2011-11-22 | 2012-10-22 | 주식회사 세미콘테스트 | Test socket formed with a pcb |
KR20170072693A (en) * | 2015-12-17 | 2017-06-27 | 주식회사 오킨스전자 | Device for test socket having crown-type surface-treated pad and method for manufacturing the same |
KR20170125230A (en) * | 2016-05-04 | 2017-11-14 | 주식회사 티에프이 | Relay socket, relay socket module, and test board for semiconductor package |
KR20170141924A (en) * | 2016-06-16 | 2017-12-27 | 주식회사 티에프이 | Socket module for testing semiconductor package |
-
2018
- 2018-05-03 KR KR1020180051249A patent/KR101974931B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11142474A (en) * | 1997-11-12 | 1999-05-28 | Micronics Japan Co Ltd | Auxiliary device for testing flat plate-like inspected body and its manufacture |
KR101193556B1 (en) * | 2011-11-22 | 2012-10-22 | 주식회사 세미콘테스트 | Test socket formed with a pcb |
KR20170072693A (en) * | 2015-12-17 | 2017-06-27 | 주식회사 오킨스전자 | Device for test socket having crown-type surface-treated pad and method for manufacturing the same |
KR20170125230A (en) * | 2016-05-04 | 2017-11-14 | 주식회사 티에프이 | Relay socket, relay socket module, and test board for semiconductor package |
KR20170141924A (en) * | 2016-06-16 | 2017-12-27 | 주식회사 티에프이 | Socket module for testing semiconductor package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113589144A (en) * | 2021-07-28 | 2021-11-02 | 江苏云意电气股份有限公司 | Jig for improving accuracy of polarity measurement and division of chip and use method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522561B2 (en) | Microelectronic device package, stacked microelectronic device package, and method of manufacturing microelectronic device | |
JP5913309B2 (en) | Stackable molded microelectronic package | |
US11204369B2 (en) | Semiconductor device test socket | |
US6086386A (en) | Flexible connectors for microelectronic elements | |
US7458818B2 (en) | Electric connector and electrical connecting apparatus using the same | |
TWI517326B (en) | Substrate having leads | |
TWI427294B (en) | High temperature ceramic socket configured to test packaged semiconductor devices | |
JPH1172534A (en) | Semiconductor device with test terminal, and ic socket | |
JP2012028408A (en) | Socket and manufacturing method thereof | |
KR100602442B1 (en) | Test socket having connecting substrate | |
JP4775554B2 (en) | LSI test socket for BGA | |
KR101566173B1 (en) | Semiconductor test socket and manufacturing method thereof | |
KR101974931B1 (en) | Test socket module for semiconductor package | |
US20040012405A1 (en) | Probe card with full wafer contact configuration | |
KR100681156B1 (en) | Socket for an electrical tester | |
US20080218188A1 (en) | Jig for printed substrate inspection and printed substrate inspection apparatus | |
KR200200534Y1 (en) | Probe card | |
KR101497608B1 (en) | Semiconductor test socket and method for manufacturing a vertical pitch converter | |
JP5491581B2 (en) | Socket for semiconductor chip inspection | |
KR101823119B1 (en) | Relay socket, relay socket module, and test board for semiconductor package | |
JP2005061851A (en) | Substrate for probe card | |
JP2002270320A (en) | Socket for semiconductor package | |
WO1999021227A1 (en) | Connector assembly for accommodating bga-style components | |
KR20040039547A (en) | Probe card for testing semiconductor | |
JP2006253388A (en) | Relay substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |