KR101970205B1 - 위상조정회로, 인버터회로 및 급전장치 - Google Patents

위상조정회로, 인버터회로 및 급전장치 Download PDF

Info

Publication number
KR101970205B1
KR101970205B1 KR1020170150404A KR20170150404A KR101970205B1 KR 101970205 B1 KR101970205 B1 KR 101970205B1 KR 1020170150404 A KR1020170150404 A KR 1020170150404A KR 20170150404 A KR20170150404 A KR 20170150404A KR 101970205 B1 KR101970205 B1 KR 101970205B1
Authority
KR
South Korea
Prior art keywords
circuit
phase
reference signal
signal
feedback signal
Prior art date
Application number
KR1020170150404A
Other languages
English (en)
Other versions
KR20180111461A (ko
Inventor
히로유키 미야자키
Original Assignee
스미다 코포레이션 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미다 코포레이션 가부시키가이샤 filed Critical 스미다 코포레이션 가부시키가이샤
Publication of KR20180111461A publication Critical patent/KR20180111461A/ko
Application granted granted Critical
Publication of KR101970205B1 publication Critical patent/KR101970205B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815Resonant converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0025Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4815Resonant converters
    • H02M7/4818Resonant converters with means for adaptation of resonance frequency, e.g. by modification of capacitance or inductance of resonance circuits
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inverter Devices (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(과제)본 발명은, 대응하여야 할 주파수의 전역에서 고정밀도로 주파수를 조정할 수 있는 위상조정회로를 제공한다.
(해결수단)기준신호(Sr)를 입력하는 기준신호 입력단자(13a)와, 귀환신호(Sf)를 입력하는 귀환신호 입력단자(13b)와, 기준신호(Sr)와 귀환신호(Sf)의 위상차에 의거하는 출력신호(So)를 출력하는 출력단자(13c)를 갖는 PLL회로(13)를 구비한다. 그리고 기준신호 입력단자(13a) 및 출력단자(13c)에 접속되고, PLL회로(13)를 포함하는 인버터회로(3)의 발진주파수가 고영역인 경우에 기준신호(Sr)의 위상을 지연시키는 필터회로(25)와, 출력단자(13c)에 접속되고, 인버터회로(3)의 발진주파수가 고영역보다 낮은 저영역인 경우에 출력신호(So)를 지연시키는 딜레이회로(27)를 형성한다.

Description

위상조정회로, 인버터회로 및 급전장치{PHASE ADJUSTMENT CIRCUIT, INVERTER CIRCUIT, AND POWER SUPPLY DEVICE}
본 발명은, 위상(位相)을 조정하는 기능을 갖는 위상조정회로(位相調整回路), 이것을 사용한 인버터회로(inverter回路) 및 급전장치(給電裝置)에 관한 것이다.
인버터회로는, 모터나 고주파전력의 발생장치 등에 있어서 직류나 교류로부터 원하는 주파수의 교류를 생성하는 것에 사용되고 있다. 인버터회로에 접속되는 부하가 공진부하(共振負荷)인 경우에, 부하의 공진주파수에 차이가 생기게 된다. 인버터회로의 변환효율의 저하를 막기 위하여 인버터회로에는 부하의 공진주파수에 추종하여 발진주파수를 조정하는 회로가 형성되어 있다. 발진주파수를 조정하는 공지의 회로는, 예를 들면 특허문헌1에 기재되어 있다.
: 일본국 공개특허 특개2005―318509호 공보
그러나 공지의 발진주파수의 조정에서는, 공진주파수가 크게(예를 들면 인버터회로의 가변주파수의 최소값에서부터 최대값까지) 변화된 경우에, 인버터회로의 발진주파수와 부하의 공진주파수와의 사이에 오차가 생겨서, 인버터회로의 변환효율이 저하된다는 문제가 있다. 이러한 오차는, 부하나 인버터회로 또한 발진주파수를 조정하는 회로 자체의 부품 등의 성능 불균일에 의하여 생기는 것으로서, 개체마다 그 대소가 다르게 되어 있다.
본 발명은, 상기의 점을 고려하여 이루어진 것으로서, 대응하여야 할 주파수의 전역(全域)에서 고정밀도로 주파수를 조정할 수 있는 위상조정회로, 인버터회로 및 급전장치를 제공하는 것을 목적으로 한다.
본 발명의 위상조정회로는, 기준신호를 입력하는 기준신호 입력단자와 귀환신호를 입력하는 귀환신호 입력단자와 상기 기준신호와 상기 귀환신호의 위상차에 의거하는 출력신호를 출력하는 출력단자를 갖는 위상동기회로와, 상기 기준신호 입력단자 및 상기 출력단자에 접속되고 상기 위상동기회로를 포함하는 회로본체의 발진주파수가 제1레벨인 경우에 상기 기준신호의 위상을 지연시키는 제1회로와, 상기 출력단자에 접속되고 상기 회로본체의 발진주파수가 상기 제1레벨보다 낮은 제2레벨인 경우에 상기 출력신호를 지연시키는 제2회로를 구비하는 것을 특징으로 한다.
본 발명의 인버터회로는, 상기 위상조정회로를 포함하는 것을 특징으로 한다.
본 발명의 급전장치는, 상기 인버터회로를 포함하는 것을 특징으로 한다.
대응하여야 할 주파수의 전역에서 고정밀도로 주파수를 조정할 수 있는 위상조정회로, 인버터회로 및 급전장치를 제공할 수 있다.
도1은, 본 발명의 1실시형태의 위상조정회로, 인버터회로 및 급전장치를 나타낸 모식적인 회로도이다.
도2는, 도1에 나타낸 위상조정회로를 확대하여 나타내는 도면이다.
도3은, 도1에 나타낸 위상조정회로와 비교되는 비교예의 종래형태의 위상조정회로의 회로도이다.
도4는, 도2, 도3에 나타낸 위상조정회로를 흐르는 각 신호를 나타내는 도면이다.
도5는, 도2의 위상조정회로에 의하여 위상을 조정하였을 경우의 각 신호를 나타내는 도면이다.
도6은, 도2에 나타낸 필터회로의 가변저항소자의 저항값을 변경하였을 경우에 있어서의 인버터회로의 발진주파수와 귀환신호(f)의 위상과의 관계를 나타내는 도면이다.
도7은, 도3에 나타낸 인버터의 발진주파수와 부하의 공진주파수를 비교한 도면이다.
도8은, 도2에 나타낸 인버터의 발진주파수와 부하의 공진주파수를 비교한 도면이다.
도9는, 비교예의 인버터회로와 본 실시형태의 인버터회로의 매칭주파수와 변환효율을 비교하여 나타내는 도면이다.
이하, 본 발명의 실시형태를 도면에 의거하여 설명한다. 또 모든 도면에 있어서, 동일한 구성요소에는 동일한 부호를 붙이고, 중복되는 설명은 적절하게 생략한다.
도1은, 본 발명의 1실시형태의 위상조정회로(位相調整回路)(10), 인버터회로(inverter回路)(3) 및 급전장치(給電裝置)(1)를 나타낸 모식적인 회로도이다. 도2는, 도1에 나타낸 위상조정회로(10)를 확대하여 나타내는 도면이다. 이하, 급전장치(1), 인버터회로(3) 및 위상조정회로(10)에 대하여 순서대로 설명한다.
(급전장치)
도1에 나타낸 급전장치(1)는, 전계결합(電界結合)의 비접촉형의 급전장치이다. 급전장치(1)는, 인버터회로(3), 위상조정회로(10) 및 부하(負荷)(5)를 구비하고 있다.
부하(5)는, 공진코일(51, 52)과, 공진콘덴서(53, 54) 및 저항소자(55)를 구비하고 있다. 부하(5)의 공진주파수는, 공진코일(51, 52)의 인덕턴스 및 공진콘덴서(53, 54)의 용량에 의하여 정해진다. 급전장치(1)의 전력공급은 저항소자(55)를 통하여 이루어진다.
공진콘덴서(53, 54)의 용량은, 부하(5)가 일정한 조건 하에 있는 경우에, 부하(5)에 흐르는 전류를 따라 직선적으로 변화되는 것이 알려져 있다. 또한 비접촉형의 급전장치인 급전장치(1)에서는, 공진콘덴서(53, 54)의 값이 급전장치(1)와 피급전측(被給電側)의 장치와의 접촉상태에 의해서도 변화한다. 본 실시형태의 급전장치(1)는, 이러한 각 소자의 기능 오차에 기인하는 이외의 원인에 의한 공진주파수의 변화에도 고정밀도로 추종하여 항상 높은 인버터회로의 변환효율을 유지하는 것이 가능하다.
(인버터회로)
인버터회로(3)는 위상조정회로(10)를 포함하고 있다. 그리고 위상조정회로(10) 이외에, 인버터회로전원(31)으로부터 공급된 직류전력을 고주파교류로 하는 드라이브회로(drive回路)(311, 312, 313, 314)와, 드라이브회로(311, 312, 313, 314)를 제어하는 PWM(Pulse Width Modulation)제어회로(33)를 갖고 있다. 또 본 실시형태에서는, 인버터회로전원(31)은 직류전압, 직류전류를 공급하는 것으로 한다.
인버터회로(3)는 미리 정해진 범위에 있어서 드라이브회로(311, 312, 313, 314)에 의한 변환 후의 주파수(발진주파수)를 변경할 수 있는 발진주파수 가변의 소자이다. 또 본 실시형태에서는, 인버터회로(3)를 예를 들면 1.5MHz에서부터 2.0MHz까지 변경할 수 있는 소자로 한다.
(위상조정회로)
위상조정회로(10)는, 도1, 도2에 나타내는 바와 같이 기준신호(REF)(Sr)를 입력하는 기준신호 입력단자(13a)와, 귀환신호(F/B)(Sf)를 입력하는 귀환신호 입력단자(13b)와, 기준신호와 귀환신호의 위상차에 의거하는 출력신호(PLLout)(So)를 출력하는 출력단자(13c)를 갖는 위상동기회로(位相同期回路)인 PLL(Phase Locked Loop)회로(13)를 구비하고 있다.
또한 위상조정회로(10)는, 기준신호 입력단자(13a) 및 출력단자(13c)에 접속되고, PLL회로(13)를 포함하는 회로본체의 발진주파수가 제1레벨인 경우에 기준신호(Sr)의 위상을 지연시키는 제1회로인 필터회로(filter回路)(25)를 구비하고 있다. 또한 위상조정회로(10)는, 출력단자(13c)에 접속되고, 회로본체의 발진주파수가 제1레벨보다 낮은 제2레벨인 경우에 출력신호(So)를 지연시키는 제2회로인 딜레이회로(delay回路)(27)를 구비하고 있다.
상기 구성에 있어서, 「회로본체」라는 것은, 위상조정회로(10)가 접속되는 피접속측의 회로를 말하고, 본 실시형태에서는 위상조정회로(10)를 포함하는 인버터회로(3)를 가리킨다. 상기한 바와 같이 인버터회로(3)는 1.5MHz에서부터 2MHz의 범위에서 주파수가 가변되기 때문에, 「제1레벨」은 2MHz, 「제2레벨」은 1.5MHz이다.
필터회로(25)는, 제1용량소자인 용량소자(16), 코일소자(15) 및 저항값이 가변인 제1저항소자인 가변저항소자(17)를 포함하고 있다. 필터회로(25)는, RLC직렬회로이며, 용량소자(16)는 출력신호(PLLout)(So)에 대하여 전류의 위상이 90도 빨라지게 되도록 작용한다. 코일소자(15)는 출력신호(PLLout)(So)에 대하여 전류의 위상이 90° 늦어지게 되도록 작용한다. 또한 저항소자(55)는 RLC필터 특성의 GAIN을 변화시킨다. 전류의 위상이 늦어지게 되거나 빨라지게 되는 것은, 용량소자(16)의 용량 C와 전류의 각속도 ω의 곱 Cω의 역수(1/Cω)와, 코일소자(15)의 인덕턴스 L과 각속도 ω의 곱 Lω의 대소관계에 의하여 정해지고, 그 위상차는 저항소자의 저항값 R에 의하여 결정된다. 그리고 1/Cω과 Lω의 차이와 저항소자의 저항값(R)을 벡터합성하면, 그 벡터의 방향에 의하여 전류의 위상이 결정된다.
상기 구성에 의하면, 코일소자(15)의 인덕턴스 L을 일정하게 하고 가변저항소자(17)의 저항값을 변화시킴으로써, 필터회로(25)에 있어서 기준신호(Sr)의 위상을 임의로 조정할 수 있다.
딜레이회로(27)는, 제2용량소자인 용량소자(21) 및 저항값이 가변하는 제2저항소자인 가변저항소자(19)를 포함하고 있다. 딜레이회로(27)에 있어서는, 입력된 출력신호(So)가 용량소자(21)의 용량과 가변저항소자(19)의 저항값 R에 의하여 정해지는 시정수 τ만큼 지연되어 출력된다. 이 때문에 딜레이회로(27)에서는, 가변저항소자(19)의 저항값을 변화시킴으로써 시정수 τ를 변경하여, 출력신호(So)를 임의로 지연시켜서 출력할 수 있다. 지연된 신호는 버퍼회로(22)를 통하여 인버터회로(3)로 출력된다. 또 버퍼회로(22)는 귀환신호(Sf)를 지연시키는 주요인이 되는 소자이다.
또한 상기 용량소자, 코일소자 및 가변저항소자의 구체적인 구성은, 필터회로(25), 딜레이회로(27)가 신호의 위상을 조정하는 기능을 갖는 한도 내에서 어떠한 것이더라도 좋다.
여기에서 위상조정회로(10)의 동작을 설명한다. 위상조정회로(10)에서는, PLL회로(13)의 기준신호 입력단자(13a)에 기준신호(Sr)가 입력된다. 또한 귀환신호 입력단자(13b)에는 귀환신호(Sf)가 입력된다. PLL회로(13)는 도면에 나타내지 않은 위상비교기(位相比較器), 로우패스필터(low pass filter) 및 전압제어발진기(電壓制御發振器) 등을 구비하고 있다. 기준신호(Sr) 및 귀환신호(Sf)는, PLL회로(13)의 위상비교기에서 위상이 비교되고, 그 차이에 따른 출력신호(So)를 출력단자(13c)로부터 출력한다. 이때에 본 실시형태에서는, 필터회로(25)가 형성되어 있음으로써, 부하(5)의 공진주파수가 2MHz에 가까운 범위(고영역)에서 기준신호(Sr)가 지연된다. 이 때문에 위상비교기는, 지연된 귀환신호(Sf)와 기준신호(Sr)의 위상차를 비교하게 된다.
또한 출력신호(So)는, 딜레이회로(27)를 통과함으로써 부하(5)의 공진주파수가 1.5MHz에 가까운 범위(저영역)에서 지연된다. 지연된 출력신호(So)는, 분기(分岐)되어 기준신호 입력단자(13a)로부터 PLL회로(13)에 기준신호(Sr)로서 입력된다.
출력신호(So)는, 버퍼회로(22)로부터 제어회로(33)로 입력되어, 인버터회로(3)에 의한 주파수의 추종제어(追從制御)에 이용된다. 인버터회로(3)로부터 부하(5)로 출력되는 신호는 분기되어, NOT회로(11)에서 반전, 펄스화된 후에 귀환신호(Sf)로서 기준신호 입력단자(13a)로부터 PLL회로(13)에 입력된다.
이상의 동작에 의하여 위상조정회로(10)는, 부하(5)에 실제로 출력되는 신호와 제어회로(33)에 출력된 제어신호의 차이에 의거하는 출력신호(So)를 생성할 수 있다. 그리고 양자의 차이가 작아지도록 제어회로(33)를 반복하여 피드백 제어함으로써, 출력신호(So)의 주파수를 원하는 주파수로 맞출 수 있다.
다음에 이상에서 설명한 위상조정회로(10)의 효과에 대하여 비교예를 들면서 설명한다. 도3은, 본 실시형태의 위상조정회로(10)와 비교되는 종래형태의 위상조정회로(70)(비교예의 회로)의 회로도이다. 위상조정회로(70)는, 기준신호 입력단자(73a), 귀환신호 입력단자(73b) 및 출력단자(73c)를 구비하는 PLL회로(73), NOT회로(71), 가변저항소자(75), 용량소자(76) 및 버퍼회로(72)를 구비하고 있다. PLL회로(73)는, PLL회로(13)와 마찬가지로 출력신호(So)를 분기하여 기준신호(Sr)로서 기준신호 입력단자(73a)에 입력하고, 귀환신호를 반전, 펄스화하여 귀환신호 입력단자(73b)로부터 귀환신호(Sf)로서 입력하고 있다. 또 위상조정회로(70)에 있어서, 가변저항소자(75) 및 용량소자(76)는 NOT회로(71)로부터 출력된 펄스신호의 위상을 조정하기 위하여 RC회로를 구성하고 있다.
도4(a), 도4(b)는, 본 실시형태의 위상조정회로(10)를 흐르는 각 신호를 나타내고 있다. 도4(a), 도4(b)의 모두에 있어서, 가로축은 시간을, 세로축은 기준신호(Sr)(i), 출력신호(So)(PLL OUT : ⅱ), 공진전류파형(NOT회로(11)를 통과하기 이전의 귀환신호(Sf) : ⅲ), 공진전류파형의 반전파형(ⅳ), 펄스화된 귀환신호(Sf)(v) 및 PLL회로(13)에 있어서 비교되는 귀환신호(Sf)(F/B비교파형 : ⅵ)을 나타내고 있다.
도4(a)에 나타낸 파형은, 인버터회로(3)에 의사(擬似)적인 부하를 접속하고, 의사적인 부하의 공진주파수를 1.5MHz(저영역(低領域))로 하여 측정한 것이다. 또한 도4(b)에 나타낸 파형은, 인버터회로(3)에 의사적인 부하를 접속하고, 의사적인 부하의 공진주파수를 2.0MHz(고영역(高領域))로 하여 측정한 것이다. 도4(a)는 저영역에서 측정된 신호를 나타내고, 도4(b)는 고영역에서 측정된 신호를 나타내고 있다.
우선 도4(a), 도4(b)를 사용하여, 비교예의 종래형태의 위상조정회로(70)에서 발생하는 과제를 설명한다. 저영역, 고영역의 모두에 있어서, 기준신호(Sr) 및 출력신호(So)의 사이에는 위상의 차이가 생기고 있다. 이러한 차이는, 버퍼회로(22)나 인버터회로(3)를 구성하는 소자 기능의 오차나 불균일에 의하여 생기고 있다. PLL회로(73)에 있어서는, 귀환신호(Sf)(공진전류)가 반전, 펄스화된다. 이때에 출력신호(So)와 공진전류의 위상과의 사이에 차이가 생기면, 귀환신호(Sf)를 일정한 임계값(th)과 비교하였을 경우에 펄스화된 F/B펄스의 펄스폭에 오차가 생기게 된다. F/B펄스의 폭에 오차가 생기면, 귀환신호(Sf)의 펄스폭에도 오차가 생기기 때문에, PLL회로(73)에 있어서의 귀환신호(Sf)와 기준신호(Sr)의 결과로서 생성되는 출력신호(So)에 의한 공진주파수의 추종성이 저하된다. 위상조정회로(70)의 추종성의 저하는, 인버터회로의 주파수변환효율을 저하시키기 때문에 바람직하지 않다.
이상의 점을 고려하여, 본 실시형태의 위상조정회로(10)는, 도4(a)의 (ⅱ)에 나타내는 바와 같이 저영역에 있어서는 출력신호(So)의 위상을 늦추어서, 출력신호(So)의 위상을 귀환신호(Sf)(공진전류)의 위상과 일치시키고 있다. 이와 같이 하면, 펄스화된 귀환신호(Sf)의 펄스폭에 오차가 생기지 않아, PLL회로(13)에서 귀환신호(Sf)와 기준신호(Sr)(출력신호(So))의 위상을 정확하게 비교할 수 있다.
출력신호(So)의 위상을 늦추는 것은, 딜레이회로(27)의 가변저항소자(19)의 저항값을 변경함으로써 이루어진다. 본 실시형태에서는, 가변저항소자(19)의 저항값을, 도4(a)에 나타낸 기준신호(Sr)와 공진전류파형의 차이(d1)가 실질적으로 0이 되도록 조정한다. 또 차이(d1)는, 출력신호(So)의 상승 엣지(rising edge)와 공진전류의 제로크로스 포인트(zero-cross point)와의 차이이다. 본 실시형태의 딜레이회로(27)에 의한 위상의 조정은, 출력신호(So)의 상승 엣지를 공진전류의 제로크로스 포인트에 맞추도록 실시된다.
또한 본 실시형태의 위상조정회로(10)는, 도4(b)의 (i)에 나타내는 바와 같이 고영역에 있어서는 기준신호(Sr)의 위상을 늦추어서, 기준신호(Sr)의 위상을 귀환신호(Sf)(공진전류)의 위상과 일치시키고 있다. 이와 같이 하면, 펄스화된 귀환신호(Sf)의 펄스폭에 오차가 생기지 않아, PLL회로(13)에 있어서 귀환신호(Sf)와 기준신호(Sr)(출력신호(So))의 위상을 정확하게 비교할 수 있다.
기준신호(Sr)의 위상을 늦추는 것은, 필터회로(25)의 가변저항소자(17)의 저항값을 변경함으로써 이루어진다. 본 실시형태에서는, 가변저항소자(17)의 저항값을, 도4(b)에 나타낸 귀환신호(Sf)와 공진전류파형의 차이(d2)가 실질적으로 0이 되도록 조정한다. 또 차이(d2)는, 기준신호(Sr)의 상승 엣지와 공진전류의 제로크로스 포인트와의 차이이다. 본 실시형태의 필터회로(25)에 의한 조정은, 기준신호(Sr)의 상승을 공진전류의 제로크로스 포인트에 맞추도록 실시된다.
도5는, 도4(a)에 나타낸 조정의 결과 얻어지는, 위상조정회로(10)를 흐르는 각 신호를 나타내고 있다. 도5의 가로축은 시간을, 세로축은 기준신호(Sr)(i), 출력신호(So)(PLL OUT : ⅱ), 공진전류파형(NOT회로(11)를 통과하기 이전의 귀환신호(Sf) : ⅲ), 공진전류파형의 반전파형(ⅳ), 펄스화된 귀환신호(Sf)(v) 및 PLL회로(13)에서 비교되는 귀환신호(Sf)(F/B비교파형 : ⅵ)를 나타내고 있다. 도5에 나타낸 바와 같이 기준신호(Sr)의 위상과 공진전류파형의 위상이 일치하고 있기 때문에, 공진전류파형의 적정한 값이 임계값(th)과 비교되어 있다. 이 때문에 도5(ⅳ)에 나타낸 F/B펄스의 펄스폭은 적정한 시간으로 유지되게 된다.
도6은, 필터회로(25)의 가변저항소자(17)의 저항값을 고저항값(VRh)으로 한 경우와, 저저항값(VRu)으로 한 경우에 있어서의 인버터회로(3)의 발진주파수와 귀환신호(Sf)의 위상과의 관계를 나타내고 있다. 도6의 가로축은 발진주파수를 나타내고, 세로축은 귀환신호(Sf)의 위상을 나타내고 있다. 도6으로부터, 필터회로(25)의 가변저항소자(17)는, 발진주파수가 비교적 높은 영역에서 귀환신호(Sf)의 위상을 변화시키는 것에 효과적인 것을 알 수 있다.
이와 같이 저영역에 있어서의 위상의 차이를 딜레이회로(27)에서 조정하고, 고영역에 있어서의 위상의 차이를 필터회로(25)에서 조정하는 것은, 딜레이회로(27) 및 필터회로(25)에 있어서의 코일의 인덕턴스나 용량소자의 용량의 선택 및 가변저항소자의 저항값의 설정에 의하여 실현할 수 있다.
본 실시형태에서는, 예를 들면 도2에 나타낸 위상조정회로(10)에 있어서, 가변저항소자(17)의 저항값을 100Ω, 가변저항소자(19)의 저항값을 10Ω, 코일소자(15)의 인덕턴스를 120μH, 용량소자(21)의 용량을 100pF, 용량소자(16)의 용량을 22pF로 한 경우에 저영역. 고영역의 어느 것에 있어서도 85% 이상의 주파수변환효율을 얻을 수 있었다.
도7은, 위상조정회로(70)를 포함하는 인버터의 발진주파수와 부하의 공진주파수를 비교한 도면이다. 또한 도8은, 위상조정회로(10)를 포함하는 인버터회로(3)의 발진주파수와 부하(5)의 공진주파수를 비교한 도면이다. 도7, 도8 모두에 있어서, 가로축은 부하의 공진주파수, 세로축은 인버터의 발진주파수를 나타내고 있다. 공진주파수와 발진주파수가 일치하는 경우에, 인버터회로는 최대의 주파수변환효율을 얻을 수 있다.
도7에 나타낸 직선(Ro)은, 위상조정회로(70)에 있어서 실제로 얻어지는 공진주파수와 발진주파수의 관계를 나타내고 있다. 또한 직선(I)은, 이상적인 공진주파수와 발진주파수의 관계를 나타내고 있다. 위상조정회로(70)에 있어서 가변저항소자(75) 및 용량소자(76)를 중심주파수(fM)로 조정함으로써, 공진주파수와 발진주파수가 1점에서 교차하지만, 저영역 및 고영역에 있어서의 직선(I)과 직선(Ro)의 오차가 발생한다.
한편 본 실시형태의 위상조정회로(10)에 의하면, 도8에 나타낸 바와 같이 실제의 특성이 직선(R1)인 경우에, 가변저항소자(19)에 의하여 저역주파수에서의 오차가 작아지도록 조정하여 직선(R2)의 특성으로 하고, 또한 고역주파수의 오차가 작아지도록 가변저항소자(17)를 조정한다. 이에 따라 저역주파수로부터 고역주파수에 있어서 종래형태의 위상조정회로(70)의 특성보다, 이상특성(I)에 가깝게 하는 것이 가능하게 된다.
도9는, 위상조정회로(70)를 구비하는 인버터회로(비교예의 회로)와 본 실시형태의 인버터회로와의 부하(5)의 매칭주파수(matching周波數)와 변환효율을 비교하여 나타내는 도면이다. 도9의 가로축은 매칭주파수를 나타내고, 세로축은 변환효율을 나타내고 있다. 도9에 있어서 다이아몬드형의 플롯(plot)은 위상조정회로(70)를 구비하는 인버터회로의 것이고, 정사각형의 플롯은 본 실시형태의 인버터회로(3)의 것이다. 도9로부터 명백한 바와 같이 본 실시형태의 인버터회로(3)는, 저영역으로부터 고영역에 걸쳐서 비교예의 회로보다 높은 변환효율을 얻을 수 있다.
구체적으로는 도9에 의하면, 비교예의 종래형태의 위상조정회로(70)는, 발진주파수가 1.57MHz에 있어서 85.5%의 비교적 높은 주파수변환효율을 얻을 수 있지만, 발진주파수가 1.7MHz에 있어서는 85.1%, 발진주파수가 1.79MHz에 있어서는 76.1%, 발진주파수가 1.93MHz에 있어서는 63.6%로 고영역을 향함에 따라 주파수변환효율이 내려가고 있다. 한편 본 실시형태의 위상조정회로(10)는, 발진주파수가 1.62MHz에 있어서는 주파수변환효율이 89.2%, 발진주파수가 1.74MHz에 있어서는 88%, 발진주파수가 1.83MHz에 있어서는 86.5%, 발진주파수가 1.95MHz에 있어서는 85%로, 저영역으로부터 고영역까지 높은 주파수변환효율을 얻을 수 있다.
이상에서 설명한 바와 같이 저영역, 고영역에 있어서 각각 독립적으로 위상을 조정할 수 있는 본 실시형태는, 저영역으로부터 고영역의 범위에 있어서 충분히 높은 주파수의 추종성을 얻을 수 있다.
또 이상의 조정은, 인버터회로(3) 또는 급전장치(1)를 출하하기 전의 검사 시에 실시된다. 기준신호(Sr)와 귀환신호(Sf) 사이의 위상의 차이는, 제품마다 달라지기 때문에 가변저항소자(17, 19)의 조정량은 제품마다 다르게 되어 있다. 이 때문에 가변저항소자(17, 19)의 조정은 제품마다 실시하는 것이 바람직하다.
상기 실시형태 및 실시예는 이하의 기술사상을 포함하는 것이다.
(1) 기준신호를 입력하는 기준신호 입력단자와 귀환신호를 입력하는 귀환신호 입력단자와 상기 기준신호와 상기 귀환신호의 위상차에 의거하는 출력신호를 출력하는 출력단자를 갖는 위상동기회로와, 상기 기준신호 입력단자 및 상기 출력단자에 접속되고 상기 위상동기회로를 포함하는 회로본체의 발진주파수가 제1레벨인 경우에 상기 기준신호의 위상을 지연시키는 제1회로와, 상기 출력단자에 접속되고 상기 회로본체의 발진주파수가 상기 제1레벨보다 낮은 제2레벨인 경우에 상기 출력신호를 지연시키는 제2회로를 구비하는 위상조정회로.
(2) 상기 제1회로는, 제1용량소자, 코일소자 및 저항값이 가변인 제1저항소자를 포함하는 필터회로인 (1)의 위상조정회로.
(3) 상기 제2회로는, 제2용량소자 및 저항값이 가변인 제2저항소자를 포함하는 딜레이회로인 (1) 또는 (2)의 위상조정회로.
(4) (1)에서부터 (3) 중 어느 하나에 기재되어 있는 위상조정회로를 포함하는 인버터회로.
(5) (4)의 인버터회로를 포함하는 급전장치.
1 : 급전장치
3 : 인버터회로
5 : 부하
10 : 위상조정회로
11 : NOT회로
13 : PLL회로
13a : 기준신호 입력단자
13b : 귀환신호 입력단자
13c : 출력단자
15 : 코일소자
16 : 용량소자
17, 19 : 가변저항소자
21 : 용량소자
22 : 버퍼회로
25 : 필터회로
27 : 딜레이회로
33 : PWM제어회로
31 : 인버터회로전원
51, 52 : 공진코일
53, 54 : 공진콘덴서
311, 312, 313, 314 : 드라이브회로

Claims (5)

  1. 기준신호를 입력하는 기준신호 입력단자와, 귀환신호를 입력하는 귀환신호 입력단자와, 상기 기준신호와 상기 귀환신호의 위상차(位相差)에 의거하는 출력신호를 출력하는 출력단자를 갖는 위상동기회로(位相同期回路)와,
    상기 기준신호 입력단자 및 상기 출력단자에 접속되고, 상기 위상동기회로를 포함하는 회로본체의 발진주파수가 제1레벨인 경우에 상기 기준신호의 위상을 지연시켜서 상기 기준신호의 위상을 상기 귀환신호의 위상과 일치시킴으로써 펄스화된 귀환신호의 펄스폭에 오차가 생기지 않도록 하는 제1회로와,
    상기 출력단자에 접속되고, 상기 회로본체의 발진주파수가 상기 제1레벨보다 낮은 제2레벨인 경우에 상기 출력신호를 지연시켜서 상기 출력신호의 위상을 상기 귀환신호의 위상과 일치시킴으로써 펄스화된 귀환신호의 펄스폭에 오차가 생기지 않도록 하는 제2회로를
    구비하는 위상조정회로(位相調整回路).
  2. 제1항에 있어서,
    상기 제1회로는, 제1용량소자, 코일소자 및 저항값이 가변(可變)인 제1저항소자를 포함하는 필터회로(filter回路)인 위상조정회로.
  3. 제1항에 있어서,
    상기 제2회로는, 제2용량소자 및 저항값이 가변인 제2저항소자를 포함하는 딜레이회로(delay回路)인 위상조정회로.
  4. 제1항 내지 제3항 중 어느 하나의 항의 위상조정회로를 포함하는 인버터회로(inverter回路).
  5. 제4항의 인버터회로를 포함하는 급전장치(給電裝置).
KR1020170150404A 2017-03-31 2017-11-13 위상조정회로, 인버터회로 및 급전장치 KR101970205B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017070730A JP6866729B2 (ja) 2017-03-31 2017-03-31 位相調整回路、インバータ回路及び給電装置
JPJP-P-2017-070730 2017-03-31

Publications (2)

Publication Number Publication Date
KR20180111461A KR20180111461A (ko) 2018-10-11
KR101970205B1 true KR101970205B1 (ko) 2019-04-18

Family

ID=61192806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170150404A KR101970205B1 (ko) 2017-03-31 2017-11-13 위상조정회로, 인버터회로 및 급전장치

Country Status (5)

Country Link
US (1) US10447281B2 (ko)
EP (1) EP3382883B1 (ko)
JP (1) JP6866729B2 (ko)
KR (1) KR101970205B1 (ko)
CN (1) CN108696276B (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398172B2 (ja) 1993-04-09 2003-04-21 電気興業株式会社 高周波誘導加熱における加熱温度制御方法及び高周波誘導加熱温度制御装置
US5345193A (en) * 1993-07-28 1994-09-06 Wiltron Company Phase locked loop with loop gain stabilization circuit
JP3284501B2 (ja) * 1997-03-05 2002-05-20 日本ビクター株式会社 高圧安定化回路
JPH10268964A (ja) * 1997-03-25 1998-10-09 Canon Inc クロック発生装置
JP2003188720A (ja) * 2001-12-21 2003-07-04 Mitsubishi Electric Corp Pll回路
GB2398942A (en) * 2002-12-30 2004-09-01 Nokia Corp Phase locked loop with delay circuit
JP2005151608A (ja) 2003-11-11 2005-06-09 Hitachi Ltd 共振型コンバータ及びその制御方法
JP4471849B2 (ja) 2004-03-31 2010-06-02 Necエレクトロニクス株式会社 Pll周波数シンセサイザ回路及びその周波数チューニング方法
US8379412B2 (en) * 2010-08-16 2013-02-19 Empire Technology Development Llc Converter and converter control method
US9008528B2 (en) 2011-12-13 2015-04-14 Samsung Electronics Co., Ltd. Induction heating fusing device and image forming apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P.-C. Lin 외, "Implementation of a PLL-based High Frequency Resonant AC Power Supply," SICE Annual Conference 2008, pp. 1329-1334, 2008. 08.*

Also Published As

Publication number Publication date
US20180287619A1 (en) 2018-10-04
CN108696276B (zh) 2023-08-29
EP3382883A1 (en) 2018-10-03
CN108696276A (zh) 2018-10-23
EP3382883B1 (en) 2020-07-29
JP2018174414A (ja) 2018-11-08
US10447281B2 (en) 2019-10-15
JP6866729B2 (ja) 2021-04-28
KR20180111461A (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
US10680463B2 (en) Resonant wireless power transmitter circuit and control circuit and control method thereof
US7545223B2 (en) PLL circuit
US5157277A (en) Clock buffer with adjustable delay and fixed duty cycle output
US10284209B2 (en) Phase locked loop
US4156855A (en) Phase-locked loop with variable gain and bandwidth
US6717478B1 (en) Multi-phase voltage controlled oscillator (VCO) with common mode control
US8269532B2 (en) Constant phase angle control for frequency agile power switching systems
US6043715A (en) Phase-locked loop with static phase offset compensation
CN105075122A (zh) 环形振荡器电路和方法
JPS5938792B2 (ja) ライン同期回路
US9419632B1 (en) Charge pump for use in phase-locked loop
US8063570B2 (en) Simple protection circuit and adaptive frequency sweeping method for CCFL inverter
KR102468451B1 (ko) 발진 회로
KR101847167B1 (ko) 디지털 제어방식의 높은 psrr을 가진 ldo 레귤레이터
KR101970205B1 (ko) 위상조정회로, 인버터회로 및 급전장치
US9793907B2 (en) Resonator, phase-locked loop, and semiconductor integrated circuit device
KR20190080943A (ko) 전원 장치 및 전원 장치의 제어 방법
TW202044738A (zh) 用於提供智慧恆定導通時間控制之系統及方法
EP0218414A2 (en) Static inverter
US7432749B1 (en) Circuit and method for improving frequency range in a phase locked loop
US8410835B1 (en) Leakage tolerant phase locked loop circuit device
JP2016195377A (ja) チャージポンプ電流調整のためのチャージポンプ回路及び方法
WO2018216148A1 (ja) Pll周波数シンセサイザ
JP2013016995A (ja) Pll回路
US6906650B2 (en) Method and apparatus for generating a pulse of very narrow width

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right