KR101965798B1 - Semiconductor device using grain boundary of semiconductor material as charge-storage node - Google Patents

Semiconductor device using grain boundary of semiconductor material as charge-storage node Download PDF

Info

Publication number
KR101965798B1
KR101965798B1 KR1020180142454A KR20180142454A KR101965798B1 KR 101965798 B1 KR101965798 B1 KR 101965798B1 KR 1020180142454 A KR1020180142454 A KR 1020180142454A KR 20180142454 A KR20180142454 A KR 20180142454A KR 101965798 B1 KR101965798 B1 KR 101965798B1
Authority
KR
South Korea
Prior art keywords
floating body
drain
gate
grain boundary
source
Prior art date
Application number
KR1020180142454A
Other languages
Korean (ko)
Other versions
KR20180127276A (en
Inventor
박병국
백명현
김형진
권민우
황성민
장태진
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020180142454A priority Critical patent/KR101965798B1/en
Publication of KR20180127276A publication Critical patent/KR20180127276A/en
Application granted granted Critical
Publication of KR101965798B1 publication Critical patent/KR101965798B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 소스와 드레인 사이에 하나 이상의 입계(grain boundary)를 가진 플로팅 바디를 구비하고, 상기 입계를 전하저장소로 이용함으로써, 소자의 바디 두께가 최대 공핍층 두께보다 작아도 공핍층에서 생성된 과잉 홀이나 전자가 바디의 입계에 저장되어 1T DRAM 등의 휘발성 메모리 소자나 단기기억이 가능한 시냅스 모방 소자로 사용될 수 있고, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성함으로써, 휘발성 메모리와 비휘발성 메모리 소자를 동시 구현 가능하고, 전하저장층이 포함된 게이트 절연막 스택이 형성된 제 2 게이트를 통해 장기기억 전환이 가능한 시냅스 모방 소자를 구현할 수 있으며, 3차원 적층이 가능한 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자를 제공한다.The present invention has a floating body having one or more grain boundaries between a source and a drain and by using the grain boundaries as a charge reservoir, even if the body thickness of the device is smaller than the maximum depletion layer thickness, Or electrons are stored in the grain boundaries of the body and can be used as volatile memory devices such as 1T DRAM or synaptic mimic devices capable of short-term storage. By forming asymmetric first and second gates between floating bodies having one or more intergranular boundaries, The present invention can realize a synapse mimic device capable of simultaneously implementing a volatile memory and a nonvolatile memory device and capable of long term memory switching through a second gate having a gate insulating layer stack including a charge storage layer, A semiconductor device using a grain boundary as a charge storage is provided.

Description

반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자{SEMICONDUCTOR DEVICE USING GRAIN BOUNDARY OF SEMICONDUCTOR MATERIAL AS CHARGE-STORAGE NODE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor device using a grain boundary of a semiconductor material as a charge storage

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 채널영역에 있는 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device using a grain boundary of a semiconductor material in a channel region as a charge storage.

지금까지 반도체 소자는 스위칭 소자로 사용되든 혹은 메모리 소자로 사용되든 채널 저항을 최대한 낮추어 저전력으로 구동하기 위한 목적으로 개발되어 왔다.Until now, semiconductor devices have been developed for the purpose of driving the semiconductor device at low power with the lowest possible channel resistance, whether used as a switching device or a memory device.

따라서, 종래 채널 영역은 단결정 반도체 기판에 형성하거나, 다결정 또는 비정질 반도체 물질로 형성하더라도 결정을 열 공정 등을 통해 최대한 키워 채널 영역에 최소의 입계(결정립계, grain boundary)가 존재하도록 하고, 그 입계로 전하가 포획되어 구동전류에 영향을 주지 않도록 불순물로 채널 도핑을 하는 것이 일반적이다.Therefore, even when the conventional channel region is formed on a single crystal semiconductor substrate or formed of a polycrystalline or amorphous semiconductor material, crystals are maximally grown through a thermal process or the like so that a minimum grain boundary exists in the channel region, It is general to perform channel doping with an impurity so that the charge is captured and does not affect the driving current.

또한, 한국 등록특허 제10-1425857호에서와 같이 플로팅 바디에 전하를 저장하여 단기기억 수단으로 하는 시냅스 모방 소자로 이용하거나, 한국 등록특허 제10-0860744호의 종래기술에 개시된 바와 같이 별도 커패시터 없이도 플로팅 바디에 전하를 저장하여 1T DRAM의 메모리 소자로 이용하는 기술이 개발되어 왔다.In addition, as disclosed in Korean Patent No. 10-1425857, charges may be stored in a floating body to be used as a synaptic mimic element serving as a short-term storage means, or as a conventional method disclosed in Korean Patent No. 10-0860744, A technology has been developed in which charges are stored in a body and used as a memory element of a 1T DRAM.

이는 모두 플로팅 바디 효과를 이용하는 것인데, 이러한 플로팅 바디 효과를 제대로 얻기 위해서는 해당 소자의 바디 두께가 소자의 최대 공핍층 두께보다 두꺼워야 하는 문제점이 있다.However, in order to obtain such a floating body effect properly, the body thickness of the device must be thicker than the maximum depletion layer thickness of the device.

이에 본 발명은 다결정 또는 비정질 반도체 물질의 입계를 전하저장소로 적극 활용하여 종래 문제점을 해결하고, 3차원 적층이 가능하며, 1T DRAM 등 메모리 소자는 물론 단기기억과 장기기억이 가능한 시냅스 모방 소자로 사용될 수 있는 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention can solve the conventional problems by positively utilizing the grain boundaries of polycrystalline or amorphous semiconductor materials as a charge storage, enable three-dimensional stacking, and can be used as a synaptic mimic element capable of short-term memory and long-term memory as well as memory devices such as 1T DRAM And a semiconductor device using the grain boundary of the semiconductor material as a charge storage.

상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자는 특정 도전형 반도체 물질로 형성된 소스와 드레인; 상기 소스와 드레인 사이에서 상기 도전형과 반대 타입의 반도체 물질로 형성되어 상기 소스와 드레인을 포함한 주변과 전기적으로 고립된 플로팅 바디; 상기 플로팅 바디 상에 게이트 절연막을 사이에 두고 형성된 제 1 게이트를 포함하여 구성되되, 상기 플로팅 바디는 상기 소스와 드레인 사이에 하나 이상의 입계(grain boundary)를 가지고, 상기 입계를 전하저장소로 이용하고, 상기 드레인 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성되어 상기 입계에 저장되는 과잉 반송자는 상기 플로팅 바디에 채널을 형성하는 반송자와 반대 타입이고, 상기 입계에 저장된 과잉 반송자는 상기 채널을 형성하는 반송자에 대하여 입계의 전위장벽을 낮추는 것을 특징으로 한다.In order to achieve the above object, a semiconductor device according to the present invention includes: a source and a drain formed of a specific conductive semiconductor material; A floating body formed between the source and the drain and formed of a semiconductor material of the opposite conductivity type and electrically isolated from a periphery including the source and the drain; And a first gate formed on the floating body with a gate insulating film interposed therebetween, the floating body having at least one grain boundary between the source and the drain, using the grain boundary as a charge storage, An excess carrier formed by the impact ionization in the drain or the depletion layer on the source side and stored in the grain boundary is of the opposite type to the carrier forming the channel in the floating body and the excess carriers stored in the grain boundaries form the channel And lowering the potential barrier of the grain boundary with respect to the carrier.

상기 플로팅 바디를 사이에 두고 상기 제 1 게이트와 마주보는 위치에 제 2 게이트가 더 형성된 것을 본 발명에 의한 반도체 소자의 다른 특징으로 한다.Another feature of the semiconductor device according to the present invention is that a second gate is formed at a position facing the first gate with the floating body interposed therebetween.

상기 플로팅 바디와 상기 제 2 게이트 사이에는 전하저장층이 포함된 게이트 절연막 스택이 형성된 것을 본 발명에 의한 반도체 소자의 다른 특징으로 한다.And a gate insulating layer stack including a charge storage layer is formed between the floating body and the second gate, according to another aspect of the present invention.

상기 플로팅 바디는 다결정 반도체 물질로 형성된 것을 본 발명에 의한 반도체 소자의 다른 특징으로 한다.The floating body is formed of a polycrystalline semiconductor material as another feature of the semiconductor device according to the present invention.

본 발명은 소스와 드레인 사이에 하나 이상의 입계를 가진 플로팅 바디를 구비하고, 상기 입계를 전하저장소로 이용함으로써, 소자의 바디 두께가 최대 공핍층 두께보다 작아도 공핍층에서 생성된 과잉 홀이나 전자가 바디의 입계에 저장되어 1T DRAM 등의 휘발성 메모리 소자나 단기기억이 가능한 시냅스 모방 소자로 사용될 수 있다.The present invention has a floating body having one or more intergranular boundaries between a source and a drain. By using the intergranular structure as a charge storage, excessive holes or electrons generated in the depletion layer can be prevented from reaching the body And can be used as a volatile memory device such as 1T DRAM or a synapse mimic device capable of short-term storage.

또한, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성함으로써, 휘발성 메모리와 비휘발성 메모리 소자를 동시 구현 가능하고, 전하저장층이 포함된 게이트 절연막 스택이 형성된 제 2 게이트를 통해 장기기억 전환이 가능한 시냅스 모방 소자를 구현할 수 있는 효과가 있다.In addition, by forming the asymmetric first and second gates with the floating body having one or more intergranular boundaries therebetween, it is possible to realize a nonvolatile memory device which can simultaneously form a volatile memory and a nonvolatile memory device, A synapse mimic element capable of long-term memory conversion can be implemented.

나아가, 본 발명에 의한 플로팅 바디는 단결정 반도체 기판이 아닌 다결정 또는 비정질 반도체 물질로 형성하게 되므로, 3차원 적층이 가능한 효과가 있다.Furthermore, since the floating body according to the present invention is formed of a polycrystalline or amorphous semiconductor material rather than a single crystal semiconductor substrate, there is an effect that three-dimensional lamination can be performed.

도 1은 본 발명의 일 실시 예에 의한 반도체 소자로, 플로팅 바디에 하나의 입계를 가진 구조를 보인 개념적 단면도이다.,
도 2는 본 발명의 다른 실시 예에 의한 반도체 소자로, 하나 이상의 입계를 가진 플로팅 바디를 사이에 두고 비대칭 제 1, 2 게이트를 형성한 구조를 보여주는 개념적 사시도이다.
도 3은 도 1의 구조로 시뮬레이션한 결과를 보여주는 전기적 특성도로, 구형파 드레인 전압에 대한 드레인 전류 특성을 보여준다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a conceptual cross-sectional view showing a structure having a single grain boundary in a floating body, according to an embodiment of the present invention.
2 is a conceptual perspective view showing a structure of a semiconductor device according to another embodiment of the present invention in which asymmetric first and second gates are formed with a floating body having at least one grain boundary therebetween.
FIG. 3 shows the drain current characteristics with respect to the square-wave drain voltage in terms of electrical characteristics showing the simulation result with the structure of FIG.

이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시 예에 대하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 의한 반도체 소자는 기본적으로, 도 1 및 도 2에 공통으로 도시된 바와 같이, 제 1 도전형(예컨대, p형) 반도체 물질로 주변과 전기적으로 고립된 플로팅 바디(20); 상기 제 1 도전형과 반대 타입의 제 2 도전형(예컨대, n형) 반도체 물질로 상기 플로팅 바디(20)를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스(10)와 드레인(30); 및 상기 플로팅 바디(20) 상에 게이트 절연막(40)을 사이에 두고 형성된 제 1 게이트(50; 52)를 포함하여 구성되되, 상기 플로팅 바디(20)는 상기 소스(10)와 드레인(30) 사이에 하나 이상의 입계(grain boundary, 22)를 가지고, 상기 입계(22)를 전하저장소로 이용하는 것을 특징으로 한다.The semiconductor device according to the present invention basically includes a floating body 20 electrically isolated from the periphery by a first conductive type (e.g., p-type) semiconductor material, as is commonly shown in Figs. 1 and 2; (10) and a drain (20) formed in contact with both sides of the floating body (20) and spaced apart from each other with the floating body (20) interposed therebetween by a second conductivity type 30); And a first gate 50 formed on the floating body 20 with a gate insulating film 40 interposed therebetween. The floating body 20 includes a source 10 and a drain 30, And has one or more grain boundaries (22) therebetween, and uses the grain boundaries (22) as a charge storage.

여기서, 상기 플로팅 바디(20)는 소스(10)/드레인(30)을 포함한 주변과 전기적으로 고립된 것으로, 자체에 충격이온화로 발생된 반송자(carrier, 과잉 홀이나 전자)를 저장할 수 있으나, 본 발명은 플로팅 바디(20)를 이루는 반도체 물질의 입계(22)에 저장되도록 함으로써, 소자의 바디 두께가 소스(10)/드레인(30)과의 경계에서 생기는 공핍층(미도시)의 최대 두께보다 작아도 채널 전도도에 영향을 줄 수 있도록 한 것에 본 발명의 기술적 사상이 있다.Here, the floating body 20 is electrically isolated from the surroundings including the source 10 and the drain 30, and may store carriers (excess holes or electrons) generated by impact ionization itself. However, The present invention is stored in the grain boundary 22 of the semiconductor material constituting the floating body 20 so that the maximum thickness of the depletion layer (not shown) occurring at the interface between the body of the device and the source / drain 30 It is possible to influence the channel conductivity even if it is smaller.

상기 플로팅 바디(20)가 주변과 전기적으로 고립되기 위한 구체적인 구조는 다양할 수 있으나, 우선 양측으로 접하는 소스(10) 및 드레인(30)과는 반도체 도전형을 달리하여, pn 접합에 의한 공핍층(공핍 영역)으로 격리되도록 하고, 다른 주변과는 절연막이나 공기층을 사이에 두거나 비접촉 방식으로 격리하게 할 수 있다. 물론, 소스(10) 및 드레인(30) 이외의 다른 주변과도 pn 접합에 의한 공핍 영역으로 격리시킬 수 있다.The floating body 20 may have a specific structure for electrically isolating the floating body 20 from the periphery. However, first, the source 10 and the drain 30, which are in contact with both sides of the floating body 20, (Depletion region), and isolating the insulating layer or the air layer from the other surroundings by a non-contact method or the like. Of course, it is possible to isolate a peripheral region other than the source 10 and the drain 30 from the depletion region due to the pn junction.

상기 입계(22)는 소스(10)와 드레인(30) 사이로 동작시 채널이 형성되는 채널 영역(미도시)에만 형성될 수도 있고, 채널 영역 밑에만 형성될 수도 있으며, 채널 영역을 포함한 플로팅 바디(20) 전 영역에 형성될 수도 있다. 이때, 상기 입계(22)가 플로팅 바디(20) 중 채널 영역 밑에만 형성함이 가장 바람직하나, 공정 측면을 고려하면 플로팅 바디(20) 전 영역에 형성함이 용이하다.The intergranular layer 22 may be formed only in a channel region (not shown) in which a channel is formed between the source 10 and the drain 30, may be formed only under the channel region, 20). At this time, it is most preferable that the grain boundary 22 is formed only under the channel region of the floating body 20, but it is easy to form in the entire region of the floating body 20 considering the process aspect.

상기 입계(22)가 채널 영역에 형성될 경우에는 소스(10)에서 주입된 반송자(구동용 반송자)의 일부가 저장하게 되어, 이로써, 차후 구동시 채널 전도도에 영향을 주게 되므로, 드레인(30) 쪽의 공핍 영역에서 충격이온화(impact ionization)로 과잉 홀(excess hole)을 유도하여 입계(22)에 저장할 필요가 없으므로, 드레인(30)에 낮은 전압을 인가해도 되는 장점이 있게 된다.When the grain boundary 22 is formed in the channel region, a part of the carrier (driving carrier) injected from the source 10 is stored, thereby affecting the channel conductivity at the time of subsequent driving, An excess hole is induced by impact ionization in the depletion region on the side of the drain region 30 so that it is not necessary to store the excess hole in the intergranular region 22 so that a low voltage may be applied to the drain region 30.

상기 실시 예에서, 채널 영역에 형성되는 입계(22)는 1~10개로 함이 바람직하다. 이는 10개를 초과하여 너무 많이 형성할 경우에는 구동용 반송자가 너무 많이 포획되어 저전력 구동이 어려워지는 문제점이 있고, 그렇다고 1개도 형성하지 않을 경우에는 본 발명의 목적을 달성할 수 없기 때문이다.In the above embodiment, the number of the grain boundaries 22 formed in the channel region is preferably 1 to 10. This is because, if the number is more than 10, the driving carrier is captured too much, which makes it difficult to drive the low power, and if one is not formed, the object of the present invention can not be achieved.

또한, 상기 입계(22)는 플로팅 바디(20) 내에서 균일하거나 불규칙하게 형성될 수 있으나, 소스(10) 및 드레인(30) 중 어느 한 쪽에 편중되어 더 많이 형성될 수 있다. The grain boundaries 22 may be uniformly or irregularly formed in the floating body 20 but may be more concentrated on one of the source 10 and the drain 30.

예컨대, n채널 소자 구조에서는 입계(22)가 드레인(30) 쪽으로, p채널 소자 구조에서는 소스(10) 쪽으로, 각각 편중되어 더 많이 형성되게 할 수 있다. For example, in the n-channel device structure, the grain boundaries 22 can be formed closer to the drain 30, and the p-channel device structure can be formed more biased toward the source 10.

이는 후술하는 실시 예로, 도 2와 같이, 상기 플로팅 바디(20)를 사이에 두고 상기 제 1 게이트(52)와 마주보는 위치에 제 2 게이트(54)가 더 형성된 구조에서, 상기 제 2 게이트(54)에 전하저장층(44)이 포함된 게이트 절연막 스택을 구비하여 비휘발성 메모리 소자를 동시 구현하거나 장기기억 전환이 가능한 시냅스 모방 소자로 구현할 때 더욱 바람직하다.2, in a structure in which a second gate 54 is further formed at a position facing the first gate 52 with the floating body 20 interposed therebetween, 54 is preferably provided with a gate insulating layer stack including the charge storage layer 44 to implement a nonvolatile memory element as a synapse mimic element capable of simultaneously or long-term memory switching.

즉, n채널 소자 구조에서 입계(22)가 드레인(30) 쪽으로 편중되어 더 많이 형성될 경우에는, 드레인(30) 쪽의 공핍 영역에서 충격이온화로 생성된 과잉 홀이 바디로 유입되어, 드레인(30) 가까이 형성된 입계(22)에 점점 많이 저장되면서 드레인(30) 쪽 플로팅 바디의 전도대를 점점 낮추어, 제 2 게이트(54)의 전하저장층(44) 쪽으로 내려오면서 충격이온화가 발생하게 되어, 그 결과로 드레인(30) 쪽의 공핍 영역 중 제 2 게이트(54) 쪽 아래에서 충격이온화로 발생 된 과잉 홀이 전하저장층(44)으로의 유입이 쉬워지기 때문이다.That is, in the n-channel device structure, when the grain boundaries 22 are biased more toward the drain 30, excess holes generated by impact ionization in the depletion region toward the drain 30 are introduced into the body, The conductive layer of the floating body on the side of the drain 30 is gradually lowered and is dropped toward the charge storage layer 44 of the second gate 54 to generate impact ionization, As a result, excessive holes generated by impact ionization in the depletion region of the drain 30 side near the second gate 54 are easily flowed into the charge storage layer 44.

한편, p채널 소자 구조에서 입계(22)가 스스(10) 쪽으로 편중되어 더 많이 형성될 경우에는, 소스(10) 쪽의 공핍 영역에서 충격이온화로 생성된 과잉 전자가 바디로 유입되어, 소스(10) 가까이 형성된 입계(22)에 점점 많이 저장되면서 소스(10) 쪽 플로팅 바디의 가전자대를 점점 높여, 제 2 게이트(54)의 전하저장층(44) 쪽으로 내려오면서 충격이온화가 발생하게 되어, 그 결과로 소스(10) 쪽의 공핍 영역 중 제 2 게이트(54) 쪽 아래에서 충격이온화로 발생 된 과잉 전자가 전하저장층(44)으로의 유입이 쉬워지기 때문이다.On the other hand, in the p-channel device structure, when the grain boundaries 22 are biased more toward the susceptor 10, excess electrons generated by impact ionization in the depletion region toward the source 10 are introduced into the body, 10 gradually increase in valence band of the floating body on the side of the source 10 and decrease toward the charge storage layer 44 of the second gate 54 to generate impact ionization, As a result, excess electrons generated by impact ionization in the depletion region of the source 10 side on the side of the second gate 54 become easy to flow into the charge storage layer 44.

상술한 바와 같이, 본 발명의 다른 실시 예에 의한 반도체 소자로, 도 2와 같이, 하나 이상의 입계(22)를 가진 플로팅 바디(20)를 사이에 두고 비대칭 제 1, 2 게이트(52, 54)를 형성한 구조를 가질 수 있다.As described above, in the semiconductor device according to another embodiment of the present invention, the asymmetric first and second gates 52 and 54 are formed with the floating body 20 having one or more grain boundaries 22 therebetween, May be formed.

여기서, 상기 비대칭 제 1, 2 게이트(52, 54)는, 도 2와 같이, 상하 구조로 서로 마주보는 위치로 형성될 수도 있으나, 플로팅 바디(20)를 중심에 두고 수평적 구조 또는 서로 마주보지 않고 하나의 모서리를 사이에 두거나 한 측면 상에 형성될 수도 있다.2, the asymmetric first and second gates 52 and 54 may be formed in positions facing each other in a vertical structure, but they may have a horizontal structure with the floating body 20 as a center, Or may be formed on one side or with one edge between them.

* 상기 플로팅 바디(20)와 상기 제 2 게이트(54) 사이에는, 도 2와 같이, 전하저장층(44)이 포함된 게이트 절연막 스택(42, 44, 46)이 형성될 수 있다. 여기서, 상기 전하저장층(44)은 홀이나 정공을 저장할 수 있는 물질층이면 어느 것도 가능하고, 일 예로 질화막(nitride)으로 형성할 수 있다. 기타 게이트 절연막 스택은 터널링 절연막(42)과 블로킹 절연막(46)으로, 각각 산화막으로 형성할 수 있다.As shown in FIG. 2, a gate insulating layer stack 42, 44, 46 including a charge storage layer 44 may be formed between the floating body 20 and the second gate 54. Here, the charge storage layer 44 may be a material layer capable of storing holes or holes, and may be formed of nitride, for example. The other gate insulating film stack may be formed of a tunneling insulating film 42 and a blocking insulating film 46, respectively.

상기 플로팅 바디(20)는 폴리 실리콘이나 폴리 게르마늄 등 입계가 명확한 다결정 반도체 물질로 형성함이 바람직하나, 비정질 반도체 물질로 형성하는 것도 가능하다.The floating body 20 is preferably formed of a polycrystalline semiconductor material having a definite grain boundary, such as polysilicon or poly-germanium. Alternatively, the floating body 20 may be formed of an amorphous semiconductor material.

이와 같이, 상기 플로팅 바디(20)를 단결정 반도체 기판이 아닌 다결정 또는 비정질 반도체 물질로 형성하게 되므로, 3차원 적층이 가능하게 된다.As described above, since the floating body 20 is formed of polycrystalline or amorphous semiconductor material rather than a single crystal semiconductor substrate, three-dimensional stacking becomes possible.

도 3은 도 1의 구조로 시뮬레이션한 결과를 보여주는 전기적 특성도로, 구형파 드레인 전압에 대한 드레인 전류 특성을 보여준다. 이는 도 1의 소자에서 일시적으로 충격이온화를 발생시키기 위해, 게이트(50)에 1 V의 constant bias, 드레인(30)에는 0.1 V -> 2 V -> 0.1 V의 pulse를 각각 인가하여 얻은 시뮬레이션 결과이다. FIG. 3 shows the drain current characteristics with respect to the square-wave drain voltage in terms of electrical characteristics showing the simulation result with the structure of FIG. This is because the simulation result obtained by applying a constant bias of 1 V to the gate 50 and a pulse of 0.1 V -> 2 V -> 0.1 V to the drain 30 in order to temporarily generate impact ionization in the device of FIG. to be.

도 3에 의하면, 드레인(30)에 구형파인 펄스 전압을 인가 직후 드레인 전류가 곧바로 이전의 전류 레벨로 돌아가지 않고 200 ㎲ 이상에 걸쳐 천천히 감소하는 것을 알 수 있다. 이로부터, 도 1의 입계(22)에 포획된 전자는 천천히 드레인(30)으로 빠져나가게 되므로, 입계(22)에 포획되어 남아 있는 동안 채널 전도도에 영향을 주게 되어, 도 1의 구조로 휘발성 메모리 소자나 단기기억이 가능한 시냅스 모방 소자로 구현할 수 있음을 알 수 있다.Referring to FIG. 3, it can be seen that, immediately after the application of the pulse voltage of a square wave to the drain 30, the drain current does not immediately return to the previous current level but slowly decreases over 200 μs. The electrons trapped in the grain boundaries 22 of FIG. 1 slowly escape to the drain 30, thus affecting the channel conductivity while remaining trapped in the grain boundaries 22. As a result, It can be realized that the device can be implemented as a synapse-mimic device capable of short-term memory.

기타, 상술한 각 실시 예에 의한 소자의 동작방법은 종래 동작방법에 따르면 되고, 특히 시냅스 모방 소자로의 동작방법에 대해서는 본 출원인의 한국 등록특허 제10-1425857호를 참조할 수 있다.In addition, the operation method of the device according to each of the above-described embodiments can be performed according to the conventional operation method, and in particular, it is possible to refer to Korean Patent Registration No. 10-1425857 of the present applicant for a method of operating the synaptic mimic element.

10: 소스 20: 플로팅 바디
22: 입계 30: 드레인
40: 게이트 절연막 42: 터널링 절연막
44: 전하저장층 46: 블로킹 절연막
50, 52: 제 1 게이트 54: 제 2 게이트
60: 매몰산화막10: Source 20: Floating body
22: grain boundary 30: drain
40: gate insulating film 42: tunneling insulating film
44: charge storage layer 46: blocking insulating film
50, 52: first gate 54: second gate
60: buried oxide film

Claims (4)

특정 도전형 반도체 물질로 형성된 소스와 드레인;
상기 소스와 드레인 사이에서 상기 도전형과 반대 타입의 반도체 물질로 형성되어 상기 소스와 드레인을 포함한 주변과 전기적으로 고립된 플로팅 바디;
상기 플로팅 바디 상에 게이트 절연막을 사이에 두고 형성된 제 1 게이트를 포함하여 구성되되,
상기 플로팅 바디는 상기 소스와 드레인 사이에 하나 이상의 입계(grain boundary)를 가지고, 상기 입계를 전하저장소로 이용하고,
상기 드레인 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성되어 상기 입계에 저장되는 과잉 반송자는 상기 플로팅 바디에 채널을 형성하는 반송자와 반대 타입이고, 상기 입계에 저장된 과잉 반송자는 상기 채널을 형성하는 반송자에 대하여 입계의 전위장벽을 낮추는 것을 특징으로 하는 반도체 소자.
A source and a drain formed of a specific conductive semiconductor material;
A floating body formed between the source and the drain and formed of a semiconductor material of the opposite conductivity type and electrically isolated from a periphery including the source and the drain;
And a first gate formed on the floating body with a gate insulating film interposed therebetween,
The floating body having at least one grain boundary between the source and the drain, using the grain boundary as a charge storage,
An excess carrier formed by the impact ionization in the drain or the depletion layer on the source side and stored in the grain boundary is of the opposite type to the carrier forming the channel in the floating body and the excess carriers stored in the grain boundaries form the channel And lowering the potential barrier of the grain boundary with respect to the carrier.
제 1 항에 있어서,
상기 플로팅 바디를 사이에 두고 상기 제 1 게이트와 마주보는 위치에 제 2 게이트가 더 형성된 것을 특징으로 하는 반도체 소자.
The method according to claim 1,
And a second gate is formed at a position facing the first gate with the floating body interposed therebetween.
제 2 항에 있어서,
상기 플로팅 바디와 상기 제 2 게이트 사이에는 전하저장층이 포함된 게이트 절연막 스택이 형성된 것을 특징으로 하는 반도체 소자.
3. The method of claim 2,
And a gate insulating layer stack including a charge storage layer is formed between the floating body and the second gate.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 플로팅 바디는 다결정 반도체 물질로 형성된 것을 특징으로 하는 반도체 소자. 4. The method according to any one of claims 1 to 3,
Wherein the floating body is formed of a polycrystalline semiconductor material.
KR1020180142454A 2018-11-19 2018-11-19 Semiconductor device using grain boundary of semiconductor material as charge-storage node KR101965798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180142454A KR101965798B1 (en) 2018-11-19 2018-11-19 Semiconductor device using grain boundary of semiconductor material as charge-storage node

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180142454A KR101965798B1 (en) 2018-11-19 2018-11-19 Semiconductor device using grain boundary of semiconductor material as charge-storage node

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160176237A Division KR20180072942A (en) 2016-12-22 2016-12-22 Semiconductor device using grain boundary of semiconductor material as charge-storage node

Publications (2)

Publication Number Publication Date
KR20180127276A KR20180127276A (en) 2018-11-28
KR101965798B1 true KR101965798B1 (en) 2019-04-04

Family

ID=64561816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142454A KR101965798B1 (en) 2018-11-19 2018-11-19 Semiconductor device using grain boundary of semiconductor material as charge-storage node

Country Status (1)

Country Link
KR (1) KR101965798B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12029029B2 (en) 2021-05-11 2024-07-02 Samsung Electronics Co., Ltd. Semiconductor memory devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416312B (en) * 2019-07-19 2020-09-04 复旦大学 Low-power-consumption neurosynaptic thin film transistor and preparation method thereof
CN111640801B (en) * 2020-06-23 2021-03-23 上海大学 Synapse device based on quantum dot composite electrolyte layer and preparation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032765A1 (en) * 2009-08-06 2011-02-10 National Taiwan University Memory Formed By Using Defects
KR101039803B1 (en) * 2009-12-24 2011-06-09 고려대학교 산학협력단 Floating body nonvolatile memory device and manufacturing method of the same
KR101425857B1 (en) * 2012-09-06 2014-07-31 서울대학교산학협력단 Synaptic semiconductor device and operation method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032765A1 (en) * 2009-08-06 2011-02-10 National Taiwan University Memory Formed By Using Defects
KR101039803B1 (en) * 2009-12-24 2011-06-09 고려대학교 산학협력단 Floating body nonvolatile memory device and manufacturing method of the same
KR101425857B1 (en) * 2012-09-06 2014-07-31 서울대학교산학협력단 Synaptic semiconductor device and operation method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12029029B2 (en) 2021-05-11 2024-07-02 Samsung Electronics Co., Ltd. Semiconductor memory devices

Also Published As

Publication number Publication date
KR20180127276A (en) 2018-11-28

Similar Documents

Publication Publication Date Title
KR20180072942A (en) Semiconductor device using grain boundary of semiconductor material as charge-storage node
US10090036B2 (en) Non-volatile memory cell having pinch-off ferroelectric field effect transistor
US8390056B2 (en) Non-volatile semiconductor memory device with intrinsic charge trapping layer
US8466505B2 (en) Multi-level flash memory cell capable of fast programming
KR101965798B1 (en) Semiconductor device using grain boundary of semiconductor material as charge-storage node
US20090101961A1 (en) Memory devices with split gate and blocking layer
US20050230736A1 (en) Nonvolatile semiconductor memory device
US20040164359A1 (en) Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus
US8664712B2 (en) Flash memory cell on SeOI having a second control gate buried under the insulating layer
JP2008141173A (en) Memory element
US8058162B2 (en) Nonvolatile semiconductor memory and method of manufacturing the same
TW200721463A (en) Memory device with improved performance and method of manufacturing such a memory device
US8546862B2 (en) Memory cell, an array, and a method for manufacturing a memory cell
US20140369135A1 (en) Ultra-Low Power Programming Method for N-Channel Semiconductor Non-Volatile Memory
US9601615B2 (en) High voltage double-diffused MOS (DMOS) device and method of manufacture
US7663180B2 (en) Semiconductor device
US8679929B2 (en) On current in one-time-programmable memory cells
TWI709226B (en) Non-volatile memory and manufacturing method thereof
US9972721B1 (en) Thick FDSOI source-drain improvement
US6903407B1 (en) Non volatile charge trapping dielectric memory cell structure with gate hole injection erase
TW550790B (en) Semiconductor device
KR100862216B1 (en) The nonvolatile dram having capacitorless dram characteristic and nonvolatile memory characteristic by resistance switching material
KR101286704B1 (en) Transistor having fixed charge layer in box and fabrication method thereof
KR100640973B1 (en) Method for Programming/Erasing in Flash Memory Device
US11031402B1 (en) Capacitorless dram cell

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right