KR101964539B1 - 캐패시턴스 감지 회로 - Google Patents

캐패시턴스 감지 회로 Download PDF

Info

Publication number
KR101964539B1
KR101964539B1 KR1020177022550A KR20177022550A KR101964539B1 KR 101964539 B1 KR101964539 B1 KR 101964539B1 KR 1020177022550 A KR1020177022550 A KR 1020177022550A KR 20177022550 A KR20177022550 A KR 20177022550A KR 101964539 B1 KR101964539 B1 KR 101964539B1
Authority
KR
South Korea
Prior art keywords
phase
input signal
noise
circuit
calculation unit
Prior art date
Application number
KR1020177022550A
Other languages
English (en)
Other versions
KR20170102548A (ko
Inventor
야난 웬
잉시 리앙
Original Assignee
선전 구딕스 테크놀로지 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 구딕스 테크놀로지 컴퍼니, 리미티드 filed Critical 선전 구딕스 테크놀로지 컴퍼니, 리미티드
Publication of KR20170102548A publication Critical patent/KR20170102548A/ko
Application granted granted Critical
Publication of KR101964539B1 publication Critical patent/KR101964539B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/96071—Capacitive touch switches characterised by the detection principle
    • H03K2217/960725—Charge-transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명의 일 실시예는 터치(touch) 기술 분야에 적용되는 바, 입력 신호를 수신하고 출력 신호를 발생시키는 감지 대기 회로의 감지 대기 캐패시터(capacitor)를 감지하기 위한 캐패시턴스(capacitance) 감지 회로로서, 감지 대기 회로에 연결되고 출력 신호에 의해 감지 대기 캐패시터의 캐패시턴스 크기를 판정하기 위한 캐패시턴스 판정 회로; 및 감지 대기 회로에 연결되고 노이즈에 의해 입력 신호를 발생시키기 위한 입력 신호 발생기를 포함하고, 입력 신호 발생기는, 노이즈를 수신하고 노이즈의 제1 위상을 측정하기 위한 위상 측정 유닛; 위상 측정 유닛에 연결되어 노이즈 및 제1 위상을 수신하고 노이즈 및 제1 위상에 의해 최적 위상을 산출하기 위한 위상 산출 유닛; 및 위상 산출 유닛에 연결되고 최적 위상에 의해 입력 신호를 발생시키기 위한 제1 파형 발생기를 포함하는 캐패시턴스 감지 회로를 제공한다.

Description

캐패시턴스 감지 회로{CAPACITANCE SENSING CIRCUIT}
본 특허 출원은 터치(touch) 기술 분야에 속하는 것으로서, 특히 노이즈 위상에 의해 입력 신호를 발생시킬 수 있는 캐패시턴스(capacitance) 감지 회로에 관한 것이다.
과학기술의 부단한 발전과 더불어 최근 각종 전자제품의 조작 인터페이스가 갈수록 의인화되고 있다. 예를 들어, 터치 패널을 통하여 사용자가 손가락 또는 터치펜으로 직접 스크린에서 작업하거나 정보/문자/도면 입력이 가능하도록 하여 키보드 또는 키 등 입력기기를 사용하여야 하는 번거로움을 해소시킨다. 실제로 터치 패널은 흔히 유도 패널 및 유도 패널 후측에 설치된 디스플레이로 구성되고, 전자장치는 사용자와 유도 패널의 접촉 위치 및 당시 디스플레이에 나타나는 화면에 의해 금번 접촉의 의미를 판정하여 대응되는 작업결과를 수행한다.
캐패시터형 터치기술은 감지 대기 회로 중 감지 대기 캐패시터의 캐패시턴스 변화량을 감지하여 접촉 이벤트를 판독하는 바, 기존의 캐패시터형 터치기술은 자기 정전용량 방식(Self-Capacitance) 및 상호 정전용량 방식(Mutual-Capacitance) 등 두 가지 유형으로 분류된다. 자기 정전용량 방식의 터치 패널 또는 상호 정전용량 방식의 터치 패널에서 캐패시턴스 감지 회로는 접촉 이벤트의 발생 여부 및 실제 좌표를 판정하기 위하여 위치 주기성 입력 신호를 감지 대기 회로에 인가시키고 감지 대기 회로로부터 출력 신호를 수신하여 출력 신호의 위상 또는 진폭값을 해석함으로써 감지 대기 회로 중 감지 대기 캐패시턴스 변화량을 산출할 수 있다.
하지만, 입력 신호에 특정 주파수가 존재하므로, 터치 패널의 캐패시턴스 감지 회로가 액정 디스플레이 모듈, 충전 모듈 또는 기타 장치에 근접될 경우, 상기 특정 주파수 내에서 주위 액정 디스플레이 모듈, 충전 모듈 또는 기타 장치의 전자파 간섭을 쉽게 받게 된다. 선행기술에 있어서, 캐패시턴스 감지 회로의 입력 신호 및 액정 디스플레이 모듈, 충전 모듈 또는 기타 장치의 신호는 어떠한 동기 처리도 거치지 않으므로 외부의 전자파 간섭으로 인해 캐패시턴스 감지 회로가 접촉 이벤트 판독 시 역효과를 조성하는 바. 선행기술은 개선의 필요성이 존재한다.
본 발명의 일 실시예에서 해결하고자 하는 기술적 과제는 노이즈 위상에 의해 입력 신호를 발생시킬 수 있는 캐패시턴스 감지 회로를 제공하여 선행기술의 단점을 개선하도록 하는 것이다.
본 발명의 일 실시예는, 입력 신호를 수신하고 출력 신호를 발생시키는 감지 대기 회로의 감지 대기 캐패시터를 감지하기 위한 캐패시턴스 감지 회로로서,
상기 감지 대기 회로에 연결되어 상기 출력 신호에 의해 상기 감지 대기 캐패시터의 캐패시턴스 크기를 판정하기 위한 캐패시턴스 판정 회로; 및
상기 감지 대기 회로에 연결되어 노이즈에 의해 상기 입력 신호를 발생시키기 위한 입력 신호 발생기를 포함하고,
상기 입력 신호 발생기는,
상기 노이즈를 수신하고 상기 노이즈의 제1 위상을 측정하기 위한 위상 측정 유닛;
상기 위상 측정 유닛에 연결되어 상기 노이즈 및 상기 제1 위상을 수신하고 상기 노이즈 및 상기 제1 위상에 의해 최적 위상을 산출하기 위한 위상 산출 유닛; 및
상기 위상 산출 유닛에 연결되어 상기 최적 위상에 의해 상기 입력 신호를 발생시키기 위한 제1 파형 발생기를 포함하는 캐패시턴스 감지 회로를 통하여 이루어진다.
본 발명 일 실시예의 캐패시턴스 감지 회로는 입력 신호 발생기를 이용하여 노이즈 위상과 관련된 입력 신호를 발생시킴으로써, 캐패시턴스 판정 회로 출력 중 노이즈 관련 에너지를 감소시키도록 한다. 즉 노이즈가 감지 대기 캐패시턴스 판정에 미치는 영향을 감소시켜 전체 캐패시턴스 감지 회로의 효율이 향상되도록 한다.
도1은 본 발명의 일 실시예에서 제공되는 캐패시턴스 감지 회로의 모식도이다.
도2는 본 발명의 일 실시예에서 제공되는 위상 산출 유닛의 모식도이다.
도3은 본 발명의 일 실시예에서 제공되는 입력 신호 발생기의 모식도이다.
도4는 본 발명의 일 실시예에서 제공되는 다른 한 위상 산출 유닛의 모식도이다.
도5 내지 도9는 본 발명의 일 실시예에서 제공되는 위상 측정 유닛의 모식도이다.
도10은 본 발명의 일 실시예에서 제공되는 캐패시턴스 판정 회로의 모식도이다.
도11은 본 발명의 일 실시예에서 제공되는 다수 신호의 파형도이다.
도12는 본 발명의 일 실시예에서 제공되는 다른 한 캐패시턴스 판정 회로의 모식도이다.
도13은 본 발명의 일 실시예에서 제공되는 또 다른 캐패시턴스 판정 회로의 모식도이다.
도14는 본 발명의 일 실시예에서 제공되는 또 다른 위상 산출 유닛의 모식도이다.
도15는 본 발명의 일 실시예에서 제공되는 다른 한 입력 신호 발생기의 모식도이다.
도16은 본 발명의 일 실시예에서 제공되는 또 다른 위상 산출 유닛의 모식도이다.
본 발명의 목적, 기술적 해결수단 및 장점이 더욱 뚜렷하고 명확하도록 하기 위하여 이하 첨부도면 및 실시예와 결부시켜 본 발명의 부분적 실시예를 더욱 상세히 설명한다. 본 명세서에 서술된 구체적 실시예는 단지 본 발명을 해석하기 위한 것일 뿐 본 발명은 이에 한정되지 않음을 이해하여야 한다.
도1을 참조하면, 도1은 본 발명의 일 실시예의 캐패시턴스 감지 회로(10)의 모식도이다. 캐패시턴스 감지 회로(10)는 감지 대기 회로(100), 캐패시턴스 판정 회로(102) 및 입력 신호 발생기(104)를 포함한다. 감지 대기 회로(100)는 입력 신호 발생기(104)에 연결되고, 캐패시턴스 판정 회로(102)는 감지 대기 회로(100)에 연결된다.
캐패시턴스 감지 회로(10)는 입력 신호(TX)를 감지 대기 회로(100)에 입력하고, 캐패시턴스 판정 회로(102)는 감지 대기 회로(100)로부터 출력 신호(RX)를 수신하며 출력 신호(RX)의 위상 또는 진폭값을 해석하여 감지 대기 회로(100)의 감지 대기 캐패시터(CUT)의 변화량을 산출한다. 입력 신호 발생기(104)는 노이즈(N)을 수신하고 노이즈(N)에 의해 입력 신호(TX)를 발생시킨다. 입력 신호 발생기(104)는 위상 측정 유닛(140), 위상 산출 유닛(142) 및 파형 발생기(144)를 포함한다. 위상 측정 유닛(140)은 노이즈(N)을 수신하고 노이즈(N)의 제1 위상(
Figure 112017077691248-pct00001
) 및 제1 주파수(f1)를 측정하며, 위상 산출 유닛(142)은 위상 측정 유닛(140)에 연결되어 위상 측정 유닛(140)에 의해 측정된 제1 위상(
Figure 112017077691248-pct00002
) 및 제1 주파수(f1)에 의해 최적 위상(
Figure 112017077691248-pct00003
)을 산출하고 최적 위상(
Figure 112017077691248-pct00004
)을 파형 발생기(144)에 전송한다. 파형 발생기(144)는 위상 측정 유닛(140) 및 위상 산출 유닛(142)에 연결되어 제1 위상(
Figure 112017077691248-pct00005
) 및 최적 위상(
Figure 112017077691248-pct00006
)에 의해 입력 신호(TX)를 발생시킨다.
하기와 같이 캐패시턴스 판정 회로(102)에 대해 약술한다. 도10을 참조하면, 도10은 캐패시턴스 판정 회로(202)의 모식도이다. 캐패시턴스 판정 회로(102)는 캐패시턴스 판정 회로(202)를 이용하여 구현 가능하다. 도10에 도시된 바와 같이, 캐패시턴스 판정 회로(202)는 믹서(120), 적분기(122) 및 판정 모듈(124)을 포함한다. 믹서(120)는 출력 신호(RX) 및 입력 신호(TX)와 관련된 로컬 신호(LO)에 대해 믹싱을 실시하고 출력 신호(V1)를 발생시키기 위한 곱셈기(MP)를 포함 가능하다. 일 실시예에 있어서, 로컬 신호(LO)는 입력 신호(TX)이다. 적분기(122)는 출력 신호(V1)에 대해 적분을 실시하고(즉 믹싱 출력 신호의 고주파 부분을 걸러냄), 판정 모듈(124)은 적분기(122)의 믹싱 출력 신호(VOUT)에 의해 감지 대기 회로(100) 중 감지 대기 캐패시터(CUT)의 변화량을 판정한다.
노이즈(N)이 감지 대기 캐패시터(CUT) 판정에 미치는 영향을 감소시키기 위하여, 위상 산출 유닛(142)이 최적화된 알고리즘에 의해 최적 위상(
Figure 112017077691248-pct00007
)을 산출하는 것이 비교적 바람직하다.
Figure 112017077691248-pct00008
(식 1),
여기서,
Figure 112017077691248-pct00009
은 노이즈(N)의 위상이 제1 위상(
Figure 112017077691248-pct00010
)인 경우, 노이즈(N)이 시간에 따라 변화되는 파형 함수를 나타내고;
Figure 112017077691248-pct00011
는 입력 신호(TX)의 위상이 제2 위상(
Figure 112017077691248-pct00012
)인 경우, 입력 신호(TX)가 시간에 따라 변화되는 파형 함수를 나타낸다. 다시 말하여, 위상 산출 유닛(142)이 위상 측정 유닛(140)으로부터 수신한 노이즈(N)의 위상이 제1 위상(
Figure 112017077691248-pct00013
)인 경우, 최적 위상(
Figure 112017077691248-pct00014
)이 (식 1)에 의해 산출된 산출 결과이면, 파형 발생기(144)는 최적 위상(
Figure 112017077691248-pct00015
)에 의해 발생된 입력 신호(TX)를 이용하여 믹싱 출력 신호(VOUT) 중 노이즈와 관련된 에너지를 최소화시킬 수 있다. 즉 노이즈(N)이 감지 대기 캐패시터(CUT) 판정에 미치는 영향을 최소화시켜 캐패시턴스 감지 회로(10)의 효율이 향상되도록 한다.
한편, 위상 산출 유닛은 상이한 위상을 갖는 다수의 로컬 신호를 이용하여 노이즈(N)에 대해 믹싱을 실시하여 다수의 믹싱 출력 신호를 발생시키고, 믹싱 출력 신호의 에너지가 가장 작은 제1 로컬 신호를 선택할 수 있는 바, 제1 로컬 신호에 대응되는 제1 로컬 위상이 바로 최적 위상이다. 구체적으로, 도2를 참조하면, 도2는 본 발명 실시예의 위상 산출 유닛(242)의 모식도이다. 위상 산출 유닛(242)은 믹서(MX1~MXK), 적분기(IG1~IGK) 및 결정 유닛(210)을 포함하고, 믹서(MX1~MXK)는 각각 로컬 신호(LO_1~LO_K)에 의해 노이즈(N)에 대해 믹싱을 실시하고, 로컬 신호(LO_1~LO_K)는 각각 K가지 종류의 상이한 위상을 갖는다. 예를 들면, 일 실시예에 있어서, 로컬 신호(LO_1)의 위상은 0이고, 로컬 신호(LO_2)의 위상은 π/K이며, 로컬 신호(LO_3)의 위상은 2π/K인 바, 이로써 유추하면, 로컬 신호(LO_K)의 위상은 (K-1)π/K이다. 믹서(MX1~MXK)가 노이즈(N)에 대해 믹싱을 실시한 후, 적분기(IG1~IGK)는 각각 믹서(MX1~MXK)의 출력 신호를 적분하여 믹싱 출력 신호 (VMX1~VMXK)를 발생시킨다. 결정 유닛(210)은 믹싱 출력 신호(VMX1~VMXK) 중 최소 에너지를 갖는 믹싱 출력 신호(VMXS)를 선택하되, 여기서, 믹싱 출력 신호(VMXS)에 대응되는 로컬 신호는 로컬 신호(LO_S)이고, 로컬 신호(LO_S)의 위상은 (S-1)π/K이다. 따라서, 위상 산출 유닛(242)은 (S-1)π/K의 최적 위상(
Figure 112017077691248-pct00016
)을 출력 가능하다. 여기서, 믹서(MX1~MXK)(또는 적분기(IG1~IGK))의 수량(K)은 위상 산출 유닛(242)의 해상도와 관련되는 바, 즉 수량(K)이 클수록 위상 산출 유닛(242)이 산출한 최적 위상(즉 (S-1)π/K)이 (식 1)에 의해 산출된 최적 위상에 더 근접된다.
이 밖에, 위상 산출 유닛은 재귀형(Iterative)피드백 방식을 이용하여 최적 위상을 산출할 수도 있다. 도3을 참조하면, 도3은 본 발명 실시예의 입력 신호 발생기(304)의 모식도이다. 입력 신호 발생기(304)는 입력 신호 발생기(104)와 유사하므로 동일한 어셈블리에는 계속 동일한 부호를 사용한다. 입력 신호 발생기(304)와 입력 신호 발생기(104)의 차이점은, 입력 신호 발생기(304)는 믹서(312) 및 결정 유닛(310)이 포함되는 위상 산출 유닛(342)을 포함한다는 것이다.
하기와 같이 입력 신호 발생기(304)의 동작원리를 설명한다. 결정 유닛(310)이 시작단계에서 최적 위상(
Figure 112017077691248-pct00017
)을 출력한다고 가정하면, 파형 발생기(144)는 결정 유닛(310)에서 출력된 최적 위상(
Figure 112017077691248-pct00018
)에 의해 입력 신호(TX)를 발생시키고, 입력 신호(TX)가 믹서(312)(대표적인 파형 발생기(144)는 믹서(312)에 연결됨)에 피드백된 후, 믹서(312)는 최적 위상(
Figure 112017077691248-pct00019
)에 의해 발생된 입력 신호(TX)를 이용하여 노이즈(N)에 대해 믹싱을 실시하며, 결정 유닛(310)은 믹서(312)의 믹싱 출력 신호(VMO3)에 의해 다른 한 최적 위상(
Figure 112017077691248-pct00020
)을 산출 가능하고, 파형 발생기(144)는 다시 최적 위상(
Figure 112017077691248-pct00021
)에 의해 입력 신호(TX)를 발생시키며, 믹서(312)는 다시 최적 위상(
Figure 112017077691248-pct00022
)에 의해 발생된 입력 신호(TX)를 이용하여 노이즈(N)에 대해 믹싱을 실시하여 결정 유닛(310)이 또 다른 최적 위상(
Figure 112017077691248-pct00023
)을 산출할 수 있도록 한다. 금번 반복 산출된 최적 위상(
Figure 112017077691248-pct00024
)과 이전 반복 산출된 최적 위상(
Figure 112017077691248-pct00025
)의 차이가 특정 범위 미만이 될 때까지 또는 반복 횟수가 특정값을 초과할 때까지 이와 같이 반복 수행된다. 그 결과, 특정요인으로 인해 서로 다른 시간내에 노이즈(N)의 위상이 변화되더라도 입력 신호 발생기(304)는 여전히 끊임없이 노이즈(N)의 위상을 추적하여 상응하게 입력 신호(TX)를 발생시켜 노이즈(N)이 감지 대기 캐패시터(CUT) 판독에 미치는 영향을 감소시킴으로써 전체 캐패시턴스 감지 회로의 효율이 향상되도록 할 수 있다.
이 밖에, 위상 산출 유닛은 하나의 파형 발생기를 더 포함하여 재귀형 피드백 방식으로 최적 위상을 산출할 수도 있다. 도4를 참조하면, 도4는 본 발명 실시예의 위상 산출 유닛(442)의 모식도이다. 위상 산출 유닛(442)은 믹서(412), 결정 유닛(410) 및 파형 발생기(444)를 포함한다. 입력 신호 발생기(304)와 유사하게 결정 유닛(410)은 시작단계에서 우선 위상(
Figure 112017077691248-pct00026
)을 발생시키고, 파형 발생기(444)는 위상 에 의해 로컬 신호(VLO)를 발생시켜 믹서(412)에 송신하며, 믹서(412)는 노이즈(N)과 로컬 신호(VLO)에 대해 믹싱을 실시하여 믹싱 출력 신호(VMO4)를 발생시키고, 결정 유닛(410)은 믹싱 출력 신호(VMO4)에 의해 다른 한 위상(
Figure 112017077691248-pct00027
)을 발생시킨다. 금번 반복 산출된 최적 위상(
Figure 112017077691248-pct00028
)과 이전 반복 산출된 최적 위상(
Figure 112017077691248-pct00029
)의 차이가 특정 범위 미만이 될 때까지 또는 반복 횟수가 특정값을 초과할 때까지 이와 같이 반복 수행된다. 반복 수행이 완료된 후, 결정 유닛(410)이 출력한 최종위상(
Figure 112017077691248-pct00030
)은 바로 최적 위상(
Figure 112017077691248-pct00031
)이다. 위상 산출 유닛(442)과 입력 신호 발생기(304)의 차이점은, 위상 산출 유닛(442)은 파형 발생기(444)를 포함하고 재귀형 피드백 연산을 수행한다는 것이다. 다시 말하여, 믹서(412)의 피드백 출처는 파형 발생기(444)이지만 입력 신호 발생기(304) 중 믹서(312)의 피드백 출처는 파형 발생기(144)이다. 마찬가지로, 특정 요인으로 인해 서로 다른 시간내에 노이즈(N)의 위상이 변화되더라도, 위상 산출 유닛(442)은 여전히 끊임없이 노이즈(N)의 위상을 추적하여 상응하게 입력 신호(TX)를 발생시켜 노이즈(N)이 감지 대기 캐패시터(CUT) 판독에 미치는 영향을 감소시킴으로써 전체 캐패시턴스 감지 회로의 효율이 향상되도록 할 수 있다.
상기로부터 알 수 있다 시피, 캐패시턴스 감지 회로(10)는 입력 신호 발생기(104)를 이용하여 노이즈(N) 위상과 관련된 입력 신호(TX)를 발생시킴으로써, 캐패시턴스 판정 회로(102)의 믹싱 출력 신호(VOUT)에서 노이즈 관련 에너지를 감소시킬 수 있다. 선행기술과 비교하면, 본 발명은 노이즈(N)이 감지 대기 캐패시터(CUT) 판정에 미치는 영향을 더욱 감소시킴으로써 전체 캐패시턴스 감지 회로의 효율이 향상되도록 한다.
유의해야 할 점은, 위상 측정 유닛의 실시 방법은 이에 한정되지 않는다는 것이다. 예를 들면, 도5 내지 도9를 참조하면, 도5 내지 도9는 각각 본 발명 실시예의 위상 측정 유닛(540~940)의 모식도이다.
위상 측정 유닛(540)은 노이즈(N)을 수신하기 위한 다이오드(diode); 제1단이 다이오드에 연결되고 제2단이 접지단에 연결된 캐패시터; 및 캐패시터의 제1단과 제2단 사이에 연결되는 트랜지스터(transistor)를 포함한다.
위상 측정 유닛(640)은 위상 측정 유닛(540)과 유사하되, 위상 측정 유닛(540)과의 차이점은, 위상 측정 유닛(640)은 연산 증폭기(OP1, OP2)를 더 포함하는 것이다. 연산 증폭기(OP1) 및 연산 증폭기(OP2)의 마이너스 입력단(「－」기호가 표시됨)은 모두 연산 증폭기(OP2)의 출력단에 연결되고, 연산 증폭기(OP2)의 플러스 입력단(「＋」기호가 표시됨)은 다이오드와 캐패시터 사이에 연결되며, 연산 증폭기(OP1)의 플러스 입력단(「＋」기호가 표시됨)은 노이즈(N)을 수신하고, 트랜지스터는 연산 증폭기(OP2)의 출력단과 캐패시터의 제2단 사이에 연결된다.
위상 측정 유닛(740)은 히스테리시스(hysteresis) 비교기(HCMP)를 포함하되, 히스테리시스 비교기(HCMP)는 슈미트 트리거(Schmitt Trigger) 등 히스테리시스 보호 기능을 갖는 비교기이다. 히스테리시스 비교기(HCMP)의 마이너스 입력단(「－」기호가 표시됨)은 임계 전압(VTH)을 수신하고, 플러스 입력단(「＋」기호가 표시됨)은 노이즈(N)을 수신한다.
위상 측정 유닛(840)은 위상 측정 유닛(740)과 유사하되, 위상 측정 유닛(740)과의 차이점은, 위상 측정 유닛(840)은 연산 증폭기(OP) 및 펄스 제거기(De-glitch, 800)를 이용하여 위상 측정 유닛(740)의 히스테리시스 비교기(HCMP)의 기능을 대체한다는 것이다.
위상 측정 유닛(940)은 히스테리시스 비교기(HCMP1, HCMP2)를 포함한다. 히스테리시스 비교기(HCMP1, HCMP2)의 플러스 입력단(「＋」기호가 표시됨)은 노이즈(N)을 수신하고, 히스테리시스 비교기(HCMP1, HCMP2)의 마이너스 입력단(「－」기호가 표시됨)은 각각 임계 전압(VTHp, VTHn)을 수신하며, 히스테리시스 비교기(HCMP1, HCMP2)의 출력단은 OR 게이트(Or Gate, 900)에 연결된다.
요컨대, 위상 측정 유닛(540~940)은 모두 노이즈(N)의 제1 위상(
Figure 112017077691248-pct00032
) 및 제1 주파수(f1)를 측정하고, 제1 위상(
Figure 112017077691248-pct00033
) 및 제1 주파수(f1)를 파형 발생기에 제공할 수 있다. 따라서, 본 발명의 입력 신호 발생기는 모두 노이즈(N)의 위상에 의해 입력 신호(TX)를 발생시킬 수 있다.
유의해야 할 점은, 전술한 실시예는 본 발명의 개념을 설명하기 위한 것이고 본 발명이 속하는 기술분야의 통상의 지식을 가진 자들은 이에 의해 상이한 수정을 실행할 수 있으며 본 발명은 이에 한정되는 않는다는 것이다. 예를 들면, 파형 발생기(144)가 최적 위상에 의해 입력 신호(TX)를 발생시키는 방식은 이에 한정되지 않는 바, 파형 발생기(144)는 하나의 메인 신호에 의해 메인 신호와 최적 위상(
Figure 112017077691248-pct00034
)의 위상차를 가지는 입력 신호(TX)를 직접 발생시킬 수 있거나 또는 최적 위상(
Figure 112017077691248-pct00035
)을 지연시간(
Figure 112017077691248-pct00036
)으로 변환시켜 메인 신호와 지연시간(
Figure 112017077691248-pct00037
)의 시간차를 갖는 입력 신호(TX)를 발생시킬 수 있는 바, 이 역시 본 발명의 범주에 속한다.
구체적으로, 도11을 참조하면, 도11은 메인 신호(SIN) 및 입력 신호(TX1, TX2)의 파형도이다. 파형 발생기(144)는 직접 입력 신호(TX1)을 발생시킬 수 있는 바, 여기서 입력 신호(TX1)와 메인 신호(SIN) 사이의 위상차는 최적 위상(
Figure 112017077691248-pct00038
)이다. 한편, 파형 발생기(144)는 최적 위상(
Figure 112017077691248-pct00039
)을 지연시간(
Figure 112017077691248-pct00040
)으로 변환시켜 입력 신호(TX2)를 발생시킬 수도 있는 바, 여기서 입력 신호(TX2)와 메인 신호(SIN) 사이의 시간차는 지연시간(
Figure 112017077691248-pct00041
)이며, 이 역시 본 발명의 범주에 속한다.
본 실시예의 위상 산출 유닛은 캐패시턴스 판정 회로의 회로 구조와 대응되어 이에 의해 변화될 수 있다. 예를 들면, 대응되게 믹서의 캐패시턴스 판정 회로(202)를 포함하기 위하여 위상 산출 유닛(242, 342, 442)은 모두 믹서를 포함할 수 있으나 캐패시턴스 판정 회로는 믹서를 포함하는 것에 한정되지 않는다. 예를 들면, 도12를 참조하면, 도12는 캐패시턴스 판정 회로(302)의 모식도이다. 캐패시턴스 판정 회로(302)는 전하 전송 회로(320) 및 판정 모듈(324)을 포함한다. 전하 전송 회로(320)는 스위치(S1, S2) 및 캐패시터(C1)를 포함하되, 스위치(S1)의 제1단은 출력 신호(RX)를 수신하고, 스위치(S1)의 제2단은 캐패시터(C1)의 제1단에 연결되며, 스위치(S2)의 제1단은 캐패시터(C1)의 제1단에 연결되고, 스위치(S2)의 제2단 및 캐패시터(C1)의 제2단은 접지단에 연결된다. 스위치(S1)는 제어 신호(phi)에 의해 제어되고, 입력 신호(TX) 및 제어 신호(phi)를 적절히 제어함으로써 감지 대기 캐패시터(CUT)에 저장된 전하를 캐패시터(C1)에 전이시킬 수 있으며, 스위치(S2)는 캐패시터(C1)에 저장된 전하를 리셋(Reset)또는 클리어(clear)시킨다.
이 밖에, 도13을 참조하면, 도13은 캐패시턴스 판정 회로(402)의 모식도이다. 캐패시턴스 판정 회로(402)는 전하 전송 회로(420) 및 판정 모듈(424)을 포함한다. 전하 전송 회로(420)는 스위치(S3) 및 적분 회로(422)를 포함하고, 스위치(S3) 역시 제어 신호(phi)에 의해 제어되며, 적분 회로(422)는 증폭기(Amp), 캐패시터(C2) 및 스위치(S4)를 포함하고, 캐패시터(C2) 및 스위치(S4)는 증폭기(Amp)의 마이너스 입력단(「－」기호가 표시됨)과 출력단 사이에 연결된다. 입력 신호(TX) 및 제어 신호(phi)를 적절히 제어함으로써, 감지 대기 캐패시터(CUT)에 저장된 전하를 캐패시터(C2)에 전이시킬 수 있고, 스위치(S4)는 캐패시터(C2)에 저장된 전하를 리셋(Reset)또는 클리어시킨다.
대응되게 전하 전송 회로의 캐패시턴스 판정 회로(302, 402)를 포함하기 위하여, 본 실시예의 위상 산출 유닛은 적어도 하나의 전하 전송 회로를 포함 가능하다. 예를 들면, 도14를 참조하면, 도14는 본 발명 실시예의 위상 산출 유닛(542)의 모식도이다. 위상 산출 유닛(542)은 구조상 위상 산출 유닛(242)과 유사하나 양자의 차이점은, 위상 산출 유닛(542)은 전하 전송 회로(CSC_1~CSC_K)를 이용하여 위상 산출 유닛(242)의 믹서(MX1~MXK) 및 적분기(IG1~IGK)를 대체한다는 것이다. 즉, 전하 전송 회로(CSC_1~CSC_K)는 노이즈(N)에 의해 신호(VO1~VOK)를 발생시키고, 위상 산출 유닛(542)에 포함된 결정 유닛(510)은 신호(VO1~VOK)에 의해 최적 위상(
Figure 112017077691248-pct00042
)을 산출한다. 구체적으로, 전하 전송 회로(CSC_1~CSC_K)는 전하 전송 회로(320) 또는 전하 전송 회로(420)의 회로 구조를 이용하여 구현될 수 있고, 전하 전송 회로(CSC_1~CSC_K) 중 스위치(S1) 또는 스위치(S3)(도14에 미도시)는 제어 신호(phi_1~phi_K)의 제어를 받으며, CSC_1~CSC_K 중 스위치(S1) 또는 스위치(S3)의 제1단은 노이즈(N)을 수신한다. 위상 산출 유닛(542)의 운행 원리는 위상 산출 유닛(242)과 유사하므로 하기와 같이 약술한다. 제어 신호(phi_1~phi_K)는 각각 K가지 종류의 상이한 위상을 갖는다. 예를 들면, 일 실시예에 있어서, 제어 신호(phi_1)의 위상은 0이고, 제어 신호(phi_2)의 위상은 π/K이며, 제어 신호(phi_3)의 위상은 2π/K인 바, 이로써 유추하면, 제어 신호(phi_K)의 위상은 (K-1)π/K이다. 전하 전송 회로(CSC_1~CSC_K)는 노이즈(N)을 수신하여 제어 신호(phi_1~phi_K)에 따라 신호(VO1~VOK)를 발생시킨다. 결정 유닛(510)은 신호(VO1~VOK) 중 최소 에너지를 갖는 신호(VOS)를 선택하되, 여기서, 신호(VOS)에 대응되는 제어 신호는 제어 신호(phi_S)이고, 제어 신호(phi_S)의 위상은 (S-1)π/K이다. 따라서, 위상 산출 유닛(542)은 (S-1)π/K의 최적 위상(
Figure 112017077691248-pct00043
)을 출력 가능하다.
이 밖에, 도15를 참조하면, 도15는 본 발명 일 실시예의 입력 신호 발생기(604)의 모식도이다. 입력 신호 발생기(604)는 구조상 입력 신호 발생기(304)와 유사하므로 동일한 어셈블리에는 계속 동일한 부호를 사용한다. 입력 신호 발생기(604)와 입력 신호 발생기(304)의 차이점은, 입력 신호 발생기(604)는 위상 산출 유닛(642)을 포함하고, 위상 산출 유닛(642)은 전하 전송 회로(612) 및 결정 유닛(610)을 포함하는 것이다. 전하 전송 회로(612)는 전하 전송 회로(320) 또는 전하 전송 회로(420)의 회로 구조를 이용하여 구현될 수 있되, 여기서, 전하 전송 회로(612)의 스위치(S1) 또는 스위치(S3)(도15에 미도시)는 파형 발생기(144)에서 발생된 입력 신호(TX)에 의해 제어되고, 전하 전송 회로(612) 중 스위치(S1) 또는 스위치(S3)의 제1단은 노이즈(N)을 수신한다. 즉, 입력 신호 발생기(604)는 전하 전송 회로(612)를 이용하여 입력 신호 발생기(304)의 믹서(312)를 대체한다. 그 외 작업 원리는 입력 신호 발생기(304)의 작업 원리와 동일하므로 여기서 더이상 반복하여 설명하지 않는다.
이 밖에, 도16을 참조하면, 도16은 본 발명 일 실시예의 위상 산출 유닛(742)의 모식도이다. 위상 산출 유닛(742)은 구조상 위상 산출 유닛(442)과 유사하므로 동일한 어셈블리에는 계속 동일한 부호를 사용한다. 위상 산출 유닛(742)과 위상 산출 유닛(442)의 차이점은, 위상 산출 유닛(742)은 전하 전송 회로(712), 결정 유닛(710) 및 파형 발생기(744)를 포함한다는 것이다. 파형 발생기(744)는 제어 신호(phi)를 발생시키고, 전하 전송 회로(712)는 전하 전송 회로(320) 또는 전하 전송 회로(420)의 회로 구조를 이용하여 구현될 수 있되, 여기서, 전하 전송 회로(712)의 스위치(S1) 또는 스위치(S3)(도16에 미도시)는 파형 발생기(744)에서 발생되는 제어 신호(phi)에 의해 제어되고, 전하 전송 회로(712)의 스위치(S1) 또는 스위치(S3)의 제1단은 노이즈(N)을 수신한다. 즉, 위상 산출 유닛(742)은 전하 전송 회로(712)을 이용하여 위상 산출 유닛(442)의 믹서(412)를 대체하고, 위상 산출 유닛(742)은 제어 신호(phi)를 이용하여 위상 산출 유닛(442)의 로컬 신호(VLO)를 대체한다. 그 외 작업 원리는 위상 산출 유닛(442)의 작업 원리와 동일하므로 이에 대하여 더이상 반복하여 설명하지 않는다.
상기 내용을 종합해보면, 본 실시예의 캐패시턴스 감지 회로는 입력 신호 발생기를 이용하여 노이즈 위상과 관련된 입력 신호를 발생시킴으로써, 캐패시턴스 판정 회로 출력 중 노이즈 관련 에너지를 감소시키도록 한다. 즉 노이즈가 감지 대기 캐패시턴스 판정에 미치는 영향을 감소시켜 전체 캐패시턴스 감지 회로의 효율이 향상되도록 한다.
상기 내용은 본 발명의 부분적 바람직한 실시예에 불과할 뿐 본 발명은 이에 한정되지 않는다. 본 발명의 사상 및 원칙 내에서 실행된 어떠한 수정, 균등한 교체 및 개선 등은 모두 본 발명의 보호범위 내에 포함되어야 할 것이다.

Claims (23)

  1. 입력 신호를 수신하고 출력 신호를 발생시키는 감지 대기(standby)　회로의 감지 대기 캐패시터(capacitor)를 감지하기 위한 캐패시턴스(capacitance) 감지 회로로서,
    상기 감지 대기 회로에 연결되어 상기 출력 신호에 의해 상기 감지 대기 캐패시터의 캐패시턴스 크기를 판정하기 위한 캐패시턴스 판정 회로; 및
    상기 감지 대기 회로에 연결되어 노이즈에 의해 상기 입력 신호를 발생시키기 위한 입력 신호 발생기를 포함하고,
    상기 입력 신호 발생기는,
    상기 노이즈를 수신하고 상기 노이즈의 제1 위상을 측정하기 위한 위상 측정 유닛;
    상기 위상 측정 유닛에 연결되어 상기 노이즈 및 상기 제1 위상을 수신하고 상기 노이즈 및 상기 제1 위상에 의해 최적 위상을 산출하기 위한 위상 산출 유닛; 및
    상기 위상 산출 유닛에 연결되어 상기 최적 위상에 의해 상기 입력 신호를 발생시키기 위한 제1 파형 발생기
    를 포함하고,
    상기 위상 산출 유닛은, 다수의 위상을 갖는 다수의 제어 신호에 의해 제어되고, 상기 노이즈에 의해 다수의 전하 출력 신호를 발생시키는 다수의 전하 전송 회로(transfer circuit)를 포함하며,
    상기 위상 산출 유닛은 다수의 전하 출력 신호에 의해 상기 최적 위상을 산출하는 캐패시턴스 감지 회로.
  2. 제1항에 있어서,
    상기 다수의 전하 전송 회로 중의 전하 전송 회로는,
    제1 스위치; 및
    상기 제1 스위치에 연결되는 제1 캐패시터를 포함하는 캐패시턴스 감지 회로.
  3. 제2항에 있어서,
    상기 제1 캐패시터는 접지단에 연결되는 캐패시턴스 감지 회로.
  4. 제2항에 있어서,
    상기 전하 전송 회로는 증폭기를 더 포함하고,
    상기 제1 캐패시터는 상기 증폭기의 제1 입력단과 출력단 사이에 연결되는 캐패시턴스 감지 회로.
  5. 제1항에 있어서,
    상기 전하 전송 회로는 제1 파형 발생기에 연결되고, 상기 전하 전송 회로의 제1 스위치는 상기 입력 신호에 의해 제어되는 캐패시턴스 감지 회로.
  6. 입력 신호를 수신하고 출력 신호를 발생시키는 감지 대기(standby)　회로의 감지 대기 캐패시터(capacitor)를 감지하기 위한 캐패시턴스(capacitance) 감지 회로로서,
    상기 감지 대기 회로에 연결되어 상기 출력 신호에 의해 상기 감지 대기 캐패시터의 캐패시턴스 크기를 판정하기 위한 캐패시턴스 판정 회로; 및
    상기 감지 대기 회로에 연결되어 노이즈에 의해 상기 입력 신호를 발생시키기 위한 입력 신호 발생기를 포함하고,
    상기 입력 신호 발생기는,
    상기 노이즈를 수신하고 상기 노이즈의 제1 위상을 측정하기 위한 위상 측정 유닛;
    상기 위상 측정 유닛에 연결되어 상기 노이즈 및 상기 제1 위상을 수신하고 상기 노이즈 및 상기 제1 위상에 의해 최적 위상을 산출하기 위한 위상 산출 유닛; 및
    상기 위상 산출 유닛에 연결되어 상기 최적 위상에 의해 상기 입력 신호를 발생시키기 위한 제1 파형 발생기
    를 포함하고,
    상기 위상 산출 유닛은 하나의 전하 전송 회로를 포함하고,
    상기 전하 전송 회로는,
    제2 스위치; 및
    상기 제2 스위치에 연결된 제2 캐패시터
    를 포함하는 캐패시턴스 감지 회로.
  7. 제6항에 있어서,
    상기 전하 전송 회로는 증폭기를 더 포함하고,
    상기 제2 캐패시터는 상기 증폭기의 제1 입력단과 출력단 사이에 연결되는 캐패시턴스 감지 회로.
  8. 제6항에 있어서,
    상기 전하 전송 회로는 상기 제1 파형 발생기에 연결되고, 상기 전하 전송 회로의 상기 제2 스위치는 상기 입력 신호에 의해 제어되며, 상기 전하 전송 회로는 상기 입력 신호 및 상기 노이즈에 의해 전하 출력 신호를 발생시키고,
    상기 위상 산출 유닛은 전하 출력 신호에 의해 상기 최적 위상을 산출하는 캐패시턴스 감지 회로.
  9. 제6항에 있어서,
    상기 위상 산출 유닛은, 제4 위상에 의해 제어 신호를 발생시켜 상기 전하 전송 회로에 송신하고, 상기 전하 전송 회로의 상기 제2 스위치는 상기 제어 신호에 의해 제어되며, 상기 전하 전송 회로는 상기 제어 신호 및 상기 노이즈에 의해 전하 출력 신호를 발생시키는 제3 파형 발생기를 더 포함하고,
    상기 위상 산출 유닛은 전하 출력 신호에 의해 상기 최적 위상을 산출하는 캐패시턴스 감지 회로.
  10. 제1항 또는 제6항에 있어서,
    상기 위상 측정 유닛은,
    다이오드(diode); 및
    일단이 상기 다이오드에 연결되고 타단이 접지단에 연결된 캐패시터를 포함하는 캐패시턴스 감지 회로.
  11. 제1항 또는 제6항에 있어서,
    상기 위상 측정 유닛은, 상기 노이즈와 적어도 하나의 임계 전압을 비교하기 위한 적어도 하나의 비교기(comparator)를 포함하는 캐패시턴스 감지 회로.
  12. 제1항 또는 제6항에 있어서,
    상기 위상 산출 유닛이 최적 위상을 산출하기 위한 방법은 식
    Figure 112018066723412-pct00065
    에 기반하고,
    Figure 112018066723412-pct00066
    은 상기 노이즈의 위상이 상기 제1 위상(
    Figure 112018066723412-pct00067
    )인 경우의 파형을 나타내고,
    Figure 112018066723412-pct00068
    는 상기 입력 신호의 위상이 제2 위상(
    Figure 112018066723412-pct00069
    )인 경우의 파형을 나타내고,
    제어 신호는
    Figure 112018066723412-pct00070
    에 의해 제어되고, 전하 출력 신호는
    Figure 112018066723412-pct00071
    와 관련되고, 최적 위상
    Figure 112018066723412-pct00072
    은 전하 출력 신호의 최소 에너지를 가능하게 하는 위상
    Figure 112018066723412-pct00073
    인 캐패시턴스 감지 회로.
  13. 제1항 또는 제6항에 있어서,
    상기 제1 파형 발생기는 상기 위상 산출 유닛 및 상기 위상 측정 유닛에 연결되어 상기 제1 위상 및 상기 최적 위상에 의해 상기 입력 신호를 발생시키는 캐패시턴스 감지 회로.
  14. 제1항 또는 제6항에 있어서,
    상기 위상 측정 유닛은 상기 노이즈의 제1 주파수를 측정하고, 상기 위상 산출 유닛은 상기 노이즈의 상기 제1 위상 및 상기 제1 주파수에 의해 상기 최적 위상을 산출하는 캐패시턴스 감지 회로.
  15. 제1항 또는 제6항에 있어서,
    상기 입력 신호와 하나의 메인(main) 신호 사이에는 위상차가 존재하되, 상기 위상차는 상기 최적 위상이고, 상기 제1 파형 발생기는 상기 메인 신호에 따라 상기 입력 신호를 다이렉트로(directly) 생성하는
    캐패시턴스 감지 회로.
  16. 제1항 또는 제6항에 있어서,
    상기 제1 파형 발생기는 상기 최적 위상을 지연시간으로 변환시키고, 상기 입력 신호와 메인 신호 사이에는 시간차가 존재하되, 상기 시간차는 상기 지연시간인 캐패시턴스 감지 회로.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020177022550A 2015-12-31 2016-07-19 캐패시턴스 감지 회로 KR101964539B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201511027756.6 2015-12-31
CN201511027756.6A CN106775142B (zh) 2015-12-31 2015-12-31 电容感测电路
PCT/CN2016/090471 WO2017113759A1 (zh) 2015-12-31 2016-07-19 电容感测电路

Publications (2)

Publication Number Publication Date
KR20170102548A KR20170102548A (ko) 2017-09-11
KR101964539B1 true KR101964539B1 (ko) 2019-04-01

Family

ID=58965338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177022550A KR101964539B1 (ko) 2015-12-31 2016-07-19 캐패시턴스 감지 회로

Country Status (5)

Country Link
US (1) US10520533B2 (ko)
EP (1) EP3252579B1 (ko)
KR (1) KR101964539B1 (ko)
CN (1) CN106775142B (ko)
WO (1) WO2017113759A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074202B (zh) * 2017-03-14 2021-11-02 深圳市汇顶科技股份有限公司 电容检测电路及电子装置
JP7129268B2 (ja) 2018-08-09 2022-09-01 シナプティクス インコーポレイテッド 半導体装置、容量センシングシステム及び方法
WO2020049781A1 (ja) * 2018-09-07 2020-03-12 アルプスアルパイン株式会社 センサ装置とその制御方法及びプログラム
KR102287790B1 (ko) * 2020-02-19 2021-08-09 세종대학교산학협력단 Papr 감소 방법 및 이를 적용한 정전 용량 터치 시스템
CN114415568A (zh) * 2022-01-19 2022-04-29 Tcl通讯科技（成都）有限公司 电路控制方法、装置及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062206B2 (ja) * 1988-10-26 2000-07-10 アジレント・テクノロジーズ・インク 位相検出器
JP2004193938A (ja) * 2002-12-11 2004-07-08 Hitachi Kokusai Electric Inc 位相補正回路
JP2005210297A (ja) * 2004-01-21 2005-08-04 Fanuc Ltd ノイズ検出装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292348C (zh) * 2002-09-24 2006-12-27 株式会社华科姆 位置检测装置
EP2681643B1 (en) * 2011-03-02 2022-01-19 Microsoft Technology Licensing, LLC Reduction of noise in touch sensors
CN103389842B (zh) * 2012-05-07 2016-12-28 美法思株式会社 触摸传感器芯片、包含触摸传感器芯片的触摸感测装置及触摸板的噪声控制方法
US9310931B2 (en) * 2013-03-15 2016-04-12 Apple Inc. Dynamic cross-talk mitigation for integrated touch screens
US9746960B2 (en) * 2013-11-06 2017-08-29 Apex Material Technology Corp. Handling of electromagnetic interference in an electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062206B2 (ja) * 1988-10-26 2000-07-10 アジレント・テクノロジーズ・インク 位相検出器
JP2004193938A (ja) * 2002-12-11 2004-07-08 Hitachi Kokusai Electric Inc 位相補正回路
JP2005210297A (ja) * 2004-01-21 2005-08-04 Fanuc Ltd ノイズ検出装置

Also Published As

Publication number Publication date
EP3252579A1 (en) 2017-12-06
US20170322245A1 (en) 2017-11-09
US10520533B2 (en) 2019-12-31
EP3252579B1 (en) 2019-12-04
CN106775142A (zh) 2017-05-31
KR20170102548A (ko) 2017-09-11
CN106775142B (zh) 2019-10-01
WO2017113759A1 (zh) 2017-07-06
EP3252579A4 (en) 2018-03-28

Similar Documents

Publication Publication Date Title
KR101964539B1 (ko) 캐패시턴스 감지 회로
US8729913B2 (en) Capacitance sensing systems, circuits and methods that include current conveyor based oscillators
CN109496273B (zh) 电容检测电路、触摸检测装置和终端设备
CN109375803B (zh) 一种触摸屏及移动终端
CN102968224A (zh) 触控面板的控制电路及控制方法
CN103487662B (zh) 电容检测电路
CN105278776A (zh) 电容电压信息感测电路及其相关抗噪声触控电路
US10803277B2 (en) Fingerprint sensing circuit and fingerprint sensing apparatus
US9218095B2 (en) Non-linear feedback capacitance sensing
WO2017113760A1 (zh) 积分电路及电容感测电路
CN106775141B (zh) 电容感测电路及触控面板
JP2013058045A (ja) タッチパネルの容量検出回路、容量検出方法、およびそれを用いたタッチパネル入力装置、電子機器
KR101327888B1 (ko) 터치 패널 시스템의 믹서 회로 및 방법
Kim et al. Single chip dual plate capacitive proximity sensor with high noise immunity
CN109313227B (zh) 比率度量自电容代码转换器
US20230275583A1 (en) Touch or proximity sensing system and method
CN205003650U (zh) 电容性放电电路
CN105044629A (zh) 一种磁通门传感器反馈电路
Hiscocks Analog Circuit Design
Barylo et al. Spice simulation of nodes of the impedance type signal converters
CN221100907U (zh) 互容检测电路、触控芯片和电子设备
US11966531B2 (en) Capacitive sensing device and capacitive sensing method
CN108780372B (zh) 电容感测电路及触控终端
CN118019991A (zh) 检波电路及相关电子装置
Bandyopadhyay et al. A novel approach on variable and constant phase to voltage converter circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant