KR101963972B1 - 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치 - Google Patents

전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치 Download PDF

Info

Publication number
KR101963972B1
KR101963972B1 KR1020170129331A KR20170129331A KR101963972B1 KR 101963972 B1 KR101963972 B1 KR 101963972B1 KR 1020170129331 A KR1020170129331 A KR 1020170129331A KR 20170129331 A KR20170129331 A KR 20170129331A KR 101963972 B1 KR101963972 B1 KR 101963972B1
Authority
KR
South Korea
Prior art keywords
value
coordinate system
grid
current
rotation coordinate
Prior art date
Application number
KR1020170129331A
Other languages
English (en)
Inventor
박철우
정상현
이현우
박영균
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020170129331A priority Critical patent/KR101963972B1/ko
Application granted granted Critical
Publication of KR101963972B1 publication Critical patent/KR101963972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1828—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepwise control, the possibility of switching in or out the entire compensating arrangement not being considered as stepwise control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30—Reactive power compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/22—Flexible AC transmission systems [FACTS] or power factor or reactive power compensating or correcting units

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치가 개시된다. 본 발명의 일 실시예에 따른 역률 보상 방법은 DQ변환을 이용하여 계통 전압값 및 계통 전류값을 변환하고, 계통 전압 벡터에 동기된 DQ회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 산출하여 Q축 전류 오차값을 산출할 수 있다. 이러한, Q축 전류 오차값을 기초로 역률 보상 전압 출력을 제어하여 역률 보상 시스템의 역률 보상 성능을 최대화 할 수 있다.

Description

전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치 {A ROBUST CONTROL METHOD FOR HARMONIC DISTORTION OF VOLTAGE-CONTROLLED POWER FACTOR COMPENSATION SYSTEM AND A POWER FACTOR COMPENSATION DEVICE USING THE METHOD}
본 발명은 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치에 관한 것으로, 보다 상세하게는 고조파 왜곡 환경과 관계없이 정확하게 역률을 보상하는 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치에 관한 것이다.
역률은 수용가로 공급되는 전력과 실제 사용되는 전력의 비율을 의미하고, 전력 사용 효율의 지표로 사용된다. 역률을 개선하는 것은 에너지 효율을 향상시키는 것이므로 국가에서는 한국전력의 역률요금제, 국토부의 건물 에너지 효율 등급 인증제도와 같은 다양한 제도를 적용하여 전력 수용가 측의 역률 개선을 유도하고 있다.
이러한 역률 개선을 위하여 현재 산업현장에서 이용되는 역률 보상 방법으로는 커패시터 뱅크 방법이 있다. 커패시터 뱅크 방법은 회로에 복수 개의 커패시터를 병렬로 설치한 후 부하에 따라 선택적으로 투입하는 방법이다. 여기서, 부하에 따라 커패시터를 선택하기 위해 부하에서 발생하는 무효전력 값, 계통 전압의 실효값, 계통 전압의 각속도가 고려되는데, 부하에서 발생하는 무효전력을 계산하기 위한 방법으로는 Power triangle 방법 및 Time delay 방법이 있다. Power triangle 방법은 피상전력, 유효전력 및 무효전력의 삼각비를 이용하여 무효전력을 계산하고, Time delay 방법은 샘플링되는 전압 및 전류로부터 직접 무효전력을 계산하는 방법으로서, 소정 주기 시간 지연시킨 전압과 전류의 곱을 이용하여 무효전력을 계산한다.
본 발명의 일 측면은 커패시터에 인가되는 전압을 제어하는 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치를 제공한다.
본 발명의 다른 측면은 DQ 변환 방법을 이용하는 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치를 제공한다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 역률 보상 방법은 계통 전원의 계통 전압값 또는 계통 전류값을 수집하는 단계, 상기 수집된 계통 전압값 또는 계통 전류값을 DQ-회전좌표계의 값으로 변환하는 단계, 상기 DQ-회전좌표계의 계통 전압 벡터 또는 상기 DQ-회전좌표계의 계통 전류 벡터를 산출하는 단계, 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 Q축 전류 오차값을 산출하는 단계, 상기 Q축 전류 오차값을 기초로 역률 보상 전압 출력을 피드백 제어하는 단계를 포함할 수 있다.
상기 수집된 계통 전압값 또는 계통 전류값을 DQ-회전좌표계의 값으로 변환하는 단계는 상기 수집된 계통 전압값 또는 계통 전류값을 DQ-정지좌표계의 값으로 변환하는 단계, 상기 DQ-정지좌표계의 계통 전압값 또는 상기 DQ-정지좌표계의 계통 전류값을 회전행렬 연산하여 DQ-회전좌표계의 값으로 변환하는 단계를 포함할 수 있다.
상기 DQ-정지좌표계의 계통 전압값 또는 상기 DQ-정지좌표계의 계통 전류값을 회전행렬 연산하여 DQ-회전좌표계의 값으로 변환하는 것은
Figure 112017097425920-pat00001
또는
Figure 112017097425920-pat00002
에 따라 상기 DQ-정지좌표계의 계통 전압값 또는 상기 DQ-정지좌표계의 계통 전류값을 상기 DQ-회전좌표계의 값으로 변환하는 것일 수 있다. 여기서,
Figure 112017097425920-pat00003
및
Figure 112017097425920-pat00004
는 DQ-회전좌표계의 계통 전압 D축 및 Q축값,
Figure 112017097425920-pat00005
및
Figure 112017097425920-pat00006
는 DQ-회전좌표계의 계통 전류 D축 및 Q축값, 그리고
Figure 112017097425920-pat00007
는 DQ-회전좌표계의 변위각일 수 있다.
상기 DQ-회전좌표계의 계통 전압 벡터 또는 상기 DQ-회전좌표계의 계통 전류 벡터를 산출하는 단계는 상기 DQ-회전좌표계의 계통 전압값 또는 상기 DQ-회전좌표계의 계통 전류값을 주기 평균 연산하여 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 산출하는 단계, 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 벡터 연산하는 단계를 포함할 수 있다.
상기 DQ-회전좌표계의 계통 전압값 또는 상기 DQ-회전좌표계의 계통 전류값을 주기 평균 연산하여 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 산출하는 것은
Figure 112017097425920-pat00008
또는
Figure 112017097425920-pat00009
에 따라 산출되는 것일 수 있다. 여기서,
Figure 112017097425920-pat00010
는 DQ-회전좌표계의 계통 전압값의 기본파 성분값,
Figure 112017097425920-pat00011
는 DQ-회전좌표계의 계통 전압값,
Figure 112017097425920-pat00012
는 DQ-회전좌표계의 계통 전류값,
Figure 112017097425920-pat00013
는 DQ-회전좌표계의 계통 전류값의 기본파 성분값, 그리고
Figure 112017097425920-pat00014
은 주기일 수 있다.
상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 Q축 전류 오차값을 산출하는 단계는 상기 DQ-회전좌표계의 계통 전류 벡터를 기초로 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 산출하는 단계, 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 연산하는 단계를 포함할 수 있다.
상기 DQ-회전좌표계의 계통 전류 벡터를 기초로 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출하는 것은
Figure 112017097425920-pat00015
에 따라 산출되는 것일 수 있다. 여기서,
Figure 112017097425920-pat00016
는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값,
Figure 112017097425920-pat00017
는 계통 전압 벡터,
Figure 112017097425920-pat00018
는 계통 전류 벡터,
Figure 112017097425920-pat00019
는 DQ-회전좌표계의 계통 전압 벡터의 위상각, 그리고
Figure 112017097425920-pat00020
는 DQ-회전좌표계의 계통 전류 벡터의 위상각,
Figure 112017097425920-pat00021
는 DQ-회전좌표계의 계통 전류값의 기본파 성분 D축값,
Figure 112017097425920-pat00022
는 DQ-회전좌표계의 계통 전류값의 기본파 성분 Q축값,
Figure 112017097425920-pat00023
는 DQ-회전좌표계의 계통 전압값의 기본파 성분 D축값, 그리고
Figure 112017097425920-pat00024
는 DQ-회전좌표계의 계통 전압값의 기본파 성분 Q축값일 수 있다.
상기 Q축 전류 오차값을 기초로 역률 보상 전압 출력을 피드백 제어하는 것은 상기 Q축 전류 오차값이 0이 되도록 역률 보상 전압 출력을 피드백 제어하는 것일 수 있다.
또한, 본 발명의 역률 보상 방법을 수행하기 위한 컴퓨터 프로그램이 기록된 컴퓨터로 판독 가능한 기록매체일 수 있다.
본 발명의 일 실시예에 따른 역률 보상 장치는 계통 전원의 계통 전압값 또는 계통 전류값을 수집하고, DQ-회전좌표변환을 수행하며, DQ-회전좌표계의 계통 전압 벡터에 동기된 DQ-회전좌표계의 Q축 전류 오차값을 산출하는 역률 보상 산출부, 상기 Q축 전류 오차값을 기초로 역률 보상 전압 출력을 피드백 제어하는 역률 보상 제어부 및 상기 역률 보상 제어부의 피드백 제어를 받아 역률 보상 전압을 출력하는 역률 보상 공급부를 포함할 수 있다.
상기 역률 보상 산출부는 상기 계통 전압값 또는 상기 계통 전류값을 수집하여 DQ-회전좌표계의 값으로 변환하는 DQ 변환부, 상기 DQ-회전좌표계의 계통 전압값 또는 상기 DQ-회전좌표계의 계통 전류값을 주기 평균 연산하여 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 추출하는 기본파 추출부, 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 기초로 상기 DQ-회전좌표계의 계통 전압 벡터 또는 상기 DQ-회전좌표계의 계통 전류 벡터를 산출하고, 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 산출하는 벡터 동기부 및 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 연산하여 Q축 전류 오차값을 산출하는 전류오차 산출부를 포함할 수 있다.
상기 역률 보상 제어부는 상기 Q축 전류 오차값이 0이 되도록 상기 역률 보상 전압 출력을 피드백 제어할 수 있다.
상기 기본파 추출부는
Figure 112017097425920-pat00025
또는
Figure 112017097425920-pat00026
에 따라 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 산출하는 것일 수 있다. 여기서,
Figure 112017097425920-pat00027
는 DQ-회전좌표계의 계통 전압값의 기본파 성분값,
Figure 112017097425920-pat00028
는 DQ-회전좌표계의 계통 전압값,
Figure 112017097425920-pat00029
는 DQ-회전좌표계의 계통 전류값,
Figure 112017097425920-pat00030
는 DQ-회전좌표계의 계통 전류값의 기본파 성분값, 그리고
Figure 112017097425920-pat00031
은 주기일 수 있다.
상기 벡터 동기부는
Figure 112017097425920-pat00032
에 따라 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출할 수 있다. 여기서,
Figure 112017097425920-pat00033
는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값,
Figure 112017097425920-pat00034
는 계통 전압 벡터,
Figure 112017097425920-pat00035
는 계통 전류 벡터,
Figure 112017097425920-pat00036
는 DQ-회전좌표계의 계통 전압 벡터의 위상각, 그리고
Figure 112017097425920-pat00037
는 DQ-회전좌표계의 계통 전류 벡터의 위상각일 수 있다.
상기 역률 보상 공급부는 역률 보상을 위한 보상 커패시터 및 모터 작동에 의해 전극이 이동하여 가변적으로 역률 보상 전압을 출력하는 슬라이닥을 포함할 수 있다.
상기 벡터 동기부는 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값
Figure 112017097425920-pat00038
을 도출하고 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축 전류 명령치
Figure 112017097425920-pat00039
을 도출할 수 있다. 여기서,
Figure 112017097425920-pat00040
는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값,
Figure 112017097425920-pat00041
는 슬라이닥의 출력전압,
Figure 112017097425920-pat00042
는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축 전류 명령치,
Figure 112017097425920-pat00043
는 슬라이닥의 출력전압 명령치,
Figure 112017097425920-pat00044
는 계통 전원 기본파의 각속도,
Figure 112017097425920-pat00045
는 보상 커패시터의 용량,
Figure 112017097425920-pat00046
는 계통 전압값,
Figure 112017097425920-pat00047
는 슬라이닥 인덕턴스, 그리고
Figure 112017097425920-pat00048
는 계통 전압 벡터에 동기된 DQ-회전좌표계의 부하 전류 Q축값일 수 있다.
상기 벡터 동기부는
Figure 112017097425920-pat00049
에 따라 상기 Q축 전류 오차값을 산출할 수 있다.
상기 역률 보상 제어부는 상기 Q축 전류 오차값이 0이 되도록 상기 모터 작동을 제어하여 상기 슬라이닥의 역률 보상 전압 출력을 제어할 수 있다.
상술한 본 발명의 일 측면에 따르면, 커패시터에 인가되는 전압을 제어하여 역률 보상 오차를 없앨 수 있다.
상술한 본 발명의 다른 측면에 따르면, DQ 변환 방법을 이용하여 역률 보상 시스템에서 고조파 왜곡 환경과 관계없이 정확하게 역률을 보상할 수 있다.
도 1은 본 발명의 일 실시예에 따른 역률 보상 시스템의 개념도이다.
도 2는 도 1의 역률 보상 장치의 제어블록도이다.
도 3은 도 2의 역률 보상 산출부의 제어블록도이다.
도 4는 도 1의 역률 보상 시스템의 회로도이다.
도 5는 DQ-회전좌표계 및 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전압 및 계통 전류 벡터도이다.
도 6은 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전압과 계통 전류의 벡터도이다.
도 7은 본 발명의 일 실시예에 따른 역률 보상 방법의 제어흐름도이다.
도 8은 커패시터 뱅크 방법을 이용한 역률 보상 모의실험 파형을 도시한 도면이다.
도 9는 커패시터 뱅크 방법을 이용한 역률 보상 모의실험 파형을 도시한 도면이다.
도 10은 고조파 왜곡 상황에서의 종래의 방법을 이용한 역률 보상 모의실험 파형을 도시한 도면이다.
도 11은 본원의 역률 보상 방법 또는 역률 보상 시스템을 이용하여 모의실험한 파형을 도시한 도면이다.
도 12는 고조파 왜곡 상황에서 본원의 역률 보상 방법 또는 역률 보상 시스템을 이용하여 모의실험한 파형을 도시한 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예와 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 역률 보상 시스템의 개념도이다.
본 발명의 일 실시예에 따른 역률 보상 시스템(1)은 계통 전원(100), 부하(200) 및 역률 보상 장치(300)를 포함할 수 있다.
계통 전원(100)은 부하(200)에 계통 전력을 공급할 수 있다. 여기서, 계통 전력은 계통 전압 및 계통 전류로 구분될 수 있으며, 계통 전압 및 계통 전류는 교류 성분일 수 있다. 또한, 계통 전력이 공급되는 것은 계통 전압 및 계통 전류 각각의 명령치에 따라 공급되는 것일 수 있다.
부하(200)는 계통 전원(100)으로부터 계통 전력을 공급받을 수 있다. 여기서, 부하(200)는 소정 저항값 또는 인덕턴스값을 갖는 소자 또는 소자를 포함하는 장치일 수 있다.
역률 보상 장치(300)는 계통에서 측정 또는 수집되는 계통 전압 및 계통 전류를 기초로 DQ-변환을 수행하여 부하(200)에 역률 보상 전력을 공급할 수 있다. 이러한 역률 보상 장치(300)의 구체적인 기능은 도 2 내지 도 6을 참조하여 후술하기로 한다.
도 2는 도 1의 역률 보상 장치의 제어블록도이다.
역률 보상 장치(300)는 역률 보상 산출부(310), 역률 보상 제어부(320) 및 역률 보상 공급부(330)를 포함할 수 있다.
역률 보상 산출부(310)는 계통 전압 및 계통 전류를 측정 또는 수집하고, DQ-변환을 수행하여 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류값을 산출할 수 있다. 동일한 방법으로, 역률 보상 산출부(310)는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통전류 명령치를 산출할 수 있다.
또한, 역률 보상 산출부(310)는 전술한 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 기초로 Q축 전류 오차값을 산출할 수 있다.
역률 보상 제어부(320)는 역률 보상 산출부(310)가 산출하는 Q축 전류 오차값을 기초로 역률 보상 공급부(330)를 제어할 수 있다. 일 실시예로, 역률 보상 제어부(320)는 Q축 전류 오차값에 비례 이득 또는 적분 이득을 가지는 PI 제어기(Proportional-Integral Controller)를 포함하여 역률 보상 공급부(330)를 피드백 제어할 수 있다. 여기서, 역률 보상 제어부(320)가 역률 보상 공급부(330)를 제어하는 것은 Q축 전류 오차값이 0이 되도록 역률 보상 공급부(330)의 전압 출력을 제어하는 것일 수 있다.
역률 보상 공급부(330)는 역률 보상 제어부(320)의 제어에 따라 역률 보상 전압을 출력하여 부하(200)에 역률 보상 전력을 공급할 수 있다. 일 실시예로, 역률 보상 공급부(330)는 역률 보상을 위한 보상 커패시터 및 모터에 의해 전극이 이동하는 가변형 전압 출력 장치를 포함할 수 있다. 여기서, 가변형 전압 출력 장치는 슬라이닥(Slidac)을 포함할 수 있다. 이런 경우, 역률 보상 공급부(330)가 역률 보상 제어부(320)의 제어에 따라 역률 보상 전압을 출력하는 것은 역률 보상 공급부(330)가 역률 보상 제어부(320)의 제어에 따라 모터를 작동하여 전극을 이동시키는 것일 수 있다.
전술한 바와 같이, 본 발명의 일 실시예에 따른 역률 보상 제어부(320)는 PI 제어기를 포함할 수 있고, 역률 보상 공급부(330)는 보상 커패시터 및 모터에 의해 전극이 이동하는 슬라이닥을 포함할 수 있다. 따라서, 보다 구체적인 설명을 위해 이하에서는 전술한 일 실시예에 따라 본 발명을 설명하기로 한다.
도 3은 도 2의 역률 보상 산출부의 제어블록도이다.
역률 보상 산출부(310)는 파라미터 도출부(311), DQ 변환부(312), 기본파 추출부(313), 벡터 동기부(314) 및 전류오차 산출부(315)를 포함할 수 있다.
파라미터 도출부(311)는 역률 보상 시스템(1) 회로에 마련되는 소자별 특성을 기초로 소자 간 관계식 또는 관계식에 이용되는 파라미터를 도출할 수 있다. 예컨대, 도 4를 함께 참조하면, 역률 보상 산출부(310), 역률 보상 제어부(320) 및 역률 보상 공급부(330)가 역률 보상 시스템(1) 회로에 위치하는 것을 알 수 있다. 이런 경우, 파라미터 도출부(311)는 회로에 위치하는 소자들의 특성에 따라 각 파라미터를 도출할 수 있다. 여기서, 각 파라미터는 [표 1]과 같이 정의될 수 있다.

파라미터
정의
Figure 112017097425920-pat00050
계통 전압
Figure 112017097425920-pat00051
계통 전류
Figure 112017097425920-pat00052
부하 전류
Figure 112017097425920-pat00053
슬라이닥 출력 전압
Figure 112017097425920-pat00054
역률 보상 전류
Figure 112017097425920-pat00055
슬라이닥 인덕턴스
Figure 112017097425920-pat00056
보상 커패시터 용량
또한, 파라미터 도출부(311)는 [표 1]의 각 파라미터를 기초로 다음의 [수학식 1] 내지 [수학식 5]를 도출할 수 있다.
Figure 112017097425920-pat00057
Figure 112017097425920-pat00058
Figure 112017097425920-pat00059
Figure 112017097425920-pat00060
Figure 112017097425920-pat00061
여기서,
Figure 112017097425920-pat00062
는
Figure 112017097425920-pat00063
의 피크값,
Figure 112017097425920-pat00064
는
Figure 112017097425920-pat00065
의 피크값,
Figure 112017097425920-pat00066
는
Figure 112017097425920-pat00067
의 피크값,
Figure 112017097425920-pat00068
는
Figure 112017097425920-pat00069
의 피크값,
Figure 112017097425920-pat00070
는 시간 변수,
Figure 112017097425920-pat00071
는 계통 전압과 계통 전류의 위상차,
Figure 112017097425920-pat00072
는 계통 전압과 부하 전류의 위상차, 그리고
Figure 112017097425920-pat00073
는 계통 전원 기본파의 각속도일 수 있다.
다시 도 3을 참조하면, DQ 변환부(312)는 계통 전압 및 계통 전류를 측정 또는 수집하여 각각을 DQ-정지좌표계 또는 DQ-회전좌표계의 값으로 변환할 수 있다.
계통 전압의 경우, DQ 변환부(312)가 계통 전압을 측정 또는 수집하여 DQ-정지좌표계의 값으로 변환하는 것은 [수학식 6]을 적용하여 변환하는 것일 수 있다.
Figure 112017097425920-pat00074
Figure 112017097425920-pat00075
여기서,
Figure 112017097425920-pat00076
와
Figure 112017097425920-pat00077
는 DQ-정지좌표계의 계통 전압 D축 및 Q축값,
Figure 112017097425920-pat00078
은 계통 전압의
Figure 112017097425920-pat00079
번째 수집값, 그리고
Figure 112017097425920-pat00080
은 주기일 수 있다. 또한, DQ 변환부(312)가 계통 전압을 측정 또는 수집하여 DQ-회전좌표계의 값으로 변환하는 것은 DQ-정지좌표계의 계통 전압 D축값
Figure 112017097425920-pat00081
및 Q축값
Figure 112017097425920-pat00082
를 [수학식 7]과 같이 회전 행렬을 이용하여 변환하는 것일 수 있다.
Figure 112017097425920-pat00083
여기서,
Figure 112017097425920-pat00084
와
Figure 112017097425920-pat00085
는 DQ-회전좌표계의 계통 전압 D축 및 Q축값이고, DQ-회전좌표계의 변위각
Figure 112017097425920-pat00086
일 수 있다.
계통 전류의 경우, DQ 변환부(312)가 계통 전류를 측정 또는 수집하여 DQ-정지좌표계 또는 DQ-회전좌표계의 값으로 변환하는 것은 전술한 계통 전압의 변환 과정과 동일한 원리로 [수학식 6] 및 [수학식 7]을 통해 변환하는 것일 수 있다. 이런 경우, DQ-정지좌표계의 계통 전류 D축 값은
Figure 112017097425920-pat00087
, DQ-정지좌표계의 계통 전류 Q축 값은
Figure 112017097425920-pat00088
, DQ-회전좌표계의 계통 전류 D축값은
Figure 112017097425920-pat00089
, 그리고 DQ-회전좌표계의 계통 전류 Q축값은
Figure 112017097425920-pat00090
로 각각 변환될 수 있다.
기본파 추출부(313)는 주기 평균 연산을 수행하여 계통 전압 및 계통 전류의 고조파 성분을 제거한 기본파 성분값을 추출할 수 있다. 예컨대, 계통 전압에
Figure 112017097425920-pat00091
차 주파수 성분을 가지는 고조파 신호가 발생하는 경우, 전술한 DQ 변환부(312)는 [수학식 6] 및 [수학식 7]을 적용하여 기본파 주파수로 회전하는 DQ-회전좌표계 변환을 수행할 수 있고, DQ-회전좌표계에서
Figure 112017097425920-pat00092
차수의 신호는
Figure 112017097425920-pat00093
차수의 신호로 나타날 수 있다. 이런 경우, 기본파 추출부(313)는 [수학식 8]과 같이 DQ-회전좌표계의 계통 전압값을 주기 평균 연산하여
Figure 112017097425920-pat00094
인 고조파 성분을 제거하고
Figure 112017097425920-pat00095
인 기본파의 성분값만 추출할 수 있다.
Figure 112017097425920-pat00096
여기서,
Figure 112017097425920-pat00097
는 DQ-회전좌표계의 계통 전압값,
Figure 112017097425920-pat00098
는 DQ-회전좌표계의 계통 전압 기본파 성분값일 수 있다.
계통 전류의 경우 또한, 전술한 바와 같이 [수학식 6] 및 [수학식 7]을 이용하여 동일한 과정을 통해 DQ-회전좌표계의 값으로 변환될 수 있고, [수학식 9]와 같이 기본파 추출부(313)가 DQ-회전좌표계의 계통 전류값을 주기 평균 연산을 수행하는 것으로 고조파 성분이 제거되어 기본파의 성분만 추출될 수 있다.
Figure 112017097425920-pat00099
여기서,
Figure 112017097425920-pat00100
는 DQ-회전좌표계의 계통 전류값,
Figure 112017097425920-pat00101
는 DQ-회전좌표계의 계통 전류 기본파 성분값을 나타낼 수 있다.
벡터 동기부(314)는 기본파 추출부(313)로부터 추출되는 DQ-회전좌표계의 계통 전압 기본파 성분값 또는 DQ-회전좌표계의 계통 전류 기본파 성분값을 기초로 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류값을 산출할 수 있다. 또한, 동일한 방법으로, 벡터 동기부(314)는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 명령치를 산출할 수 있다.
전류오차 산출부(315)는 벡터 동기부(314)로부터 산출된 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 기초로 Q축 전류 오차값을 산출할 수 있다.
이러한, 벡터 동기부(314) 및 전류오차 산출부(315)의 기능은 각각 도 5 및 도 6을 참조하여 더욱 상세하게 설명하기로 한다.
도 5는 DQ-회전좌표계 및 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전압 및 계통 전류 벡터도이다.
벡터 동기부(314)는 DQ-회전좌표계의 계통 전류 벡터 또는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출할 수 있다. 여기서, 벡터 동기부(314)가 DQ-회전좌표계의 계통 전류 벡터
Figure 112017097425920-pat00102
를 산출하는 것은 DQ-회전좌표계의 계통 전류 D축값
Figure 112017097425920-pat00103
및 DQ-회전좌표계의 계통 전류 Q축값
Figure 112017097425920-pat00104
를 벡터 연산하여 산출하는 것일 수 있다. 또한, 벡터 동기부(314)가 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출하는 것은 다음의 [수학식 10]을 적용하여 산출하는 것일 수 있다.
Figure 112017097425920-pat00105
여기서, 도 5 또는 [수학식 10]의
Figure 112017097425920-pat00106
는 DQ-회전좌표계,
Figure 112017097425920-pat00107
는 계통 전압의 위상에 동기된 DQ-회전좌표계,
Figure 112017097425920-pat00108
는 계통 전압 벡터,
Figure 112017097425920-pat00109
는 계통 전류 벡터,
Figure 112017097425920-pat00110
는 DQ-회전좌표계의 계통 전압 벡터의 위상각, 그리고
Figure 112017097425920-pat00111
는 DQ-회전좌표계의 계통 전류 벡터의 위상각일 수 있다.
또한, 벡터 동기부(314)는 전술한 기능을 통해 동일한 원리로 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축 전류 명령치를 산출할 수 있다. 구체적인 과정은 전술하였으므로 생략하도록 한다.
도 6은 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전압과 계통 전류의 벡터도이다. 파라미터 도출부(311)로부터 도출되는 [수학식 1] 내지 [수학식 5]의 계통 전압과 계통 전류 값은 도 6과 같이 계통 전압 벡터에 동기된 DQ-회전좌표계의 값으로 표현될 수 있다. 여기서,
Figure 112017097425920-pat00112
는 부하 전류 벡터,
Figure 112017097425920-pat00113
는 역률 보상 전류 벡터,
Figure 112017097425920-pat00114
는 부하 전류의 Q축값, 그리고
Figure 112017097425920-pat00115
는 역률 보상 전류의 Q축값일 수 있다.
전류오차 산출부(315)는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 기초로 Q축 전류 오차값을 산출할 수 있다. 여기서, 전류오차 산출부(315)가 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 기초로 Q축 전류 오차값을 산출하는 것은 계통 전류, 역률 보상 전류 및 부하 전류의 Q축값 사이의 관계에 따라 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 연산하여 Q축 전류 오차값을 산출하는 것일 수 있다. 계통 전류, 역률 보상 전류 및 부하 전류의 Q축값 사이의 관계는 다음의 [수학식 11]이 적용되는 것일 수 있다. 이런 경우, 전류오차 산출부(315)는 [수학식 11]을 적용하여 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치의 차이값을 연산함으로써 Q축 전류 오차값을 산출할 수 있다.
Figure 112017097425920-pat00116
또한, 본 발명의 일 실시예에 따라 역률 보상 공급부(330)의 슬라이닥 출력 전압, 슬라이닥 인덕턴스 및 보상 커패시터 용량이 고려되므로, 본 실시예에서 전류오차 산출부(315)는 [수학식 12]를 적용하여 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치의 차이값을 [수학식 13]과 같이 연산함으로써 Q축 전류 오차값을 산출할 수 있다. 여기서, [수학식 12]는 전술한 [수학식 5]를 [수학식 11]에 대입한 것일 수 있다.
Figure 112017097425920-pat00117
Figure 112017097425920-pat00118
Figure 112017097425920-pat00119
여기서, 계통 전압 벡터에 동기된 DQ-회전좌표계에서 계통 전류의 Q축 명령치는
Figure 112017097425920-pat00120
, 이 때의 슬라이닥 출력 전압은
Figure 112017097425920-pat00121
일 수 있다. [수학식 12]를 참조하면, 슬라이닥 출력 전압
Figure 112017097425920-pat00122
를 이용하여
Figure 112017097425920-pat00123
를 제어할 수 있는 것을 알 수 있다. 또한, 도 6을 참조하면, 계통 전압과 전류의 위상이 일치하는 경우, 역률은 100%가 되고
Figure 112017097425920-pat00124
가 0이 될 수 있다. 즉,
Figure 112017097425920-pat00125
가 0이 되도록 제어한다면 정확하게 역률을 보상할 수 있다.
[수학식 13]에서 Q축 전류 오차값은 슬라이닥 출력전압 오차값의 일차 함수 형태로 나타나는 것을 알 수 있다. 따라서, 전류오차 산출부(315)가 Q축 전류 오차값을 산출하면, 이를 기초로 Q축 전류 오차값이 0이 되도록 역률 보상 제어부(320)가 역률 보상 공급부(330)의 슬라이닥 출력전압을 피드백 제어하면 역률을 정확하게 보상할 수 있다.
도 7은 본 발명의 일 실시예에 따른 역률 보상 방법의 제어흐름도이다.
계통 전원(100)은 부하(200)에 계통 전력을 공급할 수 있다. 여기서, 계통 전력은 계통 전압 및 계통 전류로 구분될 수 있으며, 계통 전압 및 계통 전류는 교류 성분일 수 있다. 또한, 계통 전력이 공급되는 것은 계통 전압 및 계통 전류 각각의 명령치에 따라 공급되는 것일 수 있다(500).
역률 보상 장치(300)는 역률 보상 시스템(1) 회로에 마련되는 소자별 특성을 기초로 소자 간 관계식 또는 관계식에 이용되는 파라미터를 도출할 수 있다. 여기서, 파라미터는 계통 전압, 계통 전류, 부하 전류, 슬라이닥 출력 전압, 역률 보상 전류, 슬라이닥 인덕턴스 및 보상 커패시터 용량을 포함할 수 있다. 또한, 관계식은 [수학식 1] 내지 [수학식 5]일 수 있다(510).
역률 보상 장치(300)는 계통 전압 및 계통 전류를 측정 또는 수집하여 각각을 DQ-정지좌표계 또는 DQ-회전좌표계의 값으로 변환할 수 있다. 여기서, 역률 보상 장치(300)가 측정 또는 수집한 계통 전압을 DQ-정지좌표계의 값으로 변환하는 것은 [수학식 6]을 적용하여 변환하는 것일 수 있다. 또한, 측정 또는 수집한 계통 전압을 DQ-회전좌표계의 값으로 변환하는 것은 [수학식 6]을 적용하여 DQ-정지좌표계의 값으로 변환하고, [수학식 7]이 적용하여 DQ-회전좌표계의 값로 변환하는 것일 수 있다. 역률 보상 장치(300)가 측정 또는 수집한 계통 전류를 DQ-정지좌표계 또는 DQ-회전좌표계의 값으로 변환하는 것은 계통 전압의 변환 과정과 동일한 원리로 변환할 수 있으며, 전술하였으므로 생략한다(520).
역률 보상 장치(300)는 주기 평균 연산을 수행하여 계통 전압 또는 계통 전류의 고조파 성분을 제거하고 기본파 성분값을 추출할 수 있다. 여기서, 역률 보상 장치(300)가 계통 전압 또는 계통 전류의 고조파 성분을 제거하고 기본파 성분값을 추출하는 것은 [수학식 8] 또는 [수학식 9]를 적용하여 계통 전압 또는 계통 전류의 고조파 성분을 제거하고 기본파 성분값을 추출하는 것일 수 있다(530).
역률 보상 장치(300)는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 산출할 수 있다. 여기서, 역률 보상 장치(300)가 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출하는 것은 DQ-회전좌표계의 계통 전류 D축값 및 DQ-회전좌표계의 계통 전류 Q축값을 벡터 연산하여 DQ-회전좌표계의 계통 전류 벡터를 산출하고, [수학식 10]을 적용하여 산출하는 것일 수 있다. 또한, 역률 보상 장치(300)가 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축 전류 명령치를 산출하는 것은 전술한 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값과 동일한 원리로 산출하는 것일 수 있으며, 전술하였으므로 생략한다(540).
역률 보상 장치(300)는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 기초로 Q축 전류 오차값을 산출할 수 있다. 여기서, 역률 보상 장치(300)가 Q축 전류 오차값을 산출하는 것은 계통 전류, 역률 보상 전류 및 부하 전류의 Q축값 사이의 관계에 따라 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 연산하여 Q축 전류 오차값을 산출하는 것일 수 있다. 예컨대, 계통 전류, 역률 보상 전류 및 부하 전류의 Q축값 사이의 관계는 [수학식 11]과 같을 수 있다. 이런 경우, 역률 보상 장치(300)는 [수학식 11]을 적용하고, 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치의 차이값을 연산하여 Q축 전류 오차값을 산출할 수 있다. 또한, 일 실시예로 역률 보상 장치(300)가 모터로 제어되는 슬라이닥 및 보상 커패시터를 포함하는 경우, 역률 보상 장치(300)는 [수학식 5] 및 [수학식 11]을 적용하여, [수학식 13]에 따라 Q축 전류 오차값을 산출할 수 있다(550).
역률 보상 장치(300)는 Q축 전류 오차값에 따라 역률 보상 전압을 출력하여 역률 보상 전력을 공급할 수 있다. 여기서, 역률 보상 장치(300)가 Q축 전류 오차값에 따라 역률 보상 전력을 공급하는 것은 Q축 전류 오차값이 0이 되도록 역률 보상 전압 출력을 피드백 제어하여 역률 보상 전력을 공급하는 것일 수 있다. 일 실시예로, 역률 보상 장치(300)가 PI 제어기, 모터에 의해 전극이 이동하는 가변형 전압 출력 장치를 포함하는 경우, 역률 보상 장치(300)가 Q축 전류 오차값이 0이 되도록 역률 보상 전압 출력을 피드백 제어하는 것은 PI 제어기를 이용하여 Q축 전류 오차값이 0이 되도록 가변형 전압 출력 장치의 모터를 제어하여 역률 보상 전압 출력을 제어하는 것일 수 있다(560).
이와 같은, 역률 보상 방법을 제공하는 기술은 애플리케이션으로 구현되거나 다양한 컴퓨터 구성요소를 통하여 수행될 수 있는 프로그램 명령어의 형태로 구현되어 컴퓨터 판독 가능한 기록 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능한 기록 매체는 프로그램 명령어, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다.
상기 컴퓨터 판독 가능한 기록 매체에 기록되는 프로그램 명령어는 본 발명을 위하여 특별히 설계되고 구성된 것들이거니와 컴퓨터 소프트웨어 분야의 당업자에게 공지되어 사용 가능한 것일 수도 있다.
컴퓨터 판독 가능한 기록 매체의 예에는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM, DVD 와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 ROM, RAM, 플래시 메모리 등과 같은 프로그램 명령어를 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.
프로그램 명령어의 예에는, 컴파일러에 의해 만들어지는 것과 같은 기계어 코드 뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드도 포함된다. 상기 하드웨어 장치는 본 발명에 따른 처리를 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이하에서는, 도 8 내지 12를 참조하여 전술한 구성을 포함하는 본 발명의 역률 보상의 타당성을 확인하는 모의실험 결과를 설명하도록 한다. 본 실험은 MATLAB을 이용하여 수행되었으며, 고조파 왜곡이 없는 상황, 계통 전압에 고조파 왜곡이 발생하는 상황 및 고조파 왜곡 상황을 설정하여 수행되었다. 모의 실험 조건은 [표 2]에 나타내었다. 모의실험에서 부하는 저항과 인덕터가 직렬 연결된 지상부하를 설정하였고, 세 가지 부하 조건에서 커패시터 뱅크 방법과 본 발명의 역률 보상 방법을 비교하여 모의실험 하였다.
Frequency 60Hz
Voltage 220V
Load condition RL series load
Load resistance 5Ω
Load inductance 54mH 67.5mH 74mH
Power factor 23.9% 19.3% 17.7%
도 8은 커패시터 뱅크 방법을 이용한 역률 보상 모의실험 파형을 도시한 도면이다. 여기서 도 8(a)는 역률, 도 8(b)는 계통 전압 및 전류의 파형을 도시한다.
도 8(a) 및 도 8(b)를 참조하면, 고조파 왜곡이 없고 부하는 저항 5Ω(Ohm), 인덕터 67.5mH인 조건에서 종래의 방법으로 모의실험을 수행한 결과를 알 수 있다. 역률 보상 전 부하 전류 벡터는 1.64+j8.3의 값을 가지고, 역률은 19.3%가 된다. Power triangle 방법과 time delay 방법을 이용하여 무효 전력량을 계산하면 두 방법에서 모두 1831VAR가 되고, 이 때, 커패시터 뱅크 방법에서 투입되어야 할 커패시터 용량을 구하면 100.4uF이 된다. [표 3]과 같이 50uF, 100uF 및 150uF의 커패시터 3개를 사용하는 경우에 계산 값과 가장 근사한 100uF을 투입할 수 있다.
Capacitor 50uF, 100uF, 150uF
Number of steps 7
Selectable capacitance 0/50/100/150/200/250/300uF
Difference in steps 50uF
도 8(a)를 참조하면, 0.2초에 100uF의 역률 보상용 커패시터가 연결된 이후 역률이 100%로 보상되는 것을 볼 수 있다. 도 8(b)를 참조하면, 보상 이후 전압과 전류의 위상이 일치하는 것으로 역률이 정확하게 보상된다는 것을 알 수 있다. 도 8의 모의실험에서 고조파 왜곡이 발생하지 않는 특정한 부하 조건에서는 기존의 방법도 정확하게 역률을 보상할 수 있다는 것을 알 수 있다.
도 9는 커패시터 뱅크 방법을 이용한 역률 보상 모의실험 파형을 도시한 도면이다. 여기서 도 9(a)는 역률, 도 9(b)는 계통 전압 및 전류의 파형을 도시한다.
도 9(a) 및 도9(b)를 참조하면, 고조파 왜곡이 없고 부하는 저항 5Ω, 인덕터 54mH인 상태에서 기존의 방법으로 모의실험을 수행한 결과를 나타내었다. 역률 보상 전 부하전류 벡터는 2.5+j10.2이고, 역률은 23.9%이다. 고조파 왜곡이 없는 상태에서 기존의 Power triangle 방법과 time delay 방법 모두 동일한 무효전력량 2242VAR를 계산하였고, 이 때, 커패시터 뱅크 방법에서 투입되어야 할 커패시터 용량을 구하면 122.9uF이 된다. [표 3]의 조건에서 122.9uF과 가장 근사한 100uF을 선택하였고, 100uF을 0.2초부터 선로에 연결하였다. 도 9(a)를 참조하면, 역률이 80%까지만 보상되는 것을 볼 수 있다. 도 9(b)를 참조하면, 보상 이후에도 전압과 전류의 위상이 일치하지 않는 것으로 역률이 제대로 보상되지 못했다는 것을 알 수 있다. 도 9(a) 및 도 9(b)의 모의실험에서 기존의 커패시터 뱅크 방법은 부하조건에 따라 역률 보상 오차가 발생한다는 것을 알 수 있다.
도 10은 고조파 왜곡 상황에서의 종래의 방법을 이용한 역률 보상 모의실험 파형을 도시한 도면이다. 여기서 도 10(a)는 Power triangle 방법, 도 10(b)는 time delay 방법을 이용한 역률 보상 모의실험 파형을 도시한다.
도 10(a) 및 도 10(b)를 참조하면, 계통 전압에 고조파 왜곡이 발생한 경우에 종래의 역률 보상 시스템을 이용하여 모의실험한 파형을 볼 수 있다. 고조파 왜곡은 [표 4]와 같이 3차, 5차 고조파가 발생한다고 가정하였다.
Harmonic Frequency Voltage Phase
1 st 60Hz 220V 0deg
3 rd 180Hz 150V 60deg
5 th 300Hz 100V 30deg
계통 전압에 [표 4]와 같은 고조파 왜곡이 발생하는 상황에서 Power triangle 방법과 time delay 방법을 이용하여 각각 무효전력과 보상 커패시터 용량을 계산하였고, [표 5]에 계산 결과를 나타내었다.
Control method Power triangle Time delay
Load 5Ω, 75mH 5Ω, 54mH
Power factor of fundamental wave 17.4% 23.9%
Real reactive power of fundamental wave 1660VAR 2242VAR
Distorted reactive power by harmonics 2220VAR 1970VAR
Capacitance calculated using real reactive power 91uF 123uF
Capacitance calculated using distorted reactive power 72.8uF 64.6uF
Selected capacitance in capacitor bank 50uF 50uF
[표 5]에서 Power triangle 방법을 사용할 경우 무효전력량 계산에는 고조파 왜곡으로 인해 약 34%의 오차가 발생하는 것을 알 수 있다. 또한, 도 10(a)를 함께 참조하면, 커패시터 뱅크에서 보상 커패시터의 용량 산정에도 오차가 발생하고, 계측부와 보상부의 중첩된 오차로 인해 투입되는 보상 커패시터 용량에는 45.1%의 오차가 발생한다. 그 결과 기본파의 역률은 37.1% 밖에 보상할 수 없는 것을 알 수 있다.
Time delay 방법을 사용할 경우 [표 5]에서와 같이 고조파 왜곡으로 인해 무효전력량 계산에 약12%의 오차가 발생하고, 도 10(b)를 함께 참조하면, 선로에 투입되는 보상 커패시터 용량에도 59.3%의 오차가 발생하게 된다. 제어부와 보상부에서 발생하는 오차로 인해 역률은 38.6%까지만 보상되는 것을 알 수 있다.
[표 5] 및 도 10의 모의실험에서 종래의 역률 보상 시스템에서는 고조파 왜곡이 발생하면 제어부와 보상부에 모두 오차가 발생하게 되고, 오차는 중첩되어 역률 보상이 불가능하다는 것을 알 수 있다.
도 11은 본원의 역률 보상 방법 또는 역률 보상 시스템을 이용하여 모의실험한 파형을 도시한 도면이다. 여기서, 도 11(a)는 역률, 도 11(b)는 Q축 전류, 도 11(c)는 계통 전압 및 전류의 파형을 도시한다.
부하는 저항 5Ω과 인덕터 67.5mH를 직렬 연결하였고, 보상 전 역률은 19.3%이다. 도 11(a)를 참조하면, 0.2초에 보상이 시작된 이후 역률이 100%까지 보상되는 것을 볼 수 있다. 도 11(b)를 참조하면, 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값이 도시되어 있고, 전류 값이 0으로 수렴하는 것으로 역률이 정확하게 보상된다는 것을 알 수 있다. 도 11(b)의 Q축 전류 파형은 고조파 성분을 제거하기 위한 주기 평균 연산으로 인해 계단 형태로 나타나게 된다. 도 11(c)를 참조하면, 역률이 보상되어 전압과 전류의 위상이 일치하는 것을 볼 수 있다.
도 12는 고조파 왜곡 상황에서 본원의 역률 보상 방법 또는 역률 보상 시스템을 이용하여 모의실험한 파형을 도시한 도면이다. 여기서 도 12(a)는 역률, 도 12(b)는 Q축 전류, 도 12(c)는 계통 전압 및 전류의 기본파를 도시한다.
도 12에서는 [표 4]와 같은 고조파 왜곡이 발생하는 상황을 설정하였다. 부하는 저항 5Ω, 인덕터 54mH로 설정하였고, 보상 전 역률은 23.9%이다. 도 12(a)를 참조하면 역률이 100%까지 보상되는 것을 볼 수 있고, 도 12(b)를 참조하면, Q축 전류 값이 0으로 수렴되는 것을 볼 수 있다. 도 12(c)를 참조하면, 계통 전압 및 전류의 기본파 성분이 도시되는데, 위상이 일치하는 것으로 역률이 정확히 보상되었다는 것을 알 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 : 역률 보상 시스템
100 : 계통 전원
200 : 부하
300 : 역률 보상 장치
310 : 역률 보상 산출부
320 : 역률 보상 제어부
330 : 역률 보상 공급부

Claims (18)

  1. 역률 보상 전압 출력을 제어하여 역률 보상 전력을 공급하는 역률 보상 장치의 역률 보상 방법에 있어서,
    계통 전원의 계통 전압값 또는 계통 전류값을 수집하는 단계;
    상기 수집된 계통 전압값 또는 계통 전류값을 DQ-회전좌표계의 값으로 변환하는 단계;
    상기 DQ-회전좌표계의 계통 전압 벡터 또는 상기 DQ-회전좌표계의 계통 전류 벡터를 산출하는 단계;
    상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 Q축 전류 오차값을 산출하는 단계;
    상기 Q축 전류 오차값을 기초로 역률 보상 전압 출력을 피드백 제어하는 단계를 포함하되,
    상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 Q축 전류 오차값을 산출하는 단계는, 상기 DQ-회전좌표계의 계통 전류 벡터를 기초로 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 산출하는 단계; 및 계통 전류, 역률 보상 전류 및 부하 전류의 Q축값 사이의 관계에 따라 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 연산하는 단계를 포함하며,
    상기 DQ-회전좌표계의 계통 전류 벡터를 기초로 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출하는 것은, 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값(
    Figure 112018128280677-pat00194
    )이 DQ-회전좌표계의 계통 전류 벡터의 위상각(
    Figure 112018128280677-pat00195
    )에서 DQ-회전좌표계의 계통 전압 벡터의 위상각(
    Figure 112018128280677-pat00196
    )을 뺀 사인값(
    Figure 112018128280677-pat00197
    )에 계통 전류 벡터(
    Figure 112018128280677-pat00198
    )의 절대값을 곱한 값이 되고, 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값(
    Figure 112018128280677-pat00199
    )이 DQ-회전좌표계의 계통 전압값의 기본파 성분 D축값(
    Figure 112018128280677-pat00200
    )에 DQ-회전좌표계의 계통 전류값의 기본파 성분 Q축값(
    Figure 112018128280677-pat00201
    )을 곱한 값에서 DQ-회전좌표계의 계통 전압값의 기본파 성분 Q축값(
    Figure 112018128280677-pat00202
    )에 DQ-회전좌표계의 계통 전류값의 기본파 성분 D축값(
    Figure 112018128280677-pat00203
    )을 곱한 값을 뺀 후 계통 전압 벡터(
    Figure 112018128280677-pat00204
    )로 나눈 값이 되도록 하는 산술식에 따라 산출되는 것인 역률 보상 방법.
  2. 제1항에 있어서,
    상기 수집된 계통 전압값 또는 계통 전류값을 DQ-회전좌표계의 값으로 변환하는 단계는,
    상기 수집된 계통 전압값 또는 계통 전류값을 DQ-정지좌표계의 값으로 변환하는 단계;
    상기 DQ-정지좌표계의 계통 전압값 또는 상기 DQ-정지좌표계의 계통 전류값을 회전행렬 연산하여 DQ-회전좌표계의 값으로 변환하는 단계를 포함하는 역률 보상 방법.
  3. 제2항에 있어서,
    상기 DQ-정지좌표계의 계통 전압값 또는 상기 DQ-정지좌표계의 계통 전류값을 회전행렬 연산하여 DQ-회전좌표계의 값으로 변환하는 것은,
    Figure 112017097425920-pat00126
    또는
    Figure 112017097425920-pat00127
    에 따라 상기 DQ-정지좌표계의 계통 전압값 또는 상기 DQ-정지좌표계의 계통 전류값을 상기 DQ-회전좌표계의 값으로 변환하는 것인 역률 보상 방법.
    여기서,
    Figure 112017097425920-pat00128
    및
    Figure 112017097425920-pat00129
    는 DQ-회전좌표계의 계통 전압 D축 및 Q축값,
    Figure 112017097425920-pat00130
    및
    Figure 112017097425920-pat00131
    는 DQ-회전좌표계의 계통 전류 D축 및 Q축값, 그리고
    Figure 112017097425920-pat00132
    는 DQ-회전좌표계의 변위각.
  4. 제1항에 있어서,
    상기 DQ-회전좌표계의 계통 전압 벡터 또는 상기 DQ-회전좌표계의 계통 전류 벡터를 산출하는 단계는,
    상기 DQ-회전좌표계의 계통 전압값 또는 상기 DQ-회전좌표계의 계통 전류값을 주기 평균 연산하여 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 산출하는 단계;
    상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 벡터 연산하는 단계를 포함하는 역률 보상 방법.
  5. 제4항에 있어서,
    상기 DQ-회전좌표계의 계통 전압값 또는 상기 DQ-회전좌표계의 계통 전류값을 주기 평균 연산하여 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 산출하는 것은
    Figure 112017097425920-pat00133
    또는
    Figure 112017097425920-pat00134
    에 따라 산출되는 것인 역률 보상 방법.
    여기서,
    Figure 112017097425920-pat00135
    는 DQ-회전좌표계의 계통 전압값의 기본파 성분값,
    Figure 112017097425920-pat00136
    는 DQ-회전좌표계의 계통 전압값,
    Figure 112017097425920-pat00137
    는 DQ-회전좌표계의 계통 전류값,
    Figure 112017097425920-pat00138
    는 DQ-회전좌표계의 계통 전류값의 기본파 성분값, 그리고
    Figure 112017097425920-pat00139
    은 주기.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 Q축 전류 오차값을 기초로 역률 보상 전압 출력을 피드백 제어하는 것은,
    상기 Q축 전류 오차값이 0이 되도록 역률 보상 전압 출력을 피드백 제어하는 것인 역률 보상 방법.
  9. 제1항 내지 제5항 및 제8항 중 어느 하나 항에 따른 역률 보상 방법을 수행하기 위한 기록매체.
  10. 계통 전원의 계통 전압값 또는 계통 전류값을 수집하고, DQ-회전좌표변환을 수행하며, DQ-회전좌표계의 계통 전압 벡터에 동기된 DQ-회전좌표계의 Q축 전류 오차값을 산출하는 역률 보상 산출부;
    상기 Q축 전류 오차값을 기초로 역률 보상 전압 출력을 피드백 제어하는 역률 보상 제어부; 및
    상기 역률 보상 제어부의 피드백 제어를 받아 역률 보상 전압을 출력하는 역률 보상 공급부를 포함하되,
    상기 역률 보상 산출부는, 상기 계통 전압값 또는 상기 계통 전류값을 수집하여 DQ-회전좌표계의 값으로 변환하는 DQ 변환부; 상기 DQ-회전좌표계의 계통 전압값 또는 상기 DQ-회전좌표계의 계통 전류값을 주기 평균 연산하여 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 추출하는 기본파 추출부; 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 기초로 상기 DQ-회전좌표계의 계통 전압 벡터 또는 상기 DQ-회전좌표계의 계통 전류 벡터를 산출하고, 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 산출하는 벡터 동기부; 및 계통 전류, 역률 보상 전류 및 부하 전류의 Q축값 사이의 관계에 따라 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값 및 Q축 전류 명령치를 연산하여 Q축 전류 오차값을 산출하는 전류오차 산출부를 포함하며,
    상기 벡터 동기부는, 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값(
    Figure 112018128280677-pat00205
    )이 DQ-회전좌표계의 계통 전류 벡터의 위상각(
    Figure 112018128280677-pat00206
    )에서 DQ-회전좌표계의 계통 전압 벡터의 위상각(
    Figure 112018128280677-pat00207
    )을 뺀 사인값(
    Figure 112018128280677-pat00208
    )에 계통 전류 벡터(
    Figure 112018128280677-pat00209
    )의 절대값을 곱한 값이 되고, 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값(
    Figure 112018128280677-pat00210
    )이 DQ-회전좌표계의 계통 전압값의 기본파 성분 D축값(
    Figure 112018128280677-pat00211
    )에 DQ-회전좌표계의 계통 전류값의 기본파 성분 Q축값(
    Figure 112018128280677-pat00212
    )을 곱한 값에서 DQ-회전좌표계의 계통 전압값의 기본파 성분 Q축값(
    Figure 112018128280677-pat00213
    )에 DQ-회전좌표계의 계통 전류값의 기본파 성분 D축값(
    Figure 112018128280677-pat00214
    )을 곱한 값을 뺀 후 계통 전압 벡터(
    Figure 112018128280677-pat00215
    )로 나눈 값이 되도록 하는 산술식에 따라 상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값을 산출하는, 역률 보상 장치.
  11. 삭제
  12. 제10항에 있어서,
    상기 역률 보상 제어부는,
    상기 Q축 전류 오차값이 0이 되도록 상기 역률 보상 전압 출력을 피드백 제어하는 역률 보상 장치.
  13. 제10항에 있어서,
    상기 기본파 추출부는,
    Figure 112018128280677-pat00150
    또는
    Figure 112018128280677-pat00151
    에 따라 상기 DQ-회전좌표계의 계통 전압값의 기본파 성분값 또는 상기 DQ-회전좌표계의 계통 전류값의 기본파 성분값을 산출하는 것인 역률 보상 장치.
    여기서,
    Figure 112018128280677-pat00152
    는 DQ-회전좌표계의 계통 전압값의 기본파 성분값,
    Figure 112018128280677-pat00153
    는 DQ-회전좌표계의 계통 전압값,
    Figure 112018128280677-pat00154
    는 DQ-회전좌표계의 계통 전류값,
    Figure 112018128280677-pat00155
    는 DQ-회전좌표계의 계통 전류값의 기본파 성분값, 그리고 은 주기.
  14. 삭제
  15. 제10항에 있어서,
    상기 역률 보상 공급부는,
    역률 보상을 위한 보상 커패시터 및 모터 작동에 의해 전극이 이동하여 가변적으로 역률 보상 전압을 출력하는 슬라이닥을 포함하는 역률 보상 장치.
  16. 제15항에 있어서,
    상기 벡터 동기부는,
    상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값
    Figure 112017097425920-pat00163
    을 도출하고,
    상기 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축 전류 명령치
    Figure 112017097425920-pat00164
    을 도출하는 역률 보상 장치.
    여기서,
    Figure 112017097425920-pat00165
    는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축값,
    Figure 112017097425920-pat00166
    는 슬라이닥의 출력전압,
    Figure 112017097425920-pat00167
    는 계통 전압 벡터에 동기된 DQ-회전좌표계의 계통 전류 Q축 전류 명령치,
    Figure 112017097425920-pat00168
    는 슬라이닥의 출력전압 명령치,
    Figure 112017097425920-pat00169
    는 계통 전원 기본파의 각속도,
    Figure 112017097425920-pat00170
    는 보상 커패시터의 용량,
    Figure 112017097425920-pat00171
    는 계통 전압값,
    Figure 112017097425920-pat00172
    는 슬라이닥 인덕턴스, 그리고
    Figure 112017097425920-pat00173
    는 계통 전압 벡터에 동기된 DQ-회전좌표계의 부하 전류 Q축값.
  17. 제16항에 있어서,
    상기 벡터 동기부는,
    Figure 112017097425920-pat00174
    에 따라 상기 Q축 전류 오차값을 산출하는 역률 보상 장치.
  18. 제17항에 있어서,
    상기 역률 보상 제어부는,
    상기 Q축 전류 오차값이 0이 되도록 상기 모터 작동을 제어하여 상기 슬라이닥의 역률 보상 전압 출력을 제어하는 역률 보상 장치.
KR1020170129331A 2017-10-11 2017-10-11 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치 KR101963972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170129331A KR101963972B1 (ko) 2017-10-11 2017-10-11 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170129331A KR101963972B1 (ko) 2017-10-11 2017-10-11 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치

Publications (1)

Publication Number Publication Date
KR101963972B1 true KR101963972B1 (ko) 2019-03-29

Family

ID=65898866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170129331A KR101963972B1 (ko) 2017-10-11 2017-10-11 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치

Country Status (1)

Country Link
KR (1) KR101963972B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067335A (zh) * 2021-04-12 2021-07-02 西安麦格米特电气有限公司 一种电流补偿方法与采用临界电流控制策略的电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047694A (ko) * 2006-11-27 2008-05-30 엘지전자 주식회사 역률 보상 기능이 구비된 공기조화기
KR20150111873A (ko) * 2014-03-26 2015-10-06 가부시키가이샤 야스카와덴키 전력 변환 장치, 전력 변환 장치의 제어 장치 및 전력 변환 장치의 제어 방법
KR101678964B1 (ko) * 2016-08-12 2016-11-25 (주)드림파워텍 고조파 왜곡 환경에서 향상된 역률 계측 방법
KR101678965B1 (ko) * 2016-08-12 2016-11-25 (주)드림파워텍 고조파 왜곡 환경에서의 역률 측정 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047694A (ko) * 2006-11-27 2008-05-30 엘지전자 주식회사 역률 보상 기능이 구비된 공기조화기
KR20150111873A (ko) * 2014-03-26 2015-10-06 가부시키가이샤 야스카와덴키 전력 변환 장치, 전력 변환 장치의 제어 장치 및 전력 변환 장치의 제어 방법
KR101678964B1 (ko) * 2016-08-12 2016-11-25 (주)드림파워텍 고조파 왜곡 환경에서 향상된 역률 계측 방법
KR101678965B1 (ko) * 2016-08-12 2016-11-25 (주)드림파워텍 고조파 왜곡 환경에서의 역률 측정 시스템

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
전자공학회 논문지 제53권 제7호 (2016.07.)* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113067335A (zh) * 2021-04-12 2021-07-02 西安麦格米特电气有限公司 一种电流补偿方法与采用临界电流控制策略的电路

Similar Documents

Publication Publication Date Title
Monfared et al. Direct active and reactive power control of single-phase grid-tie converters
CN102735938A (zh) 一种电网电压基波正序相角的快速检测方法
Garanayak et al. Harmonic estimation using RLS algorithm and elimination with improved current control technique based SAPF in a distribution network
KR101763071B1 (ko) 드룹 제어 장치 및 방법
Meral Improved phase-locked loop for robust and fast tracking of three phases under unbalanced electric grid conditions
CN103441502B (zh) 并联单相h桥级联型有源电力滤波器控制装置及其方法
CN112421683A (zh) 一种并网逆变器的多回路控制参数辨识方法及系统
CN104135003A (zh) 一种基于自抗扰和重复控制的有源电力滤波器控制方法
CN104184148A (zh) 一种同步旋转坐标系中谐波电流分次控制方法
CN105425011A (zh) 一种适用于单相畸变电网的非线性幅相检测方法
CN107863774B (zh) 谐波指令电流的获取方法、装置、系统及可读存储介质
CN103904693A (zh) 基于频率自适应虚拟磁链估测的电网同步方法
Lee et al. Performance improvement of grid-connected inverter systems under unbalanced and distorted grid voltage by using a PR controller
CN114935690A (zh) 一种适用于新能源并网系统阻抗测量的扰动注入和阻抗测量方法及系统
CN110176770B (zh) 电网电压不平衡时mmc型有源电力滤波器的控制方法
CN104410407A (zh) 一种自适应数字锁相环及锁相方法
KR101963972B1 (ko) 전압제어 기반 역률 보상 시스템의 고조파 왜곡에 강인한 역률 보상 방법 및 역률 보상 장치
JP4017113B2 (ja) 配電系統用アクティブフィルタ
Hu et al. Predictive current control of grid-connected voltage source converters during network unbalance
KR102200554B1 (ko) 계통 전압 위상 검출 장치
Gong et al. Impact of synchronization phase dynamics on DQ impedance measurement
CN109510548B (zh) 一种双馈电机柔性功率控制方法及装置
CN111740633A (zh) 一种不平衡网压条件下并网逆变器的改进数字控制方法
Ko et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter
CN104993485B (zh) 一种并联混合型有源滤波器系统及其控制方法

Legal Events

Date Code Title Description
GRNT Written decision to grant