KR101961798B1 - Light-emitting device - Google Patents

Light-emitting device Download PDF

Info

Publication number
KR101961798B1
KR101961798B1 KR1020110143419A KR20110143419A KR101961798B1 KR 101961798 B1 KR101961798 B1 KR 101961798B1 KR 1020110143419 A KR1020110143419 A KR 1020110143419A KR 20110143419 A KR20110143419 A KR 20110143419A KR 101961798 B1 KR101961798 B1 KR 101961798B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
semiconductor layer
conductivity type
channel
Prior art date
Application number
KR1020110143419A
Other languages
Korean (ko)
Other versions
KR20130075167A (en
Inventor
최미경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110143419A priority Critical patent/KR101961798B1/en
Publication of KR20130075167A publication Critical patent/KR20130075167A/en
Application granted granted Critical
Publication of KR101961798B1 publication Critical patent/KR101961798B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

발광 소자는, 투명형 기판 상에 형성되는 제1도전형 반도체층, 제2도전형 반도체층 및 제1 및 제2 도전형 반도체층 사이에 배치되고, 400nm 이하에서 피크(peak) 파장을 갖는 발광스펙트럼을 발광가능한 활성층과, 제1도전형 반도체층과 연결되는 제1전극과, 제2도전형 반도체층과 연결되는 제2전극과, 제1도전형 반도체층 내에 배치되는 전류 스프레딩층을 포함한다. 제1 및 제2 전극은 같은 방향에 배치된다. 제1전극을 통하여 전달되는 제1 캐리어는 상기 전류 스프레딩층에서 확산한다.The light emitting element is disposed between the first conductivity type semiconductor layer, the second conductivity type semiconductor layer, and the first and second conductivity type semiconductor layers formed on the transparent substrate, and has a peak wavelength at 400 nm or less A first electrode connected to the first conductivity type semiconductor layer, a second electrode connected to the second conductivity type semiconductor layer, and a current spreading layer disposed in the first conductivity type semiconductor layer do. The first and second electrodes are arranged in the same direction. The first carrier transmitted through the first electrode diffuses in the current spreading layer.

Description

발광 소자{Light-emitting device}Light-emitting device

실시예는 발광 소자에 관한 것이다.An embodiment relates to a light emitting element.

발광 다이오드(Light-Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다. Light-emitting diodes (LEDs) are semiconductor light-emitting devices that convert current into light.

반도체 발광 소자는 고 휘도를 갖는 광을 얻을 수 있어, 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 폭넓게 사용되고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.Semiconductor light emitting devices are widely used as light sources for displays, light sources for automobiles, and light sources for illumination because they can obtain light having a high luminance. By using fluorescent materials or combining light emitting diodes of various colors, Light emitting diodes can also be implemented.

실시예는 새로운 구조의 발광 소자를 제공한다.The embodiment provides a light emitting device having a new structure.

실시예는 전류 스트레딩을 증가시킨 발광 소자를 제공한다.Embodiments provide a light emitting device with increased current stretching.

실시예는 누설 전류를 방지할 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device capable of preventing a leakage current.

실시예는 균일한 발광 효율을 얻을 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device which can obtain a uniform luminous efficiency.

실시예에 따르면, 발광 소자는, 투명형 기판; 상기 투명형 기판 상에 형성되는 제1도전형 반도체층, 제2도전형 반도체층 및 상기 제1 및 제2 도전형 반도체층 사이에 배치되고, 400nm 이하에서 피크(peak) 파장을 갖는 발광스펙트럼을 발광가능한 활성층; 상기 제1도전형 반도체층과 연결되는 제1전극; 상기 제2도전형 반도체층과 연결되는 제2전극; 및 상기 제1도전형 반도체층 내에 배치되는 전류 스프레딩층을 포함하고, 상기 제1 및 제2 전극은 같은 방향에 배치되며, 상기 제1전극을 통하여 전달되는 제1 캐리어는 상기 전류 스프레딩층에서 확산한다.According to the embodiment, the light emitting element includes a transparent substrate; A first conductivity type semiconductor layer formed on the transparent substrate, a second conductivity type semiconductor layer, and an emission spectrum disposed between the first and second conductivity type semiconductor layers and having a peak wavelength of 400 nm or less, An active layer capable of emitting light; A first electrode connected to the first conductive semiconductor layer; A second electrode connected to the second conductive semiconductor layer; And a current spreading layer disposed in the first conductive type semiconductor layer, wherein the first and second electrodes are disposed in the same direction, and a first carrier, which is transmitted through the first electrode, / RTI >

실시예는 채널층은 고농도의 n형 도펀트로 도핑되고 제1 도전형 반도체층 아래에 형성됨으로써, 전류가 수평 방향으로 원활하게 흐르도록 하여 제1 도전형 반도체층의 전 영역에서 전자가 활성층으로 제공되어 균일한 광을 얻을 수 있다. In the embodiment, the channel layer is doped with a high concentration n-type dopant and is formed under the first conductive type semiconductor layer so that the current smoothly flows in the horizontal direction so that electrons are supplied to the active layer in the entire region of the first conductivity type semiconductor layer So that uniform light can be obtained.

실시예는 채널층 아래에 캐리어 가이드층을 형성함으로써, 채널층의 전자에 의한 누설 전류를 방지할 수 있다. In the embodiment, by forming the carrier guide layer below the channel layer, leakage current due to electrons in the channel layer can be prevented.

실시예는 채널층과 제1 도전형 반도체층 사이에 캐리어 가이드층을 형성함으로써, 채널층의 전자가 최대한 균일하게 제1 도전형 반도체층을 통해 활성층으로 제공되도록 하여 균일한 발광 효율을 얻을 수 있다 In the embodiment, a carrier guide layer is formed between the channel layer and the first conductivity type semiconductor layer so that the electrons of the channel layer are uniformly provided to the active layer through the first conductivity type semiconductor layer as much as possible,

도 1은 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2는 도 1의 발광 소자에서 전류의 흐름을 도시한 도면이다.
도 3은 도 1의 발광 소자의 에너지 밴드 다이어그램을 도시한 도면이다.
도 4는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 5는 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
도 6은 제4 실시예에 따른 발광 소자를 도시한 단면도이다.
도 7은 실시예에 따른 발광 소자 패키지를 도시한 도면이다.1 is a cross-sectional view illustrating a light emitting device according to a first embodiment.
2 is a view showing a current flow in the light emitting device of FIG.
3 is a view showing an energy band diagram of the light emitting device of FIG.
4 is a cross-sectional view illustrating a light emitting device according to the second embodiment.
5 is a cross-sectional view illustrating a light emitting device according to a third embodiment.
6 is a cross-sectional view illustrating a light emitting device according to a fourth embodiment.
7 is a view illustrating a light emitting device package according to an embodiment.

발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In describing an embodiment according to the invention, in the case of being described as being formed "above" or "below" each element, the upper (upper) or lower (lower) Directly contacted or formed such that one or more other components are disposed between the two components. Also, in the case of "upper (upper) or lower (lower)", it may include not only an upward direction but also a downward direction based on one component.

도 1은 제1 실시예에 따른 발광 소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to a first embodiment.

도 1을 참조하면, 제1 실시예에 따른 발광 소자(10)는 투명한 기판(11), 캐리어 가이드층(13), 채널층(17), 발광 구조물(25) 및 제1 및 제2 전극(27, 29)을 포함할 수 있다. 1, the light emitting device 10 according to the first embodiment includes a transparent substrate 11, a carrier guide layer 13, a channel layer 17, a light emitting structure 25, and first and second electrodes 27, 29).

상기 기판(11)은 광을 투과시킬 수 있는 투명한 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.The substrate 11 may be formed of a transparent material capable of transmitting light, but the present invention is not limited thereto.

상기 캐리어 가이드층(13)과 상기 채널층(17) 사이에서 격자 부정합을 완화시켜 주기 위해 상기 캐리어 가이드층(13)과 상기 채널층(17) 사이에 버퍼층(15)이 형성될 수 있다. A buffer layer 15 may be formed between the carrier guide layer 13 and the channel layer 17 to relieve lattice mismatch between the carrier guide layer 13 and the channel layer 17. [

도시되지 않았지만, 상기 기판(11)과 상기 캐리어 가이드층(13) 사이에서 격자 부정합을 완화시켜 주기 위해 상기 기판(11)과 상기 캐리어 가이드층(13) 사이에 또 다른 버퍼층(미도시)이 형성될 수 있다.Although not shown, another buffer layer (not shown) is formed between the substrate 11 and the carrier guide layer 13 to relieve lattice mismatching between the substrate 11 and the carrier guide layer 13 .

상기 또 다른 버퍼층(미도시), 상기 캐리어 가이드층(13), 상기 버퍼층(15), 상기 채널층(17) 및 상기 발광 구조물(25)은 III족 및 V족 화합물 반도체 재료로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer (not shown), the carrier guide layer 13, the buffer layer 15, the channel layer 17, and the light emitting structure 25 may be formed of Group III and V compound semiconductor materials , But this is not limitative.

상기 III족 및 V족 화합물 반도체 재료로는 예컨대, GaN, AlN, InN, InGaN, AlGaN, AlInN 및 InAlGaN로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있지만, 이에 대해서는 한정하지 않는다. At least one selected from the group consisting of GaN, AlN, InN, InGaN, AlGaN, AlInN, and InAlGaN may be used as the Group III and V compound semiconductor materials, but the present invention is not limited thereto.

상기 기판(11)으로는 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있지만, 이에 대해서는 한정하지 않는다. At least one selected from the group consisting of sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP and Ge may be used as the substrate 11.

상기 발광 구조물(25)은 제1 도전형 반도체층(19), 활성층(21) 및 제2 도전형 반도체층(23)을 포함할 수 있다. The light emitting structure 25 may include a first conductive semiconductor layer 19, an active layer 21, and a second conductive semiconductor layer 23.

상기 제1 도전형 반도체층(19)은 상기 채널층(17) 상에 형성되고, 상기 활성층(21)은 상기 제1 도전형 반도체층(19) 상에 형성되며, 상기 제2 도전형 반도체층(23)은 상기 활성층(21) 상에 형성될 수 있다.The first conductive semiconductor layer 19 is formed on the channel layer 17 and the active layer 21 is formed on the first conductive semiconductor layer 19, (23) may be formed on the active layer (21).

상기 또 다른 버퍼층(미도시), 상기 캐리어 가이드층(13), 상기 버퍼층(15), 상기 채널층(17), 상기 제1 도전형 반도체층(19), 상기 활성층(21) 및 상기 제2 도전형 반도체층(23)은 일괄적으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The buffer layer 15, the channel layer 17, the first conductive semiconductor layer 19, the active layer 21, and the second conductive semiconductor layer 19 are formed on the buffer layer (not shown), the carrier guide layer 13, the buffer layer 15, Although the conductivity type semiconductor layer 23 can be formed collectively, it is not limited thereto.

상기 또 다른 버퍼층(미도시), 상기 캐리어 가이드층(13), 상기 버퍼층(15), 상기 채널층(17), 상기 제1 도전형 반도체층(19), 상기 활성층(21) 및 상기 제2 도전형 반도체층(23)은 예컨대, MOCVD(metal organic chmical vaphor depostion), HVPE(hybrid vapor phase epitaxy), CVD(chemical vapor deposition), PECVD(plasma-enhanced chemical vapor deposition), MBE(molecular beam epitaxy) 중 어느 하나을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. The buffer layer 15, the channel layer 17, the first conductive semiconductor layer 19, the active layer 21, and the second conductive semiconductor layer 19 are formed on the buffer layer (not shown), the carrier guide layer 13, the buffer layer 15, The conductive semiconductor layer 23 may be formed of a metal organic chemical vapor deposition (MOCVD), a hybrid vapor phase epitaxy (HVPE), a chemical vapor deposition (CVD), a plasma enhanced chemical vapor deposition (PECVD) The present invention is not limited thereto.

상기 제1 도전형 반도체층(19)은 n형 도펀트를 포함하는 n형 반도체층이고, 상기 제2 도전형 반도체층(23)은 p형 도펀트를 포함하는 p형 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다.The first conductivity type semiconductor layer 19 may be an n-type semiconductor layer including an n-type dopant and the second conductivity type semiconductor layer 23 may be a p-type semiconductor layer including a p-type dopant. I never do that.

n형 도펀트로는 Si, Ge, Sn 등을 포함하고, p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The n-type dopant includes Si, Ge, and Sn, and the p-type dopant may include Mg, Zn, Ca, Sr, Ba, and the like.

도시되지 않았지만, 상기 활성층(21)과 상기 제2 도전형 반도체층(23) 사이에는 활성층(21)의 전자가 상기 제2 도전형 반도체층(23)으로 이동되지 않도록 차단시켜 주는 역할을 하는 전자 차단층이 형성될 수 있다. Although not shown in the figure, an electron (e) serving as a barrier between the active layer 21 and the second conductivity type semiconductor layer 23 to prevent electrons in the active layer 21 from moving to the second conductivity type semiconductor layer 23 A blocking layer may be formed.

상기 활성층(21)에서, 상기 제1 도전형 반도체층(19)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(23)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 재결결합되어, 상기 활성층(21)의 형성 물질에 의해 결정된 밴드갭(Band Gap)에 상응하는 파장을 갖는 광이 생성될 수 있다. In the active layer 21, a first carrier, for example, electrons injected through the first conductive type semiconductor layer 19 and a second carrier injected through the second conductive type semiconductor layer 23, for example, So that light having a wavelength corresponding to a band gap determined by the material of the active layer 21 can be generated.

상기 활성층(21)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. The active layer 21 may include any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, and a quantum wire structure.

상기 활성층(21)은 우물층과 장벽층의 주기로 반복 형성될 수 있다. 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드 갭은 상기 우물층의 밴드 갭보다 크게 형성될 수 있다. 따라서, 제1 및 제2 캐리어는 우물층에 저장되게 되고, 전도성 에너지 밴드의 우물층의 제1 캐리어가 가전자대 에너지 밴드의 우물층의 제2 캐리어의 재결합에 의해 광이 생성될 수 있다. The active layer 21 may be repeatedly formed in the period of the well layer and the barrier layer. For example, the period of the InGaN well layer / GaN barrier layer, the period of the InGaN well layer / AlGaN barrier layer, the period of the InGaN well layer / the InGaN barrier layer, and the like. The band gap of the barrier layer may be formed to be larger than the band gap of the well layer. Thus, the first and second carriers are stored in the well layer, and the first carrier of the well layer of the conductive energy band can be generated by recombination of the second carrier of the well layer of the valence band energy band.

상기 활성층(21)은 400nm 이하의 자외선 광을 생성할 수 있다.The active layer 21 can generate ultraviolet light of 400 nm or less.

상기 활성층(21)은 320nm 내지 400nm의 근자외선 광을 생성할 수 있다.The active layer 21 may generate near-ultraviolet light having a wavelength of 320 nm to 400 nm.

상기 전차 차단층은 III족 및 V족 화합물 반도체 물질로 형성될 수 있다. 상기 전자 차단층의 에너지 레벨은 적어도 상기 활성층(21)의 배리어의 에너지 레벨보다 큰 화합물 반도체 물질로 형성될 수 있다. The charge blocking layer may be formed of Group III and V compound semiconductor materials. The energy level of the electron blocking layer may be formed of a compound semiconductor material at least higher than the energy level of the barrier of the active layer 21.

도시되지 않았지만, 상기 제2 도전형 반도체층(23) 상에는 투명전극층이 형성될 수 있다. 상기 투명전극층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. Although not shown, a transparent electrode layer may be formed on the second conductive semiconductor layer 23. The transparent electrode layer may be formed of ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al- ZnO) , Ni / IrOx / Au, and Ni / IrOx / Au / ITO.

한편, 상기 투명전극층 대신 반사전극층(미도시)이 형성될 수도 있다. 상기 반사전극층은 반사 효율이 높은 은(Ag), 알루미늄(Al), 백금(Pt) 및 팔라딘(Pd)로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. A reflective electrode layer (not shown) may be formed instead of the transparent electrode layer. The reflective electrode layer may include at least one selected from the group consisting of silver (Ag), aluminum (Al), platinum (Pt), and palladium (Pd) having high reflection efficiency.

상기 제1 도전형 반도체층(19) 상에 제1 전극(27)이 형성되고, 상기 제2 도전형 반도체층(23) 상에 제2 전극(29)이 형성될 수 있다. A first electrode 27 may be formed on the first conductive semiconductor layer 19 and a second electrode 29 may be formed on the second conductive semiconductor layer 23.

상기 제1 및 제2 전극(27, 29)은 전원을 상기 발광 소자(10)에 공급하여, 상기 제1 도전형 반도체층(19)의 제1 캐리어가 상기 활성층(21)으로 공급되도록 하고 상기 제2 도전형 반도체층(23)의 제2 캐리어가 상기 활성층(21)으로 공급되도록 할 수 있다. The first and second electrodes 27 and 29 supply power to the light emitting device 10 so that a first carrier of the first conductivity type semiconductor layer 19 is supplied to the active layer 21, And the second carrier of the second conductivity type semiconductor layer 23 may be supplied to the active layer 21. [

상기 제1 및 제2 전극(27, 29)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브텐(Mo)으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 합금을 포함할 수 있지만, 이에 한정하지 않는다.The first and second electrodes 27 and 29 may be formed of a material selected from the group consisting of Al, Ti, Cr, Ni, Pt, Au, Cu), and molybdenum (Mo). However, the present invention is not limited thereto.

한편, 실시예에서, 제1 전극(27)을 상기 제1 도전형 반도체층(19) 상에 형성하기 위해 상기 발광 구조물(25)은 메사 에칭에 의해 부분적으로 제거될 수 있다. 즉, 상기 메사 에칭에 의해 상기 발광 구조물(25)의 제2 도전형 반도체층(23)과 상기 활성층(21)이 제거되고, 상기 제1 도전형 반도체층(19)의 상면도 부분적으로 제거될 수 있다. Meanwhile, in the embodiment, the light emitting structure 25 may be partially removed by mesa etching in order to form the first electrode 27 on the first conductivity type semiconductor layer 19. [ That is, by the mesa etching, the second conductivity type semiconductor layer 23 and the active layer 21 of the light emitting structure 25 are removed, and the top surface of the first conductivity type semiconductor layer 19 is also partially removed .

상기 제1 도전형 반도체층(19)의 상면이 부분적으로 제거된 영역에서의 상기 제1 도전형 반도체층(19)은 두께(t1)는 상기 제1 도전형 반도체층(19)의 전체 두께보다 줄어들게 된다. The thickness t1 of the first conductivity type semiconductor layer 19 in the region where the top surface of the first conductivity type semiconductor layer 19 is partially removed is less than the total thickness of the first conductivity type semiconductor layer 19, .

상기 제1 도전형 반도체층(19)의 상면이 부분적으로 제거된 영역을 '노출부(41)'이라 명명할 수 있다.The region where the top surface of the first conductivity type semiconductor layer 19 is partially removed may be referred to as an 'exposed portion 41'.

상기 노출부(41)의 상기 제1 도전형 반도체층(19) 상에 제1 전극(27)이 형성될 수 있다. The first electrode 27 may be formed on the first conductive semiconductor layer 19 of the exposed portion 41.

상기 노출부(41)에서 상기 제1 전극(27)과 상기 제1 도전형 반도체층(19) 사이의 계면 저항을 줄이기 위해, 상기 제1 전극(27)은 상기 제1 도전형 반도체층(19)과 오믹 콘택으로 형성될 수 있다. In order to reduce the interface resistance between the first electrode 27 and the first conductive type semiconductor layer 19 in the exposed portion 41, the first electrode 27 is electrically connected to the first conductive type semiconductor layer 19 And an ohmic contact.

상기 제1 도전형 반도체층(19)은 예컨대 5×1017 내지 5×1018의 도핑 농도를 포함하는 n형 도펀트로 도핑되므로, 부도체에서 전류가 흐를 수 있는 반도체가 될 수 있다. The first conductive semiconductor layer 19 is doped with an n-type dopant containing a doping concentration of, for example, 5 × 10 17 to 5 × 10 18. Thus , the first conductive semiconductor layer 19 can be a semiconductor through which current flows in the nonconductor.

하지만, 제1 도전형 반도체층(19)은 전기 전도도가 우수하여 전류를 원할히 흐르는 제1 전극(27)과 같이 전류가 흐르지 못한다. However, since the first conductivity type semiconductor layer 19 is excellent in electric conductivity, the current can not flow like the first electrode 27 through which a current flows smoothly.

상기 제1 전극(27)에 대해 높은 전압인 정 전원을 제2 전극(29)에 공급하여 주면, 상기 제1 및 제2 전극(27, 29) 사이에 전류 통로가 형성된다. 즉, 상기 제1 도전형 반도체층(19)의 전자를 기준으로 보면, 제1 도전형 반도체층(19), 상기 활성층(21) 및 상기 제2 도전형 반도체층(23)으로의 수직 방향으로의 전류 통로가 형성될 수 있다.A current path is formed between the first and second electrodes 27 and 29 by supplying a positive voltage having a high voltage to the first electrode 27 to the second electrode 29. [ In other words, when the electrons of the first conductivity type semiconductor layer 19 are referred to, the first conductivity type semiconductor layer 19, the active layer 21, and the second conductivity type semiconductor layer 23 Can be formed.

이러한 수직 방향으로의 전류 통로는 상기 제1 및 제2 전극(27, 29) 사이의 최단 경로를 따라 형성되므로, 상기 제1 전극(27)에 인접한 제1 도전형 반도체층(19)의 제1 영역에 국부적으로 전류 통로가 형성되게 되고, 상기 제1 영역의 제외한 제1 도전형 반도체층(19)의 제2 영역으로는 전류 통로가 형성되지 않게 된다. Since the current path in the vertical direction is formed along the shortest path between the first and second electrodes 27 and 29, the first conductive semiconductor layer 19 adjacent to the first electrode 27, And a current path is not formed in the second region of the first conductivity type semiconductor layer 19 except for the first region.

만일 상기 제1 도전형 반도체층(19)이 전기 전도도가 우수한 경우, 상기 제1 도전형 반도체층(19)에서의 전류는 수직 방향으로의 전류 통로뿐만 아니라 수평 방향으로의 전류 통로도 형성될 수 있다.If the first conductivity type semiconductor layer 19 is excellent in electric conductivity, the current in the first conductivity type semiconductor layer 19 may be formed not only in the vertical direction but also in the horizontal direction have.

하지만, 앞서 설명한 바와 같이 상기 제1 도전형 반도체층(19)의 전기 전도도가 우수하지 못하게 되어, 제1 도전형 반도체층(19)이 전기 전도도가 우수한 경우, 상기 제1 도전형 반도체층(19)에서의 전류는 수직 방향으로의 전류 통로가 주로 형성되는데 반해, 상기 제1 도전형 반도체층(19) 내에서의 수평 방향으로의 전류 통로는 거의 발생하지 않게 된다. However, as described above, when the conductivity of the first conductivity type semiconductor layer 19 is not good and the conductivity of the first conductivity type semiconductor layer 19 is excellent, the first conductivity type semiconductor layer 19 The current path in the horizontal direction in the first conductivity type semiconductor layer 19 is hardly generated, whereas the current path in the vertical direction is mainly formed in the first conductivity type semiconductor layer 19.

제1 도전형 반도체층(19) 내에서 전류 통로가 수평 방향으로 거의 형성되지 않기 때문에 상기 제1 도전형 반도체층(19)의 제2 영역에 있는 전자들은 상기 활성층(21)으로 공급되지 않게 되므로, 상기 제1 도전형 반도체층(19)의 제2 영역에 대응하는 활성층(21)에서는 광이 발생이 원활하지 않게 되어, 결국 발광 소자에서 전류 통로에 해당하는 활성층(21)에서의 광의 세기와 전류 통로에 영향을 받지 못하는 활성층(21)에서의 광의 세기가 일치하게 않게 되어, 결국 광의 불균일이 발생하게 된다. Electrons in the second region of the first conductivity type semiconductor layer 19 are not supplied to the active layer 21 because current paths are hardly formed in the horizontal direction in the first conductivity type semiconductor layer 19 , Light is not generated smoothly in the active layer 21 corresponding to the second region of the first conductivity type semiconductor layer 19 and the intensity of the light in the active layer 21 corresponding to the current path in the light emitting device The intensity of the light in the active layer 21 which is not influenced by the current path becomes inconsistent, resulting in non-uniformity of light.

실시예는 상기 제1 도전형 반도체층(19) 아래에 전류를 수평 방향으로 스프레딩시킬 수 있는 채널층(17)을 형성할 수 있다. The embodiment may form a channel layer 17 under which the current can be horizontally spread under the first conductive type semiconductor layer 19.

상기 채널층(17)은 상기 제1 도전형 반도체층(19)의 전류 흐름을 도와 전류가 보다 수평 방향으로 스프레딩되도록 하는 전류 스프레딩 기능을 가질 수 있다. The channel layer 17 may have a current spreading function to help the current flow of the first conductivity type semiconductor layer 19 to spread the current in a more horizontal direction.

도시하지 않았지만, 상기 채널층(17)은 판 형상으로 형성되거나 일 방향을 따라 길게 형성된 다수의 바 형상으로 형성될 수 있다. 여기서, 일 방향은 상기 제1 전극(27)으로부터 수평 방향 또는 좌측 방향을 의미할 수 있지만, 이에 대해서는 한정하지 않는다.Although not shown, the channel layer 17 may be formed in a plate shape or a plurality of bars formed in a long direction along one direction. Here, the one direction may mean the horizontal direction or the left direction from the first electrode 27, but the present invention is not limited thereto.

상기 다수의 바들 사이에는 연결 패턴에 의해 서로 연결될 수도 있지만, 이에 대해서는 한정하지 않는다.The plurality of bars may be connected to each other by a connection pattern, but the present invention is not limited thereto.

상기 제1 전극(27)과 상기 채널층(17) 사이에는 제1 도전형 반도체층(19)이 형성될 수 있다. A first conductive semiconductor layer 19 may be formed between the first electrode 27 and the channel layer 17.

상기 제1 전극(27)과 상기 채널층(17) 사이의 제1 도전형 반도체층(19)의 두께(t)가 두꺼운 경우, 상기 제1 전극(27)과 상기 제2 전극(29) 사이의 최단 경로로 전류 통로가 형성되는 특성으로 인해, 상기 전류 스프레딩을 통해 전류가 흐르지 않고 상기 제1 및 제2 전극(27, 29) 사이의 최단 경로로 흐르게 될 수도 있다. When the thickness t of the first conductivity type semiconductor layer 19 between the first electrode 27 and the channel layer 17 is large, the distance between the first electrode 27 and the second electrode 29 The current may flow through the shortest path between the first and second electrodes 27 and 29 due to the current passing through the current spreading due to the characteristic that the current path is formed in the shortest path of the first and second electrodes 27 and 29.

따라서, 상기 제1 전극(27)과 상기 채널층(17) 사이의 상기 제1 도전형 반도체층(19)의 두께(t)는 얇게 하여 주어야 한다. Therefore, the thickness t of the first conductivity type semiconductor layer 19 between the first electrode 27 and the channel layer 17 should be reduced.

실시예에서, 상기 제1 전극(27)과 상기 채널층(17) 사이의 상기 제1 도전형 반도체층(19)의 두께는 2nm 내지 50nm의 범위를 가질 수 있다. In an embodiment, the thickness of the first conductivity type semiconductor layer 19 between the first electrode 27 and the channel layer 17 may be in the range of 2 nm to 50 nm.

다시 말해, 상기 제1 전극(27)과 상기 채널층(17) 사이의 상기 제1 도전형 반도체층(19)의 두께(t)는 상기 활성층(21)과 상기 채널층(17) 사이의 상기 제1 도전형 반도체층(19)의 두께의 5% 내지 20%의 범위를 가질 수 있다. The thickness t of the first conductivity type semiconductor layer 19 between the first electrode 27 and the channel layer 17 is greater than the thickness t between the active layer 21 and the channel layer 17, And may range from 5% to 20% of the thickness of the first conductivity type semiconductor layer 19.

상기 채널층(17)은 전류 스프레딩 기능을 갖기 위해, 상기 제1 도전형 반도체층(19)보다 더 큰 도핑 농도를 갖는 도펀트를 포함할 수 있다.The channel layer 17 may include a dopant having a higher doping concentration than the first conductive semiconductor layer 19 to have a current spreading function.

예컨대, 상기 채널층(17)은 5×1018 내지 5×1021의 범위의 도펀트를 포함할 수 있다. For example, the channel layer 17 may include a dopant in the range of 5 × 10 18 to 5 × 10 21 .

상기 채널층(17)은 n형 반도체층일 수 있다. 상기 n형 도펀트로는 Si, Ge, Sn 등을 포함할 수 있다.The channel layer 17 may be an n-type semiconductor layer. The n-type dopant may include Si, Ge, Sn, or the like.

상기 채널층(17)은 상기 제1 도전형 반도체층(19)과 동일한 도전형 물질로 동일한 III족 및 V족 화합물 반도체 재료로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 채널층(17)과 상기 제1 도전형 반도체층(19)은 n형 도펀트로서 Si을 포함할 수 있고, III족 및 V족 화합물 반도제 재료로서 GaN을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. The channel layer 17 may be formed of the same Group III and Group V compound semiconductor material as the first conductive semiconductor layer 19, but the present invention is not limited thereto. For example, the channel layer 17 and the first conductivity type semiconductor layer 19 may include Si as an n-type dopant, and may include GaN as a Group III and V compound semiconducting material. Not limited.

실시예는 상기 채널층(17)은 예컨대, n형 도펀트를 포함하는 제1 도전형 반도체층(19)보다 현저히 큰 고농도의 n형 도펀트로 도핑됨으로써, 전류가 수평 방향으로 원활하게 흐르도록 하여 제1 도전형 반도체층(19)의 전 영역에서 전자가 활성층(21)으로 제공되어 균일한 광을 얻을 수 있다. In the embodiment, the channel layer 17 is doped with an n-type dopant of a high concentration, which is significantly larger than, for example, the first conductivity type semiconductor layer 19 including an n-type dopant, Electrons are provided to the active layer 21 in the entire region of the one conductivity type semiconductor layer 19 to obtain uniform light.

상기 채널층(17) 아래에 캐리어 가이드층(13)이 형성될 수 있다.A carrier guide layer 13 may be formed under the channel layer 17. [

상기 캐리어 가이드층(13)은 상기 채널층(17)의 전류가 상기 기판(11)이나 상기 기판(11)과 상기 캐리어 가이드층(13) 사이에 형성된 또 다른 버퍼층(미도시)으로 흘러 누설전류로서 손실되는 것을 방지하여 주는 역할을 할 수 있다. The current in the channel layer 17 flows into another buffer layer (not shown) formed between the substrate 11 and the substrate 11 and the carrier guide layer 13, It can be prevented from being lost as a result.

상기 캐리어 가이드층(13)은 III족 및 V족 화합물 반도제 재료로 형성될 수 있다. The carrier guide layer 13 may be formed of a Group III and V compound semiconducting material.

상기 캐리어 가이드층(13)은 상기 채널층(17)의 전류가 기판(11) 등으로 누설되는 것을 방지하기 위해 상기 채널층(17)보다 더 큰 밴드갭을 갖는 III족 및 V족 화합물 반도체 재료로 형성될 수 있다. The carrier guide layer 13 is formed of a Group III and V compound semiconductor material having a band gap larger than that of the channel layer 17 in order to prevent the current of the channel layer 17 from leaking to the substrate 11, As shown in FIG.

예컨대, 상기 캐리어 가이드층(13)은 AlxGa(1-x)N일 수 있지만, 이에 대해서는 한정하지 않는다.For example, the carrier guide layer 13 may be Al x Ga (1-x) N, but the present invention is not limited thereto.

이때, Al 함량은 7% 이상일 수 있지만, 이에 대해서는 한정하지 않는다.At this time, the Al content may be 7% or more, but the present invention is not limited thereto.

상기 캐리어 가이드층(13)이 상기 전류의 누설을 방지하는 역할을 하기 위해 상기 캐리어 가이드층(13)은 어떠한 도펀트도 포함되지 않는 비도전형 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다. The carrier guide layer 13 may be a non-conductive semiconductor layer that does not include any dopant in order for the carrier guide layer 13 to prevent leakage of the current, but the present invention is not limited thereto.

상기 캐리어 가이드층(13)은 상기 채널층(17)의 전류 스프레딩을 도와주는 한편, 상기 채널층(17)을 흐르는 전류의 누설을 방지하기 위한 것으로서, 상기 채널층(17)의 아래에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.The carrier guide layer 13 serves to help the current spreading of the channel layer 17 and prevent leakage of current flowing through the channel layer 17. The carrier guide layer 13 is formed under the channel layer 17, But is not limited to this.

상기 채널층(17)이 다수의 바 형상으로 형성되는 경우, 상기 캐리어 가이드층(13) 또한 상기 채널층(17)의 다수의 바 형상에 대응하는 다수의 바 형 형상으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.When the channel layer 17 is formed in a plurality of bar shapes, the carrier guide layer 13 may be formed in a plurality of bar shapes corresponding to a plurality of bar shapes of the channel layer 17, It is not limited.

상기 캐리어 가이드층(13)과 상기 채널층(17) 사이의 격자 부정합(lattice mismatch)을 완화하여 주기 위해 버퍼층(15)이 형성될 수 있다. The buffer layer 15 may be formed to mitigate lattice mismatch between the carrier guide layer 13 and the channel layer 17.

상기 버퍼층(15)은 상기 채널층(17)과 동일한 III족 및 V족 화합물 반도제 물질로 형성될 수 있다. 예컨대, 상기 버퍼층(15)은 GaN일 수 있지만, 이에 대해서는 한정하지 않는다.The buffer layer 15 may be formed of the same Group III and Group V compound semiconductor material as the channel layer 17. For example, the buffer layer 15 may be GaN, but it is not limited thereto.

상기 버퍼층(15) 또한 채널층(17)의 전류의 기판(11) 등으로의 손실을 방지해야 하므로, 도펀트를 포함하지 않는 것이 바람직하지만, 이에 대해서는 한정하지 않는다.Since the buffer layer 15 should also prevent the current of the channel layer 17 from being lost to the substrate 11 and the like, it is preferable not to include the dopant, but the present invention is not limited thereto.

따라서, 상기 캐리어 가이드층(17), 상기 버퍼층(15) 및 상기 채널층(13)은 전류 스프레딩층(18)을 구성할 수 있다. Therefore, the carrier guide layer 17, the buffer layer 15, and the channel layer 13 may constitute the current spreading layer 18.

제1 실시예에 따른 발광 소자(10)의 각 층들의 두께 범위를 다음과 같지만, 이에 대해서는 한정하지 않는다.The thickness ranges of the respective layers of the light emitting device 10 according to the first embodiment are as follows, but the thickness is not limited thereto.

캐리어 가이드층(13): 20nm 내지 50nmCarrier guide layer 13: 20 nm to 50 nm

버퍼층(15): 2nm 내지 10nmThe buffer layer 15: 2 nm to 10 nm

채널층(17): 10nm 내지 70nmChannel layer 17: 10 nm to 70 nm

제1 전극(27)과 채널층(17) 사이의 제1 도전형 반도체층(19): 2nm 내지 50nmThe first conductivity type semiconductor layer 19 between the first electrode 27 and the channel layer 17: 2 nm to 50 nm

활성층(21)과 채널층(17) 사이의 제1 도전형 반도체층(19): 300nm 내지 500nmThe first conductivity type semiconductor layer 19 between the active layer 21 and the channel layer 17: 300 nm to 500 nm

한편, 상기 채널층(17)에서의 전자의 이동도는 상기 제1 도전형 반도체층(19)보다 크고, 상기 캐리어 가이드층(13)에서의 전자 이동도는 상기 제1 도전형 반도체층(19)보다 작을 수 있다.On the other hand, the mobility of electrons in the channel layer 17 is larger than that of the first conductivity type semiconductor layer 19, and the electron mobility in the carrier guide layer 13 is higher than the mobility of electrons in the first conductivity type semiconductor layer 19 ).

도 2에 도시한 바와 같이, 제1 전극(27)과 제2 전극(29) 사이에 전원이 인가되면, 채널층(17)이 제1 도전형 반도체층(19)보다 더 큰 도핑 농도를 갖는 도펀트를 가지므로, 주로 전자들이 상기 채널층(17)을 통해 수평 방향으로 스프레딩되고, 상기 스프레딩된 전자들이 상기 제2 전극(29)의 정전원에 의해 이끌리게 되므로 활성층(21)으로 제공될 수 있다. 2, when power is applied between the first electrode 27 and the second electrode 29, the channel layer 17 has a higher doping concentration than the first conductivity type semiconductor layer 19 The electrons are mainly horizontally spread through the channel layer 17 and the spread electrons are attracted by the static electricity source of the second electrode 29 so that they are supplied to the active layer 21 .

따라서, 적어도 활성층(21)의 면적보다 더 넓은 채널층(17)으로 넓게 스프레딩된 전자들이 활성층(21)으로 제공되어, 활성층(21)으로부터 균일한 발광 효율이 얻어질 수 있다.Therefore, electrons spread widely in the channel layer 17 wider than at least the area of the active layer 21 are provided to the active layer 21, so that a uniform luminous efficiency can be obtained from the active layer 21. [

아울러, 채널층(17)의 아래에 캐리어 가이드층(13)이 형성되므로, 상기 채널층(17)으로 스프레딩된 전자들이 또 다른 버퍼층(미도시)이나 기판(11)으로 이동되지 않게 되므로, 상기 캐리어 가이드층(13)에 의해 누설 전류가 방지될 수 있다.In addition, since the carrier guide layer 13 is formed below the channel layer 17, electrons spread by the channel layer 17 are not moved to another buffer layer (not shown) or the substrate 11, Leakage current can be prevented by the carrier guide layer 13.

도 3에 도시한 바와 같이, 제1 실시예에 따른 발광 소자(10)에서의 에너지 밴드 다이어그램을 보면, 예컨대, 캐리어 가이드층(13)을 제외한 버퍼층(15), 채널층(17), 제1 도전형 반도체층(19), 활성층(21) 및 제2 도전형 반도체층(23)의 밴드갭은 모두 동일할 수 있지만, 이에 대해서는 한정하지 않는다. 3, the energy band diagram of the light emitting device 10 according to the first embodiment includes a buffer layer 15 excluding the carrier guide layer 13, a channel layer 17, The bandgaps of the conductive type semiconductor layer 19, the active layer 21, and the second conductive type semiconductor layer 23 may all be the same, but the present invention is not limited thereto.

상기 캐리어 가이드층(13)은 상기 채널층(17)보다 큰 밴드갭을 가질 수 있다. The carrier guide layer 13 may have a band gap larger than that of the channel layer 17.

따라서, 상기 제1 및 제2 전극(27, 29) 사이에 전원이 인가되면, 채널층(17)에서 상기 제1 전극(27)으로부터 멀어지는 수평 방향을 따라 전자들이 스프레딩될 수 있다. Therefore, when power is applied between the first and second electrodes 27 and 29, electrons may be spread along the horizontal direction away from the first electrode 27 in the channel layer 17. [

아울러, 상기 채널층(17)보다 상기 캐리어 가이드층(13)이 더 큰 밴드갭을 가지므로, 상기 채널층(17)에서 스프레딩된 전자들이 상기 캐리어 가이드층(13)을 넘어 또 다른 버퍼층(미도시)이나 기판(11)으로 이동될 수 없으므로, 전류의 누설을 방지할 수 있다. In addition, since the carrier guide layer 13 has a larger band gap than the channel layer 17, electrons spread in the channel layer 17 pass through the carrier guide layer 13 to form another buffer layer (Not shown) or the substrate 11, leakage of current can be prevented.

도 4는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.4 is a cross-sectional view illustrating a light emitting device according to the second embodiment.

제2 실시예는 제1 전극(27)이 채널층(17) 상에 형성되는 것을 제외하고는 제1 실시예와 거의 동일하다.The second embodiment is substantially the same as the first embodiment except that the first electrode 27 is formed on the channel layer 17.

제2 실시예에서 제1 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 보다 상세한 설명은 생략한다. In the second embodiment, the same reference numerals are given to the same constituent elements as those in the first embodiment, and a detailed description thereof will be omitted.

도 4를 참조하면, 제2 실시예에 따른 발광 소자(10A)는 기판(11), 캐리어 가이드층(13), 버퍼층(15), 채널층(17), 제1 도전형 반도체층(19), 활성층(21), 제2 도전형 반도체층(23) 및 제1 및 제2 전극(27, 29)을 포함할 수 있다.4, the light emitting device 10A according to the second embodiment includes a substrate 11, a carrier guide layer 13, a buffer layer 15, a channel layer 17, a first conductivity type semiconductor layer 19, The active layer 21, the second conductivity type semiconductor layer 23, and the first and second electrodes 27 and 29, as shown in FIG.

상기 제1 도전형 반도체층(19), 상기 활성층(21) 및 상기 제2 도전형 반도체층(23)에 의해 발광 구조물(25)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The light emitting structure 25 may be formed by the first conductive semiconductor layer 19, the active layer 21, and the second conductive semiconductor layer 23, but the present invention is not limited thereto.

상기 기판(11)과 상기 캐리어 가이드층(13) 사이에 또 다른 버퍼층(미도시)이 형성될 수 있다. Another buffer layer (not shown) may be formed between the substrate 11 and the carrier guide layer 13. [

상기 또 다른 버퍼층(미도시)은 상기 기판(11)과 상기 캐리어 가이드층(13) 사이의 격자 부정합을 완화시켜 주는 역할을 할 수 있다. The buffer layer (not shown) may serve to relieve the lattice mismatch between the substrate 11 and the carrier guide layer 13.

상기 버퍼층(15)은 상기 캐리어 가이드층(13)과 상기 채널층(17) 사이의 격자 부정합을 완화시켜 주는 역할을 할 수 있다.The buffer layer 15 may mitigate lattice mismatch between the carrier guide layer 13 and the channel layer 17.

상기 채널층(17)은 제1 도전형 반도체층(19)보다 더 큰 도핑 농도를 갖는 도펀트를 포함하므로, 전자가 제1 전극(27)으로부터 멀어지는 수평 방향을 따라 스프레딩될 수 있다. Since the channel layer 17 includes a dopant having a higher doping concentration than the first conductivity type semiconductor layer 19, electrons can be spread along the horizontal direction away from the first electrode 27. [

상기 캐리어 가이드층(13)은 상기 채널층(17)의 아래에 형성되고 상기 채널층(17)보다 더 큰 밴드갭을 가지므로, 채널층(17)의 전자가 또 다른 버퍼층(미도시)이나 기판(11)으로 누설되는 것을 방지하여 주는 역할을 할 수 있다.Since the carrier guide layer 13 is formed below the channel layer 17 and has a larger bandgap than the channel layer 17, electrons of the channel layer 17 may be separated from another buffer layer (not shown) It is possible to prevent leakage to the substrate 11.

제2 실시예는 제1 전극(27)이 제1 실시예에서와 같이 제1 도전형 반도체층(19) 상에 형성되는 것이 아니라, 채널층(17) 상에 형성될 수 있다.The second embodiment can be formed on the channel layer 17 instead of the first electrode 27 being formed on the first conductivity type semiconductor layer 19 as in the first embodiment.

이를 위해, 상기 발광 구조물(25)이 메사 에칭될 때, 일측에 있는 상기 제2 도전형 반도체층(23), 상기 활성층(21) 및 상기 제1 도전형 반도체층(19)을 완전히 제거한 후, 채널층(17)의 상면의 일부 영역을 제거한다. For this, when the light emitting structure 25 is mesa-etched, the second conductive type semiconductor layer 23, the active layer 21, and the first conductive type semiconductor layer 19 on one side are completely removed, A part of the upper surface of the channel layer 17 is removed.

이와 같이 제1 전극(27)이 직접 채널층(17)에 형성되므로, 제1 전극(27)에 의해 보다 원활하게 전자가 채널층(17)에서 전류 스프레딩이 되므로, 제1 실시예에 비해 전류 스프레딩 효과가 더욱 커질 수 있다. 이와 같이 전류 스프레딩 효과가 더욱 커져 보다 세밀하고 균일한 발광 효율을 얻을 수 있다. Since the first electrode 27 is directly formed in the channel layer 17 as described above, electrons are more easily spread by the first electrode 27 in the channel layer 17, so that compared with the first embodiment, The current spreading effect can be further increased. As described above, the current spreading effect is further increased, and a finer and uniform luminous efficiency can be obtained.

도 5는 제3 실시예에 따른 발광 소자를 도시한 단면도이다.5 is a cross-sectional view illustrating a light emitting device according to a third embodiment.

제3 실시예는 채널층(17)과 제1 도전형 반도체층(19) 사이에 캐리어 가이드층(31)이 추가되는 것을 제외하고는 제1 실시예와 거의 동일하다.The third embodiment is substantially the same as the first embodiment except that a carrier guide layer 31 is added between the channel layer 17 and the first conductivity type semiconductor layer 19.

도 5를 참조하면, 제3 실시예에 따른 발광 소자(10B)는 기판(11), 제1 캐리어 가이드층(13), 제1 버퍼층(15), 채널층(17), 제2 버퍼층(33), 제2 캐리어 가이드층(31), 제1 도전형 반도체층(19), 활성층(21), 제2 도전형 반도체층(23) 및 제1 및 제2 전극(27, 29)을 포함할 수 있다.5, the light emitting device 10B according to the third embodiment includes a substrate 11, a first carrier guide layer 13, a first buffer layer 15, a channel layer 17, a second buffer layer 33 The first conductive semiconductor layer 19, the active layer 21, the second conductive semiconductor layer 23, and the first and second electrodes 27 and 29 .

상기 제1 도전형 반도체층(19), 상기 활성층(21) 및 상기 제2 도전형 반도체층(23)에 의해 발광 구조물(25)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. The light emitting structure 25 may be formed by the first conductive semiconductor layer 19, the active layer 21, and the second conductive semiconductor layer 23, but the present invention is not limited thereto.

상기 기판(11)과 상기 제1 캐리어 가이드층(13) 사이에 또 다른 버퍼층이 형성될 수 있다. Another buffer layer may be formed between the substrate 11 and the first carrier guide layer 13. [

상기 또 다른 버퍼층은 상기 기판(11)과 상기 제1 캐리어 가이드층(13) 사이의 격자 부정합을 완화시켜 주는 역할을 할 수 있다. The another buffer layer may serve to relieve lattice mismatch between the substrate 11 and the first carrier guide layer 13.

상기 제1 버퍼층(15)은 상기 제1 캐리어 가이드층(13)과 상기 채널층(17) 사이의 격자 부정합을 완화시켜 주는 역할을 할 수 있다.The first buffer layer 15 may mitigate lattice mismatch between the first carrier guide layer 13 and the channel layer 17.

상기 채널층(17)은 제1 도전형 반도체층(19)보다 더 큰 도핑 농도를 갖는 도펀트를 포함하므로, 전자가 제1 전극(27)으로부터 멀어지는 수평 방향을 따라 스프레딩될 수 있다. Since the channel layer 17 includes a dopant having a higher doping concentration than the first conductivity type semiconductor layer 19, electrons can be spread along the horizontal direction away from the first electrode 27. [

상기 제1 캐리어 가이드층(13)은 상기 채널층(17)의 아래에 형성되고 상기 채널층(17)보다 더 큰 밴드갭을 가지므로, 채널층(17)의 전자가 또 다른 버퍼층이나 기판(11)으로 누설되는 것을 방지하여 주는 역할을 할 수 있다.The first carrier guide layer 13 is formed below the channel layer 17 and has a larger bandgap than the channel layer 17 so that the electrons of the channel layer 17 are separated from another buffer layer or substrate 11) in order to prevent leakage.

한편, 상기 제2 캐리어 가이드층(31)이 채널층(17) 위에 형성되고 상기 채널층(17)보다 더 큰 밴드갭을 가질 수 있다. Meanwhile, the second carrier guide layer 31 may be formed on the channel layer 17 and have a larger band gap than the channel layer 17.

상기 제2 캐리어 가이드층(31)은 상기 제1 캐리어 가이드층(13)과 그 역할이 다소 상이하다.The second carrier guide layer 31 is slightly different from the first carrier guide layer 13 in its role.

즉, 상기 제1 캐리어 가이드층(13)은 상기 채널층(17)의 전자가 상기 기판(11)으로 이동되는 것을 방지하는 역할을 한다.That is, the first carrier guide layer 13 prevents the electrons of the channel layer 17 from being transferred to the substrate 11.

이에 반해, 상기 제2 캐리어 가이드층(31)은 상기 채널층(17)에서 스프레딩된 전자가 상기 제1 도전형 반도체층(19)을 통해 최대한 균일하게 활성층(21)으로 제공되도록 하는 역할을 한다.In contrast, the second carrier guide layer 31 serves to uniformly distribute electrons spread in the channel layer 17 through the first conductive semiconductor layer 19 to the active layer 21 do.

채널층(17)에 의해 전자가 스프레딩되어 제1 도전형 반도체층(19)의 전 영역을 통해 비교적 균일하게 활성층(21)으로 제공될 수 있다. 하지만, 상기 채널층(17)이 형성된다고 하더라도, 상기 제1 및 제2 전극(27, 29) 사이의 최단 경로로 집중적으로 전류가 흐르는 것을 완전하게 제거하지는 못한다.Electrons are spread by the channel layer 17 and can be provided to the active layer 21 through the entire region of the first conductivity type semiconductor layer 19 relatively uniformly. However, even if the channel layer 17 is formed, it is not possible to completely eliminate the current flowing intensively in the shortest path between the first and second electrodes 27 and 29.

따라서, 상기 제1 전극(27)에 가까운 채널층(17)과 제1 전극(27)에서 먼 채널층(17)에서 활성층(21)으로 제공되는 전자의 양이 달라지게 된다.Therefore, the amount of electrons provided to the active layer 21 in the channel layer 17 near the first electrode 27 and the channel layer 17 far from the first electrode 27 is changed.

실시예는 상기 채널층(17)과 상기 제1 도전형 반도체층(19) 사이에 제2 캐리어 가이드층(31)을 형성하여, 상기 제1 전극(27)에 가까운 채널층(17)에서의 상대적으로 많은 양의 전자와 상기 제1 전극(27)에서 먼 채널층(17)에서의 상대적으로 적은 양의 전자가 영역에 관계없이 균일하게 활성층(21)로 제공되도록 하여 준다. 즉, 상기 제1 전극(27)에 가까운 채널층(17)에서의 상대적으로 많은 양의 전자와 상기 제1 전극(27)에서 먼 채널층(17)에서의 상대적으로 적은 양의 전자가 일시적으로 상기 제2 캐리어 가이드층(31)에 의해 막힌 다음 상기 제2 캐리어 가이드층(31)에 의해 서서히 넘어가게 된다.A second carrier guide layer 31 is formed between the channel layer 17 and the first conductivity type semiconductor layer 19 so that the channel layer 17 near the first electrode 27 A relatively large amount of electrons and a relatively small amount of electrons in the channel layer 17 remote from the first electrode 27 are uniformly provided to the active layer 21 regardless of the region. That is, a relatively large amount of electrons in the channel layer 17 close to the first electrode 27 and a relatively small amount of electrons in the channel layer 17 far from the first electrode 27 are temporarily And is gradually blocked by the second carrier guide layer 31 after being blocked by the second carrier guide layer 31.

상기 제2 캐리어 가이드층(31)은 제1 캐리어 가이드층(13)과는 달리 전자를 활성층(21)으로 이동되도록 하여 준다. Unlike the first carrier guide layer 13, the second carrier guide layer 31 moves electrons to the active layer 21.

이를 위해, 상기 제2 캐리어 가이드층(31)은 도펀트를 포함하고 제1 캐리어 가이드층(13)보다 더 얇은 두께를 가질 수 있다. For this, the second carrier guide layer 31 may include a dopant and may have a thickness smaller than that of the first carrier guide layer 13.

예컨대, 상기 제1 캐리어 가이드층(13)은 20nm 내지 50nm의 범위를 갖는데 반해, 상기 제2 캐리어 가이드층(31)은 1nm 내지 8nm의 범위를 가질 수 있다. For example, the first carrier guide layer 13 may have a range of 20 nm to 50 nm, while the second carrier guide layer 31 may have a range of 1 nm to 8 nm.

이와 같이, 제2 캐리어 가이드층(31)이 얇아짐에 따라 상기 제2 캐리어 가이드층(31)이 상기 채널층(17)보다 더 큰 밴드갭을 가지더라도, 상기 채널층(17)의 전자가 상기 제2 캐리어 가이드층(31)을 경유하여 상기 제1 도전형 반도체층(19)으로 제공될 수 있다. Even if the second carrier guide layer 31 has a larger bandgap than the channel layer 17 as the second carrier guide layer 31 becomes thinner as described above, And may be provided as the first conductivity type semiconductor layer 19 via the second carrier guide layer 31.

상기 제2 캐리어 가이드층(31)의 도핑 농도는 상기 제1 도전형 반도체층(19)의 도핑 농도와 같거나 더 적을 수 있다.The doping concentration of the second carrier guide layer 31 may be equal to or less than the doping concentration of the first conductivity type semiconductor layer 19.

상기 제1 도전형 반도체층(19)의 도핑 농도는 예컨대 5×1017 내지 5×1018의 범위를 가질 수 있지만, 이에 대해서는 한정하지 않는다. The doping concentration of the first conductivity type semiconductor layer 19 may be, for example, in the range of 5 × 10 17 to 5 × 10 18 , but the invention is not limited thereto.

상기 제2 캐리어 가이드층(31)은 n형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.The second carrier guide layer 31 may include an n-type dopant, but the present invention is not limited thereto.

상기 제2 버퍼층(33)은 상기 채널층(17)과 상기 제2 캐리어 가이드층(31) 사이의 격자 부정합을 완화시켜주는 역할을 한다. The second buffer layer 33 serves to mitigate lattice mismatch between the channel layer 17 and the second carrier guide layer 31.

이상의 제1 내지 제3 실시예에 따른 발광 소자(10, 10A, 10B)는 300nm 내지 400nm의 파장을 갖는 근자외선 광에 적용될 수 있지만, 이에 대해서는 한정하지 않는다. The light emitting devices 10, 10A, and 10B according to the first to third embodiments may be applied to near-ultraviolet light having a wavelength of 300 nm to 400 nm, but the present invention is not limited thereto.

이상의 제1 내지 제3 실시예에 따른 발광 소자(10, 10A, 10B)는 플립형 발광 소자로서 사용될 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 발광 소자는 플립칩 실장될 수 있다. The light emitting devices 10, 10A, and 10B according to the first to third embodiments can be used as the flip-type light emitting device, but the invention is not limited thereto. That is, the light emitting device may be flip chip mounted.

플립형 발광 소자로 사용되는 경우, 기판(11)이 위를 향하고 제2 도전형 반도체층(23)이 아래를 향하도록 배치된다. 이러한 경우, 활성층(21)에서 생성된 광은 기판(11)을 통해 전방으로 출사될 수 있다. When used as a flip-type light emitting device, the substrate 11 is oriented upward and the second conductivity type semiconductor layer 23 is oriented downward. In this case, the light generated in the active layer 21 may be emitted forward through the substrate 11. [

실시예의 전류 스프레딩층(18)은 캐리어 가이드층(15)이 AlxGa(1-x)N로 형성될 수 있다. AlxGa(1-x)N은 광을 흡수하기보다는 광을 투과시키는 특성을 가지므로, 실시예는 활성층(21)에서 생성된 광이 전류 스프레딩층(18)의 캐리어 가이드층(15)을 용이하게 투과하여 기판(11)을 통해 외부로 출사될 수 있다.In the current spreading layer 18 of the embodiment, the carrier guide layer 15 may be formed of Al x Ga (1-x) N. Since the Al x Ga.sub. (1-x) N has a property of transmitting light rather than absorbing light, the light generated in the active layer 21 is transmitted through the carrier guide layer 15 of the current spreading layer 18, And can be emitted to the outside through the substrate 11.

이상의 제1 내지 제3 실시예에서 전류 스프레딩층(18)은 제1 도전형 반도체층(19) 내에 형성될 수 있다. In the first to third embodiments, the current spreading layer 18 may be formed in the first conductivity type semiconductor layer 19.

특히, 이상의 제1 내지 제3 실시예의 전류 스프레딩층(18)은 기판(11)에 접하여 형성될 수 있다. 즉, 상기 전류 스프레딩층(18)은 기판(11)과 제1 도전형 반도체층(19) 사이에 배치될 수 있다.In particular, the current spreading layer 18 of the first to third embodiments described above can be formed in contact with the substrate 11. That is, the current spreading layer 18 may be disposed between the substrate 11 and the first conductivity type semiconductor layer 19.

도 6은 제4 실시예에 따른 발광 소자를 도시한 단면도이다.6 is a cross-sectional view illustrating a light emitting device according to a fourth embodiment.

제4 실시예는 전류 스프레딩층(18)이 제1 도전형 반도체층(19a, 19b) 내에 형성될 수 있다. In the fourth embodiment, the current spreading layer 18 may be formed in the first conductivity type semiconductor layers 19a and 19b.

특히, 제4 실시예의 전류 스프레딩층(18) 위 및 아래에 상기 제1 도전형 반도체층(19a, 19b)이 형성될 수 있다. In particular, the first conductivity type semiconductor layers 19a and 19b may be formed on and under the current spreading layer 18 of the fourth embodiment.

도 6을 참조하면, 제4 실시예에 따른 발광 소자(10C)는 기판(11), 전류 스프레딩층(18), 제1 도전형 반도체층(19a, 19b), 활성층(21), 제2 도전형 반도체층(23) 및 제1 및 제2 전극(27, 29)을 포함할 수 있다.6, the light emitting device 10C according to the fourth embodiment includes a substrate 11, a current spreading layer 18, first conductive semiconductor layers 19a and 19b, an active layer 21, The conductive type semiconductor layer 23 and the first and second electrodes 27 and 29. [

상기 전류 스프레딩층(18)은 채널층(17), 버퍼층(15) 및 캐리어 가이드층(13)을 포함할 수 있다.The current spreading layer 18 may include a channel layer 17, a buffer layer 15, and a carrier guide layer 13.

제4 실시예에서의 상기 채널층(17), 상기 버퍼층(15) 및 상기 캐리어 가이드층(13)은 각각 제3 실시예에서의 채널층(17), 제2 버퍼층(33) 및 제2 캐리어 가이드층(31)과 동일한 기능을 가질 수 있으므로, 이에 대한 상세한 설명은 생략한다.The channel layer 17, the buffer layer 15 and the carrier guide layer 13 in the fourth embodiment are the same as those of the channel layer 17, the second buffer layer 33 and the second carrier 33 in the third embodiment, The guide layer 31 may have the same functions as those of the guide layer 31, and thus a detailed description thereof will be omitted.

상기 전류 스프레딩층(18)의 위 및 아래에 제1 도전형 반도체층(19a, 19b)이 형성될 수 있다. First conductivity type semiconductor layers 19a and 19b may be formed on and under the current spreading layer 18.

상기 제1 도전형 반도체층(19)의 상면이 부분적으로 제거된 영역을 '노출부(41)'이라 명명할 수 있다.The region where the top surface of the first conductivity type semiconductor layer 19 is partially removed may be referred to as an 'exposed portion 41'.

상기 노출부(41)에 제1 전극(27)이 형성될 수 있다.The first electrode 27 may be formed on the exposed portion 41.

상기 전류 스프레딩층(18)은 상기 노출부(41)에 있는 제1 도전형 반도체층(19a)의 표면보다 높고 상기 활성층(21)보다 낮은 위치에 형성될 수 있다. The current spreading layer 18 may be formed at a position higher than the surface of the first conductivity type semiconductor layer 19a in the exposed portion 41 and lower than the active layer 21. [

도 7은 실시예에 따른 발광 소자 패키지를 도시한 도면이다.7 is a view illustrating a light emitting device package according to an embodiment.

도 7을 참조하면, 실시예에 따른 발광 소자 패키지(200)는 몸체부(330)와, 상기 몸체부(330)에 설치된 제1 전극층(310) 및 제2 전극층(320)과, 상기 몸체부(330) 상에 상기 제1 전극층(310) 및 제2 전극층(320)과 전기적으로 연결되는 상기 발광 소자(10)와, 상기 몸체부(330) 상에 상기 발광 소자(10)를 포위하는 몰딩부재(340)를 포함한다.7, the light emitting device package 200 according to the embodiment includes a body 330, a first electrode layer 310 and a second electrode layer 320 provided on the body 330, The light emitting element 10 electrically connected to the first electrode layer 310 and the second electrode layer 320 on the body 330 and a molding Member (340).

상기 몸체부(330)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체부(330)는 위에서 볼 때 내부에 경사면을 갖는 캐비티(cavity)을 갖는다. The body portion 330 may be formed of a silicon material, a synthetic resin material, or a metal material. The body portion 330 has a cavity having an inclined surface in a top view.

상기 제1 전극층(310) 및 상기 제2 전극층(320)은 서로 전기적으로 분리되며, 상기 몸체부(330) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 전극층(310) 및 상기 제2 전극층(320)의 일측 끝단은 상기 캐비티 내부에 배치되고, 타측 끝단은 상기 몸체부(330)의 외부면에 부착되어 외부에 노출되게 된다. The first electrode layer 310 and the second electrode layer 320 may be electrically separated from each other and penetrate the body 330. That is, one end of the first electrode layer 310 and the second electrode layer 320 are disposed inside the cavity, and the other end is attached to the outer surface of the body 330 to be exposed to the outside.

상기 제1 전극층(310) 및 제2 전극층(320)은 상기 발광 소자(10)에 전원을 공급하고, 상기 발광 소자(10)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(10)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.상기 발광 소자(10)는 상기 몸체부(330) 상에 설치되거나 상기 제1 전극층(310) 또는 제2 전극층(320) 상에 설치될 수 있다.The first electrode layer 310 and the second electrode layer 320 may supply power to the light emitting device 10 to increase light efficiency by reflecting light generated from the light emitting device 10, The light emitting device 10 may be mounted on the body 330 or may be formed on the first electrode layer 310 or the second electrode layer 320, As shown in FIG.

상기 발광 소자(10)은 앞서 설명한 실시예에 따른 플립형 발광 소자일 수 있지만, 이에 대해서는 한정하지 않는다. The light emitting device 10 may be a flip-type light emitting device according to the embodiment described above, but the present invention is not limited thereto.

상기 발광 소자(10)은 제1 및 제2 범퍼(360, 365)를 이용하여 상기 제1 및 제2 전극층(310, 320)에 전기적으로 연결되고 물리적으로 고정될 수 있다. 이는 플립칩 실장이라 명명될 수 있다. The light emitting device 10 may be electrically connected to the first and second electrode layers 310 and 320 and may be physically fixed using the first and second bumpers 360 and 365. This can be called flip chip mounting.

상기 몰딩부재(340)는 상기 발광 소자(10)를 포위하여 상기 발광 소자(10)를 보호할 수 있다. 또한, 상기 몰딩부재(340)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(10)에서 방출된 광의 파장이 변화될 수 있다. The molding member 340 may surround the light emitting device 10 to protect the light emitting device 10. In addition, the molding member 340 may include a phosphor, and the wavelength of the light emitted from the light emitting device 10 may be changed by the phosphor.

10, 10A, 10B: 발광 소자
11: 기판
13, 31: 캐리어 가이드층
15, 33: 버퍼층
17: 채널층
18: 전류 스프레딩층
19: 제1 도전형 반도체층
21: 활성층
23: 제2 도전형 반도체층
25: 발광 구조물
27: 제1 전극
29: 제2 전극
41: 노출부10, 10A, 10B: light emitting element
11: substrate
13, 31: carrier guide layer
15, 33: buffer layer
17: channel layer
18: Current spreading layer
19: First conductive type semiconductor layer
21:
23: a second conductivity type semiconductor layer
25: Light emitting structure
27: first electrode
29: Second electrode
41: Exposed portion

Claims (22)

기판;
상기 기판 상에 형성되는 제1도전형 반도체층과 제2도전형 반도체층, 상기 제1도전형 반도체층 및 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;
상기 제1도전형 반도체층과 연결되는 제1전극;
상기 제2도전형 반도체층과 연결되는 제2전극; 및
상기 제1도전형 반도체층 내에 배치되는 전류 스프레딩층을 포함하고,
상기 제1전극을 통하여 전달되는 제1 캐리어는 상기 전류 스프레딩층에서 확산하고,
상기 전류 스프레딩층은,
상기 제1캐리어의 이동도가 상기 제1도전형 반도체층보다 큰 채널층;
상기 제1캐리어의 이동도가 상기 제1도전형 반도체층보다 작은 캐리어 가이드층; 및
상기 채널층 및 상기 캐리어 가이드층 사이에 버퍼층을 포함하고,
상기 채널층은 상기 제1도전형 반도체층보다 큰 제1도전형 도핑 농도를 갖는 제1 도전형 도펀트를 포함하는 발광 소자.Board;
A light emitting structure including a first conductivity type semiconductor layer and a second conductivity type semiconductor layer formed on the substrate, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode connected to the first conductive semiconductor layer;
A second electrode connected to the second conductive semiconductor layer; And
And a current spreading layer disposed in the first conductive type semiconductor layer,
Wherein a first carrier transmitted through the first electrode is diffused in the current spreading layer,
Wherein the current spreading layer
A channel layer in which the mobility of the first carrier is larger than that of the first conductivity type semiconductor layer;
A carrier guide layer in which the mobility of the first carrier is smaller than that of the first conductivity type semiconductor layer; And
And a buffer layer between the channel layer and the carrier guide layer,
Wherein the channel layer includes a first conductive type dopant having a first conductive type doping concentration larger than that of the first conductive type semiconductor layer. 삭제delete 삭제delete 기판;
상기 기판 상에 형성되는 제1도전형 반도체층과 제2도전형 반도체층, 상기 제1도전형 반도체층 및 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광구조물;
상기 제1도전형 반도체층과 연결되는 제1전극;
상기 제2도전형 반도체층과 연결되는 제2전극; 및
상기 제1도전형 반도체층 내에 배치되는 전류 스프레딩층을 포함하고,
상기 제1전극을 통하여 전달되는 제1 캐리어는 상기 전류 스프레딩층에서 확산하고,
상기 전류 스프레딩층은 상기 제1캐리어의 이동도가 상기 제1도전형 반도체층보다 큰 채널층과 상기 제1캐리어의 이동도가 상기 제1도전형 반도체층보다 작은 캐리어 가이드층을 포함하고,
상기 캐리어 가이드층은 상기 채널층의 위 및 상기 채널층의 아래에 형성되고,
상기 채널층의 위에 형성된 캐리어 가이드층은 상기 채널층의 아래에 형성된 캐리어 가이드층보다 더 얇은 두께를 갖는 발광 소자.Board;
A light emitting structure including a first conductivity type semiconductor layer and a second conductivity type semiconductor layer formed on the substrate, and an active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer;
A first electrode connected to the first conductive semiconductor layer;
A second electrode connected to the second conductive semiconductor layer; And
And a current spreading layer disposed in the first conductive type semiconductor layer,
Wherein a first carrier transmitted through the first electrode is diffused in the current spreading layer,
Wherein the current spreading layer includes a channel layer in which the mobility of the first carrier is larger than that of the first conductivity type semiconductor layer and a carrier guide layer in which the mobility of the first carrier is smaller than that of the first conductivity type semiconductor layer,
Wherein the carrier guide layer is formed above the channel layer and below the channel layer,
Wherein the carrier guide layer formed on the channel layer has a thickness thinner than the carrier guide layer formed below the channel layer. 제4항에 있어서,
상기 채널층은,
상기 제1 도전형 반도체층보다 더 큰 제1 도전형 도핑 농도를 갖는 제1 도전형 도펀트를 포함하는 발광 소자.5. The method of claim 4,
Wherein the channel layer comprises:
And a first conductive type dopant having a first conductive type doping concentration larger than that of the first conductive type semiconductor layer. 제1항 또는 제4항에 있어서,
상기 채널층은 다수의 바 형상으로 형성되고,
상기 캐리어 가이드층은 상기 채널층의 다수의 바 형상에 대응되는 다수의 바 형상으로 형성되는 발광 소자.The method according to claim 1 or 4,
Wherein the channel layer is formed in a plurality of bar shapes,
Wherein the carrier guide layer is formed in a plurality of bars corresponding to a plurality of bar shapes of the channel layer. 제5항에 있어서,
상기 채널층 및 상기 캐리어 가이드층 사이에 버퍼층을 더 포함하는 발광 소자. 6. The method of claim 5,
And a buffer layer between the channel layer and the carrier guide layer. 제1항에 있어서,
상기 캐리어 가이드층은 도펀트를 포함하지 않는 발광 소자.The method according to claim 1,
Wherein the carrier guide layer does not include a dopant. 삭제delete 제1항 또는 제4항에 있어서,
상기 캐리어 가이드층은 상기 채널층보다 더 큰 밴드갭을 갖는 화합물 반도제 물질을 포함하는 발광 소자.The method according to claim 1 or 4,
Wherein the carrier guide layer comprises a compound semiconducting material having a band gap larger than that of the channel layer. 제1항 또는 제4항에 있어서,
상기 캐리어 가이드층은 AlxGa(1-x)N인 발광 소자.The method according to claim 1 or 4,
Wherein the carrier guide layer is Al x Ga (1-x) N. 제1항에 있어서,
상기 제1도전형 반도체층은 상기 제2도전형 반도체층 및 상기 활성층이 제거된 노출부를 포함하고,
상기 제1전극은 상기 노출부에 배치되는 발광 소자.The method according to claim 1,
Wherein the first conductivity type semiconductor layer includes an exposed portion from which the second conductivity type semiconductor layer and the active layer are removed,
And the first electrode is disposed in the exposed portion. 제12항에 있어서,
상기 제1도전형 반도체층 내의 상기 전류 스프레딩층은 상기 제1전극보다 높게 배치되는 발광 소자.13. The method of claim 12,
Wherein the current spreading layer in the first conductivity type semiconductor layer is disposed higher than the first electrode. 제12항에 있어서,
상기 제1도전형 반도체층 내의 상기 전류 스프레딩층은 상기 제1전극보다 낮게 배치되는 발광 소자.13. The method of claim 12,
Wherein the current spreading layer in the first conductive type semiconductor layer is disposed lower than the first electrode. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110143419A 2011-12-27 2011-12-27 Light-emitting device KR101961798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110143419A KR101961798B1 (en) 2011-12-27 2011-12-27 Light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110143419A KR101961798B1 (en) 2011-12-27 2011-12-27 Light-emitting device

Publications (2)

Publication Number Publication Date
KR20130075167A KR20130075167A (en) 2013-07-05
KR101961798B1 true KR101961798B1 (en) 2019-03-25

Family

ID=48989105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143419A KR101961798B1 (en) 2011-12-27 2011-12-27 Light-emitting device

Country Status (1)

Country Link
KR (1) KR101961798B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638818B1 (en) 2005-05-19 2006-10-27 삼성전기주식회사 Nitride semiconductor light emitting device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100330228B1 (en) * 1999-04-07 2002-03-25 조장연 GaN-based Semiconductor Light Emitting Devices of Quantum Well Electronic Structures Resonating with Two-dimensional Electron Gas
KR100649496B1 (en) * 2004-09-14 2006-11-24 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
KR100631971B1 (en) * 2005-02-28 2006-10-11 삼성전기주식회사 Nitride semiconductor light emitting device
KR100638729B1 (en) * 2005-03-30 2006-10-30 삼성전기주식회사 Group ?-Nitride Light-Emitting Device
KR100706952B1 (en) * 2005-07-22 2007-04-12 삼성전기주식회사 VERTICALLY STRUCTURED GaN TYPE LED DEVICE AND METHOD OF MANUFACTURING THE SAME
JP2007149791A (en) * 2005-11-24 2007-06-14 Univ Meijo Semiconductor light emitting element and its manufacturing method
KR100869962B1 (en) * 2006-12-07 2008-11-24 한국전자통신연구원 The Manufacturing Method of Light Emission Device including Current Spreading Layer
KR20130042784A (en) * 2011-10-19 2013-04-29 삼성전자주식회사 Nitride semiconductor light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638818B1 (en) 2005-05-19 2006-10-27 삼성전기주식회사 Nitride semiconductor light emitting device

Also Published As

Publication number Publication date
KR20130075167A (en) 2013-07-05

Similar Documents

Publication Publication Date Title
KR101007136B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR101114782B1 (en) Light emitting device, light emitting device package and method for fabricating the same
CN103579429B (en) Luminescent device
KR101646255B1 (en) Light emitting device, light emitting device package and method for fabricating the light emitting device
KR102053388B1 (en) Light emitting device
KR20120005756A (en) Light emitting device
US10069035B2 (en) Light-emitting device and lighting system
US9166100B2 (en) Light emitting device
KR20140019635A (en) Light emitting device and light emitting device package
KR20110044020A (en) Light emitting device and method for fabricating the same
KR20120138275A (en) Light emitting device
KR101125416B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR102237123B1 (en) Light emitting device and lighting system
KR101961798B1 (en) Light-emitting device
KR102447089B1 (en) Uv light emitting device and light emitting device package
KR102304123B1 (en) Light emitting device, light emitting package having the same and light system having the same
KR101874873B1 (en) Light-emitting device
KR101297788B1 (en) Light emitting device
KR102302855B1 (en) Light emitting device, and lighting system
KR102212752B1 (en) Light emitting device, and lighting system
KR102322696B1 (en) Uv light emitting device and light emitting device package
KR102432225B1 (en) Light emitting diode, and light system having the same
KR102158576B1 (en) Ultraviolet light emitting device and light emitting device package having the same
KR101172136B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR20140027836A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant