KR101172136B1 - Light emitting device, method for fabricating the same and light emitting device package - Google Patents

Light emitting device, method for fabricating the same and light emitting device package Download PDF

Info

Publication number
KR101172136B1
KR101172136B1 KR1020090121123A KR20090121123A KR101172136B1 KR 101172136 B1 KR101172136 B1 KR 101172136B1 KR 1020090121123 A KR1020090121123 A KR 1020090121123A KR 20090121123 A KR20090121123 A KR 20090121123A KR 101172136 B1 KR101172136 B1 KR 101172136B1
Authority
KR
South Korea
Prior art keywords
light emitting
insulator
semiconductor layer
cavity
conductive semiconductor
Prior art date
Application number
KR1020090121123A
Other languages
Korean (ko)
Other versions
KR20110064484A (en
Inventor
황성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090121123A priority Critical patent/KR101172136B1/en
Publication of KR20110064484A publication Critical patent/KR20110064484A/en
Application granted granted Critical
Publication of KR101172136B1 publication Critical patent/KR101172136B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device, a method of manufacturing the light emitting device, and a light emitting device package.

실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물이 일부제거된 캐버티 상에 절연체; 및 상기 절연체 상에 제1 전극;을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; An insulator on the cavity in which the light emitting structure is partially removed; And a first electrode on the insulator.

발광소자, 전류확산 Light Emitting Device, Current Diffusion

Description

발광소자, 발광소자의 제조방법 및 발광소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 관한 것이다.The embodiment relates to a light emitting device, a method of manufacturing the light emitting device, and a light emitting device package.

발광소자(Light Emitting Device: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.A light emitting device (LED) may be generated by combining elements of group III and group V on a periodic table of a p-n junction diode having a characteristic in which electrical energy is converted into light energy. LED can realize various colors by adjusting the composition ratio of compound semiconductors.

발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 LED가 되는 것이다.When the forward voltage is applied, the n-layer electrons and the p-layer holes combine to emit energy corresponding to the energy gap of the conduction band and the valence band. It is mainly emitted in the form of heat or light, and when it is emitted in the form of light, it becomes an LED.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소 자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. In particular, blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.

종래기술에 의한 수직형 발광소자는 전류주입을 위해 n형 전극과 p형 전극이 각각 상, 하에 형성되어 있다.In the vertical light emitting device according to the prior art, n-type electrodes and p-type electrodes are formed above and below, respectively, for current injection.

이때, n형 전극과 p형 전극에 의해 각각 주입된 전자와 정공은 활성층으로 흘러 결합하여 빛을 발생시킨다. 발생된 빛은 외부로 방출되나 일부분은 n형 전극에 의해 반사되어 발광소자 내부에서 손실되는 문제가 있다. 즉, 종래기술에 의하면 n형 전극 아래에서 방출된 빛은 n형 전극의 반사로 인해 발광 효율이 감소하는 문제가 있다.In this case, electrons and holes injected by the n-type electrode and the p-type electrode respectively flow into the active layer to combine to generate light. The generated light is emitted to the outside but a part is reflected by the n-type electrode is lost in the light emitting device. That is, according to the prior art, the light emitted under the n-type electrode has a problem that the luminous efficiency decreases due to the reflection of the n-type electrode.

또한, 종래기술에 의하면 n형 전극에 의해 반사된 빛의 재흡수로 열이 발생하는 문제가 있다. In addition, according to the prior art, there is a problem that heat is generated by reabsorption of light reflected by the n-type electrode.

또한, 종래기술에 의하면 전류밀집(current crowding)으로 인한 수명 및 신뢰성이 저하하는 문제가 있다.In addition, according to the prior art, there is a problem in that the lifetime and reliability due to current crowding is reduced.

실시예는 전류 스프레딩(current spreading) 효율을 높일 뿐만 아니라 광추출 효율(light extraction efficiency)을 향상시킬 수 있는 발광소자, 발광소자의 제조방법 및 발광소자 패키지를 제공하고자 한다.Embodiments provide a light emitting device, a method of manufacturing a light emitting device, and a light emitting device package capable of improving current spreading efficiency as well as improving light extraction efficiency.

실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물이 일부제거된 캐버티 상에 절연체; 및 상기 절연체 상에 제1 전극;을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; An insulator on the cavity in which the light emitting structure is partially removed; And a first electrode on the insulator.

또한, 실시예에 따른 발광소자는 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 상에 형성되는 제1 절연체 상의 제1 전극; 및 상기 발광구조물 상에 형성되는 제2 전극을 포함하고, 상기 제1 전극 하부의 제1 영역의 저항은 상기 제2 전극 하부의 제2 영역의 저항보다 큰, 발광소자일 수 있다.In addition, the light emitting device according to the embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, a second conductive semiconductor layer; A first electrode on a first insulator formed on the light emitting structure; And a second electrode formed on the light emitting structure, wherein the resistance of the first region below the first electrode is greater than the resistance of the second region below the second electrode.

또한, 실시예에 따른 발광소자의 제조방법은 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물을 일부제거하여 캐버티를 형성하는 단계; 상기 캐버티 상에 절연체를 형성하는 단계; 및 상기 절연체 상에 제1 전극을 형성하는 단계;를 포함한다.In addition, the manufacturing method of the light emitting device according to the embodiment comprises the steps of forming a light emitting structure comprising a first conductive semiconductor layer, an active layer, a second conductive semiconductor layer; Removing a portion of the light emitting structure to form a cavity; Forming an insulator on the cavity; And forming a first electrode on the insulator.

또한, 실시예에 따른 발광소자 패키지는 발광구조물과, 상기 발광구조물이 일부제거된 캐버티 상에 절연체 및 상기 절연체 상에 제1 전극을 포함하는 발광소 자; 및 상기 발광소자가 배치되는 패키지 몸체;를 포함한다.In addition, the light emitting device package according to the embodiment includes a light emitting structure, the light emitting device including an insulator on the cavity in which the light emitting structure is partially removed and a first electrode on the insulator; And a package body in which the light emitting device is disposed.

실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 의하면 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.According to the light emitting device, the manufacturing method of the light emitting device, and the light emitting device package according to the embodiment, light extraction efficiency can be increased by controlling the current flow.

또한, 실시예에 의하면 전류스프레딩(current spreading) 효율을 높임으로써 발광소자의 신뢰성을 향상시킬수 있다.In addition, according to the embodiment, the reliability of the light emitting device can be improved by increasing the current spreading efficiency.

본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure is "on / over" or "below" of the substrate, each layer (film), region, pad or patterns. In the case described as being formed under, "on / over" and "under" are formed "directly" or "indirectly" through another layer. It includes everything that is done. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

(실시예)(Example)

도 1은 실시예에 따른 발광소자의 단면도이다.1 is a cross-sectional view of a light emitting device according to an embodiment.

실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112), 활성층(114), 제 2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 발광구조물이 일부제거된 캐버티 상에 형성된 절연체(130) 및 상기 절연체(130) 상에 형성된 제1 전극(144)을 포함할 수 있다.The light emitting device 100 according to the embodiment includes a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116, and the light emitting structure is partially removed. It may include an insulator 130 formed on the cavity and the first electrode 144 formed on the insulator 130.

상기 캐버티(C)는 상기 제1 도전형 반도체층(112)의 일부가 제거되는 캐버티일 수 있다.The cavity C may be a cavity in which a portion of the first conductivity type semiconductor layer 112 is removed.

상기 절연체(130)은 상기 캐버티(C)를 메우는 제1 절연체(132) 및 상기 제1 절연체 상에 형성된 제2 절연체(134)를 포함할 수 있다.The insulator 130 may include a first insulator 132 filling the cavity C and a second insulator 134 formed on the first insulator.

상기 제2 절연체(134)의 수평폭이 상기 제1 절연체(132)의 수평폭보다 넓게 형성될 수 있다.The horizontal width of the second insulator 134 may be wider than the horizontal width of the first insulator 132.

상기 캐버티(C)의 깊이(d)가 상기 잔존하는 제1 도전형 반도체층의 두께(t2) 보다 더 클 수 있다.The depth d of the cavity C may be greater than the thickness t2 of the remaining first conductive semiconductor layer.

상기 제1 전극(144) 일측의 상기 발광구조물(110) 상에 제3 전극(142)을 포함할 수 있다. 상기 제1 전극(144)은 패드전극일 수 있으나 이에 한정되는 것은 아니다.A third electrode 142 may be included on the light emitting structure 110 on one side of the first electrode 144. The first electrode 144 may be a pad electrode, but is not limited thereto.

또한, 실시예에 따른 발광소자(100)는 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)과, 상기 발광구조물(110) 상에 형성되는 제1 절연체(134) 상의 제1 전극(144) 및 상기 발광구조물(110) 상에 형성되는 제2 전극(142)을 포함하고, 상기 제1 전극(144) 하부의 제1 영역의 저항은 상기 제2 전극(142) 하부의 제2 영역의 저항보다 클 수 있다.In addition, the light emitting device 100 according to the embodiment includes a light emitting structure 110 including a first conductive semiconductor layer 112, an active layer 114, and a second conductive semiconductor layer 116, and the light emitting structure ( A first electrode 144 on the first insulator 134 formed on the 110 and a second electrode 142 formed on the light emitting structure 110, and formed under the first electrode 144. The resistance of the first region may be greater than the resistance of the second region under the second electrode 142.

실시예는 상기 제1 절연체(134)의 하부에 형성되는 제2 절연체(132)를 더 포 함하고, 상기 제2 절연체(132)는 상기 제1 도전형 반도체층(112)의 내부에 깊이 방향으로 형성될 수 있다.The embodiment further includes a second insulator 132 formed under the first insulator 134, and the second insulator 132 has a depth direction inside the first conductive semiconductor layer 112. It can be formed as.

상기 제2 절연체(132)는 잔존하는 상기 제1 도전형 반도체층(112)보다 큰 두께를 갖을 수 있다.The second insulator 132 may have a larger thickness than the remaining first conductive semiconductor layer 112.

상기 제1 전극(144)은 패드전극일 수 있다.The first electrode 144 may be a pad electrode.

발광구조물(110)에서 제1 도전형 반도체층(112), 예를 들어 N-GaN은 높은 이온화농도 및 도전율이 우수하여 전류(current)가 쉽게 스프레딩(spreading)된다. 하지만, 이는 패드전극 아래에서 생선된 빛의 상당량이 패드전극에 흡수되어 광추출을 떨어뜨리는 문제점을 안고 있다. In the light emitting structure 110, the first conductivity-type semiconductor layer 112, for example, N-GaN, has high ionization concentration and conductivity, and thus, current is easily spread. However, this has a problem in that a considerable amount of light absorbed under the pad electrode is absorbed by the pad electrode to reduce light extraction.

실시예는 패드전극 아래의 제1 도전형 반도체층을 일부 식각한 후 절연체를 증착한 후 패드전극을 형성할 수 있다. 이를 통해 잔존하는 제1 도전형 반도체층(112)의 영역은 두께(t2)가 낮으므로 식각되지 않은 제1 도전형 반도체층 영역 보다 상대적으로 높은 저항이 발생하고, 이에 따라 패드전극 아래에서는 전류흐름을 방해하여 패드전극 외의 영역으로 전류확산을 증대시킴으로써 패드전극 외의 영역에서의 전류밀도가 높아져 전체적인 광추출 효율을 향상시킬 수 있다.According to an embodiment, the first conductive semiconductor layer under the pad electrode may be partially etched, and then an insulator is deposited to form a pad electrode. As a result, the remaining region of the first conductivity-type semiconductor layer 112 has a low thickness t2, so that a resistance higher than that of the unetched first conductivity-type semiconductor layer 112 is generated. Accordingly, current flows under the pad electrode. By increasing the current diffusion in the region other than the pad electrode, the current density is increased in the region other than the pad electrode, thereby improving the overall light extraction efficiency.

또한, 실시예에 의하면 제1 도전형 반도체층이 제거된 캐버티에 절연층을 채움으로써 패드전극 아래의 영역에는 전류의 흐름을 차단하여 패드전극 아래의 활성층에서 빛의 발생을 억제시켜 패드전극에서의 빛의 흡수율을 떨어뜨릴 수 있다.Further, according to the embodiment, the insulating layer is filled in the cavity from which the first conductivity type semiconductor layer is removed to block the flow of current in the area under the pad electrode to suppress the generation of light in the active layer under the pad electrode. Can reduce the absorption of light.

도 2 및 도 3은 실시예에 따른 발광소자의 발광특성 도표이다.2 and 3 are diagrams showing light emission characteristics of the light emitting device according to the embodiment.

도 2에 의하면 발광구조물(110)에 대한 식각 깊이(d), 즉 캐버티(C)의 깊 이(d)에 따른 발광파워에 대한 도표이다., 예를 들어 도 2는 제1 도전형 반도체층(112)의 전체 두께(t1)가 예를 들어 4㎛인 경우 식각 깊이(d)에 따른 발광파워(output power)에 대한 도표이다. 도 2에서 제1 비교예(R1)는 발광구조물을 식각하지 않은 경우(d=0)이다.2 is a diagram of light emitting power according to an etching depth d of the light emitting structure 110, that is, a depth d of the cavity C. For example, FIG. 2 is a first conductivity type semiconductor. When the total thickness t1 of the layer 112 is 4 μm, for example, it is a plot of output power according to the etching depth d. In FIG. 2, the first comparative example R1 is a case where the light emitting structure is not etched (d = 0).

도 2에 의하면 식각 깊이(d)가 깊을수록 발광파워(output power)가 증가함을 볼 수 있다.Referring to FIG. 2, the deeper the etching depth d, the higher the output power.

도 3은 잔존하는 제1 도전형 반도체층(112)의 두께(t2)에 따른 제2 비교예(R2)와의 광추출 효율 비율이다. 예를 들어, 제1 도전형 반도체층(112)의 전체 두께(t1)가 4㎛인 경우 잔존하는 제1 도전형 반도체층(112)의 두께(t2)가 각각 0.001㎛, 0.01㎛, 0.1㎛ 및 1.0 ㎛인 경우(X축 기준)의 광추출 효율 비율이다.3 is a ratio of light extraction efficiency with the second comparative example R2 according to the thickness t2 of the first conductive semiconductor layer 112 remaining. For example, when the total thickness t1 of the first conductivity type semiconductor layer 112 is 4 μm, the thickness t2 of the remaining first conductivity type semiconductor layer 112 is 0.001 μm, 0.01 μm, and 0.1 μm, respectively. And a light extraction efficiency ratio in the case of 1.0 μm (based on the X axis).

제2 비교예(R2)는 예를 들어, 제1 도전형 반도체층(112)의 전체 두께(t1)가 4㎛인 경우 잔존하는 제1 도전형 반도체층의 두께(t2)가 1㎛인 경우의 예이다. In the second comparative example R2, for example, when the total thickness t1 of the first conductivity-type semiconductor layer 112 is 4 μm, the thickness t2 of the remaining first conductivity-type semiconductor layer is 1 μm. Is an example.

실시예에 의하면 잔존하는 제1 도전형 반도체층(112)의 두께가 예를 들어, 약 0.01㎛ 이하인 경우 상대적인 광추출 효율이 현저히 증대되는 것을 볼 수 있다.According to the embodiment, when the thickness of the remaining first conductivity-type semiconductor layer 112 is, for example, about 0.01 μm or less, the relative light extraction efficiency is remarkably increased.

실시예에 의하면 상기 캐버티(C)의 깊이(d)가 상기 잔존하는 제1 도전형 반도체층의 두께(t2) 보다 더 클수록 광추출 효율이 증대될 수 있다.In example embodiments, the light extraction efficiency may increase as the depth d of the cavity C is greater than the thickness t2 of the remaining first conductive semiconductor layer.

실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 의하면 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.According to the light emitting device, the manufacturing method of the light emitting device, and the light emitting device package according to the embodiment, light extraction efficiency can be increased by controlling the current flow.

또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신 뢰성을 향상시킬수 있다.In addition, according to the embodiment, the reliability of the light emitting device may be improved by current spreading.

이하, 도 4 내지 도 8을 참조하여 실시예에 따른 발광소자의 제조방법을 설명한다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. 4 to 8.

먼저, 도 4와 같이 제1 기판(105)을 준비한다. 상기 제1 기판(105)은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(105)에 대해 습식세척을 실시하여 표면의 불순물을 제거할 수 있다.First, as shown in FIG. 4, the first substrate 105 is prepared. The first substrate 105 may be a sapphire (Al 2 O 3 ) substrate, a SiC substrate and the like, but is not limited thereto. Impurities on the surface may be removed by wet cleaning the first substrate 105.

이후, 상기 제1 기판(105) 상에 제1 도전형 반도체층(112), 활성층(114), 제2 도전형 반도체층(116)을 포함하는 발광구조물(110)을 형성한다.Thereafter, a light emitting structure 110 including a first conductivity type semiconductor layer 112, an active layer 114, and a second conductivity type semiconductor layer 116 is formed on the first substrate 105.

상기 제1 도전형 반도체층(112)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(112)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 112 may form an N-type GaN layer using a chemical vapor deposition method (CVD), molecular beam epitaxy (MBE), or sputtering or hydroxide vapor phase epitaxy (HVPE). . In addition, the first conductive semiconductor layer 112 may include a silane containing n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si). The gas SiH 4 may be injected and formed.

이때, 실시예는 상기 제1 기판(105) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(112)을 형성할 수 있다. 예를 들어, 제1 기판(105) 상에 undoped GaN층을 형성하고, n형 GaN층을 형성하여 제1 도전형 반도체층(112)을 형성할 수 있다.In this embodiment, an undoped semiconductor layer (not shown) may be formed on the first substrate 105, and a first conductivity-type semiconductor layer 112 may be formed on the undoped semiconductor layer. . For example, an undoped GaN layer may be formed on the first substrate 105, and an n-type GaN layer may be formed to form the first conductive semiconductor layer 112.

이후, 상기 제1 도전형 반도체층(112) 상에 활성층(114)을 형성한다. 상기 활성층(114)은 제1 도전형 반도체층(112)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(116)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. Thereafter, an active layer 114 is formed on the first conductivity type semiconductor layer 112. The active layer 114 has an energy band inherent in the active layer (light emitting layer) material because electrons injected through the first conductive semiconductor layer 112 and holes injected through the second conductive semiconductor layer 116 formed thereafter meet each other. It is a layer that emits light with energy determined by.

상기 활성층(114)은 에너지 밴드가 서로 다른 질화물 반도체 박막층을 교대로 한 번 혹은 여러 번 적층하여 이루어지는 양자우물구조를 가질 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN, InGaN/InGaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 114 may have a quantum well structure in which nitride semiconductor thin film layers having different energy bands are alternately stacked one or more times. For example, the active layer 114 is injected with trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form an InGaN / GaN, InGaN / InGaN structure. The multi quantum well structure may be formed, but is not limited thereto.

이후, 상기 활성층(114) 상에 제2 도전형 반도체층(116)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(116)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.Thereafter, a second conductive semiconductor layer 116 is formed on the active layer 114. For example, the second conductive semiconductor layer 116 includes p-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg) in the chamber. Bicetyl cyclopentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } is injected to form a p-type GaN layer, but is not limited thereto.

다음으로, 도 5와 같이 상기 발광구조물(110) 상에 제2 전극층(120)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(116) 상에 제2 전극층(120)을 형성할 수 있으나 이에 한정되는 것은 아니다.Next, as shown in FIG. 5, the second electrode layer 120 is formed on the light emitting structure 110. For example, the second electrode layer 120 may be formed on the second conductive semiconductor layer 116, but is not limited thereto.

상기 제2 전극층(120)은 오믹층(미도시), 반사층(122), 결합층(미도시), 전도층(124) 등을 포함할 수 있다. 상기 제2 전극층(120)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.The second electrode layer 120 may include an ohmic layer (not shown), a reflective layer 122, a bonding layer (not shown), a conductive layer 124, and the like. The second electrode layer 120 is a semiconductor substrate in which titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), or impurities are implanted. It may be formed of at least one of.

예를 들어, 상기 제2 전극층(120)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the second electrode layer 120 may include an ohmic layer, and may be formed by stacking a single metal, a metal alloy, a metal oxide, or the like in multiple layers to efficiently inject holes. For example, the ohmic layer may include ITO, IZO (In-ZnO), GZO (Ga-ZnO), AZO (Al-ZnO), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), IrOx, RuOx. At least one of RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO, but is not limited thereto.

또한, 상기 제2 전극층(120)이 반사층(122)을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.In addition, when the second electrode layer 120 includes the reflective layer 122, the second electrode layer 120 may be formed of a metal layer including Al, Ag, or an alloy including Al or Ag. Aluminum or silver can effectively reflect the light generated from the active layer to greatly improve the light extraction efficiency of the light emitting device.

또한, 상기 제2 전극층(120)이 결합층을 포함하는 경우 상기 반사층이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.In addition, when the second electrode layer 120 includes a bonding layer, the reflective layer may function as a bonding layer or form a bonding layer using nickel (Ni), gold (Au), or the like.

또한, 제2 전극층(120)은 전도층(124)을 포함할 수 있다. 만약, 상기 제1 도전형 반도체층(112)이 50㎛ 이상으로 충분히 두꺼운 경우에는 전도층을 형성하는 공정은 생략될 수 있다. 상기 전도층(124)은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 전도층(124)은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe 등일 수 있다. 상기 전도층(124)을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.In addition, the second electrode layer 120 may include a conductive layer 124. If the first conductivity type semiconductor layer 112 is sufficiently thick (50 μm or more), the process of forming the conductive layer may be omitted. The conductive layer 124 may be made of a metal, a metal alloy, or a conductive semiconductor material having excellent electrical conductivity to inject holes efficiently. For example, the conductive layer 124 may be copper (Cu), copper alloy (Cu Alloy) or Si, Mo, SiGe and the like. The conductive layer 124 may be formed using an electrochemical metal deposition method or a bonding method using a eutectic metal.

다음으로 도 6과 같이, 상기 제1 도전형 반도체층(112)이 노출되도록 상기 제1 기판(105)을 제거한다. 상기 제1 기판(105)을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판(105)은 물리적으로 갈아냄으로써 제거될 수도 있다. 상기 제1 기판의 제거는 제1 도전형 반도체층(112) 또는 언도프트 반도체층을 노출시킨다.Next, as illustrated in FIG. 6, the first substrate 105 is removed to expose the first conductivity-type semiconductor layer 112. The method of removing the first substrate 105 may use a high power laser to separate the first substrate or use a chemical etching method. In addition, the first substrate 105 may be removed by physically grinding. The removal of the first substrate exposes the first conductivity type semiconductor layer 112 or the undoped semiconductor layer.

다음으로, 도 7과 같이 상기 발광구조물(110)을 일부 제거하여 캐버티(Cavity)(C)를 형성한다. 예를 들어, 상기 제1 도전형 반도체층(112)을 일부 제거하여 캐버티(C)을 형성할 수 있으나 이에 한정되는 것은 아니다. 상기 캐버티(C)는 움푹들어간 곳, 홈, 도랑, 트렌치 등의 의미를 포함할 수 있다. Next, as shown in FIG. 7, a portion of the light emitting structure 110 is removed to form a cavity C. For example, the cavity C may be formed by partially removing the first conductivity-type semiconductor layer 112, but is not limited thereto. The cavity C may include a recess, a groove, a trench, a trench, and the like.

예를 들어, 이후 형성될 제1 전극(144)의 수직 아래에 해당하는 제1 도전형 반도체층(112)의 일부에 대한 식각을 진행할 수 있다. 캐버티(C)를 형성하기 위한 식각은 건식식각 또는 습식식각으로 진행될 수 있다.For example, etching may be performed on a portion of the first conductivity-type semiconductor layer 112 corresponding to the vertical bottom of the first electrode 144 to be formed later. The etching for forming the cavity C may be performed by dry etching or wet etching.

실시예에 의하면 캐버티(C)가 형성되는 영역에는 전류의 공급이 원활하지 않아 캐버티(C) 하측에서는 발광이 발생하지 않고, 이에 따라 캐버티(C) 상측에 존재하는 제1 전극(144)에 의한 빛의 흡수를 최소화할 수 있다. According to the embodiment, since the current is not smoothly supplied to the region where the cavity C is formed, light emission does not occur below the cavity C, and accordingly, the first electrode 144 existing above the cavity C. The absorption of light by) can be minimized.

다음으로, 도 8과 같이 상기 캐버티(C) 상에 절연체(130)를 형성한다. 예를 들어, SiO2, TiO2, Al2O3, SiN 등의 산화막, 질화막 등을 이용하여 캐버티(C) 상에 절연체(130)를 형성할 수 있다.Next, an insulator 130 is formed on the cavity C as shown in FIG. 8. For example, the insulator 130 may be formed on the cavity C by using an oxide film such as SiO 2 , TiO 2 , Al 2 O 3 , SiN, or a nitride film.

상기 절연체(130)를 형성하는 단계는 상기 캐버티(C)를 메우는 제1 절연체(132)를 형성하는 단계와 상기 제1 절연체(132) 상에 제2 절연체(134)를 형성하는 단계를 포함할 수 있다. 상기 제1 절연체(132)와 상기 제2 절연체(134)은 같은 물질 또는 다른 물질로 형성될 수 있다.Forming the insulator 130 includes forming a first insulator 132 filling the cavity C and forming a second insulator 134 on the first insulator 132. can do. The first insulator 132 and the second insulator 134 may be formed of the same material or different materials.

예를 들어, 상기 캐버티(C)을 메우는 제1 절연체(132)를 형성한다. 예를 들어, SiO2, TiO2, Al2O3, SiN 등의 산화막, 질화막 등을 이용하여 캐버티(C)을 메우는 제1 절연체(131)를 형성한다.For example, a first insulator 132 filling the cavity C is formed. For example, the first insulator 131 filling the cavity C is formed using an oxide film such as SiO 2 , TiO 2 , Al 2 O 3 , SiN, or a nitride film.

이후, 상기 제1 절연체(132) 상에 제2 절연체(134)를 형성할 수 있다. 예를 들어, 제1 절연체(132)를 포함하는 발광구조물(110) 상에 절연물질을 형성 후 패터닝을 통해 제2 절연체(134)를 형성할 수 있으나 이에 한정되는 것은 아니다.Thereafter, a second insulator 134 may be formed on the first insulator 132. For example, the second insulator 134 may be formed through patterning after forming an insulating material on the light emitting structure 110 including the first insulator 132, but is not limited thereto.

이때, 실시예는 상기 제2 절연체(134)의 수평폭이 상기 제1 절연체(132)의 수평폭보다 넓게 형성할 수 있으나 이에 한정되는 것은 아니다. 이에 따라 이후 형성되는 제1 전극(144)이 발광구조물(110)에 직접 접촉되는 것을 방지하고 이를 통해 패드전극으로 부터 공급되는 전자가 패드전극 하측의 발광구조물로 바로 흐르지 않고 패드전극 주변의 제3 전극(142)을 통해 흐름으로써 전류확산이 이루어질 수 있다.At this time, in an embodiment, the horizontal width of the second insulator 134 may be wider than the horizontal width of the first insulator 132, but is not limited thereto. Accordingly, the first electrode 144 formed afterwards is prevented from directly contacting the light emitting structure 110, and thus, electrons supplied from the pad electrode do not flow directly into the light emitting structure below the pad electrode, but instead of the third electrode around the pad electrode. Current spreading may be achieved by flowing through the electrode 142.

한편, 실시예에 의하면 제1 전극(144) 일측의 발광구조물(110) 상에 제3 전극(142)을 형성할 수 있으며 이러한 제3 전극(142)은 제1 전극(144) 형성공정과 동시에 진행될 수 있으나 이에 한정되는 것은 아니다.Meanwhile, according to the exemplary embodiment, the third electrode 142 may be formed on the light emitting structure 110 on one side of the first electrode 144, and the third electrode 142 may be formed at the same time as the first electrode 144 forming process. It may proceed, but is not limited to such.

실시예에 의하면 상기 제1 전극(144)은 상기 캐버티(C)와 공간적으로 오버랩되도록 상기 절연체(130) 상에 형성될 수 있다. 실시예에서 제1 전극(144)의 수직 아래의 캐버티(C) 영역은 전류공급이 원활하지 않아 캐리어(전자 및 홀)의 결합에 의한 빛의 생성은 일어나지 않는다.In an embodiment, the first electrode 144 may be formed on the insulator 130 so as to spatially overlap the cavity C. In the embodiment, the cavity C region below the vertical of the first electrode 144 is not smoothly supplied with current, and thus no light is generated by the combination of carriers (electrons and holes).

또한, 실시예에서 식각된 영역인 캐버티(C)는 절연체(130)로 덮여있어 전류가 흐르지 않고 그 외의 영역으로 전류가 확산된다. 즉, 캐버티는 절연체로 덮여있어 전류차단층(CBL:current blocking layer)의 역할을 한다. 그러므로 효율적인 전류흐름으로 신뢰성 향상뿐만 아니라 제1 전극에 의한 빛의 흡수를 최소화 할 수 있어 광량증가의 효과가 있다.In addition, the cavity C, which is an etched region in the embodiment, is covered with the insulator 130 so that current does not flow, but current is diffused to other regions. In other words, the cavity is covered with an insulator and serves as a current blocking layer (CBL). Therefore, it is possible to minimize the absorption of light by the first electrode as well as to improve reliability by efficient current flow, thereby increasing the amount of light.

실시예에 따른 발광소자, 발광소자의 제조방법 및 발광소자 패키지에 의하면 효율적인 전류흐름(current flow) 조절로 광 추출효율(light extraction efficiency)을 증가시킬 수 있다.According to the light emitting device, the manufacturing method of the light emitting device, and the light emitting device package according to the embodiment, light extraction efficiency can be increased by controlling the current flow.

또한, 실시예에 의하면 전류스프레딩(current spreading)으로 발광소자의 신뢰성을 향상시킬수 있다.Further, according to the embodiment, the reliability of the light emitting device can be improved by current spreading.

도 9는 실시예들에 따른 발광소자가 설치된 발광소자 패키지를 설명하는 도면이다.9 is a view illustrating a light emitting device package in which a light emitting device is installed, according to embodiments.

도 9를 참조하면, 실시예에 따른 발광소자 패키지는 몸체부(200)와, 상기 몸체부(200)에 설치된 제5 전극층(210) 및 제4 전극층(220)과, 상기 몸체부(200)에 설치되어 상기 제5 전극층(210) 및 제4 전극층(220)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(400)가 포함된다.Referring to FIG. 9, the light emitting device package according to the embodiment may include a body part 200, a fifth electrode layer 210 and a fourth electrode layer 220 installed on the body part 200, and the body part 200. The light emitting device 100 is installed at and electrically connected to the fifth electrode layer 210 and the fourth electrode layer 220, and a molding member 400 surrounding the light emitting device 100 is included.

상기 몸체부(200)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.The body part 200 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제5 전극층(210) 및 제4 전극층(220)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제5 전극층(210) 및 제4 전극층(220)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The fifth electrode layer 210 and the fourth electrode layer 220 are electrically separated from each other, and serve to provide power to the light emitting device 100. In addition, the fifth electrode layer 210 and the fourth electrode layer 220 may serve to increase light efficiency by reflecting the light generated from the light emitting device 100, and generated from the light emitting device 100. It may also serve to release heat to the outside.

상기 발광소자(100)는 도 1에 예시된 수직형 타입의 발광소자가 적용될 수 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be a vertical type light emitting device illustrated in FIG. 1, but is not limited thereto.

상기 발광소자(100)는 상기 몸체부(200) 상에 설치되거나 상기 제5 전극층(210) 또는 제4 전극층(220) 상에 설치될 수 있다.The light emitting device 100 may be installed on the body portion 200 or may be installed on the fifth electrode layer 210 or the fourth electrode layer 220.

상기 발광소자(100)는 와이어(300)를 통해 상기 제5 전극층(210) 및/또는 제4 전극층(220)과 전기적으로 연결될 수 있으며, 실시예에서는 수직형 타입의 발광소자(100)가 예시되어 있기 때문에, 하나의 와이어(300)가 사용된 것이 예시되어 있다. 다른 예로서, 상기 발광소자(100)가 수평형 타입의 발광소자인 경우 두개의 와이어(300)가 사용될 수 있으며, 상기 발광소자(100)가 플립칩 방식의 발광소자의 경우 와이어(300)가 사용되지 않을 수도 있다.The light emitting device 100 may be electrically connected to the fifth electrode layer 210 and / or the fourth electrode layer 220 through a wire 300. In this embodiment, the vertical light emitting device 100 is illustrated. As such, one wire 300 is used. As another example, when the light emitting device 100 is a horizontal type light emitting device, two wires 300 may be used. When the light emitting device 100 is a flip chip type light emitting device, the wire 300 may be used. May not be used.

상기 몰딩부재(400)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(400)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 400 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 400 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하 다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 특정하는 권리범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It can be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. And differences relating to such modifications and applications will have to be construed as being included in the scope of rights specified in the appended claims.

도 1은 실시예에 따른 발광소자의 단면도.1 is a cross-sectional view of a light emitting device according to an embodiment.

도 2 및 도 3은 실시예에 따른 발광소자의 발광특성 도표.2 and 3 are light emission characteristics of the light emitting device according to the embodiment.

도 4 내지 도 8은 실시예에 따른 발광소자의 제조방법의 공정 단면도.4 to 8 are cross-sectional views of a method of manufacturing a light emitting device according to the embodiment.

도 9는 실시예에 따른 발광소자 패키지의 단면도.9 is a cross-sectional view of a light emitting device package according to the embodiment.

Claims (20)

제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물;A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; 상기 발광구조물이 일부제거된 캐버티 상에 절연체; 및An insulator on the cavity in which the light emitting structure is partially removed; And 상기 절연체 상에 대응되도록 배치된 패드전극;을 포함하며,A pad electrode disposed to correspond to the insulator; 상기 절연체의 하측은 상기 활성층 위에 위치하며,A lower side of the insulator is located above the active layer, 상기 캐버티는 상기 발광구조물 중 상기 제1 도전형 반도체층의 일부만이 제거되는 캐버티이고,The cavity is a cavity in which only a part of the first conductivity type semiconductor layer of the light emitting structure is removed. 상기 캐버티의 두께는 상기 제1 도전형 반도체층의 일부가 제거된 후 잔존하는 제1 도전형 반도체층의 두께보다 더 큰 발광소자.The thickness of the cavity is greater than the thickness of the first conductive semiconductor layer remaining after the portion of the first conductive semiconductor layer is removed. Light emitting element. 삭제delete 제1 항에 있어서,The method according to claim 1, 상기 절연체는,The insulator is, 상기 캐버티를 메우는 제1 절연체; 및A first insulator filling the cavity; And 상기 제1 절연체 상에 제2 절연체;를 포함하는 발광소자.And a second insulator on the first insulator. 제3 항에 있어서,The method of claim 3, 상기 제2 절연체의 수평폭이 상기 제1 절연체의 수평폭보다 넓게 형성되는 발광소자.And a horizontal width of the second insulator is wider than a horizontal width of the first insulator. 제1 항에 있어서,The method according to claim 1, 상기 제1 도전형 반도체층의 전체 두께가 4㎛인 경우, 상기 잔존하는 제1 도전형 반도체층의 두께는 0.01㎛ 이하인 발광소자.When the total thickness of the first conductive semiconductor layer is 4㎛, the thickness of the remaining first conductive semiconductor layer is 0.01㎛ or less. 제1 항에 있어서,The method according to claim 1, 상기 패드전극 일측의 상기 발광구조물 상에 전극을 포함하는 발광소자.Light emitting device comprising an electrode on the light emitting structure on one side of the pad electrode. 삭제delete 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; 상기 발광구조물을 일부제거하여 캐버티를 형성하는 단계;Removing a portion of the light emitting structure to form a cavity; 상기 캐버티 상에 절연체를 형성하는 단계; 및Forming an insulator on the cavity; And 상기 절연체 상에 대응되도록 패드전극을 형성하는 단계;를 포함하며,And forming a pad electrode to correspond to the insulator. 상기 절연체의 하측은 상기 활성층 위에 위치하고,A lower side of the insulator is located above the active layer, 상기 캐버티는 상기 발광구조물 중 상기 제1 도전형 반도체층의 일부만이 제거되는 캐버티이고,The cavity is a cavity in which only a part of the first conductivity type semiconductor layer of the light emitting structure is removed. 상기 캐버티의 두께는 상기 제1 도전형 반도체층의 일부가 제거된 후 잔존하는 제1 도전형 반도체층의 두께보다 더 큰 발광소자 제조방법.The thickness of the cavity is greater than the thickness of the first conductive semiconductor layer remaining after the portion of the first conductive semiconductor layer is removed. 삭제delete 제8 항에 있어서,The method of claim 8, 상기 절연체를 형성하는 단계는,Forming the insulator, 상기 캐버티를 메우는 제1 절연체를 형성하는 단계; 및Forming a first insulator that fills the cavity; And 상기 제1 절연체 상에 제2 절연체를 형성하는 단계;를 포함하는 발광소자의 제조방법.Forming a second insulator on the first insulator; manufacturing method of a light emitting device comprising a. 제10 항에 있어서,The method of claim 10, 상기 제2 절연체의 수평폭이 상기 제1 절연체의 수평폭보다 넓게 형성되는 발광소자의 제조방법.And the horizontal width of the second insulator is wider than the horizontal width of the first insulator. 제8 항에 있어서,The method of claim 8, 상기 제1 도전형 반도체층의 전체 두께가 4㎛인 경우, 상기 잔존하는 제1 도전형 반도체층의 두께는 0.01㎛ 이하인 발광소자의 제조방법.If the total thickness of the first conductive semiconductor layer is 4㎛, the thickness of the remaining first conductive semiconductor layer is 0.01㎛ or less manufacturing method of the light emitting device. 제8 항에 있어서,The method of claim 8, 상기 패드전극 형성시, When the pad electrode is formed, 상기 발광구조물 상에 전극을 함께 형성하는 발광소자의 제조방법.A method of manufacturing a light emitting device to form an electrode together on the light emitting structure. 제1 도전형 반도체층, 활성층 제2 도전형 반도체층을 포함하는 발광구조물과, 상기 발광구조물이 일부제거된 캐버티 상에 절연체 및 상기 절연체 상에 대응되도록 배치된 패드전극을 포함하는 발광소자; 및A light emitting device including a light emitting structure including a first conductive semiconductor layer and an active layer and a second conductive semiconductor layer, an insulator on a cavity from which the light emitting structure is partially removed, and a pad electrode disposed to correspond to the insulator; And 상기 발광소자가 배치되는 패키지 몸체;를 포함하며,And a package body in which the light emitting device is disposed. 상기 절연체의 하측은 상기 활성층 위에 위치하며,A lower side of the insulator is located above the active layer, 상기 캐버티는 상기 발광구조물 중 상기 제1 도전형 반도체층의 일부만이 제거되는 캐버티이고,The cavity is a cavity in which only a part of the first conductivity type semiconductor layer of the light emitting structure is removed. 상기 캐버티의 두께는 상기 제1 도전형 반도체층의 일부가 제거된 후 잔존하는 제1 도전형 반도체층의 두께보다 더 큰 발광소자 패키지.The thickness of the cavity is greater than the thickness of the first conductive semiconductor layer remaining after the portion of the first conductive semiconductor layer is removed. 제14 항에 있어서,15. The method of claim 14, 상기 제1 도전형 반도체층의 전체 두께가 4㎛인 경우, 상기 잔존하는 제1 도전형 반도체층의 두께는 0.01㎛ 이하인 발광소자 패키지.When the total thickness of the first conductive semiconductor layer is 4㎛, the thickness of the remaining first conductive semiconductor layer is 0.01㎛ or less. 제14 항에 있어서,15. The method of claim 14, 상기 절연체는,The insulator is, 상기 캐버티를 메우는 제1 절연체; 및A first insulator filling the cavity; And 상기 제1 절연체 상에 제2 절연체;를 포함하는 발광소자 패키지.And a second insulator on the first insulator. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층을 포함하는 발광구조물;A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; 상기 발광구조물이 일부 제거된 캐버티에 형성되는 제1 절연체와 상기 제 1 절연체 상에 대응되도록 배치된 패드전극; 및A first insulator formed on the cavity in which the light emitting structure is partially removed, and a pad electrode disposed to correspond to the first insulator; And 상기 발광구조물 상에 형성되는 전극을 포함하고,An electrode formed on the light emitting structure; 상기 패드전극 하부의 제1 영역의 저항은 상기 전극 하부의 제2 영역의 저항보다 크며,The resistance of the first region below the pad electrode is greater than the resistance of the second region below the electrode, 상기 제 1 절연체의 하부에 형성되는 제 2 절연체의 하측은 상기 활성층 위에 위치하며,A lower side of the second insulator formed under the first insulator is located on the active layer, 상기 캐버티는 상기 발광구조물 중 상기 제1 도전형 반도체층의 일부만이 제거되는 캐버티이고,The cavity is a cavity in which only a part of the first conductivity type semiconductor layer of the light emitting structure is removed. 상기 캐버티에 형성되는 제2 절연체의 두께는 상기 제1 도전형 반도체층의 일부가 제거된 후 잔존하는 제1 도전형 반도체층의 두께보다 더 큰 발광소자.The thickness of the second insulator formed in the cavity is greater than the thickness of the first conductive semiconductor layer remaining after the portion of the first conductive semiconductor layer is removed. Light emitting element. 제17 항에 있어서,18. The method of claim 17, 상기 제2 절연체는 상기 제1 도전형 반도체층의 내부에 깊이 방향으로 형성되는, 발광소자.The second insulator is formed in the depth direction inside the first conductivity type semiconductor layer. 제18 항에 있어서,19. The method of claim 18, 상기 제1 도전형 반도체층의 전체 두께가 4㎛인 경우, 상기 잔존하는 제1 도전형 반도체층의 두께는 0.01㎛ 이하인 발광소자.When the total thickness of the first conductive semiconductor layer is 4㎛, the thickness of the remaining first conductive semiconductor layer is 0.01㎛ or less. 삭제delete
KR1020090121123A 2009-12-08 2009-12-08 Light emitting device, method for fabricating the same and light emitting device package KR101172136B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090121123A KR101172136B1 (en) 2009-12-08 2009-12-08 Light emitting device, method for fabricating the same and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121123A KR101172136B1 (en) 2009-12-08 2009-12-08 Light emitting device, method for fabricating the same and light emitting device package

Publications (2)

Publication Number Publication Date
KR20110064484A KR20110064484A (en) 2011-06-15
KR101172136B1 true KR101172136B1 (en) 2012-08-09

Family

ID=44397918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121123A KR101172136B1 (en) 2009-12-08 2009-12-08 Light emitting device, method for fabricating the same and light emitting device package

Country Status (1)

Country Link
KR (1) KR101172136B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237461A (en) * 2000-02-22 2001-08-31 Toshiba Corp Semiconductor light-emitting element
JP2003142727A (en) * 2001-11-07 2003-05-16 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its manufacturing method
JP2005302980A (en) * 2004-04-12 2005-10-27 Rohm Co Ltd Nitride based semiconductor light emitting element and its fabrication process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237461A (en) * 2000-02-22 2001-08-31 Toshiba Corp Semiconductor light-emitting element
JP2003142727A (en) * 2001-11-07 2003-05-16 Matsushita Electric Ind Co Ltd Semiconductor light emitting device and its manufacturing method
JP2005302980A (en) * 2004-04-12 2005-10-27 Rohm Co Ltd Nitride based semiconductor light emitting element and its fabrication process

Also Published As

Publication number Publication date
KR20110064484A (en) 2011-06-15

Similar Documents

Publication Publication Date Title
KR101064053B1 (en) Light emitting device and manufacturing method
KR101007139B1 (en) Light emitting device and method for fabricating the same
KR101007077B1 (en) Light emitting device, light emitting device package and method for fabricating the same
KR101007130B1 (en) Light emitting device and method for fabricating the same
KR100999779B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR100986407B1 (en) Light emitting device and method for fabricating the same
KR101134731B1 (en) Light emitting device and method for fabricating the same
KR100999726B1 (en) Light emitting device and method for fabricating the same
KR101646255B1 (en) Light emitting device, light emitting device package and method for fabricating the light emitting device
KR101154750B1 (en) Light emitting device and method for fabricating the same
KR100986440B1 (en) Light emitting device and method for fabricating the same
KR101300781B1 (en) Light emitting diode having current spreading layer with an opening and light emitting diode package
KR101134802B1 (en) Light emitting device, method for fabricating the same and light emitting device package
CN101834242B (en) Light emitting device
KR101114047B1 (en) Light emitting device and method for fabricating the same
KR101103892B1 (en) Light emitting device and light emitting device package
KR20100122998A (en) Light emitting device and method for fabricating the same
KR20110043282A (en) Light emitting device and method for fabricating the same
KR101206523B1 (en) Light emitting diode having upper and lower fingers and light emitting diode package
KR101081166B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR101172136B1 (en) Light emitting device, method for fabricating the same and light emitting device package
KR101148190B1 (en) Light emitting diode having recesses and light emitting diode package
KR101550951B1 (en) Light emitting device
KR20170071906A (en) Uv light emitting device and light emitting device package
KR102561565B1 (en) Light emitting device and light emitting device package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 8