KR101959378B1 - Manufacturing method for ⅲ-ⅴ compound semiconductor device and semiconductor device thereto - Google Patents
Manufacturing method for ⅲ-ⅴ compound semiconductor device and semiconductor device thereto Download PDFInfo
- Publication number
- KR101959378B1 KR101959378B1 KR1020160109437A KR20160109437A KR101959378B1 KR 101959378 B1 KR101959378 B1 KR 101959378B1 KR 1020160109437 A KR1020160109437 A KR 1020160109437A KR 20160109437 A KR20160109437 A KR 20160109437A KR 101959378 B1 KR101959378 B1 KR 101959378B1
- Authority
- KR
- South Korea
- Prior art keywords
- group
- compound semiconductor
- type
- iii
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 150000001875 compounds Chemical class 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 21
- 229910005542 GaSb Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 6
- 238000006467 substitution reaction Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10328—Gallium antimonide [GaSb]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
실시예들은 기판 상에 제1형 3족-5족 화합물 반도체층을 형성하는 단계 및 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계를 포함하는 3족-5족 화합물 반도체 소자 제조 방법 및 이 제조 방법으로 제조된 3족-5족 화합물 반도체 소자에 관련된다.The embodiments include a step of forming a first type III-V group compound semiconductor layer on a substrate and a step of converting a predetermined portion of the first type III-V group compound semiconductor layer into a second type -5 group compound semiconductor device and a group III-V compound semiconductor device manufactured by the method.
Description
본 발명은 3족-5족 화합물 반도체 소자의 제조 방법 및 그 방법으로 제조된 반도체 소자에 관련되며, 더욱 구체적으로는, 동일한 3족-5족 화합물 반도체 기판에 영역별로 선택적으로 치환 또는 도핑하여 CMOS를 형성하는 제조 방법 및 그 방법으로 제조된 반도체 소자에 관련된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a Group III-V compound semiconductor device and a semiconductor device manufactured by the method, and more particularly, to a method of manufacturing a Group III- And a semiconductor device manufactured by the method.
Si 이후의 차세대 반도체 물질로 III-V(3족-5족) 반도체를 사용하려는 시도가 이루어지고 있다. 도 1a 및 1b는 종래 방식에 따라 제조되는 III-V 반도체 기반의 CMOS 소자를 나타낸다. 도 1a는 적층 및 델타 도핑을 이용하여 3족-5족 CMOS 소자를 구현한 예를 나타내며, 도 1b는 이종의 3족-5족 반도체 소자를 활용한 예를 나타낸다. Attempts have been made to use III-V (III-V-5) semiconductors as a next-generation semiconductor material after Si. Figures 1A and 1B illustrate a III-V semiconductor-based CMOS device fabricated according to a conventional method. FIG. 1A shows an example of implementing a III-V-family CMOS device using stacking and delta doping, and FIG. 1B shows an example using different III-V-group semiconductor devices.
도 1a에서 설명된 델타 도핑을 통한 반도체 소자 제작은, 동일 평면상이 아닌 입체 구조로만 구현할 수 있기 때문에, 복잡하거나 미세한 공정을 수행할 수 없는 문제점이 존재한다.The fabrication of a semiconductor device through delta doping described in FIG. 1A can be realized only by a three-dimensional structure other than the same plane, so that there is a problem that a complex or minute process can not be performed.
도 1b를 참조하면, 반도체 소자로서 일 부분은 InGaSb를 이용하고 다른 부분은 InAs를 이용하고 있다. 도 1b 의 방식은 각각의 물질을 개별적으로 형성해야 하며, 이를 위해서 증착 및 제거 공정이 수회 반복되어야 하므로 소자 제작 전체 공정이 더 복잡하고 단가가 상승하는 문제점이 존재한다.Referring to FIG. 1B, one part of the semiconductor device uses InGaSb and the other part uses InAs. In the method of FIG. 1B, each of the materials must be separately formed, and the deposition and removal processes must be repeated several times, thereby complicating the entire fabrication process of the device and raising the unit cost.
위와 같은 문제점을 해결하기 위해서, 3족-5족 화합물 반도체 소자를 제작함에 있어서, 동일 평면 상에 선택적으로 반도체 타입을 전환할 수 있고, 공정이 단순화 되고, 미세한 공정이 가능한 제조 방법이 요구된다.In order to solve the above problems, there is a need for a manufacturing method capable of selectively switching a semiconductor type on the same plane, simplifying the process, and performing a fine process in manufacturing a Group 3-V compound semiconductor device.
본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자 제조 방법은 기판 상에 제1형 3족-5족 화합물 반도체층을 형성하는 단계 및 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계를 포함한다.The method for manufacturing a Group III-V compound semiconductor device according to an embodiment of the present invention includes the steps of forming a first type III-V group compound semiconductor layer on a substrate, To a second type.
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에 5족 물질을 도핑 또는 치환하는 단계를 포함할 수 있다.In one preferred embodiment, the step of converting a predetermined portion of the first-type Group 3-V-group compound semiconductor layer into the second-type group comprises the steps of: depositing a
바람직한 일 실시예에서, 상기 소정 부분에 5족 물질을 도핑 또는 치환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층을 부분적으로 마스킹함으로써, 상기 소정 부분에 5족 물질을 도핑 또는 치환하는 단계를 포함할 수 있다.In a preferred embodiment, the step of doping or replacing the
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에 대하여, 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족 원소보다 낮은 원자번호를 갖는 5족 물질로 치환하는 단계를 포함할 수 있다.In a preferred embodiment, the step of converting a predetermined portion of the first-type Group 3-V-group compound semiconductor layer into the second-type group includes the steps of: Type Group III-V compound semiconductor layer with a
바람직한 일 실시예에서, 상기 5족 물질은 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족원소 보다 낮은 원자번호를 갖는 것일 수 있다.In one preferred embodiment, the
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체는, GaSb이고, 상기 5족 물질은 As 및 P 중 적어도 하나일 수 있다.In one preferred embodiment, the first type III-V-5 group compound semiconductor is GaSb, and the Group V material may be at least one of As and P.
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체층을 제1영역, 제2영역 및 제3영역으로 패터닝하는 단계를 더 포함하고, 상기 제1 영역 및 제3 영역 사이에 제2영역이 배치되고, 상기 제1 영역 및 상기 제3 영역은 제2형으로 변환될 수 있다.In one preferred embodiment, the method further comprises the step of patterning the first type III-V-5 Group compound semiconductor layer into a first region, a second region and a third region, 2 region, and the first region and the third region may be converted into a second type.
바람직한 일 실시예에서, 상기 제1형은 P형이고 상기 제2형은 N형이거나, 상기 제1형은 N형이고 상기 제2형은 P형일 수 있다.In a preferred embodiment, the first type is P-type and the second type is N-type, or the first type is N-type and the second type is P-type.
본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자는 상술한 제조 방법으로 제조될 수 있다.The Group III-V compound semiconductor device according to one embodiment of the present invention can be manufactured by the above-described manufacturing method.
본 발명의 일 실시예에 따르면, 3족-5족 화합물 반도체 소자 공정을 Si 공정과 유사한 수준으로 획기적으로 단순화할 수 있다. According to an embodiment of the present invention, the process of group III-V compound semiconductor devices can be dramatically simplified to a level similar to that of the Si process.
특히, 본 발명의 일 실시예에 따르면, Si 반도체와 동일하게 동일 평면 상에 선택적으로 반도체 타입을 전환하여 반도체 소자(예컨대 CMOS)를 구현할 수 있기 때문에, 미세화 및 공정 단순화가 가능하게 된다.In particular, according to one embodiment of the present invention, semiconductor devices (for example, CMOS) can be implemented by selectively switching semiconductor types on the same plane as Si semiconductors, thereby enabling miniaturization and process simplification.
도 1a 및 1b는 종래 방식에 따라 제조되는 III-V 반도체 기반의 CMOS 소자를 나타낸다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 단면도이다.
도 3a 내지 3c는 본 발명의 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다.
도 4a 내지 4c는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다.
도 5a 내지 5e는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다.Figures 1A and 1B illustrate a III-V semiconductor-based CMOS device fabricated according to a conventional method.
2A to 2C are cross-sectional views illustrating a method of fabricating a Group III-V compound semiconductor device according to an embodiment of the present invention.
3A to 3C are perspective views illustrating a method of fabricating a Group III-V compound semiconductor device according to another embodiment of the present invention.
4A to 4C are perspective views illustrating a method of fabricating a Group III-V compound semiconductor device according to another embodiment of the present invention.
5A to 5E are perspective views illustrating a method of fabricating a Group III-V compound semiconductor device according to another embodiment of the present invention.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises ", or" having ", or the like, specify that there is a stated feature, number, step, operation, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be construed as meaning consistent with meaning in the context of the relevant art and are not to be construed as ideal or overly formal in meaning unless expressly defined herein . Like reference numerals in the drawings denote like elements. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention. In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 단면도이다. 도 2a를 참조하며, 본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자(100)의 제조 방법은 기판(110) 상에 제1형 3족-5족 화합물 반도체층(120)을 형성하는 단계를 포함한다. 기판(110)과 3족-5족 화합물 반도체층(120) 사이에는 버퍼층(미도시)이 형성될 수도 있다.2A to 2C are cross-sectional views illustrating a method of fabricating a Group III-V compound semiconductor device according to an embodiment of the present invention. Referring to FIG. 2A, a method of manufacturing a Group III-V
그 후, 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(120 B)은 제2형으로 변환될 수 있다. 나머지 일 부분(120A)은 여전히 제1형을 유지할 수 있다. Then, the predetermined
상술한 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(120B)을 제2형으로 변환하기 위해서, 소정 부분(120B)에 대하여 치환 또는 도핑이 적용될 수 있다. 여기서 제1형과 제2형은 서로 다른 타입으로 P형 또는 N형일 수 있다. 예컨대 상기 제1형은 P형이고 상기 제2형은 N형이거나, 상기 제1형은 N형이고 상기 제2형은 P형일 수 있다.Substitution or doping may be applied to the predetermined
도 2b를 참조하면 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(120B)을 제외한 나머지 부분(120A)을 마스크(130)를 이용하여 마스킹할 수 있다. 그 후, 소정 부분(120B)에 대하여 5족 물질(140)을 도핑할 수 있다. 또는 소정 부분(120B)에 대하여 제1형 3족-5족 화합물 반도체층의 5족 원소를 다른 5족 물질로 치환할 수 있다.Referring to FIG. 2B, the
여기서 도핑되거나 치환되는 5족 물질(140)은 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족 원소보다 낮은 원자번호를 갖는 5족 물질일 수 있다.Here, the
예컨대, 제1형 3족-5족 화합물 반도체층(120)이 GaSb인 경우, 도핑되거나 치환되는 5족 물질은 Sb보다 낮은 원자번호를 갖는 As 및 P 중 적어도 하나일 수 있다. 도 2 b를 참조하면, 5족 물질(140)으로 As를 주입한 경우, 소정 부분(121)은 제2형 GaAsSb가 될 수 있다. For example, when the first type III-V group
또는 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(150)에 있어서 GaSb가 GaAs로 치환될 수도 있다. 일 예에서, 치환 공정은 상기 소정 부분(150)을 개방(open) 하고 나머지 영역은 마스킹(close)한 상태에서 As 분위기 또는 As를 포함하는 반응물질(reactant)을 분사하여 이루어질 수 있다, 이에 따라서 상기 소정 부분(150)은 GaSb가 As분위기에 노출되어 Sb가 As로 치환되고 Sb는 기화될 수 있다. Alternatively, GaSb may be substituted for GaAs in the
그 결과, 제1형 3족-5족 화합물 반도체층(120)은 제1형 3족-5족 화합물 반도체층(120)과 제2형 3족-5족 화합물 반도체층(150)으로 동일 평면상에 분리되어 형성될 수 있다.As a result, the first type III-V group
도 3a 내지 3c는 본 발명의 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다. 도 3a를 참조하면, 3족-5족 화합물 반도체 소자의 제조 방법은 제1형 3족-5족 화합물 반도체층(120)을 제1영역(121), 제2영역(122) 및 제3영역(123)으로 패터닝할 수 있다. 여기서 제1 영역(121) 및 제3 영역 (123)사이에 제2영역(122)이 배치되고, 제1 영역(121) 및 상기 제3 영역(123)은 제2형으로 변환될 수 있다. 또한 제2영역(122)은 제1 및 제3 영역에 비하여 좁은 폭을 가질 수도 있다. 한편 도 3a에서는 기판(110)과 제1형 3족-5족 화합물 반도체층(120) 사이에 버퍼층(111)이 배치되어 있다.3A to 3C are perspective views illustrating a method of fabricating a Group III-V compound semiconductor device according to another embodiment of the present invention. Referring to FIG. 3A, a method for manufacturing a Group III-V compound semiconductor device includes forming a first type III-V group
제1 영역(121) 및 상기 제3 영역(123)을 제2형으로 변환하기 위해서, 도 3b에 도시된 바와 같이 제2 영역(122)을 마스킹 처리하고, 상술한 5족 물질(140)을 주입하여 제1형 3족-5족 화합물 반도체층(120)을 제2형으로 변환시킬 수 있다. 그 결과 도 3c에 도시된 것과 같이, NPN BJT 소자를 제작할 수도 있다. 도 3c에 서 제1 영역은 콜렉터, 제2 영역은 베이스, 제3 영역은 이미터로 동작할 수 있다.In order to convert the
도 4a 내지 4c는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다. 도 4a를 참조하면, 기판(110) 상에 제1형 3족-5족 화합물 반도체층(120)을 형성할 수 있다. 제1형 3족-5족 화합물 반도체층(120)은 복수개의 부분(120A,120B)으로 분리될 수 있다. 복수개의 부분 중 일부(120B)를 제2형 3족-5족 화합물 반도체로 변환하기 위해서 상술한 바와 같이 도핑 또는 치환이 수행될 수 있다.4A to 4C are perspective views illustrating a method of fabricating a Group III-V compound semiconductor device according to another embodiment of the present invention. Referring to FIG. 4A, a first type III-V group
도핑 또는 치환을 위해서, 도 4b에 도시된 바와 같이 제1형 3족-5족 화합물 반도체층(120)의 일 부분(제2형으로 변환되지 않는 부분, 120A)을 밀봉(차단)하고 5족 물질을 주입할 수 있다. 본 명세서에서 설명되는 도핑 또는 치환을 위한 5족 물질의 주입은 원자층증착법, 화학기상증착, 물리증착 등 임의의 증차방식이 이용될 수 있다. 일 예에서 밀봉하는 단계는, 절역막(예컨대 산화물 측) 또는 3족-5족 화합물 반도체로 구성된 버퍼층을 형성하고, 상기 일 부분만을 덮도록 패터닝하는 단계를 포함할 수 있다. 그러나 본 발명이 이와 같은 방법에 제한되는 것은 아니다.(Part that is not converted to the second type) 120A of the first type III group-V group
여기서 상기 5족 물질(140)은 상술한 바와 같이 제1형 3족-5족 화합물 반도체층(120)의 5족 원소보다 낮은 원자번호를 갖는 물질이다. 그 결과 도 4c에 도시된 바와 같이 동일한 평면에 제1형 및 제2형 3족-5족 화합물 반도체가 형성될 수 있다. 도 4a 내지 4c에서는 설명이 명확해 지도록 제1형 3족-5족 화합물 반도체층(120)이 제1형 GaSb이고, 제2형 3족-5족 화합물 반도체(150)는 GaAsSb인 것으로 도시되었으나 이에 본 발명이 제한되는 것이 아니다.Here, the
도 5a 내지 5e는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다. 도 5a를 참조하면 제1형 3족-5족 화합물 반도체층(120) 제2 기판(160)이 형성될 수 있다. 그 후 도 5b에서와 같이 제2 기판(160)의 적어도 일부분은 제거될 수 있다. 제2 기판(160)이 제거된 부분(161)은 제1형 3족-5족 화합물 반도체층(120)이 노출된다. 도 5c를 참조하면, 제1형 3족-5족 화합물 반도체층(120)의 일 부분이 노출된 상태에서, 5족 물질(140)을 주입하여 노출된 부분의 제1형 3족-5족 화합물 반도체층(120)이 제2형으로 변환될 수 있다.5A to 5E are perspective views illustrating a method of fabricating a Group III-V compound semiconductor device according to another embodiment of the present invention. Referring to FIG. 5A, a
도 5d를 참조하면, 제1형 3족-5족 화합물 반도체층(120) 중 제2 기판(160)이 위치한 부분은 여전히 제1형을 유지하고, 노출된 부분은 제2형으로 변환되어 있다. Referring to FIG. 5D, the portion of the first type III-V group
그 후, 도 5e에서와 같이 제거된 부분(161)에 게이트 물질(170)을 형성하여 트랜지스터를 생성할 수도 있다.Thereafter, a
본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자는 상술한 제조 방법으로 제조될 수 있다.The Group III-V compound semiconductor device according to one embodiment of the present invention can be manufactured by the above-described manufacturing method.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. However, it should be understood that such modifications are within the technical scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (9)
상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제1형과 다른 제2형으로 변환하여 상기 제1형 3족-5족 화합물 반도체층과 동일 평면 상에 위치하는 제2형 3족-5족 화합물 반도체층을 형성하는 단계를 포함하되,
상기 제2형 3족-5족 화합물 반도체층을 형성하는 단계는,
상기 제1형 3족-5족 화합물 반도체층을 부분적으로 마스킹함으로써 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에, 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족 원소보다 낮은 원자번호를 갖는 5족 물질을 치환 또는 도핑하여 상기 제2형 3족-5족 화합물 반도체층을 형성하는 단계를 포함하고,
상기 제2형 3족-5족 화합물 반도체층은 3족-5족x-5족y (x+y=1) 화합물 반도체층인 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
Forming a first type III-V-V group compound semiconductor layer on a substrate; And
Group-III compound semiconductors is converted into a second type that is different from the first type and a second type 3 < RTI ID = 0.0 > 3 < / RTI > Group-VI compound semiconductor layer,
The step of forming the Group 3-VI-5 compound semiconductor layer includes:
Group compound semiconductor layer is partially masked to form a first group III-V compound semiconductor layer and a second group III-V compound semiconductor layer in a predetermined portion of the first-type III- Group-III compound semiconductor layer by substituting or doping a Group-5 material having an atomic number lower than that of Group-III-V compound semiconductors,
Wherein the second type III- V group compound semiconductor layer is a III- V group X- 5 group y (x + y = 1) compound semiconductor layer.
상기 제1형 3족-5족 화합물 반도체는, GaSb이고,
상기 5족 물질은 As 및 P 중 적어도 하나이며,
상기 5족x는 Sb, 상기 5족y는 As 및 P 중 적어도 하나인 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
The method according to claim 1,
The first type III-V group compound semiconductor is GaSb,
Wherein the Group 5 material is at least one of As and P,
Wherein the fifth group x is at least one of Sb and the fifth group y is at least one of As and P. 6. The Group 3-5 compound semiconductor device of claim 1,
상기 제2형 3족-5족 화합물 반도체층을 형성하는 단계는
상기 제1형 3족-5족 화합물 반도체층을 제1 영역, 제2 영역 및 제3 영역으로 패터닝하는 단계를 더 포함하고,
상기 제1 영역 및 제3 영역 사이에 상기 제2 영역이 배치되고,
상기 제1 영역 및 상기 제3 영역은 상기 제2형 3족-5족 화합물 반도체층으로 변환되고, 상기 제2 영역은 상기 제1 형 3족-5족 화합물 반도체층으로 유지되는 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
The method according to claim 1,
The step of forming the Group 3-VI-5 compound semiconductor layer
Patterning the first type III group-V group compound semiconductor layer into a first region, a second region, and a third region,
The second region is disposed between the first region and the third region,
The first region and the third region are converted into the second type III-V group compound semiconductor layer, and the second region is held by the first type III-V group compound semiconductor layer. 3 group-5 group compound semiconductor device.
상기 제1형은 P형이고 상기 제2형은 N형이거나,
상기 제1형은 N형이고 상기 제2형은 P형인 것을 특징으로 하는3족-5족 화합물 반도체 소자 제조 방법.
The method according to claim 1,
The first type is P type, the second type is N type,
Wherein the first type is an N-type and the second type is a P-type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160109437A KR101959378B1 (en) | 2016-08-26 | 2016-08-26 | Manufacturing method for ⅲ-ⅴ compound semiconductor device and semiconductor device thereto |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160109437A KR101959378B1 (en) | 2016-08-26 | 2016-08-26 | Manufacturing method for ⅲ-ⅴ compound semiconductor device and semiconductor device thereto |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180023686A KR20180023686A (en) | 2018-03-07 |
| KR101959378B1 true KR101959378B1 (en) | 2019-03-19 |
Family
ID=61688739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160109437A KR101959378B1 (en) | 2016-08-26 | 2016-08-26 | Manufacturing method for ⅲ-ⅴ compound semiconductor device and semiconductor device thereto |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101959378B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102060383B1 (en) | 2018-02-23 | 2019-12-30 | 한국과학기술연구원 | Iii-v compound semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014938A (en) * | 2000-04-26 | 2011-01-20 | Osram Opto Semiconductors Gmbh | Light emitting semiconductor element and method of manufacturing light emitting semiconductor element |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3985312B2 (en) * | 1997-12-02 | 2007-10-03 | 昭和電工株式会社 | Method for manufacturing group III nitride semiconductor layer |
| US7429747B2 (en) | 2006-11-16 | 2008-09-30 | Intel Corporation | Sb-based CMOS devices |
| US8158964B2 (en) * | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
| US8253167B2 (en) | 2010-01-26 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming antimony-based FETs monolithically |
| KR20130038829A (en) * | 2010-04-06 | 2013-04-18 | 코비오 인코포레이티드 | Epitaxial structures, methods of forming the same, and devices including the same |
-
2016
- 2016-08-26 KR KR1020160109437A patent/KR101959378B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014938A (en) * | 2000-04-26 | 2011-01-20 | Osram Opto Semiconductors Gmbh | Light emitting semiconductor element and method of manufacturing light emitting semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180023686A (en) | 2018-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210028016A1 (en) | Semiconductor structure having sets of iii-v compound layers and method of forming | |
| JP6600918B2 (en) | Tunnel field effect transistor | |
| US8188513B2 (en) | Nanowire and larger GaN based HEMTS | |
| CN102412265A (en) | Method for preventing semiconductor layer mix and laminated structure | |
| US9929239B2 (en) | Semiconductor device and method of fabricating the same | |
| US8053345B2 (en) | Method for fabricating field effect transistor using a compound semiconductor | |
| US20200135478A1 (en) | Semiconductor arrangement and method of manufacture | |
| KR101397334B1 (en) | Transistors, Semiconductor Devices, and Methods of Manufacture Thereof | |
| US9275854B2 (en) | Compound semiconductor integrated circuit and method to fabricate same | |
| CN109860022B (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR930011474B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101959378B1 (en) | Manufacturing method for ⅲ-ⅴ compound semiconductor device and semiconductor device thereto | |
| JP5663210B2 (en) | Method for manufacturing group III-V processed substrate and group III-V processed substrate | |
| JP2014053418A (en) | Semiconductor device | |
| US6803259B2 (en) | Silicon controlled rectifier for sige process, manufacturing method thereof and integrated circuit including the same | |
| CN103227192B (en) | The method of Semiconductor substrate, formation Semiconductor substrate and integrated circuit | |
| US9508873B2 (en) | Schottky diode and method of fabricating the same | |
| CN108933137B (en) | Static random access memory and manufacturing method thereof | |
| US10833187B2 (en) | Low resistance contact interlayer for semiconductor devices | |
| KR940006690B1 (en) | Semiconductor device | |
| JPH0513446A (en) | Compound semiconductor device | |
| JP2000349244A (en) | Semiconductor device and manufacture thereof | |
| US20230126870A1 (en) | Transistor device and gate structure | |
| KR101184321B1 (en) | Field Effect Transistor and manufacturing method for the same | |
| US10446544B2 (en) | Enhancement-mode/depletion-mode field-effect transistor GAN technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |