KR101954287B1 - 아날로그 전치 왜곡기 코어 모듈 및 아날로그 전치 왜곡기 시스템 - Google Patents
아날로그 전치 왜곡기 코어 모듈 및 아날로그 전치 왜곡기 시스템 Download PDFInfo
- Publication number
- KR101954287B1 KR101954287B1 KR1020177012682A KR20177012682A KR101954287B1 KR 101954287 B1 KR101954287 B1 KR 101954287B1 KR 1020177012682 A KR1020177012682 A KR 1020177012682A KR 20177012682 A KR20177012682 A KR 20177012682A KR 101954287 B1 KR101954287 B1 KR 101954287B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- module
- radio frequency
- output
- envelope
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 126
- 230000001934 delay Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 238000012549 training Methods 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000013519 translation Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 145
- 238000001914 filtration Methods 0.000 description 76
- 238000010586 diagram Methods 0.000 description 38
- 230000008878 coupling Effects 0.000 description 26
- 238000010168 coupling process Methods 0.000 description 26
- 238000005859 coupling reaction Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 101100478187 Arabidopsis thaliana MOS4 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 101150117787 outL gene Proteins 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 APD 코어 모듈 및 APD 시스템을 개시하며 통신 분야에 관한 것이다. 상기 APD 코어 모듈은 무선 주파수 지연 모듈, 포락 모듈, 및 콘택트 매트릭스 모듈을 포함한다. 상기 무선 주파수 지연 모듈은, 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호에 따라, 지연이 상이한 복수의 무선 주파수 지연 신호를 생성하고, 각각의 무선 주파수 지연 신호를 상기 콘택트 매트릭스 모듈에 출력하도록 구성된다. 상기 포락 모듈은, 상기 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호에 대해 포락 검출을 수행하여 지연 상이한 복수의 포락 신호를 취득하고, 각각의 포락 신호를 상기 콘택트 매트릭스 모듈에 출력하도록 구성된다. 상기 콘택트 매트릭스 모듈은, 각각의 무선 주파수 지연 신호, 각각의 포락 신호, 및 외부로부터의 전치 왜곡 계수를 수신하고, 상기 전치 왜곡 계수, 각각의 무선 주파수 지연 신호 및 각각의 포락 신호에 따라 전치 왜곡 신호를 생성하도록 구성된다. 본 발명에 따르면, PA에 의해 생성되는 왜곡이 효과적으로 상쇄될 수 있다
Description
본 발명은 통신 분야에 관한 것으로, 특히 아날로그 전치 왜곡기 코어 모듈 및 아날로그 전치 왜곡기 시스템에 관한 것이다.
전력 증폭기(power amplifier, PA)는 일반적으로 통신 분야에 적용되는, 신호 전력을 증폭하는 증폭기이다. 예를 들어, 통신 분야의 기지국에서, PA는 일반적으로 송신될 신호의 전력을 증폭하는 데 사용된다. 그러나 기지국에서, PA의 송신 왜곡은, PA가 증폭을 수행한 후에 취득되는 송신 신호의 왜곡을 야기한다. 이것은 통신 품질에 영향을 미친다.
통신 품질을 보장하기 위해, 아날로그 전치 왜곡기 시스템이 현재, PA가 증폭을 수행한 후에 취득되는 신호의 왜곡을 제거하기 위해, PA에 의해 생성되는 왜곡을 보정하는 데 사용된다. 아날로그 전치 왜곡기 시스템은 마스터 지연 모듈, 아날로그 전치 왜곡기(analog predistorter, APD) 코어 모듈 및 APD 트레이닝 모듈(training module)을 포함한다. 마스터 지연 모듈의 입력단, APD 코어 모듈의 제1 입력단 및 APD 트레이닝 모듈의 제1 입력단은 모두 아날로그 전치 왜곡기 시스템의 입력단에 연결된다. 마스터 지연 모듈의 출력단과 APD 코어 모듈의 출력단은 PA의 입력단에 개별적으로 연결된다. PA의 출력단은 APD 트레이닝 모듈의 제2 입력단에 연결된다. APD 트레이닝 모듈의 출력단은 APD 코어 모듈의 제2 입력단에 연결된다.
아날로그 전치 왜곡기 시스템의 입력단은 외부로부터 무선 주파수 신호를 수신하고, 무선 주파수 신호를 마스터 지연 모듈, APD 코어 모듈 및 APD 트레이닝 모듈로 개별적으로 송신한다. 마스터 지연 모듈은 무선 주파수 신호를 지연시켜 마스터 지연 신호를 취득하고, 마스터 지연 신호를 PA에 출력한다. PA는 자신이 생성한 송신 신호에 대해 커플링을 수행하여 일부 송신 신호를 취득하고, 그 일부 송신 신호를 APD 트레이닝 모듈로 전송한다. APD 트레이닝 모듈은 무선 주파수 신호 및 PA에 의해 생성된 송신 신호에 따라 전치 왜곡 계수(predistortion coefficient)를 계산하고, 전치 왜곡 계수를 APD 코어 모듈에 전송한다. APD 코어 모듈은 무선 주파수 신호 및 전치 왜곡 계수에 따라 전치 왜곡 신호를 생성하고, 전치 왜곡 신호를 PA에 전송한다. PA는 전치 왜곡 신호와 마스터 지연 신호를 혼합하여 취득된 혼합 신호를 증폭하여, 송신 신호를 취득한다.
APD 트레이닝 모듈은 무선 주파수 신호 및 PA에 의해 출력된 송신 신호에 따라 전치 왜곡 계수를 계산하고 조정한다. APD 트레이닝 모듈에 의해 생성되는 전치 왜곡 계수가 충분히 정확할 때, APD 코어 모듈에 의해 생성되는 전치 왜곡 신호는 PA에 의해 생성되는 왜곡을 정확하게 상쇄(offset)할 수 있으므로, PA에 의해 출력되는 송신 신호가 무선 주파수 신호와 거의 동일할 수 있도록 한다 .
본 발명을 구현하는 과정에서, 본 발명자는 종래기술이 적어도 다음과 같은 문제점을 가지고 있음을 발견하였다:
전술한 아날로그 전치 왜곡 시스템에서, PA가 APD 코어 모듈에 대응하지 않는 왜곡 특성이 있는 경우, PA에 의해 생성된 왜곡은 효과적으로 상쇄될 수 없다.
전술한 문제를 해결하기 위해, 본 발명의 실시예는 아날로그 전치 왜곡기 코어 모듈 및 아날로그 전치 왜곡기 시스템을 제공한다. 그 기술적 방안은 다음과 같다:
제1 측면에 따르면, 아날로그 전치 왜곡기(analog predistorter, APD) 코어 모듈이 제공되며, 상기 APD 코어 모듈은,
무선 주파수 지연 모듈, 포락 모듈(envelope module), 및 콘택트 매트릭스 모듈(contact matrix module)을 포함하고, 상기 콘택트 매트릭스 모듈은 상기 무선 주파수 지연 모듈과 상기 포락 모듈 모두에 연결되며;
상기 무선 주파수 지연 모듈은, 피드포워드 무선 주파수 신호(feed-forward radio frequency signal)를 수신하고, 상기 피드포워드 무선 주파수 신호에 따라, 상이한 지연을 가지는 복수의 무선 주파수 지연 신호를 생성하고, 각각의 무선 주파수 지연 신호를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 포락 모듈은, 상기 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호에 대해 포락 검출(envelope detection)을 수행하여 지연 상이한 복수의 포락 신호를 취득하고, 각각의 포락 신호를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 콘택트 매트릭스 모듈은, 각각의 무선 주파수 지연 신호, 각각의 포락 신호, 및 외부로부터의 전치 왜곡 계수(predistortion coefficient)를 수신하고, 상기 전치 왜곡 계수, 각각의 무선 주파수 지연 신호 및 각각의 포락 신호에 따라 전치 왜곡 신호(predistortion signal)를 생성하도록 구성된다.
제1 측면을 참조하여, 제1 측면의 제1 가능한 구현 방식에서, 상기 무선 주파수 지연 모듈은 복수의 무선 주파수 지연 유닛(radio frequency delay unit, RFD)을 포함하고, 상기 복수의 무선 주파수 지연 유닛(RFD)은 각각 RFD0, RFD1, ..., 및 RFDN-1이며, N은 미리 설정된 비선형 모델 매트릭스의 열(column)의 개수이고;
상기 RFD0, 상기 RFD1, ..., 및 상기 RFDN-1은 순차적으로 직렬로 연결되고, 상기 RFD0, 상기 RFD1, ..., 및 상기 RFDN-1 중의 각각의 RFD의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 RFD0은 피드포워드 무선 주파수 신호 
를 수신하고, 상기 피드포워드 무선 주파수 신호 
를 지연시켜 제1 무선 주파수 지연 신호 
를 취득하고, 상기 제1 무선 주파수 지연 신호 
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 RFDn은 상기 RFDN-1에 의해 출력되는 제n 무선 주파수 지연 신호 
을 수신하고, 상기 제n 무선 주파수 지연 신호 
를 지연시켜 제(n+1) 무선 주파수 지연 신호 
을 취득하고, 상기 제(n+1) 무선 주파수 지연 신호 
을 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=1, 2, ..., N-1이다.
제1 측면 또는 제1 측면의 제1 가능한 구현 방식을 참조하여, 제1 측면의 제2 가능한 구현 방식에서, 상기 포락 모듈은 포락 검출기 유닛(envelope detector unit, ED) 및 복수의 포락 지연 유닛(envelope delay unit, BBD)을 포함하고, 상기 복수의 BBD는 각각 BBD1, BBD2, ..., 및 BBDM-1이며, M은 상기 미리 설정된 비선형 모델 매트릭스의 행(row)의 개수이고;
상기 ED의 출력단은 상기 BBD1의 입력단에 연결되고, 상기 BBD1, 상기 BBD2, ..., 및 상기 BBDM은 순차적으로 직렬로 연결되고, 상기 BBD1, 상기 BBD2, ..., 및 상기 BBDM-1 중의 각각의 BBD의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 ED는 상기 피드포워드 무선 주파수 신호 
를 수신하고, 상기 피드포워드 무선 주파수 신호 
에 대해 포락 검출을 수행하여 제1 포락 신호 
를 취득하고, 상기 제1 포락 신호 
를 상기 BBD1 및 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 BBD1은 상기 제1 포락 신호 
를 지연시켜 제2 포락 신호 
를 취득하고, 상기 제2 포락 신호 
를 상기 BBD2 및 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 BBDm은 상기 BBDm-1에 의해 출력되는 제m 포락 신호 
을 수신하고, 상기 제m 포락 신호 
을 지연시켜 제(m+1) 포락 신호 
를 취득하고, 상기 제(m+1) 포락 신호 
를 상기 BBDm+1 및 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, m=2, 3, ..., M-2이고;
상기 BBDM-1은 상기 BBDM-2에 의해 출력되는 제(M-1) 포락 신호 
를 수신하고, 상기 제(M-1) 포락 신호 
를 지연시켜 제M 포락 신호 
를 취득하고, 상기 제M 포락 신호 
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성된다.
제1 측면을 참조하여, 제1 측면의 제3 가능한 구현 방식에서, 상기 포락 모듈은 복수의 포락 검출기 유낫(ED)을 포함하고, 상기 복수의 ED은 각각 ED0, ED1, ..., 및 EDN-1이며, N은 미리 설정된 비선형 모델 매트릭스(nonlinear model matrix)의 열의 개수이고;
상기 ED0의 입력단은 상기 피드포워드 무선 주파수 신호를 수신하도록 구성되고, 상기 ED0의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 EDn의 입력단은 상기 무선 주파수 지연 모듈의 출력단에 연결되고, 상기 EDn의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며, n=1, 2, ..., N-1이고;
상기 EDn은 제(n+1) 무선 주파수 지연 신호 
을 수신하고, 상기 제(n+1) 무선 주파수 지연 신호
에 대해 포락 검출을 수행하여 제(n+1) 포락 신호 
를 취득하고, 상기 제(n+1) 포락 신호 
을 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=0, 1, ..., N-1이다.
제1 측면을 참조하여, 제1 측면의 제4 가능한 구현 방식에서, 상기 포락 모듈은 복수의 포락 검출기 유닛(ED) 및 BBD를 포함하고, 상기 복수의 ED는 각각 ED0, ED1, ..., 및 EDN이며, N은 미리 설정된 비선형 모델 매트릭스의 열의 개수이고;
상기 ED0의 입력단은 상기 피드포워드 무선 주파수 신호를 수신하도록 구성되고, 상기 ED0의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 EDn의 입력단은 상기 무선 주파수 지연 모듈의 출력단에 연결되고, 상기 EDn의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며, n=1, 2, ..., N이며;
상기 BBD의 입력단은 상기 EDN의 출력단에 연결되고, 상기 BBD의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 ED0은 상기 피드포워드 무선 주파수 신호 
를 수신하고, 상기 피드포워드 무선 주파수 신호 
에 대해 포락 검출을 수행하여 제1 포락 신호 
를 취득하고, 상기 제1 포락 신호 
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 EDn은 제n 무선 주파수 지연 신호 
을 수신하고, 상기 제n 무선 주파수 지연 신호 
에 대해 포락 검출을 수행하여 제(n+1) 포락 신호 
를 취득하고, 상기 제(n+1) 포락 신호 
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=1, 2, ..., N-1이고;
상기 EDN은 제N 무선 주파수 지연 신호 
을 수신하고, 상기 제N 무선 주파수 지연 신호 
에 대해 포락 검출을 수행하여 제(N+1) 포락 신호 
를 취득하고, 상기 제(N+1) 포락 신호 
를 상기 콘택트 매트릭스 모듈 및 상기 BBD에 출력하도록 구성되며;
상기 BBD는 상기 제(N+1) 포락 신호 
를 수신하고, 상기 제(N+1) 포락 신호 
를 지연시켜 제(N+2) 포락 신호 
를 취득하고, 상기 제(N+2) 포락 신호 
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성된다.
제1 측면을 참조하여, 제1 측면의 제5 가능한 구현 방식에서, 상기 콘택트 매트릭스 모듈은,
복수의 BSL 및 전치 왜곡 신호 가산기를 포함하고, 상기 복수의 BSL은 각각 BSL1, BSL2, ..., 및 BSLN이며, 상기 N은 미리 설정된 정수이고;
상기 BSLn은 상기 무선 주파수 지연 모듈, 상기 포락 모듈, 상기 전치 왜곡 신호 가산기, 및 APD 트레이닝 모듈에 연결되고, n=1, 2, ..., N이며;
상기 BSLn은, 상기 무선 주파수 지연 모듈에 의해 출력되는 제n 무선 주파수 지연 신호 
, 상기 포락 모듈에 의해 출력되는 M개의 포락 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 전치 왜곡 계수를 수신하고, 상기 M개의 포락 신호 중에서 하나 이상의 포락 신호를 선택하고, 상기 선택된 하나 이상의 포락 신호 및 상기 수신된 전치 왜곡 계수에 따라 상기 제n 무선 주파수 지연 신호 
에 대해 진폭 변환 및 위상 변환을 수행하여, 제n 탭 신호(nth tap signal)를 취득하고, 상기 제n 탭 신호를 상기 전치 왜곡 가산기에 출력하며;
상기 전치 왜곡 신호 가산기는, 각각 제1 탭 신호, 제2 탭 신호, ..., 및 제N 탭 신호인, 모든 BSL에 의해 출력되는 탭 신호를 수신하고; 상기 제1 탭 신호, 상기 제2 탭 신호, ..., 및 상기 제N 탭 신호를 가산하여 상기 전치 왜곡 신호를 취득하도록 구성된다.
제1 측면의 제5 가능한 구현 방식을 참조하여, 제1 측면의 제6 가능한 구현 방식에서,
상기 BSLn은 동상(in-phase) BLUT, 직교 BLUT, 및 AVM을 포함하고, 상기 동상 BLUT의 포락 입력단 및 상기 직교 BLUT의 포락 입력단은 상기 포락 모듈에 연결되고; 상기 동상 BLUT의 계수 입력단 및 상기 직교 BLUT의 계수 입력단은 상기 BSL 모듈의 계수 입력단에 연결되고; 상기 동상 BLUT의 계수 입력단의 계수가 동상 BLUT 계수이고; 상기 직교 BLUT의 계수 입력단의 계수가 직교 BLUT 계수이고; 상기 BSL 모듈의 계수 입력단의 계수가 BSL 계수이고; 상기 BSL 계수는 두 개의 계수: 상기 동상 BLUT 계수 및 상기 직교 BLUT 계수를 포함하고; 상기 동상 BLUT의 출력단 및 상기 직교 BLUT의 출력단은 각각 상기 AVM의 동상 변조 신호 입력단 및 상기 AVM의 직교 변조 신호 입력단에 연결되고; 상기 AVM의 제1 입력단은 상기 무선 주파수 지연 모듈에 연결되고; 상기 AVM의 출력단은 상기 전치 왜곡 신호 가산기에 연결되며;
상기 동상 BLUT의 포락 입력단 및 상기 직교 BLUT의 포락 입력단은 하나 이상의 지연된 포락 신호를 포함하고, 상기 포함된 포락 신호는 비선형 모델 매트릭스(nonlinear model matrix) A에 의해 결정되고; 이에 상응하여, 상기 동상 BLUT 계수 및 상기 직교 BLUT 계수에 포함된 비선형 전치 왜곡 계수도 상기 비선형 모델 매트릭스 A에 의해 결정되며;
상기 동상 BLUT 계수 및 상기 직교 BLUT 계수가 선형 전치 왜곡 계수를 포함하는지는 선형 모델 벡터 L에 의해 결정되며; 상기 동상 BLUT는 상기 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수 
및 비선형 전치 왜곡 계수 
를 수신하고, 하나 이상의 포락 신호를 선택하고, 상기 선형 전치 왜곡 계수 
, 상기 비선형 전치 왜곡 계수 
, 및 상기 선택된 하나 이상의 포락 신호에 따라, 동상 BLUT 출력 신호 
를 취득하고, 상기 동상 BLUT 출력 신호 
를 상기 AVM의 동상 변조 신호 입력단에 출력하며;
상기 BSLn에서, 상기 계수의 아래 첨자 중의 i는, 상기 계수에 의해 제공되는 무선 주파수 신호가 상기 제n 무선 주파수 지연 신호 
임을 나타내고, 상기 계수의 아래 첨자 중의 
는 상기 계수에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호의 힐버트 변환(Hilbert transform), 즉 
임을 나타내며;
상기 BSLn에서, 상기 계수의 아래 첨자 중의 
은, 상기 계수에 의해 제공되는 포락 신호가 제m 포락 지연 신호 
임을 나타내고;
상기 직교 BLUT는 상기 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수 
및 비선형 전치 왜곡 계수 
를 수신하고, 하나 이상의 포락 신호를 선택하고, 상기 선형 전치 왜곡 계수 
, 상기 비선형 전치 왜곡 계수 
및 상기 선택된 하나 이상의 포락 신호에 따라 직교 BLUT 출력 신호 
를 상기 AVM의 직교 변조 신호 입력단에 출력하며;
상기 AVM은 상기 동상 BLUT 출력 신호 
, 상기 직교 BLUT 출력 신호 
및 상기 무선 주파수 지연 모듈에 의해 출력되는 무선 주파수 지연 신호 
을 수신하고, 상기 동상 BLUT 출력 신호 
및 상기 직교 BLUT 출력 신호 
에 따라 상기 무선 주파수 지연 신호 
을 처리하여, 출력 무선 주파수 신호 
, 즉 제n 탭 신호를 취득하며, n=1, 2, ..., N이다.
제1 측면의 제6 가능한 구현 방식을 참조하여, 제1 측면의 제7 가능한 구현 방식에서, 상기 BSLn에 포함된 AVM은 QPS, 동상 승산기, 직교 승산기, 및 감산기를 포함하고;
상기 QPS의 입력단은 상기 무선 주파수 지연 모듈의 출력단에 연결되고, 상기 QPS의 제1 출력단은 상기 동상 승산기의 제1 입력단에 연결되고, 상기 QPS의 제2 출력단은 상기 직교 승산기의 제1 입력단에 연결되며;
상기 QPS는, 상기 무선 주파수 지연 모듈에 의해 전송되는 제n 무선 주파수 지연 신호 
를 수신하고; 상기 제n 무선 주파수 지연 신호 
를 0도에 대한 무선 주파수 지연 신호 
와 -90도에 대한 무선 주파수 지연 신호 
으로 분할하고 - 상기 두 무선 주파수 지연 신호 사이의 위상 차는 90도 임 -; 상기 0도에 대한 무선 주파수 지연 신호 
를 상기 동상 승산기에 출력하고, 상기 -90도에 대한 무선 주파수 지연 신호 
을 상기 직교 승산기에 출력하도록 구성되며;
상기 QPS에 의해 출력되는, 상기 0도에 대한 신호 
는 단지 설명의 편의를 위한 것이고, 상기 QPS에 의해 출력되는, 상기 0도에 대한 신호가 상기 QPS에 입력되는 무선 주파수 신호 
과 동일하다는 것을 나타내지는 않으며, 상기 QPS의 핵심적인 기술 특징은 상기 0도에 대한 출력된 무선 주파수 지연 신호와 상기 -90도에 대한 출력된 무선 주파수 지연 신호 사이의 위상차가 90이고, 상기 0도에 대한 출력된 무선 주파수 지연 신호 또는 상기 -90도에 대한 출력된 무선 주파수 지연 신호가 상기 입력된 무선 주파수 신호와 동일한지와는 무관하며;
상기 동상 승산기는 상기 동상 BLUT 출력 신호 및 상기 0도 대한 무선 주파수 지연 신호 
을 수신하고, 상기 동상 BLUT 출력 신호와 상기 0도 대한 무선 주파수 지연 신호 
를 승산하여 동상 변조된 무선 주파수 신호를 취득하고, 상기 동상 변조된 무선 주파수 신호를 상기 감산기에 출력하도록 구성되며;
상기 제2 승산기는 상기 직교 BLUT 출력 신호 및 상기 -90도 대한 무선 주파수 지연 신호 
를 수신하고, 상기 직교 BLUT 출력 신호와 상기 -90도 대한 무선 주파수 지연 신호 
를 승산하여 직교 변조된 무선 주파수 신호를 취득하고, 상기 직교 변조된 무선 주파수 신호를 상기 감산기에 출력하도록 구성되며;
상기 감산기는 상기 동상 변조된 무선 주파수 신호에서 상기 직교 변조된 무선 주파수 신호를 감산하여 상기 제n 탭 신호를 취득하도록 구성된다.
제1 측면의 제6 가능한 구현 방식을 참조하여, 제1 측면의 제8 가능한 구현 방식에서, 상기 BSLn에 포함된 BLUT는 하나 이상의 LUT) 및 BLUT 가산기를 포함하고, 상기 하나 이상의 LUT는 LUTm,n을 포함하며, m=1, 2, ..., M이고, M은 미리 설정된 정수이며;
상기 비선형 모델 매트릭스 A는 미리 설정되며, A는 M개의 행과 N개의 열을 가지고, A의 상기 제m 행 및 제n 열의 요소는 Am,n이고, Am,n의 값은 0 또는 1이며; Am,n=1인 경우, 상기 BLUT는 상기 LUTm,n을 포함하고, 상기 BLUT에 입력되는 BLUT 계수는 상기 비선형 전치 왜곡 계수 
내지 
를 포함한다는 것을 나타내며, m=1, 2, ..., M이고, M은 미리 설정된 정수이고;
상기 선형 모델 벡터 L은 미리 설정되며, L은 N개의 요소를 가지고, L의 제n 요소는 Ln이고, Ln의 값은 0 또는 1이며; Ln=1인 경우, 상기 BLUT 계수는 선형 전치 왜곡 계수 
및 
를 포함하거나, 또는 Ln=0인 경우, 상기 BLUT 계수는 선형 전치 왜곡 계수 
및 
를 포함하지 않으며, n=1, 2, ..., N이고; 상기 LUTm,n의 제1 입력단은 상기 포락 모듈에 연결되고, 상기 LUTm,n의 제2 입력단은 상기 APD 트레이닝 모듈에 연결되고, 상기 LUTm,n의 출력단은 상기 BLUT 가산기에 연결되고, 상기 BLUT 가산기는 또한 상기 APD 트레이닝 모듈에 연결되며;
상기 LUTm,n은 상기 포락 모듈에 의해 출력되는 제m 포락 신호 
및 상기 APD 트레이닝 모듈에 의해 출력되는 비선형 전치 왜곡 계수를 수신하고, 상기 비선형 전치 왜곡 계수에 따라, 상기 제m 포락 신호 
에 대응하는 LUT 신호를 취득하고, 상기 LUT 신호를 상기 BLUT 가산이 출력하며, m=1, 2, ..., M이고;
상기 BLUT 가산기는 각각의 LUT에 의해 출력되는 LUT 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 선형 전치 왜곡 계수를 수신하고, 각각의 LUT 신호와 상기 선형 전치 왜곡 계수를 가산하여 동상 변조 신호 및 직교 변조 신호를 취득한다.
제1 측면의 제8 가능한 구현 방식을 참조하여, 제1 측면의 제9 가능한 구현 방식에서, 상기 LUT는 LUT 가산기, 참조 전압 생성 모듈, 복수의 기저 함수 생성 유닛(basis function generation unit, BFG), 및 복수의 승산기를 포함하며, 상기 복수의 BFG 중의 각각의 BFG는 하나의 승산기에 대응하고;
각각의 BFG의 제1 입력단은 상기 포락 모듈에 연결되고, 각각의 BFG의 제2 입력단은 상기 참조 전압 생성 모듈에 연결되고, 각각의 BFG의 출력단은 각각의 BFG에 대응하는 승산기의 제1 입력단에 각각 연결되며;
상기 복수의 승산기 중의 각각의 승산기의 제2 입력단은 상기 APD 트레이닝 모듈에 연결되고, 각각의 승산기의 출력단은 상기 LUT 가산기에 연결되며;
상기 BFG는, 상기 포락 모듈에 의해 출력되는 포락 신호 
및 상기 참조 전압 생성 모듈에 의해 입력되는 참조 전압을 수신하고, 상기 포락 신호 
및 상기 참조 전압에 따라 기저 함수 신호를 생성하고, 상기 기저 함수 신호를 상기 BFG에 대응하는 승산기에 출력하도록 구성되며, m=1, 2, ..., M이고;
상기 승산기는, 상기 기저 함수 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 제1 전치 왜곡 계수를 수신하고, 상기 기저 함수 신호 및 상기 제1 전치 왜곡 계수에 따라 기저 기여 신호(basis contribution signal)를 취득하고, 상기 기저 기여 신호를 상기 BLUT 가산기에 출력하도록 구성되며;
상기 LUT 가산기는 각각의 승산기에 의해 출력되는 기저 기여 신호를 수신하고, 상기 수신된 기저 기여 신호들을 가산하여 상기 LUT 신호를 취득하도록 구성된다.
제1 측면의 제8 가능한 구현 방식을 참조하여, 제1 측면의 제10 가능한 구현 방식에서, 상기 LUT는 LUT 가산기, 복수의 기저 함수 생성 유닛(BFG), 및 복수의 승산기를 포함하고, 상기 복수의 BFG 중의 각각의 BFG는 하나의 승산기에 대응하며;
각각의 BFG의 입력단은 상기 포락 모듈에 연결되고, 각각의 BFG의 출력단은 각각의 BFG에 대응하는 승산기의 제1 입력단에 각각 연결되고; 상기 복수의 승산기 중의 각각의 승산기의 제2 입력단은 상기 APD 트레이닝 모듈에 연결되고, 각각의 승산기의 출력단은 상기 LUT 가산기에 연결되며;
상기 BFG는 상기 포락 모듈에 의해 출력되는 포락 신호 
를 수신하고, 상기 포락 신호 
에 따라 기저 함수 신호를 생성하고, 상기 기저 함수 신호를 상기 BFG에 대응하는 승산기에 출력하도록 구성되며, 
이고;
상기 승산기는 상기 기저 함수 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 제1 전치 왜곡 계수를 수신하고, 상기 기저 함수 신호 및 상기 제1 전치 왜곡 계수에 따라 기저 기여 신호를 취득하고, 상기 기저 기여 신호를 상기 BLUT 가산기에 출력하도록 구성되며;
상기 LUT 가산기는 각각의 승산기에 의해 출력되는 기저 기여 신호를 수신하고, 상기 수신된 기저 기여 신호들을 가산하여, 상기 LUT 신호를 취득하도록 구성된다.
제1 측면의 제8 가능한 구현 방식을 참조하여, 제1 측면의 제11 가능한 구현 방식에서, 상기 LUT에 포함된 상기 참조 전압 생성 모듈은 증폭기, 제3 저항기, 제4 저항기 및 복수의 제5 저항기를 포함하고, 상기 복수의 제5 저항기는 순차적으로 직렬로 연결되어 직렬 회로를 형성하며;
상기 증폭기의 출력단은 상기 제3 저항기의 일단, 상기 직렬 회로의 일단, 및 BFG에 연결되고; 상기 제3 저항기의 타단은 상기 증폭기의 음극 입력단 및 상기 제4 저항기의 일단에 연결되고; 상기 제4 저항기의 타단은 접지에 연결되며;
상기 직렬 회로 중의 임의의 두 이웃하는 제5 저항기의 연결점은 BFG에 연결되고, 상기 직렬 회로의 타단은 상기 접지에 연결된다.
제1 측면의 제8 가능한 구현 방식을 참조하여, 제1 측면의 제12 가능한 구현 방식에서, 상기 LUT는 K개의 BFG를 포함하고, 상기 K개의 BFG는 각각 BFG_1, BFG_2, ..., 및 BFG_K이며, K는 미리 설정된 정수이고;
상기 BFG_k의 제1 MOS 트랜지스터의 게이트 전극은 상기 APD 코어 모듈에 포함된 포락 모듈에 연결되고, 제2 MOS 트랜지스터의 게이트 전극은 상기 APD 코어 모듈에 포함된 참조 전압 생성 모듈에 연결되고, 상기 BFG_k의 V1 출력단은 단일단 다운힐 기저 함수 신호(single-ended downhill basis function signal)를 출력하거나, 상기 BFG_k의 V2 출력단은 단일단 업힐 기저 함수 신호(single-ended uphill basis function signal)를 출력하며, k=1, 2, ..., K이다.
제1 측면의 제8 가능한 구현 방식을 참조하여, 제1 측면의 제13 가능한 구현 방식에서, 상기 LUT는 K개의 BFG 및 K+1개의 LS를 포함하고, K는 미리 설정된 정수이고, 상기 K개의 BFG는 각각 BFG_1, BFG_2, ..., 및 BFG_K이고, 상기 K+1개의 레벨 시프터는 각각 LS0, LS1, ..., 및 LSK이며;
상기 LS0의 제1 입력단은 상기 차동 포락 모듈의 차동 양의 단(differential positive end)에 연결되고, 상기 LS0의 제2 입력단은 외부로부터 입력되는 정전압 신호 Vref0을 수신하고, 상기 LS0의 출력단은 상기 BFG_k의 차동 양의 입력단에 연결되어, 상기 정전압 신호에 따라, 상기 차동 포락 모듈에 의해 출력되는 차동 양의 단 포락 신호에 대해 평행이동(translation)을 수행하고, 상기 평행이동된 차동 양의 단 포락 신호를 상기 BFG_k의 입력단의 차동 양의 입력단에 출력하며, k=1, 2, ..., K이고;
상기 LSk의 제1 입력단은 상기 포락 모듈의 출력단의 차동 음의 단(differential negative end)에 연결되고, 상기 LSk의 제2 입력단은 상기 참조 전압 생성 모듈에 의해 출력되는 Vrefk에 연결되고, 상기 LSk의 출력단은 상기 BFG_k의 입력단의 차동 음의 입력단에 연결되어, 차동 음의 단 포락 신호 및 상기 참조 전압 생성 모듈에 의해 출력되는 참조 전압을 수신하고, 상기 참조 전압에 따라 상기 차동 음의 단 포락 신호에 대해 평행이동을 수행하고, 상기 평행이동된 차동 음의 단 포락 신호를 상기 BFG_k의 입력단의 차동 음의 입력단에 출력하며, k=1, 2, ..., K이고;
상기 BFG_k의 V1 출력단에 의해 출력되는 신호에서 V2 출력단에 의해 출력되는 신호를 감산하여 차동 다운힐 함수 신호(differential downhill function signal)를 형성하거나, 상기 BFG_k의 V2 출력단에 의해 출력되는 신호에서 V1 출력단에 의해 출력되는 신호를 감산하여 차동 업힐 함수 신호(differential uphill function signal)를 형성한다.
제1 측면의 제12 가능한 구현 방식 또는 제1 측면의 제13 가능한 구현 방식을 참조하여, 제1 측면의 제14 가능한 구현 방식에서, 상기 APD 코어 모듈은, 제1 LS 및 복수의 제2 LS를 더 포함하고, 상기 복수의 BFG 중의 각각의 BFG는 하나의 제2 LS에 대응하고;
상기 제1 LS의 제1 입력단은 상기 차동 포락 모듈의 차동 양의 출력단(differential positive output end)에 연결되고, 상기 제1 LS의 출력단은 상기 복수의 BFG 중의 각각의 BFG의 차동 양의 입력단(differential positive input end)에 연결되며;
복수의 제2 LS 중의 각각의 제2 LS의 제1 입력단은 상기 포락 모듈의 차동 음의 출력단에 연결되고, 각각의 제2 LS의 제2 입력단의 상기 참조 전압 생성 모듈에 연결되고, 각각의 제2 LS의 출력단은 상기 제2 LS에 대응하는 BFG의 차동 음의 입력단에 연결된다.
제1 측면의 제12 가능한 구현 방식 또는 제1 측면의 제13 가능한 구현 방식을 참조하여, 제1 측면의 제15 가능한 구현 방식에서, 상기 K개의 BFG 중의 각각의 BFG는 제1 MOS 트랜지스터, 제2 MOS 트랜지스터, 제3 MOS 트랜지스터, 제1 저항기, 및 제2 저항기를 포함하고;
상기 제1 저항기의 일단과 상기 제2 저항기의 일단은 모두 전원 장치에 연결되고, 상기 제1 저항기의 타단은 상기 제1 MOS 트랜지스터의 드레인 전극에 연결되고, 상기 제2 저항기의 타단은 상기 제2 MOS 트랜지스터의 드레인 전극에 연결되며;
상기 제1 MOS 트랜지스터의 베이스 전극은 상기 외부의 포락 모듈에 연결되고; 상기 제1 MOS 트랜지스터의 소스 전극은 상기 제3 MOS 트랜지스터의 드레인 전극에 연결되고; 상기 제2 MOS 트랜지스터의 베이스 전극은 외부의 상기 기준 전압 생성 모듈에 연결되고, 상기 제2 MOS 트랜지스터의 소스 전극은 상기 제3 MOS 트랜지스터의 드레인 전극에 연결되고, 상기 제3 MOS 트랜지스터의 소스 전극은 상기 접지에 연결된다.
제2 측면에 따르면, 아날로그 전치 왜곡기(APD) 코어 모듈이 제공되며, 상기 APD 코어 모듈은,
선형 필터링 모듈 및 ZMNL 모듈을 포함하며, 상기 선형 필터링 모듈의 출력단은 상기 ZMNL 모듈의 입력단에 연결되고;
상기 선형 필터링 모듈은, 피드포워드 무선 주파수 신호를 수신하고, 선형 필터링 계수에 따라 상기 피드포워드 무선 주파수 신호에 대해 선형 필터링를 수행하고, 상기 ZMNL 모듈에, 상기 선형 필터링 후에 취득되는 무선 주파수 신호를 출력하도록 구성되며, 상기 선형 필터링 후에 취득되는 무선 주파수 신호는 선형 예비 변조된 신호로 지칭되고;
상기 ZMNL 모듈은, 상기 선형 필터링 모듈에 의해 출력되는 선형 예비 변조된 신호를 수신하고, ZMNL 계수에 따라 상기 선형 예비 변조된 신호에 대해 비선형 처리를 수행하여, 전치 왜곡 신호를 생성하도록 구성된다.
제2 측면을 참조하여, 제2 측면의 제1 가능한 구현 방식에서, 상기 선형 필터링 모듈은,
P-1개의 무선 주파수 지연 유닛, P개의 디지털 벡터 변조기 유닛, 및 선형 가산기를 포함하며, 상기 P-1개의 무선 주파수 지연 유닛은 각각 RFDin1,RFDin2, ..., 및 RFDinP-1이고, 상기 P개의 디지털 벡터 변조기 유닛은 각각 DVMin1, DVMin2, ..., 및 DVMinP이고, P는 미리 설정된 정수이며;
상기 RFDin1, 상기RFDin2, ..., 및 상기 RFDinP-1은 순차적으로 직렬로 연결되고, 상기 RFDin1, 상기 RFDin2, ..., 및 상기 RFDinP-1의 출력단은 각각 상기 DVMin2, 상기 DVMin3, ..., 및 상기 DVMinP의 입력단에 연결되고, 상기 DVMin1, 상기 DVMin2, ..., 및 상기 DVMinP의 출력단은 상기 선형 가산기에 연결되며;
상기 RFDin1은 피드포워드 무선 주파수 신호 
를 수신하고, 상기 피드포워드 무선 주파수 신호 
를 지연시켜 제1 무선 주파수 지연 신호 
를 취득하고, 상기 제1 무선 주파수 지연 신호 
를 상기 RFDin2 및 DVMin2에 출력하도록 구성되며;
상기 RFDinp는 상기 RFDinp-1에 의해 출력되는 제(p-1) 무선 주파수 지연 신호 
을 수신하고, 상기 제(p-1) 무선 주파수 지연 신호 
을 지연시켜 제p 무선 주파수 지연 신호 
를 취득하고, 상기 제p 무선 주파수 지연 신호 
를 상기 RFDinp+1 및 상기 DVMinp+1에 출력하도록 구성되며, p=2, 3, ..., P-2이고;
상기 RFDinP -1은 상기 RFDinp -2에 의해 출력되는 제(p-2) 무선 주파수 지연 신호 
를 수신하고, 상기 제(p-2) 무선 주파수 지연 신호 
를 지연시켜 제P-1 무선 주파수 지연 신호 
를 취득하고, 상기 제P-1 무선 주파수 지연 신호 
를 상기 DVMinP에 출력하도록 구성되며;
상기 DVMin1은 상기 피드포워드 무선 주파수 신호 
및 외부로부터 입력되는 전치 왜곡 계수를 수신하고, 상기 전치 왜곡 계수에 따라, 상기 피드포워드 무선 주파수 신호 
에 대해 진폭 변환 및 위상 변환을 수행하여 출력 신호 
를 취득하고, 상기 출력 신호 
를 상기 선형 가산기에 출력하도록 구성되며;
상기 DVMinp는 제p-1 무선 주파수 지연 신호 
를 수신하고, 상기 제(p-1) 무선 주파수 지연 신호 
에 대해 진폭 변환 및 위상 변환을 수행하여 출력 신호 
를 취득하고, 상기 출력 신호 
를 상기 선형 가산기에 출력하도록 구성되며;
상기 선형 가산기는 상기 DVMin1, 상기 DVMin2, ..., 및 상기 DVMinP에 의해 출력되는 출력 신호를 수신하고, 상기 
, 상기 
, ..., 및 상기 
를 가산하여 상기 선형 예비 변조된 신호를 취득하도록 구성된다.
제2 측면을 참조하여, 제2 측면의 제2 가능한 구현 방식에서, 상기 ZMNL 모듈은,
포락 검출 유닛(ED) 및 신호 룩업 테이블 유닛(SL)을 포함하며, 상기 ZMNL 모듈의 입력단 및 상기 ED의 입력단은 상기 SL의 무선 주파수 입력단 x에 연결되고, 상기 ED의 출력단은 상기 SL의 포락 입력단 y에 연결되고, 상기 SL의 출력단은 상기 ZMNL의 출력단에 연결되며;
상기 ED는 상기 선형 필터에 의해 출력되는 선형 예비 변조된 신호에 대해 포락 검출을 수행하여 포락 신호를 생성하고, 상기 포락 신호를 상기 SL에 출력하도록 구성되며;
상기 SL은 상기 선형 필터에 의해 출력되는 선형 예비 변조된 신호, 상기 ED에 의해 출력되는 포락 신호 및 외부로부터 입력되는 전치 왜곡 계수를 수신하고, 상기 전치 왜곡 계수 및 상기 포락 신호에 따라 상기 선형 예비 변조된 신호에 대해 진폭 변환 및 위상 변환을 수행하여 상기 전치 왜곡 신호를 취득하도록 구성된다.
제2 측면, 또는 제1 측면의 제1 가능한 구현 방식 또는 제2 가능한 구현 방식을 참조하여, 제2 측면의 제3 가능한 구현 방식에서, 상기 APD 코어 모듈은,
광대역 선형 필터링 모듈을 더 포함하며, 상기 광대역 선형 필터링 모듈은 상기 ZMNL 모듈에 연결되고,
상기 광대역 선형 필터링 모듈은, APD 트레이닝 모듈에 의해 입력되는 전치 왜곡 계수에 따라, 상기 ZMNL 모듈에 입력되는 상기 선형 예비 변조된 신호를 처리하여, 상기 전치 왜곡 신호를 출력하도록 구성된다.
제3 측면에 따르면, APD 코어 모듈이 제공되며, 상기 APD 코어 모듈은,
선형 필터링 모듈, SBSL 모듈 및 광대역 선형 필터링 모듈을 포함하고,
상기 선형 필터링 모듈은 APD 트레이닝 모듈에 의해 입력되는 선형 필터링 계수에 따라 피드포워드 무선 주파수 신호를 처리하여, 선형 예비 변조된 신호를 출력하고;
상기 SBSL 모듈은 상기 APD 트레이닝 모듈에 의해 입력되는 SBSL 계수에 따라 상기 선형 예비 변조된 신호를 처리하여, 중간 전치 왜곡 신호(middle predistortion signal)를 출력하고;
상기 광대역 선형 필터링 모듈은, 상기 APD 트레이닝 모듈에 의해 입력되는 광대역 선형 필터링 계수에 따라, 상기 SBSL 모듈에 의해 입력되는 중간 전치 왜곡 신호를 처리하여, 전치 왜곡 신호를 출력한다.
제4 측면에 따르면, 아날로그 전치 왜곡기(APD) 시스템이 제공되며, 상기 APD 시스템은,
마스터 지연 모듈, 제1 측면 또는 제1 측면의 제1 내지 제15 가능한 구현 방식 중 어느 하나에 따른 APD 코어 모듈 및 APD 트레이닝 모듈을 포함하고, 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단은 상기 마스터 지연 모듈의 입력단에 연결되고, 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단은 피드포워드 커플러(feed-forward coupler)를 사용하여 상기 APD 코어 모듈의 제1 입력단 및 상기 APD 트레이닝 모듈의 제1 입력단 모두에 연결되고, 상기 마스터 지연 모듈의 출력단 및 상기 APD 코어 모듈의 출력단은 각각 결합 커플러(combining coupler)의 제1 입력단 및 상기 결합 커플러의 제2 입력단에 연결되고, 상기 결합 커플러의 출력단은 상기 PA의 입력단에 연결되고, 상기 APD 트레이닝 모듈의 제2 입력단은 피드백 커플러(feedback coupler)를 사용하여 상기 PA의 출력단에 연결되고, 상기 APD 트레이닝 모듈의 출력단은 상기 APD 코어 모듈의 제2 입력단에 연결되며;
상기 마스터 지연 모듈은 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단에 의해 입력되는 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호를 지연시켜 마스터 지연 신호를 취득하고, 상기 마스터 지연 신호를 상기 결합 커플러에 출력하도록 구성되며;
상기 APD 트레이닝 모듈은, 상기 피드포워드 커플러에 의한 결합에 의해 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단으로부터 취득되는 피드포워드 무선 주파수 신호 및 상기 피드백 커플러에 의한 결합에 의해, 상기 PA에 의해 생성되는 송신 신호로부터, 취득되는 송신 신호를 수신하고, 상기 수신된 피드포워드 무선 주파수 신호 및 상기 수신된 송신 신호에 따라 전치 왜곡 계수를 계산하고, 상기 전치 왜곡 계수를 상기 APD 코어 모듈에 전송하도록 구성되며;
상기 APD 코어 모듈은, 상기 피드포워드 커플러에 의한 결합에 의해 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단으로부터 취득되는 피드포워드 무선 주파수 신호 및 상기 APD 트레이닝 모듈에 의해 전송되는 전치 왜곡 계수를 수신하고, 상기 수신된 피드포워드 무선 주파수 신호 및 상기 수신된 전치 왜곡 계수에 따라 전치 왜곡 신호를 생성하고, 상기 전치 왜곡 신호를 상기 결합 커플러에 출력하도록 구성되며; 상기 결합 커플러는 상기 전치 왜곡 신호와 상기 마스터 지연 신호를 혼합하여 혼합된 신호를 취득하고, 상기 혼합된 신호를 상기 PA에 출력하며; 상기 PA는 상기 혼합된 신호를 증폭하여, 송신 신호를 출력한다.
제5 측면에 따르면, 아날로그 전치 왜곡기(APD) 시스템을 제공하며, 상기 아날로그 전치 왜곡기(APD) 시스템은,
마스터 지연 모듈, 상기 제2 측면 또는 상기 제2 측면의 제1 내지 제3 가능한 구현 방식 중 어느 하나에 따른 APD 코어 모듈 및 APD 트레이닝 모듈을 포함하며, 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단은 상기 마스터 지연 모듈의 입력단에 연결되고, 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단은 피드포워드 커플러를 사용하여 상기 APD 코어 모듈의 제1 입력단 및 상기 APD 트레이닝 모듈의 제1 입력단 모두에 연결되고, 상기 마스터 지연 모듈의 출력단 및 상기 APD 코어 모듈의 출력단은 각각 결합 커플러의 제1 입력단 및 상기 결합 커플러의 제2 입력단에 연결되고, 상기 결합 커플러의 출력단은 상기 PA의 입력단에 연결되고, 상기 APD 트레이닝 모듈의 제2 입력단은 피드백 커플러(feedback coupler)를 사용하여 상기 PA의 출력단에 연결되고, 상기 APD 트레이닝 모듈의 출력단은 상기 APD 코어 모듈의 제2 입력단에 연결되며;
상기 마스터 지연 모듈은 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단에 의해 입력되는 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호를 지연시켜 마스터 지연 신호를 취득하고, 상기 마스터 지연 신호를 상기 결합 커플러에 출력하도록 구성되며;
상기 APD 트레이닝 모듈은, 상기 피드포워드 커플러에 의한 결합에 의해 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단으로부터 취득되는 피드포워드 무선 주파수 신호 및 상기 피드백 커플러에 의한 결합에 의해, 상기 PA에 의해 생성되는 송신 신호로부터, 취득되는 송신 신호를 수신하고, 상기 수신된 피드포워드 무선 주파수 신호 및 상기 수신된 송신 신호에 따라 전치 왜곡 계수를 계산하고, 상기 전치 왜곡 계수를 상기 APD 코어 모듈에 전송하도록 구성되며;
상기 APD 코어 모듈은, 상기 피드포워드 커플러에 의한 결합에 의해 상기 아날로그 전치 왜곡기(APD) 시스템의 입력단으로부터 취득되는 피드포워드 무선 주파수 신호 및 상기 APD 트레이닝 모듈에 의해 전송되는 전치 왜곡 계수를 수신하고, 상기 수신된 피드포워드 무선 주파수 신호 및 상기 수신된 전치 왜곡 계수에 따라 전치 왜곡 신호를 생성하고, 상기 전치 왜곡 신호를 상기 결합 커플러에 출력하도록 구성되며; 상기 결합 커플러는 상기 전치 왜곡 신호와 상기 마스터 지연 신호를 혼합하여 혼합된 신호를 취득하고, 상기 혼합된 신호를 상기 PA에 출력하며; 상기 PA는 상기 혼합된 신호를 증폭하여, 송신 신호를 출력한다.
본 발명의 본 실시예에서, 무선 주파수 지연 모듈은 피드포워드 무선 주파수 신호를 지연시켜 상이한 지연을 가지는 복수의 무선 주파수 지연 신호를 취득하고, 각각의 무선 주파수 지연 신호를 콘택트 매트릭스 모듈에 입력하여, 콘택트 매트릭스 모듈은 상이한 지연을 가지는 무선 주파수 지연 신호에 따라 전치 왜곡 신호를 생성할 수 있도록 한다. 따라서, PA가 APD 코어 모듈에 대응하지 않는 왜곡 특성이 있는 경우, PA에 의해 생성된 왜곡이 효과적으로 상쇄될 수 있다.
본 발명의 실시예에서의 기술적 방안을 더욱 명확하게 설명하기 위해, 이하에 실시예의 설명에 필요한 첨부도면을 간단하게 소개한다. 명백히, 이하의 설명에서의 첨부도면은 단지 본 발명의 일부 실시예를 보여줄 뿐이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진자(이하, 당업자라고 함)라면 창의적인 노력 없이 이들 첨부도면에 따라 다른 도면을 도출할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 아날로그 전치 왜곡기 시스템의 구성 블록도이다.
도 2a는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 개략 블록도이다.
도 2b는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 포락 모듈의 제1 실시예의 상세 블록도이다.
도 2c는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 포락 모듈의 제2 실시예의 상세 블록도이다.
도 2d는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 포락 모듈의 제3 실시예의 상세 블록도이다.
도 2e는 본 발명의 실시예에 따른 BSL 모듈의 내부 블록도이다.
도 2f는 본 발명의 실시예에 따른 AVM 모듈의 내부 블록도이다.
도 2ga은 본 발명의 실시예에 따른 동상 BLUT의 블록도이다.
도 2gb는 본 발명의 실시예에 따른 직교 BLUT의 블록도이다.
도 2ha은 본 발명의 실시예에 따른 다항식 기저 함수(polynomial basis function)를 사용한 동상 LUT의 블록도이다.
도 2hb는 본 발명의 실시예에 따른 다항식 기저 함수를 사용하는 직교 LUT의 블록도이다.
도 3a는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제1 실시예의 개략 블록도이다.
도 3b는 본 발명의 실시예에 따른 스케이드 모델에서의 APD 코어 모듈의 제1 실시예의 상세 블록도이다.
도 3c는 본 발명의 실시예에 따른 DVM 모듈의 내부 블록도이다.
도 3d는 본 발명의 실시예에 따른 SL(Signal lookup table(LUT), 신호 룩업 테이블) 모듈의 내부 블록도이다.
도 3e는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제2 실시예의 개략 블록도이다.
도 3f는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제2 실시예의 상세 블록도이다.
도 3g는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제3 실시예의 개략 블록도이다.
도 3h는 본 발명의 실시예에 따른 SBSL 모듈의 내부 블록도이다.
도 4aa는 본 발명의 실시예에 따른 본 발명에서의 램프 기저 함수(ramp basis function)를 사용하는 동상 LUT의 블록도이다.
도 4ab는 본 발명의 실시예에 따른 본 발명에서의 램프 기저 함수를 사용하는 직교 LUT의 블록도이다.
도 4b는 본 발명의 실시예에 따른 램프 기저 함수의 참조 전압 생성 모듈이다.
도 4c는 본 발명의 실시예에 따른 램프 기저 함수의 레벨 시프터의 제1 구성 블록도이다.
도 4d는 본 발명의 실시예에 따른 램프 기저 함수의 레벨 시프터의 제2 구성 블록도이다.
도 4e는 본 발명의 실시예에 따른 램프 기저 함수의 기본 유닛이다.
도 4f는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 다운힐 기저 함수 신호를 생성하는 회로이다.
도 4g는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 다운힐 기저 함수이다.
도 4h는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 업힐 기저 함수를 생성하는 회로이다.
도 4i는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 업힐 기저 함수이다.
도 4j는 본 발명의 실시예에 따른 램프 기저 함수의 차동 다운힐 기저 함수를 생성하는 회로이다.
도 4k는 본 발명의 실시예에 따른 램프 기저 함수의 차동 다운힐 기저 함수이다.
도 4l은 본 발명의 실시예에 따른 램프 기저 함수의 차동 업힐 기저 함수를 생성하는 회로이다.
도 4m은 본 발명의 실시예에 따른 램프 기저 함수의 차동 업힐 기저 함수이다.
도 1은 본 발명의 실시예에 따른 아날로그 전치 왜곡기 시스템의 구성 블록도이다.
도 2a는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 개략 블록도이다.
도 2b는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 포락 모듈의 제1 실시예의 상세 블록도이다.
도 2c는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 포락 모듈의 제2 실시예의 상세 블록도이다.
도 2d는 본 발명의 실시예에 따른 매트릭스 모델에서의 APD 코어 모듈의 포락 모듈의 제3 실시예의 상세 블록도이다.
도 2e는 본 발명의 실시예에 따른 BSL 모듈의 내부 블록도이다.
도 2f는 본 발명의 실시예에 따른 AVM 모듈의 내부 블록도이다.
도 2ga은 본 발명의 실시예에 따른 동상 BLUT의 블록도이다.
도 2gb는 본 발명의 실시예에 따른 직교 BLUT의 블록도이다.
도 2ha은 본 발명의 실시예에 따른 다항식 기저 함수(polynomial basis function)를 사용한 동상 LUT의 블록도이다.
도 2hb는 본 발명의 실시예에 따른 다항식 기저 함수를 사용하는 직교 LUT의 블록도이다.
도 3a는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제1 실시예의 개략 블록도이다.
도 3b는 본 발명의 실시예에 따른 스케이드 모델에서의 APD 코어 모듈의 제1 실시예의 상세 블록도이다.
도 3c는 본 발명의 실시예에 따른 DVM 모듈의 내부 블록도이다.
도 3d는 본 발명의 실시예에 따른 SL(Signal lookup table(LUT), 신호 룩업 테이블) 모듈의 내부 블록도이다.
도 3e는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제2 실시예의 개략 블록도이다.
도 3f는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제2 실시예의 상세 블록도이다.
도 3g는 본 발명의 실시예에 따른 캐스케이드형 모델에서의 APD 코어 모듈의 제3 실시예의 개략 블록도이다.
도 3h는 본 발명의 실시예에 따른 SBSL 모듈의 내부 블록도이다.
도 4aa는 본 발명의 실시예에 따른 본 발명에서의 램프 기저 함수(ramp basis function)를 사용하는 동상 LUT의 블록도이다.
도 4ab는 본 발명의 실시예에 따른 본 발명에서의 램프 기저 함수를 사용하는 직교 LUT의 블록도이다.
도 4b는 본 발명의 실시예에 따른 램프 기저 함수의 참조 전압 생성 모듈이다.
도 4c는 본 발명의 실시예에 따른 램프 기저 함수의 레벨 시프터의 제1 구성 블록도이다.
도 4d는 본 발명의 실시예에 따른 램프 기저 함수의 레벨 시프터의 제2 구성 블록도이다.
도 4e는 본 발명의 실시예에 따른 램프 기저 함수의 기본 유닛이다.
도 4f는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 다운힐 기저 함수 신호를 생성하는 회로이다.
도 4g는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 다운힐 기저 함수이다.
도 4h는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 업힐 기저 함수를 생성하는 회로이다.
도 4i는 본 발명의 실시예에 따른 램프 기저 함수의 단일단 업힐 기저 함수이다.
도 4j는 본 발명의 실시예에 따른 램프 기저 함수의 차동 다운힐 기저 함수를 생성하는 회로이다.
도 4k는 본 발명의 실시예에 따른 램프 기저 함수의 차동 다운힐 기저 함수이다.
도 4l은 본 발명의 실시예에 따른 램프 기저 함수의 차동 업힐 기저 함수를 생성하는 회로이다.
도 4m은 본 발명의 실시예에 따른 램프 기저 함수의 차동 업힐 기저 함수이다.
본 발명의 목적, 기술적 방안, 및 이점을 더욱 명확하게 하기 위해, 이하에 첨부도면을 참조하여 본 발명의 실시예를 더욱 상세하게 설명한다.
본 발명의 기술적 설명은 4부분에 따라 설명된다.
제1 부분은 본 발명에서의 시스템의 블록도이다.
제2 부분은 본 발명에서의 제1 유형의 APD 모델, 즉 매트릭스 모델이다.
제3 부분은 본 발명에서의 제2 유형의 APD 모델, 즉 캐스케이드형 모델이다.
제4 부분은 본 발명에서의 APD 기저 함수, 즉 램프 기저 함수이다.
종래기술은 적어도 다음의 문제가 있다:
제1 측면에서, PA가 비교적 강한 메모리 왜곡을 가질 때, 종래기술의 APD 코어 모듈은 메모리 왜곡(memory distortion)의 교정에 극도로 제한된 능력을 갖기 때문에, PA에 의해 생긴 왜곡은 효과적으로 교정될 수 없다.
제2 측면에서, 종래기술에서 우수 다항식(even polynomial)이 APD 기저 함수로서 사용된다. 우수 다항식에 따른 문제는, 특히 고차 항(high-order term)과 저차 항(high-order term) 사이의 상이한 기저 함수 간의 동적 차이(dynamic difference)가 매우 커서, 회로 구현 및 알고리즘은 강건성에 있어 일련의 문제를 초래한다는 것이다.
제1 측면에서의 문제를 해결하기 위해, 본 발명의 두 유형의 APD 모델, 즉 매트릭스 모델과 캐스케이드형 모델을 제공한다. 이 두 유형의 모델은 모두 메모리 왜곡의 교정에 비교적 강한 능력을 갖는다. PA가 비교적 강한 메모리 왜곡을 가지는 경우, PA에 의해 생성된 왜곡은 효과적으로 교정될 수 있다.
제2 측면에서의 문제를 해결하기 위해, 본 발명은 램프 기저 함수를 제공한다. 상이한 기저 함수 간의 동적 차이는 작다. 이는 회로 구현 및 알고리즘 강건성에 유리하다.
본 실시예의 제1 부분은 본 발명에서의 시스템의 블록도이다.
도 1을 참조하면, 본 발명은 아날로그 전치 왜곡기 시스템을 제공하며, 이 아날로그 전치 왜곡기 시스템은,
마스터 지연 모듈(A), APD 코어 모듈(B), APD 트레이닝 모듈(C), 피드포워드 커플러, 결합 커플러 및 피드백 커플러를 포함한다. 아날로그 전치 왜곡기 시스템의 입력단은 마스터 지연 모듈(A)의 입력단에 연결된다. 아날로그 전치 왜곡기 시스템의 입력단은 피드포워드 커플러를 사용하여 APD 코어 모듈(B)의 제1 입력단 및 APD 트레이닝 모듈(C)의 제1 입력단 모두에 연결된다. 마스터 지연 모듈(A)의 출력단 및 APD 코어 모듈(B)의 출력단은 각각 결합 커플러의 제1 입력단 및 결합 커플러의 제2 입력단에 연결되고, 결합 커플러의 출력단은 PA의 입력단에 연결된다, APD 트레이닝 모듈(C)의 제2 입력단은 피드백 커플러를 사용하여 PA의 출력단에 연결되고, APD 트레이닝 모듈(C)의 출력단은 APD 코어 모듈(B)의 제2 입력단에 연결된다.
아날로그 전치 왜곡기 시스템의 입력단은 무선 주파수 신호를 수신하고 그 무선 주파수 신호를 마스터 지연 모듈(A) 및 피드포워드 커플러에 출력한다.
피드포워드 커플러는 무선 주파수 신호에 대해 커플링을 수행하여 일부의 무선 주파수 신호(some radio frequency signal)를 취득하고, 그 일부의 무선 주파수 신호를 피드포워드 무선 주파수 신호로 사용하고, 피드포워드 무선 주파수 신호를 APD 코어 모듈(B) 및 APD 트레이닝 모듈(C)에 출력하도록 구성된다.
마스터 지연 모듈(A)은 무선 주파수 신호를 수신하고, 무선 주파수 신호를 지연시켜 마스터 지연 신호를 취득하고, 그 마스터 지연 신호를 결합 커플러에 출력하도록 구성된다.
피드백 커플러는 PA에 의해 생성되는 송신 신호에 대해 커플링을 수행하여 일부의 송신 신호를 취득하고, APD 트레이닝 모듈(C)에, 커플링에 의해 취득되는 일부의 송신 신호를 전송하도록 구성된다.
APD 트레이닝 모듈(C)은, 피드포워드 무선 주파수 신호 및 피드백 커플러에 의해 전송되는 일부의 송신 신호를 수신하고, 피드포워드 무선 주파수 신호 및 일부의 송신 신호에 따라 전치 왜곡 계수를 계산하고, 전치 왜곡 계수를 APD 코어 모듈(B)에 전송하도록 구성된다.
APD 코어 모듈(B)은, 피드포워드 무선 주파수 신호 및 APD 트레이닝 모듈(C)에 의해 전송되는 전치 왜곡 계수를 수신하고, 수신된 피드포워드 무선 주파수 신호 및 수신된 전치 왜곡 계수에 따라 전치 왜곡 신호를 생성하고, 전치 왜곡 신호를 결합 커플러에 출력하도록 구성된다.
결합 커플러는 전치 왜곡 신호와 마스터 지연 신호를 혼합하여 혼합된 신호를 취득하고, 혼합된 신호를 PA에 출력하도록 구성된다. PA는 혼합된 신호를 증폭하여, 송신 신호를 출력한다.
APD 트레이닝 모듈(C)은 피드포워드 무선 주파수 신호 및 PA에 의해 출력되는 송신 신호에 따라 전치 왜곡 계수를 계산 및 조정한다. APD 트레이닝 모듈(C)에 의해 생성되는 전치 왜곡 계수가 충분히 정확한 경우, APD 코어 모듈(B)에 의해 생성되는 전치 왜곡 신호는 PA에 의해 생성된 왜곡을 정확하게 상쇄시킬 수 있으므로, PA에 의해 출력되는 송신 신호는 피드포워드 무선 주파수 신호와 거의 동일하다.
제2 부분은 본 발명에서의 제1 유형의 APD 모델, 즉 매트릭스 모델이다.
본 발명에서의 시스템의 블록도에서 APD 코어 모듈(B)의 제1 유형의 모델이 매트릭스 모델이다. 도 2a를 참조하면, APD 코어 모듈(B)의 매트릭스 모델은 다음을 포함한다:
무선 주파수 지연 모듈(1), 포락 모듈(2) 및 콘택트 매트릭스 모듈(3). 콘택트 매트릭스 모듈(3)은 무선 주파수 지연 모듈(1) 및 포락 모듈(2) 모두에 연결된다.
무선 주파수 지연 모듈(1)은, 피드포워드 무선 주파수 신호를 수신하고, 피드포워드 무선 주파수 신호에 따라, 상이한 지연을 가지는 복수의 무선 주파수 지연 신호를 생성하고, 각각의 무선 주파수 지연 신호를 콘택트 매트릭스 모듈(3)에 출력하도록 구성된다.
포락 모듈(2)은, 피드포워드 무선 주파수 신호를 수신하고, 피드포워드 무선 주파수 신호에 대해 포락 검출을 수행하여 지연 상이한 복수의 포락 신호를 취득하고, 각각의 포락 신호를 콘택트 매트릭스 모듈(3)에 출력하도록 구성된다.
콘택트 매트릭스 모듈(3)은, 각각의 무선 주파수 지연 신호, 각각의 포락 신호, 및 외부로부터의 전치 왜곡 계수를 수신하고, 전치 왜곡 계수, 각각의 무선 주파수 지연 신호 및 각각의 포락 신호에 따라 전치 왜곡 신호를 생성하도록 구성된다.
전치 왜곡 계수는 APD 트레이닝 모듈(C)에 의해 콘택트 매트릭스 모듈(3)에 출력된다. 피드포워드 무선 주파수 신호는 아날로그 전치 왜곡기 시스템의 입력단에 의해 무선 주파수 지연 모델(1), 포락 모듈(2) 및 콘택트 매트릭스 모듈(3)에 출력된다.
본 발명에서, 외부는 APD 코어 모듈(B)를 제외한 부분을 가리킨다. 즉, 무선 주파수 지연 모듈(1), 포락 모듈(2) 및 콘택트 매트릭스 모듈(3)에 의해 수신되는 외부 신호는 APD 코어 모듈(B)를 제외한 다른 부분에 의해 APD 코어 모듈(B)에 출력되는 신호이다.
도 2b를 참조하면, 무선 주파수 지연 모듈(1)은 복수의 무선 주파수 지연(RFD) 유닛을 포함한다. 복수의 무선 주파수 지연 유닛은 각각 RFD0, RFD1, ..., 및 RFDN-1이며, N은 미리 설정된 정수이다.
RFD0, RFD1, ..., 및 RFDN -1은 순차적으로 직렬로 연결된다. RFD0, RFD1, ..., 및 RFDN-1 중의 각각의 RFD의 출력단은 콘택트 매트릭스 모듈(3)에 연결된다.
RFD0은 피드포워드 무선 주파수 신호 
를 수신하고, 피드포워드 무선 주파수 신호 
를 지연시켜 제1 무선 주파수 지연 신호 
를 취득하고, 제1 무선 주파수 지연 신호 
를 콘택트 매트릭스 모듈(3)에 출력하도록 구성되며, 
은 RFD0에 의해 생성되는 지연이다.
RFDn은 RFDN-1에 의해 출력되는 제n 무선 주파수 지연 신호 
을 수신하고, 제n 무선 주파수 지연 신호 
를 지연시켜 제(n+1) 무선 주파수 지연 신호 
을 취득하고, 제(n+1) 무선 주파수 지연 신호 
을 콘택트 매트릭스 모듈(3)에 출력하도록 구성되며, n=1, 2, ..., N-1이고, 
은 RFD0, RFD1, ..., 및 RFDn에 의해 공동으로 생성되는 지연이다.
바람직하게는, 도 2b를 참조하면, 포락 모듈(2)은 ED(Envelope Detector, 포락 검출기) 및 복수의 BBD(Baseband Delay, 기저대역 지연)을 포함한다. 복수의 BBD는 각각 BBD1, BBD2, ..., 및 BBDM-1이며, M은 미리 설정된 정수이다.
ED의 출력단은 BBD1의 입력단에 연결된다. BBD1, BBD2, ..., 및 BBDM -1은 순차적으로 직렬로 연결된다. BBD1, BBD2, ..., 및 BBDM - 1 중의 각각의 BBD의 출력단은 콘택트 매트릭스 모듈(3)에 연결된다.
ED는 피드포워드 무선 주파수 신호 
를 수신하고, 피드포워드 무선 주파수 신호 
에 대해 포락 검출을 수행하여 제1 포락 신호 
를 취득한다. 
의 포락 신호는 
이고, ED 모듈의 지연은 
이고, ED가 포락 신호 
을 출력한다고 가정한다. ED 모듈의 지연이 비교적 작기 때문에, 대략 
=0으로 간주할 수 있다. 즉, ED에 출력되는 포락 신호, 즉 제1 포락 신호는 대략 피드포워드 무선 주파수 신호 
의 포락 신호 
이다. 제1 포락 신호 
는 BBD1에 출력된다.
설계에 따르면, ED는 무선 주파수 신호의 포락의 제곱을 출력할 수 있다, 즉, ED에 의해 출력되는 신호는 
일 수 있다. "설계에 따르면"은, 만약 설계가, ED가 
을 출력하는 것이고, 대응하는 회로가 제작되면, ED는 오직 
을 출력할 수 있고, 
을 출력할 수는 없다. 유사하게, 설계가, ED가 
을 출력하는 것이고, 대응하는 회로가 제작되는 경우, ED는 오직 
을 출력할 수 있고 
를 출력할 수는 없다.
이하의 설명은 ED에 의해 출력되는 신호가 
이라는 사실에 기초한다. 실제로, ED에 의해 출력되는 신호는 
일 수도 있지만, 설명 방식은 상응하여 수정될 필요가 있다. 자세한 것은 설명하지 않는다.
BBD1은 제1 포락 신호 
를 지연시켜 제2 포락 신호 
를 취득하고, 제2 포락 신호 
를 BBD2 및 콘택트 매트릭스 모듈(3)에 출력하도록 구성되며, 
는 BBD1에 의해 생성되는 지연이다.
BBDm은 BBDm -1에 의해 출력되는 제m 포락 신호 
을 수신하고, 제m 포락 신호 
을 지연시켜 제(m+1) 포락 신호 
를 취득하고, 제(m+1) 포락 신호 
를 BBDm +1 및 콘택트 매트릭스 모듈(3)에 출력하도록 구성되며, m=2, 3, ..., M-2이고, 
은 BBD1, BBD2, ..., 및 BBDm에 의해 공동으로 생성되는 지연이다.
BBDM -1은 BBDM -2에 의해 출력되는 제(M-1) 포락 신호 
를 수신하고, 제(M-1) 포락 신호 
를 지연시켜 제M 포락 신호 
를 취득하고, 제M 포락 신호 
를 콘택트 매트릭스 모듈(3)에 출력하도록 구성되며, 
은 BBD1, BBD2, ..., 및 BBDM -1에 의해 공동으로 생성되는 지연이다.
도 2b를 참조하면, 콘택트 매트릭스 모듈(3)은,
복수의 BSL((Block Signal LUT(Look Up Table, 록업 테이블), 블록 신호 룩업 테이블) 및 전치 왜곡 신호 가산기(31)를 포함한다. 복수의 BSL은 각각 BSL1, BSL2, ..., 및 BSLN이다.
BSLn은 무선 주파수 지연 모듈(1), 포락 모듈(2), 전치 왜곡 신호 가산기(31), 및 APD 트레이닝 모듈(C)에 연결된다. 바람직하게는, BSLn은
무선 주파수 지연 모듈(1)에 포함된 RFDn -1의 출력단, ED의 출력단, BBD1의 출력단, BBD2의 출력, ..., 및 BBDM -1의 출력단에 연결된다. ED, BBD1, BBD2, ..., 및 BBDM-1은 포락 모듈(2)에 포함되고, n=1, 2, ..., N이다.
BSLn은, 무선 주파수 지연 모듈(1)에 의해 출력되는 제n 무선 주파수 지연 신호 
, 포락 모듈(2)에 의해 출력되는 M개의 포락 신호 및 APD 트레이닝 모듈(C)에 의해 출력되는 전치 왜곡 계수를 수신한다. BSLn은 BSLn 계수, 즉 APD 트레이닝 모듈(C)에 의해 콘택트 매트릭스 모듈(3)에 출력되는 전치 왜곡 계수에 있는, BSLn에 관련되는 전치 왜곡 계수이다. BSLn은 M개의 포락 신호 중에서 하나 이상의 포락 신호를 선택하고, 선택된 하나 이상의 포락 신호 및 수신된 BSLn 계수에 따라 제n 무선 주파수 지연 신호 
에 대해 진폭 변환 및 위상 변환을 수행하여 제n 탭 신호 
를 취득하고, 제n 탭 신호 
를 전치 왜곡 가산기(31)에 출력한다.
전치 왜곡 신호 가산기(31)는, 각각 제1 탭 신호, 제2 탭 신호, ..., 및 제N 탭 신호인, 모든 BSL에 의해 출력되는 탭 신호를 수신하고; 제1 탭 신호, 제2 탭 신호, ..., 및 제N 탭 신호를 가산하여 전치 왜곡 신호를 취득하도록 구성된다.
APD 트레이닝 모듈(C)에 의해 BSLn에 출력되는 전치 왜곡 계수가 BSLn 계수이다. BSLn 계수는 동상 BLUT(Block LUT(Look Up Table, 룩업 테이블), 블록 룩업 테이블) 계수 및 직교 BLUT 계수를 포함한다. 동상 BLUT 계수와 직교 BLUT 계수는 모두 선형 전치 왜곡 계수 및 비선형 전치 왜곡 계수를 포함한다.
알 수 있는 것은, 본 발명의 제1 유형의 APD 모델에서, 즉 매트릭스 모델에서, APD 트레이닝 모듈(C)에 의해 APD 코어 모듈(B)에 출력되는 전치 왜곡 계수는 N개의 BSL 계수, 즉 BSL1 계수 ∼ BSLN 계수이다. BSL1 계수 ∼ BSLN 계수 중의 각각의 BSL 계수는 또한 동상 BLUT 계수 및 직교 BLUT 계수를 포함한다는 것이다. 동상 BLUT 계수 및 직교 BLUT 계수 모두는 또한 선형 전치 왜곡 계수 및 비선형 전치 왜곡 계수를 포함한다. 선형 모델 벡터 L은 미리 설정되며, L은 N개의 요소를 갖는다. L의 제n 요소는 Ln이고, Ln의 값은 0 또는 1이다. Ln=1인 경우, BSLn 계수는 선형 전치 왜곡 계수 
및 
를 포함한다. Ln=0인 경우, BSLn 계수는 선형 전치 왜곡 계수 
및 
를 포함하지 않으며, n=1, 2, ..., N이다.
선형 모델 벡터 L의 설정은 도 1에서의 마스터 지연 모듈의 지연량 
에 관련 있다. 일반적으로, 
과 같거나 
에 가장 근사한 무선 주파수 지연에 대응하는 Ln은 0으로 설정될 수 있으며, n=1, 2, ..., N이다.
비선형 모델 매트릭스 A는 미리 설정되며, A는 M개의 행과 N개의 열을 갖는다. A의 제m 행 및 제n 열의 요소는 Am,n이고, Am,n의 값은 0 또는 1이다. BSLn은 비선형 모델 매트릭스 A에 따라 M개의 포락 신호 중에서 하나 이상의 포락 신호를 선택하고, 대응하는 비선형 전치 왜곡 계수를 설정한다. Am,n=1인 경우, BSLn은 M개의 포락 신호 중에서 제m 포락 신호 
을 선택하고, 대응하는 비선형 전치 왜곡 계수 
및 
를 설정한다. Am,n=0인 경우, BSLn은, M개의 포락 신호 중에서, 포락 모듈(2)에 의해 출력되는 제m 포락 신호 
을 선택하지 않으므로, 대응하는 비선형 전치 왜곡 계수 
및 
를 설정하지 않으며, m=1, 2, ..., M이고, n=1, 2, ..., N이고, k=1, 2, ..., K이다. 여기서, K는 기저 함수의 수량이고, k는 기저 번호(basis number)이다.
BSLn에서, 비선형 전치 왜곡 계수 
의 아래 첨자 중의 i는, 제n 계수에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호 
임을 나타내고, 비선형 전치 왜곡 계수 
의 아래 첨자 중의 
는 계수에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호의 힐버트 변환, 즉 
임을 나타낸다. 예를 들어, 
에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호 
이고, 
에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호의 힐버트 변환, 즉 
이다. 
은 아날로그 벡터 변조기(analog vector modulator, AVM)에서 생성된다.
BSLn에서, 계수의 아래 첨자 중의 
은, 계수에 의해 제공되는 포락 신호가 제m 포락 지연 신호 
임을 나타낸다. 예를 들어, 
에 의해 제공되는 포락 신호가 제m 포락 지연 신호 
이고, 
이다. 예를 들어, 전치 왜곡을 시뮬레이션하기 위한 설계 파라미터는 다음과 같다:
여기서, 
는 도 1에서의 마스터 지연 모듈의 지연량이고, 
은 미리 설정된 선형 모델 벡터이고, 
는 미리 설정된 비선형 모델 매트릭스이다.
전술한 설계 파라미터에 대응하여, 무선 주파수 지연 모듈(1)은 세 개의 무선 주파수 신호를 출력하고, 이 세 개의 무선 주파수 신호는 각각 제1 무선 주파수 지연 신호 
, 제2 무선 주파수 지연 신호 
및 제3 무선 주파수 지연 신호 
이다. 포락 모듈(2)은 세 개의 포락 신호를 출력하며, 이 세 개의 포락 신호는 각각 제1 포락 신호 
, 제2 포락 신호 
및 제3 포락 신호 
이다.
BSL1의 경우, 무선 주파수 지연 모듈(1)은 
을 BSL1에 출력하고, 포락 모듈(2)은 
을 BSL1에 출력한다. 이에 상응하여, BSL1은 입력된 전치 왜곡 계수로부터 분리함으로써 
및 
를 취득하고, 
및 
를 BSL1의 선형 전치 왜곡 계수로 사용한다. BSL1은 입력된 전치 왜곡 계수로부터 분리함으로써 
및 
를 취득하고, 
및 
를 비선형 전치 왜곡 계수로 사용하며, k=1, 2, ..., K이다.
BSL2의 경우, 무선 주파수 지연 모듈(1)은 
를 BSL2에 출력하고,
포락 모듈(2)은 
,
및 
을 BSL2에 출력한다. 이에 상응하여, BSL2는 입력된 전치 왜곡 계수로부터 분리함으로써 
,
,
,
, 
및 
를 취득하고, 
,
,
,
, 
및 
를 BSL2의 비선형 전치 왜곡 계수로서 사용하며, k=1, 2, ..., K이다.
BSL3의 경우, 무선 주파수 지연 모듈(1)은 
을 BSL3에 출력하고, 포락 모듈(2)은 
을 BSL3에 출력한다. 이에 상응하여, BSL3은 입력된 전치 왜곡 계수로부터 분리함으로써 
및 
를 취득하고, 
및 
를 BSL3의 선형 전치 왜곡 계수로서 사용한다. BSL3은 입력된 전치 왜곡 계수로부터 분리함으로써 
및 
를 취득하고, 
및 
를 BSL3의 비선형 전치 왜곡 계수로서 사용하며, k=1, 2, ..., K이다.
도 2b는 포락 모듈(2)의 제1 구현 방식을 보여준다. 이 구현 방식의 특징은, 단 하나의 포락 검출기 유닛(ED)이 있고, 모든 포락 지연 신호는 ED의 출력 신호이거나, 모든 포락 지연 신호가 ED에 의해 출력되는 신호에 대해 상이한 지연을 수행함으로써 취득된다는 것이다.
포락 모듈(2)의 제2 구현 방식이 있다. 이 제2 구현 방식의 특징은 복수의 포락 생성 유닛(ED)이 있다는 것이다.
M개의 포락 신호가 합계하여 포락 모듈(2)의 제1 구현 방식 및 포락 모듈(2)의 제2 구현 방식 모두에서 생성되어야 한다. 각각의 포락 신호는 지연이 상이하다. 일반적으로, M은 N보다 작지 않고, N은 무선 주파수 지연 신호의 수량이다.
포락 모듈(2)의 제2 구현 방식의 경우, 일반적으로 R개의 ED가 있으며, R은 N보다 크지 않다. 무선 주파수 지연 신호가 R개의 ED 중의 각각의 ED에 입력된다. 나머지 M-R개의 포락 신호는 일부 ED의 출력 신호를 지연시킴으로써 생성된다.
도 2c를 참조하면, 본 발명에서의 포락 모듈(2)의 제2 구현 방식의 제1 실시예가 제공된다.
도 2c에 도시된 포락 모듈(2)은 복수의 포락 검출기 유닛(ED)을 포함하고, 복수의 ED는 각각 ED0, ED1, ..., 및 EDN-1이며, N은 미리 설정된 비선형 모델 매트릭스의 열의 개수이다.
ED0의 입력단은 피드포워드 무선 주파수 신호를 수신하고, 출력단은 콘택트 매트릭스 모듈(3)에 연결된다.
EDn의 입력단은 무선 주파수 지연 모듈(1)의 출력단에 연결되고, 출력단은 콘택트 매트릭스 모듈(3)에 연결되며, n=1, 2, ..., N-1이다.
EDn은 제(n+1) 무선 주파수 지연 신호 
을 수신하고, 제(n+1) 무선 주파수 지연 신호
에 대해 포락 검출을 수행하여 제(n+1) 포락 신호 
를 취득하고, 제(n+1) 포락 신호 
을 콘택트 매트릭스 모듈(3)에 출력하도록 구성되며, n=0, 1, ..., N-1이다.
본 실시예에서. M=N이다. 이 경우에, N개의 포락 검출기 유닛이 있다. N개의 포락 검출기 유닛은 각각 ED0, ED1, ..., 및 EDN-1이다. ED0, ED1, ..., 및 EDN-1은 각각, 
및 
을 수신하고, 
및 
을 대응하는 포락 신호 
및 
으로 변환하고, 대응하는 포락 신호 
및 
를 콘택트 매트릭스 모듈(3)에 출력한다. 본 실시예에서, 
은 0과 같거나 0에 매우의 근사하다. 따라서. 
와 피드포워드 무선 주파수 신호 
가 동일 신호이다.
도 2d를 참조하면, 본 발명에서의 포락 모듈(2)의 제2 구현 방식의 제2 실시예가 제공된다. 본 실시예에서, M=N+2이다. 이경우에, N+1개의 포락 검출기 유닛(ED)이 존재한다. N+1개의 포락 검출기 유닛은 각각 ED0, ED1, ..., 및 EDN이다. ED0, ED1, ..., 및 EDN은 각각 피드포워드 무선 주파수 신호, 제1 무선 주파수 지연 신호, 제[2 무선 주파수 지연 신호, ..., 및 제N 무선 주파수 지연 신호를 수신한다, 즉 
, 
, 
, ..., 및 
을 수신하고, 
, 
, 
, ..., 및 
을 대응하는 제1 포락 지연 신호, 대응하는 제2 포락 지연 신호, ..., 및 대응하는 제(N+1) 포락 지연 신호, 즉 
, 
, 
, ..., 및 
으로 변환하여, 
을 지연시켜 
을 취득하고, 
을 지연시켜 
을 취득하고, N+2개의 포락 신호 
, 
, 
, ..., 및 
을 콘택트 매트릭스 모듈(3)에 출력한다. 여기서, 
은 포락 지연을 나타내지만, 
의 값은 무선 주파수 지연 신호 
과 같고, 
이다.
제2 실시예에서, 포락 모듈(2)은 복수의 포락 검출기 유닛(ED) 및 BBD를 포함한다. 복수의 ED는 각각 ED0, ED1, ..., 및 EDN이며, N은 미리 설정된 비선형 모델 매트릭스의 열의 개수이다.
ED0의 입력단은 피드포워드 무선 주파수 신호를 수신하도록 구성되고, 출력단은 콘택트 매트릭스 모듈(3)에 연결된다.
EDn의 입력단은 무선 주파수 지연 모듈(1)의 출력단에 연결되고, 출력단은 콘택트 매트릭스 모듈(3)에 연결되며, n=1, 2, ..., N이다.
BBD의 입력단은 EDN의 출력단에 연결되고, BBD의 출력단은 콘택트 매트릭스 모듈(3)에 연결된다.
ED0은 피드포워드 무선 주파수 신호 
를 수신하고, 피드포워드 무선 주파수 신호 
에 대해 포락 검출을 수행하여 제1 포락 신호 
를 취득하고, 제1 포락 신호 
를 콘택트 매트릭스 모듈(3)에 출력하도록 구성된다.
EDn은 제n 무선 주파수 지연 신호 
을 수신하고, 제n 무선 주파수 지연 신호 
에 대해 포락 검출을 수행하여 제(n+1) 포락 신호 
를 취득하고, 제(n+1) 포락 신호 
를 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=1, 2, ..., N-1이다.
EDN은 제N 무선 주파수 지연 신호 
을 수신하고, 제N 무선 주파수 지연 신호 
에 대해 포락 검출을 수행하여 제(N+1) 포락 신호 
를 취득하고, 제(N+1) 포락 신호 
를 콘택트 매트릭스 모듈(3) 및 BBD에 출력하도록 구성된다.
BBD는 제(N+1) 포락 신호 
를 수신하고, 제(N+1) 포락 신호 
를 지연시켜 제(N+2) 포락 신호 
를 취득하고, 제(N+2) 포락 신호 
를 콘택트 매트릭스 모듈(3)에 출력하도록 구성된다.
이하에 BSLn을 예로 사용하여 BSL의 구성 및 작동 프로세스를 설명하며, n은 1∼10 중의 수이다.
도 2e를 참조하면, BSL은 동상 BLUT(325), 직교 BLUT(326), 및 AVM(327)을 포함한다.
BSL의 무선 주파수 신호 입력단은 AVM의 입력단에 연결된다. BSL의 포락 신호 입력단은 동상 BLUT의 포락 입력단 및 직교 BLUT의 포락 입력단에 연결된다. 동BLUT의 포락 입력단 및 직교 BLUT의 포락 입력단은 하나 이상의 포락 신호를 포함한다.
동상 BLUT의 계수 입력단 및 직교 BLUT의 계수 입력단은 BSL 모듈의 계수 입력단에 연결된다. 동상 BLUT의 계수 입력단의 계수가 동상 BLUT 계수이다. 직교 BLUT의 계수 입력단의 계수가 직교 BLUT 계수이다. BSL 모듈의 계수 입력단의 계수가 BSL 계수이다. BSL 계수는 두 개의 계수: 동상 BLUT 계수 및 직교 BLUT 계수를 포함한다.
각각의 BSL의 BSL 계수는 APD 트레이닝 모듈(C)에 의해 출력되는 전치 왜곡 계수이다. 따라서, 동상 BLUT 및 직는 각각 동상 BLUT 계수 및 직교 BLUT 계수를 APD 트레이닝 모듈(C)로부터 수신하는 것으로 간주될 수 있다. 동상 BLUT 계수 및 직교 BLUT 계수는 모두 선형 계수 및 비선형 계수를 포함한다. 동상 BLUT의 출력단과 직교 BLUT의 출력단은 각각 AVM의 동상 변조 신호 입력단과 AVM의 직교 변조 신호 입력단에 연결된다. AVM 유닛의 출력단은 BSL 모듈의 출력단이다.
동상 BLUT(325)는 동상 BLUT는 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수 
, 비선형 전치 왜곡 계수 
및 선택된 하나 이상의 포락 신호에 따라, 동상 BLUT 출력 신호 
를 취득하고, 동상 BLUT 출력 신호 
를 AVM의 동상 변조 신호 입력단에 출력한다.
직교 BLUT(326)는 선형 전치 왜곡 계수 
, 비선형 전치 왜곡 계수 
및 선택된 하나 이상의 포락 신호에 따라 직교 BLUT 출력 신호 
를 AVM의 직교 변조 신호 입력단에 출력한다.
AVM은 동상 BLUT 출력 신호 
및 직교 BLUT 출력 신호 
에 따라 입력 무선 주파수 지연 신호 
을 처리하여, 출력 무선 주파수 신호 
를 취득한다. 이 처리는 식 
을 사용하여 표현될 수 있다. 
는 
의 힐버트 변환을 나타낸다, 즉 -90도 위상 시프트가 수행된 후에 취득되는 신호를 나타낸다. 자세한 프로세스의 설명을 위해, AVM의 설명 부분을 참조한다.
두 개의 BLUT는 동일한 구조이다. 즉, 동상 BLUT(325)와 직교 BLUT(326)은 동일한 구조 및 동일한 작동 프로세스를 갖고 동일한 포락 신호를 수신하지만, 상이한 계수를 수신한다. 물론, 입력 계수가 다르기 때문에, 출력 신호는 다르다. 즉 
는 
와 다르다. 동상 BLUT(325)의 포락 입력단과 직교 BLUT(326)의 포락 입력단은 포락 모듈(2)에 연결된다. 동상 BLUT(325)의 계수 입력단과 직교 BLUT(326)의 계수 입력단은 BSL 모듈의 계수 입력단에 연결된다. 동상 BLUT의 계수 입력단의 계수가 동상 BLUT 계수이다. 직교 BLUT의 계수 입력단의 계수가 직교 BLUT 계수이다. BSL 계수는 두 개의 계수: 동상 BLUT 계수 및 직교 BLUT 계수를 포함한다. 동상 BLUT의 출력단과 직교 BLUT의 출력단은 각각 AVM의 동상 변조 신호 입력단과 AVM의 직교 변조 신호 입력단에 연결된다. AVM의 제1 입력단은 무선 주파수 지연 모듈에 연결되고, AVM의 출력단은 전치 왜곡 신호 가산기에 연결된다.
동상 BLUT의 포락 입력단 및 직교 BLUT의 포락 입력단은 하나 이상의 지연된 포락 신호를 포함한다. 이 포함된 포락 신호는 비선형 모델 매트릭스 A에 의해 결정된다. 이에 상응하여, 동상 BLUT 계수 및 직교 BLUT 계수에 포함된 비선형 전치 왜곡 계수도 비선형 모델 매트릭스 A에 의해 결정된다.
동상 BLUT 계수 및 직교 BLUT 계수가 선형 전치 왜곡 계수를 포함하는지는 선형 모델 벡터 L에 의해 결정된다. 동상 BLUT는 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수 
및 비선형 전치 왜곡 계수 
를 수신하고, 하나 이상의 포락 신호를 선택하고, 선형 전치 왜곡 계수 
, 비선형 전치 왜곡 계수 
, 및 선택된 하나 이상의 포락 신호에 따라, 동상 BLUT 출력 신호 
를 취득하고, 동상 BLUT 출력 신호 
를 AVM의 동상 변조 신호 입력단에 출력한다.
BSLn에서, 계수의 아래 첨자 중의 i는, 계수에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호 
임을 나타내고, 계수의 아래 첨자 중의 
는 계수에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호의 힐버트 변환, 즉 
임을 나타낸다. 예를 들어, 
에 의해 제공되는 무선 주파수 신호는 제n 무선 주파수 지연 신호 
이고, 
에 의해 제공되는 무선 주파수 신호는 제n 무선 주파수 지연 신호의 힐버트 변환 
이다. 
은 AVM에서 생성된다.
BSLn에서, 계수의 아래 첨자 중의 
은, 계수에 의해 제공되는 포락 신호가 제m 포락 지연 신호 
임을 나타낸다. 예를 들어, 
에 의해 제공되는 포락 신호는 제m 포락 지연 신호 
이고, m=1, 2, ..., M이다.
직교 BLUT는 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수 
및 비선형 전치 왜곡 계수 
를 수신하고, 하나 이상의 포락 신호를 선택하고, 선형 전치 왜곡 계수 
, 비선형 전치 왜곡 계수 
및 선택된 하나 이상의 포락 신호에 따라 직교 BLUT 출력 신호 
를 AVM의 직교 변조 신호 입력단에 출력한다.
AVM은 동상 BLUT 출력 신호 
, 직교 BLUT 출력 신호 
및 무선 주파수 지연 모듈에 의해 출력되는 무선 주파수 지연 신호 
을 수신하고, 동상 BLUT 출력 신호 
및 직교 BLUT 출력 신호 
에 따라 무선 주파수 지연 신호 
을 처리하여, 출력 무선 주파수 신호 
, 즉 제n 탭 신호를 취득하며, n=1, 2, ..., N이다.
이하에는 동상 BLUT를 예로 사용하여 BSL의 내부 블록도를 더 설명한다. 이하의 동상 BLUT(325)는 BSLn중에 있다. 도 2ga를 참조한다.
BLUT가 BSLn 중에 있기 때문에, 선형 모델 벡터 L의 제n 요소는 Ln이 1이면, 동상 BLUT(325)에 입력되는 BLUT 계수는 선형 전치 왜곡 계수 
를 포함한다. 선형 모델 벡터 L의 제n 요소는 Ln이 0이면, 동상 BLUT(325)에 입력되는 BLUT 계수는 선형 전치 왜곡 계수 
를 포함하지 않는다.
동상 BLUT(325)는 하나 이상의 LUT(Look Up Table, lookup table, 룩업 테이블) 및 BLUT 가산기(3211)를 포함한다. 하나 이상의 LUT는 LUTm,n을 포함한다. LUTm,n에서, LUT의 아래첨자 "m,n" 중의 m은 BSLn에 입력되는 포락 신호가 제m 포락 신호 
이라는 것을 나타내고, m은 1, 2, ..., M 중의 특정 값이다. UT의 아래첨자 "m,n" 중의 n은 SLn에 입력되는 포락 신호가 제n 무선 주파수 지연 신호 
를 나타내고, n은 1, 2, ..., N 중의 특정 값이다.
Am,n=1인 경우, BLUT는 LUTm,n을 포함하고, 동상 BLUT(325)에 입력되는 BLUT 계수는 비선형 전치 왜곡 계수 
내지 
를 포함한다는 것을 나타낸다. Am,n=0인 경우, 동상 BLUT가 LUTm,n을 포함하지 않고고, 동상 BLUT(325)에 입력되는 BLUT 계수는 비선형 전치 왜곡 계수 
내지 
를 포함하지 않는다는 것을 나타내며, m=1, 2, ..., M이고, M은 미리 설정된 정수이다.
A의 동일한 열에 S개의 요소가 있고(특정 n에 대응하는 상이한 m), Am,n=1이면, 동상 BLUT(325)의 총 비선형 전치 왜곡 계수는 S*K개의 실수이고, S는 M보다 크지 않다. K는 기저 함수의 개수이다. 여기서는 S개의 열 요소 모두가 K개의 기저 함수를 사용한다고 가정한다. 원칙상, S개의 열 요소가 상이한 개수의 기저 함수를 사용하는 경우, 동상 BLUT(325)의 총 비선형 전치 왜곡 계수의 개수는 계산하기 어렵지 않지만, 총 비선형 전치 왜곡 계수의 개수는 이 경우에 S*K가 아닐 수 있다.
LUTm,n의 제1 입력단은 포락 모듈(2)에 연결되고, 제2 입력단은 APD 트레이닝 모듈(C)에 연결되고, 출력단은 BLUT 가산기(3211)에 연결되고, BLUT 가산기(3211)는 또한 APD 트레이닝 모듈(C)에 연결되며, m=1, 2, ..., M이다.
LUTm,n은 포락 모듈(2)에 의해 출력되는 제m 포락 신호 
및 APD 트레이닝 모듈(C)에 의해 출력되는 비선형 전치 왜곡 계수 
내지 
를 수신하고, 비선형 전치 왜곡 계수 
내지 
에 따라, 제m 포락 신호 
에 대응하는 LUT 신호 
를 취득하고, LUT 신호 
를 BLUT 가산이 출력하며, m=1, 2, ..., M이다.
BLUT 가산기(3211)는 각각의 LUT에 의해 출력되는 LUT 신호 및 APD 트레이닝 모듈(C)에 의해 출력되는 선형 전치 왜곡 계수 
를 수신하고, 각각의 LUT 신호 
와 선형 전치 왜곡 계수 
를 가산하여 BLUT 출력 신호, 즉 동상 변조 신호 
취득하며,
; 
를 AVM(327)의 동상 변조 신호 입력단에 출력한다.
동상 BLUT(325)와 직교 BLUT(326)은 동일한 구조 및 동일한 작동 프로세스를 갖고 동일한 포락 신호를 수신한다. 차이점은, APD 트레이닝 모듈(C)가 선형 전치 왜곡 계수 
및 비선성형 전치 왜곡 계수 
내지 
를 동상 BLUT에 출력하고, 선형 전치 왜곡 계수 
및 비선형 전치 왜곡 계수 
내지 
를 직교 BLUT에 출력하며, m=1, 2, ..., M이다. 동상 BLUT 출력 신호는 
이며, 
이다. 직교 BLUT 출력 신호는 
이며, 
다.
도 2ha을 참조하면, 동상 BLUT(325) 중의 LUT 유닛 LUTm,n이 LUT 유닛의 구성 및 작동 프로세스를 설명하기 위한 예로 사용된다. 우수 다항식이 기저 함수로 사용되는 것으로 가정한다.
LUTm,n의 LUT는 LUT 가산기(331), 복수의 BFG, 및 복수의 승산기를 포함한다. 복수의 BFG는 각각 BFG_1, BFG_2, ..., 및 BFG_K이다. 복수의 승산기는 각각 승산기 M1, 승산기 M2, ,,,, 및 승산기 MK이며, K는 미리 설정된 정수이다. BFG는 Base Function Generator, 즉 기저 함수 생성기의 두문자를 가리킨다.
LUTm,n의 LUT의 비선형 전치 왜곡 계수는 
내지 
이다. 따라서, 동상 BLUT(325) 중의 LUTm,n의 비선형 전치 왜곡 계수는 K개의 실수이다.
BFG_k의 입력단은 포락 모듈(2)에 연결되고, BFG_k의 출력단은 승산기 Mk의 입력단에 연결된다. 승산기 Mk의 출력단은 LUT 가산기(331)에 연결되며, k=1, 2, ..., K이다.
바람직하게는, BFG_k의 입력단은 포락 모듈(2)에 포함된 BBDm -1의 출력단에 연결된다.
BFG_k는 포락 모듈(2)에 의해 출력되는 제m 포락 신호 
을 수신하고, 제m 포락 신호 
에 따라 기저 함수 신호 
를 생성하고, 
를 BFG_k에 대응하는 승산기 Mk에 출력하도록 구성된다. 기저 함수가 우수 다항식인 것으로 가정되기 때문에, BFG_k에 의해 생성되는 기저 함수 신호 
는 실제로 
이고, 
이다. 승산기 Mk는 기저 함수 신호 
및 APD 트레이닝 모듈(C)에 의해 출력되는 비선형 전치 왜곡 계수 
를 수신하고, 기저 함수 신호 
와 비선형 전치 왜곡 계수 
를 승산하여 기저 기여 신호 
를 취득하고, 기저 기여 신호 
를 LUT 가산기(331)에 출력하도록 구성된다. 기저 함수가 우수 다항식인 것으로 가정되기 때문에, LUT 가산기(331)에 출력되는 기저 기여 신호는 실제로 
이고, 
이다.
LUT 가산기(331)는 승산기 Mk에 의해 출력되는 기저 기여 신호 
를 수신하고, 수신된 기저 기여 신호들을 가산하여, LUT 출력 신호 
를 취득하도록 구성되며, 
이다. 기저 함수가 우수 다항식인 것으로 가정되기 때문에, 동상 LUT(325) 중의 LUTm,n의 LUT의 출력 신호는 실제로 
이다.
도 2hb를 참조하면, 직교 BLUT(326)에서의 LUTm,n의 LUT 유닛의 내부 블록도를 제공한다. 직교 BLUT(326)에서의 LUTm,n의 LUT 유닛의 작동 원리는 전술한 도 2ha에서의 동상 BLUT(325)에서의 LUTm,n의 LUT 유닛의 작동 원리와 동일하지만, 입력 계수가 다르다. 도 2ha에서 입력 계수는 
내지 
이고, 도 2hb에서 입력 계수는 
내지 
이며, 
이다.
직교 BLUT(325) 중의 LUTm,n의 LUT의 출력 신호는 
이고, 
이다. 기저 함수가 우수 다항식인 것으로 가정되기 때문에, 직교 BLUT(325) 중의 LUTm,n의 LUT의 출력 신호는 실제로 
이다.
동상 BLUT(325) 중의 LUT와 직교 BLUT(326) 중의 LUT는 구성 및 작동 프로세스가 동일하다. 차이점은, APD 트레이닝 모듈(C)이 비선형 전치 왜곡 계수 
내지 
를 동상 BLUT에 출력하고, 비선형 전치 왜곡 계수 
내지 
를 직교 BLUT에 출력하는 것이며, m은 1, 2, ..., M 중의 값이다.
도 2gb를 참조하면, 직교 BLUT(326)는 선형 전치 왜곡 계수 
, 비선형 전치 왜곡 계수 
및 선택된 하나 이상의 포락 신호에 따라 직교 BLUT 출력 신호 
를 취득하고, 직교 BLUT 출력 신호 
를 AVM의 직교 변조 신호 입력단에 출력한다.
도 2f를 참조하면, AVM은 QPS(Quadrature Phase Splitter, 직교 위상 스플리터)(3271), 동상 승산기(3272), 직교 승산기(3273), 및 감산기(3274)를 포함한다. 이하의 설명에서는, AVM이 BSLn 중에 있고, n은 1 내지 N 중의 수이다.
QPS(3271)는, 무선 주파수 지연 모듈(1)에 의해 전송되는 제n 무선 주파수 지연 신호 
를 수신하고; 제n 무선 주파수 지연 신호 
를 0도에 대한 무선 주파수 지연 신호 
와 -90도에 대한 무선 주파수 지연 신호 
으로 분할하고 - 두 무선 주파수 지연 신호 사이의 위상 차는 90도 임 -; 0도에 대한 무선 주파수 지연 신호 
를 동상 승산기(3272)에 출력하고, -90도에 대한 무선 주파수 지연 신호 
을 직교 승산기(3273)에 출력하도록 구성된다.
QPS에 의해 출력되는, 0도 신호 및 -90도 신호는 원리 설명의 편의를 위해 사용된 것이다. 핵심은, QPS에 의해 출력되는 두 무선 주파수 신호 간의 위상차가 90도인 것이다.
두 무선 주파수 신호가 구체적으로 45도 신호와 -45도 신호인지, 20도 신호와 -70도 신호인지, -16도 신호와 -106도 신호인지, 133도 신호와 43도 신호 등인지는 QPS의 기능 및 성능에 영향을 미치지 않는다.
동상 승산기(3272)는 동상 BLUT 출력 신호 
및 0도 대한 무선 주파수 지연 신호 
을 수신하고, 동상 BLUT 출력 신호 
와 0도 대한 무선 주파수 지연 신호 
를 승산하여 동상 변조된 무선 주파수 신호 
를 취득하고, 동상 변조된 무선 주파수 신호를 감산기에(3274) 출력하도록 구성된다.
직교 승산기(3273)는 직교 BLUT 출력 신호 
및 -90도 대한 무선 주파수 지연 신호 
를 수신하고, 직교 BLUT 출력 신호 
와 -90도 대한 무선 주파수 지연 신호 
를 승산하여 직교 변조된 무선 주파수 신호 
를 취득하고, 직교 변조된 무선 주파수 신호를 감산기(3274)에 출력하도록 구성된다.
AVM에 입력되는 동상 변조 신호 및 직교 변조 신호는 모두 기저대역 신호이고, AVM에 입력되는 기저대역 신호 및 무선 주파수 신호는 모두 아날로그 신호이다. 이것이 AVM을 아날로그 벡터 변조기라고 하는 이유이다. 동상 TMDTKSRl(3272) 및 직교 승산기(3273)은 기저대역 신호와 무선 주파수 신호의 승산을 완료한다. AVM은 무선 주파수 신호를 출력한다.
감산기(3274)는 동상 변조된 무선 주파수 신호 
에서 직교 변조된 무선 주파수 신호 
를 감산하여 AVM에 의해 출력되는 무선 주파수 신호 
, 즉 BSLn에 의해 출력되는 제n 탭 신호 
를 취득하도록 구성된다. AVM에 의해 출력되는 무선 주파수 신호 
는 BSLn에 의해 출력되는 무선 주파수, 즉 전치 왜곡 신호 가산기(31)에 의해 수신되는 제n 탭 신호이다.
QPS에 의해 출력되는, 0도에 대한 신호 
는 단지 설명의 편의를 위한 것이고, QPS에 의해 출력되는, 0도에 대한 신호가 QPS로 입력되는 무선 주파수 신호와 동일하다는 것을 나타내지는 않는다. QPS의 핵심적인 기술 특징은 0도에 대한 출력된 무선 주파수 지연 신호와 -90도에 대한 출력된 무선 주파수 지연 신호 사이의 위상차가 90이라는 것이다. 0도에 대한 출력된 무선 주파수 지연 신호 또는 -90도에 대한 출력된 무선 주파수 지연 신호가 입력된 무선 주파수 신호와 동일한지와는 무관하다.
LUT는 LUT 가산기, 참조 전압 생성 모듈, 복수의 기저 함수 생성 유닛(BFG), 및 복수의 승산기를 포함한다 복수의 BFG 중의 각각의 BFG는 하나의 승산기에 대응한다.
각각의 BFG의 제1 입력단은 포락 모듈에 연결되고, 각각의 BFG의 제2 입력단은 참조 전압 생성 모듈에 연결되고, 각각의 BFG의 출력단은 각각의 BFG에 대응하는 승산기의 제1 입력단에 각각 연결된다.
복수의 승산기 중의 각각의 승산기의 제2 입력단은 APD 트레이닝 모듈에 연결되고, 각각의 승산기의 출력단은 LUT 가산기에 연결된다.
BFG는, 포락 모듈에 의해 출력되는 포락 신호 
및 참조 전압 생성 모듈에 의해 입력되는 참조 전압을 수신하고, 포락 신호 
및 참조 전압에 따라 기저 함수 신호를 생성하고, 기저 함수 신호를 BFG에 대응하는 승산기에 출력하도록 구성되며, m=1, 2, ..., M이다.
승산기는, 기저 함수 신호 및 APD 트레이닝 모듈에 의해 출력되는 제1 전치 왜곡 계수를 수신하고, 기저 함수 신호 및 제1 전치 왜곡 계수에 따라 기저 기여 신호를 취득하고, 기저 기여 신호를 BLUT 가산기에 출력하도록 구성된다.
LUT 가산기는 각각의 승산기에 의해 출력되는 기저 기여 신호를 수신하고, 수신된 기저 기여 신호들을 가산하여, LUT 신호를 취득하도록 구성된다.
LUT는 LUT 가산기, 복수의 기저 함수 생성 유닛(BFG), 및 복수의 승산기를 포함한다. 복수의 BFG 중의 각각의 BFG는 하나의 승산기에 대응한다.
각각의 BFG의 입력단은 포락 모듈에 연결되고, 각각의 BFG의 출력단은 각각의 BFG에 대응하는 승산기의 제1 입력단에 각각 연결된다. 복수의 승산기 중의 각각의 승산기의 제2 입력단은 APD 트레이닝 모듈에 연결되고, 각각의 승산기의 출력단은 LUT 가산기에 연결된다.
BFG는 포락 모듈에 의해 출력되는 포락 신호 
를 수신하고, 포락 신호 
에 따라 기저 함수 신호를 생성하고, 기저 함수 신호를 BFG에 대응하는 승산기에 출력하도록 구성되며, 
이다.
승산기는 기저 함수 신호 및 APD 트레이닝 모듈에 의해 출력되는 제1 전치 왜곡 계수를 수신하고, 기저 함수 신호 및 제1 전치 왜곡 계수에 따라 기저 기여 신호를 취득하고, 기저 기여 신호를 BLUT 가산기에 출력하도록 구성된다.
LUT 가산기는 각각의 승산기에 의해 출력되는 기저 기여 신호를 수신하고, 수신된 기저 기여 신호들을 가산하여, LUT 신호를 취득하도록 구성된다.
본 발명에서의 제1 유형의 APD 모델, 즉 매트릭스 모델에 따르면, 무선 주파수 지연 모듈이 피드포워드 무선 주파수 신호를 지연시켜 상이한 지연을 갖는 복수의 무선 주파수 지연 신호를 취득하고, 각각의 무선 주파수 지연 신호를 콘택트 매트릭스 모듈에 출력하므로, 콘택트 매트릭스 모듈이 상이한 지연을 갖는 무선 주파수 지연 신호에 따라 전치 왜곡 신호를 생성할 수 있도록 한다. 매트릭스 모델에서의 APD 코어 모듈은 적절한 계수를 구성함으로써 비선형 메모리 전치 왜곡 특성을 갖는다. 따라서, PA가 APD 코어 모듈의 전치 왜곡 특성에 반하는 왜곡 특성을 갖는 경우, PA에 의해 생성되는 왜곡이 효과적으로 상쇄될 수 있어, PA에 의해 출력되는 신호가 APD 코어 모듈에 입력 신호와 동일할 수 있도록 한다.
본 발명의 본 실시예에서, 무선 주파수 지연 모듈이 피드포워드 무선 주파수 신호를 지연시켜 상이한 지연을 갖는 복수의 무선 주파수 지연 신호를 취득하고, 각각의 무선 주파수 지연 신호를 콘택트 매트릭스 모듈에 입력하므로, 콘택트 매트릭스 모듈이 상이한 지연을 갖는 무선 주파수 지연 신호에 따라 전치 왜곡 신호를 생성할 수 있도록 한다. 따라서, PA가 APD 코어 모듈에 대응하지 않는 왜곡 특성을 갖는 경우, 콘택트 매트릭스 모듈에 대한 효과가 제거될 수 있고, PA에 의해 생성되는 왜곡이 효과적으로 상쇄될 수 있다.
본 발명의 제3 부분은 본 발명에서의 제2 유형의 APD 모델, 즉 캐스케이드형 모델이다.
본 발명에서의 시스템의 블록도에서 APD 코어 모듈(B)의 제2 유형의 APD 모델은 캐스테이드형 모델이다. 도 3a를 참조하면, APD 코어 모듈(B)의 캐스케이드형 모델의 제1 실시예는,
선형 필터링 모듈(4) 및 ZMNL 모듈(5)을 포함한다. 선형 필터링 모듈(4)의 출력단은 ZMNL 모듈의 입력단에 연결된다. ZMNL은 영 메모리 비선형을 가리킨다, 즉, zero memory nonlinear의 두문자이다.
선형 필터링 모듈(4)은, 피드포워드 무선 주파수 신호를 수신하고, 선형 필터링 계수에 따라 피드포워드 무선 주파수 신호에 대해 선형 필터링를 수행하고, ZMNL 모듈(5)에, 선형 필터링 후에 취득되는 무선 주파수 신호를 출력하도록 구성된다. 선형 필터링 후에 취득되는 무선 주파수 신호는 선형 예비 변조된 신호라고 한다.
ZMNL 모듈(5)은, 선형 필터링 모듈(4)에 의해 출력되는 선형 예비 변조된 신호를 수신하고, ZMNL 계수에 따라 선형 예비 변조된 신호에 대해 비선형 처리를 수행하여, 전치 왜곡 신호를 생성하도록 구성된다.
선형 필터링 계수 및 ZMNL 계수는 APD 트레이닝 모듈(C)에 의해 APD 코어 모듈(B)에 출력된다. 피드포워드 무선 주파수 신호는 아날로그 전치 왜곡기 시스템의 입력단에 의해 APD 코어 모듈(B)에 출력된다.
바람직하게는, 선형 필터링 모듈(4) 및 ZMNL 모듈(5)의 내부 블록도에 대해서는 도 3b를 참조한다.
선형 필터링 모듈(4)은 P-1개의 무선 주파수 지연 유닛(RFD), P개의 DVM(Digital Vector Modulator, 디지털 벡터 변조기 유닛), 및 선형 가산기를 포함한다. P-1개의 무선 주파수 지연 유닛(RFD)은 각각 RFDin1,RFDin2, ..., 및 RFDinP -1이다. P개의 디지털 벡터 변조기 유닛(DVM)은 각각 DVMin1, DVMin2, ..., 및 DVMinP이고, P는 미리 설정된 정수이다. RFDin1, 상기RFDin2, ..., 및 RFDinP -1은 순차적으로 직렬로 연결된다. 피드포워드 무선 주파수 신호는 RFDin1의 입력단 및 DVMin1의 입력단에 전송된다. RFDin2, ..., 및 RFDinP - 1는의 출력단은 각각 DVMin2, DVMin3, ..., 및 DVMinP의 입력단에 연결된다. DVMin1, DVMin2, ..., 및 DVMinP의 출력단은 모두 선형 가산기(41)의 입력단에 연결된다.
RFDin1은, 피드포워드 무선 주파수 신호 
를 수신하고, 피드포워드 무선 주파수 신호 
를 지연시켜 제1 무선 주파수 지연 신호 
를 취득하고, 제1 무선 주파수 지연 신호 
를 RFDin2 및 DVMin2에 출력하도록 구성되며, 
은 RFDin1에 의해 생성되는 지연이다.
RFDinp는 RFDinp -1에 의해 출력되는 제(p-1) 무선 주파수 지연 신호 
을 수신하고, 제(p-1) 무선 주파수 지연 신호 
을 지연시켜 제p 무선 주파수 지연 신호 
를 취득하고, 제p 무선 주파수 지연 신호 
를 RFDinp+1 및 DVMinp +1에 출력하도록 구성되며, 
는 RFDin1, RFDin2, ..., 및 RFDinp에 의해 공동으로 생성된 지연이고, p=2, 3, ..., P-2이다.
RFDinP -1은 RFDinp -2에 의해 출력되는 제(p-2) 무선 주파수 지연 신호 
를 수신하고, 제(p-2) 무선 주파수 지연 신호 
를 지연시켜 제P-1 무선 주파수 지연 신호 
를 취득하고, 제P-1 무선 주파수 지연 신호 
을 DVMinP에 출력하도록 구성되며, 
은 RFDin1, RFDin2, ..., 및 RFDinP -1에 의해 공동으로 생성된 지연이다.
APD 트레이닝 모듈(C)은 DVMin1, DVMin2, ..., 및 DVMinP에 대해 대응하는 전치 왜곡 계수를 생성한다. DVMin1, DVMin2, ..., 및 DVMinP에 대응하는 전치 왜곡 계수는 각각 
,
, ..., 및 
이다. 
는 복소수이고, 
이며, 
및 
은 실수이다.
DVMin1은 피드포워드 무선 주파수 신호 
및 외부로부터 입력되는 전치 왜곡 계수 
를 수신하고, 전치 왜곡 계수 
에 따라, 피드포워드 무선 주파수 신호 
에 대해 진폭 변환 및 위상 변환을 수행하여 출력 신호 
를 취득하고, 출력 신호 
를 선형 필터링 가산기(41)에 출력하도록 구성되며, 
이다.
DVMin1 내지 DVMinP에 의해 입력 신호에 대해 수행되는 구체적인 처리는 식 
을 사용하여 표현될 수 있다. 
는 
의 힐버트 변환, 즉 -90도 위상 시프트 후에 취득된 신호를 나타내며, 
이다. 상세한 프로세스의 설명에 대해서는, DVM의 설명 부분을 참조하기 바란다.
선형 가산기는 DVMin1, DVMin2, ..., 및 DVMinP에 의해 출력되는 출력 신호를 수신하고, 
, 
, ..., 및 
를 가산하여 선형 예비 변조된 신호를 취득하도록 구성된다. 선형 예비 변조된 신호는 
이다. 도 3c를 참조하면, DVM의 구성이 도시되어 있다. DVM의 블록도 및 작동 프로세스에 대한 이하의 설명은 DVMin1, DVMin2, ..., 및 DVMinP에 모두 적용 가능하다. DVM은 QPS(421), 동상 승산기(422), 직교 승산기(423), 및 감산기(424)를 포함한다.
QPS(421)의 연결 관계 및 내부 블록도는 전술한 QPS(3271)의 그것과 동일하다. 자세한 것은 반복 설명하지 않는다.
QPS(421)의 제1 출력단은 동상 승산기(422)의 제1 입력단에 연결되고, 제2 출력단은 직교 승산기(423)의 입력단에 연결된다. 동상 승산기(422)의 출력단은 감산기(424)의 제1 입력단에 연결된다. 직교 승산기(423)의 출력단은 감산기(424)의 제2 입력단에 연결된다. 감산기(424)의 출력단은 선형 필터링 가산기(41)에 연결된다.
DVM에 포함된 QPS(421)는, 제p 무선 주파수 지연 신호 
를 수신하고; 제p 무선 주파수 지연 신호 
를 0도에 대한 무선 주파수 신호
와 -90도에 대한 무선 주파수 신호 
로 분할하고 - 두 무선 주파수 지연 신호 사이의 위상 차는 90도임 -; 0도에 대한 무선 주파수 신호 
및 -90도에 대한 무선 주파수 신호 
를 각각 동상 tmdtksrL(422) 및 직교 승산기(423)에 출력하도록 구성된다.
이하에 DVMinp를 예로 사용하여 DVM의 작동 원리를 설명하며, p는 1, 2, ..., P 중의 특정 수이다.
DVMinp를 위해 APD 트레이닝 모듈(C)에 의해 생성 및 구성되는 선형 필터링 계수는 
이며, 
및 
는 실수이다. 
와 
는 각각 동상 계수와 직교 계수를 가리킨다. 따라서, DVMinp를 위해 APD 트레이닝 모듈(C)에 의해 실제로 구성되는 선형 필터링 계수는 두 실수: 
및 
로 간주될 수 있다.
DVM에 입력되는 동상 계수 
및 직교 계수 
는 디지털 파라미터이지만, DVM에 입력되는 무선 주파수 신호는 아날로그 파라미터이다. 이것이 DVM을 Digital Vector Modulator, 즉 디지털 벡터 변조기라고 지칭하는 이유이다. 동상 승산기(422)와 직교 승산기(423)는 디지털 파라미터와 무선 주파수 신호의 승산을 완료한다. DVM은 무선 주파수 신호를 출력한다.
동상 승산기(422)는 0도 대한 무선 주파수 신호 
및 동상 계수 
를 수신하고, 0도 대한 무선 주파수 신호 
와 동상 계수 
를 승산하여 동상 승적 신호(in-phase product signal)
를 취득하고, 동상 승적 신호 
를 감산기(24)에 출력하도록 구성된다.
직교 승산기(423)는 -90도 대한 무선 주파수 신호 
및 직교 계수 
를 수신하고, -90도 대한 무선 주파수 신호 
와 직교 계수 
를 승산하여 직교 승적 신호 
을 취득하고, 직교 승적 신호 
을 감산기(424)에 출력하도록 구성된다.
감산기(424)는 동상 승적 신호 
에 직교 승적 신호 
를 감산하여 제p 탭 신호 
를 취득하도록 구성된다, 즉 DVM 유닛에 의해 출력되는 DVM 무선 주파수 신호는 
이다.
P개의 DVM 유닛 DVMin1, DVMin2, ..., 및 DVMinP 에 의해 출력되는 신호 
, 
, ..., 
는 선형 필터링 가산기(41)에서 가산되어, 선형 필터링 모듈의 출력 선형 예비 변조된 신호 
를 취득하며, 
이다. 선형 예비 변조된 신호는 선형 필터링 모듈에 의해 출력되는 무선 주파수 신호, ZMNL 모듈에 입력되는 무선 주파수 신호이다.
도 3b를 참조하면, ZMNL 모듈(5)은,
포락 검출 유닛(ED) 및 신호 룩업 테이블 유닛(SL)을 포함한다. ZMNL 모듈의 입력단 및 ED의 입력단은 SL의 무선 주파수 입력단 x에 연결된다. ED의 출력단은 SL의 포락 입력단 y에 연결된다. SL의 출력단은 ZMNL의 출력단이다.
ED의 연결관계 및 내부 블록도는 전술한 설명에서와 동일하다. 자세한 것은 반복 설명하지 않는다. ED는 선형 필터에 의해 출력되는 선형 예비 변조된 신호 
에 대해 포락 검출을 수행하여 포락 신호를 생성하고, 포락 신호를 SL에 출력하도록 구성된다. 
의 포락이 
인 것으로 가정되며, ED의 의해 출력되는 신호는 
이다.
설계에 따라, ED는 선형 예비 변조된 신호 
의 포락의 제곱을 출력할 수 있다. 즉, ED에 의해 출력되는 신호는 
이다.
이하의 설명은 ED에 의해 출력되는 신호가 
라는 사실에 기초한다. 실제로, ED에 의해 출력되는 신호는 
일 수 있지만, 설명 방식은 상응하게 수정되어야 한다. 자세한 것은 설명하지 않는다.
SL은 선형 필터에 의해 출력되는 선형 예비 변조된 신호 
, ED에 의해 출력되는 포락 신호 및 외부로부터 입력되는 전치 왜곡 계수 
를 수신하도록 구성되며, 
는 K개의 복수이고, 
이고, 
및 
는 실수이다. 전치 왜곡 계수 및 포락 신호에 따라 선형 예비 변조된 신호 
에 대해 진폭 변환 및 위상 변환을 수행하여 전치 왜곡 신호 
를 취득하도록 구성된다. 여기서 K는 SL에서 사용된 기저 함수의 개수이고, 
이다.
도 3d를 참조하면, SL 모듈(5)은,
동상 LUT(521), 직교 LUT(522) 및 AVM 유닛을 포함한다. SL의 무선 주파수 입력단 x은 AVM의 입력단에 연결된다.
SL의 포락 신호 입력단 y는 동상 LUT의 포락 입력단 및 직교 LUT의 포락 입력단에 연결된다. 동상 LUT(521)과 직교 LUT(522)은 또한 APD 트레이닝 모듈(C)로부터 ZMNL 계수를 수신한다. 동상 LUT(521)의 출력단과 직교 LUT(522)의 출력단은 각각, AVM의 동상 변조 신호 입력단과 AVM의 직교 변조 신호 입력에 연결된다. AVM 유닛의 출력단은 SL 모듈의 출력단이다.
SL을 위해 APD 트레이닝 모듈(C)에 의해 생성 및 구성되는 ZMNL 계수는, 
이며, 
및 
는 실수이고, 
이다. 따라서,
SL을 위해 APD 트레이닝 모듈(C)에 의해 실제로 구성되는 ZMNL 계수는 2K개의 실수로 간주될 수 있다.
동상 LUT(521)와 직교 LUT(522)의 작동 원리 및 내부 블록도는 전술한 설명에서와 동일하다. AVM(523)의 작동 원리 및 내부 블록도는 AV(327)의 그것과 동일하다. 자세한 것은 반복 설명하지 않는다.
동상 LUT(521)은 포락 신호 
와 동상 LUT 계수 
를 수신하며, 동상 LUT(521)은 K개의 기저 함수 
를 생성하는 데 사용되는 K개의 기저 함수 생성 유닛을 가지며, 
이므로, 동상 변조 신호 
를 생성할 수 수 있다. 그 후, 동상 LUT(521)는 동상 변조 신호 
를 AVM(523)의 동상 변조 신호 입력단에 출력한다.
직교 LUT(522)는 포락 신호 
와 직교 LUT 
를 수신하며, 직교 LUT(522)는 K개의 기저 함수 
를 생성하는 데 사용되는 K개의 기저 함수 생성 유닛을 가지며, 
이므로, 직교 변조 신호 
를 생성할 수 있다. 그후, 직교 LUT(522)는 직교 변조 신호 
를 AVM(523)의 직교 변조 신호 입력단에 출력한다.
AVM(523)은 선형 필터링 모듈에 의해 출력되는 선형 예비 변조된 신호 
를 수신하고, 동상 변조 신호 
및 직교 변조 신호 
에 따라 
에 대해 진폭 변조 및 위상 변조를 수행하여, AVM의 출력 무선 주파수 신호 
를 취득하며, 
는 
의 힐버트 변환을 나타낸다, 즉 
에 대해 -90도 위상 시프트를 수행한 후에 취득되는 신호이다. AVM의 출력 무선 주파수 신호 
는 APD 코어 모듈의 출력 신호, 즉 전치 왜곡 신호이다.
또한, 도 3d를 참조하면, APD 코어 모듈(B)의 캐스케이드형 모델의 제2 실시예는, 선형 필터링 모듈(6), ZMNL 모듈(7) 및 광대역 선형 필터링 모듈(8)을 포함한다.
선형 필터링 모듈(6), ZMNL 모듈(7) 및 광대역 선형 필터링 모듈(8)의 내부 블록도에 대해서는 도 4f를 참조하기 바란다.
선형 필터링 모듈(6)의 작동 원리 및 ZMNL 모듈(7)의 작동 원리는 각각, 선형 필터링 모델(4)의 그것과 ZMNL 모듈(5)의 그것과 동일하다. 자세한 것은 반복 설명하지 않는다.
광대역 선형 필터링 모듈(8)은 선형 필터링 모듈(4)과 동일한 형태를 갖는다. 차이점은 광대역 선형 필터링 모듈(8) 내의 각각의 대응하는 유닛의 처리 대역폭이 선형 필터링 모듈(4)에서의 처리 대역폭보다 넓다는 것이다. 예에서는
피드포워드 무선 주파수 신호 
의 대역폭은 100 MHZ이고, SL에 의해 출력되는 신호의 대역폭은 일반적으로 500 MHZ보다 작다. 이에 상응하여, 이 경우에, 선형 필터링 모듈(4)에 의해 처리된 신호의 대역폭은 100 MHZ이고, 광대역 선형 필터링 모듈(8)에 의해 처리된 신호의 대역폭은 500 MHZ보다 작다. 이것은, 광대역 선형 필터링 모듈(8)의 회로 설계가 선형 필터링 모듈(4)의 그것과 다를 것을 요구한다.
구체적으로, 광대역 선형 필터링 모듈(8) 내의 무선 주파수 지연 유닛은 각각 RFDout1, RFDout2, ..., 및 RFDoutL이다. 총 L개의 무선 주파수 지연 유닛이 있으며, 각 RFDout의 대역폭은 RFDin의 대역폭보다 크다. 이에 상응하여, L개의 디지털 벡터 변조기 유닛 DVMout이 있으며, 각각의 DVMout,의 대역폭은 DVMin의 대역폭보다 크다.
광대역 선형 필터링 모듈(8)의 회로 연결 관계 및 작동 원리는 선형 필터링 모듈(4)의 그것과 유사하다. 자세한 것은 반복 설명하지 않는다.
선형 필터링 모듈(6)은 APD 트레이닝 모듈(C)에 의해 입력되는 선형 필터링 계수에 따라 피드포워드 무선 주파수 신호를 처리하여, 선형 예비 변조된 신호를 출력한다.
ZMNL 모듈(7)은 APD 트레이닝 모듈(C)에 의해 입력되는 ZMNL 계수에 따라 선형 예비 변조된 신호를 처리하여, 중간 예비 왜곡 신호를 출력한다.
광대역 선형 필터링 모듈(8)은, APD 트레이닝 모듈(C)에 의해 입력되는 광대역 선형 필터링 계수에 따라, ZMNL 모듈(7)에 의해 입력되는 중간 전치 왜곡 신호를 처리하여, 전치 왜곡 신호를 출력한다.
또한, 도 3g를 참조하면, APD 코어 모듈(B)의 캐스케이드형 모델의 제3 실시예는,
선형 필터링 모듈(9), SBSL(Single Block Signal LUT, 단일 블록 신호 룩업 테이블) 모듈(10) 및 광대역 선형 필터링 모듈(11)을 포함한다.
선형 필터링 모듈(9), SBSL 모듈(10) 및 광대역 선형 필터링 모듈(11)의 내부 블록도에 대해서는, 도 4f를 참조하기 바란다.
선형 필터링 모듈(9)의 작동 원리 및 광대역 선형 필터링 모듈(11)의 작동 원리는 각각, 선형 필터링 모델(4)의 그것과 광대역 선형 필터링 모듈(8)의 그것과 동일하다. 자세한 것은 반복 설명하지 않는다.
SBSL 모듈(10) 중의 SBSL은 Single Block Signal LUT를 가리킨다, 즉 단일 BSL의 두 문자이다. SBSL 모듈(10)의 내부 블록도에 대해서는 도 3h를 참조하기 바란다. 알 수 있는 것은, SBSL 모듈(10)은 실제로 단일 BSL만을 포함하는 콘택트 매트릭스 모듈의 구체적인 예라는 것이다. SBSL 모듈(10)의 작동 원리에 대해서는, 콘택트 매트릭스 모듈에 대한 것을 참조할 수 있다. 자세한 것은 반복 설명하지 않는다.
선형 필터링 모듈(9)은 APD 트레이닝 모듈(C)에 의해 입력되는 선형 필터링 계수에 따라 피드포워드 무선 주파수 신호를 처리하여, 선형 예비 변조된 신호를 출력한다.
SBSL 모듈(10)은 APD 트레이닝 모듈(C)에 의해 입력되는 SBSL 계수에 따라 선형 예비 변조된 신호를 처리하여, 중간 전치 왜곡 신호를 출력한다.
광대역 선형 필터링 모듈(11)은, APD 트레이닝 모듈(C)에 의해 입력되는 광대역 선형 필터링 계수에 따라, SBSL 모듈(10)에 의해 입력되는 중간 전치 왜곡 신호를 처리하여, 전치 왜곡 신호를 출력한다.
본 발명에서의 제2 유형의 APD 모델, 즉 캐스케이드형 모델에 따르면, 선형 필터링 모듈과 ZMNL 모듈이 서로 캐스케이딩되거나, 선형 필터링 모듈, ZMNL 모듈 및 광대역 선형 필터링 모듈이 서로 캐스케이딩되거나, 또는 선형 필터링 모듈, SBSL 모듈 및 광대역 선형 필터링 모듈이 서로 캐스케이딩된다. 캐스케이드형 모델에서 APD 코어 모듈은 적절한 계수를 구성함을htJ 비선형 메모리 전치 왜곡 특성을 생성한다. 따라서, PA가 APD 코어 모듈의 전치 왜곡 특성에 반하는 왜곡 특성을 갖는 경우, PA에 의해 생성되는 왜곡이 효과적으로 상쇄될 수 있어, PA에 의해 출력되는 신호가 APD 코어 모듈에의 입력 신호와 동일할 수 있도록 한다.
본 발명의 제4 부분은 본 발명에서의 기저 함수, 즉 램프 기저 함수이다.
먼저 유의해야 할 것은, 본 발명에서의 기저 함수, 즉 램프 기저 함수는 본 발명에서의 전술한 APD 모델에 독립적이라는 것이다. APD 모델은 전술한 제1 APD 모델, 즉 매트릭스 모델과, 전술한 제2 APD 모델, 즉 캐스케이드형 모델을 포함한다. 즉, 램프 기저 함수는 본 발명에서의 제1 APD 모델 및 제2 APD 모델에 적용될 수 있으며, 또한 종래의 기술에서의 APD 모델 또는 미래에 발명될 다른 APD 모델에도 적용될 수 있다.
도 4aa을 참조하면, 램프 기저 함수와 다항식 기저 함수의 차이점은 BLUT 중의 LUT의 내부 구현이다. 여전히, LUT가 동상 BLUT(325) 중에 있고, BLUT(325)는 BSLn 중에 있다고 가정한다. 즉, 동상 BLUT(325) 중의 LUT 유닛 LUTm,n이 램프 기저 함수의 구축 및 작동 프로세스를 설명하기 위한 예로 사용된다.
LUTm,n의 LUT는 LUT 가산(331), 참조 전압 생성 모듈(332), 복수의 BFG 및 복수의 승산기를 포함한다. 복수의 BFG는 각각 BFG_1, BFG_2, ..., 및 BFG_K이다. 복수의 승산기는 각각 승산기 M1, 승산기 M2, ,,,, 및 승산기 MK이며, K는 미리 설정된 정수이다. BFG는 기저 함수 생성기, 즉 Base Function Generator의 두문자를 가리킨다.
BFG_k의 제1 입력단은 포락 모듈(2)에 연결되고, 제2 입력단은 참조 전압 생성 모듈(332)에 연결된다. BFG_k의 출력단은 승산기 Mk의 입력단에 연결된다. 승산기 Mk의 출력단은 LUT 가산기(331)에 연결되며, k=1, 2, ..., K이다.
바람직하게는, BFG_k의 제1 입력단은 포락 모듈(2)에 포함된 BBDm -1의 출력단에 연결된다. 참조 전압 생성 모듈(332)은 BFG_k에 대해 대응하는 참조 전압 Vrefk를 생성하고, 참조 전압 Vrefk를 BFG_k에 출력하도록 구성된다.
BFG_k는 포락 모듈(2)에 의해 출력되는 제m 포락 신호 
및 참조 전압 생성 모듈(332)에 의해 입력되는 참조 전압 Vrefk를 수신하고, 제m 포락 신호 
및 참조 전압 Vrefk에 따라 기저 함수 신호 
를 생성하고, 기저 함수 신호 
을 BFG_k에 대응하는 승산기 Mk에 출력하도록 구성된다.
승산기 Mk는 기저 함수 신호 
와 APD 트레이닝 모듈(C)에 의해 출력되는 선형 전치 왜곡 계수 
를 수신하고, 기저 함수 신호 
와 선형 전치 왜곡 계수 
를 승산하여 기저 기여 신호 
을 취득하고, 기저 기여 신호 
을 LUT 가산기(331)에 출력하도록 구성된다.
LUT 가산기(331)는 승산기 Mk에 의해 출력되는 기저 기여 신호 
를 수신하고, 수신된 기저 기여 신호 를 가산하여, LUT 신호 
을 취득하도록 구성된다.
도 4b를 참조하면, 참조 전압 생성 모듈(332)은 제1 증폭기(Amp1), 제3 저항기(R3), 제4 저항기(R4) 및 복수의 제5 저항기(R5)를 포함한다. 복수의 제5 저항기(R5)는 순차적으로 직렬로 연결되어 직렬 회로를 형성한다.
제1 증폭기(Amp1)의 양극 입력단은 외부로부터 입력되는 밴드갭 전압을 수신하고, 출력단은 제3 저항기(R3)의 일단, 직렬 회로의 일단, 및 BFG_1의 입력단에 연결된다. 제3 저항기(R3)의 타단은 제1 증폭기(Amp1)의 음극 입력단 및 제4 저항기(R4)의 일단에 연결된다. 제4 저항기(R4)의 타단은 접지에 연결된다.
직렬 회로 중의 임의의 두 이웃하는 제5 저항기(R5)의 연결점은 BFG에 연결되고, 직렬 회로의 타단은 접지에 연결된다.
제1 증폭기(Amp1)의 + 입력단이 밴드갭 전압을 수신한다. 제1 증폭기(Amp1)는 밴드갭 전압을 증폭하여 참조 전압 Vref1을 취득하고, 참조 전압 Vref1을 직렬 회로에 출력한다. 직렬 회로 중의 임의의 두 이웃하는 제5 저항기(R5)의 연결점이 참조 전압을 생성하고, 연결점에 연결된 BFG에 참조 전압을 출력한다.
직렬 회로에 포함된 연결점에 의해 생성되는 참조 전압은 각각 Vref2, Vref3, ..., 및 VrefK이다.
LS는 도 4c 및 도 4d에 도시된 두 개의 회로 구성을 포함한다. LS는 레벨 시프터, 즉 Level Shifter의 두문자를 가리킨다. 구체적으로, 도 4c를 참조하면, LS는 제4 MOS(Metal Oxid Semiconductor, 전계 효과 트랜지스터) 트랜지스터(MOS4) 및 정전류원(I)를 포함할 수 있다. 제4 트랜지스터(MOS4)의 드레인은 전원장치에 연결되고, 소스 전극은 정전류원(I)의 제1 입력단에 연결되고, 게이트 전극 Vin은 포락 모듈(2)에 연결된다. 정전류원(I)의 제2 입력단은 참조 전압 생성 모듈(332)의 추력단에 연결되고, 출력단은 접지에 연결된다.
도 4d를 참조하면, LS는 제6 저항기(R6), 제7 저항기(R7), 제8 저항기(R8), 제9 저항기(R9), 제10 저항기(R10) 및 제2 증폭기(Amp2)를 포함할 수 있다.
제6 저항기(R6)의 일단은 포락 모듈(2)에 연결되고, 타단은 제7 저항기(R7)의 일단, 제8 저항기(R8)의 일단 및 제2 증폭기(Amp2)의 양극 입력단에 연결된다. 제7 저항기(R7)의 타단은 참조 전압 생성 모듈(332)에 연결되고, 제8 저항기(R8)의 타단은 접지에 연결된다. 제2 증폭기(Amp2)의 음극 입력단은 제9 저항기(R9)의 일단 및 제10 저항기(R10)의 일단에 연결되고, 출력단은 제10 저항기(R10)의 타단에 연결된다. 제9 저항기(R9)의 타단은 접지에 연결된다.
도 4e를 참조하면, 본 발명은 기저 함수 생성 유닛(BFG)을 제공하며, BFG는,
제1 MOS 트랜지스터(MOS1), 제2 MOS 트랜지스터(MOS2), 제3 MOS 트랜지스터(MOS3), 제1 저항기(R1) 및 제2 저항기(R2)를 포함한다.
제1 저항기(R1)의 일단과 제2 저항기(R2)의 일단은 모두 전원 장치(Vcc)에 연결되고, 제1 저항기(R1)의 타단과 제2 저항기(R2)의 타단은 각각, 제1 MOS 트랜지스터(MOS1)의 드레인 전극과 제2 MOS 트랜지스터(MOS)의 드레인 전극에 연결된다.
제1 MOS 트랜지스터(MOS1)의 게이트 전극은 포락 모듈(2)에 연결되고; 소스 전극은 제3 MOS 트랜지스터(MOS3)의 드레인 전극에 연결된다. 제2 MOS 트랜지스터(MOS2)의 게이트 전극은 기준 전압 생성 모듈(332)에 연결되고, 소스 전극은 제3 MOS 트랜지스터(MOS3)의 드레인 전극에 연결된다.
제3 MOS 트랜지스터(MOS3)의 게이트 전극은 고정 전압 
에 연결되고, 소스 전극은 접지에 연결된다.
바람직하게는, 제1 MOS 트랜지스터(MOS1)의 게이트 전극이 포락 모듈(2)에 포함된 BBDm -1의 출력단에 연결된다. BFG에 의해 생성되는 기저 함수 신호는 하기 식에 나타나 있다:
위의 식에서, 
는 기저 함수 신호이고, Vx1은 포락 모듈(2)에 의해 출력되는 포락 신호 
이고, Vrefk는 BFG_k에 대해 참조 전압 생성 모듈(332)에 의해 생성되는 참조 전압이다. 
이며, 여기서 
는 볼쯔만 상수이고, 
이며, 
는 에너지 단위 주울(Joule)의 두문자이며; K는 절대 온도를 나타내고, q는 전하이고, 
이며, C는 전기량 단위 쿨롱(Coulomb)의 두문자이다. 
일 때, 
이다. 
는 회로 특성과 관련된 상수이다. 
는 반도체 특성에 의해 결정되는 고정된 함수이다. 
가 결정되는 경우, 
가 결정되고, 
및 
는 쌍곡선 탄젠트 함수(hyperbolic tangent function)를 사용하여 결정되고,
는 쌍곡선 탄젠트 함수:
쌍곡선 탄젠트 함수의 특징은 램프 기저 함수 곡선이다. 램프 기저 함수 곡선의 변환은 
및 
에 바이어스를 추가함으로써 구현된다. 램프 기저 함수 곡선의 경사는 
를 변경함으로써 구현된다. 파라미터 
는 소스 전압 
및 기저 함수의 개수 K에 관련있는, 설계 값이다. 구체적인 
및 K에 따라, 가장 적절한 
가 설계에 의해 발견될 수 있다.
BFG_k는 단일단 업힐 기저 함수 신호, 단일단 다운힐 기저 함수 신호, 차동 업힐 기저 함수 신호, 및 차동 다운힐 기저 함수 신호를 생성할 수 있다. BFG_k의 V1 출력단은 단일단 다운힐 기저 함수 신호를 출력하고, BFG_k의 V2 출력단은 단일단 업힐 기저 함수 신호를 출력한다. V1에 의해 출력된 신호에서 V2에 의해 출력되는 신호를 감산함으로써 취득되는 신호가 차동 업힐 기저 함수 신호이다. V2에 의해 출력된 신호에서 V1에 의해 출력되는 신호를 감산함으로써 취득되는 신호가 차동 다운힐 기저 함수 신호이다.
도 4f를 참조하면, LUT는 K개의 BFG를 포함할 수 있다. 각각의 BFG의 제1 MOS 트랜지스터(MOS1)의 게이트 전극은 단일단 포락 모듈에 연결된다. 제2 MOS 트랜지스터(MOS2)의 게이트 전극은 LUT의 참조 전압 생성 모듈(332)에 연결된다. 각각의 BFG의 V1 출력단은 단일단 다운힐 기저 함수 신호를 출력한다. 예를 들어, K=15이다, 즉 BFG_1, BFG_2, ..., 및 BFG_15가 있다. BFG_1, BFG_2, ..., 및 BFG_15에 의해 각각 생성되는 단일단 다운힐 기저 함수 신호는 도 4g에 도시되어 있다. 단일단 포락 모듈은 단일단 형태의 포락 신호를 출력한다. 포락 신호는 포락 모듈(2)에 의해 출력되는 지연된 포락 신호이고, 단일단 신호 형태로 출력된다.
도 4h를 참조하면, LUT는 K개의 BFG를 포함한다. 각각의 BFG의 제1 MOS 트랜지스터(MOS1)의 게이트 전극은 차동 포락 모듈에 연결된다. 제2 MOS 트랜지스터(MOS2)의 게이트 전극은 LUT의 참조 전압 생성 모듈(332)에 연결된다. 각각의 BFG의 V2 출력단은 단일단 업힐 기저 함수 신호를 출력한다. 예를 들어, K=15이다, 즉 BFG_1, BFG_2, ..., 및 BFG_15가 있다. BFG_1, BFG_2, ..., 및 BFG_15에 의해 각각 생성되는 단일단 업힐 기저 함수 신호는 도 4i에 도시되어 있다. 차동 포락 모듈은 차동 형태의 포락 신호를 출력한다. 포락 신호는 포락 모듈(2)에 의해 출력되는 지연된 포락 신호이고, 차동 신호 형태로 출력된다.
도 4j를 참조하면, LUT는또한 복수의 LS 및 K개의 BFG를 포함하고, 복수의 LS는 각각 LS0, LS1, LS2, ..., 및 LSK이다. 차동 포락 모듈이 차동 포락 신호를 출력한다. 제m 포락 신호 
=(차동 향의 단 신호) - (차동 음의 단 신호)이다. 차동 포락 모듈의 차동 양의 출력단은 LS0의 제2 입력단에 연결되고, 차동 포락 모듈의 차동 음의 출력단은 LSk의 제2 입력단에 연결되며, k=1, 2, ..., K이다.
LS0는 제1 LS를 가리킨다. 제1 LS의 제1 입력단, 즉 LS0은 외부의 정전압 신호 Vref0에 연결된다. LS0의 제2 입력단은 차동 포락 모듈의 차동 양의 출력단에 연결된다. LS0의 출력단은 BFG_k의 차동 양의 입력단, 즉 제1 MOS 트랜지스터의 게이트 전그에 연결되어, 정전압 신호 Vref0에 따라, 차동 포락 모듈로부터 입력되는 차동 양의 단(differential positive-end) 포락 신호에 대해 평행이동(translation)을 수행하고, 평행이동된 차동 양의 단 포락 신호를 BFG_k의 제1 MOS 트랜지스터의 게이트 전극에 출력하며, k=1, 2, ..., K이다.
K LSks( k=1, 2, ..., K)는 제2 LS를 가리킨다. 제 LS 중의, 제k LS, 즉 LSk의 제1 입력단은 참조 전압 생성 모듈(332)에 의해 출력되는 Vrefk에 연결된다.LSk의 제2 입력단은 차동 포락 모듈의 차동 음의 출력단에 연결된다. LSk의 출력단은 BFG_k의 차동 양의 입력단, 즉 제2 MOS 트랜지스터의 게이트 전극에 연결되어,
제m 차동 음의 단 포락 신호에 따라 참조 전압 Vrefk에 대해 평행이동을 수행하고, 평행이동된 Vrefk를 BFG_k의 제2 MOS 트랜지스터의 게이트 전극에 출력하며, k=1, 2, ..., K이다.
각각의 BFG의 V1 출력단에 의해 출력되는 신호에서 V2 출력단에 의해 출력되는 신호를 감산하여 차동 다운힐 함수 신호를 형성한다. 예를 들어, K=15이다, 즉 BFG_1, BFG_2, ..., 및 BFG_15가 있다. BFG_1, BFG_2, ..., 및 BFG_15에 의해 각각 생성되는 차동 다운힐 기저 함수 신호는 도 4k에 도시되어 있다.
도 4l을 참조하면, 각각의 BFG의 V2 출력단에 의해 출력되는 신호에서 V1 출력단에 의해 출력되는 신호를 감산하여 차동 업힐 함수 신호를 형성한다. BFG_1, BFG_2, ..., 및 BFG_15에 의해 각각 생성되는 차동 업힐 기저 함수 신호는 도 4m에 도시되어 있다.
종래기술에서, 예를 들어, American Scintera company(이 회사는 Maxiam company에 의해 합병됨)의 APD 칩의 경우, APD 칩의 APD 코어 모듈은 SBSL 모듈과 동등하고, APD 코어 모듈은 메모리 왜곡의 교정에 매우 제한된 능력을 갖는다.
본 발명에서의 APD 코어 모듈이 매트릭스 모델에 있으면, 복수의 BSL이 포함될 수 있다. 무선 주파수 지연 모듈이 피드포워드 무선 주파수 신호를 지연시켜 상이한 지연을 갖는 복수의 무선 주파수 지연 신호를 취득하고, 각각의 무선 주파수 지연 신호를 콘택트 매트릭스 모듈에 출력하므로, 콘택트 매트릭스 모듈이 상이한 지연을 갖는 무선 주파수 지연 신호에 따라 전치 왜곡 신호를 생성할 수 있도록 하므로, 메모리 왜곡의 교정에 있어 APD 시스템의 능력을 크게 향상시킨다.
본 발명에서의 APD 코어 모듈이 캐스케이드형 모델에 있으면, 포함될 수 있는 선형 필터링 모듈 및 광대역 선형 필터링 모듈로 인해, 메모리 왜곡의 교정에 있어 APD 시스템의 능력을 크게 향상시킨다.
알 수 있는 것은, 본 발명에서의 APD 코어 모듈이 매트릭스 모듈을 사용하는지 캐스케이드형 모델을 사용하는지에 무관하게, PA가 비교적 강한 메모리 선형 왜곡 미 메모리 비선형 왜곡을 가지는 경우, APD 코어 모듈은 PA에 의해 생성되는 왜곡을 효과적으로 교정할 수 있다.
또, 종래기술에서, 예를 들어, American Scintera company(이 회사는 Maxiam company에 의해 합병됨)의 APD 칩의 경우, 우수 다항식이 APD 기저 함수로 사용된다. 우수 다항식을 사용함에 있어 문제는 포락 신호의 피크대평균비(peak-to-average ratio, PAR)의 동적 확장이 크다는 것이다. 예를 들어, 무선 주파수 신호 
의 포락 신호 
가 7dB이고, 포락 신호 
의 2차 다항식의 기저 함수 단위 출력 신호 r2(t)가 14dB이고, 포락 신호 
의 4차 다항식의 기저 함수 단위 출력 신호 r4(t)가 28dB이고, 포락 신호 
의 6차 다항식의 기저 함수 단위 출력 신호 r6(t)가 42dB이고, 포락 신호 
의 8차 다항식의 기저 함수 단위 출력 신호 r8(t)가 56dB이고, 포락 신호 
의 10차 다항식의 기저 함수 단위 출력 신호 r10(t)가 70dB이다.
특정 소스 전압에서 통과가 허용되는 기저 함수 단위 출력 신호의 피크가 0 dBm이고, 회로의 노이즈 레벨이 -70 dBm이라고 가정한다. 무선 주파수 신호 
의 포락 신호 
의 경우, 포락 신호 
의 피크 전력이 0 dBm이고, 포락 신호 
의 평균 전력 = 피크 전력-PAR=-7 dBm이고, 포락 신호 
의 SNR = 평균전력 - 회로 노이즈=-7-(-70)=63 dB이다. 2차 다항식의 기저 함수 단위 출력 신호 r2(t)의 경우, 기저 함수 단위 출력 신호 r2(t)의 피크 전력이 0 dBm이고, 기저 함수 단위 출력 신호 r2(t)의 평균 전력 = 피크 전력-PAR=-14 dBm이고, 기저 함수 단위 출력 신호 r2(t)의 SNR = 평균전력 - 회로 노이즈=-14-(-70)=56 dB이다. 4차 다항식의 기저 함수 단위 출력 신호 r4(t)의 경우, 기저 함수 단위 출력 신호 r4(t)의 피크 전력이 0 dBm이고, 기저 함수 단위 출력 신호 r4(t)의 평균 전력 = 피크 전력-PAR=-28 dBm이고, 기저 함수 단위 출력 신호 r4(t)의 SNR = 평균전력 - 회로 노이즈=-28-(-70)=42 dB이다. 6차 다항식의 기저 함수 단위 출력 신호 r6(t)의 경우, 기저 함수 단위 출력 신호 r6(t)의 피크 전력이 0 dBm이고, 기저 함수 단위 출력 신호 r6(t))의 평균 전력 = 피크 전력-PAR=-42 dBm이고, 기저 함수 단위 출력 신호 r6(t)의 SNR = 평균전력 - 회로 노이즈=-42-(-70)=28 dB이다. 8차 다항식의 기저 함수 단위 출력 신호 r8(t)의 경우, 기저 함수 단위 출력 신호 r6(t)의 피크 전력이 0 dBm이고, 기저 함수 단위 출력 신호 r8(t)의 평균 전력 = 피크 전력-PAR=-56 dBm이고, 기저 함수 단위 출력 신호 r8(t)의 SNR = 평균전력 - 회로 노이즈=-56-(-70)=14 dB이다. 10차 다항식의 기저 함수 단위 출력 신호 r10(t)의 경우, 기저 함수 단위 출력 신호 r10(t)의 피크 전력이 0 dBm이고, 기저 함수 단위 출력 신호 r10(t)의 평균 전력 = 피크 전력-PAR=-70 dBm이고, 기저 함수 단위 출력 신호 r10(t)의 SNR = 평균전력 - 회로 노이즈=-70-(-70)=0 dB이다.
알 수 있는 것은, 일정한 소스 전압 및 일정한 회로 노이즈 레벨에서는, SNR 중의 S는 평균 신호 전력을 가리키고, 고차 기저 함수 단위 출력 신호의 PAR은 고차 기저 함수의 SNR의 감소를 야기하여, APD의 교정 성능의 저하를 초래한다는 것이다.
본 발명에서의 램프 기저 함수의 경우, 구현 회로로부터 알 수 있듯이, 기저 함수의 특성 간의 평행 이동 관계가 존재하기 때문에, 기저 함수 단위 출력 신호의 PAR은 서로 거의 같다. 일정한 소스 전압 및 일정한 회로 노이즈 레벨에 있어, 기저 함수 단위 출력 신호 간의 PAR 차이는 어떤 기저 함수의 SNR의 감소 및 APD의 교정 성능의 저하를 야기하지 않는다.
이상의 설명은 단지 본 발명의 실시예에 대한 예일 뿐이며, 본 발명을 한정하려는 것은 아니다. 본 발명의 사상 및 원리를 벗어나지 않으면서 이루어진 임의의 수정, 등가적 교체, 및 개선은 본 발명의 보호 범위에 속한다.
Claims (23)
- 아날로그 전치 왜곡기(analog predistorter, APD) 코어 모듈로서,
무선 주파수 지연 모듈, 포락 모듈(envelope module), 및 콘택트 매트릭스 모듈(contact matrix module)을 포함하고, 상기 콘택트 매트릭스 모듈은 상기 무선 주파수 지연 모듈과 상기 포락 모듈 모두에 연결되며;
상기 무선 주파수 지연 모듈은, 피드포워드 무선 주파수 신호(feed-forward radio frequency signal)를 수신하고, 상기 피드포워드 무선 주파수 신호에 따라, 상이한 지연을 가지는 복수의 무선 주파수 지연 신호를 생성하고, 각각의 무선 주파수 지연 신호를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 포락 모듈은, 상기 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호에 대해 포락 검출(envelope detection)을 수행하여 지연 상이한 복수의 포락 신호를 취득하고, 각각의 포락 신호를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 콘택트 매트릭스 모듈은, 각각의 무선 주파수 지연 신호, 각각의 포락 신호, 및 외부로부터의 전치 왜곡 계수(predistortion coefficient)를 수신하고, 상기 전치 왜곡 계수, 각각의 무선 주파수 지연 신호 및 각각의 포락 신호에 따라 전치 왜곡 신호(predistortion signal)를 생성하도록 구성되고,
상기 콘택트 매트릭스 모듈은,
복수의 블록 신호 룩업 테이블(block signal lookup table, BSL) 및 전치 왜곡 신호 가산기를 포함하고, 상기 복수의 BSL은 각각 BSL1, BSL2, ..., 및 BSLN이며, 상기 N은 미리 설정된 정수이고;
상기 BSLn은 상기 무선 주파수 지연 모듈, 상기 포락 모듈, 상기 전치 왜곡 신호 가산기, 및 APD 트레이닝 모듈에 연결되고, n=1, 2, ..., N이며;
상기 BSLn은, 상기 무선 주파수 지연 모듈에 의해 출력되는 제n 무선 주파수 지연 신호, 상기 포락 모듈에 의해 출력되는 M개의 포락 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 전치 왜곡 계수를 수신하고, 상기 M개의 포락 신호 중에서 하나 이상의 포락 신호를 선택하고, 상기 선택된 하나 이상의 포락 신호 및 상기 수신된 전치 왜곡 계수에 따라 상기 제n 무선 주파수 지연 신호
에 대해 진폭 변환 및 위상 변환을 수행하여, 제n 탭 신호(nth tap signal)를 취득하고, 상기 제n 탭 신호를 상기 전치 왜곡 신호 가산기에 출력하며;
상기 전치 왜곡 신호 가산기는, 각각 제1 탭 신호, 제2 탭 신호, ..., 및 제N 탭 신호인, 모든 BSL에 의해 출력되는 탭 신호를 수신하고; 상기 제1 탭 신호, 상기 제2 탭 신호, ..., 및 상기 제N 탭 신호를 가산하여 상기 전치 왜곡 신호를 취득하도록 구성되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제1항에 있어서,
상기 무선 주파수 지연 모듈은 복수의 무선 주파수 지연 유닛(radio frequency delay unit, RFD)을 포함하고, 상기 복수의 무선 주파수 지연 유닛(RFD)은 각각 RFD0, RFD1, ..., 및 RFDN -1이며, N은 미리 설정된 비선형 모델 매트릭스의 열(column)의 개수이고;
상기 RFD0, 상기 RFD1, ..., 및 상기 RFDN -1은 순차적으로 직렬로 연결되고, 상기 RFD0, 상기 RFD1, ..., 및 상기 RFDN - 1 중의 각각의 RFD의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 RFD0은 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호
를 지연시켜 제1 무선 주파수 지연 신호
를 취득하고, 상기 제1 무선 주파수 지연 신호
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 RFDn은 상기 RFDN -1에 의해 출력되는 제n 무선 주파수 지연 신호을 수신하고, 상기 제n 무선 주파수 지연 신호
를 지연시켜 제(n+1) 무선 주파수 지연 신호
을 취득하고, 상기 제(n+1) 무선 주파수 지연 신호
을 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=1, 2, ..., N-1인, 아날로그 전치 왜곡기(APD) 코어 모듈.
- 제1항 또는 제2항에 있어서,
상기 포락 모듈은 포락 검출기 유닛 (envelope detector unit, ED) 및 복수의 기저대역 지연 유닛(baseband delay unit, BBD)을 포함하고, 상기 복수의 BBD는 각각 BBD1, BBD2, ..., 및 BBDM-1이며, M은 상기 미리 설정된 비선형 모델 매트릭스의 행(row)의 개수이고;
상기 ED의 출력단은 상기 BBD1의 입력단에 연결되고, 상기 BBD1, 상기 BBD2, ..., 및 상기 BBDM-1은 순차적으로 직렬로 연결되고, 상기 BBD1, 상기 BBD2, ..., 및 상기 BBDM-1 중의 각각의 BBD의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 ED는 상기 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호
에 대해 포락 검출을 수행하여 제1 포락 신호
를 취득하고, 상기 제1 포락 신호
를 상기 BBD1 및 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 BBD1은 상기 제1 포락 신호를 지연시켜 제2 포락 신호
를 취득하고, 상기 제2 포락 신호
를 상기 BBD2 및 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 BBDm은 상기 BBDm-1에 의해 출력되는 제m 포락 신호을 수신하고, 상기 제m 포락 신호
을 지연시켜 제(m+1) 포락 신호
를 취득하고, 상기 제(m+1) 포락 신호
를 BBDm+1 및 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, m=2, 3, ..., M-2이고;
상기 BBDM-1은 상기 BBDM-2에 의해 출력되는 제(M-1) 포락 신호를 수신하고, 상기 제(M-1) 포락 신호
를 지연시켜 제M 포락 신호
를 취득하고, 상기 제M 포락 신호
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되는, 아날로그 전치 왜곡기(APD) 코어 모듈.
- 제1항에 있어서,
상기 포락 모듈은 복수의 포락 검출기 유닛(ED)을 포함하고, 상기 복수의 ED는 각각 ED0, ED1, ..., 및 EDN-1이며, N은 미리 설정된 비선형 모델 매트릭스(nonlinear model matrix)의 열의 개수이고;
상기 ED0의 입력단은 상기 피드포워드 무선 주파수 신호를 수신하도록 구성되고, 상기 ED0의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 EDn의 입력단은 상기 무선 주파수 지연 모듈의 출력단에 연결되고, 상기 EDn의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며, n=1, 2, ..., N-1이고;
상기 EDn은 제(n+1) 무선 주파수 지연 신호을 수신하고, 상기 제(n+1) 무선 주파수 지연 신호
에 대해 포락 검출을 수행하여 제(n+1) 포락 신호
를 취득하고, 상기 제(n+1) 포락 신호
을 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=0, 1, ..., N-1인, 아날로그 전치 왜곡기(APD) 코어 모듈.
- 제1항에 있어서,
상기 포락 모듈은 복수의 포락 검출기 유닛(ED) 및 BBD를 포함하고, 상기 복수의 ED는 각각 ED0, ED1, ..., 및 EDN이며, N은 미리 설정된 비선형 모델 매트릭스의 열의 개수이고;
상기 ED0의 입력단은 상기 피드포워드 무선 주파수 신호를 수신하도록 구성되고, 상기 ED0의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 EDn의 입력단은 상기 무선 주파수 지연 모듈의 출력단에 연결되고, 상기 EDn의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며, n=1, 2, ..., N이며;
상기 BBD의 입력단은 상기 EDN의 출력단에 연결되고, 상기 BBD의 출력단은 상기 콘택트 매트릭스 모듈에 연결되며;
상기 ED0은 상기 피드포워드 무선 주파수 신호를 수신하고, 상기 피드포워드 무선 주파수 신호
에 대해 포락 검출을 수행하여 제1 포락 신호
를 취득하고, 상기 제1 포락 신호
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며;
상기 EDn은 제n 무선 주파수 지연 신호을 수신하고, 상기 제n 무선 주파수 지연 신호
에 대해 포락 검출을 수행하여 제(n+1) 포락 신호
를 취득하고, 상기 제(n+1) 포락 신호
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되며, n=1, 2, ..., N-1이고;
상기 EDN은 제N 무선 주파수 지연 신호을 수신하고, 상기 제N 무선 주파수 지연 신호
에 대해 포락 검출을 수행하여 제(N+1) 포락 신호
를 취득하고, 상기 제(N+1) 포락 신호
를 상기 콘택트 매트릭스 모듈 및 상기 BBD에 출력하도록 구성되며;
상기 BBD는 상기 제(N+1) 포락 신호를 수신하고, 상기 제(N+1) 포락 신호
를 지연시켜 제(N+2) 포락 신호
를 취득하고, 상기 제(N+2) 포락 신호
를 상기 콘택트 매트릭스 모듈에 출력하도록 구성되는, 아날로그 전치 왜곡기(APD) 코어 모듈.
- 삭제
- 제1항에 있어서,
상기 BSLn은 동상(in-phase) 블록 룩업 테이블(block lookup table, BLUT), 직교 BLUT, 및 아날로그 벡터 변조기(analog vector modulator, AVM)를 포함하고, 상기 동상 BLUT의 포락 입력단 및 상기 직교 BLUT의 포락 입력단은 상기 포락 모듈에 연결되고; 상기 동상 BLUT의 계수 입력단 및 상기 직교 BLUT의 계수 입력단은 BSL 모듈의 계수 입력단에 연결되고; 상기 동상 BLUT의 계수 입력단의 계수가 동상 BLUT 계수이고; 상기 직교 BLUT의 계수 입력단의 계수가 직교 BLUT 계수이고; 상기 BSL 모듈의 계수 입력단의 계수가 BSL 계수이고; 상기 BSL 계수는 두 개의 계수: 상기 동상 BLUT 계수 및 상기 직교 BLUT 계수를 포함하고; 상기 동상 BLUT의 출력단 및 상기 직교 BLUT의 출력단은 각각 상기 AVM의 동상 변조 신호 입력단 및 상기 AVM의 직교 변조 신호 입력단에 연결되고; 상기 AVM의 제1 입력단은 상기 무선 주파수 지연 모듈에 연결되고; 상기 AVM의 출력단은 상기 전치 왜곡 신호 가산기에 연결되며;
상기 동상 BLUT의 포락 입력단 및 상기 직교 BLUT의 포락 입력단은 하나 이상의 지연된 포락 신호를 포함하고, 상기 포함된 포락 신호는 비선형 모델 매트릭스(nonlinear model matrix) A에 의해 결정되고; 이에 상응하여, 상기 동상 BLUT 계수 및 상기 직교 BLUT 계수에 포함된 비선형 전치 왜곡 계수도 상기 비선형 모델 매트릭스 A에 의해 결정되며;
상기 동상 BLUT 계수 및 상기 직교 BLUT 계수가 선형 전치 왜곡 계수를 포함하는지는 선형 모델 벡터 L에 의해 결정되며; 상기 동상 BLUT는 상기 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수및 비선형 전치 왜곡 계수
를 수신하고, 하나 이상의 포락 신호를 선택하고, 상기 선형 전치 왜곡 계수
, 상기 비선형 전치 왜곡 계수
, 및 상기 선택된 하나 이상의 포락 신호에 따라, 동상 BLUT 출력 신호
를 취득하고, 상기 동상 BLUT 출력 신호
를 상기 AVM의 동상 변조 신호 입력단에 출력하며;
상기 BSLn에서, 상기 계수의 아래 첨자 중의 i는, 상기 계수에 의해 제공되는 무선 주파수 신호가 상기 제n 무선 주파수 지연 신호임을 나타내고, 상기 계수의 아래 첨자 중의
는 상기 계수에 의해 제공되는 무선 주파수 신호가 제n 무선 주파수 지연 신호의 힐버트 변환(Hilbert transform), 즉
임을 나타내며;
상기 BSLn에서, 상기 계수의 아래 첨자 중의은, 상기 계수에 의해 제공되는 포락 신호가 제m 포락 지연 신호
임을 나타내고;
상기 직교 BLUT는 상기 APD 트레이닝 모듈에 의해 입력되는 선형 전치 왜곡 계수및 비선형 전치 왜곡 계수
를 수신하고, 하나 이상의 포락 신호를 선택하고, 상기 선형 전치 왜곡 계수
, 상기 비선형 전치 왜곡 계수
및 상기 선택된 하나 이상의 포락 신호에 따라 직교 BLUT 출력 신호
를 상기 AVM의 직교 변조 신호 입력단에 출력하며;
상기 AVM은 상기 동상 BLUT 출력 신호, 상기 직교 BLUT 출력 신호
및 상기 무선 주파수 지연 모듈에 의해 출력되는 무선 주파수 지연 신호
을 수신하고, 상기 동상 BLUT 출력 신호
및 상기 직교 BLUT 출력 신호
에 따라 상기 무선 주파수 지연 신호
을 처리하여, 출력 무선 주파수 신호
, 즉 제n 탭 신호를 취득하며, n=1, 2, ..., N인, 아날로그 전치 왜곡기(APD) 코어 모듈.
- 제7항에 있어서,
상기 BSLn에 포함된 AVM은 직교 위상 스플리터(quadrature phase splitter, QPS), 동상 승산기, 직교 승산기, 및 감산기를 포함하고;
상기 QPS의 입력단은 상기 무선 주파수 지연 모듈의 출력단에 연결되고, 상기 QPS의 제1 출력단은 상기 동상 승산기의 제1 입력단에 연결되고, 상기 QPS의 제2 출력단은 상기 직교 승산기의 제1 입력단에 연결되며;
상기 QPS는, 상기 무선 주파수 지연 모듈에 의해 전송되는 제n 무선 주파수 지연 신호를 수신하고; 상기 제n 무선 주파수 지연 신호
를 0도에 대한 무선 주파수 지연 신호
와 -90도에 대한 무선 주파수 지연 신호
으로 분할하고 - 상기 두 무선 주파수 지연 신호 사이의 위상 차는 90도 임 -; 상기 0도에 대한 무선 주파수 지연 신호
를 상기 동상 승산기에 출력하고, 상기 -90도에 대한 무선 주파수 지연 신호
을 상기 직교 승산이 출력하도록 구성되며;
상기 QPS에 의해 출력되는, 상기 0도에 대한 신호는 단지 설명의 편의를 위한 것이고, 상기 QPS에 의해 출력되는, 상기 0도에 대한 신호가 상기 QPS에 입력되는 무선 주파수 신호
과 동일하다는 것을 나타내지는 않으며, 상기 QPS의 핵심적인 기술 특징은 상기 0도에 대한 출력된 무선 주파수 지연 신호와 상기 -90도에 대한 출력된 무선 주파수 지연 신호 사이의 위상차가 90이고, 상기 0도에 대한 출력된 무선 주파수 지연 신호 또는 상기 -90도에 대한 출력된 무선 주파수 지연 신호가 상기 입력된 무선 주파수 신호와 동일한지와는 무관하며;
상기 동상 승산기는 상기 동상 BLUT 출력 신호 및 상기 0도 대한 무선 주파수 지연 신호을 수신하고, 상기 동상 BLUT 출력 신호와 상기 0도 대한 무선 주파수 지연 신호
를 승산하여 동상 변조된 무선 주파수 신호를 취득하고, 상기 동상 변조된 무선 주파수 신호를 상기 감산기에 출력하도록 구성되며;
상기 직교 승산기는 상기 직교 BLUT 출력 신호 및 상기 -90도 대한 무선 주파수 지연 신호를 수신하고, 상기 직교 BLUT 출력 신호와 상기 -90도 대한 무선 주파수 지연 신호
를 승산하여 직교 변조된 무선 주파수 신호를 취득하고, 상기 직교 변조된 무선 주파수 신호를 상기 감산기에 출력하도록 구성되며;
상기 감산기는 상기 동상 변조된 무선 주파수 신호에서 상기 직교 변조된 무선 주파수 신호를 감산하여 상기 제n 탭 신호를 취득하도록 구성되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제7항에 있어서,
상기 BSLn에 포함된 BLUT는 하나 이상의 룩업 테이블(lookup table, LUT) 및 BLUT 가산기를 포함하고, 상기 하나 이상의 LUT는 LUTm,n을 포함하며, m=1, 2, ..., M이고, M은 미리 설정된 정수이며;
상기 비선형 모델 매트릭스 A는 미리 설정되며, A는 M개의 행과 N개의 열을 가지고, A의 상기 제m 행 및 제n 열의 요소는 Am,n이고, Am,n의 값은 0 또는 1이며; Am,n=1인 경우, 상기 BLUT는 상기 LUTm,n을 포함하고, 상기 BLUT에 입력되는 BLUT 계수는 상기 비선형 전치 왜곡 계수내지
를 포함한다는 것을 나타내며, m=1, 2, ..., M이고, M은 미리 설정된 정수이고;
상기 선형 모델 벡터 L은 미리 설정되며, L은 N개의 요소를 가지고, L의 제n 요소는 Ln이고, Ln의 값은 0 또는 1이며; Ln=1인 경우, 상기 BLUT 계수는 선형 전치 왜곡 계수및
를 포함하거나, 또는 Ln=0인 경우, 상기 BLUT 계수는 선형 전치 왜곡 계수
및
를 포함하지 않으며, n=1, 2, ..., N이고; 상기 LUTm,n의 제1 입력단은 상기 포락 모듈에 연결되고, 상기 LUTm,n의 제2 입력단은 상기 APD 트레이닝 모듈에 연결되고, 상기 LUTm,n의 출력단은 상기 BLUT 가산기에 연결되고, 상기 BLUT 가산기는 또한 상기 APD 트레이닝 모듈에 연결되며;
상기 LUTm,n은 상기 포락 모듈에 의해 출력되는 제m 포락 신호및 상기 APD 트레이닝 모듈에 의해 출력되는 비선형 전치 왜곡 계수를 수신하고, 상기 비선형 전치 왜곡 계수에 따라, 상기 제m 포락 신호
에 대응하는 LUT 신호를 취득하고, 상기 LUT 신호를 상기 BLUT 가산이 출력하며, m=1, 2, ..., M이고;
상기 BLUT 가산기는 각각의 LUT에 의해 출력되는 LUT 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 선형 전치 왜곡 계수를 수신하고, 각각의 LUT 신호와 상기 선형 전치 왜곡 계수를 가산하여 동상 변조 신호 및 직교 변조 신호를 취득하는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제9항에 있어서,
상기 LUT는 LUT 가산기, 참조 전압 생성 모듈, 복수의 기저 함수 생성 유닛(basis function generation unit, BFG), 및 복수의 승산기를 포함하며, 상기 복수의 BFG 중의 각각의 BFG는 하나의 승산기에 대응하고;
각각의 BFG의 제1 입력단은 상기 포락 모듈에 연결되고, 각각의 BFG의 제2 입력단은 상기 참조 전압 생성 모듈에 연결되고, 각각의 BFG의 출력단은 BFG에 대응하는 승산기의 제1 입력단에 각각 연결되며;
상기 복수의 승산기 중의 각각의 승산기의 제2 입력단은 상기 APD 트레이닝 모듈에 연결되고, 각각의 승산기의 출력단은 상기 LUT 가산기에 연결되며;
상기 BFG는, 상기 포락 모듈에 의해 출력되는 포락 신호및 상기 참조 전압 생성 모듈에 의해 입력되는 참조 전압을 수신하고, 상기 포락 신호
및 상기 참조 전압에 따라 기저 함수 신호를 생성하고, 상기 기저 함수 신호를 상기 BFG에 대응하는 승산기에 출력하도록 구성되며, m=1, 2, ..., M이고;
상기 승산기는, 상기 기저 함수 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 제1 전치 왜곡 계수를 수신하고, 상기 기저 함수 신호 및 상기 제1 전치 왜곡 계수에 따라 기저 기여 신호(basis contribution signal)를 취득하고, 상기 기저 기여 신호를 상기 LUT 가산기에 출력하도록 구성되며;
상기 LUT 가산기는 각각의 승산기에 의해 출력되는 기저 기여 신호를 수신하고, 상기 수신된 기저 기여 신호들을 가산하여 상기 LUT 신호를 취득하도록 구성되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제9항에 있어서,
상기 LUT는 LUT 가산기, 복수의 기저 함수 생성 유닛(BFG), 및 복수의 승산기를 포함하고, 상기 복수의 BFG 중의 각각의 BFG는 하나의 승산기에 대응하며;
각각의 BFG의 입력단은 상기 포락 모듈에 연결되고, 각각의 BFG의 출력단은 각각의 BFG에 대응하는 승산기의 제1 입력단에 각각 연결되고; 상기 복수의 승산기 중의 각각의 승산기의 제2 입력단은 상기 APD 트레이닝 모듈에 연결되고, 각각의 승산기의 출력단은 상기 LUT 가산기에 연결되며;
상기 BFG는 상기 포락 모듈에 의해 출력되는 포락 신호를 수신하고, 상기 포락 신호
에 따라 기저 함수 신호를 생성하고, 상기 기저 함수 신호를 상기 BFG에 대응하는 승산기에 출력하도록 구성되며,
이고;
상기 승산기는 상기 기저 함수 신호 및 상기 APD 트레이닝 모듈에 의해 출력되는 제1 전치 왜곡 계수를 수신하고, 상기 기저 함수 신호 및 상기 제1 전치 왜곡 계수에 따라 기저 기여 신호를 취득하고, 상기 기저 기여 신호를 상기 BLUT 가산기에 출력하도록 구성되며;
상기 LUT 가산기는 각각의 승산기에 의해 출력되는 기저 기여 신호를 수신하고, 상기 수신된 기저 기여 신호들을 가산하여, 상기 LUT 신호를 취득하도록 구성되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제10항에 있어서,
상기 LUT에 포함된 상기 참조 전압 생성 모듈은 증폭기, 제3 저항기, 제4 저항기 및 복수의 제5 저항기를 포함하고, 상기 복수의 제5 저항기는 순차적으로 직렬로 연결되어 직렬 회로를 형성하며;
상기 증폭기의 출력단은 상기 제3 저항기의 일단, 상기 직렬 회로의 일단, 및 BFG에 연결되고; 상기 제3 저항기의 타단은 상기 증폭기의 음극 입력단 및 상기 제4 저항기의 일단에 연결되고; 상기 제4 저항기의 타단은 접지에 연결되며;
상기 직렬 회로 중의 임의의 두 이웃하는 제5 저항기의 연결점은 BFG에 연결되고, 상기 직렬 회로의 타단은 상기 접지에 연결되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제9항에 있어서,
상기 LUT는 K개의 BFG를 포함하고, 상기 K개의 BFG는 각각 BFG_1, BFG_2, ..., 및 BFG_K이며, K는 미리 설정된 정수이고;
상기 BFG_k의 제1 MOS 트랜지스터의 게이트 전극은 상기 APD 코어 모듈에 포함된 포락 모듈에 연결되고, 제2 MOS 트랜지스터의 게이트 전극은 상기 APD 코어 모듈에 포함된 참조 전압 생성 모듈에 연결되고, 상기 BFG_k의 V1 출력단은 단일단 다운힐 기저 함수 신호(single-ended downhill basis function signal)를 출력하거나, 상기 BFG_k의 V2 출력단은 단일단 업힐 기저 함수 신호(single-ended uphill basis function signal)를 출력하며, k=1, 2, ..., K인, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제10항에 있어서,
상기 LUT는 K개의 BFG 및 K+1개의 레벨 시프터(level shifter, LS)를 포함하고, K는 미리 설정된 정수이고, 상기 K개의 BFG는 각각 BFG_1, BFG_2, ..., 및 BFG_K이고, 상기 K+1개의 레벨 시프터는 각각 LS0, LS1, ..., 및 LSK이며;
상기 LS0의 제1 입력단은 차동 포락 모듈의 차동 양의 단(differential positive end)에 연결되고, 상기 LS0의 제2 입력단은 외부로부터 입력되는 정전압 신호 Vref0을 수신하고, 상기 LS0의 출력단은 상기 BFG_k의 차동 양의 입력단에 연결되어, 상기 정전압 신호에 따라, 상기 차동 포락 모듈에 의해 출력되는 차동 양의 단 포락 신호에 대해 평행이동(translation)을 수행하고, 상기 평행이동된 차동 양의 단 포락 신호를 상기 BFG_k의 입력단의 차동 양의 입력단에 출력하며, k=1, 2, ..., K이고;
상기 LSk의 제1 입력단은 상기 차동 포락 모듈의 출력단의 차동 음의 단(differential negative end)에 연결되고, 상기 LSk의 제2 입력단은 상기 참조 전압 생성 모듈에 의해 출력되는 Vrefk에 연결되고, 상기 LSk의 출력단은 상기 BFG_k의 입력단의 차동 음의 입력단에 연결되어, 차동 음의 단 포락 신호 및 상기 참조 전압 생성 모듈에 의해 출력되는 참조 전압을 수신하고, 상기 참조 전압에 따라 상기 차동 음의 단 포락 신호에 대해 평행이동을 수행하고, 상기 평행이동된 차동 음의 단 포락 신호를 상기 BFG_k의 입력단의 차동 음의 입력단에 출력하며, k=1, 2, ..., K이고;
상기 BFG_k의 V1 출력단에 의해 출력되는 신호에서 V2 출력단에 의해 출력되는 신호를 감산하여 차동 다운힐 기저 함수 신호(differential downhill basis function signal)를 형성하거나, 상기 BFG_k의 V2 출력단에 의해 출력되는 신호에서 V1 출력단에 의해 출력되는 신호를 감산하여 차동 업힐 함수 신호(differential uphill function signal)를 형성하는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제13항에 있어서,
상기 아날로그 전치 왜곡기(APD) 코어 모듈은, 제1 LS 및 복수의 제2 LS를 더 포함하고, 상기 복수의 BFG 중의 각각의 BFG는 하나의 제2 LS에 대응하고;
상기 제1 LS의 제1 입력단은 차동 포락 모듈의 차동 양의 출력단(differential positive output end)에 연결되고, 상기 제1 LS의 출력단은 상기 복수의 BFG 중의 각각의 BFG의 차동 양의 입력단(differential positive input end)에 연결되며;
복수의 제2 LS 중의 각각의 제2 LS의 제1 입력단은 상기 차동 포락 모듈의 차동 음의 출력단에 연결되고, 각각의 제2 LS의 제2 입력단의 상기 참조 전압 생성 모듈에 연결되고, 각각의 제2 LS의 출력단은 상기 제2 LS에 대응하는 BFG의 차동 음의 입력단에 연결되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 제13항 또는 제14항에 있어서,
상기 K개의 BFG 중의 각각의 BFG는 제1 MOS 트랜지스터, 제2 MOS 트랜지스터, 제3 MOS 트랜지스터, 제1 저항기, 및 제2 저항기를 포함하고;
상기 제1 저항기의 일단과 상기 제2 저항기의 일단은 모두 전원 장치에 연결되고, 상기 제1 저항기의 타단은 상기 제1 MOS 트랜지스터의 드레인 전극에 연결되고, 상기 제2 저항기의 타단은 상기 제2 MOS 트랜지스터의 드레인 전극에 연결되며;
상기 제1 MOS 트랜지스터의 베이스 전극은 상기 외부의 포락 모듈에 연결되고; 상기 제1 MOS 트랜지스터의 소스 전극은 상기 제3 MOS 트랜지스터의 드레인 전극에 연결되고; 상기 제2 MOS 트랜지스터의 베이스 전극은 외부의 기준 전압 생성 모듈에 연결되고, 상기 제2 MOS 트랜지스터의 소스 전극은 상기 제3 MOS 트랜지스터의 드레인 전극에 연결되고, 상기 제3 MOS 트랜지스터의 소스 전극은 접지에 연결되는, 아날로그 전치 왜곡기(APD) 코어 모듈. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2014/091111 WO2016074218A1 (zh) | 2014-11-14 | 2014-11-14 | 一种模拟预失真器核心模块及模拟预失真器系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170068549A KR20170068549A (ko) | 2017-06-19 |
| KR101954287B1 true KR101954287B1 (ko) | 2019-05-23 |
Family
ID=55953610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177012682A KR101954287B1 (ko) | 2014-11-14 | 2014-11-14 | 아날로그 전치 왜곡기 코어 모듈 및 아날로그 전치 왜곡기 시스템 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9893748B2 (ko) |
| EP (1) | EP3197113B1 (ko) |
| JP (1) | JP6501323B2 (ko) |
| KR (1) | KR101954287B1 (ko) |
| CN (1) | CN107078980B (ko) |
| WO (1) | WO2016074218A1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
| US10033413B2 (en) * | 2016-05-19 | 2018-07-24 | Analog Devices Global | Mixed-mode digital predistortion |
| US10224970B2 (en) | 2016-05-19 | 2019-03-05 | Analog Devices Global | Wideband digital predistortion |
| EP3523856A4 (en) | 2016-10-07 | 2020-06-24 | NanoSemi, Inc. | DIGITAL BEAM ORIENTATION PREDISTORSION |
| WO2018156932A1 (en) | 2017-02-25 | 2018-08-30 | Nanosemi, Inc. | Multiband digital predistorter |
| US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
| US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
| US10931318B2 (en) * | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
| US10581470B2 (en) | 2017-06-09 | 2020-03-03 | Nanosemi, Inc. | Linearization system |
| WO2019014422A1 (en) | 2017-07-12 | 2019-01-17 | Nanosemi, Inc. | SYSTEMS AND METHODS FOR CONTROLLING RADIOS MADE WITH DIGITAL PREDISTORSION |
| WO2019070573A1 (en) | 2017-10-02 | 2019-04-11 | Nanosemi, Inc. | DIGITAL PREDISTORSION ADJUSTMENT BASED ON DETERMINATION OF CHARGE CHARACTERISTICS |
| WO2019217811A1 (en) | 2018-05-11 | 2019-11-14 | Nanosemi, Inc. | Digital compensator for a non-linear system |
| US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
| US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
| JP2021524692A (ja) | 2018-05-25 | 2021-09-13 | ナノセミ， インク．Ｎａｎｏｓｅｍｉ， Ｉｎｃ． | 様々な動作条件におけるデジタルプレディストーション |
| US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
| US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
| CN112054776B (zh) * | 2020-07-31 | 2023-04-25 | 宁波大学 | 一种模拟预失真与带内数字预失真混合的功放线性化方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120106600A1 (en) * | 2010-11-03 | 2012-05-03 | Qian Yu | Analog signal processor for nonlinear predistortion of radio-frequency signals |
| WO2014092617A1 (en) * | 2012-12-13 | 2014-06-19 | Telefonaktiebolaget L M Ericsson (Publ) | Digital pre-distortion for high bandwidth signals |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE525221C2 (sv) * | 2003-03-25 | 2004-12-28 | Ericsson Telefon Ab L M | Förförvrängare för effektförstärkare |
| US7729668B2 (en) * | 2003-04-03 | 2010-06-01 | Andrew Llc | Independence between paths that predistort for memory and memory-less distortion in power amplifiers |
| US7026873B2 (en) | 2003-11-07 | 2006-04-11 | Scintera Networks | LMS-based adaptive pre-distortion for enhanced power amplifier efficiency |
| CN100512246C (zh) * | 2004-12-03 | 2009-07-08 | 涛联电子科技有限公司 | 一种射频预失真线性化方法 |
| US7193462B2 (en) * | 2005-03-22 | 2007-03-20 | Powerwave Technologies, Inc. | RF power amplifier system employing an analog predistortion module using zero crossings |
| CN100563225C (zh) * | 2005-05-27 | 2009-11-25 | 华为技术有限公司 | 对基带数字信号进行预失真处理的通用装置 |
| US7769103B2 (en) | 2005-09-15 | 2010-08-03 | Powerwave Technologies, Inc. | Amplifier system employing analog polynomial predistortion with sub-nyquist digital adaptation |
| CN100556015C (zh) * | 2007-03-27 | 2009-10-28 | 华为技术有限公司 | 一种预失真装置及方法 |
| JP5226468B2 (ja) * | 2008-11-06 | 2013-07-03 | 日本無線株式会社 | プリディストータ |
| CN101651459B (zh) * | 2009-09-15 | 2013-02-13 | 电子科技大学 | 高效率线性linc发射机 |
| KR101763410B1 (ko) * | 2010-12-21 | 2017-08-04 | 한국전자통신연구원 | 디지털 전치 왜곡 전력 증폭 장치 및 그 장치에서의 디지털 방식의 동기 조절 방법 |
| CN102055411B (zh) * | 2010-12-22 | 2013-06-05 | 成都凯腾四方数字广播电视设备有限公司 | 基于多通道反馈的功率放大器线性化校正电路及方法 |
| JP5751056B2 (ja) * | 2011-07-14 | 2015-07-22 | 富士通株式会社 | 歪補償装置、送信機および歪補償方法 |
| US9819318B2 (en) * | 2011-12-21 | 2017-11-14 | Telefonaktiebolaget L M Ericsson (Publ) | Architecture of a low bandwidth predistortion system for non-linear RF components |
-
2014
- 2014-11-14 JP JP2017525978A patent/JP6501323B2/ja active Active
- 2014-11-14 KR KR1020177012682A patent/KR101954287B1/ko active IP Right Grant
- 2014-11-14 WO PCT/CN2014/091111 patent/WO2016074218A1/zh active Application Filing
- 2014-11-14 EP EP14906131.9A patent/EP3197113B1/en active Active
- 2014-11-14 CN CN201480083391.6A patent/CN107078980B/zh active Active
-
2017
- 2017-05-03 US US15/585,642 patent/US9893748B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120106600A1 (en) * | 2010-11-03 | 2012-05-03 | Qian Yu | Analog signal processor for nonlinear predistortion of radio-frequency signals |
| WO2014092617A1 (en) * | 2012-12-13 | 2014-06-19 | Telefonaktiebolaget L M Ericsson (Publ) | Digital pre-distortion for high bandwidth signals |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107078980A (zh) | 2017-08-18 |
| JP2017534224A (ja) | 2017-11-16 |
| US9893748B2 (en) | 2018-02-13 |
| WO2016074218A1 (zh) | 2016-05-19 |
| KR20170068549A (ko) | 2017-06-19 |
| EP3197113A1 (en) | 2017-07-26 |
| JP6501323B2 (ja) | 2019-04-17 |
| US20170237455A1 (en) | 2017-08-17 |
| EP3197113A4 (en) | 2017-10-18 |
| EP3197113B1 (en) | 2020-06-03 |
| CN107078980B (zh) | 2020-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101954287B1 (ko) | 아날로그 전치 왜곡기 코어 모듈 및 아날로그 전치 왜곡기 시스템 | |
| US6985033B1 (en) | Circuits and methods for adjusting power amplifier predistortion, and power amplifiers and other devices including the same | |
| Cavers | Optimum table spacing in predistorting amplifier linearizers | |
| US7755425B2 (en) | Method and apparatus for reducing frequency memory effects in RF power amplifiers | |
| TW201301777A (zh) | Ｒｆ傳送器架構、積體電路設備、無線通訊單元及其方法 | |
| US7450913B2 (en) | Circuit arrangement for a wideband mixer with predistortion and high linearity | |
| US20110235749A1 (en) | Active antenna array having analogue transmitter linearisation and a method for predistortion of radio signals | |
| CN105393452B (zh) | 用于多频带功率放大器中数字预失真器的基带等效伏尔泰拉级数 | |
| CN105634414A (zh) | 双回路功率放大器数字预失真系统的装置和方法 | |
| US20140152389A1 (en) | Actively Tuned Circuit Having Parallel Carrier and Peaking Paths | |
| US7902937B2 (en) | Positive coefficient weighted quadrature modulation method and apparatus | |
| Pham et al. | Multi-dimensional LUT-based digital predistorter for concurrent dual-band envelope tracking power amplifier linearization | |
| Ren | Digital predistorter for short-wave power amplifier with improving index accuracy of lookup table based on FPGA | |
| US8213883B1 (en) | Additive pre-distortion for linearization | |
| Jung et al. | A quasi-balanced power amplifier with feedforward linearization | |
| Åberg et al. | RF PA predistortion using non-linear RF-DACs | |
| Li et al. | Nonideal effects of reconstruction filter and I/Q imbalance in digital predistortion | |
| Cesari et al. | A FPGA based digital predistorter for RF power amplifiers with memory effects | |
| Masterson | Digital predistortion for RF Communications: From equations to implementation | |
| CN107835140A (zh) | 共发双带功率放大器的数字预失真系统及其方法 | |
| CN107453717B (zh) | 一种构造串型多厢深度有记忆非线性行为模型的系统 | |
| Efimov | Traditional and Perspective Nonlinearity Correction Methods in Power Amplifiers of Digital Television Transmitters | |
| Cabarkapa et al. | 2-D nonlinearity compensation technique for concurrent dual-band wireless transmitters | |
| KR20230116932A (ko) | 선형 클래스 ab 전압-전류 변환기 | |
| Guang et al. | Low-cost FPGA implementation of 2D digital pre-distorter for concurrent dual-band power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |