KR101950665B1 - Transparent display panel - Google Patents

Transparent display panel Download PDF

Info

Publication number
KR101950665B1
KR101950665B1 KR1020170126240A KR20170126240A KR101950665B1 KR 101950665 B1 KR101950665 B1 KR 101950665B1 KR 1020170126240 A KR1020170126240 A KR 1020170126240A KR 20170126240 A KR20170126240 A KR 20170126240A KR 101950665 B1 KR101950665 B1 KR 101950665B1
Authority
KR
South Korea
Prior art keywords
pattern layer
layer
primer
via hole
transparent panel
Prior art date
Application number
KR1020170126240A
Other languages
Korean (ko)
Inventor
김성규
Original Assignee
김성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김성규 filed Critical 김성규
Priority to KR1020170126240A priority Critical patent/KR101950665B1/en
Priority to CN201711105133.5A priority patent/CN109585409A/en
Priority to JP2017217989A priority patent/JP2019068021A/en
Application granted granted Critical
Publication of KR101950665B1 publication Critical patent/KR101950665B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

The present invention relates to a transparent display panel comprising: a transparent panel layer having a first surface and a second surface and including a via hole; a first primer pattern layer provided on the first surface and a part or all of an inner peripheral surface of the via hole; a second primer pattern layer provided on the second surface and a part or all of the inner peripheral surface of the via hole, and continuously connected to the first primer pattern layer on the inner peripheral surface of the via hole; and a conductive pattern layer formed on a pattern of the primer pattern layers and forming a wiring on the first surface, the second surface, and the inner peripheral surface of the via hole of the transparent panel layer. The primer pattern layers include a catalyst for forming the conductive pattern layer by electroless plating.

Description

투명 디스플레이 패널{TRANSPARENT DISPLAY PANEL}Transparent Display Panel {TRANSPARENT DISPLAY PANEL}

본 발명은 투명 디스플레이 패널에 관한 것으로, 더욱 상세하게는 비아홀을 포함하여 양면으로 배선이 형성되는 투명 디스플레이 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a transparent display panel, and more particularly, to a transparent display panel including a via hole.

디스플레이 패널은 고분자 수지 등과 같은 재질의 기재 상에 동박을 적층시키고, 패턴 인쇄 및 식각 등의 기술에 의해 배선을 위한 동박을 설계 회로와 일치되도록 패턴을 완성시킨 것이다.The display panel is formed by laminating a copper foil on a substrate made of a material such as a polymer resin and patterning the copper foil for wiring by a technique such as pattern printing and etching to match the design circuit.

최근에는 전자기술의 발달로 인해 디스플레이 패널의 유연성 및 배선의 고밀도화가 요구되어, 그 크기와 두께가 줄어들고 있으며, 형성되는 비아의 개수도 증가하고 있다. In recent years, due to the development of electronic technology, flexibility and wiring density of the display panel are required, and the size and thickness of the display panel are reduced, and the number of vias formed is also increasing.

비아홀(Via Hole)은 디스플레이 패널의 양면에 인쇄된 배선을 연결하는 도금 도통홀로서, 일반적으로는 기재를 타공한 후 무전해 또는 전해 도금 및 화학적 에칭을 통해 배선을 형성한다.A via hole is a plating through hole connecting wiring printed on both sides of a display panel, and generally, a substrate is formed and wiring is formed through electroless plating or electrolytic plating and chemical etching.

더욱 구체적으로 비어홀을 포함하는 디스플레이 패널을 만들기 위한 종래의 공정은 먼저 기재의 상하부에 동박층을 형성하고, 타공(drilling operation)한 후, 전기 도금(electroplate)한다. 이후 기재에 다수의 에칭된 영역을 형성하기 위해 감광성 필름을 합지하고, 노광, 현상, 부식, 및 박리의 공정을 수행하여 원하는 패턴의 배선을 형성한다. More specifically, a conventional process for making a display panel including a via hole includes forming a copper foil layer on upper and lower sides of a substrate, drilling operation, and then electroplating. Then, a photosensitive film is laminated to form a plurality of etched regions on the substrate, and a process of exposure, development, erosion, and peeling is performed to form a wiring of a desired pattern.

이처럼, 종래의 공정은 복잡하여 생산성을 떨어뜨리고 불량률을 높이는 단점이 있다. 또한 에칭 과정에서 상당한 폐기물이 발생하여 환경문제를 유발하며, 투명한 디스플레이 패널을 제작하는 경우 에칭 시 도금막이 박리된 부분의 일괄된 투명성을 확보하기 어렵고 경우에 따라 황변이 생기는 문제점이 있다. As described above, the conventional process is complicated, resulting in a decrease in productivity and a defect rate increase. In addition, when a transparent display panel is manufactured, it is difficult to ensure the collective transparency of the part where the plating film is peeled off during etching, and yellowing may occur in some cases.

1. 한국공개특허 제10-2013-0117667호 (2013.10.28.)1. Korean Patent Publication No. 10-2013-0117667 (Oct. 2. 한국등록특허 제10-1518394호 (2015.04.30.)2. Korean Patent No. 10-1518394 (2015.04.30.)

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 화학적 에칭 공정을 거치지 않고, 촉매를 포함하는 프라이머 패턴층 상에 도전성 패턴층이 무전해 도금으로 형성되어 배선을 이루는 투명 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a transparent display panel in which a conductive pattern layer is formed by electroless plating on a primer pattern layer including a catalyst without a chemical etching process, have.

그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명은, 패널 형상으로 이루어지고, 패널의 상면으로 이루어지는 제1면 및 패널의 저면으로 이루어지는 제2면을 가지며, 상기 제1면 및 제2면을 통과하는 비아홀을 포함하는 투명 패널층; 상기 제1면 및 상기 비아홀의 내주면의 일부 또는 전부에 구비되는 제1 프라이머 패턴층; 상기 제2면 및 상기 비아홀의 내주면 중에 상기 제1 프라이머 패턴층이 구비되지 않는 상기 비아홀의 일부와 상기 제2면에 구비되거나, 상기 제1 프라이머 패턴층이 구비되지 않는 상기 제2면에 구비되며, 상기 비아홀의 내주면에서 상기 제1 프라이머 패턴층과 연속적으로 연결되는 제2 프라이머 패턴층; 상기 제1 프라이머 패턴층 및 제2 프라이머 패턴층의 패턴 상에 형성되어, 상기 투명 패널층의 제1면, 제2면, 및 상기 비아홀 내주면에 배선을 이루는 도전성 패턴층; 상기 투명 패널층 및 도전성 패턴층 상에 접합된 발광 소자; 및 상기 발광 소자의 접착으로 인하여 상기 발광 소자들 사이의 공간을 메울 수 있도록 상기 투명 패널층에 구비되는 레벨링 층을 포함하며, 상기 제1 프라이머 패턴층 및 제2 프라이머 패턴층은 상기 도전성 패턴층을 무전해 도금으로 형성하기 위한 촉매를 포함하는 특징이 있다.A transparent panel layer comprising a panel shape and including a first surface comprising a top surface of a panel and a second surface comprising a bottom surface of the panel and including a via hole passing through the first surface and the second surface; A first primer pattern layer provided on the first surface and a part or all of the inner peripheral surface of the via hole; The second surface and the inner surface of the via hole are provided on a part of the via hole where the first primer pattern layer is not provided and on the second surface or on the second surface where the first primer pattern layer is not provided A second primer pattern layer continuously connected to the first primer pattern layer on the inner peripheral surface of the via hole; A conductive pattern layer formed on the patterns of the first primer pattern layer and the second primer pattern layer and forming wirings on the first surface, the second surface, and the inner peripheral surface of the via hole of the transparent panel layer; A light emitting element bonded onto the transparent panel layer and the conductive pattern layer; And a leveling layer provided on the transparent panel layer so as to fill a space between the light emitting elements due to adhesion of the light emitting device, wherein the first primer pattern layer and the second primer pattern layer are formed by patterning the conductive pattern layer And a catalyst for forming by electroless plating.

또한, 본 발명의 상기 제1 프라이머 패턴층 및 제2 프라이머 패턴층은, 상기 비아홀 주위에 형성되는 상기 투명 패널층의 제1면 또는 제2면에 구비되는 원형 패턴층, 상기 원형 패턴층에 연속적으로 연결되는 상기 투명 패널층의 제1면 또는 제2면에 구비되는 배선 패턴층 및 상기 원형 패턴층에 연속적으로 연결되는 상기 비아홀의 내주면의 전부 또는 일부에 구비되는 도통 패턴층을 포함하는 특징이 있다.The first primer pattern layer and the second primer pattern layer of the present invention may further comprise a circular pattern layer provided on a first surface or a second surface of the transparent panel layer formed around the via hole, A wiring pattern layer provided on a first surface or a second surface of the transparent panel layer and a conductive pattern layer provided on all or a part of an inner peripheral surface of the via hole continuously connected to the circular pattern layer, have.

또한, 본 발명의 상기 비아홀의 직경은 200 내지 500μm이고, 상기 원형 패턴층의 원형 패턴은 직경이 상기 비아홀의 직경보다 20 내지 30% 큰 특징이 있다.The diameter of the circular pattern of the circular pattern layer is 20 to 30% larger than the diameter of the via hole.

또한, 본 발명의 상기 프라이머 패턴층은 팔라듐염을 포함하는 촉매, 환형 케톤류 용매, 에폭시 수지 및 경화제를 포함하는 프라이머 잉크로 형성된 패턴층이며, 상기 팔라듐염을 포함하는 촉매는 palladium chloride, palladium acetate, palladium sulfate, palladium nitrate, potassium tetrachloropalladate, tetrammine dichloropalladium, dinitrodiaminepalladium 및 이들의 혼합물로 구성되는 군에서 선택되는 물질을 포함하는 특징이 있다.Also, the primer pattern layer of the present invention is a pattern layer formed of a primer ink comprising a catalyst containing palladium salt, a cyclic ketone solvent, an epoxy resin and a curing agent, and the palladium salt-containing catalyst is palladium chloride, palladium acetate, a material selected from the group consisting of palladium sulfate, palladium nitrate, potassium tetrachloropalladate, tetrammine dichloropalladium, dinitrodiaminepalladium, and mixtures thereof.

또한, 본 발명의 상기 프라이머 잉크는 상기 프라이머 잉크 전체 중량 대비 상기 팔라듐염을 포함하는 촉매는 20 내지 35 중량%, 상기 환형 케톤류 용매는 30 내지 50 중량%, 상기 에폭시 수지는 20 내지 30 중량%, 상기 경화제는 0.5 내지 5 중량%로 포함하는 특징이 있다.In the primer ink of the present invention, the amount of the palladium salt-containing catalyst is 20 to 35 wt%, the amount of the cyclic ketone solvent is 30 to 50 wt%, the amount of the epoxy resin is 20 to 30 wt% The curing agent is contained in an amount of 0.5 to 5% by weight.

또한, 본 발명의 상기 프라이머 패턴층은 상기 프라이머 잉크를 이용하여 배선 형태로 인쇄하고 80 내지 100℃에서 5 내지 10분 경화시킨 후 환원시켜 형성된 패턴인 특징이 있다.In addition, the primer pattern layer of the present invention is a pattern formed by printing in the form of wiring using the primer ink, curing at 80 to 100 ° C for 5 to 10 minutes, and then reducing the primer pattern layer.

또한, 본 발명의 상기 투명 패널층은 폴리에스테르(polyester), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리아릴술폰(Polyarylsulfone), 폴리에테르이미드(Polyetherimide), 내열성 에폭시(heat resistance epoxy), 폴리아릴레이트이미드(Polyarylate imide) 및 이들의 혼합물로 구성되는 군에서 선택되는 물질로 형성된 투광성의 연성 기재층인 특징이 있다.In addition, the transparent panel layer of the present invention may be formed of a material selected from the group consisting of polyester, polyethyleneterephthalate (PET), polyarylsulfone, polyetherimide, heat resistance epoxy, A transparent base material layer formed of a material selected from the group consisting of polyarylate imide and mixtures thereof.

또한, 본 발명의 상기 도전성 패턴층 상에 무전해 도금을 통해 형성된 Ni/Au 층을 더 포함하고, 상기 Ni층의 두께는 0.8 내지 1.5μm이고, 상기 Au층의 두께는 0.02μm 내지 0.04μm인 특징이 있다.The Ni layer may further include a Ni / Au layer formed by electroless plating on the conductive pattern layer of the present invention. The Ni layer may have a thickness of 0.8 to 1.5 占 퐉, and the Au layer may have a thickness of 0.02 to 0.04 占 퐉. Feature.

또한, 본 발명의 상기 투명 패널층의 두께는 100㎛ 내지 200㎛이고, 상기 프라이머 패턴층의 두께는 5 내지 20μm이며, 상기 도전성 패턴층의 두께는 5 내지 15μm인 특징이 있다.In addition, the thickness of the transparent panel layer of the present invention is 100 탆 to 200 탆, the thickness of the primer pattern layer is 5 to 20 탆, and the thickness of the conductive pattern layer is 5 to 15 탆.

삭제delete

삭제delete

본 발명에 따른 투명 디스플레이 패널은 화학적 에칭 공정을 거치지 않고, 촉매를 포함하는 프라이머 패턴층 상에 도전성 패턴층이 무전해 도금으로 형성되어 배선을 이루는 투명 디스플레이 패널으로서 간단한 공정을 통해 제조되며 배선 패턴이 형성된 부분을 제외한 투명 패널층의 투명도가 우수한 디스플레이 패널을 제공할 수 있는 이점이 있다.The transparent display panel according to the present invention is manufactured through a simple process as a transparent display panel in which a conductive pattern layer is formed by electroless plating on a primer pattern layer including a catalyst without chemical etching, There is an advantage that a display panel having excellent transparency of the transparent panel layer except the formed portion can be provided.

도 1 및 도 2에 본 발명의 일실시예에 따른 투명 디스플레이 패널의 단면 구성도를 나타내었다.
도 3에 본 발명의 일실시예에 따른 투명 디스플레이 패널의 제1면 또는 제2면의 구성도를 나타내었다.
도 4 및 도 5에 본 발명의 일실시예에 따른 투명 디스플레이 패널의 제조방법의 순서도를 나타내었다.
도 6에 본 발명의 일실시예에 따른 발광소자를 포함하는 투명 디스플레이 패널을 나타내었다.
도 7에 본 발명의 일실시예에 따른 레벨링층을 포함하는 투명 디스플레이 패널을 나타내었다.
도 8에 본 발명의 일실시예에 따른 투명 디스플레이 패널을 나타내었다.
도 9에 본 발명의 일실시예에 따른 투명 디스플레이 패널의 발광 소자 및 패턴층을 나타내었다.
도 10은 본 발명의 일실시예에 따른 투명 디스플레이 패널의 단면을 나타내었다.
도 11은 본 발명의 일실시예에 따른 투명 디스플레이 패널의 다양한 설치구조를 나타내었다.
도 12는 본 발명의 일실시예에 따른 투명 디스플레이 패널이 설치된 건물 외벽을 나타내었다.
도 13은 본 발명의 일 실시예에 따른 투명 디스플레이 패널이 설치된 카페 외벽을 나타내었다.FIG. 1 and FIG. 2 show cross-sectional views of a transparent display panel according to an embodiment of the present invention.
FIG. 3 is a view illustrating a configuration of a first surface or a second surface of a transparent display panel according to an embodiment of the present invention.
4 and 5 show flowcharts of a method of manufacturing a transparent display panel according to an embodiment of the present invention.
6 illustrates a transparent display panel including a light emitting device according to an embodiment of the present invention.
FIG. 7 illustrates a transparent display panel including a leveling layer according to an embodiment of the present invention.
8 illustrates a transparent display panel according to an embodiment of the present invention.
FIG. 9 shows a light emitting device and a pattern layer of a transparent display panel according to an embodiment of the present invention.
10 is a cross-sectional view of a transparent display panel according to an embodiment of the present invention.
11 illustrates various mounting structures of a transparent display panel according to an embodiment of the present invention.
FIG. 12 shows an outer wall of a building in which a transparent display panel according to an embodiment of the present invention is installed.
FIG. 13 illustrates an outer wall of a cafe installed with a transparent display panel according to an embodiment of the present invention.

이하에 본 발명을 상세하게 설명하기에 앞서, 본 명세서에 사용된 용어는 특정의 실시예를 기술하기 위한 것일 뿐 첨부하는 특허청구의 범위에 의해서만 한정되는 본 발명의 범위를 한정하려는 것은 아님을 이해하여야 한다. 본 명세서에 사용되는 모든 기술용어 및 과학용어는 다른 언급이 없는 한은 기술적으로 통상의 기술을 가진 자에게 일반적으로 이해되는 것과 동일한 의미를 가진다.Before describing the present invention in detail, it is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to limit the scope of the invention, which is defined solely by the appended claims. shall. All technical and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art unless otherwise stated.

본 명세서 및 청구범위의 전반에 걸쳐, 다른 언급이 없는 한 포함(comprise, comprises, comprising)이라는 용어는 언급된 물건, 단계 또는 일군의 물건, 및 단계를 포함하는 것을 의미하고, 임의의 어떤 다른 물건, 단계 또는 일군의 물건 또는 일군의 단계를 배제하는 의미로 사용된 것은 아니다.Throughout this specification and claims, the word "comprise", "comprises", "comprising" means including a stated article, step or group of articles, and steps, , Step, or group of objects, or a group of steps.

한편, 본 발명의 여러 가지 실시예들은 명확한 반대의 지적이 없는 한 그 외의 어떤 다른 실시예들과 결합될 수 있다. 특히 바람직하거나 유리하다고 지시하는 어떤 특징도 바람직하거나 유리하다고 지시한 그 외의 어떤 특징 및 특징들과 결합될 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예 및 이에 따른 효과를 설명하기로 한다.On the contrary, the various embodiments of the present invention can be combined with any other embodiments as long as there is no clear counterpoint. Any feature that is specifically or advantageously indicated as being advantageous may be combined with any other feature or feature that is indicated as being preferred or advantageous. Hereinafter, embodiments of the present invention and effects thereof will be described with reference to the accompanying drawings.

본 발명의 일실시예에 따른 투명 디스플레이 패널(100)은 두께 방향으로 관통하는 비아홀(via hole, 11)을 포함하는 투명 패널층(10), 상기 투명 패널층(10) 상에 형성된 프라이머 패턴층(20) 및 상기 프라이머 패턴층(20)의 패턴 상에 형성되어 배선을 이루는 도전성 패턴층(30)을 포함한다. A transparent display panel 100 according to an embodiment of the present invention includes a transparent panel layer 10 including a via hole 11 penetrating in a thickness direction, (20) and a conductive pattern layer (30) formed on the pattern of the primer pattern layer (20) and forming a wiring.

본 발명에 따른 투명 디스플레이 패널(100)은 도전성 패턴층(30)을 무전해 도금으로 형성하기 위한 촉매를 포함하는 프라이머 패턴층(20)을 포함하는 패널로서, 간단한 공정을 통해 제조되며 패턴층(20, 30)이 형성된 부분을 제외한 투명 패널층(10)의 투명도가 우수한 패널이다. The transparent display panel 100 according to the present invention is a panel including a primer pattern layer 20 including a catalyst for forming the conductive pattern layer 30 by electroless plating, 20, and 30 are formed, the transparency of the transparent panel layer 10 is excellent.

또한 전해 도금 시 전극과의 거리가 멀어짐에 따라 도금 금속의 접착력이 떨어져 두께 및 선폭이 균일하지 않기 때문에 균일한 전도성 유지가 어려워 양품의 양산이 어려운 반면, 본원 발명의 도전성 패턴층의 흡착성을 높여 주기 위하여 특수 제작된 촉매 잉크로 프라이머 패턴층을 구성하고 이를 이용하여 무전해 도금으로 형성된 도전성 패턴층은 균일한 두께 및 선폭으로 형성되며 우수한 전도성을 갖는다.In addition, as the distance from the electrode increases during the electrolytic plating, the adhesion of the plating metal is reduced and the thickness and the line width are not uniform. Therefore, it is difficult to uniformly maintain the conductivity and mass production of good products is difficult. On the other hand, A conductive pattern layer formed by electroless plating is formed with a uniform thickness and a line width and has excellent conductivity.

본 발명에 따른 투명 패널층(10)은 두께 방향으로 관통하는 비아홀(11)을 포함한다. 더욱 구체적으로 투명 패널층(10)은 제1면(10a) 및 제1면(10a)에 대향하는 제2면(10b)을 가지고, 제1면(10a) 및 제2면(10b)을 통과하는 비아홀(11)을 포함한다. The transparent panel layer 10 according to the present invention includes a via hole 11 penetrating in the thickness direction. More specifically, the transparent panel layer 10 has a first surface 10a and a second surface 10b opposed to the first surface 10a, and passes through the first surface 10a and the second surface 10b (Not shown).

투명 패널층(10)은 폴리에스테르(polyester), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리아릴술폰(Polyarylsulfone), 폴리에테르이미드(Polyetherimide), 내열성 에폭시(heat resistance epoxy), 폴리아릴레이트이미드(Polyarylate imide) 및 이들의 혼합물로 구성되는 군에서 선택되는 물질로 형성된다. 바람직하게는 투명성, 유연성, 경제적의 측면에서 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET)로 형성되는 것이 바람직하다.The transparent panel layer 10 may be formed of a material selected from the group consisting of polyester, polyethyleneterephthalate (PET), polyarylsulfone, polyetherimide, heat resistance epoxy, polyarylate imide), and mixtures thereof. Preferably, it is formed of polyethylene terephthalate (PET) in terms of transparency, flexibility, and economy.

투명 패널층(10)의 두께는 100㎛ 내지 200㎛이다. 바람직하게는 125㎛ 내지 150㎛인 것이 좋다. 투명 패널층(10)의 두께가 100㎛ 미만인 경우 인쇄, 도금, LED 등 발광소자의 실장에 문제점이 있고, 200㎛ 초과인 경우 유연성 문제점이 있다.The thickness of the transparent panel layer 10 is 100 탆 to 200 탆. And preferably 125 占 퐉 to 150 占 퐉. When the thickness of the transparent panel layer 10 is less than 100 탆, there is a problem in the mounting of the light emitting device such as printing, plating, and LED.

또한 투명 패널층(10)은 아크릴계의 프라이머를 이용한 전처리, 코로나 처리, 플라즈마 처리 등을 통하여 거칠기가 제어된 것을 사용하며, 본 발명에 따른 투명 패널층(10)는 0.1 내지 0.3μm의 표면 거칠기(Ra)를 갖는다. 표면 거칠기가 0.1μm 미만인 경우 인쇄 시 접착성에 문제점이 있고, 0.5μm 초과인 경우 투명성에 문제점이 있다. 상기 범위의 표면 거칠기를 갖는 투명 패널층(10)을 포함하여 프라이머 패턴층(20)과의 우수한 접착력을 제공할 수 있다. The transparent panel layer 10 according to the present invention may have a surface roughness of 0.1 to 0.3 μm (for example, a surface roughness of 0.1 to 0.3 μm). The transparent panel layer 10 may have a surface roughness controlled through a pretreatment using an acrylic primer, a corona treatment, Ra). When the surface roughness is less than 0.1 탆, there is a problem in adhesion in printing, and when it is more than 0.5 탆, there is a problem in transparency. It is possible to provide excellent adhesion with the primer pattern layer 20 including the transparent panel layer 10 having the surface roughness in the above range.

비아홀(11)의 직경은 200㎛ 내지 500μm이다. 바람직하게는 400㎛ 내지 500㎛인 것이 좋다. 비아홀(11)의 직경이 200μm 미만인 경우 촉매잉크 인쇄 시 홀 내에 잉크의 도포가 어려운 문제점이 있고, 500μm 초과인 경우 촉매잉크의 소모량이 많아지는 문제점이 있다. The diameter of the via hole 11 is 200 占 퐉 to 500 占 퐉. And preferably from 400 탆 to 500 탆. When the diameter of the via hole 11 is less than 200 mu m, there is a problem that the ink is difficult to be coated in the hole when the catalyst ink is printed, and when the diameter is more than 500 mu m, the consumption amount of the catalyst ink is increased.

본 발명에 따른 프라이머 패턴층(20)은 투명 패널층(10) 상에 형성된 무전해 도금을 위한 촉매를 포함하는 층으로서 제1 프라이머 패턴층(21) 및 제2 프라이머 패턴층(22)을 포함함으로써 프라이머 패턴층(20) 상에 도전성 패턴층(30)이 무전해 도금되어 균일한 두께 및 선폭으로 형성될 수 있도록 한다.The primer pattern layer 20 according to the present invention includes a first primer pattern layer 21 and a second primer pattern layer 22 as a layer including a catalyst for electroless plating formed on the transparent panel layer 10 Whereby the conductive pattern layer 30 is electrolessly plated on the primer pattern layer 20 so as to be formed with uniform thickness and line width.

더욱 구체적으로 제1 프라이머 패턴층(21)은 투명 패널층(10)의 제1면(10a) 및 비아홀(11)의 내주면의 일부 또는 전부에 구비되고, 제2 프라이머 패턴층(22)은 제1면(10a) 및 비아홀(11)의 내주면의 일부 또는 전부에 구비되며, 비아홀(11)의 내주면에서 상기 제1 프라이머 패턴층과 연속적으로 연결된다. More specifically, the first primer pattern layer 21 is provided on part or all of the first surface 10a of the transparent panel layer 10 and the inner peripheral surface of the via hole 11, And is connected to the first primer pattern layer continuously on the inner circumferential surface of the via hole 11. The first primer pattern layer is formed on the first surface 10a and part or all of the inner surface of the via hole 11. [

제1 프라이머 패턴층(21) 및 제2 프라이머 패턴층(22)은 도전성 패턴층(30)을 무전해 도금으로 형성하기 위한 촉매를 포함한다. 즉, 촉매를 포함하는 프라이머 잉크를 이용하여 비아홀을 포함하는 투명 패널층 상에 배선 형성될 패턴을 인쇄함으로써 형성된다. The first primer pattern layer 21 and the second primer pattern layer 22 include a catalyst for forming the conductive pattern layer 30 by electroless plating. That is, the ink is formed by printing a pattern to be formed on the transparent panel layer including the via hole using the primer ink containing the catalyst.

프라이머 패턴층(20)의 두께는 5 내지 20μm이다. 더욱 바람직하게는 10 내지 15μm인 것이 좋다. 프라이머 패턴층(20)의 두께가 5μm 미만인 경우 무전해 도금에 있어 도금 두께에 문제점이 있고, 20μm 초과인 경우 투명 패널층과 프라이머 패턴층과의 밀착성에 영향을 주는 문제점이 있다.The thickness of the primer pattern layer 20 is 5 to 20 占 퐉. More preferably 10 to 15 占 퐉. When the thickness of the primer pattern layer 20 is less than 5 탆, there is a problem in plating thickness in the electroless plating, and in the case of more than 20 탆, there is a problem that the adhesion between the transparent panel layer and the primer pattern layer is affected.

프라이머 패턴층(20)은 투명 패널 층의 제1면(10a) 또는 제2면(10b)에 구비되는 비아홀(11) 주위에 형성되는 원형 패턴층(211)과, 원형 패턴층(211)에 연속적으로 연결되는 배선 패턴층(212) 및 비아홀의 내주면의 전부 또는 일부에 구비되는 원형 패턴층(211)에 연속적으로 연결되는 도통 패턴층(213)을 포함한다. The primer pattern layer 20 includes a circular pattern layer 211 formed around the via hole 11 provided in the first surface 10a or the second surface 10b of the transparent panel layer, And a conductive pattern layer 213 continuously connected to the circular pattern layer 211 provided on all or a part of the inner peripheral surface of the via hole.

원형 패턴층(211)의 원형 패턴은 비아홀(11)의 직경보다 20 내지 30% 크게 형성된다. The circular pattern of the circular pattern layer 211 is formed to be 20 to 30% larger than the diameter of the via hole 11.

배선 패턴층(212)의 배선 패턴은 직선형태, 곡선형태, 격자형태 등일 수 있고 하나 이상의 발광 소자(50)를 투명 기재 층(10) 위에 설치하고자 하는 형태로 형성할 수 있다. The wiring pattern of the wiring pattern layer 212 may be formed in a straight line shape, a curved line shape, a lattice shape, or the like, and may be formed in a form in which one or more light emitting devices 50 are provided on the transparent base material layer 10.

도통 패턴층(213)은 비아홀(11)의 내주면의 전부 또는 일부에 원통형태로 형성되어 제1 프라이머 패턴층(21)의 도통 패턴층(213)과 제2 프라이머 패턴층(22)의 도통 패턴층(213)이 연결되어 연속된다.The conductive pattern layer 213 is formed in a cylindrical shape on all or a part of the inner peripheral surface of the via hole 11 so that the conductive pattern layer 213 of the first primer pattern layer 21 and the conductive pattern 22 of the second primer pattern layer 22 Layer 213 is connected and continuous.

제1 프라이머 패턴층(21)의 도통 패턴층(213)과 제2 프라이머 패턴층(22)의 도통 패턴층(213)이 연결되어 연속됨으로써 제1면(10a)의 원형 패턴층(211), 배선 패턴층(212)과 제2면(10b)의 원형 패턴층(211), 배선 패턴층(212)이 단락되는 것을 방지할 수 있다. The conductive pattern layer 213 of the first primer pattern layer 21 and the conductive pattern layer 213 of the second primer pattern layer 22 are connected and connected to each other so that the circular pattern layers 211, The short circuit between the wiring pattern layer 212 and the circular pattern layer 211 of the second surface 10b and the wiring pattern layer 212 can be prevented.

프라이머 패턴층(20)은 촉매를 포함하는 프라이머 잉크를 사용하여 배선 패턴 형태로 인쇄한 후 경화시키고 환원시켜 형성된 층이다. 프라이머 패턴층(20)은 배선 패턴을 형성할 수 있는 마스크를 이용하여 잉크젯 프린터를 이용하거나 실크 스크린 프린터를 이용하여 인쇄될 수 있다. The primer pattern layer 20 is a layer formed by printing in the form of a wiring pattern using a primer ink containing a catalyst, followed by curing and reduction. The primer pattern layer 20 can be printed using an inkjet printer or a silk screen printer using a mask capable of forming a wiring pattern.

프라이머 잉크는 팔라듐염을 포함하는 촉매, 환형 케톤류 용매, 에폭시 수지 및 경화제를 포함한다. 프라이머 잉크 전체 중량 대비 팔라듐염을 포함하는 촉매는 20 내지 35 중량%, 환형 케톤류 용매는 30 내지 50 중량%, 에폭시 수지는 20 내지 30 중량%, 경화제는 0.5 내지 5 중량%로 포함된다.The primer ink comprises a catalyst comprising a palladium salt, a cyclic ketone solvent, an epoxy resin and a curing agent. The amount of the palladium salt-containing catalyst relative to the total weight of the primer ink is 20 to 35 wt%, the cyclic ketone solvent is 30 to 50 wt%, the epoxy resin is 20 to 30 wt%, and the curing agent is 0.5 to 5 wt%.

팔라듐염을 포함하는 촉매는 palladium chloride, palladium acetate, palladium sulfate, palladium nitrate, potassium tetrachloropalladate, tetrammine dichloropalladium, dinitrodiaminepalladium 및 이들의 혼합물로 구성되는 군에서 선택되는 물질을 포함한다.The catalyst comprising the palladium salt includes a material selected from the group consisting of palladium chloride, palladium acetate, palladium sulfate, palladium nitrate, potassium tetrachloropalladate, tetrammine dichloropalladium, dinitrodiaminepalladium, and mixtures thereof.

환형 케톤류 용매는 cyclopentanone, 2-methylcyclopentanone, 3-methylcyclopentanone, cyclohexanone, 2-methylcyclohexanone, 3-methylcyclohexanone, 4-methylcyclohexanone, 3,3,5-trimethylcyclohexanone, 3,5,5-trimethyl-2-cyclohexene-1-one (Isophorone), 2-cyclohexene-1-one, 3-methyl-2-cyclohexene-1-one, 3-methyl-5-heptene-2-one 및 이들의 혼합물로 구성되는 군에서 선택되는 물질을 포함한다. 바람직하게는 3,5,5-trimethyl-2-cyclohexene-1-one (Isophorone)를 포함하는 것이 좋다. The cyclic ketone solvent is cyclopentanone, 2-methylcyclopentanone, 3-methylcyclopentanone, cyclohexanone, 2-methylcyclohexanone, 3-methylcyclohexanone, 4-methylcyclohexanone, 3,3,5-trimethylcyclohexanone, 3,5,5-trimethyl- a substance selected from the group consisting of isophorone, 2-cyclohexene-1-one, 3-methyl-2-cyclohexene-1-one, 3-methyl-5-heptene- do. Preferably, it includes 3,5,5-trimethyl-2-cyclohexene-1-one (Isophorone).

에폭시 수지는 에폭시기를 두개 이상 가지는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 아민형 에폭시 수지, 나프탈렌 기반 에폭시 수지, 네오펜틸글리콜형 에폭시 수지, 헥산디넬글리콜형 에폭시 수지, 레졸신형 에폭시 수지 및 이들의 혼합물로 구성되는 군에서 선택되는 수지를 포함한다. The epoxy resin may be a bisphenol A epoxy resin, bisphenol F epoxy resin, bisphenol AD epoxy resin, novolak epoxy resin, phenol novolac epoxy resin, cresol novolak epoxy resin, alicyclic epoxy resin , Amine type epoxy resins, naphthalene based epoxy resins, neopentyl glycol type epoxy resins, hexanediol glycol type epoxy resins, resole type epoxy resins, and mixtures thereof.

경화제는 1,2-phenylene diisocyanate; 1,3-phenylene diisocyanate; 1,4-phenylene diisocyanate; 1,4-diisocyanatobutane; 1,6-diisocyanatohexane; 1,8-diisocyanatooctane; 2,4-toluene diisocyanate; 2,5-toluene diisocyanate; 2,6-toluene diisocyanate; 3,3'-dimethoxy-4,4'-biphenylene diisocyanate; isophorone diisocyanate; m-xylylene diisocyanate; trans-1,4-cyclohexylene diisocyanate; 1,3-bis(1-isocyanato-1-methylethyl)benzene and 4,4'-methylenebis(phenyl isocyanate) 및 이들의 혼합물로 구성되는 군에서 선택되는 물질을 포함한다.The curing agent is 1,2-phenylene diisocyanate; 1,3-phenylene diisocyanate; 1,4-phenylene diisocyanate; 1,4-diisocyanatobutane; 1,6-diisocyanatohexane; 1,8-diisocyanatooctane; 2,4-toluene diisocyanate; 2,5-toluene diisocyanate; 2,6-toluene diisocyanate; 3,3'-dimethoxy-4,4'-biphenylene diisocyanate; isophorone diisocyanate; m-xylylene diisocyanate; trans-1,4-cyclohexylene diisocyanate; 1,3-bis (1-isocyanato-1-methylethyl) benzene and 4,4'-methylenebis (phenyl isocyanate) and mixtures thereof.

프라이머 잉크의 점도는 20000 내지 25000 cP(20℃)이다. 경화제의 함량을 조절하여 프라이머 잉크의 점도를 조절할 수 있으며, 프라이머 잉크의 점도가 20000 미만인 경우 제 1 프라이머 패턴층의 인쇄 시 비아홀을 통해 잉크가 뒷면으로 흘러 내리고 비아홀 내면에 잉크의 양이 충분한 두께로 도포되지 않아 도금이 잘 되지 않는 문제점이 있으며, 25000 초과하는 경우 점도가 너무 높아 잉크가 비아홀 내벽을 따라 흘러내리지 못하는 문제점이 있다. The viscosity of the primer ink is 20,000 to 25,000 cP (20 DEG C). The viscosity of the primer ink can be controlled by adjusting the content of the curing agent. When the viscosity of the primer ink is less than 20,000, the ink flows down to the back surface through the via hole during printing of the first primer pattern layer, There is a problem in that plating is not performed well, and if it exceeds 25000, the viscosity is too high, so that the ink can not flow down along the inner wall of the via hole.

본 발명에 따른 투명 디스플레이 패널(100)은 다른 일반 인쇄회로기판(PCB) 패널과 달리, 패널당 수천개의 비아홀이 가공되는 디스플레이 패널로서 비아홀을 도금하기 위하여 상당량의 잉크가 소모된다. 이에 종래에는 홀을 도통시키기 위해 도전성의 실버페이스트를 사용하였으나 값이 비싸 경제성 및 생산성이 떨어지는 문제점이 있었다. 본 발명에 따른 비도전성의 프라이머 잉크를 이용하여 프라이머 패턴층(20)을 형성함으로써 보다 저렴한 가격으로, 무전해 도금으로도 충분한 높이의 도전성 패턴층(30)을 형성할 수 있도록 하여 우수한 전기전도성을 확보할 수 있다. The transparent display panel 100 according to the present invention differs from other general printed circuit board (PCB) panels in that a considerable amount of ink is consumed for plating a via hole as a display panel in which thousands of via holes per panel are processed. Conventionally, a conductive silver paste has been used to conduct holes, but the cost is high and the economical efficiency and productivity are poor. By forming the primer pattern layer 20 using the non-conductive primer ink according to the present invention, it is possible to form the conductive pattern layer 30 having a sufficient height even at a lower cost and by electroless plating, .

본 발명에 따른 프라이머 패턴층(20)은 도전성 패턴층(30)이 10㎛ 이상의 무전해 도금으로 형성되는데 촉매 역할을 하여 배선을 형성할 수 있도록 한다.The primer pattern layer 20 according to the present invention is formed by electroless plating of 10 占 퐉 or more of the conductive pattern layer 30, and serves as a catalyst so that wiring can be formed.

본 발명에 따른 도전성 패턴층(30)은 투명 디스플레이 패널(100)에 배선을 이루는 층으로서 프라이머 패턴층(20)의 패턴 상에 형성되어 배선을 이루는 층이다. The conductive pattern layer 30 according to the present invention is a layer that is formed on the pattern of the primer pattern layer 20 as a wiring layer in the transparent display panel 100 to form a wiring.

도전성 패턴층(30)은 촉매를 포함하는 프라이머 패턴층(20) 상에 무전해 도금으로 형성된 층으로서 도전성 패턴층(30)을 형성할 수 있는 금속으로는 Cu, Ni, Ag 등을 사용할 수 있다. 이하에는 Cu를 사용하여 도전성 패턴층(30)을 형성한 것을 일예로 설명한다. The conductive pattern layer 30 may be formed of electroless plating on the primer pattern layer 20 including a catalyst and Cu, Ni, Ag or the like may be used as a metal capable of forming the conductive pattern layer 30 . Hereinafter, the case where the conductive pattern layer 30 is formed using Cu will be described as an example.

도전성 패턴층(30)의 두께는 5 내지 15μm이다. 더욱 바람직하게는 8 내지 12μm인 것이 좋다. 도전성 패턴층(30)의 두께가 5μm 미만인 경우 전기저항이 높아서 led점등에 문제점이 있고, 15μm 초과인 경우 도금 시간이 길어져서 생산성이 낮아지고 투명패널과 도금층의 접착력에 문제점이 있다The thickness of the conductive pattern layer 30 is 5 to 15 占 퐉. More preferably 8 to 12 占 퐉. When the thickness of the conductive pattern layer 30 is less than 5 탆, there is a problem in LED lighting due to its high electrical resistance. In the case where the thickness exceeds 15 탆, the plating time is prolonged to lower the productivity and there is a problem in adhesion between the transparent panel and the plating layer

본 발명에 따른 도전성 패턴층(30)의 전기저항은 1 Ω/㎠ 이하로서 높은 전기전도성을 가지며 전력소모가 작아 투명 디스플레이 패널(100)의 효율을 높일 수 있다. The electric resistance of the conductive pattern layer 30 according to the present invention is 1 Ω / cm 2 or less, which has high electrical conductivity and low power consumption, thereby increasing the efficiency of the transparent display panel 100.

본 발명에 따른 투명 디스플레이 패널(100)은 도전성 패턴층(30) 상에 형성되는 Ni/Au층(40)을 더 포함할 수 있다. The transparent display panel 100 according to the present invention may further include a Ni / Au layer 40 formed on the conductive pattern layer 30.

Ni층(40)의 두께는 0.8 내지 1.5μm이다. 더욱 바람직하게는 1.0μm내지 1.2μm인 것이 좋다. Au층(40)의 두께는 0.02μm 내지 0.04μm이다. 더욱 바람직하게는 0.03μm인 것이 좋다.The thickness of the Ni layer 40 is 0.8 to 1.5 占 퐉. And more preferably 1.0 mu m to 1.2 mu m. The thickness of the Au layer 40 is 0.02 mu m to 0.04 mu m. More preferably 0.03 占 퐉.

본 발명에 따른 투명 디스플레이 패널(100)은 비아홀(11), 프라이머 패턴층(20) 상의 도전성 패턴층(30)을 포함하는 투명 패널층(10) 상에 접합된 발광 소자(50)를 더 포함할 수 있다. 도 6에 본 발명의 일실시예에 따른 발광소자를 포함하는 투명 디스플레이 패널을 나타내었다. The transparent display panel 100 according to the present invention further includes the light emitting element 50 bonded on the transparent panel layer 10 including the via hole 11 and the conductive pattern layer 30 on the primer pattern layer 20 can do. 6 illustrates a transparent display panel including a light emitting device according to an embodiment of the present invention.

발광소자(50)는 다양한 색상의 빛을 발산하는 역할을 하고, 점멸할 수도 있으며, 밝기가 달라질 수 있는 소자로서 빛을 발산할 수 있는 모든 기계, 기구, 장치를 포함하며, 바람직하게는 발광다이오드일 수 있다.The light emitting device 50 includes all the devices, devices, and devices capable of emitting light of various colors, capable of blinking and capable of varying brightness, and capable of emitting light, Lt; / RTI >

일 실시예로 발광소자(50)는 LED(Light Emitting Device), 리버스 LED(Reverse Light Emitting Device), 유기 발광 다이오드(Organic Light Emitting Diodes; OLED), 능동형 유기 발광 다이오드(Active Matrix OLED; AMOLED), 수동형 유기 발광 다이오드(Passive Matrix OLED; PMOLED), 스택 유기 발광 장치(Stacked Organic Light Emitting Device; SOLED), 및 음극선 발광 장치(Cathodoluminescence) 중 하나 이상을 포함할 수 있다.In one embodiment, the light emitting device 50 may include a light emitting device (LED), a reverse light emitting diode (LED), an organic light emitting diode (OLED), an active matrix OLED (AMOLED) A passive matrix OLED (PMOLED), a stacked organic light emitting device (SOLED), and a cathode light emitting device (Cathodoluminescence).

발광 소자(50)는 투명 패널 층(10) 위에 형성된 프라이머 패턴층(20) 상에 무전해 도금으로 형성된 도전성 패턴층(30)을 지나도록 접착된다. 발광 소자(50)는 전도성 접착제로 접착될 수 있는데, 전도성 접착제로는 실버 컨덕터(Silver Conductor 또는 실버 페이스트) 등이 쓰일 수 있으며, 접착력이 우수하면서 저항성이 최대한 낮은 재질을 사용하는 것이 바람직하다. 또한 발광 소자(50)의 각 전극과 도전성 패턴층(30)은 솔더 페이스트를 이용하여 리플로우 공정을 거쳐 접착될 수 있다.The light emitting element 50 is adhered to the primer pattern layer 20 formed on the transparent panel layer 10 through the conductive pattern layer 30 formed by electroless plating. The light emitting device 50 may be adhered with a conductive adhesive. Silver conductive or silver paste may be used as the conductive adhesive. It is preferable to use a material having a low adhesive strength and a low resistance. In addition, each electrode of the light emitting element 50 and the conductive pattern layer 30 can be adhered through a reflow process using a solder paste.

본 발명에 따른 투명 디스플레이 패널(100)은 레벨링 층(60)을 더 포함하여 발광 소자(50)의 접착으로 인하여 발광 소자(50)들 사이의 공간을 메울 수 있다. 도 7에 본 발명의 일실시예에 따른 레벨링층을 포함하는 투명 디스플레이 패널을 나타내었다. The transparent display panel 100 according to the present invention may further include a leveling layer 60 to fill a space between the light emitting elements 50 due to adhesion of the light emitting element 50. [ FIG. 7 illustrates a transparent display panel including a leveling layer according to an embodiment of the present invention.

레벨링 층(60)은 광학 투명성, 자외선에 대한 내광성, 발광 소자의 열방출에 대한 내열성 및 방열성, 광추출 효율의 향상, 접착력의 신뢰성, 내습성 등의 물성을 만족시키며, 투명 레진이나 실리콘 등의 플렉서블한 소재로 채워질 수 있으며 유리나 아크릴 등의 고강도의 소재로 구성될 수 있다. The leveling layer 60 satisfies physical properties such as optical transparency, light resistance to ultraviolet rays, heat resistance and heat dissipation to heat release of light emitting element, improvement of light extraction efficiency, reliability of adhesive force, moisture resistance, It can be filled with flexible material and can be made of high strength material such as glass or acrylic.

본 발명에 따른 투명 디스플레이 패널(100)은 접착 필름 층(70)을 더 포함하여 투명 디스플레이 패널(100)을 다른 물체에 붙일 수 있다. 접착 필름 층(70)은 접착력이 있는 물질, 재료, 필름 등을 포함하며, 바람직하게는 대전 방지 기능이 우수하여 정전기의 발생이 적고 투명성이 우수하고 피착체의 오염이 없는 OCA(Optically Clear Adhesive) 필름을 사용하는 것이 좋다. The transparent display panel 100 according to the present invention may further include an adhesive film layer 70 to attach the transparent display panel 100 to another object. The adhesive film layer 70 includes an adhesive material, a material, a film, and the like. Preferably, the adhesive film layer 70 is formed of an OCA (Optically Clear Adhesive) film having excellent antistatic function, It is better to use film.

본 발명에 따른 투명 디스플레이 패널(100)은 건물 내·외부뿐만 아니라 차량 등에 설치되어 안내 표지, 광고판, 인테리어 장식 등으로 활용될 수 있다. The transparent display panel 100 according to the present invention can be installed not only inside and outside of a building but also in a vehicle, and can be used as a guide sign, a billboard, an interior decoration, and the like.

투명 패널 층(10)으로 연성 재질의 기재를 사용하는 경우 투명 디스플레이 패널(100)을 원하는 장소에 접촉면의 특성에 구애됨이 없이 다양하게 설치할 수 있다. 또한, 이러한 재질을 사용함으로써 투명 디스플레이 패널(100) 설치 후 취급과 유지 보수 등 관리가 용이할 수 있다.When a substrate made of a soft material is used for the transparent panel layer 10, the transparent display panel 100 can be installed in various places without depending on the characteristics of the contact surface at a desired place. Also, by using such a material, management such as handling, maintenance, and the like after installation of the transparent display panel 100 can be facilitated.

본 발명에 따른 투명 디스플레이 패널은 홀가공단계(S10), 프라이머 패턴층 형성단계(S20) 및 도전성 패턴층 형성단계(S30)를 포함한다. 또한 도전성 패턴층 형성단계(S30) 이후 Ni/Au층 형성단계(S40) 및 발광 소자 접합단계(S50)를 더 포함할 수 있다. The transparent display panel according to the present invention includes a hole forming step (S10), a primer pattern layer forming step (S20), and a conductive pattern layer forming step (S30). Further, the method may further include a Ni / Au layer forming step (S40) and a light emitting device bonding step (S50) after the conductive pattern layer forming step (S30).

본 발명에 따른 홀가공단계(S10)는 준비된 투명 패널 층에 비아홀을 형성하는 단계로서, CNC 드릴 또는 레이저를 이용하여 타공 함으로써 홀을 형성할 수 있다. The hole forming step (S10) according to the present invention is a step of forming a via hole in the prepared transparent panel layer, and a hole can be formed by punching using a CNC drill or a laser.

본 발명에 따른 프라이머 패턴층 형성단계(S20)는 투명 패널 층의 제1면(10a)에 프라이머 패턴층을 형성하는 제1 프라이머 패턴층 형성단계(S21) 및 투명 패널 층의 제2면(10b)에 프라이머 패턴층을 형성하는 제2 프라이머 패턴층(S22) 형성단계를 포함한다. (S20) of forming a primer pattern layer according to the present invention includes a first primer pattern layer forming step (S21) for forming a primer pattern layer on a first surface (10a) of a transparent panel layer and a second primer pattern layer forming step And forming a second primer pattern layer (S22) for forming a primer pattern layer on the second primer pattern layer (S22).

제1 프라이머 패턴층 형성단계(S21)는 투명 패널 층의 제2면(10b)에 보호필름 또는 흡수가 용이한 종이필름을 인쇄 배면에 깔고, 제1면(10a)에 프라이머 잉크를 이용하여 비아홀 상에 형성되는 원형 패턴 및 원형 패턴과 연속적으로 연결되는 배선 패턴을 인쇄하는 제1 인쇄단계(S211) 및 보호필름 등을 제거하여 제1 프라이머 패턴층을 형성하는 제1 분리단계(S212)를 포함한다. In the first primer pattern layer forming step S21, a protective film or a paper film easily absorbed is laid on the second surface 10b of the transparent panel layer, and a primer ink is applied to the first surface 10a, A first printing step S211 of printing a wiring pattern continuously connected to the circular pattern and the circular pattern formed on the substrate, and a first separation step S212 of forming a first primer pattern layer by removing the protective film or the like do.

제2 프라이머 패턴층 형성단계(S22)는 제1 프라이머 패턴층이 형성된 투명 패널 층의 제1면(10a)에 보호필름 등을 인쇄 배면에 깔고, 제2면(10b)에 프라이머 잉크를 이용하여 비아홀 상에 형성되는 원형 패턴 및 원형 패턴과 연속적으로 연결되는 배선 패턴을 인쇄하는 제2 인쇄단계(S221) 및 보호필름을 제거하여 제2 프라이머 패턴층을 형성하는 제2 분리단계(S222)를 포함한다. In the second primer pattern layer forming step (S22), a protective film or the like is laid on the first surface (10a) of the transparent panel layer on which the first primer pattern layer is formed, and the second surface (10b) A second printing step (S221) of printing a wiring pattern continuously connected to the circular pattern and the circular pattern formed on the via hole, and a second separation step (S222) of forming the second primer pattern layer by removing the protective film do.

인쇄단계(S211, S221)는 전술한 프라이머 잉크를 이용하여 잉크젯 프린터를 통하여 인쇄하거나 실크스크린 프린터를 통하여 인쇄하는 단계일 수 있다. 또한 인쇄단계(S211, S221)는 프라이머 잉크가 투명 패널 층에 우수한 밀착성을 갖도록 하기 위하여 인쇄 전에 투명 패널 층의 접촉각(거칠기)을 조정하거나, 아크릴계의 프라이머를 이용한 전처리, 코로나 처리, 플라즈마 처리 등을 통하여 프라이머 잉크와의 밀착성을 향상할 수 있다. The printing steps S211 and S221 may be printing through the inkjet printer using the above-described primer ink or printing through a silk screen printer. In addition, the printing steps S211 and S221 may be carried out by adjusting the contact angle (roughness) of the transparent panel layer before printing or by performing preprocessing using an acrylic primer, corona treatment, plasma treatment or the like before printing so that the primer ink has excellent adhesion to the transparent panel layer The adhesion with the primer ink can be improved.

또한 인쇄단계(S211, S221)는 잉크젯 프린터를 통하여 인쇄하는 경우 충분한 양의 프라이머 잉크를 도포하여 비아홀의 내면에 프라이머 패턴층인 도통 패턴층이 형성되도록 한다. 이 경우 프라이머 잉크는 (홀지름/2)2 * 3.14 * 1.2 * 투명 패널층의 두께 의 부피로 도포되는 것이 좋다.In the printing steps S211 and S221, when printing is performed through an inkjet printer, a sufficient amount of primer ink is applied to form a conductive pattern layer as a primer pattern layer on the inner surface of the via hole. In this case, the primer ink (hole diameter / 2) should preferably be applied in a volume of 2 * 3.14 * 1.2 * the thickness of the transparent panel layer.

또한 인쇄단계(S211, S221)는 실크 스크린 프린터를 통하여 인쇄하는 경우 인쇄 속도와 실크프린팅 제판의 텐션, 프라이머 잉크의 점도가 각각 적정 값을 유지하여야 한다. In the printing steps S211 and S221, the printing speed, the tension of the silk printing plate, and the viscosity of the primer ink must be maintained at appropriate values when printing is performed through a silk screen printer.

또한 인쇄단계(S211, S221)는 상기 방법을 통하여 프라이머 잉크를 배선 형태로 도포한 후 80~100℃ 5~10분 경화시키고 화학적 방법으로 환원시켜 프라이머 패턴층을 형성한다. 환원제로는 NaBH4, HCOOH, C4H5O6, N2H4를 사용한다.In the printing steps S211 and S221, the primer ink is applied in the form of a wiring through the above-mentioned method, and then cured at 80 to 100 DEG C for 5 to 10 minutes and reduced by a chemical method to form a primer pattern layer. NaBH 4 , HCOOH, C 4 H 5 O 6 and N 2 H 4 are used as the reducing agent.

도전성 패턴층 형성단계(S30)는 촉매를 포함하는 프라이머 패턴층이 형성된 투명 패널 층을 도금 조에서 무전해 도금을 통해 금속 막의 배선을 형성하는 단계이다.The conductive pattern layer forming step (S30) is a step of forming a wiring of a metal film through electroless plating in a plating bath in which a transparent panel layer having a primer pattern layer containing a catalyst is formed.

더욱 구체적으로 도전성 패턴층 형성단계(S30)는 도금용액이 담긴 욕조에 프라이머 패턴층(20)이 형성된 투명 패널 층(10)을 침지함으로써, 프라이머 패턴층(20)의 표면 상에 도전성 패턴층(30)을 무전해 도금함으로써 배선을 형성하는 단계이다. More specifically, the conductive pattern layer forming step S30 includes immersing the transparent panel layer 10 in which the primer pattern layer 20 is formed in the bath containing the plating solution to form a conductive pattern layer (not shown) on the surface of the primer pattern layer 20 30) are electroless-plated to form wiring lines.

Cu 포함하는 도전성 패턴층을 형성하는 경우를 예로 들면, 동 이온으로 황산동(CuSO4·5H2O), 염화동, 산화동 등을 포함하고, 착화제로 EDTA, 주석산염 등의 킬레이트제를 포함하며, 환원제로 포르말린(HCHO), 히드라진을 포함하고 pH를 조절하기 위해 가성소다(NaOH)를 포함하는 무전해 도금 용액을 사용한다. 상기 무전해 도금 용액의 pH는 11 ~ 13이 되게 조절하는 것이 바람직하다. (CuSO 4 .5H 2 O), copper chloride, copper oxide and the like as a copper ion and a chelating agent such as EDTA and tartrate as a complexing agent, and a reducing agent Formalin (HCHO), hydrazine, and an electroless plating solution containing caustic soda (NaOH) to adjust the pH. The pH of the electroless plating solution is preferably controlled to be 11 to 13.

전도성 층을 기재 전체에 도포하고 배선 이외의 부분을 식각액으로 제거하는 종래의 방법의 경우 전도성 물질의 상당량이 제거되고, 이에 따른 제조단가의 증가, 전도성 물질을 포함한 식각액을 통한 오염 및 폐수처리 비용 증가라는 문제점이 있는 반면, 본 발명은 무전해 도금을 통해 도전성 패턴층을 형성함으로써, 식각의 공정이 없으므로, 공정의 단순화하고 도전성 물질을 효율적으로 사용할 수 있는 장점이 있다.In the conventional method of applying the conductive layer to the entire substrate and removing the portions other than the wiring with the etching solution, a considerable amount of the conductive material is removed, resulting in an increase in the manufacturing cost, an increase in the pollution through the etchant containing the conductive material, However, since the present invention forms a conductive pattern layer through electroless plating, there is no etching process, so that the process is simplified and the conductive material can be efficiently used.

Ni/Au층 형성단계(S40)는 도전성 패턴층이 형성된 투명 패널 층을 도금 조에서 무전해 도금을 통해 Ni층 및 Au층을 형성하는 단계이다. The Ni / Au layer forming step (S40) is a step of forming a Ni layer and an Au layer by electroless plating in a plating bath in which a transparent panel layer having a conductive pattern layer is formed.

발광 소자 접합단계(S50)는 전도성 접착제 또는 솔더 페이스트를 이용하여 발광 소자의 각 전극을 도전성 패턴층과 접합시키는 단계이다.The light emitting device bonding step (S50) is a step of bonding each electrode of the light emitting device to the conductive pattern layer using a conductive adhesive agent or a solder paste.

상기한 바와 같이 제조되는 투명 디스플레이 패널(100)은 건물의 외벽을 이루는 창호 또는 커튼월 외벽에 설치되어 건물 외벽에 다양한 이미지 또는 동영상을 구현할 수 있게 된다.The transparent display panel 100 manufactured as described above can be installed on an outer wall of a window or a curtain wall constituting an outer wall of a building to realize various images or moving images on the outer wall of the building.

도 11에 도시된 바와 같이 창호에 설치되는 유리부재(300) 또는 커튼월에 설치되는 유리부재(300)에 본 실시예의 투명 패널층(10)이 설치되어 투명 디스플레이 패널(100)을 이룰 수 있으며, 도 12에 도시된 바와 같이 건물 외벽에 동영상을 상영할 수 있게 되며, 도 13에 도시된 바와 같이 보행자의 휴대용 단말기로부터 전송되는 개인정보를 수신하여 점포 외벽에 설치되는 유리부재(300)에 해당 보행자를 위한 정보를 제공할 수 있게 된다.The transparent panel layer 10 of the present embodiment may be installed on the glass member 300 installed on the window or the glass member 300 installed on the curtain wall as shown in FIG. 11 to form the transparent display panel 100 , The moving picture can be displayed on the outer wall of the building as shown in FIG. 12, and the personal information transmitted from the portable terminal of the pedestrian is received as shown in FIG. 13, It is possible to provide information for pedestrians.

이로써, 비아홀을 포함하여 양면으로 배선이 형성되는 투명 디스플레이 패널을 제공할 수 있게 된다.This makes it possible to provide a transparent display panel in which wirings are formed on both sides including via holes.

전술한 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, and the like illustrated in the above-described embodiments can be combined and modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.

100: 투명 디스플레이 패널
10: 투명 패널층
11: 비아홀
20: 프라이머 패턴층
21: 제1 프라이머 패턴층
211: 원형 패턴층 / 212: 배선 패턴층 / 213: 도통 패턴층
22: 제2 프라이머 패턴층
30: 도전성 패턴층
40: Ni/Au층
50: 발광 소자
60: 레벨링층
70: 접착 필름층100: Transparent display panel
10: transparent panel layer
11:
20: Primer pattern layer
21: First primer pattern layer
211: circular pattern layer / 212: wiring pattern layer / 213: conduction pattern layer
22: Second primer pattern layer
30: conductive pattern layer
40: Ni / Au layer
50: Light emitting element
60: Leveling layer
70: adhesive film layer

Claims (11)

패널 형상으로 이루어지고, 패널의 상면으로 이루어지는 제1면 및 패널의 저면으로 이루어지는 제2면을 가지며, 상기 제1면 및 제2면을 통과하는 비아홀을 포함하는 투명 패널층;
상기 제1면 및 상기 비아홀의 내주면의 일부 또는 전부에 구비되는 제1 프라이머 패턴층;
상기 제2면 및 상기 비아홀의 내주면 중에 상기 제1 프라이머 패턴층이 구비되지 않는 상기 비아홀의 일부와 상기 제2면에 구비되거나, 상기 제1 프라이머 패턴층이 구비되지 않는 상기 제2면에 구비되며, 상기 비아홀의 내주면에서 상기 제1 프라이머 패턴층과 연속적으로 연결되는 제2 프라이머 패턴층;
상기 제1 프라이머 패턴층 및 제2 프라이머 패턴층의 패턴 상에 형성되어, 상기 투명 패널층의 제1면, 제2면, 및 상기 비아홀 내주면에 배선을 이루는 도전성 패턴층;
상기 투명 패널층 및 도전성 패턴층 상에 접합된 발광 소자; 및
상기 발광 소자의 접착으로 인하여 상기 발광 소자들 사이의 공간을 메울 수 있도록 상기 투명 패널층에 구비되는 레벨링 층을 포함하며,
상기 제1 프라이머 패턴층 및 제2 프라이머 패턴층은 상기 도전성 패턴층을 무전해 도금으로 형성하기 위한 촉매를 포함하는 투명 디스플레이 패널.A transparent panel layer formed in a panel shape and having a first surface made of an upper surface of the panel and a second surface made of a bottom surface of the panel and including a via hole passing through the first surface and the second surface;
A first primer pattern layer provided on the first surface and a part or all of the inner peripheral surface of the via hole;
The second surface and the inner surface of the via hole are provided on a part of the via hole where the first primer pattern layer is not provided and on the second surface or on the second surface where the first primer pattern layer is not provided A second primer pattern layer continuously connected to the first primer pattern layer on the inner peripheral surface of the via hole;
A conductive pattern layer formed on the patterns of the first primer pattern layer and the second primer pattern layer and forming wirings on the first surface, the second surface, and the inner peripheral surface of the via hole of the transparent panel layer;
A light emitting element bonded onto the transparent panel layer and the conductive pattern layer; And
And a leveling layer provided on the transparent panel layer to fill a space between the light emitting elements due to adhesion of the light emitting element,
Wherein the first primer pattern layer and the second primer pattern layer include a catalyst for forming the conductive pattern layer by electroless plating. 제1항에 있어서,
상기 제1 프라이머 패턴층 및 제2 프라이머 패턴층은,
상기 비아홀 주위에 형성되는 상기 투명 패널층의 제1면 또는 제2면에 구비되는 원형 패턴층,
상기 원형 패턴층에 연속적으로 연결되는 상기 투명 패널층의 제1면 또는 제2면에 구비되는 배선 패턴층 및
상기 원형 패턴층에 연속적으로 연결되는 상기 비아홀의 내주면의 전부 또는 일부에 구비되는 도통 패턴층을 포함하는 투명 디스플레이 패널.The method according to claim 1,
Wherein the first primer pattern layer and the second primer pattern layer are formed of a single-
A circular pattern layer provided on a first surface or a second surface of the transparent panel layer formed around the via hole,
A wiring pattern layer provided on a first surface or a second surface of the transparent panel layer continuously connected to the circular pattern layer;
And a conductive pattern layer provided on all or a part of an inner peripheral surface of the via hole continuously connected to the circular pattern layer. 제2항에 있어서,
상기 비아홀의 직경은 200 내지 500μm이고,
상기 원형 패턴층의 원형 패턴은 직경이 상기 비아홀의 직경보다 20 내지 30% 큰 투명 디스플레이 패널.3. The method of claim 2,
The diameter of the via hole is 200 to 500 mu m,
Wherein the circular pattern of the circular pattern layer is 20 to 30% larger in diameter than the diameter of the via hole. 제1항에 있어서,
상기 프라이머 패턴층은 팔라듐염을 포함하는 촉매, 환형 케톤류 용매, 에폭시 수지 및 경화제를 포함하는 프라이머 잉크로 형성된 패턴층이며,
상기 팔라듐염을 포함하는 촉매는 palladium chloride, palladium acetate, palladium sulfate, palladium nitrate, potassium tetrachloropalladate, tetrammine dichloropalladium, dinitrodiaminepalladium 및 이들의 혼합물로 구성되는 군에서 선택되는 물질을 포함하는 투명 디스플레이 패널.The method according to claim 1,
Wherein the primer pattern layer is a pattern layer formed of a primer ink comprising a catalyst comprising a palladium salt, a cyclic ketone solvent, an epoxy resin, and a curing agent,
Wherein the catalyst comprising the palladium salt comprises a material selected from the group consisting of palladium chloride, palladium acetate, palladium sulfate, palladium nitrate, potassium tetrachloropalladate, tetrammine dichloropalladium, dinitrodiaminepalladium, and mixtures thereof. 제4항에 있어서,
상기 프라이머 잉크는 상기 프라이머 잉크 전체 중량 대비 상기 팔라듐염을 포함하는 촉매는 20 내지 35 중량%, 상기 환형 케톤류 용매는 30 내지 50 중량%, 상기 에폭시 수지는 20 내지 30 중량%, 상기 경화제는 0.5 내지 5 중량%로 포함하는 투명 디스플레이 패널.5. The method of claim 4,
Wherein the primer ink comprises 20 to 35% by weight of the catalyst containing the palladium salt, 30 to 50% by weight of the cyclic ketone solvent, 20 to 30% by weight of the epoxy resin, 0.5 to 30% by weight of the curing agent, 5% by weight. 제4항에 있어서,
상기 프라이머 패턴층은 상기 프라이머 잉크를 이용하여 배선 형태로 인쇄하고 80 내지 100℃에서 5 내지 10분 경화시킨 후 환원시켜 형성된 패턴인 투명 디스플레이 패널.5. The method of claim 4,
Wherein the primer pattern layer is a pattern formed by printing in the form of a wiring using the primer ink, curing at 80 to 100 DEG C for 5 to 10 minutes, and then reducing the primer pattern layer. 제1항에 있어서,
상기 투명 패널층은 폴리에스테르(polyester), 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리아릴술폰(Polyarylsulfone), 폴리에테르이미드(Polyetherimide), 내열성 에폭시(heat resistance epoxy), 폴리아릴레이트이미드(Polyarylate imide) 및 이들의 혼합물로 구성되는 군에서 선택되는 물질로 형성된 투광성의 연성 기재층인 투명 디스플레이 패널.The method according to claim 1,
The transparent panel layer may be formed of a material selected from the group consisting of polyester, polyethyleneterephthalate (PET), polyarylsulfone, polyetherimide, heat resistance epoxy, polyarylate imide, And a mixture thereof. ≪ RTI ID = 0.0 > 11. < / RTI > 제1항에 있어서,
상기 도전성 패턴층 상에 무전해 도금을 통해 형성된 Ni/Au 층을 더 포함하고,
상기 Ni층의 두께는 0.8 내지 1.5μm이고,
상기 Au층의 두께는 0.02μm 내지 0.04μm인 투명 디스플레이 패널.The method according to claim 1,
And a Ni / Au layer formed on the conductive pattern layer through electroless plating,
The Ni layer has a thickness of 0.8 to 1.5 탆,
And the thickness of the Au layer is 0.02 mu m to 0.04 mu m. 제1항에 있어서,
상기 투명 패널층의 두께는 100㎛ 내지 200㎛이고,
상기 프라이머 패턴층의 두께는 5 내지 20μm이며,
상기 도전성 패턴층의 두께는 5 내지 15μm인 투명 디스플레이 패널.The method according to claim 1,
The thickness of the transparent panel layer is 100 탆 to 200 탆,
The thickness of the primer pattern layer is 5 to 20 탆,
Wherein the thickness of the conductive pattern layer is 5 to 15 占 퐉. 삭제delete 삭제delete
KR1020170126240A 2017-09-28 2017-09-28 Transparent display panel KR101950665B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170126240A KR101950665B1 (en) 2017-09-28 2017-09-28 Transparent display panel
CN201711105133.5A CN109585409A (en) 2017-09-28 2017-11-10 Transparent display screen and its manufacturing method
JP2017217989A JP2019068021A (en) 2017-09-28 2017-11-13 Transparent display panel and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170126240A KR101950665B1 (en) 2017-09-28 2017-09-28 Transparent display panel

Publications (1)

Publication Number Publication Date
KR101950665B1 true KR101950665B1 (en) 2019-02-20

Family

ID=65561756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126240A KR101950665B1 (en) 2017-09-28 2017-09-28 Transparent display panel

Country Status (3)

Country Link
JP (1) JP2019068021A (en)
KR (1) KR101950665B1 (en)
CN (1) CN109585409A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024085727A1 (en) * 2022-10-21 2024-04-25 동우 화인켐 주식회사 Board for electronic parts, method for manufacturing board for electronic parts, and display device and semiconductor device including same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100038015A (en) * 2008-10-02 2010-04-12 주식회사 잉크테크 Preparation method for double layered printed circuit board
KR20130117667A (en) 2012-04-17 2013-10-28 어드밴스드 플렉시블 서큐츠 코포레이션 리미티드 Structure of via hole of electrical circuit board
KR20140044429A (en) * 2012-10-05 2014-04-15 코오롱글로텍주식회사 Flexible printed electrically conductive fabric and method for fabricating the same
KR101448529B1 (en) * 2013-06-17 2014-10-08 주식회사 심텍 method of manufacturing PCB by semi-additive process with primer layer
KR101563302B1 (en) * 2014-09-25 2015-10-27 하이쎌(주) Double side type nfc antenna printed by roll to roll printing and method for manufacturing thereof
KR101820403B1 (en) * 2016-03-28 2018-01-22 김성규 Transparent display panel and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222797A (en) * 2010-04-12 2011-11-04 Konica Minolta Ij Technologies Inc Catalyst pattern manufacturing method and metal pattern manufacturing method
US20140132909A1 (en) * 2012-11-13 2014-05-15 3M Innovative Properties Company Switchable transparent display
JP2015067625A (en) * 2013-09-26 2015-04-13 株式会社イオックス Coating composition and production method thereof
JP2016195158A (en) * 2015-03-31 2016-11-17 大日本印刷株式会社 Method of manufacturing wiring board and wiring board
JP6633622B2 (en) * 2015-05-01 2020-01-22 東芝ホクト電子株式会社 Light emitting module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100038015A (en) * 2008-10-02 2010-04-12 주식회사 잉크테크 Preparation method for double layered printed circuit board
KR101518394B1 (en) 2008-10-02 2015-05-11 주식회사 잉크테크 Preparation Method for Double Layered Printed Circuit Board
KR20130117667A (en) 2012-04-17 2013-10-28 어드밴스드 플렉시블 서큐츠 코포레이션 리미티드 Structure of via hole of electrical circuit board
KR20140044429A (en) * 2012-10-05 2014-04-15 코오롱글로텍주식회사 Flexible printed electrically conductive fabric and method for fabricating the same
KR101448529B1 (en) * 2013-06-17 2014-10-08 주식회사 심텍 method of manufacturing PCB by semi-additive process with primer layer
KR101563302B1 (en) * 2014-09-25 2015-10-27 하이쎌(주) Double side type nfc antenna printed by roll to roll printing and method for manufacturing thereof
KR101820403B1 (en) * 2016-03-28 2018-01-22 김성규 Transparent display panel and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024085727A1 (en) * 2022-10-21 2024-04-25 동우 화인켐 주식회사 Board for electronic parts, method for manufacturing board for electronic parts, and display device and semiconductor device including same

Also Published As

Publication number Publication date
JP2019068021A (en) 2019-04-25
CN109585409A (en) 2019-04-05

Similar Documents

Publication Publication Date Title
US7834274B2 (en) Multi-layer printed circuit board and method for fabricating the same
TWI423750B (en) Manufacturing method of forming electrical circuit on non-conductive support
US10522521B2 (en) Illumination assembly, method of manufacturing the illumination assembly, and backlight module including the illumination assembly
US20140338192A1 (en) Method for manufacturing a metal printed circuit board
US8028402B2 (en) Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
KR101183376B1 (en) Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method
KR100947608B1 (en) Flexible Film
KR101950665B1 (en) Transparent display panel
US20130126224A1 (en) Printed circuit board and method of manufacturing the same
KR101820403B1 (en) Transparent display panel and method of manufacturing the same
JP2019536660A (en) 3D printing method and product
KR101391187B1 (en) Flexible module with enhanced radiating ability and method for manufacturing the same
CN100574573C (en) Multilayer board and manufacture method thereof
CN110545625B (en) Flexible circuit board and manufacturing method thereof
US20200163229A1 (en) Circuit board and method of making circuit board
CN112996259B (en) Manufacturing method of circuit boards with different copper thicknesses
JP2006133422A (en) Printed circuit board for plasma display and manufacturing method for the same
JP2001203464A (en) Buildup multilayer printed wiring board and its manufacturing method
KR101050214B1 (en) Multilayer printed circuit board and its manufacturing method
JP2008205269A (en) Method for manufacturing semiconductor package, substrate for semiconductor package, semiconductor package, and electronic apparatus
JP2000114693A (en) Manufacture of wiring board
KR20100068185A (en) Laminate for flexible printed wiring board, flexible printed wiring board, and manufacturing method thereof
US9572265B2 (en) Method of producing an electronic circuit with protection of the conductive layer
CN109378295A (en) Camera module package substrate and its manufacturing method based on copper post conducting technology
JP2006134956A (en) Tape carrier with bump

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant