JP2001203464A - Buildup multilayer printed wiring board and its manufacturing method - Google Patents

Buildup multilayer printed wiring board and its manufacturing method

Info

Publication number
JP2001203464A
JP2001203464A JP2000014153A JP2000014153A JP2001203464A JP 2001203464 A JP2001203464 A JP 2001203464A JP 2000014153 A JP2000014153 A JP 2000014153A JP 2000014153 A JP2000014153 A JP 2000014153A JP 2001203464 A JP2001203464 A JP 2001203464A
Authority
JP
Japan
Prior art keywords
layer
copper
plating
wiring board
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000014153A
Other languages
Japanese (ja)
Other versions
JP4370490B2 (en
Inventor
Naoyuki Urasaki
直之 浦崎
Kenji Takai
健次 高井
Toyoki Ito
豊樹 伊藤
Shigeharu Ariga
茂晴 有家
Akishi Nakaso
昭士 中祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2000014153A priority Critical patent/JP4370490B2/en
Publication of JP2001203464A publication Critical patent/JP2001203464A/en
Application granted granted Critical
Publication of JP4370490B2 publication Critical patent/JP4370490B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board in which a process can be simplified, where the formation property of a fine interconnection is superior and in which there is no dredge from electroless nickel/gold plating operation, whose productivity is superior, and which is suitable for the fine interconnection, and to provide its manufacturing method. SOLUTION: In the buildup multilayer printed wearing board, a plated resist is formed on substrate copper, a pattern plating operation is performed, the plated resist is stripped, the substrate copper is removed, a circuit is formed, and the electroless nickel/gold plating operation is executed. As the substrate copper, a composite metal foil which has an intermediate layer between carrier copper and substrate copper is used.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ビルドアップ多層
プリント配線板及びその製造方法に関する。
The present invention relates to a build-up multilayer printed wiring board and a method for manufacturing the same.

【従来の技術】[Prior art]

【0002】近年、電子機器の小型化、軽量化、多機能
化が一段と進み、これに伴い、LSIやチップ部品等の
高集積化が進展し、その形態も多ピン化、小型化へと急
速に変化している。このため、多層プリント配線板に
は、電子部品の実装密度を向上するために、配線パター
ンの高密度化が一層求められるようになった。これらの
要望を満たすために、層間の薄型化、配線の微細化、層
間接続穴の小径化が行われ、また、隣接する層間の導体
のみを接続するインタースティシャルバイアボール(以
下、IVHという。)や、ベリードバイアボール(以下、
BVHという。)が用いられるようになり、このIVH
やBVHも更に小径化されつつある。配線の多層化に
は、通常、複数の回路層と該間の層間絶縁層をまとめて
重ね、加熱加圧して積層一体化し、必要な箇所に穴をあ
け接続する多層配線板と、回路を形成した上に層間絶縁
層を形成し、その上に更に回路を形成し、必要な箇所に
穴を設け、というように回路層と絶縁層とを順次形成す
るビルドアップ多層配線板とがある。ビルドアップ多層
配線板の一例を示すと、めっきスルーホールと内層回路
とが形成された内層回路板のスルーホールに、シルクス
クリーン印刷法などによって熱硬化性樹脂を穴が塞がる
ように埋め、加熱して硬化した後、穴からはみ出した樹
脂を研磨などにより除去し、熱硬化性の樹脂を塗布し、
加熱硬化して絶縁層を形成し、その絶縁層の一部を選択
的に除去することによって層間接続用の穴を設け、無電
解めっきなどによってその層間接続用の穴内壁の金属化
を行った後、基板表面にめっきレジストを形成しパター
ン電気めっき後めっきレジストを剥離しクイックエッチ
ングにより下地銅めっきをエッチングすることにより回
路を形成する。この回路を形成したものを内層回路板と
すれば、上記と同様の操作によりさらに1層の絶縁層及
び回路層の形成ができ、これを繰り返すことによって、
必要とする多層回路が形成できる。
In recent years, the miniaturization, weight reduction, and multi-functionality of electronic devices have been further advanced, and with this, the integration of LSIs and chip components has been advanced, and the form has been rapidly increased to multi-pin and miniaturized. Has changed. For this reason, a multilayer printed wiring board has been required to further increase the wiring pattern density in order to increase the mounting density of electronic components. In order to satisfy these demands, thinning between layers, miniaturization of wiring, and reduction in diameter of interlayer connection holes are performed, and an interstitial via ball (hereinafter, referred to as IVH) that connects only conductors between adjacent layers. ) And buried via balls (hereinafter,
It is called BVH. ) Is used and this IVH
And BVH are also being reduced in diameter. In order to multi-layer wiring, usually, a plurality of circuit layers and an interlayer insulating layer therebetween are collectively laminated, laminated by laminating by applying heat and pressure, and a circuit is formed by forming a circuit with a multi-layer wiring board for forming a hole at a required position and connecting. There is a build-up multilayer wiring board in which an interlayer insulating layer is formed thereon, a circuit is further formed thereon, holes are provided in necessary places, and a circuit layer and an insulating layer are sequentially formed. As an example of a build-up multilayer wiring board, a thermosetting resin is buried in a through hole of an inner layer circuit board in which a plated through hole and an inner layer circuit are formed by a silk screen printing method or the like so that the hole is closed, and heated. After curing, remove the resin protruding from the hole by polishing etc., apply thermosetting resin,
The insulating layer was formed by heating and curing, and a hole for interlayer connection was provided by selectively removing a part of the insulating layer, and the inner wall of the hole for interlayer connection was metallized by electroless plating or the like. Then, a circuit is formed by forming a plating resist on the substrate surface, removing the plating resist after pattern electroplating, and etching the underlying copper plating by quick etching. If this circuit is formed as an inner layer circuit board, one more insulating layer and circuit layer can be formed by the same operation as above, and by repeating this,
The required multilayer circuit can be formed.

【0003】[0003]

【発明が解決しようとする課題】このようなビルドアッ
プ多層配線板は、回路を形成するために下地銅めっきを
エッチングした後、表面処理の無電解ニッケル/金めっ
きのふり抑制及びイオンマイグレーション性向上のた
め、無電解銅めっきの触媒であるパラジウムを除去する
必要がある。しかし、パラジウムの剥離剤や過マンガン
酸の粗化剤を用いた場合、配線の細りや配線の剥離など
が発生する不具合のため、歩留まりの低下をまねいてい
た。本発明は、工程の簡略化が図れ、微細配線の形成性
に優れ、無電解ニッケル/金めっきのふりがなく、生産
性に優れ、微細配線に適した多層プリント配線板とその
製造方法を提供することを目的とする。
In such a build-up multilayer wiring board, after etching the underlying copper plating to form a circuit, the surface treatment of electroless nickel / gold plating is suppressed and the ion migration property is improved. Therefore, it is necessary to remove palladium, which is a catalyst for electroless copper plating. However, when a palladium stripping agent or a permanganic acid roughening agent is used, the yield is reduced due to the problem of thinning of the wiring and peeling of the wiring. The present invention provides a multilayer printed wiring board which can simplify a process, has excellent formability of fine wiring, does not have electroless nickel / gold plating, has excellent productivity, is suitable for fine wiring, and a method for manufacturing the same. The purpose is to:

【0004】[0004]

【課題を解決するための手段】すなわち本発明は、下地
銅上にめっきレジストを形成しパターンめっきを行い、
めっきレジストを剥離した後下地銅を除去して回路を形
成した後無電解ニッケル金めっきを施すことからなるビ
ルドアップ多層プリント配線板において、下地銅として
キャリア銅と下地銅の間に中間層を有する複合金属箔を
使用することを特徴とするビルドアップ多層プリント配
線板に関する。本発明のビルドアップ多層プリント配線
板は、内層基板にスルーホールがあり、内層基板の上に
バイアホールが形成された絶縁層と導体回路が積層され
たビルドアップ多層プリント配線板において、内層基板
のスルーホールがビルドアップ層と同一の絶縁樹脂で充
填されており、キャリア銅と下地銅の間に中間層を有す
る複合金属箔を使用することを特徴とする。
That is, the present invention provides a method for forming a plating resist on an underlying copper, performing pattern plating,
A build-up multilayer printed wiring board consisting of removing a base resist, removing a base copper, forming a circuit, and then applying electroless nickel gold plating, has an intermediate layer as a base copper between the carrier copper and the base copper The present invention relates to a build-up multilayer printed wiring board characterized by using a composite metal foil. The build-up multilayer printed wiring board of the present invention is a build-up multilayer printed wiring board in which an inner layer substrate has a through hole, and an insulating layer in which a via hole is formed on the inner layer substrate and a conductive circuit are laminated. The through-hole is filled with the same insulating resin as the build-up layer, and a composite metal foil having an intermediate layer between carrier copper and base copper is used.

【0005】また、このようなビルドアップ多層プリン
ト配線板を、以下の工程を、この順序に行って製造する
ことを特徴とする。 a1 熱硬化性樹脂ワニスに電気絶縁性セラミック系ウ
ィスカを配合し、均一に分散させた後、樹脂との接着に
適した粗さを有する0.1〜1.0μmの厚さの下地銅層
と、全体としての金属層として取り扱いに十分な強度を
有する厚さ10〜150μmのキャリア銅層と、その2
層の中間に設けられた厚さが0.04〜1.5μmのニッ
ケル−リン合金層からなる複合金属箔の下地銅層の粗化
面に塗布し、加熱半硬化させ、熱硬化性樹脂層を形成
し、予めめっきスルーホールと第1の導体回路を形成し
た内層板の上に、前記熱硬化性樹脂層を重ね、加熱加圧
して積層一体化する工程。 a2 キャリア層のみを除去する工程。 a3 ニッケル−リン合金層のみを除去する工程。 b IVHを形成するための穴の形状にレーザ光を照射
することにより、前記内層板の回路導体が露出するまで
除去して、バイアホールとする工程。 c バイアホール壁面の前記硬化した熱硬化性樹脂層
を、粗化剤を用いて粗化する工程。 d 前記内層回路導体と前記銅箔とを電気的に接続する
ために、無電解銅めっきを行う工程。 e 前記銅箔上にめっきレジストを形成し、該めっきレ
ジストで形成されたスペース部に電気銅めっきを施し、
第2の導体回路を形成する工程。 f 前記めっきレジストを除去する工程。 g 下地銅めっきを除去する工程。 h 導体回路表面に凹凸を形成し、層間の接着力を高め
る工程。 i aからhでの工程を必要な回数繰り返すことにより
ビルドアップ層を形成する工程。 j ソルダーレジストを形成する工程。 k 無電解ニッケル・金めっきを施す工程。
Further, such a build-up multilayer printed wiring board is manufactured by performing the following steps in this order. a1 An electrically insulating ceramic whisker is blended with a thermosetting resin varnish, and after uniformly dispersing, a base copper layer having a thickness suitable for bonding to the resin and having a thickness of 0.1 to 1.0 μm is formed. A 10-150 μm-thick carrier copper layer having sufficient strength for handling as a whole metal layer;
A thermosetting resin layer is applied to a roughened surface of an underlying copper layer of a composite metal foil made of a nickel-phosphorus alloy layer having a thickness of 0.04 to 1.5 μm provided in the middle of the layer, and heated and semi-cured to form a thermosetting resin layer And a step of laminating the thermosetting resin layer on the inner layer plate on which the plated through holes and the first conductor circuit are formed in advance, and heating and pressurizing to laminate and integrate. a2 Step of removing only the carrier layer. a3 Step of removing only the nickel-phosphorus alloy layer. b. A step of irradiating the shape of the hole for forming the IVH with a laser beam until the circuit conductor of the inner layer plate is exposed to form a via hole. (c) a step of roughening the cured thermosetting resin layer on the via hole wall surface using a roughening agent; d. a step of performing electroless copper plating to electrically connect the inner layer circuit conductor and the copper foil. e forming a plating resist on the copper foil, performing an electrolytic copper plating on a space formed by the plating resist,
Forming a second conductive circuit; f. removing the plating resist. g Step of removing the underlying copper plating. h Step of forming irregularities on the surface of the conductor circuit to increase the adhesive strength between the layers. a step of forming a build-up layer by repeating the steps from ia to h as many times as necessary. j A step of forming a solder resist. k Process of applying electroless nickel / gold plating.

【0006】[0006]

【発明の実施の形態】(熱硬化性樹脂)本発明の熱硬化性
樹脂には、種々のものが使用でき、従来においてガラス
布に含浸して使用していた樹脂、例えば、分子量が3
0,000を超えない樹脂であって、エポキシ樹脂、ビ
ストリアジン樹脂、ポリイミド樹脂、フェノール樹脂、
メラミン樹脂、珪素樹脂、不飽和ポリエステル樹脂、シ
アン酸エステル樹脂、イソシアネート樹脂、またはこれ
らの変性樹脂などがある。中でも、エポキシ樹脂、ビス
トリアジン樹脂及びポリイミド樹脂は、Tg 弾性率、
硬度が高く好ましい。エポキシ樹脂としては、ビスフェ
ノールF型エポキシ樹脂、ビスフェノールS型エポキシ
樹脂、フェノールノボラック型エポキシ樹脂、クレゾー
ルノボラック型エポキシ樹脂、ビスフェノールAノボラ
ック型エポキシ樹脂、サリチルアルデヒドノボラック型
エポキシ樹脂、ビスフェノールFノボラック型エポキシ
樹脂、脂環式エポキシ樹脂、グリシジルエステル型エポ
キシ樹脂、グリシジアルアミン型エポキシ樹脂、ヒダン
トイン型エポキシ樹脂、イソシアヌレート型エポキシ樹
脂、脂肪族環状エポキシ樹脂ならびにこれらのハロゲン
化物、水素添加物から選択されたものを使用でき、併用
することもできる。中でも、ビスフェノールAノボラッ
ク型エポキシ樹脂とサリチルアルデヒドノボラック型エ
ポキシ樹脂は、耐熱性に優れ好ましい。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (Thermosetting resin) As the thermosetting resin of the present invention, various resins can be used.
A resin not exceeding 000, epoxy resin, bistriazine resin, polyimide resin, phenolic resin,
Examples include melamine resins, silicon resins, unsaturated polyester resins, cyanate ester resins, isocyanate resins, and modified resins thereof. Among them, epoxy resin, bistriazine resin and polyimide resin have Tg elastic modulus,
High hardness is preferable. As the epoxy resin, bisphenol F epoxy resin, bisphenol S epoxy resin, phenol novolak epoxy resin, cresol novolak epoxy resin, bisphenol A novolak epoxy resin, salicylaldehyde novolak epoxy resin, bisphenol F novolak epoxy resin, Alicyclic epoxy resin, glycidyl ester type epoxy resin, glycidylamine type epoxy resin, hydantoin type epoxy resin, isocyanurate type epoxy resin, aliphatic cyclic epoxy resin and those selected from halides and hydrogenated products thereof It can be used and can be used together. Among them, bisphenol A novolak type epoxy resin and salicylaldehyde novolak type epoxy resin are preferable because of their excellent heat resistance.

【0007】(電気絶縁性セラミック系ウィスカ)本発明
に使用する電気絶縁性セラミック系ウィスカには、弾性
率が200MPa以上必要であり、200MPa未満で
は剛性が不足し板厚が薄い場合、チップ搭載後のそりが
大きくマザーボードヘの実装性が低下する。このような
電気絶縁性セラミック系ウィスカには、例えば、ほう酸
アルミニウム、ウォラスナイト、チタン酸カリウム、塩
基性硫酸マグネシウム、窒化珪素、及びα−アルミナの
中から選択して用いることができる。中でも、ほう酸ア
ルミニウムとチタン酸カリウムは、モース硬度が従来の
Eガラスと同程度であり、従来のプリプレグと同等のワ
イヤボンディング性が得られ、さらに、ほう酸アルミニ
ウムは、弾性率が400MPaと高い上に、ワニスと混
合しやすく好ましい。この電気絶縁性セラミック系ウィ
スカの形状としては、平均直径が0.3〜3μm、平均
長さが平均直径の5倍以上であることが必要である。平
均直径が0.3μm未満であると、樹脂ワニスヘの混合
が困難となり、3μmを超えると、樹脂への分散が十分
でなく、塗布した表面の凹凸が大きくなり、好ましくな
い。この平均直径は、0.3〜1μmの範囲がより好ま
しい。平均長さが、5倍未満であると、樹脂の剛性が得
られず、さらには20倍以上であることがより好まし
い。また、上限として、30μm以下であることが好ま
しく、この数値は、内層回路の回路間隔より小さいこと
が必要であり、現状では内層回路間隔が30μm未満の
ものが無いためである。この平均長さが、内層回路の間
隔を超えると、両回路に接触した場合に、電気絶縁性セ
ラミック系ウィスカに沿って銅のイオンマイグレーショ
ンが起こり易く、回路が短絡する可能性が高いので好ま
しくない。この電気絶縁性セラミック系ウィスカと熱硬
化性樹脂との濡れ性を高めるために、電気絶縁性セラミ
ック系ウィスカの表面をカップリング剤で処理したもの
を用いることが好ましく、このようなカップリング剤に
は、シリコン系カップリング剤、チタン系カップリング
剤、アルミニウム系カップリング剤、ジルコニウム系カ
ップリング剤、ジルコアルミニウム系カップリング剤、
クロム系カップリング剤、ボロン系カップリング剤、リ
ン系カップリング剤、アミノ系カップリング剤などから
選択して使用できる。
(Electrically Insulating Ceramic Whisker) The electrically insulative ceramic whisker used in the present invention must have an elastic modulus of 200 MPa or more. If the elasticity is less than 200 MPa, the rigidity is insufficient and the plate thickness is small. The warpage is large and the mountability on the motherboard is reduced. For such an electrically insulating ceramic whisker, for example, aluminum borate, wollastonite, potassium titanate, basic magnesium sulfate, silicon nitride, and α-alumina can be used. Among them, aluminum borate and potassium titanate have the same Mohs hardness as the conventional E glass, and the same wire bonding property as that of the conventional prepreg is obtained.Furthermore, aluminum borate has a high elastic modulus of 400 MPa. It is preferable because it is easily mixed with varnish. The shape of the electrically insulating ceramic whisker must have an average diameter of 0.3 to 3 μm and an average length of at least five times the average diameter. When the average diameter is less than 0.3 μm, mixing with the resin varnish becomes difficult, and when the average diameter exceeds 3 μm, dispersion in the resin is not sufficient, and the unevenness of the applied surface becomes large, which is not preferable. This average diameter is more preferably in the range of 0.3 to 1 μm. When the average length is less than 5 times, the rigidity of the resin cannot be obtained, and more preferably 20 times or more. Further, the upper limit is preferably 30 μm or less, and it is necessary that this numerical value be smaller than the circuit interval of the inner layer circuit, and at present, there is no circuit in which the inner layer circuit interval is less than 30 μm. If the average length exceeds the interval between the inner layer circuits, when the two circuits are in contact with each other, ion migration of copper is likely to occur along the electrically insulating ceramic whisker, and the possibility of short circuit is high, which is not preferable. . In order to enhance the wettability between the electrically insulating ceramic whisker and the thermosetting resin, it is preferable to use a material obtained by treating the surface of the electrically insulating ceramic whisker with a coupling agent. Are silicon-based coupling agents, titanium-based coupling agents, aluminum-based coupling agents, zirconium-based coupling agents, zirconaluminum-based coupling agents,
It can be selected from chromium-based coupling agents, boron-based coupling agents, phosphorus-based coupling agents, amino-based coupling agents, and the like.

【0008】(硬化剤)本発明の熱硬化性樹脂に用いる硬
化剤には、上記した樹脂に用いる硬化剤であればどのよ
うなものでも使用でき、例えば、樹脂にエポキシ樹脂を
用いる場合には、ジシアンジアミド、ビスフェノール
A、ビスフェノールF、ポリビニルフェノール樹脂、ノ
ボラック樹脂、ビスフェノールAノボラック樹脂が耐熱
性に優れ好ましい。この硬化剤の前記熱硬化性樹脂に対
する配合比は、前記熱硬化性樹脂100重量部に対し
て、2〜100重量部の範囲が好ましく、ジシアンジア
ミドであれば、2〜5重量部、それ以外の上記硬化剤で
あれば、30〜80重量部の範囲が好ましい。2重量部
未満であると硬化不足となり、耐熱性が低下し、100
重量部を超えると、電気特性や耐熱性が低下する。
(Curing agent) As the curing agent used for the thermosetting resin of the present invention, any curing agent can be used as long as it is used for the above-mentioned resin. For example, when an epoxy resin is used for the resin, Dicyandiamide, bisphenol A, bisphenol F, polyvinyl phenol resin, novolak resin, and bisphenol A novolak resin are preferred because of their excellent heat resistance. The compounding ratio of this curing agent to the thermosetting resin is preferably in the range of 2 to 100 parts by weight, based on 100 parts by weight of the thermosetting resin, and in the case of dicyandiamide, 2 to 5 parts by weight, In the case of the above-mentioned curing agent, the range of 30 to 80 parts by weight is preferable. If the amount is less than 2 parts by weight, curing will be insufficient, heat resistance will decrease, and
If the amount is more than the weight part, the electrical properties and heat resistance are reduced.

【0009】(硬化促進剤)本発明の熱硬化性樹脂と硬化
剤には、さらに、硬化促進剤を用いることが望ましく、
熱硬化性樹脂がエポキシ樹脂の場合には、硬化促進剤に
は、イミダゾール化合物、有機リン化合物、第3級アミ
ン、第4級アンモニウム塩などを使用することができ
る。この硬化促進剤の配合比は、前記熱硬化性樹脂10
0重量部に対し、0.01〜20重量部の範囲が好まし
く、0.1〜1.0重量部の範囲がより好ましい。0.0
1重量部未満であると、硬化不足となり耐熱性が低下
し、20重量部を超えると、Bステージの寿命が短くな
り耐熱性が低下する。
(Curing accelerator) It is desirable to further use a curing accelerator for the thermosetting resin and the curing agent of the present invention.
When the thermosetting resin is an epoxy resin, an imidazole compound, an organic phosphorus compound, a tertiary amine, a quaternary ammonium salt, or the like can be used as a curing accelerator. The compounding ratio of the curing accelerator is the same as that of the thermosetting resin 10
The range is preferably 0.01 to 20 parts by weight, more preferably 0.1 to 1.0 part by weight, based on 0 parts by weight. 0.0
If the amount is less than 1 part by weight, curing will be insufficient and the heat resistance will be reduced. If it exceeds 20 parts by weight, the life of the B stage will be shortened and the heat resistance will be reduced.

【0010】(希釈剤)上記熱硬化性樹脂、電気絶縁性セ
ラミック系ウィスカ、硬化剤、硬化促進剤は、溶剤に希
釈して用いる。この溶剤には、アセトン、メチルエチル
ケトン、トルエン、キシレン、メチルイソブチレン、酢
酸エチル、エチレングリコールモノメチルエーテル、メ
タノール、N,N−ジメチルホルムアミド、N,N−ジ
メチルアセトアミド等が使用できる。この希釈剤の上記
熱硬化性樹脂に対する配合比は、上記熱硬化性樹脂10
0重量部に対し、1〜200重量部の範囲が好ましく、
30〜100重量部の範囲がより好ましい。1重量部未
満であると、粘度が高くなり塗りムラができやすく、2
00重量部を超えると、粘度が低くなりすぎ必要な厚さ
にまで塗布することができない。
(Diluent) The thermosetting resin, the electrically insulating ceramic whisker, the curing agent, and the curing accelerator are used after being diluted with a solvent. As the solvent, acetone, methyl ethyl ketone, toluene, xylene, methyl isobutylene, ethyl acetate, ethylene glycol monomethyl ether, methanol, N, N-dimethylformamide, N, N-dimethylacetamide and the like can be used. The mixing ratio of the diluent to the thermosetting resin is 10%.
The range of 1 to 200 parts by weight relative to 0 parts by weight is preferable,
A range of 30 to 100 parts by weight is more preferable. When the amount is less than 1 part by weight, the viscosity becomes high and coating unevenness is easily generated.
If the amount is more than 00 parts by weight, the viscosity becomes too low and the coating cannot be applied to a required thickness.

【0011】(熱硬化性樹脂と電気絶縁性セラミック系
ウィスカの割合)熱硬化性樹脂と電気絶縁性セラミック
系ウィスカの割合は、硬化した熱硬化性樹脂の中で電気
絶縁性セラミック系ウィスカが、5〜50容積%となる
ように調整することが必要である。さらには、20〜4
0容積%であることがより好ましい。5容積%未満であ
ると、熱硬化性樹脂のフィルム形成能が小さく、切断時
に飛散する等、取り扱いが困難であり、剛性も低く、チ
ップ実装後の基板のそりが大きくなり実装性が低下す
る。50容積%を超えると、前記工程a1において、加
熱加圧成型時に、内層回路板の穴や回路間隔への埋め込
みが不十分で、成形後にボイドやかすれを生じ、絶縁性
が低下する。
(Ratio between thermosetting resin and electrically insulating ceramic whisker) The ratio between the thermosetting resin and the electrically insulating ceramic whisker is determined by the ratio of the electrically insulating ceramic whisker in the cured thermosetting resin. It is necessary to adjust so as to be 5 to 50% by volume. Furthermore, 20-4
More preferably, it is 0% by volume. If the content is less than 5% by volume, the film-forming ability of the thermosetting resin is small, it is difficult to handle such as scattering at the time of cutting, the rigidity is low, the warpage of the substrate after chip mounting is large, and the mountability is reduced. . If it exceeds 50% by volume, in the step a1, in the heat and pressure molding, embedding in the holes and circuit intervals of the inner layer circuit board is insufficient, resulting in voids and faintness after molding, resulting in a decrease in insulation.

【0012】(工程a1)この工程において、銅箔に、
熱硬化性樹脂と電気絶縁性セラミック系ウィスカを塗布
するには、上記熱硬化性樹脂、硬化剤、硬化促進剤、及
び希釈剤を混合した溶液(以下、熱硬化性樹脂ワニスと
いう)に、電気絶縁性セラミック系ウィスカを均一に混
合したワニスを塗布し、加熱して、半硬化させるもので
あり、ブレードコータ、ロッドコータ、ナイフコータ、
スクイズコータ、リバースロールコータ、あるいはトラ
ンスファロールコータ等、銅箔と平行な方向にせん断力
を負荷できるか、あるいは銅箔の面に垂直な方向に、圧
縮力を負荷できる塗布方法を選択することが好ましい。
この熱硬化性樹脂ワニスの樹脂フローは、500μm以
上あり、熱硬化性樹脂層の半硬化後の厚さが、25〜1
00μmの範囲であることが好ましい。この樹脂フロー
とは、樹脂の厚さが50μmの銅箔付きプリプレグに3
0mm角の穴をあけ、銅張り積層板の銅箔面に樹脂が接
触するように重ね、170℃、2.5MPaで60分
間、加熱加圧して積層接着したときに、30mm角の穴
の縁から銅箔表面に流れ出した樹脂の最小距離である。
この樹脂フローは、500μmから10mmの範囲に調
節することが好ましく、500μm未満であると、内層
銅箔の埋め込み性が小さく表面に凹凸を生じ、10mm
を超えると積層後の端部の厚さが薄く絶縁性が低下す
る。
(Step a1) In this step, the copper foil is
To apply the thermosetting resin and the electrically insulating ceramic whisker, a solution obtained by mixing the thermosetting resin, a curing agent, a curing accelerator, and a diluent (hereinafter, referred to as a thermosetting resin varnish) A varnish in which an insulating ceramic whisker is uniformly mixed is applied, heated, and semi-cured. A blade coater, a rod coater, a knife coater,
A squeeze coater, reverse roll coater, transfer roll coater, or other coating method that can apply a shearing force in a direction parallel to the copper foil or apply a compressive force in a direction perpendicular to the surface of the copper foil can be selected. preferable.
The resin flow of the thermosetting resin varnish is 500 μm or more, and the thickness of the thermosetting resin layer after semi-curing is 25 to 1
It is preferably in the range of 00 μm. This resin flow refers to a prepreg with a copper foil having a resin thickness of 50 μm.
Drill a hole of 0 mm square, layer it so that the resin is in contact with the copper foil surface of the copper-clad laminate, and apply heat and pressure at 170 ° C. and 2.5 MPa for 60 minutes to laminate and bond the edge of the 30 mm square hole. Is the minimum distance of the resin that has flowed out to the copper foil surface.
This resin flow is preferably adjusted in the range of 500 μm to 10 mm, and if it is less than 500 μm, the embedding property of the inner layer copper foil is small, and irregularities occur on the surface.
If it exceeds, the thickness of the end portion after lamination is small, and the insulating property is reduced.

【0013】(工程a2,a3)この工程は、薄い銅箔
を扱う場合に、物理的に剥離可能なキャリアでは、取り
扱いの工程で、銅箔表面に傷の発生や異物の付着が起こ
ることもあり、これを防ぐために、密着度の高い複合金
属箔を用い、キャリアの除去に、回路導体と異なる化学
的除去条件を有する金属を用いるものである。ところ
で、このような金属層は、厚くすると経済的でなく、ま
た、工程も長くなるので、エッチングを止めたい位置
に、中間層を用いるものである。また、キャリア銅層の
みをエッチング除去する溶液としては、塩素イオンとア
ンモニウムイオンと銅イオンを含む溶液(以下、アルカ
リエッチャントという)を用いる。処理方法は、浸漬、
噴霧などの溶液に接触させることによって行う。さら
に、ニッケル−リン合金のみを除去する工程では、硝酸
と過酸化水素を主成分とする液に、添加剤としてカルボ
キシル基を有する有機酸、環構成員として、−NH−、
−N=の形で窒素を含む複素環式化合物を配合した水溶
液に浸漬するか、あるいはそのような水溶液を噴霧して
行う。
(Steps a2 and a3) In this step, when a thin copper foil is handled, in the case of a physically peelable carrier, in the handling step, the surface of the copper foil may be scratched or a foreign substance may adhere. In order to prevent this, a composite metal foil having a high adhesion is used, and a metal having a chemical removal condition different from that of the circuit conductor is used for removing the carrier. By the way, if such a metal layer is thick, it is not economical and the process becomes long. Therefore, an intermediate layer is used at a position where etching is to be stopped. As a solution for etching and removing only the carrier copper layer, a solution containing chlorine ions, ammonium ions, and copper ions (hereinafter, referred to as an alkali etchant) is used. The treatment method is immersion,
This is performed by contact with a solution such as spray. Further, in the step of removing only the nickel-phosphorus alloy, an organic acid having a carboxyl group as an additive, -NH- as a ring member, and a liquid containing nitric acid and hydrogen peroxide as main components.
This is carried out by immersing in an aqueous solution containing a nitrogen-containing heterocyclic compound in the form of -N =, or by spraying such an aqueous solution.

【0014】(工程a4)この工程a4は、上記工程a1
に代えて用いることができるものであり、工程a1 お
いて扱う絶縁性樹脂が単独でフイルム状となるものであ
ればどのようなものでも良く、エポキシ樹脂、ポリイミ
ド樹脂、シアネートエステル樹脂、ポリアミドイミド樹
脂、ビスマレイミドトリアジン樹脂等はTgや弾性率、
硬度が高く好ましい。
(Step a4) This step a4 is the same as the step a1
The insulating resin to be used in step a1 may be any material as long as it can be used as a film alone, such as an epoxy resin, a polyimide resin, a cyanate ester resin, or a polyamideimide resin. , Bismaleimide triazine resin and the like have Tg and elastic modulus,
High hardness is preferable.

【0015】(工程b)この工程では、レーザ光を照射
して下地銅層と樹脂を同時に、内層板の銅箔が露出する
まで除去しバイアホールを形成する工程である。この工
程において使用できるレーザーは、炭酸ガスレーザ、Y
AGレーザ、エキシマレーザ等があり、生産性の点から
炭酸ガスレーザが好ましい。このときのレーザ光の照射
条件は、時間が短く、出力の大きなパルス状の発振をす
るものが好ましく、例えば、1パルスの幅が1〜40μ
秒、パルス繰り返し周波数が150〜10,000H
z、繰り返しパルス数が1〜10パルスの条件で、出力
の大きさが、2〜5パルスの範囲で、穴加工できる出力
の出せるレーザ発振器が、発振、制御が容易となり好ま
しい。この出力は、エネルギー密度にして、15〜40
J/cm2の範囲である。時間当たりの出力が、上記範囲
未満であると、樹脂層を蒸発、発散することができず、
上記範囲を超えると、必要以上の穴径となり制御が困難
で、一旦蒸発した樹脂が炭化して付着することもあり、
付着した炭化物の除去を行わなければならない。下地銅
層の厚さは0.1〜1μm以下の範囲がよく、レーザの
加工性、パターンめっきの膜厚均一性、クイックエッチ
ングによる配線形成性等の点から0.3〜0.6μmの範
囲が好ましい。
(Step b) In this step, the underlying copper layer and the resin are simultaneously removed by irradiating a laser beam until the copper foil of the inner layer plate is exposed to form a via hole. The laser that can be used in this step is a carbon dioxide laser, Y
There are an AG laser, an excimer laser and the like, and a carbon dioxide gas laser is preferable in terms of productivity. The irradiation condition of the laser beam at this time is preferably such that the pulse is oscillated in a short time and has a large output.
Second, pulse repetition frequency is 150-10,000H
It is preferable to use a laser oscillator capable of producing an output capable of drilling holes with an output magnitude in the range of 2 to 5 pulses under the conditions of z and the number of repetition pulses of 1 to 10 pulses because oscillation and control are easy. This output is expressed as an energy density of 15 to 40
J / cm 2 range. If the output per hour is less than the above range, the resin layer cannot be evaporated and diverged,
Beyond the above range, it is difficult to control the hole diameter becomes more than necessary, the resin once evaporated may be carbonized and adhered,
Removal of the attached carbide must be performed. The thickness of the base copper layer is preferably in the range of 0.1 to 1 μm or less, and in the range of 0.3 to 0.6 μm from the viewpoint of laser workability, pattern plating film thickness uniformity, wiring formability by quick etching, and the like. Is preferred.

【0016】(工程c)この工程で用いる粗化剤は、樹脂
を膨潤、溶解するものであればどのようなものでも使用
でき、通常は、アルカリ過マンガン酸水溶液を使用する
ことが好ましい。
(Step c) As the roughening agent used in this step, any one can be used as long as it swells and dissolves the resin. Usually, it is preferable to use an aqueous solution of alkali permanganate.

【0017】(工程d)この工程で行う無電解銅めっき
は、通常の配線板のスルーホルめっきと同様の技術を用
いる。すなわち、パラジウム等のめっきの核になる物質
を、前記粗化した樹脂層に付着させ、イオン化しためっ
き金属と、めっき金属の錯化剤と、そのめっき金属の還
元剤とを有する無電解めっき液に接触させ、壁全体にめ
っき金属を析出させる。このように、めっきを行うと、
外層の銅箔と、IVHの壁面と、内層板の回路導体とを
電気的に接続することができる。この工程で行う無電解
銅めっきは、内層回路と基板表面を電気的に接続できる
厚さであればよく、1μm未満とすることが好ましく、
更に好ましくは0.3から0.5μmがよい。
(Step d) The electroless copper plating performed in this step employs the same technique as that of ordinary through-hole plating of a wiring board. That is, a substance serving as a plating nucleus such as palladium is attached to the roughened resin layer, and an electroless plating solution having an ionized plating metal, a complexing agent for the plating metal, and a reducing agent for the plating metal. To deposit the plating metal on the entire wall. Thus, when plating is performed,
The copper foil of the outer layer, the wall surface of the IVH, and the circuit conductor of the inner layer plate can be electrically connected. The electroless copper plating performed in this step may be any thickness as long as the inner layer circuit and the substrate surface can be electrically connected, and preferably less than 1 μm,
More preferably, the thickness is 0.3 to 0.5 μm.

【0018】(工程e)この工程では、前記無電解めっ
きを1μm未満施した基板に感光性ドライフィルムフォ
トレジストをラミネートし、回路のスペースとなる部分
に紫外線を照射し回路部分にある樹脂を現像液を用いて
除去する。この工程で行う電気めっきは、通常の電気め
っきの技術を使うことができ、めっき液としてはシアン
化銅めっき、ほう弗化銅めっき、ピロ燐酸銅めっき、硫
酸銅めっき等があり安全性、浴管理の容易な硫酸銅めっ
きが好ましい。
(Step e) In this step, a photosensitive dry film photoresist is laminated on the substrate on which the electroless plating is performed to a thickness of less than 1 μm, and a portion which becomes a circuit space is irradiated with ultraviolet rays to develop a resin in the circuit portion. Remove with liquid. The electroplating performed in this step can use a normal electroplating technique, and the plating solution includes copper cyanide plating, copper borofluoride plating, copper pyrophosphate plating, copper sulfate plating, and the like. Copper sulfate plating that is easy to manage is preferred.

【0019】(工程f)この工程では、一般的な剥離液
である苛性ソーダやモノエタノールアミン等の剥離液が
使用でき、なかでも浸透性の高いモノエタノールアミン
が好ましい。
(Step f) In this step, a common stripping solution such as caustic soda or monoethanolamine can be used, and monoethanolamine having high permeability is preferable.

【0020】(工程g)この工程における下地銅及び導
体回路の表面処理液としては、種々のものが使用できる
が、エッチング速度の遅い酸系のエッチング液が好まし
い。
(Step g) As the surface treatment liquid for the underlying copper and the conductor circuit in this step, various substances can be used, but an acid-based etching liquid having a low etching rate is preferable.

【0021】(工程h)この工程における下地銅及び導
体回路の表面処理液としては、種々のものが使用できる
が、エッチング速度の遅い硫酸・過酸化水素系、有機酸
系、硝酸系のエッチング液が好ましい。
(Step h) As the surface treatment solution for the underlying copper and the conductor circuit in this process, various ones can be used, but a sulfuric acid / hydrogen peroxide-based, organic acid-based, and nitric acid-based etching solution having a low etching rate. Is preferred.

【0022】(工程i)aからhでの工程を繰り返すこ
とによりビルドアップ層を形成する工程。
(Step i) A step of forming a build-up layer by repeating the steps a to h.

【0023】(工程j)この工程におけるソルダーレジ
ストとしては、一般的な熱硬化性及び感光性のフォトソ
ルダーレジストを使用することができるが、微細なパタ
ーンを形成できることからフォトソルダーレジストが好
ましい。
(Step j) As the solder resist in this step, a general thermosetting and photosensitive photo solder resist can be used, but a photo solder resist is preferable because a fine pattern can be formed.

【0024】(工程k)この工程における無電解ニッケ
ル・金めっきには、市販のものが適用できる。以下、本
発明を実施例に基づき詳細に説明するが本発明はこれに
限定されるものではない。
(Step k) A commercially available electroless nickel / gold plating can be used in this step. Hereinafter, the present invention will be described in detail with reference to Examples, but the present invention is not limited thereto.

【0025】[0025]

【実施例】実施例1 工程a1 図1(a)に示すように、厚さ0.4mmのガラス布−エ
ポキシ樹脂含浸両面銅張り積層板であるMCL-E-67
9(日立化成工業(株)製、商品名)を使用し、穴あけ、
無電解銅めっきを行い、スルーホール101に穴埋め材
として熱硬化性樹脂M-650TH(アサヒ科研製、商品
名)を印刷穴埋めし加熱硬化させ通常のサブトラクト法
によって穴埋めしたスルーホール101を有する内層回
路板1を作製した。次に、図1(b)に示すように、厚
さ0.5μmの下地銅層/厚さ0.2μmのニッケル−リ
ン合金層/厚さ15μmのキャリア銅層からなる複合金
属箔3の下地銅層の面に、下記の組成の熱硬化性樹脂ワ
ニスに対して、30容積%のほう酸アルミニウムウィス
カを混合、攪拌し、ナイフコータで塗布し、150℃で
10分間乾燥して、半硬化させた厚さ50μmの熱硬化
性樹脂2を有する銅箔付き接着フィルムを作製した。
EXAMPLE 1 Step a1 As shown in FIG. 1 (a), MCL-E-67, a 0.4 mm thick glass cloth-epoxy resin impregnated double-sided copper-clad laminate.
9 (manufactured by Hitachi Chemical Co., Ltd., trade name)
An inner layer circuit having a through hole 101 in which electroless copper plating is performed, a thermosetting resin M-650TH (trade name, manufactured by Asahi Kaken Co., Ltd., trade name) is filled in the through hole 101 as a hole filling material, heat-cured and filled by a normal subtraction method. Plate 1 was produced. Next, as shown in FIG. 1 (b), the underlayer of the composite metal foil 3 consisting of an underlayer copper layer having a thickness of 0.5 μm / a nickel-phosphorus alloy layer having a thickness of 0.2 μm / a carrier copper layer having a thickness of 15 μm. A 30% by volume aluminum borate whisker was mixed and stirred with a thermosetting resin varnish having the following composition on the surface of the copper layer, applied with a knife coater, dried at 150 ° C. for 10 minutes, and semi-cured. An adhesive film with a copper foil having a thermosetting resin 2 having a thickness of 50 μm was produced.

【0026】(熱硬化性樹脂ワニスの組成) ・ビスフェノールAノボラック型エポキシ樹脂(エポキ
シ当量:200)100重量部 ・ビスフェノールAノボラック樹脂(水酸基当量:10
6) 60重量部 ・2−エチル−4−メチルイミダゾール(硬化剤) 0.5
重量部 ・メチルエチルケトン(希釈剤) 100重量部 このようにして作製した内層板1と銅箔付き接着フイル
ムとを、内層板1の両面の回路導体と接着フィルムの熱
硬化性樹脂層2とが接するように重ね、170℃で、6
0分間、2.5MPaの圧力で、加熱加圧して積層一体
化した。この条件による樹脂フローは3mmであった。
(Composition of thermosetting resin varnish) bisphenol A novolak type epoxy resin (epoxy equivalent: 200) 100 parts by weight bisphenol A novolak resin (hydroxyl equivalent: 10)
6) 60 parts by weight ・ 2-ethyl-4-methylimidazole (curing agent) 0.5
100 parts by weight of methyl ethyl ketone (diluent) 100 parts by weight of the inner layer plate 1 and the adhesive film with copper foil thus prepared are brought into contact with the circuit conductors on both sides of the inner layer plate 1 and the thermosetting resin layer 2 of the adhesive film. And at 170 ° C, 6
The laminate was integrated by heating and pressing at a pressure of 2.5 MPa for 0 minutes. The resin flow under this condition was 3 mm.

【0027】工程a2 キャリア銅層のみを、以下のアルカリエッチャントでエ
ッチング除去した。 (アルカリエッチャント組成) ・Cucl2・・・・・・・・・・・・・175g/1 ・NH4OH・・・・・・・・・・・・・154g/1 ・NH4cl・・・・・・・・・・・・・236g/1 液温:50℃
Step a2 Only the carrier copper layer was removed by etching with the following alkaline etchant. (Alkali etchant composition) · Cucl 2 ··· 175 g / 1 · NH 4 OH ··· 154 g / 1 · NH 4 cl ···・ ・ ・ 236g / 1 liquid temperature: 50 ℃

【0028】工程a3 ニッケル−リン合金層のみを以下のエッチング液で、エ
ッチング除去した。(エッチング液組成) ・硝酸・・・・・・・・・・・・・・・・・・・・・2
00g/1 ・過酸化水素水(35%)・・・・・・・・・・・・・1
0m1/1 ・カルボキシル基を含む有機酸(DL−リンゴ酸)・・・1
00g/1 ・ベンゾトリアゾール・・・・・・・・・・・・・・5
g 1
Step a3 Only the nickel-phosphorus alloy layer was removed by etching with the following etching solution. (Etching liquid composition) ・ Nitric acid ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ 2
00g / 1 ・ Hydrogen peroxide solution (35%) ・ ・ ・ ・ ・ ・ ・ 1
0m1 / 1 ・ Organic acid containing carboxyl group (DL-malic acid) ・ ・ ・ 1
00g / 1 · Benzotriazole 5
g 1

【0029】工程b 前記硬化した熱硬化性樹脂層を、炭酸ガスレーザー光に
よって、エネルギー密度20J/cm2、発振時間5μ
秒、発振周波数500Hz、4パルスの条件で、照射す
ることにより、前記内層板の回路導体が露出するまで除
去して、IVH4を形成した。(図1e)
Step b The cured thermosetting resin layer is irradiated with carbon dioxide laser light at an energy density of 20 J / cm 2 and an oscillation time of 5 μm.
Irradiation was performed for 2 seconds at an oscillation frequency of 500 Hz and 4 pulses to remove the circuit conductor of the inner layer plate until the circuit conductor was exposed, thereby forming IVH4. (FIG. 1e)

【0030】工程c 前記硬化した熱硬化性樹脂層の基板表面とIVH壁面
を、粗化剤である7%のアルカリ過マンガン酸水溶液を
用いて、液温70℃、時間10分間の条件で粗化した。
Step c The substrate surface and the IVH wall surface of the cured thermosetting resin layer are roughened at a liquid temperature of 70 ° C. for 10 minutes by using a 7% aqueous solution of alkali permanganic acid as a roughening agent. It has become.

【0031】工程d 前記粗化を施した基板の表面及びバイアホール壁面に無
電解銅めっき触媒付与処理液であるHS-202B(日立
化成工業(株)製、商品名)に、室温で10分間基板を
接触させ基板表面及びバイアホール壁面に触媒を付与し
た。前記触媒を付与した基板の表面およびバイアホール
の壁面に、無電解銅めっき液であるCUST-201(日
立化成工業(株)製、商品名)に、基板を浸漬し下地銅
層を0.3μm行った。めっき膜厚の測定は、SFT8
000(セイコー電子製、商品名)を使用した。(図1
f)
Step d: The surface of the roughened substrate and the wall of the via hole are treated with HS-202B (trade name, manufactured by Hitachi Chemical Co., Ltd.) which is a treatment liquid for applying an electroless copper plating catalyst at room temperature for 10 minutes. The catalyst was applied to the surface of the substrate and the wall surface of the via hole by bringing the substrate into contact. The substrate was immersed in the electroless copper plating solution CUST-201 (trade name, manufactured by Hitachi Chemical Co., Ltd.) on the surface of the substrate to which the catalyst was applied and the wall surface of the via hole, and the underlying copper layer was 0.3 μm in thickness. went. Measurement of plating film thickness is SFT8
000 (manufactured by Seiko Denshi, trade name). (Figure 1
f)

【0032】工程e 前記銅表面に、ドライフィルムフォテックRY3025
(日立化成工業(株)製、商品名)を使用し、間隙となる
部分にめっきレジスト5を形成した。前記めっきレジス
トを形成した基板を、硫酸銅めっき液を用いて導体回路
の厚さが15μmとなるようにパターン電気めっき6を
行った。(図1g)
Step e On the copper surface, dry film Photek RY3025
(Hitachi Chemical Industries, Ltd., trade name) was used to form a plating resist 5 in the gaps. The substrate on which the plating resist was formed was subjected to pattern electroplating 6 using a copper sulfate plating solution so that the thickness of the conductor circuit became 15 μm. (Fig. 1g)

【0033】工程f 前記電気めっきを行った基板を、剥離液RS-2000
(アトテツク製、商品名)を用いて、50℃、スプレー圧
0.2MPa、1分間の条件で一般的なスプレー式剥離
機を用いてめっきレジストを剥離した。(図1h)
Step f The substrate on which the electroplating has been performed is removed with a stripping solution RS-2000.
The plating resist was peeled off by using a general spray-type peeling machine under the conditions of 50 ° C. and a spray pressure of 0.2 MPa for 1 minute (trade name, manufactured by Attec). (Fig. 1h)

【0034】工程g 下地銅のエッチング液として、コブラエッチ(荏原電産
製、商品名)を用いて、30℃、スプレー圧0.2MP
a、1分間の条件で一般的なスプレー式エッチング機を
用いて下地銅を除去した。(図1i)
Step g Using a cobra etch (trade name, manufactured by Ebara Densan Co., Ltd.) as an etching solution for the underlying copper, at 30 ° C. and a spray pressure of 0.2 MPa
a The base copper was removed using a general spray etching machine under the condition of 1 minute. (FIG. 1i)

【0035】工程h 導体回路の表面に凹凸を形成する液として、CZ-81
00(メック(株)製、商品名)を用いて下地銅と導体回
路表面の粗化を同時に行った。エッチング量は、3μm
の設定で行った。
Step h CZ-81 is used as a liquid for forming irregularities on the surface of the conductor circuit.
The surface of the underlying copper and the surface of the conductor circuit were simultaneously roughened using a No. 00 (trade name, manufactured by Mec Co., Ltd.). Etching amount is 3μm
It went with the setting of.

【0036】工程i 工程aから工程hでを繰り返し、2段ビルドアップ基板
を作製する工程。
Step i: a step of repeating steps a to h to produce a two-stage build-up substrate.

【0037】工程j 前記2段ビルドアップ基板表面にソルダーレジストSR
-7000を印刷し、80℃、20分間乾燥した後、開
口部となる部分に紫外光をさえぎるようにパターンを作
製したフォトマスクを位置合わせし、450mJ/cm2
の露光量で露光した後、炭酸ナトリウム1.5%溶液で
スプレー圧0.2MPaで現像し、後露光1J/cm2
後加熱150℃、60分を行いソルダーレジストを形成
した。
Step j A solder resist SR is formed on the surface of the two-step build-up substrate.
After printing -7000 and drying at 80 ° C. for 20 minutes, a photomask having a pattern formed so as to block ultraviolet light at a portion to be an opening is aligned, and 450 mJ / cm 2.
, And developed with a 1.5% solution of sodium carbonate at a spray pressure of 0.2 MPa, and a post-exposure of 1 J / cm 2 ,
Thereafter, heating was performed at 150 ° C. for 60 minutes to form a solder resist.

【0038】工程k 以下の工程を用いて無電解ニッケル金めっきを行った。 ・脱脂処理:Z-200((株)ワールドメタル社製、商
品名)に、50℃で、1分間浸漬処理する。 ・水洗:室温で、2分間、流水で洗浄する。 ・ソフトエッチング:100g/1過硫酸アンモニウム
に、室温で、1分間浸漬処理する。 ・水洗:室温で、2分間、流水で洗浄する。 ・酸洗処理:10%硫酸に、室温で、1分間浸漬処理す
る。 ・水洗:室温で、2分間、流水で洗浄する。 ・活性化:無電解めっき用触媒溶液SA-100(日立化
成工業(株)製、商品名)に、室温で、5分間浸漬処理
する。 ・水洗:室温で、2分間、流水で洗浄する。 ・無電解ニッケルめっき:無電解ニッケルめっき液であ
るNIPS-100(日立化成工業(株)製、商品名)に
85℃で、20分間浸漬処理する。この無電解ニッケル
めっき皮膜の析出形態は層状であった。 ・水洗:室温で、2分間、流水で洗浄する。 ・無電解金めっき:無電解金めっきであるHGS-50
0(日立化成工業(株)製、商品名)に、85℃で、5分
間浸漬処理する。 ・水洗:室温で、2分間、流水で洗浄する。
Step k Electroless nickel gold plating was performed using the following steps. Degreasing treatment: Immersion treatment in Z-200 (trade name, manufactured by World Metal Co., Ltd.) at 50 ° C. for 1 minute.・ Washing: Rinse with running water for 2 minutes at room temperature. -Soft etching: immersion treatment in 100 g / 1 ammonium persulfate at room temperature for 1 minute.・ Washing: Rinse with running water for 2 minutes at room temperature. -Pickling treatment: immersion treatment in 10% sulfuric acid at room temperature for 1 minute.・ Washing: Rinse with running water for 2 minutes at room temperature. -Activation: dipping in a catalyst solution for electroless plating SA-100 (trade name, manufactured by Hitachi Chemical Co., Ltd.) at room temperature for 5 minutes.・ Washing: Rinse with running water for 2 minutes at room temperature. -Electroless nickel plating: immersion treatment at 85 ° C for 20 minutes in NIPS-100 (trade name, manufactured by Hitachi Chemical Co., Ltd.) which is an electroless nickel plating solution. The deposition form of the electroless nickel plating film was laminar.・ Washing: Rinse with running water for 2 minutes at room temperature.・ Electroless gold plating: HGS-50 which is electroless gold plating
0 (trade name, manufactured by Hitachi Chemical Co., Ltd.) at 85 ° C. for 5 minutes.・ Washing: Rinse with running water for 2 minutes at room temperature.

【0039】実施例2 熱硬化性樹脂ワニスに対して、10容積%のほう酸アル
ミニウムウィスカを配合した以外は、全て実施例1と同
様に行った。 実施例3 工程a1に代えて単独でフイルム状となる熱硬化性樹脂
としてMCF-7000LX(日立化成工業(株)製、商
品名)を使用した以外は、実施例1と同様にして作製し
た。
Example 2 The same procedure as in Example 1 was carried out except that 10% by volume of aluminum borate whiskers were added to the thermosetting resin varnish. Example 3 A sample was prepared in the same manner as in Example 1 except that MCF-7000LX (trade name, manufactured by Hitachi Chemical Co., Ltd.) was used as a thermosetting resin which alone became a film instead of step a1.

【0040】比較例1 工程a1で使用した樹脂付き複合金属箔に代えて、アル
カリ過マンガン酸に粗化性のあるエポキシ樹脂を用いて
ラミネートした以外は実施例1と同様にして作製した。 比較例2 工程a1で使用した複合金属箔に代えて、5μmキャリ
ア付き銅箔を使用した以外は、施例1と同様にして作製
した。実施例及び比較例における結果を表1に示す。
Comparative Example 1 The procedure of Example 1 was repeated, except that the composite metal foil with resin used in step a1 was laminated with an epoxy resin having a roughening property in alkaline permanganate. Comparative example 2 It produced similarly to Example 1 except having used the copper foil with a 5 micrometer carrier instead of the composite metal foil used at process a1. Table 1 shows the results of Examples and Comparative Examples.

【0041】[0041]

【表1】 [Table 1]

【0042】[0042]

【発明の効果】以上詳細に説明したとおり、本発明によ
れば、配線の微細化、無電解ニッケルめっきのふりのな
い、また、IVH,BVHの小径化に優れ、かつ強度に
優れ、接続信頼性に優れ、生産性に優れた多層プリント
配線板及びその製造方法を提供することができる。
As described above in detail, according to the present invention, the wiring is fine, the electroless nickel plating is not pretended, the IVH and BVH are small in diameter, the strength is excellent, and the connection reliability is excellent. The present invention can provide a multilayer printed wiring board excellent in productivity and productivity, and a method for manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(i) は、本発明の一実施例を説明する
ための各工程を示す断面図。
FIGS. 1A to 1I are cross-sectional views illustrating respective steps for explaining an embodiment of the present invention.

【符号の説明】 1.内層板 2.電気絶縁性セラミック含有絶縁樹脂層 3.複合金属箔 4.バイアホール 5.めっきレジスト 6.パターン銅めっき 7.ソルダーレジスト 8.無電解ニッケル・金めっき 101.スルーホール 301.下地銅[Explanation of Signs] 1. Inner layer plate 2. Insulating resin layer containing electric insulating ceramic 3. Composite metal foil 4. Via hole 5. Plating resist 6. Pattern copper plating 7. Solder resist 8. Electroless nickel / gold plating 101 .Through hole 301 Base copper

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // C08K 7/04 C08K 7/04 C08L 101/00 C08L 101/00 (72)発明者 伊藤 豊樹 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 (72)発明者 有家 茂晴 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 (72)発明者 中祖 昭士 茨城県下館市大字小川1500番地 日立化成 工業株式会社総合研究所内 Fターム(参考) 4E351 AA01 AA03 AA04 BB30 BB33 BB35 BB38 BB49 CC06 CC07 CC19 DD04 DD19 DD21 DD54 GG01 GG20 4J002 AA021 CC031 CC181 CD021 CD051 CD061 CD131 CD141 CF211 CM021 CM041 CP031 DE146 DE186 DG046 DJ006 DK006 FA026 FB076 FB086 FD016 FD126 FD140 FD150 FD200 GQ01 5E317 AA24 BB02 BB03 BB12 BB15 BB18 CC32 CC33 CC52 CD05 CD13 CD15 CD18 CD25 CD27 CD32 GG03 GG14 GG16 5E346 AA05 AA06 AA12 AA15 AA17 AA32 AA43 BB01 BB15 CC02 CC08 CC17 CC32 CC37 CC38 CC41 CC43 DD02 DD12 DD23 DD25 DD33 DD47 EE31 EE38 FF01 FF07 FF15 GG01 GG15 GG17 GG22 GG27 GG28 HH26 HH33 Continued on the front page (51) Int.Cl. 7 Identification FI FI Theme Court II (Reference) // C08K 7/04 C08K 7/04 C08L 101/00 C08L 101/00 (72) Inventor Toyoki Ito Shimodate, Ibaraki 1500, Ogawa, Hitachi Chemical Co., Ltd., Research Laboratory (72) Inventor, Shigeharu Ariya, Oji, Shimodate, Ibaraki Prefecture 1500, Okayama, Hitachi Chemical Industry Co., Ltd. (72) Inventor, Akishi Nakaso, Oji, Shimodate, Ibaraki 1500 address Hitachi Chemical Industries, Ltd. Research Laboratory F-term (reference) 4E351 AA01 AA03 AA04 BB30 BB33 BB35 BB38 BB49 CC06 CC07 CC19 DD04 DD19 DD21 DD54 GG01 GG20 4J002 AA021 CC031 CC181 CD021 CD051 CD061 CD131 CD141 CF2 DECG1 DG146 DK006 FA026 FB076 FB086 FD016 FD126 FD140 FD150 FD200 GQ01 5E317 AA24 BB02 BB03 BB12 BB15 BB18 CC32 CC33 CC52 CD05 CD13 CD15 CD18 CD25 CD27 CD32 GG03 GG14 GG16 5E346 AA05 AA15 CCB CC A CC A CC D02 DD12 DD23 DD25 DD33 DD47 EE31 EE38 FF01 FF07 FF15 GG01 GG15 GG17 GG22 GG27 GG28 HH26 HH33

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】下地銅上にめっきレジストを形成しパター
ンめっきを行い、めっきレジストを剥離した後下地銅を
除去して回路を形成した後無電解ニッケル金めっきを施
すことからなるビルドアップ多層プリント配線板におい
て、下地銅としてキャリア銅と下地銅の間に中間層を有
する複合金属箔を使用することを特徴とするビルドアッ
プ多層プリント配線板。
1. A build-up multilayer print comprising forming a plating resist on an underlying copper, performing pattern plating, removing the plating resist, removing the underlying copper, forming a circuit, and applying electroless nickel gold plating. A build-up multilayer printed wiring board, wherein a composite metal foil having an intermediate layer between carrier copper and base copper is used as base copper.
【請求項2】複合金属箔が、キャリア銅の厚さが70〜
12μm、下地銅の厚さが1.0〜0.1μm、中間層が
1.0〜0.04μmの金属箔である請求項1に記載のビ
ルドアップ多層プリント配線板。
2. The method according to claim 1, wherein the composite metal foil has a carrier copper thickness of 70 to 70%.
The build-up multilayer printed wiring board according to claim 1, wherein the build-up multilayer printed wiring board is a metal foil having a thickness of 12 μm, a thickness of a base copper of 1.0 to 0.1 μm, and an intermediate layer of 1.0 to 0.04 μm.
【請求項3】中間層がニッケル−リン合金層である請求
項1または2に記載のビルドアップ多層プリント配線
板。
3. The build-up multilayer printed wiring board according to claim 1, wherein the intermediate layer is a nickel-phosphorus alloy layer.
【請求項4】以下の工程を、この順に行うことを特徴と
する多層プリント配線板の製造方法。 a1 熱硬化性樹脂ワニスに電気絶縁性セラミック系ウ
ィスカを配合し、均一に分散させた後、樹脂との接着に
適した粗さを有する1〜9μmの厚さの下地銅層と、全
体としての金属層として取り扱いに十分な強度を有する
厚さ10〜150μmのキャリア銅層と、その2層の中
間に設けられた厚さが0.04〜1.5μmのニッケル−
リン合金層からなる複合金属箔の下地銅層の粗化面に塗
布し、加熱半硬化させ、熱硬化性樹脂層を形成し、予め
めっきスルーホールと第1の導体回路を形成した内層板
の上に、前記熱硬化性樹脂層を重ね、加熱加圧して積層
一体化する工程。 a2 キャリア層のみを除去する工程。 a3 ニッケル−リン合金層のみを除去する工程。 b IVHを形成するための穴の形状にレーザ光を照射
することにより、前記内層板の回路導体が露出するまで
除去して、バイアホールとする工程。 c バイアホール壁面の前記硬化した熱硬化性樹脂層
を、粗化剤を用いて粗化する工程。 d 前記内層回路導体と前記銅箔とを電気的に接続する
ために、無電解銅めっきを行う工程。 e 前記銅箔上にめっきレジストを形成し、該めっきレ
ジストで形成されたスペース部に電気銅めっきを施し、
第2の導体回路を形成する工程。 f 前記めっきレジストを除去する工程。 g 下地銅めっきを除去する工程。 h 導体回路表面に凹凸を形成し、層間の接着力を高め
る工程。 i aからhでの工程を必要な回数繰り返すことにより
ビルドアップ層を形成する工程。 j ソルダーレジストを形成する工程。 k 無電解ニッケル・金めっきを施す工程。
4. A method for manufacturing a multilayer printed wiring board, comprising the steps of: a1 A thermosetting resin varnish is blended with an electrically insulating ceramic whisker, and after uniformly dispersing, a 1 to 9 μm-thick underlying copper layer having a roughness suitable for bonding with a resin, A carrier copper layer having a thickness of 10 to 150 μm having sufficient strength for handling as a metal layer, and a nickel layer having a thickness of 0.04 to 1.5 μm provided between the two layers.
Applying to the roughened surface of the underlying copper layer of the composite metal foil composed of a phosphorus alloy layer, heating and semi-curing, forming a thermosetting resin layer, and forming the plating through hole and the first conductor circuit in advance on the inner layer plate A step of laminating the thermosetting resin layer thereon, and applying heat and pressure to laminate and integrate. a2 Step of removing only the carrier layer. a3 Step of removing only the nickel-phosphorus alloy layer. b. A step of irradiating the shape of the hole for forming the IVH with a laser beam until the circuit conductor of the inner layer plate is exposed to form a via hole. (c) a step of roughening the cured thermosetting resin layer on the via hole wall surface using a roughening agent; d. a step of performing electroless copper plating to electrically connect the inner layer circuit conductor and the copper foil. e forming a plating resist on the copper foil, performing an electrolytic copper plating on a space formed by the plating resist,
Forming a second conductive circuit; f. removing the plating resist. g Step of removing the underlying copper plating. h Step of forming irregularities on the surface of the conductor circuit to increase the adhesive strength between the layers. a step of forming a build-up layer by repeating the steps from ia to h as many times as necessary. j A step of forming a solder resist. k Process of applying electroless nickel / gold plating.
【請求項5】工程a1 代えて、工程a4として充填材を
含まないフイルムを使用して積層一体化する請求項4に
記載のビルドアップ多層プリント配線板の製造方法。
5. The method for producing a build-up multilayer printed wiring board according to claim 4, wherein instead of the step a1, lamination and integration are performed by using a film containing no filler as the step a4.
【請求項6】熱硬化性樹脂の樹脂フローが500μm以
上あり、熱硬化性樹脂層の半硬化後の厚さが25〜10
0μmの範囲である請求項4又は5に記載のビルドアッ
プ多層プリント配線板の製造方法。
6. The resin flow of the thermosetting resin is 500 μm or more, and the thickness of the thermosetting resin layer after semi-curing is 25 to 10 μm.
The method for producing a build-up multilayer printed wiring board according to claim 4 or 5, wherein the thickness is in a range of 0 µm.
【請求項7】熱硬化性樹脂に配合する電気絶縁性セラミ
ック系ウィスカの配合量が、5〜50容積%である請求
項4乃至6のいずれかに記載の多層プリント配線板の製
造方法。
7. The method for producing a multilayer printed wiring board according to claim 4, wherein the amount of the electrically insulating ceramic whisker to be mixed with the thermosetting resin is 5 to 50% by volume.
JP2000014153A 2000-01-20 2000-01-20 Build-up multilayer printed wiring board and manufacturing method thereof Expired - Fee Related JP4370490B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000014153A JP4370490B2 (en) 2000-01-20 2000-01-20 Build-up multilayer printed wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000014153A JP4370490B2 (en) 2000-01-20 2000-01-20 Build-up multilayer printed wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001203464A true JP2001203464A (en) 2001-07-27
JP4370490B2 JP4370490B2 (en) 2009-11-25

Family

ID=18541646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000014153A Expired - Fee Related JP4370490B2 (en) 2000-01-20 2000-01-20 Build-up multilayer printed wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4370490B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096315A (en) * 2001-05-11 2003-04-03 Sekisui Chem Co Ltd Flame retardant thermosetting resin composition
JP2003224367A (en) * 2002-01-29 2003-08-08 Hitachi Chem Co Ltd High frequency printed wiring board and its manufacturing method
US7473458B2 (en) 2002-03-05 2009-01-06 Hitachi Chemical Co., Ltd. Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
JP2009044111A (en) * 2007-08-10 2009-02-26 Akitomo Tejima Manufacturing method of printed circuit board
CN113784535A (en) * 2021-08-31 2021-12-10 龙南鼎泰电子科技有限公司 Printed circuit board manufacturing system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096315A (en) * 2001-05-11 2003-04-03 Sekisui Chem Co Ltd Flame retardant thermosetting resin composition
JP2003224367A (en) * 2002-01-29 2003-08-08 Hitachi Chem Co Ltd High frequency printed wiring board and its manufacturing method
US7473458B2 (en) 2002-03-05 2009-01-06 Hitachi Chemical Co., Ltd. Metal foil with resin and metal-clad laminate, and printed wiring board using the same and method for production thereof
US7749605B2 (en) 2002-03-05 2010-07-06 Hitachi Chemical Co., Ltd. Resin coated metal foil, metal clad laminate, printed wiring board using them, and manufacturing method thereof
US7749612B2 (en) 2002-03-05 2010-07-06 Hitachi Chemical Company, Ltd. Resin coated metal foil, metal clad laminate, printed wiring board using them, and manufacturing method thereof
US7955689B2 (en) 2002-03-05 2011-06-07 Hitachi Chemical Co, Ltd. Resin coated metal foil, metal clad laminate, printed wiring board using them, and manufacturing method thereof
JP2009044111A (en) * 2007-08-10 2009-02-26 Akitomo Tejima Manufacturing method of printed circuit board
CN113784535A (en) * 2021-08-31 2021-12-10 龙南鼎泰电子科技有限公司 Printed circuit board manufacturing system
CN113784535B (en) * 2021-08-31 2023-02-03 龙南鼎泰电子科技有限公司 Printed circuit board manufacturing system

Also Published As

Publication number Publication date
JP4370490B2 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
US20050178669A1 (en) Method of electroplating aluminum
JP4973231B2 (en) Copper etching method and wiring board and semiconductor package using this method
JP2003008199A (en) Method for roughening copper surface of printed wiring board and printed wiring board and its producing method
JPH11186730A (en) Multilayered printed wiring board and manufacture thereof
JP2002076618A (en) Method for manufacturing multilayer printed circuit board
JP4508140B2 (en) Built-in module
JP4707273B2 (en) Manufacturing method of multilayer printed wiring board
JP2001203464A (en) Buildup multilayer printed wiring board and its manufacturing method
JP2013093359A (en) Semiconductor chip mounting substrate and manufacturing method therefor
JPH11177237A (en) Build-up multilayer printed wiring board and manufacture thereof
JP2000036660A (en) Manufacture of build-up multilayer interconnection board
JP2000036659A (en) Manufacture of build-up multilayer interconnection board
JP2000036661A (en) Manufacture of build-up multilayer interconnection board
JP2002134920A (en) Multilayer printed wiring board and method for manufacturing the same
JP3348846B2 (en) Method of manufacturing multilayer printed wiring board and multilayer printed wiring board
JP2003204138A (en) Manufacturing method for printed wiring board
JP2002134921A (en) Multilayer printed wiring board and method for manufacturing the same
JPH11261219A (en) Manufacture of build-up multilayered printed wiring board
JP2001102751A (en) Multilayer printed wiring board and manufacturing method thereof
JP4748889B2 (en) Manufacturing method of multilayer printed wiring board
JP2009147387A (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2003224367A (en) High frequency printed wiring board and its manufacturing method
JP3865088B2 (en) Manufacturing method of multilayer printed wiring board for wire bonding
JPH11307936A (en) Multi-layer printed circuit board
JP2002053973A (en) Pretreating solution for electroless plating, treating solution for electroless plating, and method for producing multilayer printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Effective date: 20090213

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20090806

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20090819

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20120911

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees