JPH11261219A - Manufacture of build-up multilayered printed wiring board - Google Patents

Manufacture of build-up multilayered printed wiring board

Info

Publication number
JPH11261219A
JPH11261219A JP6183698A JP6183698A JPH11261219A JP H11261219 A JPH11261219 A JP H11261219A JP 6183698 A JP6183698 A JP 6183698A JP 6183698 A JP6183698 A JP 6183698A JP H11261219 A JPH11261219 A JP H11261219A
Authority
JP
Japan
Prior art keywords
layer
wiring board
insulating resin
build
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6183698A
Other languages
Japanese (ja)
Other versions
JP4055026B2 (en
Inventor
Naoyuki Urasaki
直之 浦崎
Toyoki Ito
豊樹 伊藤
Kazuhisa Otsuka
和久 大塚
Masao Sugano
雅雄 菅野
Shigeharu Ariga
茂晴 有家
Akishi Nakaso
昭士 中祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP6183698A priority Critical patent/JP4055026B2/en
Publication of JPH11261219A publication Critical patent/JPH11261219A/en
Application granted granted Critical
Publication of JP4055026B2 publication Critical patent/JP4055026B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method by which a high-density build-up multilayered wiring board in which fine conductor patterns can be formed easily and which has high parts mountability and connection reliability can be manufactured efficiently. SOLUTION: A build-up multilayer printed wiring board is manufactured in such a way that a conductor pattern 31 is formed by selectively etching the first copper layer 301 of composite metal foil composed of the copper layer 301, a nickel-phosphorus alloy layer 302, and a second copper layer 303 and a thermosetting insulating resin layer containing a filler is formed on the surface of the pattern 31. Then a strippable organic film 4 is formed on the surface of the insulating resin layer and a non-through hole 7 reaching the surface of the pattern 31 is formed through the insulating resin layer and film 4 at a location proposed for electrical connection with a laser beam. After the formation of the hole 7, the hole 7 is filled up with conductive paste 71 and the organic film 4 is stripped off. Then a laminated body is obtained by putting the insulating resin layer on an innerlayer circuit and pressurizing and heating the layer and board and only the second copper layer 303 and nickel-phosphorus alloy layer 302 are removed from the laminated body.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、層間の電気的接続
を導電性ペーストで行う多層プリント配線板の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed wiring board in which electrical connection between layers is performed using a conductive paste.

【0002】[0002]

【従来の技術】近来、電子機器の小型化、軽量化、多機
能化が一段と進み、これに伴い、LSIやチップ部品等
の高集積化が進展し、その形態も多ピン化、小型化へと
急速に変化している。このため、多層プリント配線板に
は、電子部品の実装密度を向上するために、配線パター
ンの高密度化が一層求められるようになった。これらの
要望を満たすために、層間の薄型化、配線の微細化、層
間接続穴の小径化が行われ、また、隣接する層間の導体
のみを接続するインタースティシャルバイアホール(以
下、IVHという。)や、ベリードバイアホール(以
下、BVHという。)が用いられるようになり、このI
VHやBVHも更に小径化されつつある。
2. Description of the Related Art In recent years, electronic devices have been further reduced in size, weight, and multifunctionality, and with this, LSIs, chip components, and the like have become more highly integrated. And it is changing rapidly. For this reason, a multilayer printed wiring board has been required to further increase the wiring pattern density in order to increase the mounting density of electronic components. In order to satisfy these demands, thinning between layers, miniaturization of wiring, and reduction in diameter of interlayer connection holes are performed, and interstitial via holes (hereinafter, referred to as IVH) that connect only conductors between adjacent layers. ) And buried via holes (hereinafter referred to as BVH).
VH and BVH are also being reduced in diameter.

【0003】配線の多層化には、通常、複数の回路層と
該間の層間絶縁層をまとめて重ね、加熱加圧して積層一
体化し、必要な個所に穴をあけ接続する方法と、回路を
形成した上に層間絶縁層を形成し、その上に回路を形成
し、必要な個所に穴を設け、というように回路層と絶縁
層とを順次形成するビルドアップ法とがある。
In order to increase the number of wiring layers, usually, a plurality of circuit layers and an interlayer insulating layer therebetween are collectively stacked, laminated by heating and pressing, and a hole is formed at a required position. There is a build-up method in which an interlayer insulating layer is formed thereon, a circuit is formed thereon, holes are provided in necessary places, and a circuit layer and an insulating layer are sequentially formed.

【0004】このビルドアップ法の一例を示すと、めっ
きスルーホールと内層回路とが形成された内層回路板の
スルーホールに、シルクスクリーン印刷法などによって
熱硬化性絶縁樹脂や導電樹脂を穴が塞がるように埋め、
加熱して硬化した後、穴からはみ出した熱硬化性絶縁樹
脂を研磨などにより除去し、熱硬化性の熱硬化性絶縁樹
脂を塗布し、銅箔を重ねて、加熱・硬化して絶縁層を形
成し、その銅箔の一部を選択的に除去した後に、その箇
所の絶縁層を選択的に除去することによって層間接続用
の穴を設け、めっきによってその層間接続用の穴内壁の
金属化を行うと共に、絶縁層上に回路用導体を形成し、
さらに回路を形成するというものであり、この回路を形
成したものを内層回路板として、上記と同様の操作によ
りさらに1層の絶縁層と回路層の形成ができ、これを繰
り返すことによって、必要とする多層回路が形成でき
る。
As an example of this build-up method, a thermosetting insulating resin or a conductive resin is filled in a through hole of an inner circuit board having a plated through hole and an inner layer circuit formed thereon by a silk screen printing method or the like. So buried,
After heating and curing, remove the thermosetting insulating resin protruding from the hole by polishing, apply a thermosetting thermosetting insulating resin, overlay copper foil, heat and cure to form an insulating layer. After forming and selectively removing a part of the copper foil, a hole for interlayer connection is provided by selectively removing the insulating layer at that location, and metallizing the inner wall of the hole for interlayer connection by plating. And forming a circuit conductor on the insulating layer,
Further, a circuit is formed. By using the formed circuit as an inner-layer circuit board, one more insulating layer and a circuit layer can be formed by the same operation as described above. A multi-layer circuit can be formed.

【0005】[0005]

【発明が解決しようとする課題】このようなビルドアッ
プ法による多層プリント配線板を製造するには、スルー
ホールを持った内層回路板の上にビルドアップ層を形成
する前に、熱硬化性絶縁樹脂や導電樹脂などでスルーホ
ール内を充填する必要があり、この充填する方法とし
て、カーテンコート法、スクリーン印刷法、ディップ法
及びフィルムラミネート法があるが、これらの方法では
充填が困難であるか、あるいは、充填ができた場合でも
余分な基板表面の樹脂を機械研磨により除去する必要が
あり、機械研磨により内層回路の寸法変化が起こるた
め、位置ズレが発生し歩留りが低下するという課題があ
る。
In order to manufacture a multilayer printed wiring board by such a build-up method, a thermosetting insulating board is formed before forming a build-up layer on an inner circuit board having through holes. It is necessary to fill the inside of the through hole with resin or conductive resin, and there are curtain filling method, screen printing method, dip method and film laminating method as the filling method, but is it difficult to fill with these methods? Or, even if the filling is completed, it is necessary to remove the excess resin on the substrate surface by mechanical polishing, and the mechanical polishing causes a change in the size of the inner layer circuit, so that there is a problem that a positional shift occurs and the yield decreases. .

【0006】また、バイアホールを形成するときに、バ
イアホールを形成する銅箔の箇所から層間の絶縁層を選
択的に除去することによって層間接続用の穴を設け、め
っきによってその層間接続用の穴内壁の金属化を行うと
共に、絶縁層上に回路用導体を形成し、不要な導体をエ
ッチング除去して回路形成するが、この場合、回路形成
する導体が銅箔とめっきの厚さとなり、微細な配線を導
体の選択的なエッチング除去によって形成することが困
難になるという課題がある。
Further, when forming a via hole, a hole for interlayer connection is provided by selectively removing an interlayer insulating layer from a portion of the copper foil forming the via hole, and the interlayer connection hole is formed by plating. While metalizing the inner wall of the hole, forming a conductor for the circuit on the insulating layer and etching away the unnecessary conductor to form the circuit, the conductor to be formed has a thickness of copper foil and plating, There is a problem that it becomes difficult to form fine wiring by selective etching removal of the conductor.

【0007】また、前記層間接続用の穴が凹みとなって
いるため、さらに多層化する場合、層間の絶縁層を形成
する前に、その凹みを穴埋め樹脂等で一度充填、平滑に
する必要があり、工程が複雑になるという課題があっ
た。
In addition, since the holes for interlayer connection are recessed, in the case of further multilayering, it is necessary to fill and smooth the recess once with a filling resin or the like before forming an interlayer insulating layer. There was a problem that the process became complicated.

【0008】また、前述の従来の方法では、クワッドフ
ラットパッケージ(以下,QFPという。)のICのよ
うに、多数の接続端子がピッチを狭く並べられた部品を
搭載するための配線板を製造するには、1層の配線層で
QFPの端子から配線を引き出すことができず、2層以
上にわたって配線を引き出す必要があり、このような場
合に、QFPの端子に接続する配線板表面のランドから
引き出した箇所に接続用ランドを設けIVHを形成して
内層に接続し、さらに同じ箇所にその内層よりも内側の
内層に接続するIVHを形成することが必要となること
があるが、IVH穴内へのソルダーレジストの充填が困
難であることや、ソルダーレジストと端子の位置合わせ
精度が厳しくなるため、歩留まり低下の要因となってい
た。また、QFPの端子に接続する配線板表面のランド
に、直接、IVH穴を形成した場合、IVH穴内にはん
だが完全に充填されず、はんだのボイドが生じてしま
い、接続信頼性の低下を招いていた。
In the above-described conventional method, a wiring board for mounting a component having a large number of connection terminals arranged at a narrow pitch, such as an IC of a quad flat package (hereinafter referred to as QFP), is manufactured. In this case, the wiring cannot be drawn out from the terminal of the QFP with one wiring layer, and it is necessary to draw out the wiring over two or more layers. In such a case, the land on the surface of the wiring board connected to the terminal of the QFP is required. In some cases, it is necessary to provide a connection land at the pulled-out location, form an IVH, connect to the inner layer, and further form an IVH connected to the inner layer inside the inner layer at the same location. In this case, it is difficult to fill the solder resist and the precision of positioning the solder resist and the terminals becomes strict. Further, when an IVH hole is formed directly on a land on the surface of a wiring board connected to a terminal of a QFP, the solder is not completely filled in the IVH hole, and voids of the solder are generated, thereby lowering connection reliability. I was

【0009】本発明は、微細な導体パターンを容易に形
成可能とし、部品実装性に優れ、接続信頼性に優れた高
密度なビルドアップ多層プリント配線板を効率良く製造
する方法を提供することを目的とするものである。
It is an object of the present invention to provide a method for efficiently forming a high-density build-up multilayer printed wiring board which enables easy formation of a fine conductor pattern, is excellent in component mounting, and is excellent in connection reliability. It is the purpose.

【0010】[0010]

【課題を解決するための手段】本発明のビルドアップ多
層プリント配線板の製造方法は、以下の工程をこの順序
で行うことを特徴とする。 a.図1(a)に示すような、樹脂との接着に適した粗
さを有すると共に回路となる第1の銅層301と、全体
としての金属層として取り扱いに十分な強度を有する第
2の銅層303と、その2層の中間に設けられたニッケ
ル−リン合金層302からなる複合金属箔3の、第1の
銅層301の不要な箇所のみをエッチング除去して、図
1(b)に示すように、導体パターン31を形成する工
程。 b.図1(c)に示すように、複合金属箔3の導体パタ
ーン31の面に、充填剤を配合した熱硬化性絶縁樹脂層
2を形成し、多層配線板用材料とする工程。 c.図1(d)に示すように、その多層配線板用材料の
熱硬化性絶縁樹脂層2の表面に、引き剥がし可能な有機
フィルム4を設ける工程。 d.図1(e)に示すように、多層配線板用材料の有機
フィルム4の面の側の層間の電気的接続を行う場所に、
レーザーを照射して、導体パターン31の表面に到達す
る非貫通穴7をあける工程。 e.図1(f)に示すように、その非貫通穴7に、導電
性ペースト71を充填する工程。 f.図1(g)に示すように、多層配線板用材料から、
有機フィルム4を引き剥がす工程。 g.図1(h)に示すように、スルーホール11が形成
された内層回路基板1の表面に、前記工程fで作製した
多層配線板用材料の熱硬化性絶縁樹脂層2が接するよう
に重ね、導電性ペースト71と内層回路基板1との接続
位置を合わせて、図1(i)に示すように、加圧・加熱
して積層一体化する工程。 h.図1(j)に示すように、第2の銅層303のみを
除去する工程。 i.図1(k)に示すように、ニッケル−リン合金層3
02のみを除去する工程。
A method of manufacturing a build-up multilayer printed wiring board according to the present invention is characterized in that the following steps are performed in this order. a. As shown in FIG. 1A, a first copper layer 301 having roughness suitable for bonding to a resin and serving as a circuit, and a second copper layer having sufficient strength as a metal layer as a whole In the composite metal foil 3 composed of the layer 303 and the nickel-phosphorus alloy layer 302 provided between the two layers, only unnecessary portions of the first copper layer 301 are removed by etching. As shown, a step of forming a conductor pattern 31. b. As shown in FIG. 1C, a step of forming a thermosetting insulating resin layer 2 containing a filler on the surface of the conductor pattern 31 of the composite metal foil 3 to form a material for a multilayer wiring board. c. As shown in FIG. 1D, a step of providing a peelable organic film 4 on the surface of the thermosetting insulating resin layer 2 of the material for a multilayer wiring board. d. As shown in FIG. 1 (e), at a place where electrical connection between layers on the side of the surface of the organic film 4 of the material for a multilayer wiring board is performed,
A step of irradiating a laser to form a non-through hole 7 reaching the surface of the conductor pattern 31; e. As shown in FIG. 1F, a step of filling the non-through hole 7 with a conductive paste 71. f. As shown in FIG. 1 (g), from the material for the multilayer wiring board,
Step of peeling off the organic film 4. g. As shown in FIG. 1 (h), the thermosetting insulating resin layer 2 of the material for a multilayer wiring board manufactured in the step f is overlapped on the surface of the inner circuit board 1 in which the through holes 11 are formed. A step of aligning the connection position between the conductive paste 71 and the inner layer circuit board 1 and applying pressure and heat to laminate and integrate as shown in FIG. 1 (i). h. As shown in FIG. 1 (j), a step of removing only the second copper layer 303. i. As shown in FIG. 1 (k), the nickel-phosphorus alloy layer 3
Step of removing only 02.

【0011】また、上記工程bと工程cに変えて以下の
工程を行うことができる。 b1.引き剥がし可能な有機フィルム4に、充填剤を配
合した熱硬化性絶縁樹脂層2を形成して、キャリア付き
熱硬化性絶縁樹脂層とする工程。 c1.そのキャリア付き熱硬化性絶縁樹脂層を、工程a
で作製した複合金属箔3の導体パターン31の面にラミ
ネートする工程。
In addition, the following steps can be performed instead of the steps b and c. b1. A step of forming a thermosetting insulating resin layer 2 containing a filler on a peelable organic film 4 to form a thermosetting insulating resin layer with a carrier. c1. The thermosetting insulating resin layer with the carrier is formed in step a
Laminating on the surface of the conductor pattern 31 of the composite metal foil 3 prepared in the above.

【0012】熱硬化性絶縁樹脂層に配合する充填剤に
は、電気絶縁性セラミック系ウィスカを用いることが好
ましく、この充填剤の配合量は、5〜50vol%であ
ることが好ましい。
It is preferable to use an electrically insulating ceramic whisker as a filler compounded in the thermosetting insulating resin layer, and the compounding amount of the filler is preferably 5 to 50 vol%.

【0013】また、図2(a)に示すような、工程iま
でで作製した多層プリント配線板を第2の内層回路基板
8として、更に工程aからiまでの工程を、必要回数繰
り返して、例えば、図2(b)に示すように、ビルドア
ップ多層プリント配線板を製造することもできる。ま
た、第2の内層回路基板8の接続を行う箇所にレーザ光
を照射して、内層回路基板1に到達するバイアホール8
1を形成し、その表面にめっきを行って必要な形状の回
路導体82を形成したものを第3の内層回路基板9とし
て、更に工程aからiまでの工程を、必要回数繰り返し
て、例えば、図2(c)あるいは図2(d)に示すよう
に、ビルドアップ多層プリント配線板を製造することも
できる。
Further, the multilayer printed wiring board manufactured up to the step i as shown in FIG. 2A is used as the second inner layer circuit board 8, and the steps a to i are further repeated as necessary. For example, as shown in FIG. 2B, a build-up multilayer printed wiring board can be manufactured. In addition, a laser beam is applied to a portion where the connection of the second inner circuit board 8 is performed, and the via hole 8 reaching the inner circuit board 1 is formed.
1 and plating the surface thereof to form a circuit conductor 82 of a required shape as a third inner-layer circuit board 9, and repeating the steps a to i as many times as necessary, for example, As shown in FIG. 2C or 2D, a build-up multilayer printed wiring board can be manufactured.

【0014】(複合金属箔)本発明の複合金属箔には、
樹脂との接着に適した粗さを有すると共に回路となる第
1の銅層と、全体としての金属層として取り扱いに十分
な強度を有する第2の銅層と、その2層の中間に設けら
れたニッケル−リン合金層からなるものであり、その製
造方法は、例えば、第2の銅層となる銅箔の一方の面を
酸化剤を用いて粗化処理を行い、還元剤によって酸化さ
れた銅をその粗化形状を保ったまま金属銅にまで還元
し、その表面にニッケル−リン合金めっきを行い、さら
に銅めっきを行うことによって作製できる。この第1の
銅層の厚さは、0.5〜25μmの範囲とすることが好
ましく、さらには1〜9μmの範囲とすることがより好
ましい。0.5μm未満であると回路導体として厚さの
ばらつきが大きく、25μmを超えると微細な配線を形
成できなくなるおそれがある。ニッケル−リン合金層の
厚さは、0.01〜3μmの範囲が好ましく、さらに
は、0.04〜1.5μmの範囲であることがより好ま
しい。0.01μm未満であると、第2の銅層のみをエ
ッチング除去するときに第1の銅層までエッチングされ
ないように保護することができなくなるおそれがあり、
3μmを超えると、熱硬化性絶縁樹脂層との積層接着時
に加熱した後のニッケル−リン合金層の選択エッチング
除去性が低下し、きれいにエッチング除去できなくなる
という現象が起こるためである。第2の銅層の厚さは、
5μm以上であることが好ましく、10〜150μmで
あることがより好ましい。5μm未満であると、全体と
しての金属層として取り扱いに十分な強度が得られず、
厚すぎるとエッチング除去するときの効率が低下し好ま
しくない。
(Composite Metal Foil) The composite metal foil of the present invention includes:
A first copper layer having a roughness suitable for adhesion to a resin and serving as a circuit, a second copper layer having a strength sufficient for handling as a whole metal layer, and an intermediate layer provided between the two layers. The nickel-phosphorus alloy layer is formed by, for example, performing a roughening treatment using an oxidizing agent on one surface of a copper foil serving as a second copper layer, and oxidizing the same by a reducing agent. It can be produced by reducing copper to metallic copper while maintaining its roughened shape, plating the surface with a nickel-phosphorus alloy, and further performing copper plating. The thickness of the first copper layer is preferably in the range of 0.5 to 25 μm, and more preferably in the range of 1 to 9 μm. If it is less than 0.5 μm, the thickness of the circuit conductor will vary greatly, and if it exceeds 25 μm, fine wiring may not be formed. The thickness of the nickel-phosphorus alloy layer is preferably in the range of 0.01 to 3 μm, and more preferably in the range of 0.04 to 1.5 μm. When the thickness is less than 0.01 μm, it may not be possible to protect the first copper layer from being etched when only the second copper layer is removed by etching,
If the thickness is more than 3 μm, the selective etching removability of the nickel-phosphorus alloy layer after heating during the laminating and bonding with the thermosetting insulating resin layer is reduced, and a phenomenon that the etching cannot be removed cleanly occurs. The thickness of the second copper layer is
It is preferably at least 5 μm, more preferably from 10 to 150 μm. If it is less than 5 μm, sufficient strength for handling as a whole metal layer cannot be obtained,
If the thickness is too large, the efficiency at the time of removing by etching decreases, which is not preferable.

【0015】(熱硬化性絶縁樹脂)本発明の熱硬化性絶
縁樹脂には、特に熱硬化性の樹脂を用いることが好まし
く、例えば、二官能エポキシ樹脂とハロゲン化二官能フ
ェノール類の配合当量比をエポキシ基/フェノール水酸
基=1/0.9〜1.1とし、触媒の存在下、加熱して
重合させた分子量が100,000以上のエポキシ重合
体及び架橋剤、多官能エポキシ樹脂を構成成分とするフ
ィルム形成能を有する熱硬化性エポキシ樹脂や、単独で
はフィルム形成能のない樹脂のどちらでも用いることが
できる。ここでいう、フィルム形成能とは、その樹脂を
溶媒に溶解しワニスとし、そのワニスをキャリアフィル
ムに塗布するときに厚さの制御が容易であり、かつ、加
熱乾燥して半硬化状としたものを、搬送、切断、積層す
るときに、樹脂割れや欠落を生じにくく、さらにその後
の加熱加圧成型時に絶縁層としての最少厚さを確保でき
る性能のことをいう。
(Thermosetting Insulating Resin) As the thermosetting insulating resin of the present invention, it is particularly preferable to use a thermosetting resin. For example, the blending equivalent ratio of a difunctional epoxy resin and a halogenated difunctional phenol is preferable. Is an epoxy group / phenol hydroxyl group = 1 / 0.9 to 1.1, and is heated and polymerized in the presence of a catalyst to form an epoxy polymer having a molecular weight of 100,000 or more, a crosslinking agent, and a polyfunctional epoxy resin. It is possible to use either a thermosetting epoxy resin having a film forming ability as described above or a resin having no film forming ability alone. Here, the film-forming ability means that the resin is dissolved in a solvent to form a varnish, the thickness of which is easily controlled when the varnish is applied to a carrier film, and which is heated and dried to have a semi-cured state. It refers to the ability to hardly cause cracking or chipping of resin when transporting, cutting and laminating, and to ensure the minimum thickness as an insulating layer during the subsequent heat and pressure molding.

【0016】単独ではフィルム形成能の無い熱硬化性絶
縁樹脂としては、従来においてガラス布に含浸して使用
していた樹脂があり、例えば、分子量が30,000を
超えない樹脂であって、エポキシ樹脂、ビスマレイミド
トリアジン樹脂、ポリイミド樹脂、フェノール樹脂、メ
ラミン樹脂、珪素樹脂、不飽和ポリエステル樹脂、シア
ン酸エステル樹脂、イソシアネート樹脂、またこれらの
変性樹脂などがある。なかでも、エポキシ樹脂、ビスマ
レイミドトリアジン樹脂、及びポリイミド樹脂は、Tg
や弾性率、硬度が高く、好ましい。エポキシ樹脂として
は、ビスフェノールF型エポキシ樹脂、ビスフェノール
S型エポキシ樹脂、フェノールノボラック型エポキシ樹
脂、クレゾールノボラック型エポキシ樹脂、ビスフェノ
ールAノボラック型エポキシ樹脂、サリチルアルデヒド
ノボラック型エポキシ樹脂、ビスフェノールFノボラッ
ク型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルエ
ステル型エポキシ樹脂、グリシジルアミン型エポキシ樹
脂、ヒダントイン型エポキシ樹脂、イソシアヌレート型
エポキシ樹脂、脂肪族環状エポキシ樹脂ならびにこれら
のハロゲン化物、水素添加物から選択されたものを使用
でき、併用することもできる。中でも、ビスフェノール
Aノボラック型エポキシ樹脂、サリチルアルデヒドノボ
ラック型エポキシ樹脂は、耐熱性に優れ、好ましい。
As the thermosetting insulating resin having no film forming ability by itself, there is a resin which has been conventionally used by impregnating a glass cloth, for example, a resin having a molecular weight of not more than 30,000, Resins, bismaleimide triazine resins, polyimide resins, phenol resins, melamine resins, silicon resins, unsaturated polyester resins, cyanate ester resins, isocyanate resins, and modified resins thereof. Above all, epoxy resin, bismaleimide triazine resin, and polyimide resin are Tg
It has high elasticity and hardness and is therefore preferable. As the epoxy resin, bisphenol F epoxy resin, bisphenol S epoxy resin, phenol novolak epoxy resin, cresol novolak epoxy resin, bisphenol A novolak epoxy resin, salicylaldehyde novolak epoxy resin, bisphenol F novolak epoxy resin, Uses alicyclic epoxy resin, glycidyl ester type epoxy resin, glycidylamine type epoxy resin, hydantoin type epoxy resin, isocyanurate type epoxy resin, aliphatic cyclic epoxy resin and their halides and hydrogenated products It can be used together. Among them, bisphenol A novolak type epoxy resin and salicylaldehyde novolak type epoxy resin are excellent in heat resistance and are preferable.

【0017】(電気絶縁性セラミック系ウィスカ)本発
明に使用することのできる充填剤として、電気絶縁性セ
ラミック系ウィスカがあり、このような電気絶縁性セラ
ミック系ウィスカには、例えば、ほう酸アルミニウム、
ウォラスナイト、チタン酸カリウム、塩基性硫酸マグネ
シウム、窒化珪素、及びα−アルミナの中から選択して
用いることができ、中でも、ほう酸アルミニウムとチタ
ン酸カリウムは、モース硬度が従来のEガラスと同程度
であり、従来のプリプレグと同等のワイヤボンディング
性が得られ、さらに、ほう酸アルミニウムは、弾性率が
400MPaと高いうえに、ワニスと混合しやすく、好
ましい。
(Electrically Insulating Ceramic Whisker) As a filler that can be used in the present invention, there is an electrically insulating ceramic whisker. Examples of such an electrically insulating ceramic whisker include aluminum borate,
It can be used by selecting from wollastonite, potassium titanate, basic magnesium sulfate, silicon nitride, and α-alumina. Among them, aluminum borate and potassium titanate have a Mohs hardness similar to that of conventional E glass. Thus, a wire bonding property equivalent to that of a conventional prepreg is obtained, and furthermore, aluminum borate is preferable because it has a high elastic modulus of 400 MPa and is easily mixed with varnish.

【0018】この電気絶縁性セラミック系ウィスカの形
状としては、平均直径が0.3〜3μm、平均長さが平
均直径の5倍以上であることが好ましい。平均直径が、
0.3μm未満であると、樹脂ワニスへの混合が困難と
なり、3μmを越えると、樹脂への分散が十分でなく、
塗布した表面の凹凸が大きくなる。この平均直径は、
0.3〜1μmの範囲がより好ましい。
The shape of the electrically insulating ceramic whisker preferably has an average diameter of 0.3 to 3 μm and an average length of at least 5 times the average diameter. The average diameter is
If it is less than 0.3 μm, mixing with the resin varnish becomes difficult, and if it exceeds 3 μm, dispersion in the resin is not sufficient,
The unevenness of the applied surface becomes large. This average diameter is
The range of 0.3 to 1 μm is more preferable.

【0019】平均長さが、5倍未満であると、樹脂の剛
性が得られず、さらには20倍以上であることがより好
ましい。また、上限として、50μm以下であることが
好ましく、この数値は、内層回路の回路間隔より小さい
ことが好ましく、この平均長さが、内層回路の間隔を越
えると、両回路に接触した場合に、電気絶縁性セラミッ
ク系ウィスカに沿って銅のイオンマイグレーションが起
こり易く、回路が短絡する可能性が高いので好ましくな
い。
If the average length is less than 5 times, rigidity of the resin cannot be obtained, and more preferably 20 times or more. In addition, the upper limit is preferably 50 μm or less, and this numerical value is preferably smaller than the circuit interval between the inner layer circuits. When this average length exceeds the interval between the inner layer circuits, when the two circuits come into contact with each other, It is not preferable because ion migration of copper easily occurs along the electrically insulating ceramic whisker, and there is a high possibility of short circuit.

【0020】この電気絶縁性セラミック系ウィスカと熱
硬化性絶縁樹脂との濡れ性を高めるために、電気絶縁性
セラミック系ウィスカの表面をカップリング剤で処理し
たものを用いることが好ましく、このようなカップリン
グ剤には、シリコン系カップリング剤、チタン系カップ
リング剤、アルミニウム系カップリング剤、ジルコニウ
ム系カップリング剤、ジルコアルミニウム系カップリン
グ剤、クロム系カップリング剤、ボロン系カップリング
剤、リン系カップリング剤、アミノ系カップリング剤な
どから選択して使用できる。
In order to increase the wettability between the electrically insulating ceramic whisker and the thermosetting insulating resin, it is preferable to use an electrically insulating ceramic whisker whose surface is treated with a coupling agent. Coupling agents include silicon-based coupling agents, titanium-based coupling agents, aluminum-based coupling agents, zirconium-based coupling agents, zirconium-based coupling agents, chromium-based coupling agents, boron-based coupling agents, and phosphorus-based coupling agents. It can be used by selecting from a system-based coupling agent, an amino-based coupling agent and the like.

【0021】(硬化剤)本発明の熱硬化性絶縁樹脂に用
いる硬化剤には、上記した樹脂に用いる硬化剤であれば
どのようなものでも使用でき、例えば、樹脂にエポキシ
樹脂を用いる場合には、ジシアンジアミド、ビスフェノ
ールA、ビスフェノールF、ポリビニルフェノール樹
脂、ノボラック樹脂、ビスフェノールAノボラック樹脂
が耐熱性に優れ好ましい。この硬化剤の前記熱硬化性絶
縁樹脂に対する配合比は、前記熱硬化性絶縁樹脂100
重量部に対して、2〜100重量部の範囲が好ましく、
ジシアンジアミドであれば、2〜5重量部、それ以外の
上記硬化剤であれば、30〜80重量部の範囲がより好
ましい。2重量部未満であると硬化不足となり、耐熱性
が低下し、100重量部を超えると、電気特性や耐熱性
が低下する。
(Curing Agent) As the curing agent used for the thermosetting insulating resin of the present invention, any curing agent can be used as long as it is used for the above-mentioned resin. Of these, dicyandiamide, bisphenol A, bisphenol F, polyvinyl phenol resin, novolak resin, and bisphenol A novolak resin are preferable because of their excellent heat resistance. The mixing ratio of this curing agent to the thermosetting insulating resin is 100%.
With respect to parts by weight, a range of 2 to 100 parts by weight is preferable,
If it is dicyandiamide, the range is more preferably 2 to 5 parts by weight, and if it is the other curing agent, the range is 30 to 80 parts by weight. If the amount is less than 2 parts by weight, curing will be insufficient, and the heat resistance will decrease. If it exceeds 100 parts by weight, the electrical properties and heat resistance will decrease.

【0022】(硬化促進剤)本発明の熱硬化性絶縁樹脂
と硬化剤には、さらに、硬化促進剤を用いることがで
き、熱硬化性樹脂がエポキシ樹脂の場合には、硬化促進
剤には、イミダゾール化合物、有機リン化合物、第3級
アミン、第4級アンモニウム塩等を使用することができ
る。この硬化促進剤の配合比は、前記熱硬化性絶縁樹脂
100重量部に対し、0.01〜20重量部の範囲が好
ましく、0.1〜10重量部の範囲がより好ましい。
0.01重量部未満であると、硬化不足となり耐熱性が
低下し、20重量部を超えると、Bステージの寿命が短
くなり耐熱性が低下する。
(Curing Accelerator) A curing accelerator can be further used in the thermosetting insulating resin and the curing agent of the present invention. When the thermosetting resin is an epoxy resin, the curing accelerator is , Imidazole compounds, organic phosphorus compounds, tertiary amines, quaternary ammonium salts, and the like. The compounding ratio of the curing accelerator is preferably in the range of 0.01 to 20 parts by weight, more preferably 0.1 to 10 parts by weight, based on 100 parts by weight of the thermosetting insulating resin.
If the amount is less than 0.01 part by weight, the curing becomes insufficient and the heat resistance is reduced. If the amount exceeds 20 parts by weight, the life of the B stage is shortened and the heat resistance is reduced.

【0023】(希釈剤)上記熱硬化性絶縁樹脂、電気絶
縁性セラミック系ウィスカ、硬化剤、硬化促進剤は、溶
剤に希釈して用い、この溶剤には、アセトン、メチルエ
チルケトン、トルエン、キシレン、メチルイソブチレ
ン、酢酸エチル、エチレングリコールモノメチルエーテ
ル、メタノール、エタノール、N,N−ジメチルホルム
アミド、N,N−ジメチルアセトアミド等が使用でき
る。この希釈剤の上記熱硬化性絶縁樹脂に対する配合比
は、上記熱硬化性絶縁樹脂100重量部に対して、1〜
200重量部の範囲が好ましく、30〜100重量部の
範囲がより好ましい。1重量部未満であると、粘度が高
くなり塗りムラができやすく、200重量部を超える
と、粘度が低くなりすぎ必要な厚さにまで塗布すること
ができない。
(Diluent) The thermosetting insulating resin, the electrically insulating ceramic whisker, the curing agent, and the curing accelerator are used after being diluted with a solvent, and the solvent includes acetone, methyl ethyl ketone, toluene, xylene, methyl Isobutylene, ethyl acetate, ethylene glycol monomethyl ether, methanol, ethanol, N, N-dimethylformamide, N, N-dimethylacetamide and the like can be used. The mixing ratio of the diluent to the thermosetting insulating resin is 1 to 100 parts by weight of the thermosetting insulating resin.
A range of 200 parts by weight is preferable, and a range of 30 to 100 parts by weight is more preferable. If the amount is less than 1 part by weight, the viscosity becomes high and coating unevenness is likely to occur. If the amount is more than 200 parts by weight, the viscosity becomes so low that it cannot be applied to a required thickness.

【0024】(熱硬化性絶縁樹脂と電気絶縁性セラミッ
ク系ウィスカの割合)熱硬化性絶縁樹脂と電気絶縁性セ
ラミック系ウィスカの割合は、硬化した熱硬化性絶縁樹
脂の中で電気絶縁性セラミック系ウィスカが5〜50v
ol%となるように調整することが必要である。さらに
は、20〜40vol%であることがより好ましい。5
vol%未満であると、熱硬化性絶縁樹脂のフィルム形
成能が小さく、切断時に飛散する等、取り扱いが困難で
あり、剛性も低く、部品実装後のそりが大きくなり実装
性が低下する。50vol%を超えると、加熱加圧成型
時に、内層回路板の穴や回路間隙への埋め込みが不十分
で、成型後にボイドやかすれを生じ、絶縁性が低下す
る。
(Ratio of thermosetting insulating resin to electrically insulating ceramic whisker) The ratio of thermosetting insulating resin to electrically insulating ceramic whisker is determined by the ratio of the electrically insulating ceramic whisker in the cured thermosetting insulating resin. Whisker is 5-50v
It is necessary to adjust so as to be ol%. Further, the content is more preferably 20 to 40% by volume. 5
When the content is less than vol%, the thermosetting insulating resin has a small film-forming ability, is difficult to handle such as being scattered at the time of cutting, has low rigidity, has a large warp after component mounting, and deteriorates mountability. If it exceeds 50% by volume, filling in holes and circuit gaps in the inner layer circuit board is insufficient at the time of molding under heat and pressure, resulting in voids and blurring after molding, resulting in reduced insulation.

【0025】(剥離可能な有機フィルム)引き剥がし可
能な有機フィルムは、非貫通穴をあけるために用いるレ
ーザーで容易に加工できることが必要である。この点か
ら有機フィルムが好適であり、ポリエチレンテレフタレ
ート、ポリプロピレン、ポリ−4−メチルペンテン−
1、ポリフッ化エチレン、ポリエチレン、ポリ塩化ビニ
ル等が使用できる。非貫通穴の穴あけには、レーザーを
使用する。レーザーとしては、エキシマレーザーや炭酸
ガスレーザーやYAGレーザー等があるが、加工速度、
加工品質、加工費等のバランスの取れた炭酸ガスレーザ
ーが好適である。
(Peelable Organic Film) A peelable organic film needs to be easily processed by a laser used to form a non-penetrating hole. From this point, an organic film is preferable, and polyethylene terephthalate, polypropylene, poly-4-methylpentene-
1. Polyfluoroethylene, polyethylene, polyvinyl chloride and the like can be used. Lasers are used to drill non-through holes. Lasers include excimer laser, carbon dioxide gas laser, YAG laser, etc.
A carbon dioxide laser that balances processing quality, processing cost, and the like is preferable.

【0026】(導電性ペースト)非貫通穴に充填する導
電性ペーストとしては、金属粒子、導電性有機物、カー
ボン等の導電性粒子を混入した熱硬化性の導電性ペース
トあるいは紫外線硬化性と熱硬化性を併用した導電性ペ
ースト、同じく金属粒子、導電性有機物、カーボン等の
導電性粒子を混入した熱可塑性の導電性ペーストが使用
できる。これらの導電性ペーストは、印刷等によって非
貫通穴に充填され、印刷後に引き剥がし可能なフィルム
を除去する。
(Conductive paste) As the conductive paste to be filled in the non-through holes, a thermosetting conductive paste containing conductive particles such as metal particles, a conductive organic substance, and carbon, or an ultraviolet curable and thermosetting paste is used. A conductive paste having a combined property, and a thermoplastic conductive paste mixed with conductive particles such as metal particles, conductive organic substances, and carbon can also be used. These conductive pastes are filled into the non-through holes by printing or the like, and remove the peelable film after printing.

【0027】(内層回路基板)本発明で使用する内層回
路基板には、紙基材やガラス基材を含むエポキシ系、フ
ェノール系、ポリイミド系の両面金属張積層板が使用で
き、また、これらの基材と樹脂からなる片面金属張積層
板が使用でき、これらの積層板に穴をあけ、穴内壁を金
属化し、不要な導体をエッチング除去して内層回路を形
成する。また、紙基材やガラス布基材にエポキシ系樹
脂、フェノール系樹脂、ポリイミド系樹脂を含浸した絶
縁基板の内層回路となる箇所にのみめっきで導体パター
ンを形成したものも使用できる。また、金属基板やセラ
ミック基板等の表面に導体パターンを形成したものも使
用できる。
(Inner Circuit Board) As the inner circuit board used in the present invention, an epoxy-based, phenol-based, or polyimide-based double-sided metal-clad laminate containing a paper base or a glass base can be used. A single-sided metal-clad laminate composed of a base material and a resin can be used. Holes are formed in these laminates, the inner walls of the holes are metallized, and unnecessary conductors are removed by etching to form an inner circuit. In addition, a substrate in which a conductive pattern is formed only on a portion to be an inner layer circuit of an insulating substrate in which a paper substrate or a glass cloth substrate is impregnated with an epoxy resin, a phenol resin, or a polyimide resin can be used. In addition, a metal substrate, a ceramic substrate, or the like having a conductive pattern formed on the surface thereof can also be used.

【0028】[0028]

【発明の実施の形態】工程a.この工程において、エッ
チングレジストを形成するには、通常のプリント配線板
に用いる方法が使用でき、例えば、剥離可能なレジスト
インクを、シルクスクリーン印刷法によって銅箔の表面
に印刷する方法や、剥離可能なレジストフィルムを銅箔
の表面にラミネートし、フォトマスクを介して、回路部
分にレジストが形成できるように紫外線を照射し、回路
間隙部を現像して除去する方法を使用することができ
る。このときに、裏面の第2の銅層全面にもエッチング
レジストを形成し、第2の銅層がエッチングされるのを
防止することが好ましい。
DETAILED DESCRIPTION OF THE INVENTION Step a. In this step, in order to form an etching resist, a method used for a normal printed wiring board can be used, for example, a method of printing a peelable resist ink on the surface of a copper foil by a silk screen printing method, A method of laminating a resist film on the surface of a copper foil, irradiating an ultraviolet ray through a photomask so that a resist can be formed on a circuit portion, and developing and removing a circuit gap portion can be used. At this time, it is preferable to form an etching resist also on the entire surface of the second copper layer on the back surface to prevent the second copper layer from being etched.

【0029】この第1の銅層のみをエッチング除去する
溶液としては、塩素イオンとアンモニウムイオンと銅イ
オンを含む溶液(以下、アルカリエッチャントとい
う。)を用い、処理方法には、浸漬、噴霧などの溶液に
接触させる方法を用いる。また、エッチングレジストの
除去には、溶剤やアルカリ水溶液を用いて除去する。
As a solution for etching and removing only the first copper layer, a solution containing chlorine ions, ammonium ions and copper ions (hereinafter referred to as an alkali etchant) is used. A method of contacting with a solution is used. The etching resist is removed by using a solvent or an alkaline aqueous solution.

【0030】工程b.この工程において、導体パターン
を形成した金属箔に、熱硬化性絶縁樹脂層を形成するに
は、上記熱硬化性絶縁樹脂、硬化剤、硬化促進剤、及び
希釈剤を混合した溶液(以下、熱硬化性絶縁樹脂ワニス
という。)に、撹拌したワニスを、塗布し、加熱して、
半硬化させるものであり、ブレードコータ、ロッドコー
タ、ナイフコータ、スクイズコータ、リバースロールコ
ータ、あるいはトランスファロールコータ等、銅箔と平
行な方向に剪断力を負荷できるか、あるいは銅箔の面に
垂直な方向に圧縮力を負荷できる塗布方法を選択するこ
とが好ましい。この熱硬化性絶縁樹脂に充填剤を添加す
るには、上記熱硬化性絶縁樹脂、硬化剤、硬化促進剤、
及び希釈剤を混合した溶液(以下、熱硬化性絶縁樹脂ワ
ニスという。)に、例えば、電気絶縁性セラミック系ウ
ィスカを混合し、撹拌したワニスとする。
Step b. In this step, in order to form a thermosetting insulating resin layer on the metal foil on which the conductor pattern has been formed, a solution obtained by mixing the thermosetting insulating resin, a curing agent, a curing accelerator, and a diluent (hereinafter referred to as a thermosetting resin) is used. A varnish with stirring was applied to a curable insulating resin varnish.)
It can be semi-cured, and can apply a shearing force in the direction parallel to the copper foil, such as a blade coater, rod coater, knife coater, squeeze coater, reverse roll coater, or transfer roll coater, or can be perpendicular to the plane of the copper foil. It is preferable to select a coating method capable of applying a compressive force in the direction. To add a filler to the thermosetting insulating resin, the thermosetting insulating resin, a curing agent, a curing accelerator,
For example, an electrically insulating ceramic whisker is mixed with a solution (hereinafter, referred to as a thermosetting insulating resin varnish) in which the varnish is mixed to obtain a varnish.

【0031】工程c.この工程においては、剥離可能な
有機フィルムをプレスやロールラミネート等により加熱
加圧して積層し仮接着する。このときのプレス温度は、
使用する剥離可能な有機フィルムにより異なるが、例え
ばPETでは、110℃、15分間、2.5MPaであ
り、熱硬化性絶縁樹脂が完全に硬化しない条件で行うこ
とが望ましい。
Step c. In this step, the peelable organic film is heated and pressed by a press, a roll laminator, or the like to be laminated and temporarily bonded. The press temperature at this time is
Although it depends on the peelable organic film to be used, for example, PET is preferably performed at 110 ° C. for 15 minutes at 2.5 MPa, under conditions where the thermosetting insulating resin is not completely cured.

【0032】工程d.この工程において、使用できるレ
ーザは、炭酸ガスレーザ、YAGレーザ、エキシマレー
ザ等があり、加工速度、加工品質、加工費の点からバラ
ンスの取れた炭酸ガスレーザが好ましい。このときのレ
ーザ光の照射条件は、時間が短く、出力の大きなパルス
状の発振をするものが好ましく、例えば、1パルスの幅
が1〜40μsecで、パルス繰り返し周波数が150
〜10,000Hz、繰り返しパルス数が1〜10パル
スの条件で、出力の大きさが、2〜5パルスの範囲で、
穴加工できる出力の出せるレーザ発振器が、発振、制御
が容易となり好ましい。この出力は、エネルギー密度に
して、15〜40J/cm2の範囲である。時間当たり
の出力が、上記範囲未満であると、樹脂層を蒸発、発散
することができず、上記範囲を超えると、必要以上の穴
径となり制御が困難で、一旦蒸発した樹脂が炭化して付
着することもあり、付着した炭化物の除去を行わなけれ
ばならない。
Step d. In this step, lasers that can be used include a carbon dioxide laser, a YAG laser, an excimer laser, and the like, and a carbon dioxide laser that is balanced in terms of processing speed, processing quality, and processing cost is preferable. The irradiation condition of the laser beam at this time is preferably such that the pulse is oscillated with a short time and a large output. For example, the width of one pulse is 1 to 40 μsec and the pulse repetition frequency is 150.
-10,000 Hz, the number of repetition pulses is 1-10 pulses, and the output magnitude is 2-5 pulses.
A laser oscillator capable of producing an output capable of drilling holes is preferable because oscillation and control are easy. This output is in the range of 15 to 40 J / cm 2 in terms of energy density. If the output per time is less than the above range, the resin layer cannot be evaporated and diverged.If the output exceeds the above range, the hole diameter becomes more than necessary and control is difficult, and the once evaporated resin is carbonized. It may adhere, and the attached carbide must be removed.

【0033】工程e.この工程において、非貫通穴に充
填する導電性ペーストとしては、金属粒子、導電性有機
物、カーボン等の導電性粒子を混入した熱硬化性の導電
性ペーストあるいは紫外線硬化性と熱硬化性併用した導
電性ペースト、同じく金属粒子、導電性有機物、カーボ
ン等の導電性粒子を混入した熱可塑性の導電性ペースト
が使用できる。充填する方法としては、通常のシルクス
クリーン印刷法が適用できる。
Step e. In this step, as the conductive paste to be filled in the non-through holes, a thermosetting conductive paste mixed with conductive particles such as metal particles, a conductive organic substance, or carbon, or a conductive paste mixed with ultraviolet curing and thermosetting is used. As the conductive paste, a thermoplastic conductive paste mixed with conductive particles such as metal particles, conductive organic substances, and carbon can also be used. As a filling method, a normal silk screen printing method can be applied.

【0034】工程f.この工程において、工程cで形成
した剥離可能な有機フィルムを剥離する方法としては、
機械的に引き剥がすことができ、手で容易に剥離でき
る。
Step f. In this step, as a method of peeling the peelable organic film formed in step c,
It can be peeled off mechanically and easily peeled off by hand.

【0035】工程g.この工程において、内層回路基板
の接続ランドと工程fで得た外層の多層化積層用材料を
位置合わせして重ね、加熱加圧してスルーホールと多層
化積層を同時に行う。多層化積層条件は、使用する樹脂
組成により異なるが、140〜190℃、2〜4MP
a、30〜150分間が標準的な条件である。
Step g. In this step, the connection lands of the inner layer circuit board and the outer layer multi-layer laminating material obtained in step f are aligned and overlapped, and heated and pressurized to simultaneously perform through-holes and multi-layer lamination. The multilayer lamination conditions vary depending on the resin composition used, but are 140 to 190 ° C and 2 to 4MP.
a, 30 to 150 minutes are standard conditions.

【0036】工程h.この工程において、第2の銅層の
みをエッチング除去する溶液としては、前述の第1の銅
層をエッチングしたときと同じアルカリエッチャントを
用いることができ、エッチング除去するには、これも、
同様に、浸漬、噴霧などの溶液に接触させることによっ
て行うことができる。
Step h. In this step, as the solution for etching and removing only the second copper layer, the same alkali etchant as that used for etching the first copper layer can be used.
Similarly, it can be carried out by contact with a solution such as dipping or spraying.

【0037】工程i.この工程において、ニッケル−リ
ン合金層のみを除去するには、硝酸と過酸化水素を主成
分とする液に、添加剤としてカルボキシル基を有する有
機酸、環構成員として、−NH−,−N=の形で窒素を
含む複素環式化合物を配合した水溶液に浸漬するか、あ
るいはそのような水溶液を噴霧して行う。
Step i. In this step, in order to remove only the nickel-phosphorus alloy layer, an organic acid having a carboxyl group as an additive and -NH- and -N as ring members are added to a liquid containing nitric acid and hydrogen peroxide as main components. It is immersed in an aqueous solution containing a heterocyclic compound containing nitrogen in the form of = or sprayed with such an aqueous solution.

【0038】[0038]

【実施例】実施例1 予め、図1(h)に示すように、厚さ0.4mmのガラ
ス布−エポキシ樹脂含浸両面銅張り積層板であるMCL
−E−679(日立化成工業株式会社製、商品名)を使
用し、穴あけ、無電解銅めっきを行い、通常のサブトラ
クト法によってスルーホール101を有する内層回路基
板1を作製した。図1(a)に示すような、厚さ5μm
の第1銅層/厚さ0.2μmのニッケル−リン合金層/
厚さ15μmの第2銅層からなる複合金属箔3の第1の
銅層の面に、通常のサブトラクト法によりエッチングレ
ジストを形成し、図1(b)に示すように、銅のエッチ
ング液にAプロセス液(メルテックス株式会社製、商品
名)を用いて導体パターン31を形成し、エッチングレ
ジストを3wt%水酸化ナトリウム水溶液で剥離し、図
1(c)に示すように、配線形成した第1の銅層の面
に、以下の組成の熱硬化性絶縁樹脂ワニスをナイフコー
タで塗布し、150℃で10分間乾燥して、半硬化させ
た厚さ50μm熱硬化性絶縁樹脂2を有する銅箔付き接
着フィルムを作製し、図1(d)に示すように、接着フ
ィルム側の表面に引き剥がし可能な有機フィルム4とし
て、厚さ15μmのポリエチレンテレフタレートフィル
ムをロールラミネーターで貼り合わせた多層配線板用材
料を作製した。 (熱硬化性絶縁樹脂ワニスの組成) ・ビスフェノールAノボラック型エポキシ樹脂・・・・・・・・・100重量部 (エポキシ当量:200) ・ビスフェノールAノボラック樹脂・・・・・・・・・・・・・・・60重量部 (水酸基当量:106) ・2−エチル−4−メチルイミダゾール(硬化剤)・・・・・・・0.5重量部 ・メチルエチルケトン(希釈剤)・・・・・・・・・・・・・・・100重量部 ・ほう酸アルミニウムウィスカ・・・・・・・・・・・・・・・・30vol% 前記工程で作製した多層配線板用材料に、図1(e)に
示すように、炭酸ガスインパクトレーザー穴あけ機GS
500(住友重機械工業株式会社製、商品名)により、
エネルギー密度20J/cm2、発振時間1μsec、
発振周波数150Hz、パルス数5ショットの条件で、
レーザ光を照射し、層間接続をとる部分の樹脂を取り除
き、銅箔まで届く直径0.15mmの非貫通穴7をあけ
た多層配線板用材料を作製し、図1(f)に示すよう
に、導電性ペーストを有機フィルム4の上からシリクス
クリーン印刷法で充填し、図1(g)に示すように、有
機フィルム4であるポリエチレンテレフタレートフィル
ムを剥離した。このようにして作製した内層回路基板1
と穴をあけた多層配線板用材料とを、図1(h)に示す
ように、内層回路基板1の回路導体と接着フィルムの回
路導体の位置合わせを行い、熱硬化性絶縁樹脂層2とが
接するように重ね、170℃で、90分間、2.5MP
aの圧力で、加熱加圧して、図1(i)に示すように、
積層一体化した。この条件によって、樹脂フローは、3
mmであった。その後、図1(j)に示すように第2の
銅層のみを、市販のアルカリエッチャントであるAプロ
セス液(メルテックス株式会社製、商品名)でエッチン
グ除去し、さらに、ニッケル−リン合金層302のみを
以下のエッチング液で、エッチング除去し、図1(k)
に示すように、多層プリント配線板を作製した。 (ニッケル−リンエッチング液組成) ・硝酸・・・・・・・・・・・・・・・・・・・・・・・・・・・200g/l ・過酸化水素水(35%)・・・・・・・・・・・・・・・・・・10ml/l ・カルボキシル基を含む有機酸(DL−リンゴ酸)・・・・・・100g/l ・ベンゾトリアゾール・・・・・・・・・・・・・・・・・・・・・・5g/l
EXAMPLE 1 As shown in FIG. 1 (h), an MCL which is a glass cloth-epoxy resin impregnated double-sided copper-clad laminate having a thickness of 0.4 mm was previously prepared.
Using -E-679 (trade name, manufactured by Hitachi Chemical Co., Ltd.), drilling and electroless copper plating were performed, and an inner layer circuit board 1 having through holes 101 was produced by a normal subtraction method. 5 μm thickness as shown in FIG.
First copper layer / 0.2 μm thick nickel-phosphorus alloy layer /
An etching resist is formed on the surface of the first copper layer of the composite metal foil 3 made of the second copper layer having a thickness of 15 μm by a normal subtraction method, and as shown in FIG. A conductive liquid 31 was formed using an A process liquid (trade name, manufactured by Meltex Co., Ltd.), the etching resist was peeled off with a 3 wt% sodium hydroxide aqueous solution, and as shown in FIG. A thermosetting insulating resin varnish having the following composition is applied to the surface of the copper layer 1 with a knife coater, dried at 150 ° C. for 10 minutes, and semi-cured to obtain a copper foil having a thermosetting insulating resin 2 having a thickness of 50 μm. As shown in FIG. 1 (d), a 15 μm-thick polyethylene terephthalate film as a peelable organic film 4 was roll-laminated as shown in FIG. 1 (d). To prepare a multi-layer wiring board materials that are bonded together with. (Composition of thermosetting insulating resin varnish) Bisphenol A novolak type epoxy resin 100 parts by weight (Epoxy equivalent: 200) Bisphenol A novolak resin 60 parts by weight (hydroxyl equivalent: 106) 2-ethyl-4-methylimidazole (curing agent) 0.5 parts by weight Methyl ethyl ketone (diluent) ········ 100 parts by weight · Aluminum borate whisker ······ 30 vol% e) As shown in carbon dioxide impact laser drilling machine GS
500 (manufactured by Sumitomo Heavy Industries, Ltd., trade name)
Energy density 20 J / cm 2 , oscillation time 1 μsec,
Under the conditions of an oscillation frequency of 150 Hz and a pulse number of 5 shots,
By irradiating a laser beam to remove the resin at the part where the interlayer connection is made, a material for a multilayer wiring board having a non-through hole 7 with a diameter of 0.15 mm reaching the copper foil is produced, as shown in FIG. 1 (f). Then, a conductive paste was filled from above the organic film 4 by a silk screen printing method, and the polyethylene terephthalate film as the organic film 4 was peeled off as shown in FIG. Inner layer circuit board 1 produced in this manner
1H, the circuit conductors of the inner circuit board 1 and the circuit conductors of the adhesive film are aligned with each other, as shown in FIG. Are placed in contact with each other, and at 170 ° C. for 90 minutes, 2.5MP
Heating and pressurizing at the pressure of a, as shown in FIG.
Laminated and integrated. Under these conditions, the resin flow becomes 3
mm. Thereafter, as shown in FIG. 1 (j), only the second copper layer was etched away with a commercially available alkaline etchant A process liquid (trade name, manufactured by Meltex Co., Ltd.). Only 302 was removed by etching with the following etching solution, and FIG.
As shown in (1), a multilayer printed wiring board was produced. (Nickel-phosphorus etching solution composition) ・ Nitric acid ・ ・ ・ ・ ・ ・ ・ ・ 200g / l ・ Hydrogen peroxide solution (35%) ・·········· 10 ml / l ・ Organic acid containing carboxyl group (DL-malic acid) ··· 100 g / l · Benzotriazole ··· ... 5 g / l

【0039】実施例2 熱硬化性絶縁樹脂ワニスに対して、10vol%のほう
酸アルミニウムウィスカを混合、攪拌した以外は、全て
実施例1と同様に行った。レーザ穴あけ条件は、炭酸ガ
スレーザで、エネルギー密度20J/cm2、発振時間
1μsec、発振周波数150Hz、パルス数3であっ
た。
Example 2 The same procedure as in Example 1 was carried out except that 10 vol% of aluminum borate whiskers were mixed and stirred with the thermosetting insulating resin varnish. Laser drilling conditions were a carbon dioxide gas laser with an energy density of 20 J / cm 2 , an oscillation time of 1 μsec, an oscillation frequency of 150 Hz, and a pulse number of 3.

【0040】実施例3 熱硬化性絶縁樹脂ワニスに対して、45vol%のほう
酸アルミニウムウィスカを混合、攪拌した以外は、全て
実施例1と同様に行った。レーザ穴あけ条件は、炭酸ガ
スレーザで、エネルギー密度20J/cm2、発振時間
1μsec、発振周波数150Hz、パルス数7であっ
た。
Example 3 The same procedure as in Example 1 was carried out except that 45 vol% of aluminum borate whiskers were mixed and stirred with the thermosetting insulating resin varnish. Laser drilling conditions were a carbon dioxide gas laser with an energy density of 20 J / cm 2 , an oscillation time of 1 μsec, an oscillation frequency of 150 Hz, and a pulse number of 7.

【0041】比較例1 実施例1の接着フィルムに代えて、以下の充填剤を配合
していない熱硬化性ワニスを塗布したものを用いた。 (熱硬化性絶縁樹脂ワニスの組成) ・ビスフェノールAノボラック型エポキシ樹脂・・・・・・・・・100重量部 (エポキシ当量:200) ・ビスフェノールAノボラック樹脂・・・・・・・・・・・・・・・60重量部 (水酸基当量:106) ・2−エチル−4−メチルイミダゾール(硬化剤)・・・・・・・0.5重量部 ・メチルエチルケトン(希釈剤)・・・・・・・・・・・・・・・100重量部
Comparative Example 1 Instead of the adhesive film of Example 1, a film coated with a thermosetting varnish not containing the following filler was used. (Composition of thermosetting insulating resin varnish) Bisphenol A novolak type epoxy resin 100 parts by weight (Epoxy equivalent: 200) Bisphenol A novolak resin 60 parts by weight (hydroxyl equivalent: 106) 2-ethyl-4-methylimidazole (curing agent) 0.5 parts by weight Methyl ethyl ketone (diluent) ........... 100 parts by weight

【0042】比較例2 実施例1の接着フィルムに代えて、以下の充填剤を配合
していない熱硬化性絶縁樹脂ワニスをガラスクロス布に
塗布含浸プリプレグを用いて、回路を形成した複合金属
箔の間に仮接着し、実施例1と同様にして多層プリント
配線板を作製した。 (熱硬化性絶縁樹脂ワニスの組成) ・ビスフェノールAノボラック型エポキシ樹脂・・・・・・・・・100重量部 (エポキシ当量:200) ・ビスフェノールAノボラック樹脂・・・・・・・・・・・・・・・60重量部 (水酸基当量:106) ・2−エチル−4−メチルイミダゾール(硬化剤)・・・・・・・0.5重量部 ・メチルエチルケトン(希釈剤)・・・・・・・・・・・・・・・100重量部
Comparative Example 2 A composite metal foil having a circuit formed thereon was prepared by applying a thermosetting insulating resin varnish not containing the following filler to a glass cloth cloth and using an impregnated prepreg instead of the adhesive film of Example 1. And a multilayer printed wiring board was produced in the same manner as in Example 1. (Composition of thermosetting insulating resin varnish) Bisphenol A novolak type epoxy resin 100 parts by weight (Epoxy equivalent: 200) Bisphenol A novolak resin 60 parts by weight (hydroxyl equivalent: 106) 2-ethyl-4-methylimidazole (curing agent) 0.5 parts by weight Methyl ethyl ketone (diluent) ........... 100 parts by weight

【0043】以上のように作製した基板に、以下の試験
を行った。結果を表1に示す。 (試験) ・気相熱衝撃試験 熱衝撃試験器サーマルショックチャンバーTSR−10
3(TABAI製、商品名)を用い−65℃、30分・
125℃、30分の条件を1サイクルとし、接続抵抗の
変化を測定した。接続抵抗の測定には、ヒューレットパ
ッカード製マルチメータ3457Aを用いて測定した。
The following test was performed on the substrate manufactured as described above. Table 1 shows the results. (Test)-Gas phase thermal shock test Thermal shock tester Thermal shock chamber TSR-10
3 (manufactured by TABAI, trade name) at -65 ° C for 30 minutes
One cycle was performed at 125 ° C. for 30 minutes, and the change in connection resistance was measured. The connection resistance was measured using a Hewlett-Packard multimeter 3457A.

【0044】[0044]

【表1】 微細配線形成性 ×:L/S=50μm/50μm 配線形成不可 ○:L/S=50μm/50μm 配線形成可能 ◎:L/S=20μm/20μm 配線形成可能 気相熱衝撃試験 ×:500サイクル以下で導通抵抗変化率10%以上 ○:500サイクル以上、1000サイクル未満で導通
抵抗変化率10%以上 ◎:1000サイクル以上導通抵抗変化率10%未満
[Table 1] Fine wiring formability ×: L / S = 50 μm / 50 μm Wiring not possible ○: L / S = 50 μm / 50 μm Wiring possible ◎: L / S = 20 μm / 20 μm Wiring possible Gas phase thermal shock test ×: 500 cycles or less導 通: Conduction resistance change rate of 10% or more 導 通: 500 cycles or more, but less than 1000 cycles Conduction resistance change rate of 10% or more :: 1000 cycles or more, conduction resistance change rate of less than 10%

【0045】[0045]

【発明の効果】以上に説明したとおり、層間の薄型化、
配線の微細化、BVHの小型化に優れ、接続信頼性に優
れ、生産性に優れた多層プリント配線板及びその製造方
法を提供することができる。
As described above, the thickness between layers can be reduced.
It is possible to provide a multilayer printed wiring board excellent in miniaturization of wiring, miniaturization of BVH, excellent connection reliability, and excellent productivity, and a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(k)は、それぞれ本発明の一実施例
を説明するための各工程を示す断面である。
FIGS. 1A to 1K are cross-sectional views showing respective steps for explaining one embodiment of the present invention.

【図2】(a)〜(d)は、それぞれ本発明の他の実施
例を示す断面図である。
FIGS. 2A to 2D are cross-sectional views showing another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1.内層回路基板 11.スルー
ホール 2.熱硬化性絶縁樹脂層 3.複合金属箔 31.導体パ
ターン 301.第1の銅層 302.ニッ
ケル−リン合金層 303.第2の銅層 4.有機フィルム 7.非貫通穴 71.導電性
ペースト 8.第2の内層回路基板 81.バイア
ホール 9.第3の内層回路基板
1. Inner layer circuit board 11. Through hole 2. 2. Thermosetting insulating resin layer Composite metal foil 31. Conductor pattern 301. First copper layer 302. Nickel-phosphorus alloy layer 303. 3. second copper layer Organic film 7. Non-through hole 71. 7. Conductive paste Second inner circuit board 81. Via hole 9. Third inner layer circuit board

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅野 雅雄 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館研究所内 (72)発明者 有家 茂晴 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館研究所内 (72)発明者 中祖 昭士 茨城県下館市大字小川1500番地 日立化成 工業株式会社下館研究所内 ──────────────────────────────────────────────────の Continuing on the front page (72) Masao Sugano, 1500 Ogawa, Oji, Shimodate, Ibaraki Pref.Hitachi Chemical Industry Co., Ltd. (72) Inventor: Shoji Nakaso, Shimodate, Ibaraki Prefecture 1500 Ogawa, Hitachi Chemical Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】以下の工程をこの順序で行うことを特徴と
するビルドアップ多層プリント配線板の製造方法。 a.樹脂との接着に適した粗さを有すると共に回路とな
る第1の銅層と、全体としての金属層として取り扱いに
十分な強度を有する第2の銅層と、その2層の中間に設
けられたニッケル−リン合金層からなる複合金属箔の、
第1の銅層の不要な箇所のみをエッチング除去して、導
体パターンを形成する工程。 b.複合金属箔の導体パターンの面に、充填剤を配合し
た熱硬化性絶縁樹脂層を形成し、多層配線板用材料とす
る工程。 c.その多層配線板用材料の熱硬化性絶縁樹脂層の表面
に、引き剥がし可能な有機フィルムを設ける工程。 d.多層配線板用材料の有機フィルムの面の側の層間の
電気的接続を行う場所に、レーザーを照射して、導体パ
ターンの表面に到達する非貫通穴をあける工程。 e.その非貫通穴に、導電性ペーストを充填する工程。 f.多層配線板用材料から、有機フィルムを引き剥がす
工程。 g.スルーホールが形成された内層回路基板の表面に、
前記工程fで作製した多層配線板用材料の熱硬化性絶縁
樹脂層が接するように重ね、導電性ペーストと内層回路
基板との接続位置を合わせて、加圧・加熱して積層一体
化する工程。 h.第2の銅層のみを除去する工程。 i.ニッケル−リン合金層のみを除去する工程。
1. A method for manufacturing a build-up multilayer printed wiring board, wherein the following steps are performed in this order. a. A first copper layer having a roughness suitable for adhesion to a resin and serving as a circuit, a second copper layer having a strength sufficient for handling as a whole metal layer, and an intermediate layer provided between the two layers. Of a composite metal foil comprising a nickel-phosphorus alloy layer,
Forming a conductive pattern by etching and removing only unnecessary portions of the first copper layer; b. A step of forming a thermosetting insulating resin layer containing a filler on the surface of the conductor pattern of the composite metal foil to form a material for a multilayer wiring board. c. A step of providing a peelable organic film on the surface of the thermosetting insulating resin layer of the material for the multilayer wiring board. d. A step of irradiating a laser at a place where electrical connection between layers on the side of the organic film of the material for a multilayer wiring board is made to form a non-through hole reaching the surface of the conductive pattern. e. A step of filling the non-through holes with a conductive paste. f. A step of peeling an organic film from a material for a multilayer wiring board. g. On the surface of the inner layer circuit board with the through hole formed,
A step of stacking the thermosetting insulating resin layers of the multilayer wiring board material prepared in the step f so as to be in contact with each other, aligning the connection positions of the conductive paste and the inner layer circuit board, and pressing and heating to laminate and integrate . h. Removing only the second copper layer; i. Removing only the nickel-phosphorus alloy layer;
【請求項2】工程bと工程cに変えて以下の工程を有す
ることを特徴とする、請求項1に記載のビルドアップ多
層プリント配線板の製造方法。 b1.引き剥がし可能な有機フィルムに、充填剤を配合
した熱硬化性絶縁樹脂層を形成して、キャリア付き熱硬
化性絶縁樹脂層とする工程。 c1.そのキャリア付き熱硬化性絶縁樹脂層を、工程a
で作製した複合金属箔の導体パターンの面にラミネート
する工程。
2. The method for producing a build-up multilayer printed wiring board according to claim 1, comprising the following steps instead of the steps b and c. b1. A step of forming a thermosetting insulating resin layer containing a filler on a peelable organic film to form a thermosetting insulating resin layer with a carrier. c1. The thermosetting insulating resin layer with the carrier is formed in step a
Laminating on the surface of the conductor pattern of the composite metal foil prepared in the above.
【請求項3】複合金属箔の導体パターン面に形成する熱
硬化性絶縁樹脂に配合する充填剤が、電気絶縁性セラミ
ック系ウィスカであることを特徴とする請求項1または
2に記載のビルドアップ多層プリント配線板の製造方
法。
3. The build-up according to claim 1, wherein the filler mixed with the thermosetting insulating resin formed on the conductor pattern surface of the composite metal foil is an electrically insulating ceramic whisker. A method for manufacturing a multilayer printed wiring board.
【請求項4】電気絶縁性セラミック系ウィスカの配合量
が、5〜50vol%であることを特徴とする請求項3
に記載のビルドアップ多層プリント配線板の製造方法。
4. The composition according to claim 3, wherein the amount of the electrically insulating ceramic whisker is 5 to 50 vol%.
3. The method for producing a build-up multilayer printed wiring board according to item 1.
【請求項5】工程iまでで作製した多層プリント配線板
を第2の内層回路基板として、更に工程aからiまでの
工程を、必要回数繰り返してビルドアップ多層プリント
配線板を製造する工程を有することを特徴とする請求項
1〜4のうちいずれかに記載のビルドアップ多層プリン
ト配線板の製造方法。
5. A step of manufacturing a build-up multilayer printed wiring board by repeating the steps a to i as many times as necessary using the multilayer printed wiring board manufactured up to step i as a second inner layer circuit board. The method for manufacturing a build-up multilayer printed wiring board according to any one of claims 1 to 4, wherein
【請求項6】第2の内層回路基板の接続を行う箇所にレ
ーザ光を照射して、内層回路基板に到達するバイアホー
ルを形成し、その表面にめっきを行って必要な形状の回
路導体を形成したものを第3の内層回路基板として、更
に工程aからiまでの工程を、必要回数繰り返してビル
ドアップ多層プリント配線板を製造する工程を有するこ
とを特徴とする請求項1〜4のうちいずれかに記載のビ
ルドアップ多層プリント配線板の製造方法。
6. A via hole reaching the inner circuit board is formed by irradiating a laser beam to a portion where the second inner circuit board is to be connected, and plating is performed on the surface to form a circuit conductor having a required shape. 5. The method according to claim 1, further comprising the step of manufacturing the build-up multilayer printed wiring board by repeating the steps a to i as many times as necessary by using the formed one as a third inner-layer circuit board. The method for producing a build-up multilayer printed wiring board according to any one of the above.
JP6183698A 1998-03-13 1998-03-13 Manufacturing method of build-up multilayer printed wiring board Expired - Fee Related JP4055026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6183698A JP4055026B2 (en) 1998-03-13 1998-03-13 Manufacturing method of build-up multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6183698A JP4055026B2 (en) 1998-03-13 1998-03-13 Manufacturing method of build-up multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JPH11261219A true JPH11261219A (en) 1999-09-24
JP4055026B2 JP4055026B2 (en) 2008-03-05

Family

ID=13182588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6183698A Expired - Fee Related JP4055026B2 (en) 1998-03-13 1998-03-13 Manufacturing method of build-up multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP4055026B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005605A1 (en) * 2000-07-07 2002-01-17 Mitsui Mining & Smelting Co.,Ltd. Carrier-foiled copper foil circuit, printed circuit board manufacturing method using the circuit, and printed circuit board
WO2002005604A1 (en) * 2000-07-07 2002-01-17 Mitsui Mining & Smelting Co.,Ltd. Carrier-foiled composite copper foil, method for manufacturing printed circuit board with resistance circuit, and printed circuit board having resistance circuit
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2008135530A (en) * 2006-11-28 2008-06-12 Kyocera Corp Wiring substrate, and manufacturing method thereof
JP2010080568A (en) * 2008-09-25 2010-04-08 Panasonic Electric Works Co Ltd Printed wiring board manufacturing method
KR101241690B1 (en) * 2006-11-17 2013-03-08 엘지이노텍 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871396B2 (en) 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6936774B2 (en) 2000-02-09 2005-08-30 Matsushita Electric Industrial Co., Ltd. Wiring substrate produced by transfer material method
US7888789B2 (en) 2000-02-09 2011-02-15 Panasonic Corporation Transfer material used for producing a wiring substrate
WO2002005605A1 (en) * 2000-07-07 2002-01-17 Mitsui Mining & Smelting Co.,Ltd. Carrier-foiled copper foil circuit, printed circuit board manufacturing method using the circuit, and printed circuit board
WO2002005604A1 (en) * 2000-07-07 2002-01-17 Mitsui Mining & Smelting Co.,Ltd. Carrier-foiled composite copper foil, method for manufacturing printed circuit board with resistance circuit, and printed circuit board having resistance circuit
EP1229769A1 (en) * 2000-07-07 2002-08-07 Mitsui Mining & Smelting Co., Ltd. Carrier-foiled copper foil circuit, printed circuit board manufacturing method using the circuit, and printed circuit board
EP1229769A4 (en) * 2000-07-07 2005-07-20 Mitsui Mining & Smelting Co Carrier-foiled copper foil circuit, printed circuit board manufacturing method using the circuit, and printed circuit board
KR101241690B1 (en) * 2006-11-17 2013-03-08 엘지이노텍 주식회사 Method for manufacturing printed circuit board and printed circuit board manufactured by the same
JP2008135530A (en) * 2006-11-28 2008-06-12 Kyocera Corp Wiring substrate, and manufacturing method thereof
JP2010080568A (en) * 2008-09-25 2010-04-08 Panasonic Electric Works Co Ltd Printed wiring board manufacturing method

Also Published As

Publication number Publication date
JP4055026B2 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
US5879568A (en) Process for producing multilayer printed circuit board for wire bonding
JP5816239B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
KR101807901B1 (en) Resin composition, cured resin product, wiring board, and manufacturing method for wiring board
JP4055026B2 (en) Manufacturing method of build-up multilayer printed wiring board
JPH11177237A (en) Build-up multilayer printed wiring board and manufacture thereof
JP2005251895A (en) Multilayer wiring board and its manufacturing method
JP4370490B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
JP4892171B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board
JP3865083B2 (en) Manufacturing method of multilayer printed wiring board
JPH11204942A (en) Manufacture of multilayer wiring board
JP3865088B2 (en) Manufacturing method of multilayer printed wiring board for wire bonding
JP3944801B2 (en) Manufacturing method of semiconductor mounting substrate
JP3944802B2 (en) Manufacturing method of semiconductor mounting substrate
JP4225009B2 (en) Multilayer wiring board manufacturing method and multilayer wiring board using the same
JP4545866B2 (en) Method for manufacturing circuit board for multilayer printed wiring board
JP4478844B2 (en) Printed wiring board manufacturing method and printed wiring board manufactured by the method
JP4301152B2 (en) Via hole forming metal clad laminate and through hole forming unclad plate
JP4545865B2 (en) Method for manufacturing circuit board for multilayer printed wiring board
JP2001119150A (en) Material for build-up wiring board and method for producing printed wiring board using it
JP2001111233A (en) Flip-chip mounting high-density multilayer printed interconnection board
JP2001111235A (en) Method of manufacturing flip-chip mounting high-density multilayer printed interconnection board
JP2001223469A (en) Buildup wiring board and its manufacturing method
JP2002290036A (en) Method of manufacturing wiring board
JP3978846B2 (en) Manufacturing method of semiconductor mounting substrate
JP3852495B2 (en) Multilayer wiring board manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Effective date: 20070510

Free format text: JAPANESE INTERMEDIATE CODE: A131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071115

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071128

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101221

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20101221

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20111221

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20131221

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees