KR101950097B1 - 문턱전압이 조절 가능한 트랜지스터 - Google Patents
문턱전압이 조절 가능한 트랜지스터 Download PDFInfo
- Publication number
- KR101950097B1 KR101950097B1 KR1020170103882A KR20170103882A KR101950097B1 KR 101950097 B1 KR101950097 B1 KR 101950097B1 KR 1020170103882 A KR1020170103882 A KR 1020170103882A KR 20170103882 A KR20170103882 A KR 20170103882A KR 101950097 B1 KR101950097 B1 KR 101950097B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- switching
- threshold voltage
- switching layer
- thickness
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 5
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
Ag/Si:H 기반 스위칭 소자의 Si:H로 구성된 스위칭층 두께를 조절하고 MOSFET의 드레인 전극과 직렬로 연결하여 문턱 전압 조절이 가능한 트랜지스터 를 제공한다. 제공되는 문턱전압 조절이 가능한 트랜지스터는 Ag/Si:H 기반 스위칭 소자를 포함하여 빠른 확산도를 가지기 때문에 급격한 전류 변화가 가능하므로 누설 전류를 방지할 수 있다.
Description
본 발명은 문턱전압이 조절되는 트랜지스터에 관한 것으로, 더욱 상세하게는 Ag/Si:H 기반의 스위칭소자를 포함하고 Si:H로 구성된 스위칭층의 두께를 조절하여 다양한 문턱전압을 갖는 트랜지스터에 관한 것이다.
금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide semiconductor field-effect transistor, MOSFET)에 있어서, 트랜지스터의 성능을 향상시키기 위해서 반도체 소자의 크기를 감소시키는 기술 개발에 대한 연구가 지속적으로 이루어지고 있다.
하지만, 이러한 반도체 소자의 축소화는 단채널 효과를 심화시키고 누설 전류(leakage current)의 증가 및 미세 공정의 어려움 등의 문제점이 있다.
이러한 문제점을 해결하기 위해서 다양한 종류의 문턱 전압 기울기를 가지는 트랜지스터가 연구되고 있다.
이러한 MOSFET의 일예로써, TFET(tunnel FET), I-MOS(impact ionization MOS), Phase-FET(phase-transition FET)등이 있다.
I-MOS는 가파른 문턱 전압 이하 기울기가 5mV/dec의 값을 가지나, 높은 드레인 전압이 요구된다. 최근에 VO2를 기반으로 한 Phase-FET에 대한 연구가 보고된 바 있다. VO2를 기반으로 한 Phase-FET의 가파른 문턱 전압 이하 기울기는 8mV/dec정도로 낮은 수치를 보이나, I-MOS와 마찬가지로 높은 드레인 전압이 요구되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 문턱전압이 조절되는 트랜지스터를 제공하는데 있다.
발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 측면은 스위칭 소자; 및 상기 스위칭 소자와 직렬로 연결되는 MOSFET을 포함하고, 상기 스위칭 소자는 하부전극, 스위칭층, 상부전극이 차례로 적층되어 형성된 것인 문턱전압이 조절되는 트랜지스터를 제공할 수 있다.
상기 스위칭층은 Si:H 기반인 것인 문턱전압이 조절되는 트랜지스터를 포함할 수 있다.
상기 스위칭층은 두께 4nm 내지 8nm인 것인 문턱전압이 조절되는 트랜지스터를 제공할 수 있다.
상기 하부전극은 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), TiN 및 WN 중에서 하나 이상을 포함하는 것인 문턱전압이 조절되는 트랜지스터를 포함할 수 있다.
상기 상부전극은 은(Ag) 또는 구리(Cu)인 것인 문턱전압이 조절되는 트랜지스터를 제공할 수 있다.
상기 MOSFET는 게이트 전극, 게이트 인슐레이터, 채널층, 소스 전극 및 드레인전극을 포함하는 것인 문턱전압이 조절되는 트랜지스터를 포함할 수 있다.
상기 스위칭 소자가 직렬로 연결된 MOSFET는 0.25V에서 온/오프 비가 107로 수행되는 것인 문턱전압이 조절되는 트랜지스터를 제공할 수 있다.
상술한 바와 같이 본 발명에 따른 문턱 전압이 조절되는 트랜지스터는 Ag/Si:H 기반 스위칭 소자를 포함하고 Si:H로 구성된 스위칭층 두께를 조절하고 MOSFET의 드레인 전극과 직렬로 연결하여 급격한 전류 변화가 가능하여 트랜지스트의 누설 전류를 방지할 수 있다.
또한, 낮은 전압에서도 온 오프(ION/IOFF)비가 107으로 높아 전기적 특성이 향상된 트랜지스터를 구현할 수 있다.
다만, 발명의 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 문턱 전압이 조절되는 트랜지스터를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 문턱 전압이 조절되는 트랜지스터의 반응 메커니즘을 설명하기 위해 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 트랜지스터의 온상태 및 오프상태에서 전류-전압(I-V) 특성 그래프를 나타낸 도면이다.
도 4는 본 발명의 제조예 1 내지 제조예 3에 따른 스위칭층의 두께를 조절함에 따른 전압 및 저항 변화를 나타낸 그래프이다.
도 5는 본 발명의 제조에 1 내지 제조예 3에 따른 트랜지스터의 전기적 특성을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 문턱 전압이 조절되는 트랜지스터의 반응 메커니즘을 설명하기 위해 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 트랜지스터의 온상태 및 오프상태에서 전류-전압(I-V) 특성 그래프를 나타낸 도면이다.
도 4는 본 발명의 제조예 1 내지 제조예 3에 따른 스위칭층의 두께를 조절함에 따른 전압 및 저항 변화를 나타낸 그래프이다.
도 5는 본 발명의 제조에 1 내지 제조예 3에 따른 트랜지스터의 전기적 특성을 나타낸 도면이다.
이하 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등을 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 문턱 전압이 조절되는 트랜지스터를 나타낸 단면도이다.
도 1을 참조하면, 스위칭 소자 및 상기 스위칭 소자와 직렬로 연결되는 MOSFET를 포함하는 트랜지스터를 도시화한 단면도가 개시된다.
스위칭 소자(100)는 하부전극(101), 스위칭층(103), 상부전극(103)이 하부에서부터 차례로 적층된 것일 수 있다. 하부전극(101)은 금속 또는 비활성 금속을 포함할 수 있다. 구체적으로 하부전극(101)은 백금(Pt), 금(Au), 은(Ag) 또는 텅스텐(W)일 수 있으며, 상기 비활성 금속은 비활성 합금인 TiN 또는 WN 일 수 있다.
스위칭층(103)은 수소가 도핑된 무정형 실리콘(Si:H)으로 구성될 수 있다. 또한, 상기 스위칭층(103)은 하부전극(101)상에 화학 기상 증착법, 플라즈마 기상 증착 성장법 또는 스퍼터링법을 사용하여 20nm 내지 100nm 구체적으로 1nm 내지 10nm 더 구체적으로 4nm 내지 8nm의 두께로 형성될 수 있다.
상부전극(103)은 백금(Pt), 금(Au), 은(Ag), 텅스텐(W) TiN 및 WN 중에서 어느하나 이상을 포함한 것일 수 있다. 바람직하게는, 상기 상부전극(103)은 은(Ag)인 것이 바람직하다.
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)는 금속 산화물 반도체 전계 효과 트랜지스터를 함축한 것이다.
상기 MOSFET는 게이트 전극, 상기 게이트 전극 표면 상부에 위치하는 게이트 인슐레이터, 채널층, 상기 게이트 인슐레이터 및 채널층을 사이에 두고 서로 이격되어 배치되는 소스 전극과 드레인 전극을 포함하되, 상기 드레인 전극에 스위칭 소자(100)가 연결되고, 상기 스위칭 소자(100)는, 상기 드레인 전극에 연결된 하부전극(101), 스위칭층(103), 및 상부전극(105)이 하부부터 차례로 적층되어 위치할 수 있다. MOSFET를 형성하는 공정으로는 물리 기상 증착법, 화학 기상 증착법 또는 원자층 증착법을 사용하여 수행할 수 있다.
도 2는 본 발명의 일 실시예에 따른 문턱 전압이 조절되는 트랜지스터의 반응 메커니즘을 설명하기 위해 나타낸 도면이다.
도 2를 참조하면, 문턱 전압이 조절되는 트랜지스터의 턴온 상태 및 턴 오프상태를 설명하기 위한 단면도가 개시된다.
스위칭 소자(100)에 문턱 전압(Vth)보다 큰 전압을 인가하면, 스위칭층(103)이 온 상태가 되어 상기 스위칭층(103) 내에 전도성 필라멘트가 형성됨으로써, 저저항 상태가 구현될 수 있다. 즉, 스위칭층(103)은 도전체의 특성을 가질 수 있다. 또한, 상기 스위칭 소자(100)에 문턱 전압(Vth)보다 작은 전압을 인가하면, 스위칭층(103)내에 이온화반응(ionization)이 진행되면서, 전도성 필라멘트의 자발적 분해(spontaneously rupture)가 이루어져, 상기 스위칭층(103)은 높은 저항값을 가지는 부도체의 특성을 가질 수 있다. 따라서, 양 전극 사이에 인가되는 전압에 따라 상기 스위칭층(103)은 온 상태가 되거나 오프 상태가 된다. 상기 스위칭층(103)은 전도성 금속 필라멘트와 주변 산화물 격자 사이의 상호작용에 의하여 높은 동작 전류에서도 문턱 스위칭 특성을 나타내는 것일 수 있다. 또한, 상기 스위칭층(103)은 두께에 따라 전도성 금속 필라멘트의 확산 속도 및 주변 산화물 격자 사이의 상호작용 속도를 제어할 수 있어 문턱 스위칭 특성을 조절할 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<제조예 1: 두께 4nm의 스위칭층을 포함하는 스위칭 소자>
Pt 전극 및 Ag 전극 사이에 두께 4nm 스위칭층이 증착된다. Pt 전극, Ag 전극 및 스위칭층은 스퍼터링을 통해 증착되었다. 스위칭층은 스퍼터링 공정 중에 Ar+H2(30 sccm + 1.5 sccm)가스를 주입하여 두께 4nm의 a-Si:H 스위칭층을 포함함하는 스위칭 소자를 제조했다.
<제조예 2>
두께 6nm의 스위칭층을 제조한 것을 제외하고는 제조예 1과 동일한 제조방법을 사용하여 스위칭 소자를 제조했다.
<제조예 3>
두께 8nm의 스위칭층을 제조한 것을 제외하고는 제조예 1과 동일한 제조방법을 사용하여 스위칭 소자를 제조했다.
도 3은 본 발명의 일 실시예에 따른 트랜지스터의 온상태 및 오프상태에서 전류-전압(I-V) 특성 그래프를 나타낸 도면이다.
도 3을 참조하면, 10uA 전류에서의 전류-전압 특성 그래프가 개시된다. 0.8V로 임계 전압이라고 불리는 전압보다 높은 전압 바이어스가 인가되면서 초기의 10uA 전류가 갑자기 오르며 온 상태로 전환된 것을 확인할 수 있다. 하지만, 적용된 바이어스가 0.4V인 홀드 전압으로 다시 감소되면서 오프 상태로 되돌아 가는 것을 확인할 수 있다.
도 4는 본 발명의 제조예 1 내지 제조예 3에 따른 스위칭층의 두께를 조절함에 따른 전압 및 저항 변화를 나타낸 그래프이다.
도 4를 참조하면, 제조예 1은 두께 4nm의 스위칭층을 갖는 트랜지스터, 제조예 2는 두께 6nm의 스위칭층을 갖는 트랜지스터, 제조예 3은 두께 8nm의 스위칭층을 갖는 트랜지스터의 두께 변화에 따른 전압 및 저항 변화되는 것을 확인할 수 있다. 스위칭층의 Si 두께가 감소함에 따라 드레인 전압이 낮아지는 것을 확인할 수 있다. 스위칭층의 두께에 따라 저항의 차이를 나타내지만, 두께를 조절함에도 트랜지스터의 저항은 발생되는 것을 알 수 있다.
도 5는 본 발명의 제조예 1 내지 제조예 3에 따른 트랜지스터의 전기적 특성을 나타낸 도면이다.
도 5를 참조하면, (a)는 스위칭층 두께가 상이한 트랜지스터를 도식화하여 나타낸 도면이며, (b)는 스위칭층 두께를 조절함에 따른 트랜지스터의 전기적 특성을 분석한 그래프이며, 스위칭층의 두께를 조절함에 따라 이를 포함하는 트랜지스터는 다양한 게이트 전압을 갖을 수 있으며, IDS값이 변화하는 것을 확인할 수 있다. 따라서, Ag/Si:H 기반 스위칭 소자의 Si:H로 구성된 스위칭층 두께를 조절하고 MOSFET의 드레인 전극과 직렬로 연결하여 문턱 전압 조절이 가능한 트랜지스터를 구현할 수 있다. 문턱전압 조절이 가능한 트랜지스터는 빠른 확산도를 가지기 때문에 급격한 전류 변화가 가능하므로 누설 전류를 방지할 수 있다.
Claims (7)
- 스위칭 소자; 및
상기 스위칭 소자와 직렬로 연결되는 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)를 포함하고,
상기 스위칭 소자는 하부전극, 스위칭층, 상부전극이 차례로 적층되어 형성되며,
상기 스위칭층은 수소가 도핑된 무정형 실리콘(Si:H)으로 구성되고,
상기 스위칭층의 두께를 조절함으로써 문턱전압이 조절되는 트랜지스터. - 삭제
- 제1항에 있어서, 상기 스위칭층의 두께는 4nm 내지 8nm인 것인 트랜지스터.
- 제1항에 있어서, 상기 하부전극은 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), TiN 및 WN 중에서 하나 이상을 포함하는 것인 트랜지스터.
- 제1항에 있어서, 상기 상부전극은 은(Ag) 또는 구리(Cu)인 것인 트랜지스터.
- 제1항에 있어서, 상기 MOSFET는 게이트 전극, 게이트 인슐레이터, 채널층, 소스 전극 및 드레인 전극을 포함하는 것인 트랜지스터.
- 제1항에 있어서, 상기 스위칭 소자가 직렬로 연결된 MOSFET는 0.25V에서 온/오프 비가 107로 수행되는 것인 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170103882A KR101950097B1 (ko) | 2017-08-17 | 2017-08-17 | 문턱전압이 조절 가능한 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170103882A KR101950097B1 (ko) | 2017-08-17 | 2017-08-17 | 문턱전압이 조절 가능한 트랜지스터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101950097B1 true KR101950097B1 (ko) | 2019-02-19 |
Family
ID=65528591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170103882A KR101950097B1 (ko) | 2017-08-17 | 2017-08-17 | 문턱전압이 조절 가능한 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101950097B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220064814A (ko) | 2020-11-12 | 2022-05-19 | 한국과학기술연구원 | 극성 분자 박막을 포함하는 이차원 나노물질 트랜지스터 및 극성 분자 박막을 이용한 이차원 나노물질 트랜지스터의 문턱 전압 제어 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091067A1 (en) * | 2013-09-27 | 2015-04-02 | Ravi Pillarisetty | Hybrid phase field effect transistor |
| WO2017111894A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Fabrication and apparatus of a hybrid phase field effect transistor |
-
2017
- 2017-08-17 KR KR1020170103882A patent/KR101950097B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150091067A1 (en) * | 2013-09-27 | 2015-04-02 | Ravi Pillarisetty | Hybrid phase field effect transistor |
| WO2017111894A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Fabrication and apparatus of a hybrid phase field effect transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220064814A (ko) | 2020-11-12 | 2022-05-19 | 한국과학기술연구원 | 극성 분자 박막을 포함하는 이차원 나노물질 트랜지스터 및 극성 분자 박막을 이용한 이차원 나노물질 트랜지스터의 문턱 전압 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10395992B2 (en) | Variable gate lengths for vertical transistors | |
| JP4717855B2 (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| US8193524B2 (en) | Nanoelectronic device | |
| US20030213975A1 (en) | Semiconductor device | |
| KR101810261B1 (ko) | 전계 효과 트랜지스터 | |
| CN1862831A (zh) | 包括金属绝缘体转换材料的晶体管及其制造方法 | |
| US8377812B2 (en) | SiC MOSFETs and self-aligned fabrication methods thereof | |
| JPH0818045A (ja) | 時間依存性絶縁破損を減少させた半導体デバイス | |
| JP2008078526A (ja) | 窒化物半導体装置及びその製造方法 | |
| US8350602B2 (en) | Reconfigurable semiconductor device | |
| JP2001060684A (ja) | 半導体装置 | |
| KR101950097B1 (ko) | 문턱전압이 조절 가능한 트랜지스터 | |
| CN115548120A (zh) | GaN垂直沟槽MOSFET及其制造方法 | |
| US6949797B2 (en) | Semiconductor structure comprising a magnetoresistor | |
| KR101798766B1 (ko) | 가파른 문턱 전압 이하 기울기를 가지는 문턱 스위칭 소자 및 이를 포함하는 금속 산화물 저항 변화 소자 | |
| KR20150047668A (ko) | 트랜지스터 및 그 동작 방법 | |
| KR102071363B1 (ko) | 금속-유전층-반도체 구조가 적용된 무접합 전계효과 트랜지스터 및 그 제조 방법 | |
| KR20180057763A (ko) | 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터 | |
| US20230292532A1 (en) | Semiconductor devices performing threshold switching | |
| JPH05183153A (ja) | 半導体装置 | |
| US20210242337A1 (en) | Barrier structure configured to increase performance of iii-v devices | |
| KR20180045477A (ko) | 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자 | |
| JP3518486B2 (ja) | 半導体装置及びその製造方法 | |
| CN117121162A (zh) | 用于在宽带隙半导体器件上形成欧姆接触的方法和宽带隙半导体器件 | |
| KR20210046526A (ko) | 그래핀과 탄소 나노 튜브 접합에 기반하는 트랜지스터 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |