KR101937781B1

KR101937781B1 - Ｒｆｍｅｍｓ 분리, 직렬 및 션트 dvc, 및 소형 ｍｅｍｓ

Info

Publication number: KR101937781B1
Application number: KR1020147008073A
Authority: KR
Inventors: 로베르토 가디; 리차드 엘. 크닙; 로버르튀스 페트뤼스 반 캄펀; 안나츠 우나무노
Original assignee: 카벤디시 키네틱스, 인크.
Priority date: 2011-09-02
Filing date: 2012-08-31
Publication date: 2019-01-11
Also published as: CN103843090A; US20140300404A1; CN103843090B; KR20140073508A; WO2013033613A3; EP2751818B1; JP6067710B2; EP2751818A2; WO2013033613A2; US9076808B2; JP2014525668A

Abstract

본 발명은 일반적으로 기판 및 구동 회로로부터 RF MEMS 장치를 분리하기 위한 아키텍처, 직렬 및 션트 DVC 다이 아키텍처, 및 고주파수 통신을 위한 소형 MEMS 어레이에 관한 것이다. 반도체 장치는 내부에 복수의 MEMS 장치를 가진 하나 이상의 셀을 가진다. 상기 MEMS 장치는 전기적 바이어스를 풀-업 전극 또는 풀-다운 전극 중의 어느 하나에 인가하여 RF 전극으로부터 제1 거리로 이격된 제1 위치와 상기 RF 전극으로부터 제1 거리와 상이한 제2 거리로 이격된 제2 위치 사이에 상기 MEMS 장치의 스위칭 소자를 이동시킴으로써 작동한다. 상기 풀-업 및/또는 풀-다운 전극은 저항에 결합하여 상기 기판으로부터 상기 MEMS 장치를 분리할 수 있다.

Description

ＲＦＭＥＭＳ 분리, 직렬 및 션트 DVC, 및 소형 ＭＥＭＳ{RF MEMS ISOLATION, SERIES AND SHUNT DVC, AND SMALL MEMS}

본 발명의 구현예는 일반적으로 RF 미세 전자기계 시스템(MEMS) 장치를 기판 및 구동 회로와 분리시키는 아키텍처, 직렬(series) 및 션트(shunt) 디지털 가변 커패시터(DVC) 다이 아키텍처, 및 고주파수 통신용 소형 MEMS 어레이(array)에 관한 것이다.

안테나 및 RF-필터와 같은 RF 회로의 성능을 최적화하기 위해, 가변 커패시터를 사용할 수 있다. 이러한 장치들을 제조함에 있어서 표준 상보 금속 옥사이드 반도체 (CMOS) 배치(batch) 프로세스를 사용함으로써, 대량생산이 가능하고 낮은 비용으로 제조를 할 수 있다. 그러나, 패시브(passive) RF 장치를 실리콘상에 집적하는 것은, RF 신호를 손실성 실리콘 기판 및 모놀리식(monolithic) CMOS 활성 회로에 결합시키는 문제로 인해, 일부 어려움이 있다. 이는 전기적 손실과 자기적 손실을 초래하여 커패시터의 유효 Q를 감소시키고, 노이즈/스퓨리어스 장애(noise/spurious disturbs)를 초래해서, 결국 전체 시스템 성능에 부정적인 영향을 끼치게 될 것이다.

그러므로, 당해 분야에서는 동일한 칩상에 CMOS 회로와 함께 집적된 가변 커패시터에 대한 수요가 있다.

본 발명은 일반적으로 기판 및 구동 회로로부터 RF MEMS 장치를 분리하기 위한 아키텍처, 및 직렬 및 션트 DVC 다이 아키텍처, 및 고주파수 통신용 소형 MEMS 어레이에 관한 것이다. 반도체 장치는 내부에 복수의 MEMS 장치를 가진 하나 이상의 셀을 가진다. 상기 MEMS 장치는 전기적 바이어스를 풀-업 전극 또는 풀-다운 전극 중의 어느 하나에 인가하여 RF 전극으로부터 제1 거리로 이격된 제1 위치와 상기 RF 전극으로부터 제1 거리와 상이한 제2 거리로 이격된 제2 위치 사이에 상기 MEMS 장치의 스위칭 소자를 이동시킴으로써 작동한다. 상기 풀-업 및/또는 풀-다운 전극은 저항에 결합하여 상기 기판으로부터 상기 MEMS 장치를 분리할 수 있다.

일 구현예로, 반도체 장치는 기판; 기판 위에 배치된 하나 이상의 셀; 각각의 셀에 배치된 하나 이상의 MEMS 장치; 및 상기 기판과 하나 이상의 셀 사이에 배치된 하나 이상의 저항;을 포함한다.

상술한 특징들을 상세히 이해할 수 있도록, 위에서 간략히 요약한 본 발명을실시예를 통해서 보다 구체적으로 설명할 것이며, 일부 실시예는 첨부 도면에 표현되어 있다. 그러나, 첨부 도면은 본 발명의 대표적인 구현예를 예시할 뿐이므로, 동등한 것으로 인정될 수 있는 다른 구현예들에 대하여 본 발명의 범위를 제한하는 것으로 간주되어서는 안된다.
도 1은 일 구현예에 따른 상기 MEMS 가변 커패시터 장치의 횡단면도이다.
도 2 및 도 3은 Cmax-상태(도 2) 및 Cmin-상태(도 3)의 상기 MEMS 가변 커패시터의 횡단면도이다.
도 4는 상기 가변 MEMS 커패시터의 등가 회로 모델을 도시한 것이다.
도 5는 Cmax-상태(실선) 및 Cmin-상태(점선)의 가변 커패시터 장치에 대한 Q에 대한 주파수(Q vs. frequency)의 관계를 도시한 것이다.
도 6은 기판에 대한 손실을 포함하는 상기 가변 MEMS 커패시터의 등가 회로 모델을 도시한 것이다.
도 7은 접지-차폐부를 가진 가변 커패시터 MEMS 장치의 횡단면을 예시한 것이다.
도 8은 접지-차폐부를 가진 상기 가변 커패시터 장치의 등가 회로 모델을 예시한 것이다.
도 9 및 도 10은 Cmin(도 9) 또는 Cmax(도 10) 중 어느 하나에서 가변 커패시터의 Q 인자로서 도시된 실리콘 손실의 영향을 도시한 것이다.
도 11은 일 구현예에 따른 SOI에 관한 가능한 실시예를 도시한 것이다.
도 12는 CMOS 드라이버를 포함하는 상기 가변 커패시터 장치의 등가 회로 모델을 예시한 것이다.
도 13은 CMOS 드라이버 및 분리 저항을 포함하는 상기 가변 커패시터 장치의 등가 회로 모델을 예시한 것이다.
도 14는 상기 접지 차폐부 아래에 분리 폴리-저항을 가진 MEMS 가변 커패시터의 횡단면도를 예시한 것이다.
도 15는 일 구현예에 따른 다중 MEMS 장치를 보유하는 셀을 예시한 것이다.
도 16은 백-투-백 셀 아키텍처에 기초한 직렬 가변 커패시터를 개략적으로 예시한 것이다.
도 17은 범프 패드의 개수를 줄인 백-투-백 직렬 정전용량을 개략적으로 예시한 것이다.
도 18은 백-투-백 아키텍처에 기초한, 더 큰 사이즈의 직렬 정전용량을 개략적으로 예시한 것이다.
도 19는 일 구현예에 따른 확대된 아키텍처를 개략적으로 예시한 것이다.
도 20은 션트 DVC를 개략적으로 예시한 것이다.
도 21은 또 다른 구현예에 따른 션트 DVC를 개략적으로 예시한 것이다.
도 22 및 도 23은 8개의 MEMS 장치를 개략적으로 예시한 것이다.
도 24는 일 구현예에 따른 DVC를 개략적으로 예시한 것이다.
도 25는 또 다른 구현예에 따른 DVC를 개략적으로 예시한 것이다.
도 26 및 도 27은 다른 구현예에 따른 MEMS 장치를 가진 셀을 개략적으로 예시한 것이다.
도 28은 또 하나의 구현예에 따른 DVC를 개략적으로 예시한 것이다.
도 29는 또 하나의 구현예에 따른 DVC를 개략적으로 예시한 것이다.
이해를 돕기 위해, 도면에서 동일한 소자들을 나타내는 경우에는 가능한 동일한 도면 부호를 사용하였다. 일 구현예에서 개시된 소자들은, 별도로 설명하지 않아도, 다른 구현예에서도 적절히 사용될 수 있다.

본 발명은 동일한 칩상에 CMOS 회로와 함께 집적된 MEMS RF 가변 커패시터 장치를 포함시키기 위한 방법을 제공한다. CMOS 조절 회로 및 실리콘 기판으로부터 RF 스위치를 분리하여 양호한 RF 성능을 보장하기 위한 특별한 조치들이 취해진다.

상기 MEMS 가변 커패시터 장치의 단면이 도 1에 도시되어 있다. 이 장치는 접지부(GND)에 접속되고 밀봉된 캐비티에 동봉되는(enclosed) 이동성 평판으로 구성된다. 이 장치는 RF-전극으로부터 이동성 평판(GND)까지 특정의 정전용량을 가지며, 평판의 위치에 따라 달라진다. 상기 장치는 정전기력을 통해 상기 평판을 바닥까지 끌어내리는 데 사용되는 풀-다운(PD) 제어 전극을 구비하고 있어서(도 2 참조), RF 전극으로부터 GND까지 정전용량을 Cmax까지 증가시킬 수 있다. 상기 장치는 또한 상기 평판을 캐비티 루프까지 끌어올리는 데 사용되는 풀-업(PU) 전극을 가지고(도 3 참조), RF 전극으로부터 GND까지 정전용량을 Cmin까지 감소시키는 결과를 초래한다.

보통 제한된 타겟 주파수 대역폭에서만 정확한, 단순한 모델을 사용하는 접급번에서, RF와 GND 사이의 상기 가변 커패시터는 도 4에 도시한 바와 같이 직렬 RLC 네트워크로 표시할 수 있다. 상기 가변 커패시터 C는 진성 장치(intrinsic device)를 나타낸다. 도체 L은 스위치내로의 액세스 인덕턴스를 나타내며, 저항 R은 스위치에서의 손실을 나타낸다.

상기 액세스 인덕턴스는 통상 고주파수에서만 그 기능을 하며, 해당 주파수 대역에서의 영향은 스위치 토폴로지를 주의 깊게 설계함으로써 최소화할 수 있다. R로 나타낸 스위치에서의 손실은, 스위치 Q=1/ωRC의 품질 인자 Q를 초래한다. 이렇게 R을 정의하는 것은 또한 등가 직렬 저항(Equivalent Series Resistance, ESR)으로도 알려져 있다. Q에 대한 대표적인 목표치는 >100이다. 도 5는 Cmax-상태(점선) 및 Cmin-상태(실선)에서의 가변 커패시터 장치의 Q에 대한 주파수(Q vs. frequency)의 반응을 도시한 것이다. Cmax-상태에서의 커패시터 값이 Cmin-상태에서보다 더 높기 때문에, Cmax-상태에서 Q 인자는 통상 Cmin-상태에서보다 더 높다. 이것은, 장치의 상태가 Cmin으로부터 Cmax까지 변화함에 따라 ESR(R)이 완벽하게 일정하지는 않을 것이란 사실에도 불구하고 그렇다.

상기 MEMS 스위치를 표준 CMOS 실리콘 기판상에 집적(integrate)할 때, 상기 RF-전극을 실리콘 기판에 추가적으로 결합할 것이다. 도 6은 Cp 및 Rsub로 나타낸 기판에 대하여 평행하는 경로를 가진 등가의 회로 모델을 도시하고 있다. 상기 평행하는 경로에 의해 야기된 추가의 손실 때문에, 상기 스위치의 유효 Q는 매우 낮은 수치로 떨어질 수 있다. 이로써 안테나 또는 RF-필터의 성능에 커다란 부정적인 영향이 미칠 것이고, 따라서 피해야만 한다.

Q의 하강을 피하기 위해, 상기 MEMS 가변 커패시터 장치는 도 7에 개략적으로 도시한 바와 같이 상기 MEMS 장치 아래에 접지 차폐부를 부가함으로써, 기판으로부터 차폐시켜야 한다. 접지 차폐부(ground shield)는 칩의 제1 금속화층(M₁)에 구현된다. 추가의 금속화층(M₂... M_n _-1)이 구비됨으로써 MEMS RF 전극층(M_n)사이에 큰 거리가 생성된다. 또한, 추가의 금속화층(M₂... M_n _-1) 및 중간에 촘촘한 간격으로 배치된 접속 바이어스를 사용하여, 커패시터의 양쪽에서 "월"을 구현할 수 있고, 실제로 측면경로(sideways)를 두 기판 및 모놀리식(monolithic) 활성 CMOS 회로와 분리시킬 수 있는 차폐 박스(shielding box)를 생성하게 된다.

상기 접지 차폐부를 가진 상기 MEMS 가변 정전용량 스위치의 등가 회로는 도 8에 도시되어 있다. GND에 대한 RF 전극의 기생성 정전용량(parastic capacitance)은 가변 정전용량과 평행하며, 따라서, 총 정전용량 값을 약간 증가시키나, Q를 낮은 값으로 떨어뜨리지는 않을 것이다.

상기 접지 차폐부는 임의의 금속화 레벨(M₁ ... M_n _-1)에서 구현될 수 있고, 결국 금속 라우팅을 가진 일부 활성 회로는 필요에 따라 상기 MEMS 가변 커패시터 장치 아래에 직접 배치될 수 있다. 그러나, 총 정전용량의 증가를 최소화하기 위해, 접지 차폐부와 DVC 장치 사이의 거리는 큰 것이 바람할 수 있다. 이 거리의 대표적인 값은 5 um 내지 20 um 이다. 따라서, 상기 MEMS 장치하에 접지 차폐부를 사용함으로써, 요구되는 RF 성능을 유지하면서 조절 회로를 보유하는 동일한 실리콘 칩상에서 상기 가변 커패시터의 모놀리식 집적이 이루어질 수 있다.

상기 접지 차폐부에 대한 실시예는, EDA 시뮬레이션 툴을 사용하여 분석하며, 그 결과는 도 9 및 도 10에서 볼 수 있다. 상기 커패시터가 최저값에 있을 때 실리콘 손실의 최대 효과가 발생한다. 도 6의 간단한 등가 모델을 살펴보면, 진성 커패시터(intrinsic capacitor)는 최소값에 있을 때 최고의 임피던스를 제공하여, 기판 평행 경로에서 최대의 RF 전류가 흐르게 한다. 한편, 상기 커패시터가 최고치를 갖는 상태에 있을 때, 최대의 RF 전류가 진성 커패시터 자체에서 흐르고, 실리콘 손실의 상대적인 효과는 더 적다. 두 경우에, 접지 차폐부를 도입하면 Q 인자의 값이, 이상적인 높은 저항 실리콘 기준 케이스까지 거의 완벽하게 회복되고, 기판에 손실이 없다.

상기 MEMS 스위치를 다른 기술을 이용하는 기판 위에 집적시키면, 접지 차폐부를 구현하지 않아도 충분히 낮은 손실(높은 Q 인자)을 제공할 수 있다. 이것은 매우 낮은 최소 정전용량 및/또는 높은 동조비가 요구될 때 유리하다. 상술한 다른 기술을 사용하는 기판으로는, 높은 저항 기판을 가진 실리콘-온-인슐레이터(Silicon-On-Insulator)(SOI), 실리콘-온-사파이어(Silicon-On-Sapphire)(SOS), 실리콘-온-낫띵(Silicon-On-Nothing)(SON) 또는 이에 준하는 것들이 있다. 도 11에는 SOI에 대해 고려할 수 있는 실시예가 도시되어 있다. 활성 실리콘층은 활성 실리콘의 필라(pillar)(엇갈리게 배치(staggered)되거나 정렬된)를 분리하기 위하여 딥 트렌치(deep trench) 분리 패턴을 포함할 것이다. 이것은 MEMS로부터 활성 실리콘에의 정전용량 결합으로 인한 손실을 감소시키는 방법이며; 분리 트렌치는 상기 활성 실리콘내에서 전류의 경로를 깨트려서, 전체 정전용량 범위에 걸쳐 전체 손실을 최소화하고 Q를 유지할 것이다. 따라서, 상기 MEMS 장치하에서 활성 SOI층에 딥 트렌치 분리 패턴을 사용하면, 요구되는 RF 성능을 유지하면서 조절 회로를 보유하는 동일한 SOI 실리콘 칩상에 상기 가변 커패시터의 모놀리식 집적이 이루어질 수 있다.

상기 MEMS RF 장치 및 상기 CMOS 조절 회로의 동시 집적을 가능케 하는 또 다른 특징은, 조절 회로로부터 상기 MEMS RF 장치를 분리하는 방법이다. 상기 제어 전극(PD, PU)과 CMOS 드라이버 회로를 포함하는 상기 MEMS 가변 커패시터 장치에 대한 상세한 회로를 개략적으로 도 12에서 볼 수 있다. 상기 MEMS 가변 커패시터 장치의 다양한 노드(RF, PU, PD, 이동성 평판)는 도 1에서 동일하게 지칭하는 전극에 대응한다.

상기 CMOS 드라이버 회로는 상기 MEMS 장치의 PU 노드 및 PD 노드상에 적합한 전압을 인가하여, 이동성 평판을 끌어올리거나 끌어내림으로써 등가의 정전용량을 노드 RF로부터 GND까지 변화시킨다. 상기 RF 전극으로부터 PD 및 PU 전극(Crf_pd 및 Crf_pu를 통해)에 대한 기생적 정전용량 결합으로 인해, RF 전력의 일부는 실제로 PU 노드 및 PD 노드상에 나타난다.

CMOS는 대부분의 실리콘에 배치되기 때문에, 풀다운 및 풀업 노드에서 상기 CMOS 드라이버의 출력 임피던스는 RF 주파수에서 이상적으로 낮은 옴 임피던스(ohmic impedance)가 아니다. 그러므로, 상기 MEMS 장치의 PD 노드 및 PU 노드상에 나타나는 RF 전력은, 상기 장치의 유효 Q에 부정적인 영향을 끼치는 손실성 실리콘에서 상실된다. 동시에, 상기 PullDown 노드 및 PullUp 노드에서 상기 CMOS 드라이버의 출력에서 생성되는 노이즈는, RF 회로의 노이즈 성능에 부정적인 영향을 미치는 RF 노드 및 PD 노드와 PU 노드에 직접 결합될 수 있다.

상기 부정적인 영향을 피하도록, MEMS PD 및 PU 전극은 도 13에 도시한 바와 같이 고저항 폴리-저항(Rpu, Rpd)을 사용하여 상기 드라이버 회로의 상기 CMOS 드라이빙 노드(PullDown, PullUp)로부터 분리될 수 있다. 상기 MEMS 장치 커패시터(Cpd, Crf, Cpu, Crf_pd, Crf_pu)와 함께 상기 분리 저항은, 필터를 실행시켜서, 상기 CMOS 드라이빙 노드(PullDown, PullUp)로부터 PD 및 PU 노드상의 RF 신호를 분리시킨다. 상기 MEMS 가변 커패시터 장치의 PD 및 PU 노드상에 나타나는 RF 전력은, 이제 커패시터(Cpd, Cpu)를 통해 이동성 평판에 결합한 다음, RFGND로 흐를 것이다. 상기 장치의 Q에는 부정적인 영향이 미치지 않는다.

상기 분리 저항(Rpd, Rpu)의 값은 애플리케이션의 설정된 RF 대역 및 정전용량 크기에 따라 달라질 것이다. 0.7GHz 내지 3.5GHz에 걸치는 표준 통신 대역의 경우, 통상적인 값은 100㏀ 내지 10㏁이다. 최근 이용 가능한 다수의 CMOS 공정에서의 고-저항 비-살리사이드 폴리(hi-resistivity non-salicided poly)에 대해 1 내지 2 ㏀/square의 표준 가용 시트 저항을 사용하여, 상기 저항 범위는 쉽게 구현될 수 있다. 상기 분리 저항 자체는 도 14에 도시된 바와 같이 상기 MEMS 가변 커패시터 장치 바로 아래의 접지-차폐부 아래에 배치될 수 있다.

직렬(series) 및 션트(shunt) DVC 다이 아키텍처와 관련하여, 고주파수 통신에 사용되는 디지털 조절식 가변 커패시터를 실행하기 위한 기존의 해결방안들은 다음과 같이 몇가지 단점이 있다: 디지털 가변 커패시터 풋-프린트(foot-print)에 접속되는 애플리케이션 회로 RF 보드상에 구리선에 의해 첨가된 낮은 직렬 저항 및 인덕턴스를 가지며; 동일한 기본 MEMS 기술로부터 션트 및 직렬 구조의 가변 커패시터를 둘다 실행하며; 크기가 다른 정전용량을, 공유하고 있는 제어 CMOS 섹션과 함께 모듈식으로 실행시키는 가요성 아키텍처를 가진다.

도 1은 2개 값의 커패시터를 실행하는 단일 MEMS 장치의 단면을 개략적으로 도시한 것이다. 정전용량은 RF 전극과 이동성 평판(B 전극) 사이에서 측정된다. 풀 다운(PD) 및 풀 업(PU) 전극은 장치의 정전용량 값을 정의하도록 정전기적 작용을 제공하고 있다.

도 2 및 도 3은 PD 전극에 전압을 인가한 후의 최대 정전용량 상태(도 16)에 있는 MEMS 장치 및 PU 전극에 전압을 인가한 후의 최소 정전용량 상태(도 3)에 있는 MEMS 장치를 도시한 것이다. 상기 MEMS 장치의 크기는 그 최대 정전용량에 의해 정해진다. 상기 RF 전극의 폭은 상기 MEMS 장치 크기에 정비례하고, 그래서 RF 전극이 넓어지면 MEMS 장치 크기가 커질 것이다. MEMS 장치 크기에 대한 대표적인 값은 2 내지 20fF 이다.

도 15는 8개 MEMS 장치로 이루어진 셀의 평면도를 도시한 것이다. 상기 MEMS 장치의 이동성 평판의 평면도는 단순히 상자형태로 도시하였지만, 실제 구조는 여기에서 개시하고 있는 범위를 넘는 다른 특징을 가질 것이다. 인접하는 MEMS 장치들은 서로 분리되거나 연결될 수 있다. 이 실시예에서, 모든 MEMS 장치들의 크기는 동일한데, 왜냐하면 이들에 수직하는 RF 전극이 전체 셀을 가로질러 일정한 폭을 가지기 때문이다. 상기 셀은 Cmin_셀 = Cmin_mems * Nmems 및 Cmax_셀 = Cmax_mems * Nmems로 주어지는 총 정전용량을 가진다. 매우 작은 크기의 MEMS 장치를 제공함으로써, 상기 셀은 상기 MEMS 장치의 정전용량과 동일한 해상도(resolution)를 가진 특정 정전용량 값(최소 또는 최대)을 목표로 설계할 수 있다. 이러한 것은 디지털 가변 커패시터를 설계함에 있어서 매우 가치있는 특징이 되는데, 그 이유는 CMOS 조절 회로와 함께 적절히 셀을 그룹화함으로써 성능이 개선된 구조를 실현할 수 있기 때문이다.

일 실시예로서, 가변 커패시터를 접지부에 션트(shunt)로서 접속시킬 수 있다. 이 실시예를 통해서, 단일 RF 핀 및 하나의 RF 접지부(RFGND) 및 추가의 제어 IO 및 공급 핀를 갖는 단일 포트 장치를 제공할 수 있다. 디지털 가변 커패시터를 형성하는 셀의 아키텍처는, (1) 셀들을 범프 패드에 결합시키는 데 사용되는 라인 금속의 CMOS 후단에서의 인터커넥트 레벨(interconnect level); 및 (2) 애플리케이션 회로를 플립-칩 어셈블리용 다이의 풋프린트에 접속시키는 구리 트레이스(copper trace);에 의해, 여분의 기생 물질(parasitics)을 최소화하는 것을 목표로 한다. 아래의 실시예에서는, 어떻게 구성 셀들의 연결 구조와 패드 배열구조 기생 물질을 최소화하여 최적의 성능에 도달할지를 기술할 것이다.

도 16은 백-투-백 셀 아키텍처에 기초한 직렬 가변 커패시터의 실시예를 개략적으로 도시한 것이다. 핀(RF1) 및 핀(RF2) 사이의 총 정전용량은, 두 개의 두 배 크기의 정전용량을 직렬로 구현함으로서 생성된다. 중앙 노드는, 모든 셀(cell)(B 전극)에서 상기 MEMS 장치의 이동성 평판에 접속된다. 이 중앙 노드는 원하는 애플리케이션 주파수(RF)에 대해 전기적으로 부유(float)하고 있다. 정전기적 작용을 통해 상기 MEMS 장치를 적절히 작동시키기 위하여, 상기 중앙 노드는 DC 접지될 것이다. 애플리케이션의 의도된 RF 대역 및 총 커패시터 크기에 따라, 적절히 정해진 값의 저항을 사용하여, 중앙 "부유" 전극을 접지부에 DC 결합시킨다. 0.7GHz 내지 3.5GHz의 표준 통신 대역의 경우, 그 저항 값은 ㏀ 내지 ㏁의 범위에 놓인다.

도 17은 개수를 줄인 범프 패드를 사용하는 백-투-백 직렬 정전용량의 또 다른 구현예이다. 도 17에는 RF 접지 접속 패드도 도시되어 있는데, 이것은 보드 레벨의 접지판에 잘 접속할 수 있도록 직렬 커패시터의 각각의 측면에 배치되어 있다.

도 18에는 이전의 백-투-백 아키텍처에 기초하여 크기가 더 큰 직렬 정전용량이 도시되어 있다. 크기가 다른 셀(cell)을 사용하여, 영역 점유를 최대화하고 주어진 MEMS 장치 크기마다 최대의 정전용량을 달성한다. 디지털 제어의 비트에 대하여 셀의 할당과 셀의 크기를 조합함으로써, 디지털 가변 커패시터의 전체 정전용량 범위를 통해 일정한 스텝 크기(step size)를 확실하게 달성할 수 있다. 이것은 3 비트의 제어 할당을 설명한다: 비트O: 1x35 cell(셀) = 35 MEMS 장치 = 1xLSB; 비트l : 1x69 cell = 69 MEMS 스위치 = 2xLSB; 비트2: 2x69 cell = 138 MEMS 장치 = 4xLSB; 비트3 = 4 x52 cell + 1 x69 cell = 277 MEMS 장치 = 8xLSB. 이로써, 셀들에서 적절하게 그룹화된 소형 MEMS 정전용량 스위치를 사용하는 것이, 우수한 RF 성능의 원하는 크기의 디지털 가변 커패시터를 생성함에 있어서 어떻게 새로운 핵심 단계가 되는지를 알 수 있다.

도 19에는 동일한 다이(die)상에 집적된 다중 유닛에 기초한 더 큰 총 정전용량을 구현하는 것을 보여주도록, 확대된 아키텍처가 도시되어 있다. 구체적으로는, 3개의 단일 유닛 디지털 정전용량을 병렬로 배치함으로써, 3배 더 큰 정전용량을 생성시킨다. 도시되어 있지 않지만 동일한 다이에 모놀리식으로 집적될 수 있는 CMOS 조절 회로는, 3개 유닛들 사이에서 공유될 것이며, 2진 코드 형식으로 제어 상태에 대하여 필요한 정전용량 값을 생성하는 것을 관리할 것이다.

도 20에는 션트 디지털 가변 커패시터의 실시예가 도시되어 있다. 이 아키텍처는 RFGND 핀에 대해 4개의 범프 패드를 채택함으로써 CMOS 후단 인터커넥트로부터 직렬 인덕턴스를 최소화하는 것을 목표로 한다. 상기 장치는, 범프 패드에 도달하는 보드 레벨의 구리선으로부터 여분의 직렬 인덕턴스 및 저항을 최소화하기 위하여, 다이의 가장자리에 가능한 한 가까이 배치한다. 상기 다이의 윗면(도시하지 않음)은 모놀리식으로 집적된 CMOS 제어 회로 및 범프 패드를 갖도록 되어 있다.

션트 디지털 가변 커패시터에 대한 또 다른 아키텍처가 도 21에 도시되어 있다. 여기서, 2개의 접지 펌프 패드만을 구현하여, GND-RF-GND 접촉에 대해 3개의 인-라인(in-line) 범프를 생성시킨다. 이렇게 하여 얻을 수 있는 이점은, 모든 범프 패드를 다이 가장자리에 매우 가깝게 배치하여, 보드 레벨 구리선의 여분의 직렬 인덕턴스 및 저항을 더욱 최소화시킬 수 있다는 것이다. 전체적인 영역 점유 또한 다이의 크기와 비용의 관점에서 유리하도록 감소된다.

고주파수 통신용 DVC 어레이와 관련하여, 본 발명은 고주파수 통신에 사용되도록 디지털로 조절되는 가변 커패시터를 제공하는 기존의 해결방안이 갖고 있는 몇가지 문제점을 해결하는 것을 목적으로 한다. 여기에서, 오늘날 기술분야에 널리 알려진 문제들에 대한 목록을 열거하면 다음과 같다: 애플리케이션 특정 정전용량 범위(최소 및 최대 정전용량) 및 스텝 크기(두 개의 연속하는 정전용량 값들 사이의 간격)는 기존의 해결방안으로부터는 얻기가 어렵다; 따라서, 애플리케이션 회로 디자인은 커패시터 범위 및 스텝 크기에 맞출 필요가 있기 때문에 차선이다; 고전력을 취급하고 인가된 전력으로 정전용량 값을 변경시킬 수 있는 능력도, 역시 기존의 기술로는 달성하기가 어렵다; 미세 전자기계 시스템 및 솔리드 스테이트 기술에 전형적인 공정 가변성으로 인해, 가변 커패시터의 지정된 정전용량 값에 대한 오차 구간이 넓어지게 되어, 전체 애플리케이션 회로의 디자인은 차선이 된다.

한 가지 기존의 해법은, 제한된 수의 고정 커패시터를 통합 스위칭에 의해 애플리케이션 회로의 안팎에서 스위칭하는 것에 기초한다. 또 다른 기존의 실시예는, 보통 제한된 개수로 공통 기판상에 모두 집적되는 미세 전자기계 (MEMS) 장치에 기초하며, 이는 CMOS 회로에 의해 조절되는 가변 커패시터를 구현한다.

여기에서 개시하고 있는 하나의 구현예는, 다수의 소형 MEMS 장치에 기초하는 디지털 가변 커패시터를 구현하는 것을 기술하는데, 각각의 소형 MEMS 장치는 2-값의 가변 커패시터를 구현하고 있다. 이러한 MEMS 장치의 개수는 디지털 가변 커패시터에서 추구하는 전체적인 스펙(specification)에 따라, 100 내지 수천개이다. 상기 소형 MEMS 장치들은 소정의 개수의 셀들로 그룹화되고, 이렇게 그룹화하는 것은 추구하는 스펙에 따라 달라지는 여러가지 방법으로 수행될 수 있다. 각 셀내에, MEMS 스위치는 크기가 동일할 수도 있고 다를 수도 있어서, 특정 성능의 매개변수를 목표로 할 수 있다. 제어 신호는 또 다른 방식으로 상이한 셀로 라우팅되어, 스텝 크기를 정할수 있고 또한 공정의 가변성의 보상하는 도구를 제공할 수 있다.

라디오 주파수 통신용 디지털 가변 커패시터에 대하여 한 가지 중요한 스펙은, 상기 장치가 여전히 두 정전용량 값들 사이에서 스위칭할 수 있는 인가된 최대 RF 전력이다. 이 매개변수는, 상태를 변화시키는 디지털 가변 커패시터의 능력을 계속 유지하면서 RF 전극에 인가될 수 있는 rms 등가의 ac 전압 또는 최대 DC 전압과 동일한 핫 스위치 전압(VHS)에서 정량된다.

최대 정전용량으로부터 최소 정전용량까지 변화할 수 있는 MEMS 장치의 경우, 현수된 브릿지의 기계적인 복원력은 상기 RF 전극에서 rms 전압에 의해 생성된 정전기력보다 더 커야 한다. 상기 RF 전극이 더 넓을수록 상기 힘은 주어진 RF 전력에 대해 더 커질 것이다. 그러므로, MEMS 장치의 크기와 핫 스위치 전압 사이에는 타협점(trade-off)이 있고, 큰 장치는 낮은 VHS를 갖게 된다.

도 22는 RF 전극의 크기를 조정한 접근법에 따른 셀을 도시하고 있다. MEMS 장치들은 모든 현수된 이동성 평판들이 결합되도록 함께 연결된다. 이 해법의 장점은, 셀마다 큰 총 정전용량을 유지함으로써 핫 스위치 전압을 증가시키는 것이다. 좁은 RF 라인 섹션에 대응하여 크기가 작은 MEMS 장치는, RF rms 전압이 중앙(큰) 장치를 억제하기에 충분히 크더라도, 하방 위치로부터 릴리스되기 시작할 것이다. 가장자리의 장치들이 릴리스함에 따라, 이웃하는 장치에 여분의 복원력이 생성되어, 릴리스하는 것을 돕게 된다. 모든 열에 있는 장치들은, 가장자리로부터 중앙까지 풀림으로써, 일정한 MEMS 장치의 크기에 기초하는 등가의 해법에 비해, 더 큰 유효 핫 스위치 성능을 얻을 수 있다(도 15). 도 22에서, 상기 RF 전극은 상이한 MEMS 장치에 대응하는 테이퍼 형태가 아닌 다중의 폭을 가진다.

똑같은 접근법을, 도 23에 도시한 테이퍼 형태의 RF 전극을 가짐으로써 구현할 수 있다. 전체 디지털 가변 커패시터(full digital variable capacitor)는 애플리케이션 회로 보드에 접속되는 하나 이상의 패드 주위에 소정의 개수의 셀을 그룹화함으로써 구현된다. 이렇게 배열함으로써, 디지털 커패시터에 대해 원하는 스텝 크기의 해상도(resolution)를 얻기 위하여, 셀들의 개수와 크기는 CMOS 제어와 함께 결정될 것이다.

상술한 배열구조에 대한 일례가 도 24에 도시되어 있다. 이 실시예에는, 15개의 동일한 크기의 셀(1 내지 15으로 번호를 매김) 및 2분의 1 크기의 셀(0으로 번호를 매김)이 있다. 절반 크기의 셀은 구현될 수 있는 최소 정전용량 변화를 정의 하였고; 다시 말하면, 최하위 비트(LSB; least significant bit)의 크기를 정의한 것이다. 나머지 15개 셀은 두 개의 연속하는 제어 상태들 사이에서 항상 동일한 스텝 크기를 제공하도록 CMOS에 의해 조절될 수 있다. 이렇게 그룹화하는 실시예는, 2진 가중치 방법(binary weighted approach)인데, 이 경우 셀들은 제어시 비트의 수만큼 많은 셀 그룹 생성하도록, 2 제곱의 스케일링에 따라 그룹지어진다. 2진 가중치 그룹화에 대한 일 실시예는, 주어진 비트에 정적으로 할당된 주어진 셀을 가진다. 예컨대, 비트O: 셀0; 비트l: 셀1; 비트2: 셀2 및 셀3; 비트3: 셀4, 셀5, 셀6 및 셀7; 비트4: 셀8, 셀9, 셀10, 셀11, 셀12, 셀13, 셀14 및 셀15. 2진 가중치 그룹화에 대한 또 다른 실시예는, 사용 조건에 따라, 수명을 개선시키도록 동적으로 셀을 비트에 할당하는 것이다.

도 25에는 작은 LSB 크기를 얻도록 다르게 배열된 구조가 제시되어 있다. 여기에서는, 최소 정전용량이 변화되어, 전체 셀 크기의 8분의 1인 셀이 제공된다. 이렇게 구성함으로써, 디지털 가변 커패시터의 훨씬 더 미세한 해상도(resolution)을 얻을 수 있다. 이렇게 제어하는 예는, 다음과 같이 할당함으로써 7 비트를 제공할 것이다: 비트O: 셀0; 비트l: 셀1; 비트2: 셀2; 비트3: 셀3; 비트4: 셀4 및 셀5; 비트5: 셀6, 셀7, 셀8 및 셀9; 비트6: 셀10, 셀11, 셀12, 셀13, 셀14, 셀15, 셀16 및 셀17.

소형 셀들을 사용하는 또 다른 방법은, 프로세스 가변성 및 보정을 보상하는 것이다. 일 실시예로서, 전술한 디지털 가변 커패시터는 5 비트 해상도이다. 이것은 다음과 같이 할당함으로써 실행된다: 비트O: 셀2; 비트l: 셀3; 비트2: 셀4 및 셀5; 비트3: 셀6, 셀7, 셀8 및 셀9; 비트4: 셀10, 셀11, 셀12, 셀13, 셀14, 셀15, 셀16 및 셀17. 나머지 더 작은 크기의 셀0 및 셀1은 미리 정해진 상태로 설정될 수 있고, 미리 정해진 상태는 CMOS 제어부에 프로그래밍되어, 디지털 커패시터의 최소 및 최대 정전용량이 프로세스 가변성으로 인하여 기술적인 능력을 초월하는 특정 요건을 충족하게 된다.

매우 작은 해상도의 경우, LSB 셀은 상대적으로 적은 개수의 MEMS 장치를 산출할 수 있다. 이것은 수율에 부정적인 영향을 끼칠 수 있다. 도 26 및 도 27에는 셀 크기를 조정하는 또 다른 방법이 제시되어 있다. 도 26은 주어진 크기의 Cmems의 N MEMS 장치로 이루어져 있다. 도 27은 절반 크기의 폭을 갖는 RF 전극으로 인해 절반 크기의 2xN MEMS 장치로 이루어져 있다. 이처럼 중요하게 융통성(flexibility)을 발휘하면, 고해상도 디지털 가변 커패시터 솔루션에 있어서 전체적인 수율을 개선할 것이다.

또 다른 레벨의 융통성은, 크기가 다른 MEMS 장치로 이루어지는 상이한 비트를 갖는 디지털 가변 커패시터를 설계하는 것으로 구성된다. 이에 대해 고려할 수 있는 한가지 실시예가 도 28에 도시되어 있다. 일 실시예에서, 이러한 접근법을 사용하여 상기 RF 전극에 인가된 최대 rms 전압 조건에서, 디지털 커패시터의 핫 스위치 능력을 개선시킬 수 있다. 일 실시예로서, 상기 디지털 커패시터는 소스를 부하에 접속시키는 전송 라인을 횡단하는 션트 구조로 접속된다. 이 조건에서는, 소스로부터 임의의 주어진 가용 전력에 대해, 정전용량 값이 작을 때, RF 전극에서의 rms 전압이 더 크다. 따라서, 더 나쁜 경우의 핫 스위치 시나리오는, 모든 다른 비트들이 이미 최소 정전용량 상태에 있을 때, 최소 비트 (LSB, LSB-1 또는 LSB-2)를 릴리스해야만 하는 경우에, 발생한다. 더 작은 MEMS 장치로 이루어진 셀들을 사용하여 상기 비트들을 구현함으로써, 상기 핫 스위치 능력은 필요시에 더 양호해질 것이다.

동일한 개념으로 다르게 실시하는 것은, 핫 스위치 요건을 취급함에 있어서 영리함을 부가하도록 CMOS에 의존한다. MEMS 디자인은 전체 어레이를 가로질러 변함이 없어서, 수율을 위한 프로세스 매개변수를 최적화하기 위한 안정한 목표를 제공한다. MEMS 영역내에서 상기 RF 전극의 크기는 레그/서스펜션 디자인에 구속된 복원력과 함께, 상이한 셀에 대하여 수정된다. 각각의 셀은 상이한 최대 핫 스위칭 RF RMS 전압을 목표로 할 수 있다. 제어 체계(control scheme)를 통해서, RF 커패시터 판을 가로질러 예상되는 더 나쁜 경우의 RMS 전압에 반비례하는 총 정전용량 값에 따라 셀들의 올바른 그룹을 핫 스위칭하는 것을 관리할 수 있다. 퍼스트 인 퍼스트 아웃(FIFO; First In First Out) 제어 체계가 한가지 접근법이 될 수 있는데, 이 경우 고전압 셀들은 총 정전용량이 증가되어야 할 때 높은 정전용량으로 스위칭되는 최초의 셀들이고, 반면에 총 정전용량이 감소되어야 할 때는 낮은 정전용량으로 다시 스위칭되는 마지막 셀들이다.

도 29에서, 주어진 MEMS 장치 구조에 대해 최대 정전용량을 크게 생성시키고 영역 사용을 최대화하도록, 융통성있게 셀 크기의 구조를 유용하게 사용하는 디지털 커패시터에 대한 실시예를 개략적으로 볼 수 있다. 여기서, 접속 (범프) 패드들 사이의 피치는 제품의 요구사항에 의해 정해지며, 늘어날 수는 없다. 셀의 크기는 두 범프 사이에 구속되어 있는 셀들, 예컨대, 셀 번호 4, 5, 6, 7, 8, 9, 10 및 11로 표시된 셀들의 경우에 더 작을 것이다. 그러나, 나머지 셀들은, 0, 1, 2, 3, 12, 13, 14 및 15로 표시된 셀들에서 처럼 총 정전용량 크기를 증가시키도록 범프 패드들 측면에서 연장할 수 있다. 적절하게 셀의 크기를 설계하고, 또한 필요한 경우 MEMS 장치 크기를 약간만 다르게 하여 사용하고, 나아가 비트로 셀을 그룹화하고 CMOS 디자인에 의해 제어하는 전략을 짜면, 디지털 커패시터의 스텝 크기를 균일하게 할 수 있을 것이다.

셀 크기를 융통성있게 이용하는 또 다른 방법은, 균일하고 똑같은 간격의 표준 값을 넘어서는 특별한 스텝 크기를 사용하는 전략을 실행하는 것이다. 한 예로서, 미세한(fine) 스텝 크기와 함께 크고 거친(coarse) 스텝 크기를 갖는 것이다. 이러한 방법은, 더 작은 크기의 셀들이 미세한 스텝 크기를 제공하는 동시에, 원하는 큰 단계를 제공하는 일부 셀들을 제공함으로써 쉽게 실행할 수 있다. CMOS에 적절히 설계된 코딩 체계를 통해서, 목표로 하는 크고 거친 값으로 신속하게 "점프"하거나 그 값 부근의 정전용량을 미세하게 조정할 수 있을 것이다.

상술한 내용은 본 발명의 실시예들에 대한 것이지만, 본 발명의 다른 실시예 및 추가 실시예를 본 발명의 기본 범위로부터 벗어나지 않는 범위에서 고안할 수 있고, 그 범위는 후술하는 특허청구의 범위에 의해 결정된다.

Claims

기판;
상기 기판 위에 배치된 하나 이상의 셀;
각각의 셀에 배치된 하나 이상의 MEMS 장치; 및
상기 기판과 상기 하나 이상의 셀 사이에 배치된 하나 이상의 저항;을 포함하고,
각각의 셀은 하나 이상의 풀-다운 전극 및 풀-업 전극을 더 포함하고,
상기 하나 이상의 저항은 하나 이상의 상기 풀-다운 전극 및 상기 풀-업 전극에 전기적으로 결합되고,
각각의 셀내에 배치된 RF 전극을 더 포함하며,
각각의 MEMS 장치는 제1 거리로 RF 전극으로부터 이격된 제1 위치 및 상기 제1 거리와 상이한 제2 거리로 상기 RF 전극으로부터 이격된 제2 위치로부터 이동 가능한 스위칭 소자를 포함하고,
상기 하나 이상의 저항은 상기 하나 이상의 MEMS 장치를 상기 기판으로부터 전기적으로 분리시키는 것을 특징으로 하는 반도체 장치.
제1항에 있어서,
하나 이상의 셀의 상기 RF 전극은 셀의 중앙으로부터 셀의 가장자리까지 테이퍼 형태로 되어 있는 것을 특징으로 하는 반도체 장치.
제1항에 있어서,
각각의 셀은 풀-다운 전극 및 풀-업 전극을 포함하며, 제1 저항이 상기 풀-다운 전극에 결합되고, 제2 저항이 상기 풀-업 전극에 결합된 것을 특징으로 하는 반도체 장치.
제1항에 있어서,
각각의 셀은 RF 전극을 포함하는 것을 특징으로 하는 반도체 장치.
기판;
상기 기판 위에 배치된 하나 이상의 셀;
각각의 셀에 배치된 하나 이상의 MEMS 장치; 및
상기 기판과 상기 하나 이상의 셀 사이에 배치된 하나 이상의 저항;을 포함하고,
각각의 셀은 하나 이상의 풀-다운 전극 및 풀-업 전극을 포함하고,
상기 풀-다운 전극에는 제1 저항이 결합되고 상기 풀-업 전극에는 제2 저항이 결합되고,
각각의 셀은 RF 전극을 포함하고,
제1 셀이 제1 크기를 가진 제1 RF 전극을 포함하고, 제2 셀이 상기 제1 크기와 상이한 제2 크기를 가진 제2 RF 전극을 포함하는 것을 특징으로 하는 반도체 장치.
제5항에 있어서,
상기 제1 셀은 제1의 개수의 MEMS 장치를 가지며, 상기 제2 셀은 상기 제1의 개수의 MEMS 장치와 상이한 제2의 개수의 MEMS 장치를 가지는 것을 특징으로 하는 반도체 장치.
기판;
상기 기판 위에 배치된 하나 이상의 셀;
각각의 셀에 배치된 하나 이상의 MEMS 장치; 및
상기 기판과 상기 하나 이상의 셀 사이에 배치된 하나 이상의 저항;을 포함하고,
각각의 셀은 RF 전극을 포함하고,
제1 셀이 제1 크기를 가진 제1 RF 전극을 포함하고, 제2 셀이 제1 크기와 상이한 제2 크기를 가진 제2 RF 전극을 포함하는 것을 특징으로 하는 반도체 장치.
제7항에 있어서,
상기 제1 셀은 제1의 개수의 MEMS 장치를 가지며, 상기 제2 셀은 상기 제1의 개수의 MEMS 장치와 상이한 제2의 개수의 MEMS 장치를 가지는 것을 특징으로 하는 반도체 장치.
제7항에 있어서,
각각의 셀내에 배치된 RF 전극을 더 포함하며, 각각의 MEMS 장치는 상기 RF 전극으로부터 제1 거리로 이격된 제1 위치 및 상기 제1 거리와 상이하게 상기 RF 전극으로부터 제2 거리로 이격된 제2 위치로부터 이동 가능한 스위칭 소자를 포함하는 것을 특징으로 하는 반도체 장치.
제9항에 있어서,
하나 이상의 셀의 상기 RF 전극은 셀의 중앙으로부터 셀의 가장자리까지 테이퍼 형태로 되어 있는 것을 특징으로 하는 반도체 장치.
기판;
상기 기판 위에 배치된 하나 이상의 셀;
각각의 셀에 배치된 하나 이상의 MEMS 장치; 및
상기 기판과 상기 하나 이상의 셀 사이에 배치된 하나 이상의 저항;을 포함하고,
각각의 셀내에 배치된 RF 전극을 더 포함하며,
각각의 MEMS 장치는 상기 RF 전극으로부터 제1 거리만큼 이격된 제1 위치로부터, 및 상기 RF 전극으로부터 상기 제1 거리와 다른 제2 거리만큼 이격된 제2 위치로부터 이동 가능한 스위칭 소자를 포함하고,
하나 이상의 셀의 상기 RF 전극은, 두 개 이상의 상이한 MEMS 장치에 대응하는 두 개 이상의 상이한 폭을 가지는 것을 특징으로 하는 반도체 장치.
제1항에 있어서,
하나 이상의 저항이 폴리-저항을 포함하는 것을 특징으로 하는 반도체 장치.
제1항에 있어서,
상기 기판과 상기 하나 이상의 셀 사이에 배치된 하나 이상의 금속화 층을 더 포함하는 것을 특징으로 하는 반도체 장치.
반도체 장치를 작동하는 방법으로서,
CMOS 구조체 위에 배치된 복수의 셀을 제어하는 단계를 포함하며, 각각의 셀은 내부에 복수의 MEMS 장치 및 RF 전극을 가지며, 상기 복수의 셀 중 제1 셀은 제1의 폭 및 제1 정전용량을 가진 제1 RF 전극을 가지며, 복수의 셀 중 제2 셀은 상기 제1의 폭과 상이한 제2의 폭 및 상기 제1 정전용량과 상이한 제2 정전용량을 가지는 제2 RF 전극을 가지며,
순차적으로 제어하는 단계로서,
상기 제1 셀에 존재하는 스위치를 이동하여 상기 반도체 장치의 총 정전용량을 증가시키고;
상기 제2 셀에 존재하는 스위치를 이동하여 상기 반도체 장치의 총 정전용량을 증가시키고;
상기 제2 셀에 존재하는 스위치를 이동하여 상기 반도체 장치의 총 정전용량을 감소시키며;
상기 제1 셀에 존재하는 스위치를 이동하여 상기 반도체 장치의 총 정전용량을 감소시키는 것을 포함하는 것을 특징으로 하는 반도체 장치를 작동하는 방법.
반도체 장치를 보정하는(calibrating) 방법으로서,
제1 비트 값을 상기 반도체 장치의 제1의 복수의 셀에 할당하는 단계로서, 각각의 셀은 복수의 MEMS 장치 및 RF 전극을 포함하는, 단계; 및
제2 비트 값을 상기 반도체 장치의 하나 이상의 제2 셀에 할당하는 단계로서, 상기 제2 비트 값은 제1 비트 값과 상이하고, 하나 이상의 제2 셀은 각각 상기 제1의 복수의 셀보다 크기가 더 작은, 단계;를 포함하는 것을 특징으로 하는 반도체 장치를 보정하는 방법.
제15항에 있어서,
상기 제1 복수의 셀 중 하나 이상의 셀의 상기 MEMS 장치를 이동시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치를 보정하는 방법.
제15항에 있어서,
상기 반도체 장치에 대해 총 정전용량을 감지하는 단계; 및
상기 제1의 복수의 셀 중의 하나 이상의 셀의 상기 MEMS 장치를 이동시키는 단계;를 더 포함하고, 상기 MEMS 장치를 이동시키는 것은 미리 정해진 주파수에 기초하여 일어나는 것을 특징으로 하는 반도체 장치를 보정하는 방법.
삭제
삭제
삭제
삭제