KR101936226B1 - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101936226B1 KR101936226B1 KR1020170015954A KR20170015954A KR101936226B1 KR 101936226 B1 KR101936226 B1 KR 101936226B1 KR 1020170015954 A KR1020170015954 A KR 1020170015954A KR 20170015954 A KR20170015954 A KR 20170015954A KR 101936226 B1 KR101936226 B1 KR 101936226B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- temperature
- reaction product
- gas
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title abstract description 54
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010926 purge Methods 0.000 claims abstract description 10
- 238000011065 in-situ storage Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 70
- 239000000112 cooling gas Substances 0.000 claims description 38
- 238000001816 cooling Methods 0.000 claims description 17
- 239000012530 fluid Substances 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 45
- 238000000859 sublimation Methods 0.000 description 6
- 230000008022 sublimation Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012809 cooling fluid Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- AJROUILWTHWZFO-UHFFFAOYSA-N [F-].[NH4+].[Si] Chemical compound [F-].[NH4+].[Si] AJROUILWTHWZFO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
반도체 장치의 제조 방법이 제공된다. 반도체 장치의 제조 방법은, 유전막이 형성된 기판을 챔버 내부에 배치된 스테이지 상에 로딩하는 제1 단계, 챔버 내부에 식각 가스를 제공하는 제2 단계, 식각 가스를 이용하여 유전막을 제1 온도에서 반응시켜 반응 생성물을 생성하는 제3 단계, 광원으로부터 제공된 광을 이용하여 유전막의 온도를 제1 온도보다 높은 제2 온도로 가열시켜 반응 생성물을 승화시키는 제4 단계, 챔버 내부에 냉각 가스를 제공하여 유전막의 온도를 제1 온도로 냉각시키는 제5 단계, 챔버 내부에 퍼지 가스를 제공하여 식각 가스 및 승화된 반응 생성물을 제거하는 제6 단계를 포함하되, 하나의 챔버 내에서, 인시츄(in-situ)로 유전막이 미리 정해진 깊이로 식각될 때까지 제2 단계 내지 제6 단계를 반복적으로 수행한다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 반도체 소자들은 논리 데이터를 저장하는 반도체 기억 소자, 논리 데이터를 연산 처리하는 반도체 논리 소자, 및 기억 요소와 논리 요소를 포함하는 하이브리드(hybrid) 반도체 소자 등으로 구분될 수 있다. 전자 산업이 고도로 발전함에 따라, 반도체 소자의 특성들에 대한 요구가 점점 증가되고 있다. 예컨대, 반도체 소자에 대한 고 신뢰성, 고속화 및/또는 다기능화 등에 대하여 요구가 점점 증가되고 있다. 이러한 요구 특성들을 충족시키기 위하여 반도체 소자 내 구조들은 점점 복잡해지고 있으며, 또한, 반도체 소자는 점점 고집적화 되고 있다.
본 발명이 해결하고자 하는 과제는, 냉각 가스를 이용하여 반응 생성물 승화 전후 공정을 저온에서 수행하는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 반응 생성물 승화시킨 후 챔버를 냉각시키는 공정을 하나의 챔버 내에서 인시츄(in-situ)로 수행하는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법은, 유전막이 형성된 기판을 챔버 내부에 배치된 스테이지 상에 로딩하는 제1 단계, 챔버 내부에 식각 가스를 제공하는 제2 단계, 식각 가스를 이용하여 유전막을 제1 온도에서 반응시켜 반응 생성물을 생성하는 제3 단계, 광원으로부터 제공된 광을 이용하여 유전막의 온도를 제1 온도보다 높은 제2 온도로 가열시켜 반응 생성물을 승화시키는 제4 단계, 챔버 내부에 냉각 가스를 제공하여 유전막의 온도를 제1 온도로 냉각시키는 제5 단계, 챔버 내부에 퍼지 가스를 제공하여 식각 가스 및 승화된 반응 생성물을 제거하는 제6 단계를 포함하되, 하나의 챔버 내에서, 인시츄(in-situ)로 유전막이 미리 정해진 깊이로 식각될 때까지 제2 단계 내지 제6 단계를 반복적으로 수행한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법은, 막이 형성된 기판을 챔버 내부에 배치된 스테이지 상에 로딩하는 제1 단계, 챔버 내부에 식각 가스를 제공하는 제2 단계, 식각 가스를 이용하여 막을 제1 온도 및 제1 압력에서 반응시켜 반응 생성물을 생성하는 제3 단계, 챔버 내부의 압력을 제1 압력보다 낮은 제2 압력으로 감압시키고, 광원으로부터 제공된 광을 이용하여 막의 온도를 제1 온도보다 높은 제2 온도로 가열시켜 반응 생성물을 승화시키는 제4 단계, 챔버 내부의 압력을 제1 압력으로 가압시키고, 스테이지에 배치된 냉각기에 냉각된 유체를 제공하여 막의 온도를 제1 온도로 냉각시키는 제5 단계, 챔버 내부에 퍼지 가스를 제공하여 식각 가스 및 승화된 반응 생성물을 제거하는 제6 단계를 포함하되, 하나의 챔버 내에서, 인시츄(in-situ)로 제2 단계 내지 제6 단계를 수행하여 막을 식각한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에 사용되는 챔버의 내부 구조를 개략적으로 도시한 도면이다.
도 2는 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 3은 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에서 시간에 따른 챔버 내부의 온도, 냉각 가스의 유량 및 냉각 가스의 압력을 설명하기 위한 그래프이다.
도 4는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 반도체 장치의 제조 방법에서 광의 파장에 대한 Si의 광 흡수율을 설명하기 위한 그래프이다.
도 5는 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법에 사용되는 챔버의 내부 구조를 개략적으로 도시한 도면이다.
도 6은 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 7은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 8은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 9는 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에서 시간에 따른 챔버 내부의 온도, 냉각 가스의 유량 및 냉각 가스의 압력을 설명하기 위한 그래프이다.
도 2는 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 3은 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에서 시간에 따른 챔버 내부의 온도, 냉각 가스의 유량 및 냉각 가스의 압력을 설명하기 위한 그래프이다.
도 4는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 반도체 장치의 제조 방법에서 광의 파장에 대한 Si의 광 흡수율을 설명하기 위한 그래프이다.
도 5는 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법에 사용되는 챔버의 내부 구조를 개략적으로 도시한 도면이다.
도 6은 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 7은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 8은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 9는 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에서 시간에 따른 챔버 내부의 온도, 냉각 가스의 유량 및 냉각 가스의 압력을 설명하기 위한 그래프이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 4를 참조하여 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 1은 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에 사용되는 챔버의 내부 구조를 개략적으로 도시한 도면이다. 도 2는 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다. 도 3은 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에서 시간에 따른 챔버 내부의 온도, 냉각 가스의 유량 및 냉각 가스의 압력을 설명하기 위한 그래프이다. 도 4는 본 발명의 기술적 사상에 따른 몇몇 실시예에 따른 반도체 장치의 제조 방법에서 광의 파장에 대한 Si의 광 흡수율을 설명하기 위한 그래프이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법(100)은, 막(130)이 형성된 기판(120)을 챔버(10) 내부에 로딩하는 제1 단계(S110)와, 챔버(10) 내부에 식각 가스를 제공하는 제2 단계(S120)와, 식각 가스를 이용하여 반응 생성물을 생성하는 제3 단계(S130)와, 광을 이용하여 반응 생성물을 승화시키는 제4 단계(S140)와, 챔버(10) 내부에 냉각 가스를 제공하여 막(130)을 냉각시키는 제5 단계(S150)와, 챔버(10) 내부에 잔존하는 식각 가스, 잔존하는 냉각 가스 및 승화된 반응 생성물을 제거하는 제6 단계(S160)를 포함한다.
구체적으로, 우선 막(130)이 형성된 기판(120)을 챔버(10) 내부에 배치된 스테이지(110) 상에 로딩시킬 수 있다(S110).
이 경우, 막(130)은 실리콘 산화물 및 실리콘 질화물 중 어느 하나를 포함하는 유전막일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 막(130)은 실리콘 및 금속 중 어느 하나를 포함할 수 있다. 이하에서는 막(130)이 실리콘 산화막을 포함하는 것을 예로 들어 설명한다.
이어서, 식각 가스 공급부(30)를 통해 챔버(10) 내부에 식각 가스가 제공될 수 있다(S120).
이 경우, 식각 가스는 바이어스 파워의 인가 없이 기판(120)에 제공될 수 있다. 즉, 플라즈마화 되지 않은 가스 상태로 챔버(10) 내부에 제공되거나 리모트 플라즈마(remote plasma) 방식으로 챔버(10) 내부에 제공될 수 있다.
플라즈마화 되지 않은 가스 상태로 제공된 식각 가스는 챔버(10) 내부에서도 소스 파워를 인가하여 플라즈마화 하지 않을 수 있다. 리모트 플라즈마 방식으로 챔버(10) 내부에 식각 가스가 제공되는 경우, 기판(120)에 충돌하는 이온 에너지 조절을 위한 바이어스 파워를 인가하지 않고 식각 공정이 진행될 수 있다.
식각 가스가 플라즈마화 되지 않은 가스 상태로 챔버(10) 내부에 제공되는 경우, 식각 가스는 HF 및 NH3를 포함할 수 있다. 식각 가스가 리모트 플라즈마 방식으로 챔버(10) 내부에 제공되는 경우, 식각 가스는 NF3 및 NH3, HF, 및 H2 중 적어도 둘 이 상을 포함할 수 있다. 이 경우, 식각 가스는 NF3 및 NH3, NF2 및 H2, 또는 NH3 및 HF의 조합일 수 있다. 리모트 플라즈마 방식의 경우, 식각 가스 및 그 외의 가스가 함께 플라즈마화 되어 챔버(10) 내부로 제공되거나, 식각 가스는 플라즈마화 되고 그 외의 가스는 플라즈마화 되지 않은 가스 상태로 챔버(10) 내부에 제공될 수 있다.
이어서, 챔버(10) 내부로 제공된 식각 가스는 막(130)과 반응하여 반응 생성물을 생성할 수 있다(S130).
구체적으로, 챔버(10) 내부로 제공된 식각 가스는 식각이 요구되는 막(130)의 일부와 반응하여 우선적으로 반응 생성물을 생성할 수 있다. 이 경우, 식각이 요구되는 막(130) 중 식각 가스와 반응하지 않은 나머지 일부는 후술하는 막(130)의 냉각 단계를 수행한 후에 다시 식각 가스를 이용하여 반응 생성물을 생성하여 제거될 수 있다. 이로 인해, 막(130)을 정밀하게 식각할 수 있다. 반응 생성물은 플루오르화실리콘암모늄((NH4)2SiF6) 일 수 있다.
챔버(10) 내부로 식각 가스가 제공되어 반응 생성물이 생성되는 단계는 도 3에 도시된 제1 구간(Ⅰ)에 해당한다. 즉, 챔버(10) 내부로 식각 가스가 제공되어 반응 생성물이 생성되는 제1 온도는 예를 들어, 도 3에 도시된 바와 같이, 25℃ 일 수 있다. 다만, 제1 온도는 23℃ 이상이고 100℃보다 작을 수 있다.
이로 인해, 저온(온도가 23℃ 이상이고 100℃보다 작은 경우)에서 막(130)의 식각이 요구되는 공정에 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법(100)이 사용될 수 있다.
반응 생성물이 생성되는 챔버(10) 내부의 제1 압력은 1기압(atm) 일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 다른 몇몇 실시예에서, 반응 생성물이 생성되는 챔버(10) 내부의 제1 압력은 1기압(atm)이 아닐 수 있다.
이어서, 광원(20)으로부터 제공된 광을 이용하여 막(130)을 가열시킴으로써, 식각 가스와 반응하여 생성된 반응 생성물을 승화시킬 수 있다(S140).
광은 예를 들어 적외선 일 수 있다. 도 4에 도시된 바와 같이, 광의 파장이 증가함에 따라, 실리콘(Si)의 광 흡수율이 증가한다. 즉, 막(130)이 실리콘(Si)을 포함하는 경우, 광으로 적외선을 사용함으로써 막(130)에 흡수되는 광량을 증가시킬 수 있고, 이로 인해, 막(130)을 효율적으로 가열할 수 있다.
광원(20)으로부터 제공된 광을 이용하여 막(130)을 가열시킴으로써 반응 생성물을 승화시키는 단계는 도 3에 도시된 제2 구간(Ⅱ)에 해당한다.
광원(20)은 광을 제공하는(on) 시간과 광을 제공하지 않는(off) 시간을 일정 주기로 반복하여 광을 제공할 수 있다. 예를 들어, 광원(20)은 광을 제공하는(on) 시간 및 광을 제공하지 않는(off) 시간을 각각 1초 이하로 할 수 있다. 이로 인해, 반응 생성물의 온도를 승화에 필요한 온도로 효율적으로 유지시킬 수 있다. 다만, 광을 제공하는(on) 시간 및 광을 제공하지 않는(off) 시간이 각각 1초 이하로 제한되는 것은 아니다.
도 3에 도시된 시간에 따른 광원의 온(on)/오프(off) 그래프는, 각각의 막대가 상술한 광을 제공하는(on) 시간과 광을 제공하지 않는(off) 시간이 일정 주기로 반복되는 것을 포함할 수 있다. 즉, 도 3에는 막대 형상으로 도시되어 있지만, 각각의 막대는 광원(20)이 주기적으로 온(on)/오프(off)되는 것을 포함할 수 있다.
반응 생성물이 플루오르화실리콘암모늄((NH4)2SiF6)인 경우, 1 기압(atm)에서 플루오르화실리콘암모늄((NH4)2SiF6)의 승화 가능 온도인 제2 온도 예를 들어, 도 3에 도시된 바와 같이, 120℃로 막(130)을 가열시킬 수 있다. 이 경우, 제2 온도는 후속 공정에서 막(130)을 용이하게 냉각시키기 위해 100℃ 이상이고 150℃보다 작은 온도로 유지될 수 있다.
챔버(10) 내부의 압력을 감압시킬 수 있다. 구체적으로, 챔버(10) 내부의 압력을 반응 생성물이 생성되는 제1 압력(1기압(atm))보다 낮은 제2 압력으로 감압시킬 수 있다. 이로 인해, 반응 생성물의 상평형도를 참조하면, 챔버(10) 내부의 압력을 제2 압력으로 감압하는 경우, 상대적으로 작은 온도에서 반응 생성물을 승화시킬 수 있다.
이어서, 냉각 가스 공급부(40)를 통해 챔버(10) 내부에 제공된 냉각 가스를 이용하여 막(130)을 냉각시킬 수 있다(S150).
냉각 가스를 이용하여 막(130)을 냉각시키는 단계는 도 3에 도시된 제2 구간(Ⅱ)에 해당한다. 냉각 가스는 막(130)의 온도를 막(130)이 광에 의해 가열되기 전의 온도인 제1 온도 예를 들어, 25℃로 냉각시킬 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 냉각 가스는 막(130)의 온도를 23℃ 이상이고 100℃보다 작은 온도 범위로 냉각시킬 수 있다.
챔버(10) 내부에 기존에 존재하던 가스는 챔버(10) 내부에 공급되는 냉각 가스의 유량만큼 진공 라인(60)을 이용하여 배출될 수 있다. 이로 인해, 챔버(10) 내부의 압력이 올라가는 것을 방지할 수 있다.
구제적으로, 도 3에 도시된 시간에 따른 냉각 가스의 유량 및 냉각 가스의 압력 그래프는, 챔버(10) 내부에 존재하는 냉각 가스의 유량 및 냉각 가스의 부분 압력을 나타낸다. 즉, 챔버(10) 내부에 냉각 가스가 유입되어 챔버(10) 내부에 존재하는 냉각 가스의 유량이 증가하는 경우, 증가된 냉각 가스의 부피만큼의 챔버(10) 내부에 기존에 존재하던 가스는 진공 라인(60)을 이용하여 챔버(10) 외부로 배출될 수 있다.
이 경우, 챔버(10) 내부에 제공되는 냉각 가스의 유량 및 냉각 가스의 부분 압력을 조절하여 막(130)의 냉각 온도 및 냉각 속도를 조절할 수 있다.
챔버(10) 내부의 압력을 가압시킬 수 있다. 구체적으로, 챔버(10) 내부의 압력을 반응 생성물이 생성되는 제1 압력(1기압(atm))보다 낮은 제2 압력에서 다시 제1 압력으로 가압시킬 수 있다.
냉각 가스는 예를 들어, 아르곤(Ar) 및 헬륨(He) 중 어느 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
이어서, 제1 온도로 냉각된 챔버(10) 내부에 퍼지 가스 공급부(50)를 통해 퍼지 가스를 제공하여 챔버(10) 내부에 존재하는 잔존하는 식각 가스 및 승화된 반응 생성물을 제거할 수 있다(S160).
이어서, 상술한 바와 같이, 식각 가스를 이용하여 식각이 요구되는 막(130)의 일부만을 반응시켜 반응 생성물을 생성하고, 막(130)의 온도를 냉각시키고, 식각 가스 및 반응 생성물을 제거한 후에, 식각이 요구되는 막(130)이 미리 정해진 깊이로 식각되었는지를 판단한다(S170).
막(130)이 미리 정해진 깊이로 식각되지 않은 경우, 다시 식각 가스 공급부(30)를 통해 막(130)에 식각 가스를 제공하는 동시에, 진공 라인(60)을 통해 챔버(10) 내부에 존재하는 잔존하는 퍼지 가스, 식각 가스 및 승화된 반응 생성물을 제거할 수 있다(S120).
이어서, 상술한 반응 생성물 생성 단계(S130), 반응 생성물 승화 단계(S140), 냉각 가스를 이용한 막(130)의 냉각 단계(S150), 식각 가스 및 반응 생성물 제거 단계(S160)를 반복적으로 수행한다.
이러한 단계들(S120 내지 S160)을 반복적으로 수행하여 막(130)이 미리 정해진 깊이로 식각되는 경우, 최종적으로 제1 온도로 냉각된 챔버(10) 내부에 퍼지 가스 공급부(50)를 통해 퍼지 가스를 제공하여 챔버(10) 내부에 존재하는 잔존하는 퍼지 가스, 식각 가스 및 승화된 반응 생성물을 제거할 수 있다.
이어서, 도 3에 도시된 제3 구간(Ⅲ)에 해당하는 후속 공정을 저온(온도가 23℃ 이상이고 100℃보다 작은 경우)에서 수행할 수 있다.
상술한 막(130)의 식각 공정들은 하나의 챔버(10) 내에서 인시츄(in-situ)로 진행된다.
본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법(100)은, 반응 생성물의 승화 전의 공정을 저온(온도가 23℃ 이상이고 100℃보다 작은 경우)에서 수행할 수 있다. 또한, 반응 생성물의 승화 후 냉각 가스를 이용하여 냉각시킴으로써, 반응 생성물의 승화 후의 공정 역시 저온(온도가 23℃ 이상이고 100℃보다 작은 경우)에서 수행할 수 있다.
또한, 막(130)의 식각 공정을 동일 챔버(10) 내에서 인시츄(in-situ)로 수행함으로써 공정 시간을 단축할 수 있다.
이하에서, 도 5 및 도 6을 참조하여 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 1 및 도 2에 도시된 반도체 장치의 제조 방법과의 차이점을 중심으로 설명한다.
도 5는 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법에 사용되는 챔버의 내부 구조를 개략적으로 도시한 도면이다. 도 6은 본 발명의 기술적 사상에 따른 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 5 및 도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법(200)은, 막(130)이 형성된 기판(120)을 챔버(10) 내부에 로딩하는 제1 단계(S210)와, 챔버(10) 내부에 식각 가스를 제공하는 제2 단계(S220)와, 식각 가스를 이용하여 반응 생성물을 생성하는 제3 단계(S230)와, 광을 이용하여 반응 생성물을 승화시키는 제4 단계(S240)와, 냉각기를 이용하여 막(130)을 냉각시키는 제5 단계(S250)와, 챔버(10) 내부에 잔존하는 식각 가스 및 승화된 반응 생성물을 제거하는 제6 단계(S260)를 포함한다.
반도체 장치의 제조 방법(200)은, 도 1 및 도 2에 도시된 반도체 장치의 제조 방법(100)과 달리, 스테이지(110)에 배치된 냉각기(140)를 이용하여 막(130)을 냉각시킬 수 있다.
이 경우, 냉각기(140)는 스테이지(110)의 내부에 파이프 형상으로 배치될 수 있고, 냉각 유체 공급부(150)로부터 제공된 냉각된 유체를 이용하여 스테이지(110)를 냉각시킬 수 있다.
냉각된 스테이지(110)는 스테이지(110) 상에 배치된 기판(120)을 냉각시킬 수 있고, 냉각된 기판(120)은 기판 상에 형성된 막(130)을 냉각시킬 수 있다. 냉각기(140)에 제공되는 유체는 냉각된 기체 및 냉각된 액체 중 어느 하나 일 수 있다.
이하에서, 도 7을 참조하여 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 1 및 도 2에 도시된 반도체 장치의 제조 방법과의 차이점을 중심으로 설명한다.
도 7은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다.
도 7을 참조하면, 본 발명의 다른 실시예에 또 따른 반도체 장치의 제조 방법(300)은, 막(130)이 형성된 기판(120)을 챔버(10) 내부에 로딩하는 제1 단계(S310)와, 챔버(10) 내부에 식각 가스를 제공하는 제2 단계(S320)와, 식각 가스를 이용하여 반응 생성물을 생성하는 제3 단계(S330)와, 광을 이용하여 반응 생성물을 승화시키는 제4 단계(S340)와, 챔버(10) 내부에 제공되는 냉각 가스 및 냉각기를 이용하여 막(130)을 냉각시키는 제5 단계(S350)와, 챔버(10) 내부에 잔존하는 식각 가스, 잔존하는 냉각 가스 및 승화된 반응 생성물을 제거하는 제6 단계(S360)를 포함한다.
반도체 장치의 제조 방법(300)은, 도 1 및 도 2에 도시된 반도체 장치의 제조 방법(100)과 달리, 챔버(10) 내부에 제공되는 냉각 가스 및 스테이지(110)에 배치된 냉각기(140)를 이용하여 막(130)을 냉각시킬 수 있다.
이 경우, 냉각기(140)는 스테이지(110)의 내부에 파이프 형상으로 배치될 수 있고, 냉각 유체 공급부(150)로부터 제공된 냉각된 유체를 이용하여 스테이지(110)를 냉각시킬 수 있다.
냉각된 스테이지(110)는 스테이지(110) 상에 배치된 기판(120)을 냉각시킬 수 있고, 냉각된 기판(120)은 기판 상에 형성된 막(130)을 냉각시킬 수 있다. 냉각기(140)에 제공되는 유체는 냉각된 기체 및 냉각된 액체 중 어느 하나 일 수 있다.
이하에서, 도 8 및 도 9를 참조하여 본 발명의 기술적 사상에 또 따른 다른 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 1 및 도 2에 도시된 반도체 장치의 제조 방법과의 차이점을 중심으로 설명한다.
도 8은 본 발명의 기술적 사상에 따른 또 다른 실시예에 따른 반도체 장치의 제조 방법을 순차적으로 도시한 순서도이다. 도 9는 본 발명의 기술적 사상에 따른 일 실시예에 따른 반도체 장치의 제조 방법에서 시간에 따른 챔버 내부의 온도, 냉각 가스의 유량 및 냉각 가스의 압력을 설명하기 위한 그래프이다.
도 8 및 도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법(400)은, 막(130)이 형성된 기판(120)을 챔버(10) 내부에 로딩하는 제1 단계(S410)와, 챔버(10) 내부에 식각 가스를 제공하는 제2 단계(S420)와, 식각 가스를 이용하여 반응 생성물을 생성하는 제3 단계(S430)와, 광을 이용하여 반응 생성물을 승화시키는 제4 단계(S440)와, 챔버(10) 내부에 냉각 가스를 제공하여 막(130)을 냉각시키는 제5 단계(S450)와, 챔버(10) 내부에 잔존하는 식각 가스, 잔존하는 냉각 가스 및 승화된 반응 생성물을 제거하는 제6 단계(S460)를 포함한다.
반도체 장치의 제조 방법(400)은, 도 1 및 도 2에 도시된 반도체 장치의 제조 방법(100)과 달리, 식각 가스를 이용하여 막(130)을 반응시켜 생성 반응물을 생성하는 단계를 반복하지 않는다.
구체적으로, 최초에 제공된 식각 가스(S420)를 이용하여 식각이 요구되는 막(130)을 미리 정해진 깊이만큼 반응시켜 반응 생성물을 생성하고(S430), 생성된 반응 생성물을 승화시키고(S440), 막(130)을 냉각시키고(S450), 챔버(10) 내부에 잔존하는 식각 가스, 잔존하는 냉각 가스 및 승화된 반응 생성물을 제거하고(S470), 상술한 단계들을 반복하지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 챔버 20: 광원
30: 식각 가스 공급부 40: 냉각 가스 공급부
50: 퍼지 가스 공급부 60: 진공 라인
110: 스테이지 120: 기판
130: 막 140: 냉각기
150: 냉각 유체 공급부
30: 식각 가스 공급부 40: 냉각 가스 공급부
50: 퍼지 가스 공급부 60: 진공 라인
110: 스테이지 120: 기판
130: 막 140: 냉각기
150: 냉각 유체 공급부
Claims (10)
- 유전막이 형성된 기판을 챔버 내부에 배치된 스테이지 상에 로딩하는 제1 단계,
상기 챔버 내부에 식각 가스를 제공하는 제2 단계,
상기 식각 가스를 이용하여 상기 유전막을 제1 온도에서 반응시켜 반응 생성물을 생성하는 제3 단계,
광원으로부터 제공된 광을 이용하여 상기 유전막의 온도를 상기 제1 온도보다 높은 제2 온도로 가열시켜 상기 반응 생성물을 승화시키는 제4 단계,
상기 챔버 내부에 냉각 가스를 제공하여 상기 유전막의 온도를 상기 제1 온도로 냉각시키는 제5 단계,
상기 챔버 내부에 퍼지 가스를 제공하여 상기 식각 가스 및 승화된 상기 반응 생성물을 제거하는 제6 단계를 포함하되,
하나의 상기 챔버 내에서, 인시츄(in-situ)로 상기 유전막이 미리 정해진 깊이로 식각될 때까지 상기 제2 단계 내지 상기 제6 단계를 반복적으로 수행하고,
상기 제4 단계는 상기 광원이 1초 이하의 시간으로 반복하여 상기 광을 제공함으로써, 상기 유전막의 온도를 상기 제2 온도로 유지시키고, 상기 제2 온도는 100℃이상이고 150℃보다 작은 반도체 장치의 제조 방법. - 제 1항에 있어서,
상기 반응 생성물은 플루오르화실리콘암모늄((NH4)2SiF6)을 포함하고,
상기 제1 온도는 23℃ 이상이고 100℃보다 작은 반도체 장치의 제조 방법. - 삭제
- 제 1항에 있어서,
상기 제5 단계는 상기 챔버 내부에 제공되는 상기 냉각 가스의 유량 및 상기 냉각 가스의 압력을 조절하는 것을 더 포함하는 반도체 장치의 제조 방법. - 제 1항에 있어서,
상기 제5 단계는 상기 스테이지에 배치된 냉각기에 냉각된 유체를 제공하여 상기 기판을 냉각시키는 것을 더 포함하는 반도체 장치의 제조 방법. - 제 1항에 있어서,
상기 냉각 가스는 아르곤(Ar) 및 헬륨(He) 중 어느 하나를 포함하는 반도체 장치의 제조 방법. - 제 1항에 있어서,
상기 광은 적외선을 포함하는 반도체 장치의 제조 방법. - 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170015954A KR101936226B1 (ko) | 2017-02-06 | 2017-02-06 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170015954A KR101936226B1 (ko) | 2017-02-06 | 2017-02-06 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180091153A KR20180091153A (ko) | 2018-08-16 |
| KR101936226B1 true KR101936226B1 (ko) | 2019-01-08 |
Family
ID=63443667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170015954A KR101936226B1 (ko) | 2017-02-06 | 2017-02-06 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101936226B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192924A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013187449A (ja) * | 2012-03-09 | 2013-09-19 | Toshiba Corp | エッチング装置 |
-
2017
- 2017-02-06 KR KR1020170015954A patent/KR101936226B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192924A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013187449A (ja) * | 2012-03-09 | 2013-09-19 | Toshiba Corp | エッチング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180091153A (ko) | 2018-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102352038B1 (ko) | 실리콘 산화물의 에칭 방법 및 에칭 장치 | |
| US9362149B2 (en) | Etching method, etching apparatus, and storage medium | |
| US10068781B2 (en) | Systems and methods for drying high aspect ratio structures without collapse using sacrificial bracing material that is removed using hydrogen-rich plasma | |
| US10629450B2 (en) | Method for selectively etching silicon oxide film | |
| US10256107B2 (en) | Substrate processing method | |
| WO2012018010A1 (ja) | 基板処理方法および基板処理装置 | |
| JP6812284B2 (ja) | エッチング方法及び記録媒体 | |
| TWI457990B (zh) | A manufacturing method of a capacitor electrode, a manufacturing system, and a recording medium | |
| CN101558477A (zh) | 间歇性蚀刻冷却 | |
| JP2009094307A (ja) | エッチング方法及び記録媒体 | |
| CN109075075B (zh) | 硅氧化膜的选择性蚀刻方法 | |
| CN101604630B (zh) | 等离子蚀刻处理方法以及等离子蚀刻处理装置 | |
| TWI431692B (zh) | 基板處理方法及基板處理系統 | |
| KR101725711B1 (ko) | 에칭 방법 및 기록 매체 | |
| KR101936226B1 (ko) | 반도체 장치의 제조 방법 | |
| US8206605B2 (en) | Substrate processing method and substrate processing system | |
| KR102229993B1 (ko) | 에칭 방법 및 에칭 장치 | |
| KR20070044081A (ko) | 반도체 기판의 처리 방법 | |
| JP6552552B2 (ja) | 膜をエッチングする方法 | |
| KR102516340B1 (ko) | 기판 처리 장치 및 기판 처리 장치의 운용 방법 | |
| US20230274942A1 (en) | Method for manufacturing semiconductor device | |
| KR101088811B1 (ko) | 반도체 소자의 세정방법 | |
| JP2007013205A (ja) | 半導体装置の製造方法 | |
| JPH11238715A (ja) | 表面洗浄方法及び装置 | |
| JPH06264268A (ja) | ドライエッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |