KR101933991B1 - Method for manufactuing a circuit board - Google Patents

Method for manufactuing a circuit board Download PDF

Info

Publication number
KR101933991B1
KR101933991B1 KR1020120092545A KR20120092545A KR101933991B1 KR 101933991 B1 KR101933991 B1 KR 101933991B1 KR 1020120092545 A KR1020120092545 A KR 1020120092545A KR 20120092545 A KR20120092545 A KR 20120092545A KR 101933991 B1 KR101933991 B1 KR 101933991B1
Authority
KR
South Korea
Prior art keywords
hole
substrate
conductive film
glass fiber
fluorine
Prior art date
Application number
KR1020120092545A
Other languages
Korean (ko)
Other versions
KR20140027633A (en
Inventor
권용덕
백재열
박종우
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020120092545A priority Critical patent/KR101933991B1/en
Publication of KR20140027633A publication Critical patent/KR20140027633A/en
Application granted granted Critical
Publication of KR101933991B1 publication Critical patent/KR101933991B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명의 일 측면에 따른 회로기판의 제조방법은, 내부에 유리 섬유를 구비하는 절연층과 상기 절연성 소재의 표면에 부착되는 전도성 막을 구비하는 기판을 준비하는 단계와, 레이저를 상기 기판에 조사하여 상기 전도성 막 및 상기 절연층을 투과하는 관통공을 형성하는 단계와, 상기 관통공 내의 이물질을 제거하는 디스미어 단계와, 상기 관통공으로 돌출된 상기 유리 섬유 버를 불소계 용액으로 제거하는 단계를 포함한다. A method of manufacturing a circuit board according to an aspect of the present invention includes the steps of preparing a substrate having an insulating layer having a glass fiber therein and a conductive film attached to a surface of the insulating material; Forming a through-hole through the conductive film and the insulating layer; a desmearing step of removing foreign substances in the through-hole; and removing the glass fiber bur protruded from the through-hole with a fluorine-based solution .

Description

회로기판의 제조방법 { Method for manufactuing a circuit board }TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a circuit board,

본 발명은 회로기판을 제조하는 방법에 관련된 것이다. The present invention relates to a method of manufacturing a circuit board.

회로기판을 제조하기 위하여 동장 적층판(Copper Clad Laminate: CCL)를 널리 사용되고 있다. 또한 최근에는 연성회로기판의 수요가 늘어남에 따라서 연성 동장 적층판(Flexible Copper Clad Laminate: FCCL)도 널리 사용되고 있다. Copper Clad Laminate (CCL) is widely used to manufacture circuit boards. In recent years, flexible copper clad laminate (FCCL) has also been widely used as demand for flexible circuit boards increases.

이러한 동작 적층판을 이용하여 인쇄회로기판을 제조하는 경우, 다층 구조의 회로를 형성하기 위하여 동장 적층판에 관통공(Through Hole: TH)을 형성한 다음 그 내벽을 도금함으로써 도금 관통공(Plated Through Hole: PTH)을 형성하기도 한다. When a printed circuit board is manufactured using such an operation laminate, a through hole (TH) is formed in the copper clad laminate to form a multilayered circuit, and then the inner wall is plated to form a plate through hole PTH).

동장 적층판을 천공하는 방법으로는, 드릴 비트를 이용하여 기계적으로 드릴링하는 방법 또는 탄산 가스 레이저를 이용하는 방법 등이 알려져 있다. 레이저를 이용하여 기판에 관통공을 형성하는 방법은 본 출원인에 의한 대한민국 등록특허 제1170753호에 개시되어 있다. As a method of perforating the copper-clad laminate, a method of mechanically drilling using a drill bit or a method using a carbon dioxide gas laser is known. A method of forming a through hole in a substrate by using a laser is disclosed in Korean Patent Registration No. 1170753 by the present applicant.

본 발명의 일 측면은, 유리 섬유가 포함된 절연층을 구비하는 동장 적층판을 레이저로 천공할 때 관통공의 내부에 발생하는 유리 섬유 버(Glass fabric burr)를 효과적으로 제거함으로써, 기판의 관통공 내벽이 균일한 형상을 가질 수 있도록 하는 회로기판의 제조방법을 제공하고자 한다. One aspect of the present invention is to effectively remove a glass fabric burr generated in a through hole when a copper clad laminate having an insulating layer containing glass fiber is drilled with laser, And to provide a method of manufacturing a circuit board capable of having such a uniform shape.

상기의 과제를 해결하기 위하여, 본 발명의 일 측면에 따른 회로기판의 제조방법은, (a) 내부에 유리 섬유를 구비하는 절연층과 상기 절연층의 표면에 부착되는 전도성 막을 구비하는 기판을 준비하는 단계와, (b) 레이저를 상기 기판에 조사하여 상기 전도성 막 및 상기 절연층을 투과하는 관통공을 형성하는 단계와, (c) 상기 관통공 내의 이물질을 제거하는 디스미어 단계와, (d) 상기 관통공으로 돌출된 상기 유리 섬유 버를 불소계 용액으로 제거하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a circuit board, comprising: (a) preparing a substrate having an insulating layer including glass fibers therein and a conductive film attached to a surface of the insulating layer; (B) forming a through hole through the conductive film and the insulating layer by irradiating the substrate with a laser; (c) a dispensing step of removing foreign substances in the through hole; And removing the glass fiber bur protruded from the through hole with a fluorine-based solution.

또한 상기 회로기판의 제조방법은 상기 (c) 단계 이후에 상기 (d) 단계가 수행되며, 상기 (d) 단계를 거친 상기 기판을 산세하여, 상기 기판에 잔류하는 불소 성분을 제거하는 단계를 포함할 수 있다. In the method of manufacturing a circuit board, the step (d) is performed after the step (c), and the fluorine component remaining on the substrate is removed by picking up the substrate after the step (d) can do.

또한 상기 회로기판의 제조방법은 상기 (d) 단계가 상기 (c) 단계 이전에 수행될 수 있다. Also, in the method of manufacturing the circuit board, the step (d) may be performed before the step (c).

또한 상기 회로기판의 제조방법은 상기 (b) 단계에서 형성되는 전도성 막의 오버행를 에칭으로 제거하는 단계와, 상기 관통공의 내측벽 및 상기 전도성 막의 표면에 도금층을 형성하는 단계를 더 포함할 수 있다. In addition, the method of manufacturing the circuit board may further include removing an overhang of the conductive film formed in the step (b) by etching, and forming a plating layer on the inner wall of the through hole and a surface of the conductive film.

또한 상기 회로기판의 제조방법은 상기 도금층에 회로 배선을 패터닝하는 단계를 더 포함하는 회로기판의 제조방법.The method for manufacturing a circuit board according to claim 1, further comprising the step of patterning the circuit wiring on the plating layer.

본 발명의 일 실시예에 따른 기판 제조방법에 따르면, 레이저로 기판을 천공할 때 발생할 수 있는 유리 섬유 버를 효과적으로 제거할 수 있다. 따라서 유리 섬유 버에 의한 관통공 내부의 불균일한 형상을 효과적으로 제거할 수 있다. According to the method of manufacturing a substrate according to an embodiment of the present invention, glass fiber burrs that may occur when the substrate is punched with a laser can be effectively removed. Therefore, it is possible to effectively remove the uneven shape inside the through hole by the glass fiber bur.

또한 본 발명의 일 실시예에 따른 기판 제조방법에 따르면, 불소(F) 성분을 포함하는 용액을 사용하여 유리 섬유 버를 식각 제거한 후에, 기판에 잔류하는 불소 성분을 효과적으로 제거할 수 있다. In addition, according to the method for manufacturing a substrate according to an embodiment of the present invention, the fluorine component remaining on the substrate can be effectively removed after etching the glass fiber bur using the solution containing the fluorine (F) component.

도 1a은 유리 섬유가 포함된 절연층을 구비하는 동장 적층판에 레이저로 관통공을 형성한 것을 개략적으로 도시한 단면도이다.
도 1b는 관통공이 형성된 도 1의 동장 적층판을 도금하여, 도금 관통공을 형성한 것을 개략적으로 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 회로기판의 제조방법을 개략적으로 설명하는 흐름도이다.
도 3a 내지 도 3j는 도 2의 회로기판의 제조방법을 각 단계를 설명하기 위하여 각 단계에서의 동장 적층판의 단면을 개략적으로 도시한 도면이다.
도 4는 본 발명의 다른 일 실시예에 따른 회로기판의 제조방법을 개략적으로 설명하는 흐름도이다.
도 5a 및 도 5b는 도 4의 회로기판의 제조방법의 일부 단계를 설명하기 위하여, 동장 적층판의 단면을 개략적으로 도시한 도면이다.
1A is a cross-sectional view schematically showing a through-hole formed in a copper-clad laminate having an insulating layer containing glass fibers.
FIG. 1B is a cross-sectional view schematically showing a plated-through laminated plate of FIG. 1 on which a through-hole is formed to form a plated through-hole.
2 is a flow chart schematically illustrating a method of manufacturing a circuit board according to an embodiment of the present invention.
FIGS. 3A to 3J are views schematically showing cross-sections of the copper-clad laminate in each step in order to explain each step of the manufacturing method of the circuit board of FIG. 2. FIG.
4 is a flowchart schematically illustrating a method of manufacturing a circuit board according to another embodiment of the present invention.
5A and 5B are views schematically showing a cross section of a copper-clad laminate in order to explain some steps of the method of manufacturing the circuit board of FIG.

기판을 이루는 동장 적층판의 치수 안정성 및 기계적 강도를 강화하기 위하여, 동장 적층판의 절연층을 제조함에 있어서, 유리 섬유(Glass Fabric)를 절연 수지(Insulation Resin)에 함침시키는 방법을 이용하기도 한다. 도 1은 유리 섬유가 함침된 절연층을 구비하는 동장 적층판에, 레이저를 조사하여 관통공을 형성한 것을 개략적으로 도시한 것이다. In order to enhance the dimensional stability and mechanical strength of the copper-plated laminated board constituting the substrate, a method of impregnating an insulating resin into the glass fabric may be used in manufacturing the insulating layer of the copper-plated laminated board. Fig. 1 schematically shows a through-hole formed by irradiating laser to a copper-clad laminate having an insulating layer impregnated with glass fiber.

도 1a의 기판(1)은 동장 적층판으로서, 내부에 유리 섬유(12)를 포함하는 절연층(10)과, 절연층(10)의 양면에 부착되는 동박, 즉 전도성 막(20)을 구비한다. 레이저로 동장 적층판에 관통공(30)을 형성하는 경우, 전도성 막(20)과 절연층(10)의 레이저 가공성의 차이로 인하여 관통공(30)의 주변으로 전도성 막(20)의 오버행(Over-hang)(21)이 형성되기도 한다. 또한 관통공(30)을 뚫을 때 비산되는 구리 분말에 의해서 구리 버(23)이 형성되기도 한다. The substrate 1 shown in Fig. 1A is a copper clad laminate having an insulating layer 10 including glass fibers 12 and a copper foil attached to both surfaces of the insulating layer 10, that is, a conductive film 20 . When the through hole 30 is formed in the copper-clad laminate by laser, the overhang of the conductive film 20 on the periphery of the through hole 30 due to the difference in laser processability between the conductive film 20 and the insulating layer 10 -hang) 21 may be formed. The copper bur 23 is also formed by the copper powder scattered when the through hole 30 is pierced.

또한 기판(1)의 절연층(10)의 수지와 유리 섬유(12)도 레이저 가공성이 상이하므로, 관통공(30)의 내측에는 유리 섬유가 돌출된 상태로 남아있을 수 있다. 즉, 관통공(30)의 내벽에는 유리 섬유 버(Burr)가 형성될 수 있다. Since the resin of the insulating layer 10 of the substrate 1 and the glass fiber 12 also have different laser processability, the glass fiber may remain in the protruded state inside the through hole 30. [ That is, a glass fiber burr may be formed on the inner wall of the through hole 30.

이러한 동박의 오버행(21) 및 유리 섬유 버는 관통공(30)에 불균일한 돌출부를 형성하기 때문에 일정한 두께의 도금층을 형성하기 어렵게 하며, 도금 관통공의 내측면을 균일한 형태로 형성하는데 있어서 악영향을 미친다.Since the overhang 21 of the copper foil and the glass fiber bur are formed with irregular protrusions in the through hole 30, it is difficult to form a plating layer having a constant thickness, and the formation of the inner side surface of the through hole is uniform It goes crazy.

도 1b는 도 1a의 기판(1)을 이용하여 도금 관통홀을 형성한 것을 개략적으로 도시한 도면이다. 도금 관통홀(31)은 도 1a의 기판(1)을 무전해 동도금한 다음, 무전해 동도금층 상에 전기 동도금을 실시하여 소정의 두께로 도금층(40)을 성장시킴으로써 형성될 수 있다. 이때 도금층(40)을 형성함에 앞서서 전도성 막(20)의 오버행(21) 및 버(23)를 제거하는 공정이 수행될 수 있다. 전도성 막(20)의 오버행(21) 및 버(23)을 제거하는 방법으로는 본 출원인에 의한 대한민국 등록특허 제1170753호에 개시되어 있는 방법이 이용될 수 있다. 1B is a view schematically showing a plating through hole formed by using the substrate 1 of FIG. 1A. The plating through hole 31 can be formed by electroless copper plating the substrate 1 shown in FIG. 1A, and then performing electroplating on the electroless copper plating layer to grow the plating layer 40 to a predetermined thickness. At this time, a process of removing the overhang 21 and the burr 23 of the conductive film 20 may be performed prior to forming the plating layer 40. As a method of removing the overhang 21 and the bur 23 of the conductive film 20, a method disclosed in Korean Patent No. 1170753 by the present applicant can be used.

도 1b에 도시된 바와 같이, 도금 관통홀(31)의 전도성 막(20)의 오버행 및 전도성 막(20) 하측의 절연층(10)의 패임 현상으로 인하여 도금 관통홀(31)의 입구부 주변(41,45)은 돌출된 형상을 가진다. 또한 도금 관통홀(31)의 내측은 유리 섬유 버의 영향으로 가운데 부분(43)이 돌출된 형상을 가진다. 이와 같이 도금 관통홀(31)의 형태가 균일하지 않고 울퉁 불퉁하면, 도금층(40)의 두께가 불균일하게 형성된다거나, 도금 관통홀(31)의 최소 직경을 확보하지 못하는 등의 문제가 발생할 수 있다. 1B, the overhang of the conductive film 20 of the through-hole 31 and the denting phenomenon of the insulating layer 10 below the conductive film 20 cause the peripheral portion of the through- (41, 45) have a protruding shape. The inside of the through-hole 31 has a shape in which the center portion 43 protrudes due to the influence of the glass fiber bur. If the shape of the through-hole 31 is not uniform and uneven, the thickness of the plating layer 40 may be uneven, or the minimum diameter of the through-hole 31 may not be ensured .

이러한 문제를 해결할 수 있도록, 본 발명의 일 실시예의 회로기판의 제조방법은 유리 섬유 버를 제거하는 공정을 도입하고자 한다. 또한 본 발명의 일 실시에의 회로기판 제조방법은, 유리 섬유 버를 제거하는 공정의 도입함에 따라서 회로기판에 잔류할 수 있는 불소 등의 불순물을 효과적으로 제거할 수 공정도 도입하고자 한다. In order to solve such a problem, a method of manufacturing a circuit board according to an embodiment of the present invention is intended to introduce a step of removing a glass fiber bur. In addition, a circuit board manufacturing method according to one embodiment of the present invention intends to introduce a process capable of effectively removing impurities such as fluorine that may remain on a circuit board as a process of removing a glass fiber bur is introduced.

도 2는 본 발명의 일 실시예에 따른 회로기판의 제조방법의 개략적인 흐름도이다. 도 2를 참조하면, 본 실시예의 회로기판의 제조방법은 기판을 준비하는 단계(S10), 흑화층을 형성하는 단계(S12), 레이저로 기판에 관통공을 형성하는 단계(S14), 흑화층을 제거하고 관통공 내의 이물질을 제거하는 디스미어(Desmear) 단계(S16), 불소계 용액으로 유리 섬유를 에칭하여 제거하는 단계(S18), 산세 공정으로 잔류 불소를 제거하는 단계(S20), 전도성 막의 오버행을 제거하는 단계(S22), 도금층을 형성하는 단계(S24), 회로 패터닝을 하는 단계(S26)을 포함한다. 2 is a schematic flow chart of a method of manufacturing a circuit board according to an embodiment of the present invention. Referring to FIG. 2, a method of manufacturing a circuit board according to an embodiment of the present invention includes preparing a substrate (S10), forming a blackening layer (S12), forming a through hole in the substrate with a laser A step S16 of removing a foreign substance in the through hole, a step S18 of removing a glass fiber with a fluorine-based solution to remove the foreign substance, a step S20 of removing residual fluorine by a pickling process, Removing the overhang (S22), forming a plating layer (S24), and performing circuit patterning (S26).

기판을 준비하는 단계(S10)는 회로기판의 원소재가 되는 기판, 즉 동장 적층판 또는 연성 동장 적층판을 준비하는 단계이다. 도 3a는 본 실시예의 기판을 개략적으로 도시한 것으로, 도 3a를 참조하면 본 실시예의 기판(1)은 내부에 유리 섬유(12)를 포함하는 절연성 수지 재질의 절연층(10)과, 상기 절연층(10)의 양면에 부착되는 전도성 막(20)을 구비한다. 절연층(10)은 폴리이미드(Polyimide) 수지와 같이 유연성을 갖는 소재를 포함하여 이루어질 수 있으며, 전도성 막(20)은 일반적으로 전기 전도성 및 기계적 특성이 우수한 구리를 포함하는 소재로 이루어질 수 있다. 그러나 절연층(10) 및 전도성 막(20)의 재료는 이에 한정되는 것은 아니며, 전기적 특성 및 기계적 특성이 유사한 다른 소재로 이루어질 수도 있다. Step S10 of preparing a substrate is a step of preparing a substrate which is a raw material of the circuit board, that is, a copper-clad laminate or a soft copper-clad laminate. 3A, the substrate 1 of the present embodiment includes an insulating layer 10 made of an insulating resin material including glass fibers 12 therein, And a conductive film (20) attached to both sides of the layer (10). The insulating layer 10 may include a flexible material such as a polyimide resin, and the conductive film 20 may be formed of a material including copper, which generally has excellent electrical conductivity and mechanical characteristics. However, the material of the insulating layer 10 and the conductive film 20 is not limited thereto, and may be made of other materials having similar electrical and mechanical characteristics.

흑화층을 형성하는 단계(S12)는 전도성 막(20)의 광 흡수율을 높이기 위하여, 전도성 막(20)의 표면에 흑화층을 형성하는 단계이다. 흑화층은 전도성 막(20)을 이루는 구리 박막의 표면을 산화시키는 방법으로 형성될 수 있다. 전도성 막(20)의 표면을 산화시켜 흑화층을 형성하는 방법으로는, 전기적인 방법, 화학적인 방법 또는 전기 화학적인 방법 등 여러 가지 방법이 사용될 수 있다. 도 3b는 도 3a의 기판(1)에 흑화층(25)이 형성된 것을 개략적으로 도시한 도면이다. 도 3b와 같이 전도성 막(20)의 표면에 흑화층(25)이 형성되면, 산화되지 않은 상태의 전도성 막(20)에 비해 흡광율이 높아지기 때문에 반사되는 레이저의 양이 대폭으로 감소되어 기판(1)의 레이저 가공성이 크게 향상된다. The step of forming the blackening layer S12 is a step of forming a blackening layer on the surface of the conductive film 20 in order to increase the light absorptivity of the conductive film 20. [ The blackening layer may be formed by a method of oxidizing the surface of the copper thin film constituting the conductive film 20. [ As the method of oxidizing the surface of the conductive film 20 to form the blackening layer, various methods such as an electrical method, a chemical method, and an electrochemical method can be used. FIG. 3B is a view schematically showing that the blackening layer 25 is formed on the substrate 1 of FIG. 3A. When the blackening layer 25 is formed on the surface of the conductive film 20 as shown in FIG. 3B, the absorbance of the blackened layer 25 is higher than that of the conductive film 20 in the non-oxidized state, 1) is greatly improved.

레이저로 기판에 관통공을 형성하는 단계(S14)는 이산화탄소 레이저 등을 기판(1)의 표면, 즉 흑화층(25)에 조사하여 관통공을 형성하는 단계이다. 도 3c는 레이저로 기판(1)에 관통공을 형성한 상태를 개략적으로 도시한 도면이다. 도 3c를 참조하면 레이저 드릴링에 의해서 형성되는 수지 잔류물이 관통공(30)의 내벽면 및 관통공(30) 주변에 부착될 수 있다. 수지 잔류물과 같은 이물질(11)은 추후 관통공(30)의 내측 벽면에 도금층을 형성하는 과정에서 도금 불량을 야기할 수 있으므로 제거될 필요가 있다. 한편, 절연층(10)의 내부에 배치된 유리 섬유(12)는 절연층(10)보다 레이저 가공성이 낮기 때문에, 절연층(10)과 함께 완전히 제거되지 못하고 유리 섬유 버(13)의 형태로 관통공(30)의 내부에 돌출된 상태로 남아있을 수 있다. 또한 레이저로 관통공 형성 시에는 전도성 막(21)과 절연층(10)의 가공성 차이에 의해서 전도성 막(20)의 오버행(21) 및 전도성 막의 버(미도시)가 형성될 수 있음은 앞서 설명한 바와 같다. Step S14 of forming a through hole in the substrate with the laser is a step of forming a through hole by irradiating the surface of the substrate 1, that is, the blackening layer 25, with a carbon dioxide laser or the like. 3C is a view schematically showing a state in which a through hole is formed in the substrate 1 by a laser. Referring to FIG. 3C, resin residues formed by laser drilling can be attached to the inner wall surface of the through hole 30 and the perimeter of the through hole 30. Foreign matters 11 such as resin residues may need to be removed because they may cause plating defects in the process of forming the plating layer on the inner wall surface of the through hole 30. [ On the other hand, since the glass fiber 12 disposed inside the insulating layer 10 has a lower laser processability than the insulating layer 10, the glass fiber 12 can not be completely removed together with the insulating layer 10, And may remain in the protruded state inside the through hole 30. [ The overhang 21 of the conductive film 20 and the burr (not shown) of the conductive film can be formed due to the difference in workability between the conductive film 21 and the insulating layer 10 when forming the through- Same as.

디스미어 단계(S16)는 관통공(30)의 주변에 부착되어 있는 이물질(11), 즉 수지 잔류물을 제거하는 단계이다. 이물질(11)을 제거하기 위한 세척액으로는 과망간산칼륨 용액이 사용될 수 있다. 또한 초음파 세척을 함께 수행함으로써 디스미어 공정의 효율을 더욱 높일 수 있다. The desmear step S16 is a step of removing the foreign matter 11, that is, the resin residue, which is attached to the periphery of the through hole 30. A potassium permanganate solution may be used as a washing solution for removing the foreign matter 11. In addition, the efficiency of the desmearing process can be further increased by carrying out ultrasonic cleaning together.

또한 디스미어 단계(S16)에서는 전도성 막(20)에 형성된 흑화층(25)을 제거하는 공정이 함께 수행될 수 있다. 흑화층(25)을 제거할 때는 환원 반응이 일어나도록 전도성 막(20)에 전기를 공급하는 전기적 방법, 화학 용액을 환원시키는 화학적 방법, 또는 전기 화학적 방법 등이 이용될 수 있다. 도 3d는 흑화층 제거 및 디스미어 공정을 거친 기판을 개략적으로 도시한 것이다. 도 3d에 도시된 것처럼 디스미어 단계(S16)를 거치면서 기판(1)의 관통공(30) 주변의 이물질(11) 및 흑화층(25)이 제거된다. 다만, 유리 섬유 버(13)는 디스미어 공정에서 제거되지 않으므로 여전히 남아있게 된다. Also, in the desmear step S16, a step of removing the blackening layer 25 formed on the conductive film 20 may be performed together. When the blackening layer 25 is removed, an electrical method of supplying electricity to the conductive film 20 so that a reduction reaction occurs, a chemical method of reducing the chemical solution, or an electrochemical method may be used. FIG. 3D schematically shows a substrate subjected to a blackening layer removal and desmearing process. The foreign matter 11 and the blackening layer 25 around the through hole 30 of the substrate 1 are removed while the desmearing step S16 is performed as shown in Fig. However, the glass fiber bur 13 is not removed in the desmearing process, and therefore remains.

불소계 용액으로 유리 섬유를 에칭하여 제거하는 단계(S18)는 불화암모늄(NH4HF2) 용액과 같이 불소를 포함하는 용액으로 유리 섬유를 에칭함으로써, 관통공(30)에 남아있는 유리 섬유 버(13)를 제거하는 단계이다. 본 실시예에서는 불화암모늄 용액을 사용하여 유리 섬유 버(13)를 에칭하는 것으로 설명하였으나, 유리 에칭이 가능한 다른 불소계 화합물 용액이 사용될 수도 있다. 도 3e는 유리 섬유가 에칭으로 제거된 상태를 개략적으로 도시한 도면이다. 도 3e에서 도시된 바와 같이 관통공(30) 내부로 돌출된 유리 섬유 버가 본 단계를 거치면서 제거되면서 관통공(30)의 내측면에는 돌출부가 효과적으로 감소될 수 있다. 다만, 전도성 막(20)의 오버행(21) 및 전도성 막의 버(미도시)는 여전히 잔존할 수 있다. Step (S18) of removing the glass fiber etched with a fluorine-based solution, ammonium fluoride (NH 4 HF 2) by etching a glass fiber with a solution containing fluorine, such as a solution, burrs remaining glass fibers in the through-hole 30 ( 13). Although the glass fiber burr 13 is etched using the ammonium fluoride solution in this embodiment, other fluoric compound solutions capable of glass etching may be used. 3E is a view schematically showing a state in which glass fibers are removed by etching. As shown in FIG. 3E, the glass fiber bur protruded into the through hole 30 is removed through this step, so that the protrusion can be effectively reduced on the inner side of the through hole 30. FIG. However, the overhang 21 of the conductive film 20 and the burr (not shown) of the conductive film may still remain.

한편, 유리 섬유(12)를 에칭 제거하는 단계(S18)가 완료되더라도 불소 성분은 여전히 기판의 표면에 남게 된다. 도 3f는 기판의 표면에 잔류하는 불소를 과장되게 도시한 것으로, 도 3f에 도시된 바와 같이 불소 이온(F)은 전도성 막(20)의 표면 또는 관통공(30)의 내벽면에 잔류할 수 있다. 불소는 반응성이 큰 원소이므로, 기판에 잔류할 경우에 추후 형성되는 도금층 등의 물질과 반응을 일으켜 회로기판의 불량을 가져올 가능성이 크다. 따라서 유리 섬유 에칭한 다음에는 기판에 잔류하는 불소를 제거해 주어야 한다. On the other hand, even if the step S18 of removing the glass fiber 12 by etching is completed, the fluorine component still remains on the surface of the substrate. 3F shows exaggerated fluorine remaining on the surface of the substrate. As shown in FIG. 3F, the fluorine ions F can remain on the surface of the conductive film 20 or the inner wall surface of the through hole 30 have. Since fluorine is an element having high reactivity, when fluorine is left on the substrate, there is a high possibility that the fluorine reacts with a substance such as a plating layer to be formed later, thereby causing defects in the circuit board. Therefore, after the glass fiber etching, the fluorine remaining on the substrate must be removed.

산세 공정을 통한 잔류 불소를 제거하는 단계(S20)는 산성 용액을 이용하여 기판을 세정, 즉 소프트 에칭(Soft Etching)하여 기판에 잔류하는 불소 성분을 제거하는 단계이다. 본 단계는 복수 회의 수세 공정을 더 포함할 수도 있다. 일반적으로 불소를 제거하기 위한 방법으로는 염기성 용액, 예컨대 수산화 나트륨 용액 등을 이용하여 중화시키는 방법이 알려져 있는데, 본 출원에 의한 실험에 따르면 이러한 방법보다 산세를 이용하는 방법이 불소 제거에 더욱 효과적임을 확인하였다. 이에 대해서 본 출원인은, 불소가 주로 전도성 막(20)의 표면에 잔류하는데 산세 처리로 전도성 막(20)의 표면이 일부 식각되면서 불소가 함께 제거되기 때문인 것으로 파악하고 있다. In the step S20 of removing residual fluorine through the pickling process, the substrate is cleaned using an acidic solution, that is, soft etching is performed to remove fluorine components remaining on the substrate. This step may further include a plurality of washing steps. In general, as a method for removing fluorine, there is known a method of neutralizing by using a basic solution, for example, a sodium hydroxide solution. According to the experiment of the present application, it has been confirmed that a method using a pickling method is more effective in removing fluorine Respectively. On the contrary, Applicant observes that the fluorine mainly remains on the surface of the conductive film 20 because the surface of the conductive film 20 is partially etched by the pickling treatment and the fluorine is removed together.

도 3g는 산세를 수행한 이후의 기판의 단면을 개략적으로 도시한 것으로, 도 3g를 참조하면 산세에 의한 식각으로 인하여 전도성 막(20)의 두께(d2)가 산세 처리 전(도 3f)의 전도성 막(20)의 두께(d1)에 비해 감소하였음을 알 수 있다. 이와 같이 전도성 막(20)의 표면이 식각으로 제거되면서 전도성 막(20)의 표면에 잔류하는 불소(F) 성분도 함께 제거되므로 기판에 잔류하는 불소는 효과적으로 제거될 수 있다. 3G schematically shows a cross section of the substrate after the pickling process. Referring to FIG. 3G, the thickness d2 of the conductive film 20 due to the acid pickling is smaller than the thickness d2 of the conductive film 20 before the pickling process (D1) of the film 20, as shown in FIG. Since the surface of the conductive film 20 is removed by etching and the fluorine (F) component remaining on the surface of the conductive film 20 is also removed, the fluorine remaining on the substrate can be effectively removed.

전도성 막의 오버행을 제거하는 단계(S22)는 전도성 막에 남아있는 오버행 및 버를 제거하는 단계로, 소프트 에칭법이 이용될 수 있다. 도 3h는 슬릿 노즐(Slit Nozzle)(N)을 이용하여 관통공(30)의 주변에 에칭액을 분사하는 것을 개략적으로 도시한 것이다. 도 3h에 도시된 바와 같이 관통공(30)으로 애칭액이 분사되면 애칭액의 흐름에 의해서 관통공 주면의 전도성 막의 오버행(21)이 효과적으로 제거될 수 있다. 또한 오버행(21)를 제거하기 위해서 기판을 애칭액에 침지시키고 기판의 상하에 배치되는 플러드 바(Flood Bar)를 이용할 수도 있다. 전도성 막의 행 오버를 제거하기 위하여 슬릿 노즐 또는 플러드 바를 이용하는 구체적인 방법은 본 출원인에 의한 등록특허 제1170753호에 개시되어 있으므로 이에 대한 설명은 생략한다. The step of removing the overhang of the conductive film (S22) is a step of removing the overhang and the burr remaining in the conductive film, and a soft etching method may be used. 3H schematically shows spraying of the etching solution to the periphery of the through hole 30 by using a slit nozzle (N). As shown in FIG. 3H, when the nicking liquid is injected into the through-hole 30, the overhang 21 of the conductive film on the through-hole surface can be effectively removed by the flow of the nicking liquid. In order to remove the overhang 21, a flood bar disposed above and below the substrate may be used. A specific method of using the slit nozzle or the flood bar to remove the overhang of the conductive film is disclosed in the registered patent No. 1170753 of the present applicant, and a description thereof will be omitted.

산세 공정을 통하여 잔류 불소를 제거하는 단계(S20) 및 전도성 막의 오버행(21)를 제거하는 단계(S22)은 하나의 공정으로서 동시에 수행될 수도 있다. The step of removing residual fluorine (S20) through the pickling process and the step (S22) of removing the overhang (21) of the conductive film may be performed simultaneously as a single process.

도금층을 형성하는 단계(S24)는 산세 공정으로 잔류 불소 및 전도성 막의 오버행(21)이 제거된 기판을 도금하여 관통공(30)의 내벽면을 포함한 기판의 표면에 금속 도금층을 형성하는 단계이다. 기판에 도금되는 금속으로는 전도성 막과 동일한 소재, 즉 구리가 이용될 수 있다. 도 3i는 기판에 도금층(40)이 형성된 상태를 개략적으로 도시한 것이다. 도 3i에 도시된 바와 같이, 도금에 의해서 도금 관통공(31)이 형성됨으로써 기판의 상면 및 하면이 서로 전기적으로 연결된다. 도금층을 형성하는 단계(S24)는 무전해 도금으로 관통공(30)의 내벽면 및 기판의 표면에 도금층을 형성하고, 이를 씨드 층(Seed Layer)로 전기 도금을 실시하여 도금층을 더욱 성장시키는 방법을 채택할 수 있다. The step of forming the plating layer (S24) is a step of plating the substrate on which the residual fluorine and the overhangs 21 of the conductive film have been removed by the pickling process to form a metal plating layer on the surface of the substrate including the inner wall surface of the through hole (30). As the metal to be plated on the substrate, the same material as the conductive film, that is, copper may be used. 3I schematically shows a state in which a plating layer 40 is formed on a substrate. As shown in FIG. 3I, the plating through holes 31 are formed by plating, so that the upper and lower surfaces of the substrate are electrically connected to each other. In the step of forming the plating layer (S24), a plating layer is formed on the inner wall surface of the through hole 30 and the surface of the substrate by electroless plating, and the plating layer is further grown by electroplating with a seed layer Can be adopted.

회로를 패터닝 하는 단계(S26)는 기판의 전도성 막(20)의 상하면에 회로를 형성함으로써 회로기판을 제작하는 단계이다. 회로를 패터닝하는 공정은 드라이 필름 레지스트(Dry Film Resist) 및 리소그래피(Lithography)를 이용하여 수행될 수 있다. 회로 패터닝 공정은 통상의 기술자에게 널리 알려져 있는 것이므로 이에 대한 구체적인 설명은 생략한다. 도 3j는 기판의 양면에 회로가 패터닝된 상태를 개략적으로 도시한 것으로, 도 3j에서와 같이 기판의 상하면에 형성된 회로 패턴(51)은 도금 관통공(31)에 의해서 서로 전기적으로 연결된다. The step S26 of patterning the circuit is a step of fabricating the circuit board by forming a circuit on the upper and lower surfaces of the conductive film 20 of the substrate. The process of patterning the circuit may be performed using dry film resist (dry film resist) and lithography. Since the circuit patterning process is well known to those of ordinary skill in the art, a detailed description thereof will be omitted. 3J schematically shows a state in which circuits are patterned on both sides of the substrate. As shown in FIG. 3J, the circuit patterns 51 formed on the upper and lower surfaces of the substrate are electrically connected to each other by the plating through holes 31.

상술한 바와 같이 본 실시예의 회로기판의 제조방법에 따르면 유리 섬유에 의한 버를 효과적으로 제거함으로써 도금 관통공의 내벽면을 균일한 형태로 형성할 수 있다. 따라서 도금층의 두께를 관통공의 내벽면 전체에 걸쳐서 균일하게 형성할 수 있으며 도금 관통공의 직경을 효과적으로 확보할 수 있다. As described above, according to the method of manufacturing a circuit board of this embodiment, the inner wall surface of the through-hole can be formed in a uniform shape by effectively removing burrs by the glass fiber. Therefore, the thickness of the plating layer can be uniformly formed over the entire inner wall surface of the through hole, and the diameter of the through hole can be effectively secured.

또한 본 실시예의 회로기판의 제조방법에 따르면, 불소계 화합물 용액을 이용하여 유리 섬유 버를 제거하더라도, 기판에 잔류할 수 있는 불소 이온을 효과적으로 제거해줄 수 있다. 따라서 기판에 잔류하는 불소로 인한 기판의 불량을 효과적으로 방지할 수 있다. Further, according to the method for producing a circuit board of this embodiment, even if the glass fiber bur is removed by using the fluorine-based compound solution, the fluorine ions that can remain on the substrate can be effectively removed. Therefore, it is possible to effectively prevent defects of the substrate due to fluorine remaining on the substrate.

다음으로 본 발명의 다른 실시예에 따른 회로기판의 제조방법에 대해서 도면을 참조하여 설명한다. Next, a method of manufacturing a circuit board according to another embodiment of the present invention will be described with reference to the drawings.

도 4는 본 발명의 다른 실시예에 따른 회로기판의 제조방법을 개략적으로 설명하는 흐름도이다. 도 4를 참조하면 본 실시예의 회로기판의 제조방법은, 기판을 준비하는 단계(S30), 흑화층을 형성하는 단계(S32), 레이저로 기판에 관통공을 형성하는 단계(S34), 불소계 화합물 용액으로 유리 섬유 버를 에칭하는 단계(S36), 흑화층을 제거하고 디스미어 하는 단계(S38), 전도성 막의 오버행을 제거하는 단계(S40), 도금층을 형성하는 단계(S42), 회로를 패터닝하는 단계(S44)를 구비한다. 4 is a flowchart schematically illustrating a method of manufacturing a circuit board according to another embodiment of the present invention. Referring to FIG. 4, a method of manufacturing a circuit board according to an embodiment of the present invention includes preparing a substrate S30, forming a blackening layer S32, forming a through hole in the substrate with a laser S34, (S38) of removing the overflow of the conductive film, a step of forming a plating layer (S42), a step of patterning the circuit Step S44.

본 실시예의 기판을 준비하는 단계(S30), 측화층을 형성하는 단계(S32), 레이저로 기판에 관통공을 형성하는 단계(S34), 전도성 막의 오버행을 제거하는 단계(S40), 도금층을 형성하는 단계(S42), 회로 패터닝 하는 단계(S44)는 도 2의 회로기판의 제조방법의 기판을 준비하는 단계(S10), 흑화층을 형성하는 단계(S12), 레이저로 기판에 관통공을 형성하는 단계(S14), 전도성 막의 오버행을 제거하는 단계(S22), 도금층을 형성하는 단계(S24), 회로 패터닝 하는 단계(S26)와 실질적으로 동일하므로 이에 대한 중복적인 설명은 생략한다. A step S30 of forming a substrate of the present embodiment, a step S32 of forming a photometry layer, a step of forming a through hole in the substrate with a laser, a step S40 of removing an overhang of the conductive film, A step S44 of patterning the circuit, a step S10 of preparing a substrate of the circuit board manufacturing method of Fig. 2, a step of forming a blackening layer S12, a step of forming a through- A step S24 of removing the overhang of the conductive film, a step S24 of forming the plating layer, and a step S26 of patterning the circuit are omitted. Therefore, a duplicate description thereof will be omitted.

다만, 본 실시예의 회로기판의 제조방법은 도 2의 회로기판의 제조방법과는 다르게, 흑화층을 제거하고 디스미어 하는 단계(S38)에 앞서서 불소계 용액으로 유리 섬유 버를 에칭하는 단계(S36)를 먼저 수행한다. However, the method of manufacturing the circuit board of this embodiment differs from the method of manufacturing the circuit board of FIG. 2 in that the step S36 of etching the glass fiber bur with the fluorine-based solution prior to the step S38 of removing and blackening the blackening layer, .

도 5a는 불소계 화합물 용액으로 유리 섬유 버를 에칭하는 단계(S36)에서의 기판의 상태를 개략적으로 도시한 도면이다. 도 5a를 참조하면 불소계 화합물 용액을 기판의 관통공(30)에 가하게 되면, 관통공 내부로 돌출되어 있는 유리 섬유 버(13)가 제거된다. 한편, 유리 섬유 버(13)를 에칭하는 공정에 있어서 불소계 화합물을 이용하였으므로, 불소 이온(F)이 기판의 표면에 잔류하게 됨은 앞서 설명한 실시예에서와 같다. 5A is a view schematically showing the state of the substrate in the step (S36) of etching the glass fiber bur with the fluorine-based compound solution. Referring to FIG. 5A, when the fluorine-based compound solution is applied to the through-hole 30 of the substrate, the glass fiber burr 13 protruding into the through-hole is removed. On the other hand, since the fluorine-based compound is used in the step of etching the glass fiber burls 13, the fluorine ions F remain on the surface of the substrate as in the above-described embodiment.

한편, 도 2의 실시예의 회로기판의 제조방법은 불소 이온(F)을 제거하기 위하여 산세 공정을 거치나, 본 실시예의 회로기판의 제조방법은 불소계 화합물 용액으로 유리 섬유 버(13)를 제거한 후에 별도의 산세 공정없이 디스미어 단계(S38)가 수행될 수 있다. 본 실시예의 디스미어 단계(S38)는 도 2의 실시예의 디스미어 단계(S16)와 실질적으로 동일한 방법으로 수행될 수 있으며, 흑화층 제거 공정과 함께 수행될 수도 있다. On the other hand, in the method of manufacturing the circuit board of the embodiment of Fig. 2, the pickling process is performed to remove the fluorine ions (F). In the method of manufacturing the circuit board of this embodiment, after the glass fiber burr 13 is removed by the fluorine- The desmear step S38 can be performed without a separate pickling process. The desmear step S38 of this embodiment may be performed in substantially the same manner as the desmear step S16 of the embodiment of FIG. 2, and may be performed together with the blackening layer removing step.

본 출원인은 실험을 통하여 불소계 화합물 용액으로 유리 섬유를 에칭한 다음, 산세 공정을 거치지 않고 디스미어 공정을 수행하더라도 불소 이온이 효과적으로 제거됨을 확인하였다. 이러한 불소 이온 제거 효과는, 디스미어 용액이 염기성을 띄어 잔류하는 불소계 화합물과 중화반응을 일으킨다는 점, 흑화층의 제거에 따라 흑화층의 표면에 잔류하는 불소 이온도 함께 제거된다는 점에 기인하는 것으로 파악되고 있다. 또한 디스미어 단계에서는 초음파 세척도 함께 수행될 수 있는데, 이러한 초음파 세척 공정도 기판의 표면에 잔류하는 불소 성분을 제거하는데 효과적인 것으로 파악된다. The present applicant has confirmed through experiments that fluorine ions are effectively removed even if a glass fiber is etched with a fluorine-based compound solution and then subjected to a desmearing process without a pickling process. This fluorine ion removal effect is attributed to the fact that the neutralization reaction is caused between the dismear solution and the remaining fluorine-based compound leaving a basicity, and the fluorine ions remaining on the surface of the blackening layer are removed together with the removal of the blackening layer . Also, in the desmear stage, ultrasonic cleaning can also be performed. It is understood that such an ultrasonic cleaning process is also effective in removing fluorine components remaining on the surface of the substrate.

도 5b는 유리 섬유 버(13)를 에칭하여 제거한 이후에 흑화층 제거 및 디스미어 공정을 거친 기판을 개략적으로 도시한 것이다. 도 5b에 도시된 바와 같이 유리 섬유 버(13)를 에칭하여 제거한 이후에 별도의 산세 공정을 거치지 않더라도 불소 이온(F)이 효과적으로 제거됨을 알 수 있다. 5B is a schematic view of a substrate subjected to a blackening layer removal and desmearing process after the glass fiber bur 13 has been removed by etching. As shown in FIG. 5B, it can be seen that the fluorine ions F are effectively removed even after the glass fiber burr 13 is removed by etching and thereafter no additional pickling process is performed.

상술한 바와 같이 본 실시예의 회로기판의 제조방법은, 불소 이온(F)을 제거하기 위하여 별도의 산세 공정을 거치지 않으므로 전도성 막이 식각되는 것을 효과적으로 저감시킬 수 있다. 즉 본 실시예의 회로기판 제조방법에 따르면 식각으로 인한 전도성 막의 두께(d1)의 감소 현상이 크게 줄어들 수 있다. As described above, in the method of manufacturing a circuit board of this embodiment, since a separate pickling process is not performed to remove the fluorine ions F, etching of the conductive film can be effectively reduced. That is, according to the circuit board manufacturing method of the present embodiment, the decrease in the thickness d1 of the conductive film due to the etching can be greatly reduced.

회로기판의 경우 회로가 형성되는 전도층의 두께가 소정량 이상으로 확보되어야 하기 때문에, 전도성 막(20)의 두께가 감소하면 그만큼 도금층(40)이 더 두껍게 형성되어야 한다. 반면 본 실시예의 회로기판의 제조방법에 따르면 전도성 막(20)의 두께를 효과적으로 유지시킬 수 있으므로 그 위에 형성되는 도금층(40)의 두께 역시 크게 증가될 필요가 없다. 따라서 본 실시예의 회로기판의 제조방법에 의하면 도금층(40)을 형성하는데 소요되는 도금 재료 및 시간이 효과적으로 감소될 수 있다. In the case of the circuit board, since the thickness of the conductive layer in which the circuit is formed must be ensured to be a predetermined amount or more, if the thickness of the conductive film 20 is reduced, the plating layer 40 should be formed thicker. On the other hand, according to the circuit board manufacturing method of the present embodiment, the thickness of the conductive film 20 can be effectively maintained, and the thickness of the plating layer 40 formed thereon does not need to be greatly increased. Therefore, the plating material and time required for forming the plating layer 40 can be effectively reduced by the manufacturing method of the circuit board of this embodiment.

또한 본 실시예와 같이 불소 이온(F)을 제거하기 위한 산세 공정을 제외할 경우, 전체 공정이 간소화되어 회로기판의 제조에 소요되는 시간 및 비용이 효과적으로 감소될 수도 있다.In addition, when the pickling process for removing fluorine ions (F) is omitted as in the present embodiment, the entire process is simplified, and the time and cost required for manufacturing the circuit board may be effectively reduced.

본 실시예에서는 유리 섬유 버(13)를 에칭하는 단계(S36)와, 흑화층 제거 및 디스미어 단계(S38) 사이에 별도의 산세 공정을 거치지 않는 것으로 설명하였으나, 유리 섬유 버를 에칭하는 단계(S36)와 흑화층 제거 및 디스미어 단계(S38) 사이에는 산세 공정이 부가될 수도 있다. 다만, 이러한 경우라 하더라도 도 2의 실시예처럼 디스미어 단계(S16) 이후에 유리 섬유 버를 에칭하는 단계(S18)를 거치는 방법에 비해 산세 공정의 강도를 낮게할 수 있다. 왜냐하면 후속되는 디스미어 단계(S38)에서 불소 이온이 어차피 제거될 것이기 때문에 산세 공정의 강도를 굳이 높일 필요가 없기 때문이다. 즉 유리 섬유 버를 에칭하는 단계(S36)와 디스미어 단계(S38) 사이에 별도의 산세 공정이 부가된다 하더라도 전도성 막(20)의 식각량은 상대적으로 적은 수준으로 유지될 수 있는 것이다. In the present embodiment, it is described that the step S36 for etching the glass fiber burls 13 and the step S38 for removing the blackening layer are not performed separately, but the step of etching the glass fiber burr A pickling process may be added between the blackening layer removing step and the desizing step S38. However, even in such a case, the strength of the pickling process can be lowered compared to the method of etching the glass fiber bur (S18) after the desizing step S16 as in the embodiment of Fig. This is because it is not necessary to increase the strength of the pickling process because the fluorine ions will be removed anyway in the subsequent desmear step S38. That is, even if a separate pickling step is added between the step S36 of etching the glass fiber bur and the step S38, the etching amount of the conductive film 20 can be maintained at a relatively small level.

이와 같이 본 실시예의 회로기판 제조방법은 잔류 불소 제거를 위한 산세 과정을 생략 내지는 간소화할 수 있으므로, 전도성 막(20)의 두께 감소를 억제할 수 있음은 물론, 전체적인 공정이 간소화되어 회로기판에 소요되는 시간 및 비용이 효과적으로 절감될 수 있다. As described above, the circuit board manufacturing method of the present embodiment can omit or simplify the pickling process for residual fluorine removal, thereby reducing the thickness of the conductive film 20 and simplifying the overall process. Time and cost can be effectively reduced.

또한 본 실시예의 회로기판 제조방법 역시 도 2의 회로기판 제조방법과 마찬가지로, 관통공(30) 내의 유리 섬유 버(13)의 효과적인 제거로 인한 도금층의 균일화 및 도금 관통공(31) 형상의 균일화라는 효과를 얻을 수 있음은 물론이다. Also, the circuit board manufacturing method of the present embodiment is similar to the circuit board manufacturing method of Fig. 2, in that the uniformity of the plating layer and the uniformity of the shape of the through hole 31 due to the effective removal of the glass fiber burr 13 in the through hole 30 Of course, can be obtained.

이상 본 발명의 일부 실시예에 대해서 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범주 내에서 다양한 형태로 구체화될 수 있다.Although some embodiments of the present invention have been described above, the present invention is not limited thereto, and may be embodied in various forms within the scope of the technical idea of the present invention.

1 ... 기판
10 ... 절연층
12 ... 유리 섬유
20 ... 전도성 막
25 ... 흑화층
30 ... 관통공
31 ... 도금 관통공
40 ... 도금층
1 ... substrate
10 ... insulating layer
12 ... glass fiber
20 ... conductive film
25 ... blackening layer
30 ... through hole
31 ... plating through hole
40 ... plated layer

Claims (5)

(a) 내부에 유리 섬유를 구비하는 절연층과, 상기 절연층의 표면에 부착되는 전도성 막을 구비하는 기판을 준비하는 단계;
(b) 레이저를 상기 기판에 조사하여 상기 전도성 막 및 상기 절연층을 투과하는 관통공을 형성하는 단계;
(c) 상기 관통공 내의 이물질을 제거하는 디스미어 단계;
(d) 상기 관통공으로 돌출된 상기 유리 섬유 버를 불소계 용액으로 제거하는 단계; 및
(e) 산성 용액을 이용하여 상기 유리 섬유 버가 제거된 상기 기판을 에칭함으로써, 상기 기판에 잔류하는 불소 성분을 제거하는 단계;를 포함하는 회로기판의 제조방법.
(a) preparing a substrate having an insulating layer having a glass fiber therein and a conductive film attached to a surface of the insulating layer;
(b) irradiating the substrate with a laser to form a through hole through the conductive film and the insulating layer;
(c) a desmear step of removing foreign matter in the through-hole;
(d) removing the glass fiber bur protruded through the through-hole with a fluorine-based solution; And
(e) etching the substrate from which the glass fiber bur is removed by using an acidic solution to remove fluorine components remaining on the substrate.
삭제delete 제1항에 있어서,
상기 (d) 단계가 상기 (c) 단계 이전에 수행되는 회로기판의 제조방법.
The method according to claim 1,
Wherein the step (d) is performed before the step (c).
제1항 및 제3항 중 어느 한 항에 있어서,
상기 (b) 단계에서 형성되는 전도성 막의 오버행을 에칭으로 제거하는 단계; 및
상기 관통공의 내측벽 및 상기 전도성 막의 표면에 도금층을 형성하는 단계를 더 포함하고,
상기 오버행을 에칭으로 제거하는 단계는 상기 (e) 단계와 동시에 수행되는, 회로기판의 제조방법.
4. The method according to any one of claims 1 to 3,
Removing an overhang of the conductive film formed in the step (b) by etching; And
Forming a plating layer on the inner wall of the through hole and on the surface of the conductive film,
And removing the overhang by etching is performed simultaneously with the step (e).
제4항에 있어서,
상기 도금층에 회로 배선을 패터닝하는 단계를 더 포함하는 회로기판의 제조방법.
5. The method of claim 4,
And patterning the circuit wiring on the plating layer.
KR1020120092545A 2012-08-23 2012-08-23 Method for manufactuing a circuit board KR101933991B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120092545A KR101933991B1 (en) 2012-08-23 2012-08-23 Method for manufactuing a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120092545A KR101933991B1 (en) 2012-08-23 2012-08-23 Method for manufactuing a circuit board

Publications (2)

Publication Number Publication Date
KR20140027633A KR20140027633A (en) 2014-03-07
KR101933991B1 true KR101933991B1 (en) 2019-03-25

Family

ID=50641428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120092545A KR101933991B1 (en) 2012-08-23 2012-08-23 Method for manufactuing a circuit board

Country Status (1)

Country Link
KR (1) KR101933991B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802595B (en) * 2023-01-29 2023-05-30 惠州威尔高电子有限公司 Thick copper PCB and processing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086164A (en) * 2003-09-11 2005-03-31 Meiko:Kk Manufacturing method of multilayered circuit board

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226924A (en) * 2007-03-08 2008-09-25 Tokyo Electron Ltd Manufacturing method of semiconductor device, and recording medium
KR101170753B1 (en) * 2007-08-28 2012-08-03 삼성테크윈 주식회사 Method of manufacturing flexible printed circuit board
TWI450666B (en) * 2007-11-22 2014-08-21 Ajinomoto Kk Production method of multilayer printed wiring board and multilayer printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086164A (en) * 2003-09-11 2005-03-31 Meiko:Kk Manufacturing method of multilayered circuit board

Also Published As

Publication number Publication date
KR20140027633A (en) 2014-03-07

Similar Documents

Publication Publication Date Title
TWI421000B (en) Printed wiring board and method for manufacturing the same
JP3752161B2 (en) Method for roughening copper surface of printed wiring board, printed wiring board, and manufacturing method thereof
JP3807312B2 (en) Printed circuit board and manufacturing method thereof
WO2016136222A1 (en) Printed wiring board and method for manufacturing same
KR20100124287A (en) Method of treating surface of copper and method of treating surface of printed wiring board
KR100674316B1 (en) Method forming via hole that utilizes lazer drill
JP5066427B2 (en) Method for manufacturing printed wiring board
JP2009283671A (en) Method of manufacturing printed-wiring board
WO2013042582A1 (en) Desmear solution and desmear method
KR20230050343A (en) Manufacturing method of printed wiring board
KR101933991B1 (en) Method for manufactuing a circuit board
JP4862682B2 (en) Printed wiring board and manufacturing method thereof
JP2010205801A (en) Method of manufacturing wiring board
JP5565950B2 (en) Wiring board manufacturing method
JP5495002B2 (en) Printed wiring board and manufacturing method thereof
JP2004319994A (en) Method for manufacturing printed wiring board
KR100832641B1 (en) Fabricating method of printed circuit board
JP2018107172A (en) Manufacturing method of inner layer wiring board, inner layer wiring board and semiconductor package substrate
JP2008305906A (en) Method for manufacturing multilayer printed-wiring board
KR101009118B1 (en) A method for manufacturing of landless printed circuit board
JP5835608B2 (en) Wiring board and manufacturing method thereof
JP2011060969A (en) Manufacturing method for wiring substrate
KR100332516B1 (en) Method of making blind-via hole in PCB
JP2005294364A (en) Printed wiring board and via hole forming method using via filling plating
JP4838977B2 (en) Circuit board and circuit board manufacturing method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant