KR101930044B1 - 박막 트랜지스터 어레이 기판 및 이의 제조방법 - Google Patents

박막 트랜지스터 어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101930044B1
KR101930044B1 KR1020110048472A KR20110048472A KR101930044B1 KR 101930044 B1 KR101930044 B1 KR 101930044B1 KR 1020110048472 A KR1020110048472 A KR 1020110048472A KR 20110048472 A KR20110048472 A KR 20110048472A KR 101930044 B1 KR101930044 B1 KR 101930044B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
substrate
forming
source
Prior art date
Application number
KR1020110048472A
Other languages
English (en)
Other versions
KR20120130492A (ko
Inventor
김동영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110048472A priority Critical patent/KR101930044B1/ko
Publication of KR20120130492A publication Critical patent/KR20120130492A/ko
Application granted granted Critical
Publication of KR101930044B1 publication Critical patent/KR101930044B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 어레이 기판 및 그 제조방법을 개시한다. 개시된 본 발명의 박막 트랜지스터 어레이 기판 제조방법은, 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 표시 영역에 게이트 전극 및 게이트 라인을 형성하고, 비표시 영역에서는 게이트 패드를 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 사용하는 제 2 마스크 공정에 따라 상기 게이트 패드를 노출시키는 콘택홀과 상기 게이트 전극 상부에 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 투명성 도전막과 소스/드레인 금속막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 사용하는 제 3 마스크 공정에 따라 소스/드레인 전극, 데이터 라인, 데이터 패드 및 화소 전극을 형성하는 단계; 상기 화소 전극을 형성한 다음, 제 3 마스크 공정에 따라 패터닝된 감광막패턴을 제거하지 않고, 계속하여 보호막을 기판 상에 형성하는 단계; 및 상기 보호막이 형성된 기판에 리프트 오프 공정으로 감광막패턴을 제거하여 화소 전극 상에 보호막 및 노출된 채널층 상에 보호패턴을 형성하는 단계를 포함한다.

Description

박막 트랜지스터 어레이 기판 및 이의 제조방법{THIN FILM TRANSISTOR ARRAY SUBSTRATE AND METHOD FOR FABRICATING THE SAME}
본원 발명은 액정표시장치에 관한 것이다.
통상적으로 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 주로 컬러필터 어레이가 형성되는 컬러필터 기판과 박막 트랜지스터(TFT: Thin Film Transistor) 어레이가 형성되는 박막 트랜지스터 어레이 기판이 액정을 사이에 두고 합착되어 형성된다.
TN(Twisted Nematic) 방식 액정표시장치는 상기 박막 트랜지스터 어레이 기판에 화소 전극이 형성되고, 컬러필터 기판에 공통 전극이 형성되어, 두기판 사이에서 발생되는 전계에 의해 액정분자들을 회전시켜 영상을 표시한다. 이와 같이, 액정표시장치는 전계에 의해 회전된 액정분자들이 백라이트 유닛으로부터 공급되는 광의 투과율을 변화시킴으로써, 화상을 디스플레이한다.
또한, 박막 트랜지스터 어레이 기판은 다수 번의 마스크 공정을 순차적으로 진행하여 완성하는데, 일반적으로 5 또는 6 마스크 공정을 진행하여 기판을 완성한다. 하지만, 최근 액정표시장치는 공정을 단순화하여 제조 비용을 절감하는 것이 주요 기술적 과제로 대두 되고 있어, 박막 트랜지스터 어레이 기판의 채널층과 소스/드레인 전극을 동시에 형성하는 4 마스크 공정이 개발되었다.
4 마스크 공정에 의한 액정표시장치의 박막 트랜지스터 어레이 기판 제조방법은, 제 1 마스크 공정에 따라 기판 상에 게이트 전극, 게이트 라인 및 게이트 패드를 형성하는 단계, 제 2 마스크 공정에 따라 게이트 전극이 형성된 기판 상에 게이트 절연막, 반도체층, 도핑된 반도체층 및 금속막을 순차적으로 형성한 다음, 하프톤 또는 회절 마스크를 사용하여 소스/드레인 전극, 채널층 및 데이터 라인을 동시에 형성하는 단계, 제 3 마스크 공정에 따라 기판 상에 보호막을 형성한 다음, 드레인 전극과 패드 영역을 오픈하는 콘택홀 공정, 제 4 마스크 공정에 따라 투명성 금속막을 기판 상에 형성한 다음, 화소 영역에 화소 전극을 형성하는 단계로 이루어진다.
하지만, 상기와 같은 4 마스크 공정은 채널층과 소스/드레인 전극을 동시에 형성하기 때문에 소스/드레인 전극과 데이터 라인 하측에 폭이 넓은 채널층(active tail)이 형성되어 얼룩 및 노이즈 불량(wavy noise)을 야기한다.
또한, 4 마스크 공정에 의해 박막 트랜지스터 어레이 기판을 형성하더라도 여전히 공정수를 줄여 생산성을 높이고 제조 비용을 절감하는 것은 요구되고 있다.
또한, 종래 4 마스크 공정에서는 소스/드레인 전극과 채널층이 동시에 패터닝되기 때문에 채널층이 소스/드레인 전극 영역까지 형성된다. 이로 인하여, 백라이트 유닛으로부터 공급되는 광에 의해 박막 트랜지스터의 누설전류(off current)량이 증가하는 단점이 있다.
본 발명은 소스/드레인 전극과 채널층을 분리된 마스크 공정으로 형성하면서 마스크 공정 수를 줄인 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공하는 목적이 있다.
또한, 본 발명은 하프톤 마스크 또는 회절 마스크를 이용하여 화소 전극과 소스/드레인 전극을 동시에 형성하는 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공하는 다른 목적이 있다.
또한, 본 발명은 화소 전극 상에 형성되는 보호막을 프린팅 방식과 리프트 오프 공정으로 형성하여, 화학기상증착 공정에 의해 보호막이 형성될 때 발생되는 표면 헤이즈(Haze) 불량을 줄인 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공하는 또 다른 목적이 있다.
또한, 본 발명은 채널층과 소스/드레인 전극을 동시에 형성함으로써, 발생되는 얼룩 및 노이즈(wavy noise) 불량을 줄인 박막 트랜지스터 어레이 기판 및 그 제조방법을 제공하는 또 다른 목적이 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판은, 표시 영역과 비표시 영역으로 구분되는 기판; 상기 기판의 표시 영역에서 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 박막 트랜지스터; 상기 화소 영역에 형성된 화소 전극; 및 상기 기판의 비표시 영역에 상기 게이트 라인과 데이터 라인으로부터 각각 연장 형성된 게이트 패드 및 데이터 패드를 포함하고, 상기 박막 트랜지스터의 소스 및 드레인 전극은 이중 금속막패턴으로 형성되고, 상기 데이터 패드와 데이터 라인은 외부로 노출된 구조로 형성된 것을 특징으로 한다.
또한, 본 발명의 따른 박막 트랜지스터 어레이 기판 제조방법은, 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 표시 영역에 게이트 전극 및 게이트 라인을 형성하고, 비표시 영역에서는 게이트 패드를 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 사용하는 제 2 마스크 공정에 따라 상기 게이트 패드를 노출시키는 콘택홀과 상기 게이트 전극 상부에 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 투명성 도전막과 소스/드레인 금속막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 사용하는 제 3 마스크 공정에 따라 소스/드레인 전극, 데이터 라인, 데이터 패드 및 화소 전극을 형성하는 단계; 상기 화소 전극을 형성한 다음, 제 3 마스크 공정에 따라 패터닝된 감광막패턴을 제거하지 않고, 계속하여 보호막을 기판 상에 형성하는 단계; 및 상기 보호막이 형성된 기판에 리프트 오프 공정으로 감광막패턴을 제거하여 화소 전극 상에 보호막 및 노출된 채널층 상에 보호패턴을 형성하는 단계를 포함한다.
본 발명은 소스/드레인 전극과 채널층을 분리된 마스크 공정으로 형성하면서 마스크 공정 수를 줄인 효과가 있다.
또한, 본 발명은 하프톤 마스크 또는 회절 마스크를 이용하여 화소 전극과 소스/드레인 전극을 동시에 형성하는 이점이 있다.
또한, 본 발명은 화소 전극 상에 형성되는 보호막을 프린팅 방식과 리프트 오프 공정으로 형성하여, 화학기상증착 공정에 의해 보호막이 형성될 때 발생되는 표면 헤이즈(Haze) 불량을 줄인 효과가 있다.
또한, 본 발명은 채널층과 소스/드레인 전극을 동시에 형성함으로써, 발생되는 얼룩 및 노이즈(wavy noise) 불량을 줄인 효과가 있다.
도 1은 본 발명에 따른 박막 트랜지스터 어레이 기판의 화소 영역을 도시한 도면이다.
도 2는 본 발명에 따른 박막 트랜지스터 어레이 기판의 단면도이다.
도 3a 내지 도 3i는 본 발명에 다른 박막 트랜지스터 어레이 기판의 제조 공정을 도시한 도면이다.
이하, 본 발명의 실시 예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
또한, 실시예의 설명에 있어서, 각 패턴, 층, 막, 영역 또는 기판 등이 각 패턴, 층, 막, 영역 또는 기판 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
또한, 각 구성요소의 상, 옆 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 본 발명에 따른 박막 트랜지스터 어레이 기판의 화소 영역을 도시한 도면이고, 도 2는 본 발명에 따른 박막 트랜지스터 어레이 기판의 단면도이다.
Ⅰ-Ⅰ'은 게이트 패드 영역, Ⅱ-Ⅱ'은 데이터 패드 영역, Ⅲ-Ⅲ'은 화소 영역, Ⅳ-Ⅳ'은 박막 트랜지스터(Thin Film Transistor) 영역을 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 액정표시장치는 복수개의 화소 영역들이 형성되는 표시 영역과, 게이트 패드와 데이터 패드들이 형성되는 비표시 영역(패드 영역)으로 구분된다. 상기 표시 영역에 형성되는 화소 영역(sub-pixel region)은 게이트 라인(101)과 데이터 라인(103)이 교차 배열되어 정의된다.
상기 게이트 라인(101)과 데이터 라인(103)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다. 박막 트랜지스터는, 상기 게이트 라인(101)보다 폭이 넓게 화소 영역 방향으로 인출된 게이트 전극(111), 소스/드레인 전극(117, 118) 및 채널층(114)을 포함한다. 상기 소스/드레인 전극(117,118)과 채널층(114) 사이에는 오믹콘택층(115)이 형성되어 있다.
상기 화소 영역에는 플레이트(plate) 구조를 갖는 화소 전극(109)이 상기 데이터 라인(103)과 평행한 방향으로 배치되어 있다. 또한, 상기 화소 전극(109)은 인접한 화소 영역의 게이트 라인(101)과 일부가 오버랩되어 화소 영역의 스토리지 커패시턴스를 형성한다.
또한, 본 발명의 화소 영역에는 게이트 절연막(122) 상에 화소전극(109)이 형성되고, 상기 화소 전극(109) 상에는 프린팅 방식(Scalable Printing Technology)으로 형성된 보호막(119)이 형성되어 있다.
또한, 본 발명의 박막 트랜지스터(TFT)의 노출된 채널층(114) 영역에는 보호패턴(119a)이 형성되어 채널층(114)의 노출영역을 보호하도록 하였다. 상기 보호패턴(119a)은 상기 보호막(119) 형성시 동시에 형성되고, 보호막(119)과 동일한 물질로 이루어진다.
또한, 본 발명에서는 소스/드레인 전극(117, 118)과 화소 전극(109)은 투명성 도전막과 금속막을 연속 증착한 후, 하나의 마스크 공정으로 형성되기 때문에 상기 소스/드레인 전극(117, 118)과 함께 형성되는 게이트 패드 콘택전극(120), 데이터 패드(104), 데이터 라인(103), 소스/드레인 전극(117, 118)들은 각각 이중막 구조로 형성된다.
따라서, 패드 영역인 비표시 영역에 형성되는 게이트 패드 콘택전극(120)은 제1 게이트 패드 콘택패턴(120a)과 제 2 게이트 패드 콘택패턴(120b)으로 형성되고, 데이터 패드(104)는 제 1 데이터 패드패턴(104a)과 제 2 데이터 패드패턴(104b)으로 형성된다.
또한, 상기 데이터 라인(103)은 제 1 데이터 라인패턴(103a)과 제 2 데이터 라인패턴(103b)으로 형성되고, 상기 소스 전극(117)은 제 1 소스 전극패턴(117a)과 제 2 소스 전극패턴(117b)으로 형성되며, 상기 드레인 전극(118)은 제 1 드레인 전극패턴(118a)과 제 2 드레인 전극패턴(118b)으로 형성된다.
상기 화소 전극(109)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명성 도전물질로 형성되기 때문에 제 1 게이트 패드 콘택패턴(120a), 제1 데이터 패드패턴(104a), 제 1 데이터 라인패턴(103a), 제 1 소스 전극패턴(117a) 및 제 1 드레인 전극패턴(118a)들은 화소 전극(109)과 동일한 투명성 도전물질로 형성된다.
또한, 상기 화소 전극(109)은 상기 제 1 드레인 전극패턴(118a)과 일체로 형성되기 때문에 화소 영역에서는 투명성 도전물질로된 단일층 구조를 갖는다. 하지만, 상기 드레인 전극(118) 영역에서는 상기 제 1 드레인 전극패턴(118a)과 제 2 드레인 전극패턴(118b)이 적층된 이중 구조로 형성된다. 즉, 화소 전극(109)은 상기 제 1 드레인 전극패턴(118a)으로부터 화소 영역에서 확장된 형태로 형성된다.
따라서, 불투명 금속으로 형성되는 제 2 드레인 전극패턴(118a)은 박막 트랜지스터의 드레인 전극(118) 영역에서만 존재하고, 화소 영역에서는 모두 제거되어 있다.
또한, 본 발명에서는 소스/드레인 전극(117, 118), 화소 전극(109) 및 데이터 라인(103)을 형성한 후, 감광막을 제거하지 않고 보호막(119)을 형성하기 때문에 데이터 라인(103)과 데이터 패드(104)가 보호막(119)에 의해 덮여 있지 않고, 외부로 노출된 형태로 형성된다.
이와 같이, 본 발명에서는 하프톤 마스크 또는 회절 마스크를 이용하여 게이트 패드 영역을 오픈하면서, 채널층(114)을 형성하고, 이후 소스/드레인 전극(117, 118)을 형성하기 때문에 종래 데이터 라인과 소스/드레인 전극 형성시 함께 식각되어 소스/드레인 전극과 데이터 라인 하측에 형성된 채널층 패턴이 존재하지 않는다. 이로 인하여 종래 기술에서 소스/드레인 전극과 데이터 라인 하측에 형성된 채널층에 의해 발생하던 얼룩 및 노이즈 불량이 발생하지 않는다.
또한, 본 발명에서는 소스/드레인 전극(117, 118) 및 화소 전극(109)을 한번의 마스크 공정으로 형성한 후, 리프트 오프 공정에 따라 보호막(119)을 형성하기 때문에 마스크 공정 수를 줄일 수 있는 이점이 있다.
도 3a 내지 도 3i는 본 발명에 다른 박막 트랜지스터 어레이 기판의 제조 공정을 도시한 도면이다.
도 3a 및 도 3b를 참조하면, 투명성 절연물질로 된 기판(100) 상에 금속막(112)을 스퍼터링 방식으로 증착한 다음, 제 1 마스크 공정에 따라 감광막을 기판(100)의 전면에 형성한다. 그런 다음, 노광 및 현상 공정을 진행하여 금속막(112) 상에 제 1 감광막패턴(200)을 형성하고, 제 1 감광막패턴(200)을 마스크로 하여 식각 공정을 진행한다.
식각 공정에 따라 비표시 영역에는 게이트 패드(110)가 형성되고 표시 영역에는 게이트 라인(101)과 게이트 전극(111)이 각각 형성된다.
상기 제 1 마스크 공정에서 형성하는 금속막(112)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 ITO, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다.
상기와 같이, 게이트 전극(111) 등이 기판(100) 상에 형성되면, 도 3c 내지 도 3e에 도시한 바와 같이, 게이트 절연막(122), 비정질 실리콘막(124) 및 n+ 또는 p+로 도핑된 비정질 실리콘막(125)을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 이용한 제 2 마스크 공정에 따라 노광 및 현상 공정을 진행하여 제 1 하프톤 감광막패턴(300)과 제 2 하프톤 감광막패턴(301)으로 구성된 감광막패턴을 형성한다.
상기 제 1 하프톤 감광막패턴(300)은 제 2 하프톤 감광막패턴(301)보다 두께가 얇게 형성된다.
상기와 같이, 감광막 패턴이 형성되면 이를 마스크로 하여 식각 공정을 진행하여 게이트 패드(110) 상부에 콘택홀(210)을 형성한다.
상기 콘택홀(210)은 감광막패턴을 마스크로 하여 상기 게이트 패드(110) 상부부터 형성된 도핑된 비정질 실리콘막(125), 비정질 실리콘막(124) 및 게이트 절연막(122)을 순차적으로 식각함으로써 형성된다.
그런 다음, 도 3e에 도시된 바와 같이, 에싱(ashing) 공정을 진행하여 게이트 전극(111) 상부에 제 2 하프톤 감광막패턴(301)을 남긴다.
상기와 같이, 게이드 패드 영역에 콘택홀(210)이 형성되면 도 3f에 도시된 바와 같이, 제 2 하프톤 감광막 패턴(301)을 마스크로 하여 식각 공정을 진행한다.
식각 공정에 의해 상기 게이트 전극(111) 상의 게이트 절연막(122) 상에는 채널층(114)과 도핑된 비정질 실리콘패턴(125a)이 남는다.
상기와 같이, 채널층(114)이 기판(100) 상에 형성되면, 도 3g 내지 도 3i에 도시한 바와 같이, 기판(100)의 전면에 투명성 도전막(132)과 소스/드레인 금속막(133)을 순차적으로 형성한다.
상기 소스/드레인 금속막(133)과 투명성 도전막(132)이 기판(100) 상에 형성되면 하프톤 마스크 또는 회절 마스크를 이용한 제 3 마스크 공정에 따라 제 3 하프톤 감광막패턴(400)과 제 4 하프톤 감광막패턴(401)으로 구성된 감광막패턴을 형성한다.
제 4 하프톤 감광막패턴(401)은 제 3 하프톤 감광막패턴(400)보다 두께가 두껍게 형성된다.
그런 다음, 제 3 및 제 4 하프톤 감광막패턴(400, 401)을 마스크로 하여 식각 공정을 진행하여 소스/드레인 전극(117, 118), 화소 전극(109) 및 데이터 라인(103)을 형성하고, 패드 영역에서는 게이트 패드 콘택전극(120)과 데이터 패드(104)를 형성한다.
본 발명에서는 소스/드레인 금속막(133)과 투명성 도전막(132)이 동시에 식각되기 때문에 게이트 패드 콘택전극(120), 데이터 패드(104), 데이터 라인(103), 소스/드레인 전극(117, 118)들이 각각 이중막 구조로 형성된다.
따라서, 상기 게이트 패드 콘택전극(120)은 제1 게이트 패드 콘택패턴(120a)과 제 2 게이트 패드 콘택패턴(120b)으로 형성되고, 데이터 패드(104)는 제 1 데이터 패드패턴(104a)과 제 2 데이터 패드패턴(104b)으로 형성된다.
또한, 상기 데이터 라인(103)은 제 1 데이터 라인패턴(103a)과 제 2 데이터 라인패턴(103b)으로 형성되고, 소스 전극(117)은 제 1 소스 전극패턴(117a)과 제 2 소스 전극패턴(117b)으로 형성되며, 드레인 전극(118)은 제 1 드레인 전극패턴(118a)과 제 2 드레인 전극패턴(118b)으로 형성된다.
이와 같이, 소스/드레인 전극(117, 118) 등이 1차적으로 형성되면, 제 3 하프톤 감광막패턴(400)을 에싱 공정으로 제거한 다음, 상기 화소 전극(109) 상에 적층되어 남아 있던 소스/드레인 금속막패턴을 식각 공정으로 제거한다.
상기 화소 전극(109)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명성 도전막(132)으로 형성되기 때문에 제 1 게이트 패드 콘택패턴(120a), 제1 데이터 패드패턴(104a), 제 1 데이터 라인패턴(103a), 제 1 소스 전극패턴(117a) 및 제 1 드레인 전극패턴(118a)들은 화소 전극(109)과 동일한 투명성 물질로 형성된다.
상기 소스/드레인 금속막(133)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, 투명성 도전막(132)은 ITO(Indium Tin Oxide) 또는 IZO와 같은 투명성 도전물질을 사용할 수 있다.
또한, 상기 소스/드레인 전극(117, 118) 사이의 채널층(114)을 노출시키면서 상기 소스/드레인 전극(117, 118)과 채널층(114) 사이에는 오믹콘택층(115)이 형성된다.
상기와 같이, 화소 전극(109) 등이 기판(100) 상에 형성되면, 도 3h에 도시한 바와 같이, 제 4 하프톤 감광막패턴(401)을 제거하지 않은 상태에서 보호막(119)을 프린팅 방식으로 기판(100) 상에 형성한다.
따라서, 상기 보호막(119)은 제 2 하프톤 감광막패턴(401)과 화소 영역, 패드 영역 및 박막 트랜지스터 영역 상에 형성된다. 이때, 노출된 채널층(114) 영역에는 보호패턴(119a)이 형성된다.
그런 다음, 도 3i에 도시한 바와 같이, 리프트 오프(lift off) 공정을 진행하여 상기 제 2 하프톤 감광막패턴(401)을 제거함으로써, 화소 전극(109) 상에 보호막(119)을 형성한다.
본 발명에서는 리프트 오프 공정으로 인하여 데이터 패드(104)와 데이터 라인(103)이 보호막(119)에 의해 덮여 있지 않고 외부로 노출된 구조를 갖는다.
이와 같이, 본 발명에서는 소스/드레인 전극과 채널층을 분리된 마스크 공정으로 형성하기 때문에 소스/드레인 전극 및 데이터 라인 하측에 채널층이 형성되지 않아 채널층 꼬리(Tail)로 인한 얼룩 및 노이즈 불량이 발생하지 않는다.
또한, 본 발명은 하프톤 마스크 또는 회절 마스크를 이용하여 화소 전극과 소스/드레인 전극을 동시에 형성하기 때문에 마스크 공정을 줄일 수 있는 이점이 있다.
또한, 본 발명은 화소 전극 상에 보호막을 프린팅 방식과 리프트 오프 공정으로 형성하기 때문에 화학기상증착 공정으로 보호막을 형성할 때, 발생될 수 있는 표면 헤이즈(Haze) 불량을 줄일 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101: 게이트 라인 103: 데이터 라인
104: 데이터 패드 110: 게이트 패드
109: 화소 전극 210: 콘택홀
119: 보호막

Claims (9)

  1. 표시 영역과 비표시 영역으로 구분되는 기판;
    상기 기판의 표시 영역에서 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인;
    상기 게이트 라인과 상기 데이터 라인의 교차 영역에 배치되고, 상기 기판 상에 순차적으로 형성된 게이트 전극, 게이트 절연막, 채널층 및 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터;
    상기 화소 영역에서 상기 게이트 절연막 상에 형성된 화소 전극;
    상기 게이트 절연막 및 상기 화소 전극 상에 형성되고, 일 영역은 상기 게이트 절연막과 접촉하고, 타 영역은 화소 전극과 접촉하는 보호막;
    상기 소스 전극 및 상기 드레인 전극 사이의 상기 채널층 상에 섬(island)형태로 형성되는 보호패턴;
    상기 기판의 비표시 영역에서 상기 게이트 라인과 상기 데이터 라인으로부터 각각 연장 형성된 게이트 패드 및 데이터 패드 및
    상기 게이트 절연막에 상기 게이트 패드를 노출시키도록 형성되는 콘택홀을 통해 상기 게이트 패드와 연결되는 게이트 패드 콘택전극을 포함하고,
    상기 화소 전극은 공통 전극과 다른 평면에서 플레이트 구조로 형성되고,
    상기 게이트 패드 콘택전극, 상기 데이터 패드, 상기 데이터 라인 및 상기 소스 전극 및 상기 드레인 전극은 각각 투명성 도전막 및 소스/드레인 금속막으로 된 이중 막패턴으로 형성되고,
    상기 소스 전극 및 상기 드레인 전극의 이중 막패턴 모두가 상기 보호막과 중첩되지 않고,
    상기 게이트 패드 콘택전극, 상기 데이터 패드, 상기 데이터 라인 및 상기 소스 전극 및 상기 드레인 전극의 투명성 도전막은 상기 화소 전극과 동일 물질인, 박막 트랜지스터 어레이 기판.
  2. 삭제
  3. 제 1 항에 있어서, 상기 보호막과 상기 보호패턴은 동일 물질인, 박막 트랜지스터 어레이 기판.
  4. 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계;
    상기 기판 상에 금속막을 형성한 다음, 제 1 마스크 공정에 따라 표시 영역에 게이트 전극 및 게이트 라인을 형성하고, 비표시 영역에서는 게이트 패드를 형성하는 단계;
    상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막 및 도핑된 비정질 실리콘막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 사용하는 제 2 마스크 공정에 따라 상기 게이트 패드를 노출시키는 콘택홀과 상기 게이트 전극 상부에 채널층을 형성하는 단계;
    상기 채널층이 형성된 기판 상에 투명성 도전막과 소스/드레인 금속막을 순차적으로 형성한 다음, 하프톤 마스크 또는 회절 마스크를 사용하는 제 3 마스크 공정에 따라 상기 투명성 도전막과 상기 소스/드레인 금속막을 포함하는 이중 막패턴으로 구성된 소스 전극 및 드레인 전극, 데이터 라인, 데이터 패드 및 게이트 패드 콘택전극을 형성하고, 공통 전극과 다른 평면에 상기 투명성 도전막과 동일 물질로 구성되는 플레이트 구조의 화소 전극을 형성하는 단계;
    상기 화소 전극을 형성한 다음, 제 3 마스크 공정에 따라 패터닝된 감광막패턴을 제거하지 않고, 계속하여 보호막을 기판 상에 형성하는 단계; 및
    상기 보호막이 형성된 기판에 리프트 오프 공정으로 상기 감광막패턴을 제거하여 상기 화소 전극 상에 일 영역은 상기 게이트 절연막과 접촉하고, 타 영역은 화소 전극과 접촉하는 보호막 및 노출된 채널층 상에 섬(island)형태로 보호패턴을 형성하고, 상기 소스 전극 및 상기 드레인 전극, 상기 데이터 패드, 상기 데이터 라인 및 상기 게이트 패드 콘택전극의 이중 막패턴을 모두 상기 보호막과 중첩되지 않도록 하는 단계를 포함하는 박막 트랜지스터 어레이 기판 제조방법.
  5. 삭제
  6. 제 4 항에 있어서, 상기 드레인 전극의 투명성 도전막과 상기 화소 전극은 일체로 형성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020110048472A 2011-05-23 2011-05-23 박막 트랜지스터 어레이 기판 및 이의 제조방법 KR101930044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048472A KR101930044B1 (ko) 2011-05-23 2011-05-23 박막 트랜지스터 어레이 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048472A KR101930044B1 (ko) 2011-05-23 2011-05-23 박막 트랜지스터 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20120130492A KR20120130492A (ko) 2012-12-03
KR101930044B1 true KR101930044B1 (ko) 2018-12-17

Family

ID=47514553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048472A KR101930044B1 (ko) 2011-05-23 2011-05-23 박막 트랜지스터 어레이 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101930044B1 (ko)

Also Published As

Publication number Publication date
KR20120130492A (ko) 2012-12-03

Similar Documents

Publication Publication Date Title
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
US6818923B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
JP4266793B2 (ja) 液晶表示装置用アレイ基板
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR101137861B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조방법
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
KR101870986B1 (ko) 박막 트랜지스터 어레이 기판 제조방법
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR20100130416A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US20070001170A1 (en) Thin film transistor substrate and fabricating method thereof
KR101783581B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR101795766B1 (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101930044B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR101490490B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR20020064021A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101055201B1 (ko) Ｃｏｔ형 액정표시소자의 제조방법
KR101557805B1 (ko) 액정표시장치
KR102454084B1 (ko) 액정표시장치 및 그 제조방법
KR20060133746A (ko) 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant