KR101929613B1

KR101929613B1 - 세라믹 회로기판 및 이의 제조방법

Info

Publication number: KR101929613B1
Application number: KR1020150148152A
Authority: KR
Inventors: 박미소; 곽만석; 이은복; 김동래
Original assignee: 주식회사 케이씨씨
Priority date: 2015-10-23
Filing date: 2015-10-23
Publication date: 2018-12-14
Also published as: KR20170047720A; WO2017069398A1

Abstract

본 발명은 세라믹 기판, 상기 세라믹 기판 상에 배치된 베이스층, 상기 베이스층 상에 배치된 접합층, 및 상기 접합층 상에 배치된 금속박을 포함하는 것인 세라믹 회로기판 및 이의 제조방법에 관한 것이다.

Description

세라믹 회로기판 및 이의 제조방법{CERAMIC CIRCUIT BOARD AND METHOD OF MANUFACTURING THE SAME}

본 발명은 세라믹 회로기판 및 이의 제조방법에 관한 것으로서, 구체적으로 세라믹 기판, 상기 세라믹 기판 상에 배치된 베이스층, 상기 베이스층 상에 배치된 접합층 및 상기 접합층 상에 배치된 금속박을 포함하는 세라믹 회로기판 및 이의 제조방법에 관한 것이다.

근래, 로봇이나 모터 등의 산업 기기의 고성능화가 진행되고 고전력, 고능률 인버터 등 고 파워모듈(high power module)이 요구됨에 따라서 반도체 소자로부터 발생되는 열도 증가하고 있다. 이 열을 효율적으로 방산하기 위해 파워모듈 기판에서는 종래부터 다양한 방법이 취해지고 있다. 특히, 최근에 양호한 열전도율을 가지는 세라믹 기판이 개발됨에 따라서 이 세라믹 기판에 금속판을 접합하고 회로를 형성한 후 반도체 소자를 탑재하는 구조로 모듈의 개발이 진행되고 있기도 하다.

이러한 반도체 장치에 사용되는 전기절연성 기판으로서는 종래부터 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄), 탄화규소(SiC), 지르코니아(ZrO₂) 등의 세라믹 소재가 사용되고 있다. 상기와 같은 세라믹 소재의 기판과 금속을 접합하는 방법에는 여러가지 방법이 있는데, 예컨대 표면이 산화된 구리 판재를 세라믹 기판에 접촉 배치한 후, 구리의 융점보다는 낮고 구리 및 산소의 공융점보다는 높은 온도로 가열하여 산화구리를 용융시켜 구리 판재를 기판에 직접 접합시키는 직접 접합법(Direct bonding copper: DBC) 이 개발되어 상용화되고 있다.

한편, 최근에는 보다 많은 열방출 및 강한 기계적인 접합 물성을 유지하기 위해 금속 회로기판을 납재층을 통하여 접합하는 활성금속 접합법에 의해 제조된 세라믹 회로기판 역시 개발되어 고신뢰성을 요구하는 전력반도체에 적용되고 있다. 상기 활성금속 접합법의 경우에는 직접 접합법에 비하여 접합 처리 온도가 낮기 때문에 금속-세라믹이 갖는 잔류응력이 작고, 접합층이 연성 금속이기 때문에 열충격이나 열적변화에 대해서 신뢰성이 크며, 접합시 계면에서 발생하는 미세기공(micro void) 발생이 적어 전기적인 특성이 우수한 장점을 갖고 있다. 하지만, 활성금속 접합법으로 얻어진 세라믹 회로기판의 경우 활성금속의 접합시 세라믹과의 반응에 의한 반응층이 형성되는데 이 반응층의 구조가 취약하여 기계적 강도도 저하되며, 이는 보다 큰 기계적 강도를 요구하는 최근의 파워모듈에서는 큰 단점으로 작용한다.

상기 활성금속 접합법의 단점을 극복하기 위해 납재 페이스트를 개재하여 세라믹 기판과 금속판을 접합하는 방법이 연구되고 있는데, 아직까지는 접합강도 및 기타 기계적 물성이 충분히 확보되지 않고 있는 실정이다.

일본특허공개공보 제2001-168482호 한국특허공개공보 제2013-0132684호

본 발명은 파워모듈 기판 등의 반도체 장치의 구성부품용 세라믹 회로기판을 제공하는데 있어서, 세라믹 기판, 상기 세라믹 기판 상에 배치된 베이스층, 상기 베이스층 상에 배치된 접합층 및 상기 접합층 상에 배치된 금속박을 포함하며, 이로써 TCT(thermal cycle test) 성능, 접합강도, 기판 휨량(warpage) 및 VOID 등의 물성이 개선된 세라믹 회로기판 및 상기 세라믹 회로기판의 제조방법을 제공한다.

본 발명의 일 실시형태에 따른 세라믹 회로기판은,

세라믹 기판;

상기 세라믹 기판 상에 배치된 베이스층;

상기 베이스층 상에 배치된 접합층; 및

상기 접합층 상에 배치된 금속박을 포함하는 것이다.

본 발명의 일 실시형태에 따른 세라믹 회로기판의 각 부재가 “배치”된다는 것은, 당해 부재가 그 아래의 부재 위에 배치되는 것이면 족한 것이고, 본 발명의 기술 사상을 일탈하지 않는다면 그 사이에 다른 부재 (예컨대, 다른 기능성 층을 포함)가 개재되는 것을 배제하는 것은 아니다.

본 발명의 일 실시형태에서 상기 세라믹 기판은 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄), 탄화규소(SiC) 및 지르코니아(ZrO₂)로 이루어진 군에서 선택되는 1종 이상을 포함하며, 상기 베이스층은 Cu, Ni, Cr, Ti, W, Mn, 및 Mo로 이루어진 군에서 선택되는 1종 이상을 포함한다.

한편, 상기 베이스층의 두께는 0.015 내지 0.5㎛의 범위 내이며, 상기 금속박은 Cu, Au, Ni 및 Ag로 이루어진 군에서 선택되는 1종 이상을 포함하고, 상기 금속박의 두께는 100 내지 600㎛의 범위 내이다.

또한, 본 발명의 일 실시형태에 의하면, 특별히 이에 제한되지는 않지만, 상기 금속박의 적어도 어느 하나의 표면, 보다 구체적으로는 두 표면 모두의 표면 조도(Rz)가 2.0㎛ 이하일 수 있다.

또한, 본 발명의 일 실시형태에 의하면, 상기 접합층은 Cu, Sn, Ni, P, Ag, Zn, Ti, In 로 이루어진 군에서 선택되는 1종 이상을 포함한다.

상기 접합층은 조성물로서, 조성물 100 중량부를 기준으로,

Cu 60 내지 80 중량부,

Sn 10 내지 30 중량부,

P 3 내지 15 중량부,

In 3 내지 15 중량부, 및

유기 비히클(vehicle) 잔부를 포함하는데, 상기 유기 비히클은 메탄올, 에탄올, 터피네올, 텍산올, 톨루엔 등으로부터 선택되는 하나 이상의 유기 용매 및, 선택적으로 셀룰로오스계 및 아크릴계 중의 적어도 하나의 유기 결합제를 포함한다.

또한, 특별히 이에 제한되지는 않지만, 상기 접합층의 두께는 5 내지 100㎛ 범위 내이다.

또한, 본 발명의 세라믹 회로기판 상에 전자부품이 실장될 수 있으며, 파워모듈 등의 산업분야에 이용될 수 있다.

본 발명의 다른 일 실시형태에 따라 하기와 같이, 세라믹 회로기판의 제조방법을 제공하는데, 이 제조방법은

세라믹 기판 상에 베이스층을 배치하고,

상기 베이스층 상에 접합층을 배치하며,

상기 접합층 상에 금속박을 배치하는 것을 포함하고,

상기 세라믹 기판 상의 상기 베이스층, 상기 접합층 및 상기 금속박에 에너지선 조사 및 열처리의 적어도 하나를 실시하는 것을 포함하는 것이다.

상기에서, 베이스층 및 접합층 중 적어도 어느 하나는 스퍼터링법, 인쇄법 및 화학도금법으로 이루어진 군으로부터 선택되는 방법에 의해서 형성되며, 그 중에서도 DC 스퍼터링법으로 형성될 수 있다.

상기 접합층은 상술한 바와 같이, 조성물 100 중량부를 기준으로, Cu 60 내지 80 중량부, Sn 10 내지 30 중량부, P 3 내지 15 중량부, In 3 내지 15 중량부, 및 유기 비히클 잔부를 포함하는데, 상기 유기 비히클은 메탄올, 에탄올, 터피네올 및 톨루엔으로 이루어진 군으로부터 선택되는 적어도 하나의 유기 용매, 및 선택적으로 셀룰로오스계 및 아크릴계 중의 적어도 하나의 유기 결합제를 포함하는 물질일 수 있다.

또한, 상기 단계에서 열처리는 300℃ 내지 900℃의 온도범위에서 수행될 수 있다.

본 발명의 세라믹 회로기판을 사용할 경우에는 접합강도, 기판 휨량, TCT 및 VOID 특성 등 기계적 물성이 향상되어 있어 세라믹 기판에 접합된 금속판이 반복적인 열방출에 따른 수축-팽창에 의해서도 박리되지 않으므로 접합강도 및 열적신뢰성이 요구되는 파워모듈 등의 산업분야에 적용할 수 있다.

도 1은 본 발명의 일 실시형태에 의한 세라믹 회로기판의 단면 형상을 나타내는 단면도이다.
도 2는 본 발명의 또 다른 실시형태에 의한 세라믹 회로기판의 단면 형상을 나타내는 단면도이다.

도 1을 참조하여 본 발명의 일 실시형태에 의한 세라믹 회로기판(100)은 세라믹 기판(101)과, 상기 세라믹 기판(101) 상에 배치된 베이스층(102)과, 상기 베이스층(102) 상에 배치된 접합층(103)과, 상기 접합층 상에(103) 배치된 금속박(104)을 포함하는 것이다.

또한, 도 2를 참조하면, 본 발명의 또 다른 실시형태에 의한 세라믹 회로기판(200)은 세라믹 기판(201)의 한쪽 면뿐만이 아니라 양쪽 면에 베이스층/접합층/금속박의 구조를 포함할 수 있는데, 구체적으로 세라믹 기판(201)을 중심으로 양면에 각각 베이스층(202)과 상기 베이스층(202) 상에 배치된 접합층(203)과 상기 접합층(203)상에 배치된 금속박(204)을 포함할 수도 있다.

이하에서는 본 발명의 세라믹 회로 기판 각 부재에 대하여, 편의를 위하여 도 1을 참조로 하여 설명한다.

<세라믹 기판>

먼저 본 발명에 사용되는 세라믹 기판(101) 재료로는 특별히 이에 제한되지는 않지만, 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄), 탄화규소(SiC), 지르코니아(ZrO₂) 등을 들 수 있는데, 이 중에서도 저렴하고 기계적 강도가 우수한 알루미나 기판 또는 열전도도가 우수한 질화알루미늄 기판을 사용할 수 있다. 세라믹 기판(101)의 두께는 특별하게 한정되지는 않지만, 통상적으로 사용되는 세라믹 기판의 두께인 0.2mm 내지 1.0mm의 범위를 사용할 수 있다.

<베이스층>

상기 세라믹 기판(101)과 밀착성이 우수한 베이스층(102)을 형성하는데 있어서, 스퍼터링법, 인쇄법 또는 화학도금법을 이용하여서 Cu, Ni, Cr, Ti, W, Mn 또는 Mo 중 1종 이상을 포함하는 베이스층(102)을 형성한다. 베이스층(102)의 예로는 NiCr-Cu, Ti-Cu, Cu, W, Mn, Mo 등을 들 수 있다. 베이스층(102)의 두께는 특별히 이에 제한되지는 않지만, 본 발명의 일 실시형태에 의하면 0.015 내지 0.5㎛ 범위 내일 수 있는데, 상기 베이스층(102)의 두께가 0.015㎛ 미만이면, 그 두께가 너무 얇아 세라믹 기판과의 밀착성이 저해될 수 있고, 상기 베이스층(102)의 두께가 0.5㎛ 초과이면, 그 두께가 너무 커서 기판의 박형화, 불필요한 저항의 증가 등 악영향을 미칠 수 있다. 또한, 상기 베이스층(102) 형성 방법 중에서 막 성장 속도가 높고 두께 조절이 용이하다는 점에서 DC 스퍼터링법을 사용할 수 있다.

상기 DC 스퍼터링 방법에서의 조건으로, 전력은 1.0-2.0kW, 전압은 400-550V, 전류는 2.0-4.0A이며, Ar량은 100-300sccm, 압력은 3.0-4.0mTorr이다.

<금속박 및 접합층>

상기 세라믹 기판(101)에 스퍼터링 방법 등으로 베이스층(102)(예컨대, NiCr/Cu)을 형성한 후, 상기 베이스층(102) 상에 접합층(103)을 배치후, 상기 접합층(103) 상에 금속박(104)을 배치하여 접합함으로써 금속박과 세라믹 기판을 접합시킨다.

상기 금속박(104)은 Cu, Au, Ni 또는 Ag이며, 금속박의 두께는 100 내지 600㎛ 범위 내인 것이 적합한데, 상기 금속박(104)의 두께가 100㎛ 미만이면 그 두께가 너무 얇아 금속박(104)의 내구성에 영향을 미칠 수 있으며, 금속박(104)의 두께가 600㎛ 초과이면 금속박(104)의 두께 증가로 인한 저항(Ω)의 증가로 세라믹 회로 기판(100)의 효율이 떨어질 수 있고, 접합층과(103)의 접착력이 저하될 수 있다. 본 발명의 일 실시형태에 따른 금속박(104)의 두께를 100 내지 600㎛ 이내로 함으로써 접합층(103)과의 접착력을 최대로 하여 생성되는 기판의 내구성을 향상시킬 수 있다.

상기 접합층(103)은 Cu, Sn, P, In 및 유기 비히클을 포함하는 조성물로 형성된 층으로서, 세라믹 기판(101) 상에 배치된 베이스층(102) 위에 상기 조성물을 직접 인쇄하거나, 상기 베이스층(102) 위에 상기 조성물을 일정 모양으로 미리 형성하여 프리폼으로 배치(개재)한 후에 그 위에 금속박(104)을 일체로 배치하여 브레이징을 실시하는데, 이때 온도는 접합층(103)의 재질에 따라 다르지만 대략 300 내지 900℃에서 실시할 수 있다.

본 발명에서 사용되는 상기 금속박(104)은, 금속박(104) 표면에 접착성을 향상시키기 위하여 혹 모양의 전착물층의 형성이나 산화 처리, 환원 처리, 에칭 등에 의한 조화 처리가 실질적으로 실시되지 않는 것이다. 여기서 실질적으로라는 용어는, 충분한 접착 강도를 얻을 수 없는 정도로 조도화 처리된 금속박도 사용할 수 있다는 의미이고, 조도화 처리가 전혀 실시되어 있지 않은 금속박을 이용할 수도 있다. 따라서, 본 발명에서 사용되는 금속박의 표면 조도는 JIS B0601에 나타낸 10점 평균 조도(Rz)가 양면 모두 3.0㎛ 이하이거나, 2.0㎛ 이하, 0.3㎛ 이하일 수 있다. 이러한 매끄러운 표면을 지닌 금속박을, 하기의 접합층을 이용하여 배치함으로써, 본 발명에 따른 금속박은 세라믹 기판과의 충분한 접착력 등을 확보할 수 있다.

본 발명에 따른 접합층(103)은 그 조성물로서, 조성물 100 중량부를 기준으로, Cu 60 내지 80 중량부, Sn 10 내지 30중량부, P 3 내지 15중량부, In 3 내지 15중량부 및 유기 비히클 잔부로 이루어지는데, 상기 유기 비히클은 일례로 유기 용제, 및 선택적으로 유기 결합제를 포함할 수 있다. 유기 용제로는 이에 제한되지 않으나 메탄올, 에탄올, 터피네올, 톨루엔 등의 유기 용제를 사용할 수 있으며, 유기 결합제로는 취급성을 위해 에틸셀룰로오스, 메틸셀룰로오스 등의 셀룰로오스계나 아크릴계 유기 결합제를 사용할 수 있다. 본 발명의 일 실시형태에 의하면, 상기 접합층(103)의 두께는 5 내지 100㎛ 범위 내일 수 있다. 상기 접합층(103)의 두께가 5㎛ 미만이면, 베이스층(102)과 금속박(104)의 밀착력에 문제점이 있고, 상기 접합층(103)의 두께가 100㎛ 초과이면 접합층(103) 두께로 인해 금속박(104)에서 세라믹 기판(101)으로 열 전달이 어려움에 따라 세라믹 회로 기판(100)의 효율이 떨어지는 문제점이 있다.

상기 접합층(103)은 베이스층(102)과 금속박(104) 사이에 배치되어, 접합층(103) 또는 접합층(103) 및 금속박(104)에 대한 에너지선 조사 및/또는 열처리에 의해 상기 금속박(104)을 베이스층(102)을 포함하는 세라믹 기판(101)에 접합시킬 수 있으며, 열처리를 이용하는 경우에는 300 내지 900℃의 온도 범위에서 수행할 수 있는데, 종래 Ti, Ag 및 Cu를 납재 페이스트로 하여 금속층과 세라믹 기판을 열처리로 접합시키는 경우에는 1100℃ 이상 온도에서의 열처리가 필요하였던 반면, 본 발명의 세라믹 회로기판(100)은 저온에서의 열처리로도 우수한 기계적 접합 물성을 나타낸다.

본 발명의 세라믹 회로기판을 제조하는 방법은,

세라믹 기판 상에 베이스층을 배치하고,

상기 베이스층 상에 접합층을 배치하며,

상기 접합층 상에 금속박을 배치하고, 상기 세라믹 기판 상의 상기 베이스층, 상기 접합층에 에너지선 조사 및 열처리의 적어도 하나를 실시하는 것을 포함할 수 있다.

상기 베이스층 및 접합층의 배치에 있어서 적어도 어느 하나는 스퍼터링법, 인쇄법 또는 화학도금법으로 형성될 수 있는데, 그 중에서도 DC 스퍼터링법이 가장 적합하다.

본 발명의 일 실시형태에 의하면, 상기 베이스층, 접합층 및 금속박은 세라믹 기판 상의 한쪽 면에서만 형성될 수 있지만, 이에 제한되지 않으며, 도 2에서 보는 바와 같이, 세라믹 기판의 양쪽 면 모두에서 상기 층들이 형성될 수 있다. 예를 들어, 도 2에 도시한 바와 같이, 세라믹 기판(201)의 양 면에 베이스층 (202), 접합층(303) 및 금속박(204)이 각각 형성될 수 있다. 구체적으로, 세라믹 기판(201)의 한쪽 면에 베이스층(202), 접합층(203) 및 금속박(204)을 형성하고, 이와 동시에 또는 그 후에, 세라믹 기판(201)의 다른 쪽 면에 베이스층(202), 접합층(203) 및 금속박(204)을 형성할 수 있다.

도 2에서는 세라믹 기판(201)을 중심으로 양쪽 면에 형성되는 베이스층(202), 접합층(203), 및 금속박(204)을 설명의 편의를 위하여 동일 부호로 기재한 것이며, 상기 양쪽 면에 형성되는 각각의 베이스층(202), 접합층(203), 및 금속박(204)의 구성 물질은 본 발명의 범위 내를 만족하는 것이라면 족하고, 상호 완전 동일한 것으로 한정하는 것은 아니다.

상기 방법으로 제조한 세라믹 회로기판과 종래 방법으로 제조한 세라믹 회로기판의 TCT 특성, Void 발생률, 접합강도 및 기판 휨량(warpage) 등의 물성을 테스트해 보았다.

TCT(thermal cycle test: 열 싸이클 테스트)는 구체적으로 -55℃ 내지 150℃의 온도로 계속 싸이클을 돌려 박리현상(delamination)이 몇 싸이클째 나타나는지를 조사해 보는 방법에 의해 구하였고, 박리현상은 초음파 현미경(scanning acoustic microscopy)으로 확인하였다.

또한, Void 발생률은 대형 세라믹 금속 접합 기판에 30등분을 하여 Void 발생 영역을 카운팅하였으며, 접합강도 테스트는 UTM(universal testing machine)으로 실시하였고, 기판 휨량 테스트는 3차원 측정기로 대형 세라믹 금속접합 기판의 휨량을 측정하였다.

이하, 본 발명을 하기와 같은 실시예에 의거하여 더욱 상세하게 설명한다. 단, 하기 실시예들은 본 발명을 예시하기 위한 것일 뿐, 본 발명이 이들 실시예들에 의해 한정되는 것은 아니다.

실시예 1-3 및 비교예 1: 금속접합 알루미나( Al ₂ O ₃ ) 기판에 대한 물성 평가

상술한 본 발명의 세라믹 회로기판 제조방법에 따라 제조하였는데, 세라믹 기판으로서는 테이스 캐스팅 방법에 의해 제조된 두께 약 0.38mm 의 알루미나 기판을 사용하였으며, 베이스층으로서는 Ni_xCr₁ _-x(x=0.8)/Cu의 층을 스퍼터링법, 페이스트 인쇄법 및 화학도금법으로 각각 형성하였고, 접합층으로서 Cu 70중량부, Sn 10중량부, P 5중량부, In 5중량부 및 터피네올 10 중량부로 이루어진 조성물을 사용하였으며, 금속박으로는 평균 표면 조도(Rz)가 1.5㎛인 구리 금속박을 사용하였다(실시예 1 내지 3). 이와는 대조적으로, 비교예 1에서는 종래의 금속접합 세라믹 기판 제조방법인 직접 접합법을 사용하여 세라믹 기판에 베이스층 없이 Cu층을 직접 접합한 기판을 대상으로 하였다. 상기 실시예 1 내지 3에 사용된 세라믹 회로기판 중 베이스층의 두께는 각각 0.15㎛였고, 접합층의 두께는 50㎛였으며, 구리 금속박의 두께는 300㎛였다.

각각의 경우에 따른 TCT 횟수, Void 발생률, 접합강도 및 기판 휨량을 측정하여 하기 표 1에 나타내었다.

구분	실시예 1	실시예 2	실시예 3	비교예 1
베이스층 (Ni_xCr₁ _-x(x=0.8)/Cu) 형성방법	스퍼터링	페이스트 인쇄법	화학도금법	베이스층 없음
접합층 형성방법	Cu/Sn/P/In/terpineol 조성물을 이용한 브레이징 솔더			Cu 직접 접합
TCT 횟수 (회)	1,000회	1,000회	100회	60회
Void 발생률 (%)	0.1	0.5	0.1	10
접합강도 (N/mm)	20	20	10	6
기판 휨량 (mm)	0.5	0.5	0.6	1

*TCT 테스트: -55℃ 내지 150℃, 1,000Cycle

*Void 발생률: Void 발생면적/전체면적 × 100%

*기판 휨량(warpage) 테스트: 최대 휨량 - 최소 휨량

상기 표 1에서 보는 바와 같이, 세라믹 기판과 Cu 금속을 직접 접합하는 종래의 방법에 의해 얻어진 세라믹 회로기판(비교예 1)에 비해, 세라믹 기판 상에 스퍼터링법, 페이스트 인쇄법, 화학도금법 등으로 베이스층을 형성한 후, 세라믹 기판과 Cu박을 접합시킨 본 발명의 세라믹 회로기판의 경우(실시예 1 내지 3)에 TCT, Void 발생률, 접합강도, 기판휨량 등 전반적인 물성이 우수하였다.

따라서, 본 발명의 금속접합 세라믹 회로기판은 기계적 접합 물성 및 열적신뢰성이 종래의 금속접합 세라믹 회로기판에 비해 우수하여, 전력반도체용 방열기판과 같이 가혹 환경에서도 응용할 수 있다.

100, 200 세라믹 회로기판
101, 201 세라믹 기판
102, 202 베이스층
103, 203 접합층
104, 204 금속박

Claims

세라믹 기판;
상기 세라믹 기판 상에 배치되고, Ni, Cr 및 Cu를 포함하는 베이스층;
상기 베이스층 상에 배치된 접합층; 및
상기 접합층 상에 배치된 금속박을 포함하고,
상기 접합층은 조성물 100 중량부를 기준으로 Cu 60 내지 80 중량부, Sn 10 내지 30 중량부, P 3 내지 15 중량부, In 3 내지 15 중량부, 및 유기 비히클 잔부를 포함하는 조성물로 형성된 것이고,
상기 베이스층은 NiCr층 상에 형성된 Cu층을 포함하는 것이고,
상기 베이스층의 두께는 0.015 내지 0.5μm 범위인 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 세라믹 기판은 알루미나(Al₂O₃), 질화알루미늄(AlN), 질화규소(Si₃N₄) 또는 탄화규소(SiC), 및 지르코니아(ZrO₂)로 이루어진 군에서 선택되는 1종 이상을 포함하는 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 베이스층은 Ti, W, Mn, 및 Mo로 이루어진 군에서 선택되는 1종 이상을 더 포함하는 것인 세라믹 회로기판.
삭제
청구항 1에 있어서,
상기 금속박은 Cu, Au, Ni 및 Ag로 이루어진 군에서 선택되는 1종 이상을 포함하는 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 금속박의 두께는 100 내지 600㎛ 범위인 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 금속박의 적어도 어느 하나의 표면의 표면 조도(Rz)가 3.0㎛ 이하인 것인 세라믹 회로기판.
삭제
삭제
청구항 1에 있어서,
상기 유기 비히클은 메탄올, 에탄올, 터피네올 및 톨루엔으로 이루어진 군으로부터 선택되는 적어도 하나의 유기 용매, 및 선택적으로 셀룰로오스계 및 아크릴계의 적어도 하나의 유기 결합제를 포함하는 것인 세라믹 회로기판.
청구항 1에 있어서,
상기 접합층의 두께는 100 내지 600㎛ 범위인 것인 세라믹 회로기판.
청구항 1 내지 3, 청구항 5 내지 7, 10 및 11 중 어느 한 항의 세라믹 회로기판 상에 전자부품이 실장되어 있는 전자 소재.
세라믹 기판 상에 Ni, Cr 및 Cu를 포함하는 베이스층을 배치하고,
상기 베이스층 상에 조성물 100 중량부를 기준으로 Cu 60 내지 80 중량부, Sn 10 내지 30 중량부, P 3 내지 15 중량부, In 3 내지 15 중량부, 및 유기 비히클 잔부를 포함하는 조성물로 형성된 접합층을 배치하며,
상기 접합층 상에 금속박을 배치하는 것을 포함하며,
상기 접합층에 에너지선 조사 및 열처리의 적어도 하나를 실시하고,
상기 베이스층은 NiCr층 상에 형성된 Cu층을 포함하는 것이고,
상기 베이스층의 두께는 0.015 내지 0.5μm 범위인 것인, 세라믹 회로기판의 제조방법.
청구항 13에 있어서,
상기 베이스층 및 접합층 중 적어도 어느 하나는 스퍼터링법, 인쇄법 및 화학도금법으로 이루어진 군으로부터 선택되는 방법에 의해서 형성되는 것인 세라믹 회로기판의 제조방법.
청구항 13에 있어서,
상기 베이스층 및 접합층 중 적어도 어느 하나는 DC 스퍼터링법으로 형성되는 것인 세라믹 회로기판의 제조방법.
삭제
청구항 13에 있어서,
상기 유기 비히클은 메탄올, 에탄올, 터피네올 및 톨루엔으로 이루어진 군으로부터 선택되는 적어도 하나의 유기 용매, 및 선택적으로 셀룰로오스계 및 아크릴계 중의 적어도 하나의 유기 결합제를 포함하는 것인 세라믹 회로기판의 제조방법.
청구항 13에 있어서,
상기 열처리는 300℃ 내지 900℃의 온도 범위에서 수행되는 것인 세라믹 회로기판의 제조방법.