KR101923728B1 - 태양전지 - Google Patents

태양전지 Download PDF

Info

Publication number
KR101923728B1
KR101923728B1 KR1020130013441A KR20130013441A KR101923728B1 KR 101923728 B1 KR101923728 B1 KR 101923728B1 KR 1020130013441 A KR1020130013441 A KR 1020130013441A KR 20130013441 A KR20130013441 A KR 20130013441A KR 101923728 B1 KR101923728 B1 KR 101923728B1
Authority
KR
South Korea
Prior art keywords
passivation layer
layer
semiconductor substrate
semiconductor
passivation
Prior art date
Application number
KR1020130013441A
Other languages
English (en)
Other versions
KR20140100646A (ko
Inventor
이규성
임정욱
연창봉
윤선진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020130013441A priority Critical patent/KR101923728B1/ko
Publication of KR20140100646A publication Critical patent/KR20140100646A/ko
Application granted granted Critical
Publication of KR101923728B1 publication Critical patent/KR101923728B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 일 실시예에 따른 태양전지는 결정질 실리콘을 포함하는 반도체 기판, 반도체 기판의 제1 면 상에 차례로 적층된 제1 부동화층, 제2 부동화층, 제1 반도체층, 제1 전극층, 및 제1 전극 패턴, 그리고 반도체 기판의 제2 면 상에 차례로 적층된 제3 부동화층, 제4 부동화층, 제2 반도체층, 제2 전극층, 제2 전극패턴을 포함할 수 있다. 제1 내지 제4 부동화층은 진성 비정질 실리콘을 포함할 수 있다. 제2 부동화층은 제1 부동화층보다 높은 결정화도를 가지며, 제4 부동화층은 제3 부동화층보다 높은 결정화도를 가질 수 있다. 태양전지는 수명 및 효율이 향상될 수 있다.

Description

태양전지{Solar cell}
본 발명은 태양전지에 관한 것으로, 보다 구체적으로는 부동화층을 포함하는 결정질 실리콘 기반의 태양전지에 관한 것이다.
오늘날 일반적으로 이용되는 석유, 석탄, 및 천연 가스와 같은 화석 에너지는 그 양이 한정되어 있고, 오염 물질을 배출하는 문제점이 있다. 따라서, 이를 대신할 수 있는 대체 에너지의 개발이 중요하다. 그 중에서도 가장 주목 받고 있는 기술이 태양광을 이용한 태양전지이다. 태양광을 이용한 발전 기술은 빛 에너지를 전기 에너지로 변환함으로써 전력을 얻는다. 태양전지는 무한정으로 제공되는 태양광을 전기 에너지로 바꿀 수 있고, 대기 오염이나 소음, 발열, 또는 진동 등의 공해가 없어 친환경적이다. 태양전지는 연료의 수송과 발전 설비의 유지 관리가 불필요하므로 반영구적인 수명을 가질 수 있다.
실리콘 태양전지는 소재의 풍부성과 오랜 기간 관련 기술의 축적으로 인하여, 태양전지 시장의 90% 이상을 차지하고 있다. 실리콘 태양전지는 화학적으로 안정하고 대면적화가 가능하여 건물의 창호 및 온실의 외장재 등으로 이용될 수 있다. 실리콘 태양전지가 건물 등에 사용되는 경우, 태양전지가 다양한 명암을 갖도록 패턴을 구현하는 것이 외관을 미려하게 하므로 유리하다. 태양전지의 효율 및 수명 향상은 태양전지 개발에 있어서 주요한 개발 방향이 되고 있다.
본 발명의 해결하고자 하는 일 기술적 과제는 수명특성이 향상된 태양전지에 관한 것이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 태양전지에 관한 것이다. 일 실시예에 따르면, 태양전지는 서로 대향되는 제1 면 및 제2 면을 가지는 반도체 기판, 상기 제1 면 상에 차례로 적층된 제1 부동화층, 제2 부동화층, 및 제1 반도체층, 그리고 상기 제2 면 상에 차례로 적층된 제3 부동화층, 제4 부동화층, 및 제2 반도체층을 포함하되, 상기 반도체 기판은 결정질 실리콘을 포함하고, 상기 제1 반도체층 및 상기 제2 반도체층은 비정질 실리콘을 포함하고, 상기 제1 부동화층, 상기 제2 부동화층, 상기 제3 부동화층, 및 상기 제4 부동화층은 진성 비정질 실리콘을 포함하며, 상기 제2 부동화층은 상기 제1 부동화층보다 높은 결정화도를 가지고, 상기 제4 부동화층은 상기 제3 부동화층보다 높은 결정화도를 가질 수 있다.
본 발명에 개념에 따른 태양전지는 제1 내지 제4 부동화층을 포함할 수 있다. 제1 및 제2 부동화층이 진성 비정질 실리콘을 포함하여, 반도체 기판 및 제1 반도체층 사이의 계면 결함의 발생이 방지될 수 있다. 제3 및 제4 부동화층이 진성 비정질 실리콘을 포함하여, 반도체 기판 및 제2 반도체층 사이의 계면 결함의 발생이 방지될 수 있다. 제2 부동화층은 제1 부동화층보다 더 높은 결정화도를 가지고, 제4 부동화층은 제3 부동화층보다 더 높은 결정화도를 가질 수 있다. 이에 따라, 반도체 기판 및 태양전지의 수명이 향상되고 이에 따른 태양전지 효율이 증가될 수 있다. 본 발명의 태양전지는 우수한 장기 성능특성을 나타낼 수 있다.
본 발명의 보다 완전한 이해와 도움을 위해, 참조가 아래의 설명에 첨부도면과 함께 주어져 있고 참조번호가 아래에 나타나 있다.
도 1은 본 발명의 일 실시예에 따른 태양전지를 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 태양전지를 도시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 태양전지를 도시한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 태양전지를 도시한 단면도이다.
도 5는 실험예 및 비교예의 소수 전하 밀도에 따른 소수 전하 수명을 나타낸 그래프이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 당해 기술분야에서 통상의 기술을 가진 자는 본 발명의 개념이 어떤 적합한 환경에서 수행될 수 있다는 것을 이해할 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다.
본 명세서의 다양한 실시 예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에의 제1막질로 언급된 막질이 다른 실시 예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 태양전지를 설명한다.
도 1은 본 발명의 일 실시예에 따른 태양전지를 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(100)은 서로 대향하는 제1 면(101) 및 제2 면(102)을 가질 수 있다. 반도체 기판(100)의 제1 면(101) 상에 제1 부동화층(210), 제2 부동화층(220), 제1 반도체층(310), 제1 전극층(410), 제1 전극패턴(415)이 차례로 적층될 수 있다. 반도체 기판(100)의 제2 면(102) 상에 제3 부동화층(230), 제4 부동화층(240), 제2 반도체층(320), 제2 전극층(415), 제2 전극패턴(425)이 차례로 적층될 수 있다.
반도체 기판(100)은 결정질 실리콘을 포함할 수 있다. 반도체 기판(100)은 p형 불순물, 예를 들어, 붕소(B), 알루미늄(Al), 갈륨(Ga), 또는 인듐(In) 등을 포함할 수 있다. 다른 예로, 반도체 기판(100)은 n형 불순물, 예를 들어, 안티몬(Sb), 비소(As), 또는 인(P) 등을 포함할 수 있다.
제1 반도체층(310)은 반도체 기판(100)과 이격 배치될 수 있다. 제1 반도체층(310)은 반도체 기판(100)과 다른 결정구조를 가지는 실리콘, 예를 들어, 비정질 실리콘을 포함할 수 있다. 제1 반도체층(310)은 불순물을 더 포함할 수 있다.
제1 부동화층(210)이 반도체 기판(100)의 제1 면(101) 상에 배치될 수 있다. 제1 부동화층(210)은 반도체 기판(100) 및 제1 반도체층(310) 사이에 개재될 수 있다. 제1 부동화층(210)은 반도체 기판(100)과 다른 결정구조의 실리콘을 포함하되, 불순물을 포함하지 않을 수 있다. 예를 들어, 제1 부동화층(210)은 진성(intrinsic) 비정질 실리콘을 포함할 수 있다. 다른 예로, 제1 부동화층(210)은 반도체 기판(100)과 다른 물질을 포함할 수 있다. 제1 부동화층(210)은 산화 실리콘(SiO2), 탄화 실리콘(SiC), 또는 질화 실리콘(SiNx)을 포함할 수 있다. 제1 부동화층(210)이 생략되는 경우, 반도체 기판(100)은 다른 결정구조를 가지는 제1 반도체층(310)과 접촉하여, 반도체 기판(100) 및 제1 반도체층(310) 사이의 계면에서 단글린 본드(dangling bond)와 같은 결함이 발생할 수 있다. 제1 부동화층(210)은 진성 비정질 실리콘을 포함하여, 반도체 기판(100) 및 제1 반도체층(310) 사이의 계면 결함 발생을 방지할 수 있다. 따라서, 반도체 기판(100)의 수명이 향상될 수 있다.
제2 부동화층(220)이 제1 부동화층(210) 상에 배치될 수 있다. 제2 부동화층(220)은 제1 부동화층(210) 및 제1 반도체층(310) 사이에 개재될 수 있다. 제2 부동화층(220)은 반도체 기판(100)과 다른 결정구조의 실리콘, 예를 들어, 비정질 실리콘을 포함할 수 있다. 제2 부동화층(220)은 제1 부동화층(210)과 같이 진성 비정질 실리콘을 포함하되, 제1 부동화층(210)보다 더 높은 결정화도를 가질 수 있다. 제2 부동화층(220)이 포함된 태양전지(1)는 제2 부동화층(220)이 생략된 경우보다 반도체 기판(100)의 소수캐리어의 수명이 더 연장되어, 반도체 기판(100)의 수명이 향상될 수 있다.
제1 전극층(410)이 제2 부동화층(220)을 덮을 수 있다. 제1 전극층(410)은 투명 전도성 산화 물질(TCO), 예를 들어, 인듐 주석 산화물(indium tin oxide: ITO) 또는 산화 아연(zinc oxide: ZnO)등을 포함할 수 있다.
제1 전극패턴(415)이 제1 전극층(410)의 일부를 덮을 수 있다. 제1 전극 패턴(415)은 일 방향으로 연장될 수 있다. 다른 예로, 제1 전극패턴(415)은 일 방향으로 연장된 제1 직선 및 상기 일 방향과 다른 타 방향으로 연장된 제2 직선을 포함하는 그리드 형태의 평면을 가질 수 있다. 제1 전극 패턴(415)은 도전성 물질, 예를 들어, 금속을 포함할 수 있다.
제2 반도체층(320)은 제1 반도체층(310)과 이격되며 마주할 수 있다. 제2 반도체층(320)은 반도체 기판(100)과 다른 결정구조를 가지는 실리콘, 예를 들어, 비정질 실리콘을 포함할 수 있다. 제2 반도체층(320)은 제1 반도체층(310)과 다른 종류의 불순물을 포함할 수 있다. 예를 들어, 제1 반도체층(310) 및 제2 반도체층(320) 중에서 어느 하나는 p형 불순물을 포함하고, 다른 하나는 n형 불순물을 포함할 수 있다.
제3 부동화층(230)이 반도체 기판(100) 및 제2 반도체층(320) 사이에 개재될 수 있다. 제3 부동화층(230)은 진성 비정질 실리콘을 포함할 수 있다. 제3 부동화층(230)은 반도체 기판(100) 및 제2 반도체층(320) 사이의 계면 결함을 방지할 수 있다.
제4 부동화층(240)은 제3 부동화층(230) 및 제2 반도체층(320) 사이에 개재될 수 있다. 제4 부동화층(240)은 제3 부동화층(230)보다 더 높은 결정화도를 가지는 진성 비정질 실리콘을 포함할 수 있다. 제4 부동화층(240)을 포함하는 태양전지(1)는 제4 부동화층(240)이 생략된 경우보다, 반도체 기판(100) 및 태양전지(1)의 수명이 향상될 수 있다.
제2 전극층(415)이 제4 부동화층(240)을 덮을 수 있다. 제2 전극층(415)은 제 1 전극층(415)의 예로써 설명한 투명 전도성 산화물을 포함할 수 있다.
제2 전극패턴(425)이 제2 전극층(415)의 일부를 덮을 수 있다. 제2 전극패턴(425)은 일 방향으로 연장될 수 있다. 다른 예로, 제2 전극패턴(425)은 그리드 형태의 평면을 가질 수 있다. 제2 전극패턴(425)은 금속을 포함할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 태양전지를 도시한 단면도이다.
도 2를 참조하면, 반도체 기판(100)은 서로 대향하는 제1 면(101) 및 제2 면(102)을 가질 수 있다. 반도체 기판(100)의 제1 면(101) 상에 제1 부동화층(210), 제2 부동화층(220), 제1 반도체층(310), 제1 전극층(410), 제1 전극패턴(415)이 차례로 적층될 수 있다. 반도체 기판(100)의 제2 면(102) 상에 제2 반도체(320), 제2 전극층(420), 및 제2 전극패턴(425)이 차례로 적층될 수 있다.
일 예로, 제1 반도체층(310), 및 제2 반도체층(320)은 도 1의 예로써 설명한 바와 동일하거나 유사할 수 있다.
다른 예로, 제1 반도체층(310)은 비정질 실리콘 및 반도체 기판(100)과 동일한 종류의 불순물을 포함할 수 있다. 제2 반도체층(320)은 반도체 기판과 같은 결정구조를 가지는 실리콘, 예를 들어, 결정질 실리콘을 포함할 수 있다. 제2 반도체층(320)은 반도체 기판(100)과 다른 종류의 불순물을 더 포함할 수 있다. 제1 반도체층(310)은 반도체 기판(100)과 동일한 종류의 불순물을 더 포함할 수 있다. 예를 들어, 반도체 기판(100)은 p형으로 도핑된 결정질 실리콘, 제1 반도체층(310)은 p형으로 도핑된 비정질 실리콘, 제2 반도체층(320)은 n형으로 도핑된 결정질 실리콘을 포함할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 태양전지를 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 3을 참조하면, 반도체 기판(100)의 제1 면(101) 상에 제1 부동화층(210), 제2 부동화층(220), 제5 부동화층(250), 제1 반도체층(310), 제1 전극층(410), 및 제1 전극패턴(415)이 차례로 적층될 수 있다. 반도체 기판(100)의 제2 면(102) 상에 제3 부동화층(230), 제4 부동화층(240), 제6 부동화층(260), 제2 반도체층(320), 제2 전극층(420), 및 제2 전극패턴(425)이 차례로 적층될 수 있다.
제5 부동화층(250)이 제2 부동화층(220) 상에 제공될 수 있다. 제5 부동화층(250)은 제2 부동화층(220) 및 제1 반도체층(310) 사이에 개재될 수 있다. 제5 부동화층(250)은 진성 비정질 실리콘을 포함할 수 있다.
제6 부동화층(260)이 제4 부동화층(240) 상에 제공될 수 있다. 제6 부동화층(260)은 제4 부동화층(240) 및 제2 반도체층(320) 사이에 개재될 수 있다. 제6 부동화층(260)은 진성 비정질 실리콘을 포함할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 태양전지를 도시한 단면도이다. 이하, 앞서 설명한 바와 중복되는 내용은 생략한다.
도 4를 참조하면, 반도체 기판(100)의 제1 면(101) 상에 제1 부동화층(210), 제2 부동화층(220), 제1 반도체층(310), 제1 전극층(410), 제1 전극패턴(415)이 차례로 적층될 수 있다. 반도체 기판(100)의 제2 면(102) 상에 제2 부동화층(220), 제3 부동화층(230), 제2 반도체층(320), 제2 전극층(420), 제2 전극패턴(425)이 차례로 적층될 수 있다.
반도체 기판(100)은 제1 면(101) 상에 제공된 제1 요철구조(110) 및 제2 면(102) 상에 제공된 제2 요철구조(120)를 가질 수 있다. 제1 요철구조(110) 및 제2 요철구조(120)는 텍스쳐링(texturing) 공정에 의하여 형성될 수 있다. 제1 부동화층(210) 및 제2 부동화층(220)은 반도체 기판(100)의 제1 면(101) 상에서 상기 제1 요철구조(110)를 따라 연장될 수 있다. 제1 부동화층(210) 및 제2 부동화층(220)은 상기 제1 요철구조(110)에 대응되는 형상의 단면을 가질 수 있다. 제3 부동화층(230) 및 제4 부동화층(240)은 반도체 기판(100)의 제2 면(102) 상에서 상기 제2 요철구조(120)를 따라 연장될 수 있다. 제3 부동화층(230) 및 제4 부동화층(240)은 상기 제2 요철구조(120)에 대응되는 형상의 단면을 가질 수 있다. 제1 내지 제4 부동화층(210 내지 240)이 요철구조를 가짐에 따라, 제1 내지 제4 부동화층(210 내지 240)은 반사방지의 기능을 수행할 수 있다. 이에 따라, 태양전지(4)의 광전환효율이 향상될 수 있다.
이하, 본 발명에 따른 태양전지의 특성평가 결과를 보다 상세하게 설명한다.
태양전지의 성능평가
<실험예>
실리콘 웨이퍼 상에 도 1의 예로써 설명한 제1 부동화층 및 제2 부동화층을 증착하여 평가샘플이 제조되었다. 준정상상태 광전도성(quasi-steady-state photoconductance) 감쇠법에 의하여 상기 평가샘플의 소수 전하 밀도(minority carrier density)에 따른 소수 전하 수명(Minority carrier lifetime)을 측정되었다.
<비교예>
실험예와 동일한 방법으로 태양전지의 성능이 평가되었다. 다만, 실리콘 웨이퍼 상에 도 1의 예로써 설명한 제1 부동화층을 증착하여 제조된 평가샘플이 사용되었다.
도 5는 실험예 및 비교예의 소수 전하 밀도에 따른 소수 전하 수명을 나타낸 그래프이다.
도 5를 도 1과 함께 참조하면, 실험예(A)는 비교예(B)보다 동일한 소수 전하 밀도 조건에서 높은 소수 전하 수명을 가지는 것을 확인할 수 있다. 제2 부동화층(220)이 포함된 실험예는 제2 부동화층(220)이 생략된 비교예보다, 반도체 웨이퍼의 소수캐리어의 수명이 더 연장될 수 있다. 이로부터 도 1의 태양전지(1)는 반도체 기판(100)의 수명이 향상됨을 예상할 수 있다. 본 발명의 태양전지(1)는 비교예보다 수명 및 개방전압이 향상되어, 효율이 증가될 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.

Claims (10)

  1. 서로 대향되는 제1 면 및 제2 면을 가지는 반도체 기판;
    상기 반도체 기판의 상기 제1 면 상에 차례로 적층된 제1 부동화층, 제2 부동화층, 및 제1 반도체층; 및
    상기 제2 부동화층 및 제1 반도체층 사이에 개재되는 제5 부동화층을 포함하되,
    상기 반도체 기판은 결정질 실리콘을 포함하고,
    상기 제1 반도체층은 비정질 실리콘을 포함하고,
    상기 제1 부동화층 및 상기 제2 부동화층은 진성 비정질 실리콘을 포함하며,
    상기 제2 부동화층은 상기 제1 부동화층보다 높은 결정화도를 가지고,
    상기 제5 부동화층은 진성 비정질 실리콘을 포함하는 태양전지.
  2. 제 1항에 있어서,
    상기 반도체 기판의 상기 제2 면 상에 차례로 적층된 제3 부동화층, 제4 부동화층, 및 제2 반도체층을 더 포함하고,
    상기 제2 반도체층은 비정질 실리콘을 포함하는 태양전지.
  3. 제 2항에 있어서,
    상기 제3 부동화층 및 상기 제4 부동화층은 진성 비정질 실리콘을 포함하고,
    상기 제4 부동화층은 상기 제3 부동화층보다 높은 결정화도를 가지는 태양전지.
  4. 제 3항에 있어서,
    상기 제4 부동화층 및 및 제2 반도체층 사이에 개재되는 제6 부동화층을 더 포함하되,
    상기 제6 부동화층은 진성 비정질 실리콘을 포함하는 태양전지.
  5. 제 2항에 있어서,
    상기 반도체 기판은 상기 제2 면 상에 제공된 제2 요철 구조를 가지고,
    상기 제3 부동화층 및 상기 제4 부동화층은 상기 반도체 기판의 상기 제2 요철 구조와 대응되는 형상의 단면들을 가지는 태양전지.
  6. 삭제
  7. 제 1항에 있어서,
    상기 제1 반도체층 상에 제공되고, 투명 전도성 산화물을 포함하는 제1 전극층; 및
    상기 제1 전극층 상에 제공되고, 금속을 포함하는 제1 전극 패턴을 더 포함하는 태양전지.
  8. 제 1항에 있어서,
    상기 반도체 기판은 상기 제1 면 상에 제공된 제1 요철 구조를 갖고,
    상기 제1 부동화층 및 상기 제2 부동화층은 상기 반도체 기판의 상기 제1 요철 구조를 따라 연장되는 태양전지.
  9. 서로 대향되는 제1 면 및 제2 면을 가지는 반도체 기판;
    상기 반도체 기판의 상기 제1 면 상에 차례로 적층된 제1 부동화층, 제2 부동화층, 제5 부동화층, 및 제1 반도체층; 그리고
    상기 반도체 기판의 상기 제2 면 상에 제공된 제2 반도체층을 포함하되,
    상기 제1 반도체층은 상기 반도체 기판과 다른 종류의 결정 구조를 가지고, 상기 반도체 기판과 동일한 종류의 불순물을 포함하며,
    상기 제2 반도체층은 상기 반도체 기판과 동일한 결정 구조를 가지고, 상기 반도체 기판과 다른 종류의 불순물을 포함하고,
    상기 제1 부동화층, 상기 제2 부동화층, 및 상기 제5 부동화층은 진성 비정질 실리콘을 포함하며,
    상기 제2 부동화층은 상기 제1 부동화층보다 높은 결정화도를 가지는 태양전지.
  10. 제 9항에 있어서,
    상기 반도체 기판은 p형으로 도핑된 결정질 실리콘을 포함하고,
    상기 제1 반도체층은 p형으로 도핑된 비정질 실리콘을 포함하고,
    상기 제2 반도체층은 n형으로 도핑된 결정질 실리콘을 포함하는 태양전지.
KR1020130013441A 2013-02-06 2013-02-06 태양전지 KR101923728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130013441A KR101923728B1 (ko) 2013-02-06 2013-02-06 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013441A KR101923728B1 (ko) 2013-02-06 2013-02-06 태양전지

Publications (2)

Publication Number Publication Date
KR20140100646A KR20140100646A (ko) 2014-08-18
KR101923728B1 true KR101923728B1 (ko) 2018-11-29

Family

ID=51746366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013441A KR101923728B1 (ko) 2013-02-06 2013-02-06 태양전지

Country Status (1)

Country Link
KR (1) KR101923728B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202020732D0 (en) * 2020-12-30 2021-02-10 Rec Solar Pte Ltd Solar cell

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076409A (ja) * 2000-09-05 2002-03-15 Sanyo Electric Co Ltd 光起電力装置
JP2005260149A (ja) 2004-03-15 2005-09-22 Sanyo Electric Co Ltd 光起電力装置の製造方法
JP2006237363A (ja) 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 光起電力素子
WO2009116580A1 (ja) 2008-03-19 2009-09-24 三洋電機株式会社 太陽電池及びその製造方法
JP2011003654A (ja) 2009-06-17 2011-01-06 Kaneka Corp 結晶シリコン系太陽電池
JP2011061030A (ja) 2009-09-10 2011-03-24 Kaneka Corp 結晶シリコン系太陽電池
WO2012020682A1 (ja) 2010-08-09 2012-02-16 株式会社カネカ 結晶シリコン系太陽電池
JP2012049156A (ja) 2010-08-24 2012-03-08 Osaka Univ 太陽電池およびその製造方法
WO2012050186A1 (ja) 2010-10-14 2012-04-19 株式会社カネカ 結晶シリコン系太陽電池の製造方法
JP2012253260A (ja) 2011-06-06 2012-12-20 Sanyo Electric Co Ltd 太陽電池の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076409A (ja) * 2000-09-05 2002-03-15 Sanyo Electric Co Ltd 光起電力装置
JP2005260149A (ja) 2004-03-15 2005-09-22 Sanyo Electric Co Ltd 光起電力装置の製造方法
JP2006237363A (ja) 2005-02-25 2006-09-07 Sanyo Electric Co Ltd 光起電力素子
WO2009116580A1 (ja) 2008-03-19 2009-09-24 三洋電機株式会社 太陽電池及びその製造方法
JP2011003654A (ja) 2009-06-17 2011-01-06 Kaneka Corp 結晶シリコン系太陽電池
JP2011061030A (ja) 2009-09-10 2011-03-24 Kaneka Corp 結晶シリコン系太陽電池
WO2012020682A1 (ja) 2010-08-09 2012-02-16 株式会社カネカ 結晶シリコン系太陽電池
JP2012049156A (ja) 2010-08-24 2012-03-08 Osaka Univ 太陽電池およびその製造方法
WO2012050186A1 (ja) 2010-10-14 2012-04-19 株式会社カネカ 結晶シリコン系太陽電池の製造方法
JP2012253260A (ja) 2011-06-06 2012-12-20 Sanyo Electric Co Ltd 太陽電池の製造方法

Also Published As

Publication number Publication date
KR20140100646A (ko) 2014-08-18

Similar Documents

Publication Publication Date Title
KR101292061B1 (ko) 박막 태양전지
US8354585B2 (en) Solar cell and method of fabricating the same
KR20110025481A (ko) 이종접합 태양전지와 그 제조방법
US20120138129A1 (en) Bifacial solar cell
KR101073488B1 (ko) 와이어형 박막 태양전지 및 이의 제조방법
JP5420109B2 (ja) Ｐｎ接合およびショットキー接合を有する多重太陽電池およびその製造方法
CN202268357U (zh) 一种薄膜太阳能电池
KR101030447B1 (ko) 이종접합 실리콘 태양전지와 그 제조방법
US9224886B2 (en) Silicon thin film solar cell
US20140083486A1 (en) Solar cell and method for manufacturing same
KR20100090015A (ko) 태양전지 및 그 제조방법
EP2515342A2 (en) Solar Cell
KR101923728B1 (ko) 태양전지
KR20130036454A (ko) 박막 태양전지 모듈
CN104037242B (zh) 光伏元件及其制造方法
US20100071745A1 (en) Photovoltaic device and method of manufacturing the same
US20100212739A1 (en) Solar cell and method of manufacturing the same
KR101620432B1 (ko) 태양전지모듈 및 그 제조방법
US20110155215A1 (en) Solar cell having a two dimensional photonic crystal
KR101303594B1 (ko) 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법
KR102646186B1 (ko) TOPCon 실리콘 태양전지와 그 제조방법 및 실리콘 태양전지의 폴리실리콘층 형성방법
KR20100051445A (ko) 태양 전지 모듈
KR101784440B1 (ko) 박막 태양 전지
CN108198871A (zh) 异质接面太阳能电池及其制造方法
US20130160853A1 (en) Solar cell having a pn hetero-junction

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right