KR101922879B1 - Multilayered capacitor - Google Patents
Multilayered capacitor Download PDFInfo
- Publication number
- KR101922879B1 KR101922879B1 KR1020170053082A KR20170053082A KR101922879B1 KR 101922879 B1 KR101922879 B1 KR 101922879B1 KR 1020170053082 A KR1020170053082 A KR 1020170053082A KR 20170053082 A KR20170053082 A KR 20170053082A KR 101922879 B1 KR101922879 B1 KR 101922879B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- tin
- conductive
- copper
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 107
- 239000011347 resin Substances 0.000 claims abstract description 107
- 239000002923 metal particle Substances 0.000 claims abstract description 57
- 229910000765 intermetallic Inorganic materials 0.000 claims abstract description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 72
- 239000010949 copper Substances 0.000 claims description 60
- 239000011135 tin Substances 0.000 claims description 52
- 229910052802 copper Inorganic materials 0.000 claims description 50
- 229910052718 tin Inorganic materials 0.000 claims description 50
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 49
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 46
- 238000002844 melting Methods 0.000 claims description 34
- 230000008018 melting Effects 0.000 claims description 34
- 229910052759 nickel Inorganic materials 0.000 claims description 32
- 229910052797 bismuth Inorganic materials 0.000 claims description 26
- 238000007747 plating Methods 0.000 claims description 26
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 25
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 22
- 229910052709 silver Inorganic materials 0.000 claims description 22
- 239000004332 silver Substances 0.000 claims description 22
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 18
- 230000003405 preventing effect Effects 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000005452 bending Methods 0.000 abstract description 8
- 239000003985 ceramic capacitor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 145
- 239000002245 particle Substances 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 35
- 239000002184 metal Substances 0.000 description 35
- 239000010408 film Substances 0.000 description 23
- LIMFPAAAIVQRRD-BCGVJQADSA-N N-[2-[(3S,4R)-3-fluoro-4-methoxypiperidin-1-yl]pyrimidin-4-yl]-8-[(2R,3S)-2-methyl-3-(methylsulfonylmethyl)azetidin-1-yl]-5-propan-2-ylisoquinolin-3-amine Chemical compound F[C@H]1CN(CC[C@H]1OC)C1=NC=CC(=N1)NC=1N=CC2=C(C=CC(=C2C=1)C(C)C)N1[C@@H]([C@H](C1)CS(=O)(=O)C)C LIMFPAAAIVQRRD-BCGVJQADSA-N 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000010304 firing Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 238000001723 curing Methods 0.000 description 6
- 230000035515 penetration Effects 0.000 description 6
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910020836 Sn-Ag Inorganic materials 0.000 description 4
- 229910020988 Sn—Ag Inorganic materials 0.000 description 4
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 239000011342 resin composition Substances 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 229910018100 Ni-Sn Inorganic materials 0.000 description 2
- 229910018532 Ni—Sn Inorganic materials 0.000 description 2
- 229910020816 Sn Pb Inorganic materials 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910020922 Sn-Pb Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 229910008783 Sn—Pb Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000013035 low temperature curing Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은, 바디에서 내부 전극이 노출되는 면에 외부 전극의 도전성 수지층이 배치되고, 상기 도전성 수지층의 도전성 연결부 및 상기 내부 전극과 접촉되는 금속간 화합물을 포함하며, 상기 도전성 연결부는, 상기 복수의 금속 입자와 상기 제2 전극층에 접촉됨으로써, 적층 세라믹 커패시터의 ESR(등가직렬저항: Equivalent Series Resistance)를 저감시키고, 휨 강도 및 신뢰성을 향상시킬 수 있는 적층형 커패시터를 제공한다.The present invention is characterized in that a conductive resin layer of an external electrode is disposed on a surface of the body where an internal electrode is exposed and an intermetallic compound which is in contact with the conductive connection portion of the conductive resin layer and the internal electrode, A multilayer capacitor capable of reducing ESR (Equivalent Series Resistance) of a multilayer ceramic capacitor by contacting a plurality of metal particles and the second electrode layer, and improving a bending strength and reliability.
Description
본 발명은 적층형 커패시터에 관한 것이다.
The present invention relates to a stacked capacitor.
적층형 커패시터는 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 통신, 컴퓨터, 가전, 자동차 등의 산업에 사용되는 중요한 칩 부품이고, 특히, 휴대전화, 컴퓨터, 디지털 TV 등 각종 전기, 전자, 정보 통신 기기에 사용되는 핵심 수동 소자이다.The multilayer capacitor is an important chip component used in industries such as communication, computer, home appliance, automobile and the like due to its small size, high capacity and easy mounting, and in particular, various kinds of electronic components such as a cellular phone, a computer, It is a core passive element used in communication equipment.
최근에는 전자 기기의 소형화 및 고성능화에 따라 적층형 커패시터 또한 소형화 및 고용량화 되는 추세이며, 이런 흐름에 따라 적층형 커패시터의 고신뢰성을 확보하는 중요도가 높아지고 있다.
In recent years, with the miniaturization and high performance of electronic devices, the thickness of the stacked capacitor is also becoming smaller and higher in capacity, and in this trend, it is becoming more important to secure high reliability of the stacked capacitor.
이러한 적층형 커패시터의 고신뢰성을 확보하기 위한 방안으로, 기계적 또는 열적 환경에서 발생하는 인장 스트레스(stress)를 흡수하여 스트레스에 의해 발생하는 크랙(crack) 발생을 방지하기 위해, 외부 전극에 도전성 수지층을 적용하는 기술이 개시되어 있다. As a method for securing high reliability of such a stacked capacitor, in order to absorb tensile stress generated in a mechanical or thermal environment and to prevent a crack caused by stress, a conductive resin layer A technique is disclosed.
이러한 도전성 수지층은 적층형 커패시터의 외부 전극의 소결 전극층과 도금층 사이를 전기적 및 기계적으로 접합시켜주는 역할을 하고, 회로 기판 실장 중에 공정 온도에 따른 기계적 및 열적 응력 및 기판의 휨 충격으로부터 적층형 커패시터를 보호하는 역할을 더 한다.
Such a conductive resin layer serves to electrically and mechanically bond the sintered electrode layer of the external electrode of the stacked capacitor to the plating layer and protects the stacked capacitor from mechanical and thermal stresses depending on the process temperature and the bending impact of the substrate during circuit board mounting It also adds a role.
종래에는 도전성 수지층이 가지고 있는 낮은 전기적 및 기계적 접합력으로 인하여 소결 전극층을 적용하여 내부 전극과의 전기적 및 기계적 접합력을 확보한 후 소결 전극층 위에 도전성 수지층을 형성한다. Conventionally, due to the low electrical and mechanical bonding strength of the conductive resin layer, a sintered electrode layer is applied to secure electrical and mechanical bonding strength with the internal electrode, and then a conductive resin layer is formed on the sintered electrode layer.
그러나, 이와 같은 구조에서는 소결 전극층으로 인하여 크랙(crack)이 발생하고, 온도에 따른 기계적 및 열적 응력과 기판의 휨 충격으로부터 적층형 커패시터를 보호하는 역할에 한계가 있다. However, in such a structure, cracks are generated due to the sintered electrode layer, and there is a limitation in the role of protecting the stacked capacitor from the mechanical and thermal stresses depending on the temperature and the bending impact of the substrate.
또한, 종래 구조에서 도전성 수지층을 소결 전극층 없이 내부 전극에 바로 적용하게 되면 전기적 및 기계력 접합력이 감소하게 되므로 용량이 감소하고 ESR(등가직렬저항: Equivalent Series Resistance)이 증가게 되는 문제가 발생할 수 있다.
In addition, if the conductive resin layer is directly applied to the internal electrode without the sintered electrode layer in the conventional structure, the electrical and mechanical bonding force is reduced, and the capacity decreases and ESR (Equivalent Series Resistance) increases. .
본 발명의 목적은 도전성 수지층을 1차 외부전극층으로 적용하여 내부 전극과 도전성 수지층 사이의 전기적 및 기계적 접합력을 향상시켜 용량을 확보하고 등가직렬저항(Equivalent series resistance, ESR)을 저감시키는 동시에 신뢰성을 향상시킬 수 있는 적층형 커패시터를 제공하는 것이다.
It is an object of the present invention to improve the electrical and mechanical bonding force between the internal electrode and the conductive resin layer by applying the conductive resin layer as the primary external electrode layer, thereby securing the capacity, reducing the equivalent series resistance (ESR) And to provide a stacked capacitor capable of improving the performance of the stacked capacitor.
본 발명의 일 측면은, 복수의 유전체층과 상기 유전체층을 사이에 두고 번갈아 배치되는 복수의 제1 및 제2 내부 전극을 포함하고, 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 상기 제3 및 제4 면과 연결되며 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제3 및 제4 면에는 상기 제1 및 제2 내부 전극의 일 단부가 각각 노출되도록 상하로 배치된 유전체층 사이에 복수의 제1 및 제2 홈부가 형성되는 바디; 상기 제1 및 제2 홈부 내에 배치되며, 상기 제1 및 제2 내부 전극의 일 단부와 각각 접속되는 금속간 화합물; 및 상기 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 외부 전극은, 상기 바디의 제3 및 제4 면에 각각 배치되며, 복수의 금속 입자, 상기 복수의 금속 입자를 둘러싸고 상기 금속간 화합물과 접촉하는 도전성 연결부 및 베이스 수지를 포함하는 도전성 수지층; 및 상기 도전성 수지층 상에 배치되며 상기 도전성 연결부와 접촉되는 제1 전극층; 을 포함하는 적층형 커패시터를 제공한다.
According to an aspect of the present invention, there is provided a plasma display panel comprising a plurality of dielectric layers and a plurality of first and second internal electrodes arranged alternately with the dielectric layer interposed therebetween, the first and second surfaces being opposed to each other, Third and fourth surfaces connected to and facing each other, fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and facing each other, A body having a plurality of first and second grooves formed between the dielectric layers disposed on the fourth surface so as to expose one ends of the first and second internal electrodes, respectively; An intermetallic compound disposed in the first and second trenches and connected to one end of the first and second internal electrodes, respectively; And first and second external electrodes respectively disposed on the third and fourth surfaces of the body; Wherein the first and second external electrodes are respectively disposed on the third and fourth surfaces of the body and include a plurality of metal particles, a conductive connection portion surrounding the plurality of metal particles and contacting the intermetallic compound, A conductive resin layer including a base resin; And a first electrode layer disposed on the conductive resin layer and in contact with the conductive connection portion; And a capacitor connected to the capacitor.
본 발명의 일 실시 형태에 의하면, 적층형 커패시터의 용량을 일정 수준으로 확보하고 ESR를 저감시킬 수 있으며, 휨 강도를 향상시킬 수 있으며, 신뢰성을 향상시킬 수 있는 효과가 있다.
According to one embodiment of the present invention, the capacitance of the stacked capacitor can be secured at a certain level, ESR can be reduced, the bending strength can be improved, and reliability can be improved.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 I-I'선 단면도이다.
도 3은 도 2의 A영역을 확대하여 도시한 단면도이다.
도 4는 금속 입자가 플레이크형으로 이루어지는 것을 나타내는 도 2의 A 영역 단면도이다.
도 5는 금속 입자가 구형과 플레이크형의 혼합형으로 이루어지는 것을 나타내는 도 2의 A 영역 단면도이다.
도 6은 에폭시에 구리 입자 및 주석-비스무트 입자가 분산된 것을 도시한 상태도이다.
도 7은 산화막 제거제 또는 열에 의해 구리 입자의 산화막이 제거되는 것을 도시한 상태도이다.
도 8은 산화막 제거제 또는 열에 의해 주석/비스무트 입자의 산화막이 제거되는 것을 도시한 상태도이다.
도 9는 주석/비스무트 입자가 녹아 흐름성을 가지는 것을 도시한 상태도이다.
도 10은 구리 입자와 주석/비스무트 입자가 반응하여 금속간 화합물을 형성하는 것을 도시한 상태도이다.
도 11은 본 발명의 또 다른 실시 형태에 따른 적층형 커패시터를 개략적으로 나타내는 단면도이다.1 is a perspective view schematically showing a stacked capacitor according to an embodiment of the present invention.
2 is a sectional view taken along the line I-I 'in Fig.
3 is an enlarged cross-sectional view of the region A in Fig.
Fig. 4 is a cross-sectional view taken along the line A in Fig. 2 showing that the metal particles are flaked. Fig.
Fig. 5 is a cross-sectional view taken along the line A in Fig. 2 showing that the metal particles are composed of a mixture of a spherical shape and a flake shape.
6 is a state diagram showing that copper particles and tin-bismuth particles are dispersed in an epoxy.
7 is a state diagram showing the removal of an oxide film of copper particles by an oxide film remover or heat.
FIG. 8 is a state diagram showing an oxide film remover or an oxide film of tin / bismuth particles removed by heat.
Fig. 9 is a state diagram showing that tin / bismuth particles melt and flow.
10 is a state diagram showing that copper particles and tin / bismuth particles react with each other to form an intermetallic compound.
11 is a cross-sectional view schematically showing a stacked capacitor according to still another embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below.
또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The shape and size of elements in the drawings may be exaggerated for clarity.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.In the drawings, like reference numerals are used to designate like elements that are functionally equivalent to the same reference numerals in the drawings.
덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In addition, "including" an element throughout the specification does not exclude other elements unless specifically stated to the contrary.
또한, 명세서 전체에서, "상에" 형성된다고 하는 것은 직접적으로 접촉하여 형성되는 것을 의미할 뿐 아니라, 사이에 다른 구성요소를 더 포함할 수 있는 것을 의미할 수 있는 것으로 문맥에 따라 적절히 해석되어야 한다.In addition, throughout the specification, to be formed on "on " means properly formed not only in direct contact, but also should be construed accordingly depending on the context which may mean that it may further include other components .
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and similar parts are denoted by similar reference numerals throughout the specification .
적층형Laminated type
커패시터 Capacitor
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터를 나타내는 사시도이고, 도 2는 도 1의 I-I'선 단면도이다.
FIG. 1 is a perspective view showing a stacked capacitor according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line I-I 'of FIG.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 바디(110) 및 제1 및 제2 외부 전극(130, 140)을 포함한다.
Referring to FIGS. 1 and 2, a stacked
바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브 영역과, 상하 마진부로서 상기 액티브 영역의 상하 부에 각각 형성되는 상부 및 하부 커버(112, 113)를 포함할 수 있다.The
본 발명의 일 실시 형태에서, 바디(110)는 형상에 있어 특별히 제한은 없지만, 실질적으로 육면체 형상일 수 있다.In one embodiment of the present invention, the
즉, 바디(110)는, 내부 전극의 배치에 따른 두께 차이 및 모서리부의 연마로 인하여, 완전한 육면체 형상은 아니지만 실질적으로 육면체에 가까운 형상을 가질 수 있다.That is, the
본 발명의 실시 형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 X, Y 및 Z는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. In order to clearly explain the embodiment of the present invention, when the directions of the hexahedron are defined, X, Y, and Z shown in the drawing indicate the longitudinal direction, the width direction, and the thickness direction, respectively.
여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.Here, the thickness direction can be used in the same concept as the lamination direction in which the dielectric layers are laminated.
또한, 바디(110)에서, Z방향으로 서로 대향하는 양면을 제1 및 제2 면(1, 2)으로 정의하고, 제1 및 제2 면(1, 2)과 연결되고 X방향으로 서로 대향하는 양면을 제3 및 제4 면(3, 4)으로 정의하고, 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되고 Y방향으로 서로 대향하는 양면을 제5 및 제6 면(5, 6)으로 정의한다. 이때, 제1 면(1)은 실장 면이 될 수 있다.
In the
상기 액티브 영역은 복수의 유전체층(111)과, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부전극(121, 122)이 번갈아 적층되는 구조로 이루어질 수 있다.The active region may have a structure in which a plurality of
또한, 상기 액티브 영역에서, 바디(100)의 제3 및 제4 면(3, 4)에는 제1 및 제2 내부 전극(121, 122)의 일 단부가 각각 노출되도록 상하로 배치된 유전체층(111) 사이에 복수의 제1 및 제2 홈부가 형성된다.In the active region, a dielectric layer 111 (not shown) is formed on the third and
그리고, 상기 제1 및 제2 홈부 내에는 제1 및 제2 내부 전극(121, 122)의 일 단부와 각각 접촉되는 금속간 화합물(150)이 배치된다.
In the first and second trenches, an
유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The
이때, 유전체층(111)의 두께는 적층형 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바디(110)의 크기와 용량을 고려하여 1 층의 두께는 소성 후 0.1 내지 10 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
At this time, the thickness of the
제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치될 수 있다.The first and second
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(111) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)을 사이에 두고 유전체층(111)의 적층 방향을 따라 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.The first and second
이러한 제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)을 통해 번갈아 노출되는 부분이 금속간 화합물(150)을 통해 제1 및 제2 외부 전극(130, 140)과 각각 전기적으로 연결될 수 있다.The first and second
따라서, 제1 및 제2 외부 전극(130, 140)에 전압을 인가하면 금속간 화합물(150)을 통해 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층형 커패시터(100)의 정전 용량은 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.Accordingly, when a voltage is applied to the first and second
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있으며, 예를 들어 세라믹 바디(110)의 크기와 용량을 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.The thickness of the first and second
또한, 제1 및 제2 내부 전극(121, 122)에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 중 하나이거나, 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 본 실시 형태에서, 제1 및 제2 내부 전극(121, 122)이 니켈인 경우 금속간 화합물(150)은 니켈-주석(Ni-Sn)일 수 있다.
The conductive metal included in the first and second
상부 및 하부 커버(112, 113)는 내부 전극을 포함하지 않는 것을 제외하고는 상기 액티브영역의 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.The upper and
즉, 상부 및 하부 커버(112, 113)는 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브 영역의 상하 면에 각각 Z방향으로 적층하여 형성된 것으로 볼 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121,122)의 손상을 방지하는 역할을 수행할 수 있다.
That is, the upper and
제1 및 제2 외부 전극(130, 140)은 도전성 수지층(131, 141) 및 도전성 수지층(131, 141) 상에 배치되는 제1 전극층(132, 142)을 각각 포함할 수 있다.
The first and second
도전성 수지층(131, 141)은 바디(110)의 제3 및 제4 면(3, 4)에서 상기 제1 및 제2 홈부에 형성된 금속간 화합물(150)을 통해 노출되는 제1 및 제2 내부 전극(121, 122)과 각각 접촉되어 연결됨으로써 제1 외부 전극(130)과 제1 내부 전극(121) 간의 전기적 도통 및 제2 외부 전극(140)과 제2 내부 전극(122) 간의 전기적 도통을 확보한다.The conductive resin layers 131 and 141 are formed on the third and
이때, 도전성 수지층(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 형성되는 접속부와, 상기 접속부에서 바디(110)의 제1 및 제2 면(1, 2) 중 일부 및 제5 및 제6 면(5, 6)의 일부까지 각각 연장되게 형성되는 밴드부를 각각 포함할 수 있다.The conductive resin layers 131 and 132 are formed on the third and
이렇게 바디(110)의 제3 및 제4 면(3, 4) 상에 도전성 수지층(131, 141)을 형성하면 도금액 및 수분 침투 방지 특성을 향상시킬 수 있다.
The formation of the conductive resin layers 131 and 141 on the third and
제1 전극층(132, 142)은 도전성 수지층(131, 141) 상에 배치되며, 도전성 수지층(131, 141)의 후술하는 도전성 연결부와 각각 접촉된다. 이에, 제1 전극층(132, 142)은 도금액 및 수분 침투 방지 특성을 더 향상시킬 수 있다.The first electrode layers 132 and 142 are disposed on the conductive resin layers 131 and 141 and are in contact with the conductive connecting portions of the conductive resin layers 131 and 141, Accordingly, the first electrode layers 132 and 142 can further improve the plating solution and moisture permeation preventing property.
또한, 제1 전극층(132, 142)은 금속 성분을 포함할 수 있으며, 상기 금속 성분은 구리(Cu), 주석(Sn), 니켈(Ni), 팔라듐(Pd), 금(Au) 중 하나 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다. The first electrode layers 132 and 142 may include a metal component and the metal component may be one of copper (Cu), tin (Sn), nickel (Ni), palladium (Pd) Or an alloy thereof, and the present invention is not limited thereto.
이러한 제1 전극층(132, 142)은 구리를 도금하여 형성하거나 또는 CVD/PVD 등의 박막 증착 공정 등을 통해 형성할 수 있다.
The first electrode layers 132 and 142 may be formed by plating copper or a thin film deposition process such as CVD / PVD.
도 3은 도 2의 A 영역을 확대하여 도시한 단면도이다.
3 is an enlarged cross-sectional view of the region A in Fig.
상기 A 영역은 제1 외부 전극(130)의 일부를 확대하여 도시하였으나, 제1 외부 전극(130)은 제1 내부 전극(121)과 전기적으로 접속하며, 제2 외부 전극(130)은 제2 내부 전극(122)과 접속하는 차이가 있을 뿐, 제1 외부 전극(130)과 제2 외부 전극(140)의 구성은 유사하므로, 이하 제1 외부 전극(130)을 기준으로 설명하나 이는 제2 외부 전극(140)에 관한 설명을 포함하는 것으로 본다.
The first
도 3에 도시된 바와 같이, 제1 외부 전극(130)의 도전성 수지층(131)은 복수의 금속입자(131a), 금속간 화합물(150)과 접촉하는 도전성 연결부(131b) 및 베이스 수지(131c)를 포함한다.3, the
이러한 도전성 수지층(131)은 금속간 화합물(150)과 제1 전극층(132)을 전기적 및 기계적으로 접합시켜주는 역할을 하며, 적층형 커패시터(100)를 기판에 실장할 때 기계적 또는 열적 환경에서 발생하는 인장 스트레스(stress)를 흡수하여 크랙(crack)이 발생하는 것을 방지하고, 기판의 휨 충격으로부터 적층형 커패시터(100)를 보호하는 역할을 할 수 있다.The
이때, 도전성 수지층(131)은 바디(100)의 제3 면(3)에 베이스 수지(131c)에 복수의 금속 입자(131a)가 분산된 페이스트를 도포하고 건조 및 경화 공정을 거쳐 형성할 수 있다. The
따라서, 종래의 소성에 의해 외부 전극을 형성하는 방법과 달리 금속 입자가 완전히 용융되지 않아 베이스 수지(131c) 내에 랜덤 분포로 분산된 형태로 존재하여 도전성 수지층(131) 내에 포함될 수 있다.Therefore, unlike the conventional method of forming external electrodes by firing, metal particles are not completely melted and exist in a randomly dispersed form in the
한편, 금속 입자(131a)는 도전성 연결부(131b) 및 금속간 화합물(150)을 이루는 저융점 금속과 모두 반응하는 경우 도전성 수지층(131) 내에 존재하지 않을 수 있다.On the other hand, the
다만, 이하 본 실시 예에서는 설명의 편의를 위해 도전성 수지층(131) 내에 금속 입자(131a)가 포함되는 것으로 도시하여 설명한다.
However, in the following description, the
이때, 금속 입자(131a)는 구리(Cu)이거나 또는 니켈(Ni), 은(Ag), 은이 코팅된 구리(Cu), 주석(Sn)이 코팅된 구리 중 적어도 하나 이상을 포함할 수 있다.At this time, the
또한, 금속 입자(131a)의 크기는 0.2 내지 20㎛일 수 있다.The size of the
한편, 도전성 수지층(131)에 포함되는 금속 입자는 구형뿐만 아니라, 도 4에 도시된 바와 같이 필요시 플레이크(flake)형의 금속 입자(131a’)로만 이루어지거나, 또는 도 5에 도시된 바와 같이 구형 금속 입자(131a)와 플레이크형 금속 입자(131a’)의 혼합형으로 이루어질 수 있다.
On the other hand, the metal particles contained in the
도전성 연결부(131b)는 금속이 용융된 상태로 복수의 금속 입자(131a)를 둘러싸 서로 연결하는 역할을 하며, 이에 바디(110) 내부의 응력을 최소화시키고, 고온 부하와 내습 부하 특성을 향상시킬 수 있다.The conductive connecting
이러한 도전성 연결부(131b)는 도전성 수지층(131)의 전기 전도도를 증가시켜 도전성 수지층(131)의 저항을 낮추는 역할을 할 수 있다.The conductive connecting
이때, 도전성 수지층(131)에 금속 입자(131a)가 포함되는 경우, 도전성 연결부(131b)는 금속 입자(131a) 간의 연결성을 높여 도전성 수지층(131)의 저항을 더 감소시키는 역할을 할 수 있다.When the
또한, 도전성 연결부(131b)에 포함되는 저융점 금속은 베이스 수지(131c)의 경화 온도 보다 낮은 융점을 가질 수 있다.Also, the low melting point metal contained in the conductive connecting
이때, 도전성 연결부(131b)에 포함되는 저융점 금속은 바람직하게 300℃ 이하의 융점을 가질 수 있다.At this time, the low melting point metal contained in the conductive connecting
구체적으로, 도전성 연결부(131b)에 포함되는 금속은 주석(Sn), 납(Pb), 인듐(In), 구리(Cu), 은(Ag) 및 비스무트(Bi) 중에서 선택된 2 이상의 합금으로 이루어질 수 있다.Specifically, the metal included in the conductive connecting
이때, 도전성 수지층(131)에 금속 입자(131a)가 포함되는 경우, 도전성 연결부(131b)는 용융 상태로 복수의 금속 입자(131a)를 둘러싸 서로 연결하는 역할을 할 수 있다.At this time, when the
즉, 도전성 연결부(131b)에 포함된 저융점 금속이 베이스 수지(131c)의 경화 온도보다 낮은 융점을 갖기 때문에, 건조 및 경화 공정을 거치는 과정에서 용융되며, 도 3에 도시된 바와 같이 도전성 연결부(131b)가 용융 상태로 금속 입자(131a)를 커버할 수 있게 된다.
That is, since the low melting point metal contained in the conductive connecting
도전성 수지층(131)은 저융점 솔더 수지 페이스트를 제작한 후 디핑하여 형성하는데, 저융점 솔더 수지 페이스트 제작시 금속 입자(131a)로 은 또는 은이 코팅된 금속을 적용하는 경우, 도전성 연결부(131b)가 Ag3Sn을 포함할 수 있다. The
이때, 제1 및 제2 내부 전극(121, 122)이 니켈(Ni)를 포함할 수 있고, 이 경우 금속간 화합물(150)은 니켈-주석(Ni-Sn)을 포함할 수 있다.
At this time, the first and second
금속 입자가 분산된 페이스트를 전극 물질로 사용할 경우 전자의 흐름이 금속-금속 접촉일 때는 원활한 흐름을 보이지만 베이스 수지가 금속 입자를 둘러쌀 경우 전자는 그 흐름이 급속하게 감소할 수 있다.When a paste in which metal particles are dispersed is used as an electrode material, a smooth flow is observed when the flow of electrons is in the metal-metal contact, but when the base resin surrounds the metal particles, the flow of electrons can be rapidly reduced.
이러한 문제를 해결하기 위해, 베이스 수지의 양을 극단적으로 줄이고 금속의 양을 늘려 금속 입자간 접촉 비율을 높여 도전성을 개선할 수 있으나, 반대로 수지의 양의 감소로 인해 외부 전극의 고착 강도의 저하의 문제가 발생할 수 있다.In order to solve this problem, the amount of the base resin is extremely reduced and the amount of the metal is increased to increase the contact ratio between the metal particles, thereby improving the conductivity. Conversely, Problems can arise.
본 실시 예에서는 열경화성 수지의 양을 극단적으로 줄이지 않더라도 도전성 연결부에 의해 금속 입자간 접촉 비율을 높일 수 있어, 외부 전극의 고착 강도 저하의 문제가 없으면서 도전성 수지층 내의 전기 전도도를 개선할 수 있다. 이에 적층형 커패시터의 ESR을 저감시킬 수 있다.
In the present embodiment, the contact ratio between the metal particles can be increased by the conductive connecting portion even if the amount of the thermosetting resin is not extremely reduced, and the electrical conductivity in the conductive resin layer can be improved without a problem of deterioration of the bonding strength of the external electrode. Thus, the ESR of the stacked capacitor can be reduced.
금속간 화합물(150)은 제1 및 제2 홈부 내에 배치되고, 도전성 연결부(131b)와 접촉되어 제1 또는 제2 내부 전극(121, 122)과 도전성 연결부(131b)를 연결하는 역할을 한다. 이때, 금속간 화합물(150)의 노출되는 표면은 바디의 제3 또는 제4 면(3, 4)과 대체로 하나의 평평한 면을 이룰 수 있으며, 실시 형태에 따라 도전성 수지층(131) 내에도 금속간 화합물(150)이 더 형성될 수 있다.The
이에 도전성 수지층(131)과 제1 또는 제2 내부 전극(121, 122)의 전기적 및 기계적 접합을 향상시켜 도전성 수지층(131)과 제1 또는 제2 내부 전극(121, 122) 간의 접촉 저항을 감소시키는 역할을 한다.
The electrical and mechanical bonding between the
베이스 수지(131c)는 전기 절연성을 가지는 열경화성 수지를 포함할 수 있다. The
이때, 상기 열경화성 수지는 예컨대 에폭시 수지일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.At this time, the thermosetting resin may be, for example, an epoxy resin, but the present invention is not limited thereto.
베이스 수지(131c)는 바디(110)와 제1 전극층(132) 사이를 기계적으로 접합시켜 주는 역할을 한다.
The
그리고, 제1 전극층(132, 142) 상에 제2 전극층이 더 배치될 수 있다.A second electrode layer may be further disposed on the first electrode layers 132 and 142.
이때, 상기 제2 전극층은 도금층일 수 있으며, 상기 제2 전극층은 예컨대 니켈(Ni) 도금층(133, 143)과 주석(Sn) 도금층(134, 144)이 제1 전극층(132, 142)순서대로 적층된 구조일 수 있다. 한편, 상기 제2 전극층은 CVD/PVD 등의 박막 증착 공법에 니켈 또는 주석을 사용하여 형성할 수도 있다.
In this case, the second electrode layer may be a plated layer, for example, a nickel (Ni) plated
도전성 수지층의 형성 메커니즘Mechanism of formation of conductive resin layer
도 6은 에폭시에 구리 입자 및 주석-비스무트 입자가 분산된 것을 도시한 상태도이고, 도 7은 산화막 제거제 또는 열에 의해 구리 입자의 산화막이 제거되는 것을 도시한 상태도이고, 도 8은 산화막 제거제 또는 열에 의해 주석/비스무트 입자의 산화막이 제거되는 것을 도시한 상태도이고, 도 9는 주석/비스무트 입자가 녹아 흐름성을 가지는 것을 도시한 상태도이고, 도 10은 구리 입자와 주석/비스무트 입자가 반응하여 구리-주석층을 형성하는 것을 도시한 상태도이다.
FIG. 6 is a state view showing that copper particles and tin-bismuth particles are dispersed in epoxy, FIG. 7 is a state diagram showing removal of an oxide film of copper particles by an oxide film remover or heat, and FIG. 9 is a state diagram showing that tin / bismuth particles melt and flow, and Fig. 10 is a view showing a state in which tin / bismuth particles react with copper-tin / Layer is formed.
이하, 도 6 내지 도 10을 참조하여, 도전성 수지층(131)을 형성하는 메커니즘을 설명한다.
Hereinafter, the mechanism for forming the
본 실시 형태의 도전성 수지층은 복수의 금속 입자, 저융점 금속 및 베이스 수지를 포함하며, 여기서, 금속 입자는 니켈, 은, 은이 코팅된 구리, 주석, 주석이 코팅된 구리를 사용할 수 있으며, 본 실시 예에서는 구리 입자를 예로 들어 설명하기로 한다.The conductive resin layer of the present embodiment includes a plurality of metal particles, a low melting point metal, and a base resin. Here, the metal particles may be copper coated with nickel, silver or silver coated with copper, tin or tin, In the examples, copper particles will be described as an example.
또한, 저융점 금속은 Sn계 솔더를 사용할 수 있으며, 본 실시 예에서는 Sn/Bi(주석/비스무트 입자)를 사용하고 있으나, 그 외 Sn-Pb, Sn-Cu, Sn-Ag, Sn-Ag-Cu 등을 적용할 수 있다. 또한, 베이스 수지는 에폭시 수지를 사용하는 것으로 설정하여 설명하기로 한다.
Sn-Bi, Sn-Ag, Sn-Ag, Sn-Pb, Sn-Cu, Sn-Ag, Cu and the like can be applied. The base resin is set to use an epoxy resin.
도 6 내지 도 8를 참조하면, 베이스 수지(131c)로서 에폭시 수지 내에 포함되는 높은 융점을 갖는 금속 입자로서의 구리 입자(310)와 저융점 금속인 주석/비스무트(Sn/Bi) 입자(410)는 표면에 각각 산화막(311, 411)이 존재한다. 또한, 제1 내부 전극(121)의 표면에도 산화막(121a)이 존재한다.6 to 8, the
산화막(311, 411)은, 구리 입자(310)와 주석/비스무트 입자(410)가 서로 반응하여 구리-주석층을 형성하는 것을 방해하는데, 경화시 에폭시에 포함된 산화막 제거제 또는 열(△T)에 의해 제거되거나, 필요시 산 용액 처리를 하여 제거할 수 있다. 이때, 제1 내부 전극(121)의 산화막(121a)도 함께 제거될 수 있다.The
상기 산화막 제거제는 산, 염기, 할로겐화 수소 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
As the oxide film remover, an acid, a base, hydrogen halide, or the like can be used, but the present invention is not limited thereto.
도 9 및 도 10을 참조하면, 산화막이 제거된 주석/비스무트 입자는 약 140℃에서 녹기 시작하고 녹은 주석/비스무트 입자(412)는 흐름성을 가지며 산화막이 제거된 구리 입자(310)를 향해 이동하여 일정한 온도에서 구리 입자(310)와 서로 반응하여 도전성 연결부(131b)를 이루고 제1 내부 전극(121)이 노출되는 바디(110)의 제1 홈부 쪽으로 이동하여 도 10에 나타난 것과 같이 제1 홈부에 구리-주석층인 금속간 화합물(150)를 형성한다.9 and 10, the tin / bismuth particles from which the oxide film has been removed start to melt at about 140 DEG C, and the molten tin /
이와 같이 형성된 금속간 화합물(150)은 도전성 수지층의 구리-주석으로 이루어진 도전성 연결부(131b)와 연결되어 제1 내부 전극(121)과 도전성 수지층 간의 접촉 저항을 감소시킬 수 있다.The
도 10에 도시된 구리 입자(131a)는 상기 반응 후 도전성 연결부(131b) 내에 존재하는 구리 입자를 나타낸다.The
이때, 주석/비스무트 입자(412)는 표면 산화가 일어나기 쉽고 이 경우 금속간 화합물(150)의 형성을 방해할 수 있다. 따라서, 이러한 표면 산화를 방지하기 위해 카본 함량이 60.5 내지 1.0%가 되도록 필요시 주석/비스무트 입자를 표면 처리할 수 있다.
At this time, the tin /
한편, 금속간 화합물의 형성을 위한 금속 입자의 크기는 0.2 내지 20㎛일 수 있다. 이때, 금속 입자는 니켈, 은, 은이 코팅된 구리, 주석이 코팅된 구리 및 구리 중 하나일 수 있다.On the other hand, the size of the metal particles for forming the intermetallic compound may be 0.2 to 20 탆. At this time, the metal particles may be one of nickel, silver, silver coated copper, tin coated copper, and copper.
금속간 화합물을 형성하기 위해서는, 일정 온도에서 녹아 용액 상태로 존재하는 주석/비스무트 입자가 바디의 홈부 및 금속 입자 주변으로 흘러 들어가야 하는데, 금속 입자의 크기가 20㎛를 초과하게 되면 바디와 금속 입자 간의 간격이 너무 넓어 주석/비스무트 용액이 바디의 홈부와 금속 입자 사이로 쉽게 이동하지 못하여 금속간 화합물의 형성을 방해할 수 있다.In order to form an intermetallic compound, tin / bismuth particles dissolved in a solution state at a predetermined temperature must flow around the groove portion of the body and the metal particles. When the size of the metal particles exceeds 20 μm, The spacing is too wide to prevent the tin / bismuth solution from moving easily between the groove portion of the body and the metal particles, which may interfere with the formation of the intermetallic compound.
반대로, 금속 입자의 크기가 20㎛ 이하이면 금속 입자 간의 거리가 줄어들고 이렇게 줄어든 영역에서 발생하는 모세관 힘으로 인해 주석/비스무트 용액이 바디의 홈부로 더 쉽게 이동될 수 있고 이에 금속간 화합물의 형성이 용이해진다.On the contrary, when the size of the metal particles is 20 μm or less, the distance between the metal particles is reduced, and the capillary force generated in the reduced area can move the tin / bismuth solution to the groove of the body more easily, It becomes.
다만, 금속 입자의 크기가 0.2㎛ 미만이면 금속 입자의 표면에서 산화가 발생되어 오히려 금속간 화합물의 형성을 방해할 수 있다.
However, if the size of the metal particles is less than 0.2 탆, oxidation may occur on the surface of the metal particles, which may interfere with the formation of intermetallic compounds.
또한, 본 메커니즘에서 주석-비스무트 입자의 녹는 온도 및 금속간 화합물의 형성 온도는 베이스 수지인 에폭시 수지의 경화 온도 보다 낮아야 한다.In this mechanism, the melting temperature of the tin-bismuth particles and the formation temperature of the intermetallic compound should be lower than the curing temperature of the epoxy resin as the base resin.
만약, 주석-비스무트 입자의 녹는 온도 및 금속간 화합물의 형성 온도가 에폭시 수지의 경화 온도 보다 높으면 베이스 수지가 먼저 경화되어 녹은 주석-비스무트 입자가 구리 입자의 표면으로 이동할 수 없기 때문에 금속간 화합물인 구리-주석층이 형성될 수 없다.
If the melting temperature of the tin-bismuth particles and the formation temperature of the intermetallic compound are higher than the curing temperature of the epoxy resin, the base resin is cured first and the melted tin-bismuth particles can not move to the surface of the copper particles. - tin layers can not be formed.
또한, 금속간 화합물의 형성을 위한 총 금속 입자 대비 주석/비스무트 입자의 함량은 10 내지 90 wt%일 수 있다.In addition, the content of tin / bismuth particles relative to the total metal particles for formation of the intermetallic compound may be 10 to 90 wt%.
주석/비스무트 입자의 함량이 10 wt% 미만이면 금속 입자와 반응하여 형성되는 금속간 화합물의 크기가 지나치게 증가되기 때문에 바디의 홈부에 금속간 화합물을 형성하기 어렵고 도전성 연결부를 바디의 제3 또는 제4 면에 배치하기도 어렵다.If the content of tin / bismuth particles is less than 10 wt%, the size of the intermetallic compound formed by the reaction with the metal particles is excessively increased. Therefore, it is difficult to form an intermetallic compound in the groove portion of the body, It is also difficult to place it on the surface.
또한, 주석/비스무트 입자의 함량이 90 wt%를 초과하면 주석/비스무트끼리 서로 반응하여 금속간 화합물을 형성하지 않고 주석/비스무트의 입자 크기만 커지는 문제가 발생할 수 있다.
If the content of tin / bismuth particles exceeds 90 wt%, tin / bismuth reacts with each other to form an intermetallic compound, and the tin / bismuth particle size may become too large.
또한, 주석/비스무트 입자에서 주석의 함량을 조절할 필요가 있다.It is also necessary to control the content of tin in the tin / bismuth particles.
본 실시 형태에서, 금속 입자와 반응하여 금속간 화합물을 형성하는 성분은 주석이기 때문에, 이러한 반응성을 일정 수준 이상 확보하기 위해, Snx-Biy에서 Sn의 함량(x)은 총 금속 입자의 10wt% 이상인 것이 바람직하다. In the present embodiment, since the component which reacts with the metal particles to form an intermetallic compound is tin, the content (x) of Sn in Snx-Biy is 10 wt% or more of the total metal particles .
주석의 함량(x)이 총 금속 입자의 10wt% 미만이면 제조된 적층형 커패시터의 ESR이 증가될 수 있다.
If the content (x) of tin is less than 10 wt% of the total metal particles, the ESR of the manufactured stacked capacitor can be increased.
외부 전극에 도전성 수지층이 적용되는 적층형 커패시터에서, ESR은 외부 전극에 적용되는 여러 종류의 저항의 영향을 모두 받는다.In a stacked capacitor in which a conductive resin layer is applied to an external electrode, ESR is affected by various kinds of resistors applied to the external electrode.
이러한 저항 성분으로, 내부 전극의 저항, 도전성 수지층과 내부 전극 간의 접촉 저항, 도전성 수지층의 저항, 제1 전극층과 도전성 수지층 간의 접촉 저항 및 제1 전극층의 저항이 있다.Such resistance components include resistance of the internal electrode, contact resistance between the conductive resin layer and the internal electrode, resistance of the conductive resin layer, contact resistance between the first electrode layer and the conductive resin layer, and resistance of the first electrode layer.
여기서, 내부 전극의 저항과 제1 전극층의 저항은 고정 값으로 변동이 되지 않는다.
Here, the resistance of the internal electrode and the resistance of the first electrode layer do not vary to a fixed value.
본 실시 형태에 따르면, 외부 전극과 바디 사이에 소성 전극층이 없어 종래의 칩 벤딩시 발생하는 소성 전극층의 벤딩 스트레스를 해소할 수 있고, 공정 온도를 낮춰 바디에 발생하는 크랙을 방지할 수 있다. According to the present embodiment, there is no firing electrode layer between the external electrode and the body, so that the bending stress of the fired electrode layer, which is generated in the conventional chip bending, can be eliminated, and cracks generated in the body can be prevented by lowering the process temperature.
또한 금속간 화합물에 의해 외부 전극의 접합력이 증가되어, 외부 전극의 최외곽에 소성 전극층이 포함되는 실시 예에 비해 적층형 커패시터의 휨 강도를 더 향상시킬 수 있다. Also, the bending strength of the stacked capacitor can be further improved as compared with the embodiment in which the bonding strength of the external electrode is increased by the intermetallic compound and the fired electrode layer is included in the outermost portion of the external electrode.
뿐만 아니라 금속간 화합물에 의해 내부 전극과 도전성 수지층 간의 전기적 연결성이 향상되고, 이에 접촉 저항이 감소되어 적층형 커패시터의 ESR을 더 낮출 수 있다.
In addition, the electrical connection between the internal electrode and the conductive resin layer is improved by the intermetallic compound, and the contact resistance is reduced, so that the ESR of the stacked capacitor can be further lowered.
종래의 적층형 커패시터의 외부 전극은, 내부 전극이 노출되는 바디의 양단에 구리(Cu) 페이스트를 도포하고 소성하여 전극층을 형성하고, 전극층 위에 솔더(solder)의 용해를 방지하기 위해 니켈(Ni) 도금층을 형성하고, 니켈도금층 위에 칩 기판 실장시 솔더(solder)의 젖음성을 양호하게 하기 위해 주석(Sn) 도금층을 더 형성한 구조이다.In the conventional external electrode of the stacked capacitor, a copper (Cu) paste is applied to both ends of a body to which an internal electrode is exposed, and an electrode layer is formed by firing the electrode. In order to prevent dissolution of a solder on the electrode layer, And a tin (Sn) plating layer is further formed on the nickel plating layer to improve the wettability of the solder when the chip substrate is mounted on the nickel plating layer.
이때, 니켈도금층은 주석도금층과 함께 외부 수분 침투를 방지하는 역할을 하지만, 니켈도금층이 가지고 있는 미세한 결함으로 인하여 도금액이나 수분의 침투 방지 역할을 충분하게 하지 못한다.At this time, the nickel plating layer plays a role of preventing external moisture penetration together with the tin plating layer, but it can not sufficiently prevent the penetration of the plating solution and moisture due to the minute defects of the nickel plating layer.
본 실시예의 적층형 커패시터는, 도금액과 외부 습기 침투에 강한 저융점 메탈수지를 1차 외부전극으로 형성하였다. In the laminated capacitor of this embodiment, a plating liquid and a low-melting-point metal resin resistant to penetration of moisture from the outside were formed as primary external electrodes.
저융점 메탈수지 전극은 저융점 메탈 적용으로 낮은 온도 경화 공정에서 내부전극(Ni 전극)과 intermetallic compound(IMC)를 형성하여 전기적 연결성이 우수하다. The low melting point metal resin electrode has a low melting point metal and forms an internal electrode (Ni electrode) and an intermetallic compound (IMC) in a low temperature curing process, so that the electrical connection is excellent.
또한 저융점 메탈수지 전극 내 IMC 형성으로 인하여 도금액 침투 및 외부 습기 침투를 억제할 수 있다.Also, due to the formation of IMC in the low-melting-point metal resin electrode, it is possible to suppress penetration of the plating solution and permeation of external moisture.
또한, 도금액 및 수분 침투 방지 특성을 더욱더 향상 시키기 위하여 2차 외부전극으로 Cu 전극층을 도금 공정을 통해 형성 하였다. In order to further improve the plating solution and moisture permeation preventing property, a Cu electrode layer was formed by a plating process with a secondary external electrode.
도금으로 형성된 Cu 전극층은 전극 치밀도가 높게 형성되기 때문에 소결 Cu 전극층과 비교하여 도금액 및 수분 침투 방지 특성을 더 향상시킬 수 있다.Since the Cu electrode layer formed by plating has a high electrode density, it is possible to further improve the plating solution and moisture permeation preventing property as compared with the sintered Cu electrode layer.
이후 solder 용해를 방지하기 위한 Ni 도금층 및 solder 젖음성을 양호하게 하기 위한 Sn 도금층을 형성한다.Thereafter, a Ni plating layer for preventing solder dissolution and a Sn plating layer for improving solder wettability are formed.
이와 같은 외부전극 형성 공정은 250도 이하에서 진행 할 수 있기 때문에 수분 침투 방지를 위한 방수 코팅 공정을 적용 할 수 있다. Since the external electrode forming process can proceed at a temperature of 250 degrees or less, a waterproof coating process for preventing moisture penetration can be applied.
또한, 도금액 및 외부 습기 침투 방지 특성 향상으로 인하여 기존 소성 Cu 전극 대비 저융점 메탈수지 1차 외부전극 두께를 낮출 수 있기 때문에 칩의 유효 면적 및 용량을 향상 시킬 수 있다.In addition, since the plating liquid and the prevention of external moisture penetration can be improved, the thickness of the primary external electrode of the low melting point metal resin can be lowered compared with the conventional fired Cu electrode, so that the effective area and capacity of the chip can be improved.
즉, 본 실시 예에 따르면, 외부 전극의 1차 전극층을 저융점 메탈 수지층으로, 2차 전극층을 Cu 전극층으로, 3차 전극층을 Ni 전극층으로, 4차 전극층을 Sn 전극층으로 하는 것이다.
That is, according to this embodiment, the primary electrode layer of the external electrode is made of a low melting point metal resin layer, the secondary electrode layer is made of a Cu electrode layer, the tertiary electrode layer is made of an Ni electrode layer, and the quaternary electrode layer is made of a Sn electrode layer.
변형 예Variation example
도 11을 참조하면, 본 발명의 또 다른 실시 형태에 따른 적층형 커패시터(100')는, 바디(110)의 제1 및 제2 면(1, 2)에 수분침투방지막(161, 162)이 각각 형성된다.
11, a stacked capacitor 100 'according to another embodiment of the present invention is formed by stacking moisture-
여기서, 앞서 설명한 일 실시 형태와 유사한 구조에 대해서는 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 수분침투방지막(161, 162)를 도시하여 이를 토대로 구체적으로 설명하기로 한다.
Here, in order to avoid redundancy, structures similar to those of the above-described one embodiment will not be described in detail, and moisture
이러한 수분침투방지막(161, 162)은 파릴렌(parylene) Al2O3, SiO2 등과 같은 유기층 또는 무기층을 적용할 수 있으며, 디핑(dipping), 코팅(coating) 및 PVD/CVD, ALD 박막 증착 공정 등을 통해 형성할 수 있다.The moisture permeation
본 실시 형태에서는, 바디(110)의 제3 및 제4 면(3, 4)에 접촉되는 내부층을 도전성 수지층으로 형성하고, 이 도전성 수지층에 낮은 온도에서 공정이 가능한 저융점 금속을 적용함으로써 높은 공정온도에서는 사용할 수 없는 유기층도 수분침투방지막으로 적용 가능하다.In this embodiment, an inner layer which is in contact with the third and
이러한 수분침투방지막(161, 162)은 신뢰성을 크게 향상시킬 수 있는 효과가 있다.
Such moisture
적층형Laminated type
커패시터의 제조 방법 Method of manufacturing capacitor
이하에서는 본 발명의 일 실시 형태에 따른 적층형 커패시터를 제조하는 방법에 대하여 구체적으로 설명하나, 본 발명이 이에 제한되는 것은 아니며, 본 실시 형태의 적층형 커패시터의 제조 방법에 관한 설명 중 상술한 적층형 커패시터에서의 설명과 중복되는 설명은 생략하도록 한다.
Hereinafter, a method for fabricating a stacked capacitor according to an embodiment of the present invention will be described in detail. However, the present invention is not limited to this, and a method of manufacturing a stacked capacitor according to the present embodiment A description overlapping with the description of FIG.
본 실시 형태에 따른 적층형 커패시터를 제조하는 방법은, 우선 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층 및 커버를 형성할 수 있다.A method of manufacturing a multilayer capacitor according to the present embodiment is characterized in that a slurry formed by including a powder such as barium titanate (BaTiO 3 ) is coated on a carrier film and dried to provide a plurality of ceramic green sheets, Thereby, the dielectric layer and the cover can be formed.
상기 세라믹 그린 시트는 세라믹 분말, 바인더 및 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드법 등으로 수 μm의 두께를 가지는 시트(sheet)형으로 제작한 것이다.
The ceramic green sheet is prepared by mixing a ceramic powder, a binder and a solvent to prepare a slurry, and the slurry is formed into a sheet having a thickness of several micrometers by a doctor blade method or the like.
다음으로, 상기 그린 시트 상에 구리 등의 도전성 금속을 포함하는 내부전극용 도전성 페이스트를 스크린 인쇄 공법 등으로 도포하여 내부 전극을 형성한다.Next, an internal electrode is formed by applying a conductive paste for an internal electrode containing a conductive metal such as copper on the green sheet by a screen printing method or the like.
이후, 내부 전극이 인쇄된 그린 시트를 복수 층 적층하고 적층체의 상하 면에 내부 전극이 인쇄되지 않은 그린 시트를 복수 층 적층한 뒤 소성하여 바디를 마련할 수 있다. 이때, 상기 내부 전극은 서로 다른 극성을 가지는 제1 및 제2 내부 전극으로 이루어질 수 있다.Thereafter, a plurality of green sheets on which the internal electrodes are printed and a plurality of green sheets on which the internal electrodes are not printed on the upper and lower surfaces of the stacked body are stacked and then fired to prepare the body. At this time, the internal electrodes may be composed of first and second internal electrodes having different polarities.
즉, 상기 바디는 유전체층, 제1 및 제2 내부 전극 및 커버를 포함한다. 상기 유전체층은 내부 전극이 인쇄된 그린 시트를 소성하여 형성되는 것이고, 상기 커버는 내부 전극이 인쇄되지 않은 그린 시트를 소성하여 형성되는 것이다.That is, the body includes a dielectric layer, first and second internal electrodes, and a cover. The dielectric layer is formed by firing a green sheet on which internal electrodes are printed, and the cover is formed by firing a green sheet on which internal electrodes are not printed.
또한, 상기 바디는 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 및 제2 면과 연결되고 제3 및 제4 면과 연결되며 서로 대향하는 제5 및 제6 면을 포함하며, 상기 제3 및 제4 면에는 상기 제1 및 제2 내부 전극의 일 단부가 각각 노출되도록 상하로 배치된 유전체층 사이에 복수의 제1 및 제2 홈부가 형성된다.
The body may also include first and second surfaces facing each other, third and fourth surfaces connected to and facing each other, first and second surfaces, and third and fourth surfaces, And a plurality of second dielectric layers interposed between the first dielectric layer and the second dielectric layer so as to expose one end of the first internal electrode and the second internal electrode, respectively, on the third and fourth surfaces, 1 and the second groove portion are formed.
다음으로, 금속 입자, 열경화성 수지 및 상기 열경화성 수지보다 낮은 융점을 갖는 저융점 금속을 포함하는 도전성 수지 조성물을 마련한다.Next, a conductive resin composition containing metal particles, a thermosetting resin and a low melting point metal having a melting point lower than that of the thermosetting resin is prepared.
상기 도전성 수지 조성물은, 예컨대 금속 입자인 구리 입자, 저융점 금속인 주석/비스무트 입자, 산화막 제거제 및 4 내지 15 wt%의 에폭시 수지를 혼합한 후, 3-롤 밀(3-roll mill)을 이용하여 분산시킴으로써 제조할 수 있다.The conductive resin composition may be prepared by mixing copper particles as metal particles, tin / bismuth particles as a low melting point metal, an oxide film removing agent and an epoxy resin in an amount of 4 to 15 wt%, using a 3-roll mill Followed by dispersion.
그리고, 상기 바디의 제3 및 제4 면에 상기 도전성 수지 조성물을 도포하고 건조 및 경화하여 용융된 저융점 금속을 둘러싸는 도전성 연결부를 가지는 도전성 수지층을 형성할 수 있다. The conductive resin composition may be coated on the third and fourth surfaces of the body, dried and cured to form a conductive resin layer having a conductive connection portion surrounding the melted low melting point metal.
이때, 상기 도전성 수지층을 형성하는 단계는, 열경화성 수지 내에 포함되는 금속 입자와 저융점 금속의 표면의 산화막을 제거하고, 이후 산화막이 제거된 금속 입자와 산화막이 제거된 저융점 금속이 반응하여 도전성 연결부를 형성하도록 하고, 상기 저융점 금속은 흐름성을 가져 상기 바디의 제1 및 제2 홈부로 흘러가 상기 제1 및 제2 홈부 내에서 상기 제1 및 제2 내부 전극의 일 단부와 접촉되는 구리-주석 등으로 이루어진 금속간 화합물을 형성할 수 있다.At this time, the step of forming the conductive resin layer may include a step of removing the oxide film on the surface of the metal particles and the low melting point metal contained in the thermosetting resin, and then the metal particles from which the oxide film has been removed are reacted with the low- And the low-melting-point metal flows to the first and second groove portions of the body and flows into the first and second groove portions in a state that the copper is in contact with one end of the first and second internal electrodes in the first and second groove portions, - tin or the like can be formed.
이때, 상기 금속 입자 중 일부가 상기 저융점 금속과 완전히 반응하지 않고 남는 경우, 남은 금속 입자는 용융된 저융점 금속에 의해 커버되는 상태로 상기 도전성 수지층 내에 존재할 수 있다.At this time, if some of the metal particles remain without reacting with the low melting point metal, the remaining metal particles may be present in the conductive resin layer in a state covered by the molten low melting point metal.
또한, 상기 금속 입자는 구리이거나 또는 니켈, 은, 은이 코팅된 구리, 주석이 코팅된 구리 중 적어도 하나 이상을 포함할 수 있으며, 본 발명이 이에 제한되는 것은 아니다.In addition, the metal particles may be copper or at least one of copper coated with nickel, silver and silver, and copper coated with tin, but the present invention is not limited thereto.
또한, 상기 저융점 금속은 Sn/Bi, Sn-Pb, Sn-Cu, Sn-Ag 및 Sn-Ag-Cu 중 적어도 하나일 수 있으며, 본 발명이 이에 제한되는 것은 아니다.The low melting point metal may be at least one of Sn / Bi, Sn-Pb, Sn-Cu, Sn-Ag and Sn-Ag-Cu, but the present invention is not limited thereto.
상기 열경화성 수지는 예를 들어 에폭시 수지를 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니고, 예컨대 비스페놀 A 수지, 글리콜 에폭시 수지, 노블락 에폭시 수지 또는 이들의 유도체 중 분자량이 작아 상온에서 액상인 수지일 수 있다.
The thermosetting resin may include, for example, an epoxy resin, but the present invention is not limited thereto. For example, a resin having a low molecular weight in a liquid state at room temperature and having a low molecular weight among bisphenol A resin, glycol epoxy resin, novolak epoxy resin, .
다음으로, 상기 도전성 수지층 상에 전기적으로 연결되도록 제1 전극층을 형성한다.Next, a first electrode layer is formed to be electrically connected to the conductive resin layer.
상기 제1 전극층은 도전성 금속 및 글라스를 포함하는 페이스트를 도포한 후 소성하여 형성할 수 있다.The first electrode layer may be formed by applying a paste containing a conductive metal and glass, followed by firing.
이때, 상기 도전성 금속은 특별히 제한되는 것은 아니나, 예를 들어 구리나 또는 니켈, 팔라듐, 금, 은 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.The conductive metal may be at least one selected from the group consisting of copper or nickel, palladium, gold, silver, and alloys thereof, though it is not particularly limited.
또한, 상기 글라스는 특별히 제한되는 것은 아니며, 일반적인 적층형 커패시터의 외부 전극의 제작에 사용되는 글라스와 동일한 조성의 물질을 사용할 수 있다.
The glass is not particularly limited, and a material having the same composition as the glass used for manufacturing the external electrode of a general stacked capacitor can be used.
나아가 상기 제1 전극층 상에 제2 전극층을 형성하는 단계를 더 포함할 수 있다. 상기 제2 전극층은 도금에 의해 형성될 수 있으며, 예를 들어 니켈 도금층과 그 상부에 더 형성되는 주석 도금층을 포함할 수 있다.
And forming a second electrode layer on the first electrode layer. The second electrode layer may be formed by plating, for example, a nickel plating layer and a tin plating layer formed further on the nickel plating layer.
한편, 상기 도전성 수지 조성물을 바디에 도포하기 이전에 상기 바디의 제1 및 제2 면에 수분침투방지막을 각각 형성하는 단계를 먼저 진행할 수 있다.
Meanwhile, the step of forming the moisture permeation prevention layer on the first and second surfaces of the body before applying the conductive resin composition to the body may be performed first.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능 하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, and that various changes and modifications may be made therein without departing from the scope of the invention. It will be obvious to those of ordinary skill in the art.
100, 100’: 적층형 커패시터
110: 바디
111: 유전체층
112, 113: 상부 및 하부 커버
121, 122: 제1 및 제2 내부전극
130, 140: 제1 및 제2 외부전극
131, 141: 도전성 수지층
132. 142: 제1 전극층
133, 143: 니켈 도금층
134, 144: 주석 도금층
131a: 금속 입자
131b: 도전성 연결부
131c: 베이스 수지
150: 금속간 화합물
161, 162: 수분침투방지막100, 100 ': stacked capacitor
110: Body
111: dielectric layer
112, 113: upper and lower covers
121 and 122: first and second inner electrodes
130, 140: first and second outer electrodes
131, 141: conductive resin layer
132. 142: First electrode layer
133, 143: Nickel plated layer
134, 144: tin plating layer
131a: metal particles
131b: conductive connection
131c: base resin
150: intermetallic compound
161, 162: moisture permeation preventing film
Claims (40)
상기 제1 및 제2 홈부 내에 배치되며, 상기 제1 및 제2 내부 전극의 일 단부와 각각 접속되는 금속간 화합물; 및
상기 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하며,
상기 제1 및 제2 외부 전극은,
상기 바디의 제3 및 제4 면에 각각 배치되며, 복수의 금속 입자, 상기 복수의 금속 입자를 둘러싸고 상기 금속간 화합물과 접촉하는 도전성 연결부 및 베이스 수지를 포함하는 도전성 수지층; 및
상기 도전성 수지층 상에 배치되며 상기 도전성 연결부와 접촉되는 제1 전극층; 을 포함하고,
상기 도전성 연결부는, 상기 베이스 수지의 경화 온도 보다 낮은 융점을 가지는 적층형 커패시터.
A plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately with each other with the dielectric layer sandwiched therebetween, the first and second surfaces being opposed to each other, the first and second surfaces being connected to the first and second surfaces, 3, and a fourth surface, fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and opposed to each other, And a plurality of first and second grooves formed between upper and lower dielectric layers such that one end of the second internal electrode is exposed;
An intermetallic compound disposed in the first and second trenches and connected to one end of the first and second internal electrodes, respectively; And
First and second external electrodes respectively disposed on the third and fourth surfaces of the body; / RTI >
Wherein the first and second external electrodes
A conductive resin layer disposed on the third and fourth surfaces of the body, the conductive resin layer including a plurality of metal particles, a conductive connection portion surrounding the plurality of metal particles and contacting the intermetallic compound, and a base resin; And
A first electrode layer disposed on the conductive resin layer and contacting the conductive connection portion; / RTI >
Wherein the conductive connection portion has a melting point lower than a curing temperature of the base resin.
상기 도전성 연결부의 융점이 300℃ 이하인 적층형 커패시터.
The method according to claim 1,
Wherein the conductive connecting portion has a melting point of 300 DEG C or less.
상기 도전성 연결부는 주석, 납, 인듐, 구리, 은 및 비스무트 중에서 선택된 2 이상을 포함하는 적층형 커패시터.
The method according to claim 1,
Wherein the conductive connection portion comprises at least two selected from tin, lead, indium, copper, silver and bismuth.
상기 도전성 수지층은, 상기 금속 입자가 구리, 니켈, 은, 은이 코팅된 구리 및 주석이 코팅된 구리 중 적어도 하나인 적층형 커패시터.
The method according to claim 1,
Wherein the conductive resin layer is at least one of copper, nickel, silver, silver-coated copper, and tin-coated copper.
상기 내부 전극은 니켈을 포함하고, 상기 금속간 화합물은 니켈-주석(Ni-Sn)을 포함하는 적층형 커패시터.
The method according to claim 1,
Wherein the internal electrode comprises nickel and the intermetallic compound comprises nickel-tin (Ni-Sn).
상기 내부 전극은 니켈, 구리, 팔라듐 중 하나 또는 이들의 합금을 포함하는 적층형 커패시터.
The method according to claim 1,
Wherein the internal electrode comprises one of nickel, copper, and palladium, or an alloy thereof.
상기 도전성 수지층은, 상기 금속 입자가 구형, 플레이크(flake)형, 및 구형과 플레이크(flake)형의 혼합형 중 하나인 적층형 커패시터.
The method according to claim 1,
Wherein the conductive resin layer is one of a spherical shape, a flake shape, and a mixed shape of a spherical shape and a flake shape.
상기 바디의 제1 및 제2 면에 각각 형성되는 수분침투방지막을 더 포함하는 적층형 커패시터.
The method according to claim 1,
And a moisture permeation preventing film formed on the first and second surfaces of the body, respectively.
상기 외부 전극은 상기 바디의 제3 및 제4 면에 각각 형성되는 접속부와 상기 접속부에서 상기 바디의 제1 및 제2 면의 일부와 제5 및 제6 면의 일부까지 연장되게 형성되는 밴드부를 각각 포함하는 적층형 커패시터.
The method according to claim 1,
The external electrode may include a connection portion formed on the third and fourth surfaces of the body, and a band portion extending from the connection portion to a portion of the first and second surfaces of the body and a portion of the fifth and sixth surfaces, respectively And a capacitor.
상기 제1 전극층은 구리, 주석, 니켈, 팔라듐, 금 중 하나 또는 이들의 합금을 포함하는 적층형 커패시터.
The method according to claim 1,
Wherein the first electrode layer comprises one of copper, tin, nickel, palladium, and gold or an alloy thereof.
상기 제1 및 제2 외부 전극은, 상기 제1 전극층 상에 배치되는 제2 전극층을 더 포함하는 적층형 커패시터.
The method according to claim 1,
Wherein the first and second external electrodes further include a second electrode layer disposed on the first electrode layer.
상기 제2 전극층은 상기 제1 전극층 상에 순서대로 적층하여 형성되는 니켈 도금층 및 주석 도금층을 포함하는 적층형 커패시터.
13. The method of claim 12,
And the second electrode layer includes a nickel plated layer and a tin plated layer formed in order on the first electrode layer.
상기 바디는 상하 면에 유전체층과 동일한 재질 및 구성을 가지는 상부 및 하부 커버가 각각 배치되는 적층형 커패시터.
The method according to claim 1,
And the upper and lower covers having the same material and composition as the dielectric layer are disposed on the upper and lower surfaces of the body, respectively.
상기 제1 및 제2 내부 전극의 일 단부와 각각 접속되는 금속간 화합물;
상기 바디의 제1 및 제2 면에 각각 형성되는 수분침투방지막; 및
상기 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하며,
상기 제1 및 제2 외부 전극은,
상기 바디의 제3 및 제4 면에 각각 배치되며, 복수의 금속 입자, 상기 복수의 금속 입자를 둘러싸고 상기 금속간 화합물과 접촉하는 도전성 연결부 및 베이스 수지를 포함하는 도전성 수지층; 및
상기 도전성 수지층 상에 배치되며 상기 도전성 연결부와 접촉되는 제1 전극층; 을 포함하고,
상기 도전성 연결부는, 상기 베이스 수지의 경화 온도 보다 낮은 융점을 가지는 적층형 커패시터.
A plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately with each other with the dielectric layer sandwiched therebetween, the first and second surfaces being opposed to each other, the first and second surfaces being connected to the first and second surfaces, Third and fourth surfaces, fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and facing each other, and one end of the first and second internal electrodes Wherein the first and second surfaces are exposed through the third and fourth surfaces, respectively;
An intermetallic compound connected to one end of each of the first and second internal electrodes;
A moisture permeation preventing film formed on the first and second surfaces of the body, respectively; And
First and second external electrodes respectively disposed on the third and fourth surfaces of the body; / RTI >
Wherein the first and second external electrodes
A conductive resin layer disposed on the third and fourth surfaces of the body, the conductive resin layer including a plurality of metal particles, a conductive connection portion surrounding the plurality of metal particles and contacting the intermetallic compound, and a base resin; And
A first electrode layer disposed on the conductive resin layer and contacting the conductive connection portion; / RTI >
Wherein the conductive connection portion has a melting point lower than a curing temperature of the base resin.
상기 도전성 연결부의 융점이 300℃ 이하인 적층형 커패시터.
16. The method of claim 15,
Wherein the conductive connecting portion has a melting point of 300 DEG C or less.
상기 도전성 연결부는 주석, 납, 인듐, 구리, 은 및 비스무트 중에서 선택된 2 이상을 포함하는 적층형 커패시터.
16. The method of claim 15,
Wherein the conductive connection portion comprises at least two selected from tin, lead, indium, copper, silver and bismuth.
상기 도전성 수지층은, 상기 금속 입자가 구리, 니켈, 은, 은이 코팅된 구리 및 주석이 코팅된 구리 중 적어도 하나인 적층형 커패시터.
16. The method of claim 15,
Wherein the conductive resin layer is at least one of copper, nickel, silver, silver-coated copper, and tin-coated copper.
상기 내부 전극은 니켈을 포함하고, 상기 금속간 화합물은 니켈-주석(Ni-Sn)을 포함하는 적층형 커패시터.
16. The method of claim 15,
Wherein the internal electrode comprises nickel and the intermetallic compound comprises nickel-tin (Ni-Sn).
상기 내부 전극은 니켈, 구리, 팔라듐 중 하나 또는 이들의 합금을 포함하는 적층형 커패시터.
16. The method of claim 15,
Wherein the internal electrode comprises one of nickel, copper, and palladium, or an alloy thereof.
상기 도전성 수지층은, 상기 금속 입자가 구형, 플레이크(flake)형, 및 구형과 플레이크(flake)형의 혼합형 중 하나인 적층형 커패시터.
16. The method of claim 15,
Wherein the conductive resin layer is one of a spherical shape, a flake shape, and a mixed shape of a spherical shape and a flake shape.
상기 외부 전극은 상기 바디의 제3 및 제4 면에 각각 형성되는 접속부와 상기 접속부에서 상기 바디의 제1 및 제2 면의 일부와 제5 및 제6 면의 일부까지 연장되게 형성되는 밴드부를 각각 포함하는 적층형 커패시터.
16. The method of claim 15,
The external electrode may include a connection portion formed on the third and fourth surfaces of the body, and a band portion extending from the connection portion to a portion of the first and second surfaces of the body and a portion of the fifth and sixth surfaces, respectively And a capacitor.
상기 제1 전극층은 구리, 주석, 니켈, 팔라듐, 금 중 하나 또는 이들의 합금을 포함하는 적층형 커패시터.
16. The method of claim 15,
Wherein the first electrode layer comprises one of copper, tin, nickel, palladium, and gold or an alloy thereof.
상기 제1 및 제2 외부 전극은, 상기 제1 전극층 상에 배치되는 제2 전극층을 더 포함하는 적층형 커패시터.
16. The method of claim 15,
Wherein the first and second external electrodes further include a second electrode layer disposed on the first electrode layer.
상기 제2 전극층은 상기 제1 전극층 상에 순서대로 적층하여 형성되는 니켈 도금층 및 주석 도금층을 포함하는 적층형 커패시터.
26. The method of claim 25,
And the second electrode layer includes a nickel plated layer and a tin plated layer formed in order on the first electrode layer.
상기 바디는 상하 면에 유전체층과 동일한 재질 및 구성을 가지는 상부 및 하부 커버가 각각 배치되는 적층형 커패시터.
16. The method of claim 15,
And the upper and lower covers having the same material and composition as the dielectric layer are disposed on the upper and lower surfaces of the body, respectively.
상기 제1 및 제2 내부 전극의 일 단부와 각각 접속되는 금속간 화합물; 및
상기 바디의 제3 및 제4 면에 각각 배치되는 제1 및 제2 외부 전극; 을 포함하며,
상기 제1 및 제2 외부 전극은,
상기 바디의 제3 및 제4 면에 각각 배치되며, 복수의 금속 입자, 상기 복수의 금속 입자를 둘러싸고 상기 금속간 화합물과 접촉하는 도전성 연결부 및 베이스 수지를 포함하는 도전성 수지층; 및
상기 도전성 수지층 상에 배치되며 상기 도전성 연결부와 접촉되는 제1 전극층; 을 포함하고,
상기 제1 전극층이 구리 도금층이고,
상기 도전성 연결부는, 상기 베이스 수지의 경화 온도 보다 낮은 융점을 가지는 적층형 커패시터.
A plurality of first internal electrodes and a plurality of second internal electrodes arranged alternately with each other with the dielectric layer sandwiched therebetween, the first and second surfaces being opposed to each other, the first and second surfaces being connected to the first and second surfaces, Third and fourth surfaces, fifth and sixth surfaces connected to the first and second surfaces and connected to the third and fourth surfaces and facing each other, and one end of the first and second internal electrodes Wherein the first and second surfaces are exposed through the third and fourth surfaces, respectively;
An intermetallic compound connected to one end of each of the first and second internal electrodes; And
First and second external electrodes respectively disposed on the third and fourth surfaces of the body; / RTI >
Wherein the first and second external electrodes
A conductive resin layer disposed on the third and fourth surfaces of the body, the conductive resin layer including a plurality of metal particles, a conductive connection portion surrounding the plurality of metal particles and contacting the intermetallic compound, and a base resin; And
A first electrode layer disposed on the conductive resin layer and contacting the conductive connection portion; / RTI >
Wherein the first electrode layer is a copper plating layer,
Wherein the conductive connection portion has a melting point lower than a curing temperature of the base resin.
상기 도전성 연결부의 융점이 300℃ 이하인 적층형 커패시터.
29. The method of claim 28,
Wherein the conductive connecting portion has a melting point of 300 DEG C or less.
상기 도전성 연결부는 주석, 납, 인듐, 구리, 은 및 비스무트 중에서 선택된 2 이상을 포함하는 적층형 커패시터.
29. The method of claim 28,
Wherein the conductive connection portion comprises at least two selected from tin, lead, indium, copper, silver and bismuth.
상기 도전성 수지층은, 상기 금속 입자가 구리, 니켈, 은, 은이 코팅된 구리 및 주석이 코팅된 구리 중 적어도 하나인 적층형 커패시터.
29. The method of claim 28,
Wherein the conductive resin layer is at least one of copper, nickel, silver, silver-coated copper, and tin-coated copper.
상기 내부 전극은 니켈을 포함하고, 상기 금속간 화합물은 니켈-주석(Ni-Sn)을 포함하는 적층형 커패시터.
29. The method of claim 28,
Wherein the internal electrode comprises nickel and the intermetallic compound comprises nickel-tin (Ni-Sn).
상기 내부 전극은 니켈, 구리, 팔라듐 중 하나 또는 이들의 합금을 포함하는 적층형 커패시터.
29. The method of claim 28,
Wherein the internal electrode comprises one of nickel, copper, and palladium, or an alloy thereof.
상기 도전성 수지층은, 상기 금속 입자가 구형, 플레이크(flake)형, 및 구형과 플레이크(flake)형의 혼합형 중 하나인 적층형 커패시터.
29. The method of claim 28,
Wherein the conductive resin layer is one of a spherical shape, a flake shape, and a mixed shape of a spherical shape and a flake shape.
상기 바디의 제1 및 제2 면에 각각 형성되는 수분침투방지막을 더 포함하는 적층형 커패시터.
29. The method of claim 28,
And a moisture permeation preventing film formed on the first and second surfaces of the body, respectively.
상기 외부 전극은 상기 바디의 제3 및 제4 면에 각각 형성되는 접속부와 상기 접속부에서 상기 바디의 제1 및 제2 면의 일부와 제5 및 제6 면의 일부까지 연장되게 형성되는 밴드부를 각각 포함하는 적층형 커패시터.
29. The method of claim 28,
The external electrode may include a connection portion formed on the third and fourth surfaces of the body, and a band portion extending from the connection portion to a portion of the first and second surfaces of the body and a portion of the fifth and sixth surfaces, respectively And a capacitor.
상기 제1 및 제2 외부 전극은, 상기 제1 전극층 상에 배치되는 제2 전극층을 더 포함하는 적층형 커패시터.
29. The method of claim 28,
Wherein the first and second external electrodes further include a second electrode layer disposed on the first electrode layer.
상기 제2 전극층은 상기 제1 전극층 상에 순서대로 적층하여 형성되는 니켈 도금층 및 주석 도금층을 포함하는 적층형 커패시터.
39. The method of claim 38,
And the second electrode layer includes a nickel plated layer and a tin plated layer formed in order on the first electrode layer.
상기 바디는 상하 면에 유전체층과 동일한 재질 및 구성을 가지는 상부 및 하부 커버가 각각 배치되는 적층형 커패시터.29. The method of claim 28,
And the upper and lower covers having the same material and composition as the dielectric layer are disposed on the upper and lower surfaces of the body, respectively.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017144018A JP2018182274A (en) | 2017-04-04 | 2017-07-25 | Lamination type capacitor |
US15/661,146 US10319527B2 (en) | 2017-04-04 | 2017-07-27 | Multilayer capacitor |
CN201710821519.XA CN108695067B (en) | 2017-04-04 | 2017-09-13 | Multilayer capacitor and method for manufacturing multilayer capacitor |
JP2019051275A JP7176814B2 (en) | 2017-04-04 | 2019-03-19 | multilayer capacitor |
US16/396,054 US10770234B2 (en) | 2017-04-04 | 2019-04-26 | Multilayer capacitor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170043494 | 2017-04-04 | ||
KR20170043494 | 2017-04-04 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180080199A Division KR102212642B1 (en) | 2017-04-04 | 2018-07-10 | Multilayered capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180112643A KR20180112643A (en) | 2018-10-12 |
KR101922879B1 true KR101922879B1 (en) | 2018-11-29 |
Family
ID=63876580
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170053082A KR101922879B1 (en) | 2017-04-04 | 2017-04-25 | Multilayered capacitor |
KR1020180080199A KR102212642B1 (en) | 2017-04-04 | 2018-07-10 | Multilayered capacitor |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180080199A KR102212642B1 (en) | 2017-04-04 | 2018-07-10 | Multilayered capacitor |
Country Status (3)
Country | Link |
---|---|
JP (2) | JP2018182274A (en) |
KR (2) | KR101922879B1 (en) |
CN (1) | CN108695067B (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7053095B2 (en) * | 2018-11-29 | 2022-04-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Multilayer ceramic capacitors |
JP2020107705A (en) * | 2018-12-27 | 2020-07-09 | Tdk株式会社 | Electronic component |
JP7276646B2 (en) * | 2019-02-01 | 2023-05-18 | Tdk株式会社 | ceramic electronic components |
KR102211744B1 (en) | 2019-02-21 | 2021-02-04 | 삼성전기주식회사 | Multilayered capacitor |
US11183331B2 (en) * | 2019-02-21 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | MLCC module and method of manufacturing the same |
JP7088134B2 (en) * | 2019-07-17 | 2022-06-21 | 株式会社村田製作所 | Electronic components |
JP7226161B2 (en) * | 2019-07-17 | 2023-02-21 | 株式会社村田製作所 | electronic components |
KR102270303B1 (en) * | 2019-08-23 | 2021-06-30 | 삼성전기주식회사 | Multilayered capacitor and board having the same mounted thereon |
KR102276514B1 (en) * | 2019-08-28 | 2021-07-14 | 삼성전기주식회사 | Mutilayered electronic component |
KR20190116181A (en) | 2019-09-20 | 2019-10-14 | 삼성전기주식회사 | Multilayered electronic component |
JP2021136323A (en) | 2020-02-27 | 2021-09-13 | 株式会社村田製作所 | Multilayer ceramic electronic component |
JP7314884B2 (en) | 2020-08-31 | 2023-07-26 | 株式会社村田製作所 | Laminated ceramic electronic component and manufacturing method thereof |
JP7396251B2 (en) | 2020-11-11 | 2023-12-12 | 株式会社村田製作所 | multilayer ceramic capacitor |
CN116918015A (en) * | 2021-03-31 | 2023-10-20 | 株式会社村田制作所 | Laminated ceramic capacitor |
KR20230068722A (en) * | 2021-11-11 | 2023-05-18 | 삼성전기주식회사 | Composite electronic component |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3532014A (en) | 1968-10-01 | 1970-10-06 | Norman C Franz | Method for the high velocity liquid jet cutting of soft materials |
KR100255906B1 (en) * | 1994-10-19 | 2000-05-01 | 모리시타 요이찌 | Electronic component and method for fabricating the same |
KR100202500B1 (en) * | 1995-11-29 | 1999-06-15 | 모리시타 요이치 | Ceramic electronic components and methods for making same |
JPH09260199A (en) * | 1996-03-25 | 1997-10-03 | Taiyo Yuden Co Ltd | Multilayer capacitor |
JPH10144504A (en) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | Chip-type thermistor and its manufacture |
JP3531543B2 (en) * | 1999-07-30 | 2004-05-31 | 株式会社村田製作所 | Manufacturing method of multilayer ceramic electronic component and multilayer ceramic electronic component |
US6627509B2 (en) * | 2001-11-26 | 2003-09-30 | Delaware Capital Formation, Inc. | Surface flashover resistant capacitors and method for producing same |
AU2003289277A1 (en) * | 2002-12-09 | 2004-06-30 | Matsushita Electric Industrial Co., Ltd. | Electronic part with external electrode |
JP4901078B2 (en) | 2003-07-15 | 2012-03-21 | 株式会社村田製作所 | Chip electronic components |
JP2009283597A (en) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | Laminated electronic component and method for manufacturing the same |
CN201196910Y (en) * | 2008-05-29 | 2009-02-18 | 成都宏明电子股份有限公司 | Packaging body used for sheet-type multilayer ceramic capacitor and sheet-type multi-layer piezoresistor |
KR101018240B1 (en) * | 2008-08-12 | 2011-03-03 | 삼성전기주식회사 | Multi-layered ceramic capacitor and manufacturing method of the same |
JP5439944B2 (en) * | 2009-05-18 | 2014-03-12 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
KR20130049296A (en) * | 2011-11-04 | 2013-05-14 | 삼성전기주식회사 | Method for manufacturing multi-layer ceramic electronic parts |
JP5835357B2 (en) * | 2012-01-23 | 2015-12-24 | 株式会社村田製作所 | Electronic component and manufacturing method thereof |
JP2015026815A (en) * | 2013-06-19 | 2015-02-05 | 株式会社村田製作所 | Ceramic electronic component and method of manufacturing the same |
KR20150089276A (en) * | 2014-01-27 | 2015-08-05 | 삼성전기주식회사 | Multi-layered ceramic electronic part and conductive paste for external electrode |
KR101630050B1 (en) * | 2014-07-25 | 2016-06-13 | 삼성전기주식회사 | Multi-layered ceramic electronic part |
CN107210129B (en) * | 2015-01-30 | 2020-03-10 | 株式会社村田制作所 | Method for manufacturing electronic component and electronic component |
-
2017
- 2017-04-25 KR KR1020170053082A patent/KR101922879B1/en active IP Right Grant
- 2017-07-25 JP JP2017144018A patent/JP2018182274A/en active Pending
- 2017-09-13 CN CN201710821519.XA patent/CN108695067B/en active Active
-
2018
- 2018-07-10 KR KR1020180080199A patent/KR102212642B1/en active IP Right Grant
-
2019
- 2019-03-19 JP JP2019051275A patent/JP7176814B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019117942A (en) | 2019-07-18 |
CN108695067A (en) | 2018-10-23 |
JP7176814B2 (en) | 2022-11-22 |
CN108695067B (en) | 2022-01-07 |
KR20180112643A (en) | 2018-10-12 |
KR20180112732A (en) | 2018-10-12 |
KR102212642B1 (en) | 2021-02-08 |
JP2018182274A (en) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101922879B1 (en) | Multilayered capacitor | |
JP7048163B2 (en) | Multilayer capacitor and its manufacturing method | |
US10770234B2 (en) | Multilayer capacitor | |
KR101973433B1 (en) | Multilayered capacitor and method of manufacturing the same | |
CN111243864B (en) | Multilayer ceramic capacitor | |
KR101941954B1 (en) | Multi-layered ceramic capacitor | |
JP7239239B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
US11817267B2 (en) | Multilayer capacitor | |
US20140022693A1 (en) | Ceramic electronic component and method of manufacturing the same | |
JP2023051672A (en) | Capacitor component | |
KR20230080883A (en) | Multilayered Electronic Component | |
JP2023091739A (en) | Laminated electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right |