KR101920587B1 - 디스플레이 기판의 제조 방법, 디스플레이 기판 및 디스플레이 디바이스 - Google Patents

디스플레이 기판의 제조 방법, 디스플레이 기판 및 디스플레이 디바이스 Download PDF

Info

Publication number
KR101920587B1
KR101920587B1 KR1020177018007A KR20177018007A KR101920587B1 KR 101920587 B1 KR101920587 B1 KR 101920587B1 KR 1020177018007 A KR1020177018007 A KR 1020177018007A KR 20177018007 A KR20177018007 A KR 20177018007A KR 101920587 B1 KR101920587 B1 KR 101920587B1
Authority
KR
South Korea
Prior art keywords
angle
spacer
deposition
light emitting
organic light
Prior art date
Application number
KR1020177018007A
Other languages
English (en)
Other versions
KR20170129679A (ko
Inventor
판 양
쿤 궈
톈이 청
이 장
위칭 양
리만 펑
옌 우
원빈 양
치 류
웨이린 라이
량량 류
즈융 양
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
오르도스 위엔셩 옵토일렉트로닉스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 오르도스 위엔셩 옵토일렉트로닉스 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20170129679A publication Critical patent/KR20170129679A/ko
Application granted granted Critical
Publication of KR101920587B1 publication Critical patent/KR101920587B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • H01L51/56—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H01L27/3211—
    • H01L51/0011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 개시내용은 디스플레이 기판을 제조하는 방법, 디스플레이 기판 및 디스플레이 디바이스에 관한 것이다. 상기 방법은, 픽셀 영역을 한정하기 위해 기저부(1)의 하부 표면 상에 픽셀 한정 층(2)을 형성하는 단계; 픽셀 한정 층(2)의 하부 표면 상에 스페이서(3)를 형성하는 단계; 스페이서(3) 아래에 마스크 플레이트를 배열하는 단계; 및 기저부(1)의 하부 표면에 평행한 제1 방향을 따라 증착 소스를 이동시켜 픽셀 영역에 유기 발광 층(8)을 형성하는 단계를 포함한다. 픽셀 영역을 한정하기 위한, 제1 방향의 픽셀 한정 층(2)의 측부 표면과 기저부(1)의 하부 표면 사이의 예각은 제1 각도이다. 제1 방향의 증착 소스의 증착 영역(6)의 경계와 기저부(1)의 하부 표면 사이의 예각은 제2 각도이고, 제2 각도는 제1 각도 이상이다. 증착 소스가 픽셀 영역에 유기 발광 층(8)을 형성하는 것을 시작할 때, 스페이서(3) 및 마스크 플레이트는 증착 영역(6)의 제1 경계(6')를 차단하지 않는다. 증착 소스가 픽셀 영역에 유기 발광 층(8)을 형성하는 것을 중지할 때, 스페이서(3) 및 마스크 플레이트는 증착 영역(6)의 제2 경계(6")를 차단하지 않는다.

Description

디스플레이 기판의 제조 방법, 디스플레이 기판 및 디스플레이 디바이스{METHOD FOR MANUFACTURING DISPLAY SUBSTRATE, DISPLAY SUBSTRATE AND DISPLAY DEVICE}
본 출원은 2017년 1월 10일의 국제 출원일을 갖는 PCT/CN2017/070715의 미국 국내 단계 진입이며, 이는 2016년 4월 8일자로 출원된 중국 특허 출원 제201610218186.7호의 이익을 주장하고, 그 전체 개시내용이 본 명세서에 참고로 포함된다.
본 개시내용은 디스플레이 기술 분야에 관한 것으로, 특히 디스플레이 기판을 제조하는 방법, 디스플레이 기판 및 디스플레이 디바이스에 관한 것이다.
유기 발광 다이오드(OLED) 디스플레이의 제조 프로세스에서, 일반적으로 유기 발광 층을 형성하기 위해 증착 프로세스가 사용된다. 종래 기술의 증착 방법에 따르면, 유기 발광 층은 상대적으로 두꺼운 중간 영역과 상대적으로 얇은 측부 표면 영역들을 갖는 단면 형상을 갖는다. 이는 유기 발광 층이 불균일한 두께를 가질 수 있게 한다. 형성된 단일 픽셀의 경우, 이는 상이한 영역들에서 상이한 발광 휘도를 초래할 수 있다. 그런데 한편, 복수의 픽셀의 경우, 이는 혼색(또는 컬러 바이어스)과 같은 문제점들을 초래할 수 있다.
삭제
삭제
삭제
삭제
삭제
삭제
본 개시내용의 양태에 따르면, 디스플레이 기판을 제조하는 방법이 제공된다. 상기 방법은, 픽셀 영역을 한정하기 위해 기저부의 하부 표면 상에 픽셀 한정 층을 형성하는 단계; 픽셀 한정 층의 하부 표면 상에 스페이서를 형성하는 단계; 스페이서 아래에 마스크 플레이트를 배열하는 단계; 및 기저부의 하부 표면에 평행한 제1 방향을 따라 증착 소스를 이동시켜 픽셀 영역에 유기 발광 층을 형성하는 단계를 포함한다. 픽셀 영역을 한정하기 위한, 제1 방향의 픽셀 한정 층의 측부 표면과 기저부의 하부 표면 사이의 예각은 제1 각도이다. 제1 방향의 증착 소스의 증착 영역의 경계와 기저부의 하부 표면 사이의 예각은 제2 각도이고, 제2 각도는 제1 각도 이상이다. 픽셀 영역에 유기 발광 층을 형성하는 것을 시작하기 위해 증착 소스가 제1 방향으로 이동될 때, 픽셀 한정 층 아래의 스페이서 및 스페이서 아래의 마스크 플레이트는 증착 영역의 제1 경계를 차단하지 않는다. 또한, 픽셀 영역에 유기 발광 층을 형성하는 것을 중지하기 위해 증착 소스가 제1 방향으로 이동될 때, 픽셀 한정 층 아래의 스페이서 및 스페이서 아래의 마스크 플레이트는 증착 영역의 제2 경계를 차단하지 않는다.
본 개시내용의 실시예에 따르면, 증착 소스는 기저부의 하부 표면에 평행하고 제1 방향에 수직인 제2 방향을 따라 연장되는 선형 소스일 수 있다. 게다가, 배플들은 제1 방향의 증착 영역의 경계와 기저부의 하부 표면 사이의 예각이 제2 각도가 될 수 있게 하기 위해 증착 소스의 양 측부에 배열될 수 있다.
본 개시내용의 실시예에 따르면, 제2 방향에서의, 픽셀 한정 층 및 아래에 형성되는 스페이서의 측부 표면들은 기저부의 하부 표면에 수직일 수 있다.
본 개시내용의 실시예에 따르면, 제2 각도는 제1 각도와 동일할 수 있다.
본 개시내용의 실시예에 따르면, 상기 방법은, 유기 발광 층을 형성하기 전에 기저부의 하부 표면 상에 제1 전극을 형성하는 단계, 및 유기 발광 층을 형성한 후에 유기 발광 층의 하부 표면 상에 제2 전극을 형성하는 단계를 추가로 포함할 수 있다.
본 개시내용의 다른 양태에 따르면, 디스플레이 기판이 제공된다. 디스플레이 기판은, 기저부; 기저부의 하부 표면 상에 형성되어 픽셀 영역을 한정하는 픽셀 한정 층; 픽셀 한정 층의 하부 표면 상에 형성된 스페이서; 및 픽셀 영역에 형성된 유기 발광 층을 포함한다. 픽셀 영역을 한정하기 위한, 기저부의 하부 표면에 평행한 제1 방향의 픽셀 한정 층의 측부 표면과 기저부의 하부 표면 사이의 예각은 제1 각도이다. 또한, 기저부의 하부 표면에 수직이고 제1 방향에 평행한 유기 발광 층의 단면은 사다리꼴이고, 기저부의 하부 표면에 근접한 그 측부 길이는 기저부의 하부 표면으로부터 먼 그 측부 길이보다 작다.
본 개시내용의 실시예에 따르면, 기저부의 하부 표면에 평행하고 제1 방향에 수직인 제2 방향에서의, 픽셀 한정 층 및 아래에 형성된 스페이서의 측부 표면들은 기저부의 하부 표면에 수직일 수 있다.
본 개시내용의 실시예에 따르면, 디스플레이 기판은, 기저부의 하부 표면과 유기 발광 층 사이에 배열된 제1 전극; 및 유기 발광 층의 하부 표면 상에 배열된 제2 전극을 추가로 포함할 수 있다.
본 개시내용의 추가의 양태에 따르면, 디스플레이 디바이스가 제공된다. 디스플레이 디바이스는 본 개시내용의 상기의 실시예들 중 임의의 것에 따른 디스플레이 기판을 포함한다.
삭제
본 개시내용의 특징들 및 이점들은 도면들을 참조함으로써 보다 명확하게 이해될 것이다. 도면들은 개략적이고, 본 개시내용에 대해 어떠한 제한들로서 이해되어서는 안된다. 도면들에서:
도 1 내지 도 4는 종래 기술에서 증착을 통해 유기 발광 층을 형성하기 위한 개략적인 도면들을 도시한다;
도 5는 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법의 개략적인 흐름도를 도시한다;
도 6 내지 도 10은 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법에서의 단계들의 개략적인 단면도들을 도시한다;
도 11은 본 개시내용의 다른 실시예에 따른 증착 소스의 이동에 대한 개략도를 도시한다;
도 12a 및 도 12b는, 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법을 사용할 수 있는 픽셀 예들을 도시한다; 그리고
도 13은 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법에 의해 제조된 디스플레이 기판의 개략적인 단면도를 도시한다.
본 개시내용의 상기의 목적들, 특징들 및 이점들을 보다 명확하게 이해하기 위해, 본 개시내용의 실시예들이 도면들 및 특정 구현예들을 참조하여 다음과 같이 보다 상세하게 설명될 것이다. 본 개시내용의 각각의 실시예에서 설명된 특징들이 상충하지 않는 경우에 본 개시내용의 다른 실시예들에 적용될 수 있다는 점을 유의해야 할 것이다.
본 개시내용의 충분한 이해를 용이하게 하기 위해 많은 세부 사항들이 이하에서 상세하게 설명될 것이다. 그러나, 본 개시내용은 여기서 설명된 것들과 상이한 다른 방식들을 사용하여 수행될 수도 있다. 따라서, 본 개시내용의 보호 범위는 이하에 개시될 특정 실시예들에 의해 제한되지 않는다.
도 1 내지 도 4는 종래 기술에서 증착을 통해 형성된 유기 발광 층의 개략도들을 도시한다.
도 1에 도시된 바와 같이, 마더 보드는 복수의 기판을 포함한다. 증착 소스(도시되지 않음)는 제2 방향(예를 들어, y 방향)을 따라 연장되는 선형 소스이고, 제2 방향과 교차하는 제1 방향(예를 들어, x 방향)으로 이동된다. 증착 소스의 재료들이 증발된 후, 각 기판 상의 원하는 영역이 마스크 플레이트에 의해 형성된다.
도 2는 종래 기술에 사용된 마스크 플레이트의 단면도를 도시한다. 도 2에 도시된 바와 같이, 마스크 플레이트는 복수의 차단 영역(11) 및 차단 영역(11)들 사이의 투과 영역(12)을 포함할 수 있다. 차단 영역(11)의 단면의 상부 에지는 하부 에지보다 큰 길이를 갖는다. 또한, 제조 프로세스의 제한들로 인해, 차단 영역(11)의 상부 부분은 일정한 두께를 갖는다. 즉, 차단 영역(11)의 단면은 그 상부 에지와 연결되고 기저부의 하부 표면에 실질적으로 수직인 측부 에지(120)를 갖는다.
증착 디바이스에서, 증착 소스의 양 측부에 중간 배플(13)들이 배열되고, 중간 배플(13)들과 측부 배플(14)들 사이에 도핑 재료들이 배열된다. 이러한 방식으로, 도 3에 도시된 바와 같이, 증착 소스의 증착 영역(15)이 형성될 수 있다. 증착 디바이스에 중간 배플(13)들 및 측부 배플(14)들이 배열될 때, 형성된 증착 영역(15)이 결정된다. 또한, 중간 배플(13)의 높이뿐만 아니라 중간 배플(13)과 측부 배플(14) 사이의 거리를 적절하게 튜닝함으로써 형성된 증착 영역(15)의 경계가 조정될 수 있다.
종래 기술의 증착 프로세스에서, 도 4에 도시된 바와 같이, 증착 소스가 제1 방향(예를 들어, x 방향)을 따라 이동할 때, 차단 영역(11)의 상부 부분이 특정 두께를 갖기 때문에(즉, 측부 에지(120)가 존재하기 때문에), 증착 영역(15)의 경계는, 증착 영역(15)의 제1 경계(예를 들어, 도면에 도시된 바와 같이 증착 영역(15)의 우측 경계)가 마스크 플레이트의 투과 영역(12)에 진입할 때 차단될 것이다. 따라서, 증착 영역(15)은 차단 영역(11)에 근접한 기저부(16)의 하부 표면의 일부 상에서 증착을 수행할 수 없다. 또한, 상기 문제점은 또한 증착 영역(15)의 제2 경계(예를 들어, 도면에 도시된 바와 같은 증착 영역(15)의 좌측 경계)가 투과 영역(12)을 떠날 때 존재한다. 따라서, 종래 기술의 증착 방법에 따르면, 투과 영역(12)에 형성된 유기 발광 층은 상대적으로 두꺼운 중간 영역과 상대적으로 얇은 측부 영역들을 갖는 단면 형상을 갖는다. 이는 유기 발광 층이 불균일한 두께를 가질 수 있게 한다. 형성된 단일 픽셀의 경우, 이는 상이한 영역들에서 상이한 발광 휘도를 초래할 수 있다. 한편, 복수의 픽셀의 경우, 이는 혼색(또는 컬러 바이어스)과 같은 문제점들을 초래할 수 있다.
도 5는 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법의 개략적인 흐름도를 도시한다.
도 5에 도시된 바와 같이, 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법은 다음과 같은 단계들: 픽셀 영역을 한정하기 위해 기저부의 하부 표면 상에 픽셀 한정 층을 형성하는 단계인 S1; 픽셀 한정 층의 하부 표면 상에 스페이서를 형성하는 단계인 S2; 스페이서 아래에 마스크 플레이트를 배열하는 단계인 S3; 및 기저부의 하부 표면에 평행한 제1 방향을 따라 증착 소스를 이동시켜 픽셀 영역에 유기 발광 층을 형성하는 단계인 S4를 포함할 수 있다.
도 6 내지 도 10은 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법의 단계들의 개략적인 단면도를 도시한다. 다음으로, 도 5에 도시된 바와 같은 단계들이 도 6 내지 도 10을 참조하여 상세하게 설명될 것이다.
도 5 및 도 6을 참조하면, 픽셀 한정 층(2)은 픽셀 영역을 한정하기 위해 기저부(1)의 하부 표면 상에 형성될 수 있다. 픽셀 영역은 유기 발광 층이 형성될 영역이다. 픽셀 한정 층(2)을 형성하기 위한 재료 층은 퇴적, 스퍼터링 또는 코팅될 수 있고, 그 다음에 에칭되어 픽셀 한정 층(2)을 형성할 수 있다.
도 5 및 도 7을 참조하면, 픽셀 한정 층(2)의 하부 표면 상에 스페이서(3)가 형성될 수 있다. 도 7에 도시된 바와 같이, 픽셀 영역을 한정하기 위한, 제1 방향(즉, 유기 발광 층을 형성하기 위한 증착 소스의 이동 방향)의 픽셀 한정 층(2)의 측부 표면 B와 기저부(1)의 하부 표면 사이의 예각은 제1 각도 α이다.
도 7에 도시된 바와 같이, 제1 방향의 스페이서(3)의 측부 표면 C와 픽셀 한정 층(2)의 대응하는 측부 표면 B는 동일 평면에 위치된다. 즉, 제1 방향의 스페이서(3)의 측부 표면 C와 기저부(1)의 하부 표면 사이의 예각은 제1 각도 α이다. 그러나, 본 개시내용의 실시예들은 이에 한정되지 않는다. 제1 방향의 스페이서(3)의 측부 표면 C는 픽셀 한정 층(2)의 대응하는 측부 표면 B와 동일한 평면 내에 있지 않을 수 있다. 즉, 제1 방향의 스페이서(3)의 측부 표면 C와 기저부(1)의 하부 표면 사이의 예각은 제1 각도 α 이상일 수 있다.
픽셀 한정 층(2)을 형성하기 위한 재료 층 및 스페이서(3)를 형성하기 위한 재료 층은 기저부(1)의 하부 표면 상에 순차적으로 적층(예를 들어, 퇴적, 스퍼터링 또는 코팅)될 수 있다. 그 후, 픽셀 한정 층(2) 및 그 하부 표면 상의 스페이서(3)가 하나의 에칭 프로세스를 통해 형성된다. 이 경우, 제1 방향의 형성된 스페이서(3)의 측부 표면 C와 픽셀 한정 층(2)의 대응하는 측부 표면 B는 동일 평면에 위치될 수 있다. 그러나, 본 개시내용의 실시예들은 이에 한정되지 않는다. 픽셀 한정 층(2) 및 그 하부 표면 상의 스페이서(3)가 각각 형성될 수 있다. 이 경우, 제1 방향의 스페이서(3)의 측부 표면 C는 픽셀 한정 층(2)의 대응하는 측부 표면 B와 동일한 평면에 있지 않을 수 있다.
도 5 및 도 8을 참조하면, 마스크 플레이트가 스페이서(3) 아래에 배열될 수 있다. 도 2에 도시된 바와 같은 마스크 플레이트와 유사하게, 도 8에 도시된 바와 같은 마스크 플레이트는 복수의 차단 영역(4) 및 차단 영역(4)들 사이의 투과 영역(5)을 포함할 수 있다. 차단 영역(4)의 단면의 상부 에지는 하부 에지의 길이보다 더 긴 길이를 갖는다. 또한, 제조 프로세스의 제한들로 인해, 차단 영역(4)의 상부 부분은 특정 두께를 갖는다. 즉, 차단 영역(4)의 단면은 그 상부 에지와 연결되고 기저부(1)의 하부 표면에 실질적으로 수직인 측부 에지 DF를 갖는다. 또한, 차단 영역(4)의 단면의 하부 에지는 측부 에지 DF에 근접한 엔드포인트 E를 갖는다. 도 8에 도시된 바와 같이, 차단 영역(4)의 단면에서, 엔드포인트 D와 엔드포인트 E 사이의 연결 라인은 픽셀 한정 층(2)의 측부 표면 B 및 스페이서(3)의 측부 표면 C가 위치하는 평면 내에 위치될 수 있다. 그러나, 본 개시내용은 이에 한정되지 않는다.
도 5 및 도 9를 참조하면, 증착 소스는 기저부(1)의 하부 표면에 평행한 제1 방향(예를 들어, 도 1에 도시된 x 방향)을 따라 이동되어 픽셀 영역에 유기 발광 층을 형성할 수 있다. 제1 방향의 증착 소스의 증착 영역(6)의 경계(6' 또는 6")와 기저부(1)의 하부 표면 사이의 예각은 제2 각도 β이고, 제2 각도 β는 제1 각도 α 이상일 수 있다.
도 9에 도시된 바와 같이, 픽셀 영역에 유기 발광 층을 형성하기 시작하기 위해 증착 소스가 제1 방향으로 이동될 때, 픽셀 한정 층(2) 아래의 스페이서(3) 및 스페이서(3) 아래의 마스크 플레이트는 증착 영역(6)의 제1 경계(6')를 차단하지 않는다. 도 10에 도시된 바와 같이, 픽셀 영역에 유기 발광 층을 형성하는 것을 중지하기 위해 증착 소스가 제1 방향으로 이동될 때, 픽셀 한정 층(2) 아래의 스페이서(3) 및 스페이서(3) 아래의 마스크 플레이트는 증착 영역(6)의 제2 경계(6")를 차단하지 않는다.
본 실시예에 따르면, 증착 영역(6)의 제1 경계(6')가 투과 영역(5)을 통해 픽셀 영역에서 유기 발광 층을 형성하는 것을 시작할 때, 제2 각도 β가 제1 각도 α 이상이기 때문에, 증착 영역(6)의 제1 경계(6')가 차단 영역(4)의 측부 에지 DF에 의해 차단되지 않을 것이라는 것이 보장될 수 있다. 이는 픽셀 한정 층(2)과 기저부(1)의 하부 표면 사이의 인터페이스로부터 유기 발광 층을 형성하는 것을 시작하는 것을 보장한다. 따라서, 이는 형성된 유기 발광 층의 두께가 균일하게 될 수 있게 하고, 픽셀들 내의 모든 영역들의 발광 휘도가 동일하게 될 수 있게 한다. 이는 디스플레이 기판이 전체적으로 혼색을 갖지 않도록 보장하는 것을 돕는다.
도 11은 본 개시내용의 다른 실시예에 따른 증착 소스의 이동에 대한 개략도를 도시한다.
도 11에 도시된 바와 같이, 차단 영역(4)의 단면에서, 엔드포인트 D와 엔드포인트 E 사이의 연결 라인은 픽셀 한정 층(2)의 측부 표면 B와 스페이서(3)의 측부 표면 C가 위치하는 평면에 위치되지 않는다. 그러나, 이는 균일한 두께의 유기 발광 층을 갖는 디스플레이 기판을 제조하기 위해 본 개시내용의 실시예들에 따른 디스플레이 기판을 제조하는 방법의 적용에 영향을 미치지 않는다.
도 11에 도시된 바와 같이, 픽셀 영역에 유기 발광 층을 형성하는 것을 시작하기 위해 증착 소스가 제1 방향으로 이동될 때, 픽셀 한정 층(2) 아래의 스페이서(3) 및 스페이서(3) 아래의 마스크 플레이트는 증착 영역(6)의 제1 경계(6')를 차단하지 않는다. 이는 형성된 유기 발광 층이 균일한 두께를 가질 수 있게 하는 것을 돕는다.
본 개시내용의 실시예에 따르면, 증착 소스는 기저부(1)의 하부 표면에 평행하고 제1 방향에 수직인 제2 방향(예를 들어, 도 1에 도시된 바와 같은 y 방향)을 따라 연장되는 선형 소스일 수 있다. 배플들은 제1 방향에서의 증착 영역(6)의 경계(6' 또는 6")와 기저부(1)의 하부 표면 사이의 예각이 제2 각도 β가 될 수 있게 하기 위해 증착 소스의 양 측부에 배열될 수 있다. 원하는 제2 각도 β는 배플의 높이 및 배플들 사이의 거리를 조정함으로써 획득될 수 있다.
본 개시내용의 실시예에 따르면, 제2 방향에서의, 픽셀 한정 층(2) 및 아래에 형성된 스페이서(3)의 측부 표면들은 기저부(1)의 하부 표면에 수직일 수 있다. 본 실시예에 따르면, 증착 소스는 제2 방향을 따라 연장되는 선형 소스이다. 즉, 배플은 단지 제1 방향에서 증착 영역(6)에 대해 한정 기능을 갖고, 픽셀 한정 층(2) 및 스페이서(3)는 제2 방향에서 증착 영역(6)을 거의 차단하지 않을 것이다. 따라서, 픽셀 한정 층(2) 및 스페이서(3)의 측부 표면들을 제2 방향에서 한정할 필요가 없다.
도 12a 및 도 12b는 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법을 사용할 수 있는 픽셀 예들을 도시한다.
도 12a에 도시된 바와 같이, 직사각형 픽셀의 에지들 AD 및 BC는 제1 방향(즉, 증착 소스의 이동 방향)에 평행하다. 게다가, 에지들 AD 및 BC에 대응하는 픽셀 한정 층의 측부 표면 및 스페이서의 측부 표면은 기저부의 하부 표면에 수직이 되도록 설정할 수 있다. 또한, 기저부의 하부 표면에 대하여 예각이 제1 각도 α가 되도록, 에지들 AB 및 CD에 대응하는 픽셀 한정 층의 측부 표면 및 스페이서의 측부 표면이 상기의 실시예들을 참조하여 설정될 수 있다. 도 12b에 도시된 바와 같이, 육각형 픽셀의 에지들 EF 및 BC는 제1 방향(즉, 증착 소스의 이동 방향)에 평행하다. 게다가, 에지들 EF 및 BC에 대응하는 픽셀 한정 층의 측부 표면 및 스페이서의 측부 표면이 기저부의 하부 표면에 수직이 되도록 설정될 수 있다. 또한, 기저부의 하부 표면에 대하여 예각이 제1 각도 α가 되도록, 에지들 AB, AF, CD 및 DE에 대응하는 픽셀 한정 층의 측부 표면 및 스페이서의 측부 표면이 상기의 실시예들을 참조하여 설정될 수 있다. 이에 의해, 픽셀 한정 층 및 스페이서를 형성하는 프로세스가 단순화된다.
본 개시내용의 실시예에 따르면, 제2 각도 β는 제1 각도 α와 동일할 수 있다.
증착 영역 각도(즉, 제2 각도 β)가 작을수록, 증착으로부터 획득된 유기 발광 층의 균일성이 높을 것이다. 본 실시예에 따르면, 증착 영역 각도(즉, 제2 각도 β)는 최소일 수 있으면서, 상기의 실시예 효과가 달성되도록 보장된다. 이에 의해, 형성된 유기 발광 층의 두께 균일성이 최대 범위로 보장된다.
도 13은 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법에 의해 제조된 디스플레이 기판의 개략적인 단면도를 도시한다.
본 개시내용의 실시예에 따르면, 상기 방법은, 유기 발광 층(8)을 형성하기 전에 기저부(1)의 하부 표면 상에 제1 전극(7)을 형성하는 단계, 및 유기 발광 층(8)을 형성한 후에 유기 발광 층(8)의 하부 표면 상에 제2 전극(9)을 형성하는 단계를 추가로 포함할 수 있다.
제1 전극(7) 및 제2 전극(9)의 대향 영역은 이 2개 영역 중 더 작은 영역을 갖는 전극(예를 들어, 제1 전극(7))에 대응한다. 본 개시내용의 실시예에 따른 디스플레이 기판을 제조하는 방법에서, 대향 영역의 유기 발광 층(8)이 균일한 두께를 갖는 것이 보장될 수 있다.
본 개시내용의 실시예에 따른 디스플레이 기판은, 기저부(1); 기저부의 하부 표면 상에 형성되어 픽셀 영역을 한정하는 픽셀 한정 층(2); 픽셀 한정 층(2)의 하부 표면 상에 형성된 스페이서(3)(도 13에서는 도시되지 않음); 및 픽셀 영역에 형성된 유기 발광 층(8)을 포함할 수 있다. 픽셀 영역을 한정하기 위한, 기저부(1)의 하부 표면에 평행한 제1 방향의 픽셀 한정 층(2)의 측부 표면과 기저부(1)의 하부 표면 사이의 예각은 제1 각도이다. 또한, 도 13에 도시된 바와 같이, 기저부(1)의 하부 표면에 수직이고 제1 방향에 평행한 유기 발광 층(8)의 단면은 사다리꼴이고, 기저부(1)의 하부 표면에 근접한 그 측부 길이는 기저부(1)의 하부 표면으로부터 먼 그 측부 길이보다 작다.
본 개시내용의 실시예에 따르면, 기저부(1)의 하부 표면에 평행하고 제1 방향에 수직인 제2 방향에서의, 픽셀 한정 층(2) 및 아래에 형성된 스페이서(3)(도 13에 도시되지 않음)의 측부 표면들은 기저부(1)의 하부 표면에 수직일 수 있다.
본 개시내용의 실시예에 따르면, 디스플레이 기판은, 기저부(1)의 하부 표면과 유기 발광 층(8) 사이에 배열된 제1 전극(7); 및 유기 발광 층(8)의 하부 표면 상에 배열된 제2 전극(9)을 추가로 포함할 수 있다.
본 개시내용의 실시예에 따른 디스플레이 디바이스는 본 개시내용의 상기의 실시예들 중 임의의 것에 따른 디스플레이 기판을 포함할 수 있다. 본 실시예의 디스플레이 디바이스는 전자 페이퍼, 모바일 폰, 태블릿 컴퓨터, 텔레비전, 랩톱 컴퓨터, 디지털 포토 프레임, 네비게이터 등과 같은 디스플레이 기능을 갖는 임의의 제품 또는 컴포넌트일 수 있다는 점을 유의해야 한다.
본 개시내용의 기술적 해결책은 도면들을 참조하여 상세히 전술되었다. 도면들에서, 층들 및 영역들의 크기들이 설명의 명확성을 위해 과장될 수 있다는 점을 주목해야 한다. 또한, 요소 또는 층이 다른 요소 또는 층의 "위" 또는 "아래"에 있다고 언급될 때, 요소 또는 층은 다른 요소 또는 층 바로 위 또는 아래에 있을 수 있거나, 하나 이상의 중간 요소 또는 층이 있을 수 있다는 점이 이해될 수 있다. 또한, 요소 또는 층이 2개의 요소 또는 2개의 층 "사이"에 있다고 언급될 때, 요소 또는 층은 2개의 요소 또는 2개의 층 사이의 유일한 요소 또는 층일 수 있거나, 하나 이상의 중간 요소 또는 층이 존재할 수 있다는 점이 또한 이해될 수 있다. 이 문맥에서, 전체에 걸쳐 동일하거나 유사한 요소들을 나타내기 위해 동일하거나 유사한 참조 부호들이 사용된다.
"제1", "제2"와 같은 용어들이 이 텍스트의 상이한 요소들 설명하는 데 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되어서는 안된다는 점을 유의해야 한다. 이들 용어는 하나의 요소를 다른 요소와 구별하기 위해서만 사용된다. 예를 들어, "제1 요소"는 실시예들의 교시로부터 벗어나지 않고서 "제2 요소"로 또한 지칭될 수 있다. "복수의"라는 용어는 달리 명시적으로 한정되지 않는 한, 2개 이상을 지칭한다.
위에서 언급한 것은 단지 본 개시내용의 바람직한 실시예들일 뿐이고, 본 개시내용을 제한하기 위해 사용되지 않는다. 본 기술분야의 통상의 기술자의 경우, 본 개시내용은 다양한 수정들 및 변형들을 가질 수 있다. 본 개시내용의 사상 및 원리 내에서 이루어진 임의의 보정, 동등한 대체, 개선 등은 본 개시내용의 보호 범위 내에 포괄되어야 한다.

Claims (9)

  1. 디스플레이 기판을 제조하는 방법으로서,
    픽셀 영역을 한정하기 위해 기저부(1)의 하부 표면 상에 픽셀 한정 층(2)을 형성하는 단계;
    상기 픽셀 한정 층(2)의 하부 표면 상에 스페이서(3)를 형성하는 단계;
    상기 스페이서(3) 아래에 마스크 플레이트를 배열하는 단계; 및
    상기 기저부(1)의 상기 하부 표면에 평행한 제1 방향을 따라 증착 소스를 이동시켜 상기 픽셀 영역에 유기 발광 층(8)을 형성하는 단계를 포함하고,
    상기 픽셀 영역을 한정하기 위한, 상기 제1 방향의 상기 픽셀 한정 층(2)의 측부 표면과 상기 기저부(1)의 상기 하부 표면 사이의 예각은 제1 각도이고,
    상기 제1 방향의 상기 증착 소스의 증착 영역(6)의 경계와 상기 기저부(1)의 상기 하부 표면 사이의 예각은 제2 각도이고- 상기 제2 각도는 상기 제1 각도 이상임 -,
    상기 픽셀 영역에 상기 유기 발광 층(8)을 형성하는 것을 시작하기 위해 상기 증착 소스가 상기 제1 방향으로 이동될 때, 상기 픽셀 한정 층(2) 아래의 상기 스페이서(3) 및 상기 스페이서(3) 아래의 상기 마스크 플레이트는 상기 증착 영역(6)의 제1 경계(6')를 차단하지 않고, 상기 픽셀 영역에 상기 유기 발광 층(8)을 형성하는 것을 중지하기 위해 상기 증착 소스가 상기 제1 방향으로 이동될 때, 상기 픽셀 한정 층(2) 아래의 상기 스페이서(3) 및 상기 스페이서(3) 아래의 상기 마스크 플레이트는 상기 증착 영역(6)의 제2 경계(6")를 차단하지 않는, 방법.
  2. 제1항에 있어서,
    상기 증착 소스는 상기 기저부(1)의 상기 하부 표면에 평행하고 상기 제1 방향에 수직인 제2 방향을 따라 연장되는 선형 소스이고,
    상기 제1 방향의 상기 증착 영역(6)의 상기 경계와 상기 기저부(1)의 상기 하부 표면 사이의 상기 예각이 상기 제2 각도가 될 수 있게 하기 위해 상기 증착 소스의 양 측부에 배플들이 배열되는, 방법.
  3. 제2항에 있어서,
    상기 제2 방향에서의, 상기 픽셀 한정 층(2) 및 아래에 형성된 상기 스페이서(3)의 측부 표면들은 상기 기저부(1)의 상기 하부 표면에 수직인, 방법.
  4. 제1항에 있어서, 상기 제2 각도는 상기 제1 각도와 동일한, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 유기 발광 층(8)을 형성하기 전에, 상기 기저부(1)의 상기 하부 표면 상에 제1 전극(7)을 형성하는 단계, 및
    상기 유기 발광 층(8)을 형성한 후에, 상기 유기 발광 층(8)의 하부 표면 상에 제2 전극(9)을 형성하는 단계를 추가로 포함하는, 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020177018007A 2016-04-08 2017-01-10 디스플레이 기판의 제조 방법, 디스플레이 기판 및 디스플레이 디바이스 KR101920587B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610218186.7 2016-04-08
CN201610218186.7A CN105655382B (zh) 2016-04-08 2016-04-08 显示基板制作方法、显示基板和显示装置
PCT/CN2017/070715 WO2017173874A1 (zh) 2016-04-08 2017-01-10 显示基板制作方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
KR20170129679A KR20170129679A (ko) 2017-11-27
KR101920587B1 true KR101920587B1 (ko) 2018-11-20

Family

ID=56496189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018007A KR101920587B1 (ko) 2016-04-08 2017-01-10 디스플레이 기판의 제조 방법, 디스플레이 기판 및 디스플레이 디바이스

Country Status (6)

Country Link
US (1) US10084028B2 (ko)
EP (1) EP3444845B1 (ko)
JP (1) JP6877346B2 (ko)
KR (1) KR101920587B1 (ko)
CN (1) CN105655382B (ko)
WO (1) WO2017173874A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655382B (zh) * 2016-04-08 2019-10-18 京东方科技集团股份有限公司 显示基板制作方法、显示基板和显示装置
JP7232882B2 (ja) * 2017-03-29 2023-03-03 天馬微電子有限公司 Ｏｌｅｄ表示装置の製造方法、マスク及びマスクの設計方法
JP2018170152A (ja) * 2017-03-29 2018-11-01 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 Ｏｌｅｄ表示装置の製造方法、マスク及びマスクの設計方法
CN111384089A (zh) * 2018-12-29 2020-07-07 北京小米移动软件有限公司 显示面板和终端
CN111384092B (zh) * 2018-12-29 2024-01-30 北京小米移动软件有限公司 终端和有机发光二极管显示面板的制作方法
CN111244330A (zh) * 2020-01-15 2020-06-05 武汉华星光电半导体显示技术有限公司 蒸镀方法、蒸镀装置以及显示装置
KR20240030154A (ko) * 2022-08-30 2024-03-07 엘지이노텍 주식회사 Oled 화소 증착을 위한 증착용 마스크

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221806A1 (en) 2003-05-06 2004-11-11 Lg Electronics, Inc. Organic electroluminescent device for fabricating shadow mask

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053209B2 (ja) * 2000-05-01 2008-02-27 三星エスディアイ株式会社 有機ｅｌディスプレイの製造方法
JP2009026828A (ja) * 2007-07-17 2009-02-05 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置
JP2011054290A (ja) * 2009-08-31 2011-03-17 Hitachi Displays Ltd 蒸着マスク及びその製造方法並びに自発光表示装置の製造方法
KR101588899B1 (ko) * 2009-09-17 2016-01-27 엘지디스플레이 주식회사 유기전계발광표시장치
US8894458B2 (en) * 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
WO2012098927A1 (ja) * 2011-01-18 2012-07-26 シャープ株式会社 蒸着装置、蒸着方法、有機ｅｌ素子、及び有機ｅｌ表示装置
KR20140081314A (ko) 2012-12-21 2014-07-01 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
KR101427593B1 (ko) * 2013-04-26 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20150067624A (ko) * 2013-12-10 2015-06-18 삼성디스플레이 주식회사 유기발광표시장치
KR102205401B1 (ko) * 2014-01-14 2021-01-21 삼성디스플레이 주식회사 유기발광표시장치
CN104752490B (zh) 2015-04-16 2016-04-06 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法、显示装置
CN105070651B (zh) * 2015-08-17 2018-11-06 广东聚华印刷显示技术有限公司 像素界定层结构和oled器件的制备方法
CN105154823B (zh) * 2015-09-07 2017-12-08 信利（惠州）智能显示有限公司 蒸镀掩膜板及其制作方法
CN105655382B (zh) 2016-04-08 2019-10-18 京东方科技集团股份有限公司 显示基板制作方法、显示基板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221806A1 (en) 2003-05-06 2004-11-11 Lg Electronics, Inc. Organic electroluminescent device for fabricating shadow mask

Also Published As

Publication number Publication date
CN105655382B (zh) 2019-10-18
US20180090548A1 (en) 2018-03-29
CN105655382A (zh) 2016-06-08
WO2017173874A1 (zh) 2017-10-12
EP3444845A4 (en) 2019-12-11
EP3444845B1 (en) 2022-08-10
EP3444845A1 (en) 2019-02-20
KR20170129679A (ko) 2017-11-27
US10084028B2 (en) 2018-09-25
JP6877346B2 (ja) 2021-05-26
JP2019514152A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
KR101920587B1 (ko) 디스플레이 기판의 제조 방법, 디스플레이 기판 및 디스플레이 디바이스
US10962843B2 (en) Display panel and display device
JP6552790B2 (ja) チャネルを持つ画素定義膜を備えた有機発光表示装置
US11889743B2 (en) Evaporation method, evaporation mask assembly, display panel and display device
US11793035B2 (en) Display panel, display device and manufacturing method of the display panel
TW201809326A (zh) 蒸鍍遮罩、附框架蒸鍍遮罩、有機半導體元件之製造方法、及有機電致發光顯示器之製造方法
JP2019514152A5 (ko)
CN110164945B (zh) 一种显示基板的制备方法、显示基板及显示装置
US11233101B2 (en) Display substrate, display device, and manufacturing method of display substrate
US9682400B2 (en) Mask frame assembly for thin film deposition and manufacturing method thereof
US11800780B2 (en) Mask device and manufacturing method thereof, evaporation method and display device
US9897863B2 (en) Array substrate, display panel and display apparatus having recesses on data lines or gate lines
US20170179420A1 (en) 3d oled substrate and fine metal mask
US20170033165A1 (en) Pixel demarcation layer, oled and manufacturing method thereof as well as display device
US20170192294A1 (en) Display substate, mother substrate for making the same, and fabricating method thereof
US10564503B2 (en) Array substrate comprising supporting pattern layers and display device including same
CN112114493A (zh) Oled显示基板
CN108598292B (zh) 一种掩膜板及其制作方法
US20220049342A1 (en) Mask and fabricating method thereof, and displaying base plate and fabricating method thereof
CN109943808A (zh) 蒸镀用掩膜板、显示面板及其制备方法
JP2021535533A (ja) 画素規定構造、表示パネル、それらの製造方法、表示装置
US20140069331A1 (en) Mask and manufacturing method thereof
CN207811866U (zh) 掩膜板
CN109742261B (zh) 有机发光二极管oled显示面板及显示装置
CN113272467B (zh) 掩模板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant