KR101912033B1 - Fpga 기반의 온도 센싱 장치 및 센싱 방법 - Google Patents

Fpga 기반의 온도 센싱 장치 및 센싱 방법 Download PDF

Info

Publication number
KR101912033B1
KR101912033B1 KR1020170019346A KR20170019346A KR101912033B1 KR 101912033 B1 KR101912033 B1 KR 101912033B1 KR 1020170019346 A KR1020170019346 A KR 1020170019346A KR 20170019346 A KR20170019346 A KR 20170019346A KR 101912033 B1 KR101912033 B1 KR 101912033B1
Authority
KR
South Korea
Prior art keywords
clock frequency
ptat
temperature
output
ring oscillator
Prior art date
Application number
KR1020170019346A
Other languages
English (en)
Other versions
KR20180093365A (ko
Inventor
정성욱
안영재
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170019346A priority Critical patent/KR101912033B1/ko
Publication of KR20180093365A publication Critical patent/KR20180093365A/ko
Application granted granted Critical
Publication of KR101912033B1 publication Critical patent/KR101912033B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G01K15/005—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 FPGA 기반의 온도 센싱 장치 및 센싱 방법에 관한 것으로서, 일실시예에 따른 온도 센싱 장치는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성하는 주파수 분주부, 링 오실레이터(R-OSC)를 이용해서 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)을 출력하는 발진부, 및 상기 생성된 외부 클록주파수(TREF)와 상기 출력된 기준 클록주파수(TPTAT@C)를 대비하여 기준값(PWPTAT)를 생성하고, 상기 생성된 기준값(PWPTAT)에 기초하여 상기 링 오실레이터(R-OSC)의 오프셋을 보정하는 제어부를 포함할 수 있다.

Description

FPGA 기반의 온도 센싱 장치 및 센싱 방법{APPARATUS AND METHOD OF THE SAME OF SENSING TEMPERATURE BASED ON FIELD-PROGRAMMABLE GATE ARRAY}
본 발명은 FPGA 기반의 온도 센서에 관한 것으로서, 구체적으로는 FPGA에서 자체적으로 공급 가능한 클럭(50~200MHz)을 기준 클럭 주파수로 활용하여 안정적인 클럭 주파수를 공급함과 동시에 링 오실레이터를 주기적으로 재정렬시켜 양자화 오차 누적으로 인한 측정 오차를 감소시키는 기술적 사상에 관한 것이다.
시간 도메인(Time-domain) 기반의 온도센서로 링 오실레이터에서 온도에 따라 출력 신호의 주기가 변화한다. 디지털 방식의 온도센서는 이러한 신호의 주기를 일정한 주파수(REF)로 동작하는 카운터를 통해 디지털 코드로 변환하여 온도를 나타낼 수 있다.
온도센서는 공정상의 특성이 반영되거나, 회로를 구성하는 부품의 특성이 반영되어 같은 온도에서도 서로 다른 온도를 나타낼 수 있다. 이를 위해, 측정 오차의 보정이 필요하다.
온도센서의 측정 오차를 보정하기 위해서는, 특정 온도에서 모든 온도센서가 같은 값을 가지게 하는 캘리브레이션(calibration) 동작을 수행할 수 있다. 캘리브레이션 동작은 오프-칩(off-chip)으로 구성된 캘리브레이션 회로(calibration circuit)에서 비교기(comparator)와 SAR(Successive Approximation Register) 제어로직에 의해 수행될 수 있다.
그럼에도 불구하고, 정확한 온도센서 동작에 필수적인 캘리브레이션을 위한 회로가 FPGA로 구현되어 있지 않아, 완전한 디지털(all-digital) 방식의 구조로 보기에 한계가 있다.
또한, 온도센서 내의 자체적인 동작에 의해 비선형성을 보정하지 않으므로, 측정의 정확도 향상을 위해 마스터 커브 피팅(master curve fitting)이 필요하다. 그러나, 실제 제품에서 후처리를 통한 마스터 커브 피팅의 적용은 추가적인 공정을 요구하므로 제작비용 상승의 요인이 될 수 있다.
뿐만 아니라, 공정 변화(Process variation)에 의해 제작되는 센서마다 발생하는 오프셋(offset)의 크기가 다르므로, 캘리브레이션을 위한 각 센서의 보정 값이 달라진다. 따라서, 오프-칩으로 구현된 캘리브레이션 회로는 각 칩마다 수동으로 보정 값을 설정해야 하므로 비효율적이며, 추가적인 제작비용 상승의 원인이 될 가능성이 높다.
또한, 일반적인 온도센서의 경우 작은 지연 라인(delay line) 면적을 위해 오실레이션(oscillation) 횟수를 증가 시켜야 하는데, 이것은 지터 누적(jitter accumulation)에 직접적으로 영향을 미쳐 측정 결과가 부정확해지거나, 동적 파워(dynamic power)를 증가시키는 악영향을 미칠 수 있다.
뿐만 아니라, 일반적인 온도센서는 오실레이션 서큘레이션(Oscillation circulation)으로 오프셋을 보정하므로 위상에러(phase error)가 오실레이션 주기(oscillation period) 만큼 발생할 수 있어 정확도에 영향을 미친다.
또한, 일반적인 온도센서는 측정 오차의 보정을 위해 AND 게이트의 구조로 간단히 카운터 인에이블(enable) 동작을 하게 만들지만, 클록의 비대칭(asynchronous)에 따른 카운터의 양자화 오류(quantization error)에 대한 대비가 없어 정확도 측면에서 문제가 발생할 수 있다.
한국특허출원 제10-2011-0096499호 "온도 측정장치" 한국특허출원 제10-2011-0033843호 "FPGA를 이용하여 주파수를 보정하는 주파수 측정 장치 및 방법" 한국특허출원 제10-2006-0003097호 "링 오실레이터로 구현된 온도 센서 및 이를 이용한 온도 검출 방법"
본 발명은 기존 풀-커스텀 설계에서 주로 설계되었던 온도 센서를 FPGA로 구현하는 것을 목적으로 한다.
본 발명은 선행 FPGA 연구의 단점을 보완하고 측정의 정확도 및 동작속도를 향상시킨 기술을 제안하고, 이를 검증하는 것을 목적으로 한다.
본 발명은 FPGA에서 자체적으로 공급 가능한 클럭(50~200MHz)을 기준 클럭 주파수로 이용해, 안정적인 클럭 주파수를 제공하는 것과 동시에 제공하는 클럭의 속도를 낮춰 소비 전력을 감소시키는 것을 목적으로 한다.
본 발명은 지터(jitter) 및 양자화 오차 누적(quantization error accumulation)으로 인한 측정 오차를 감소 시키는 것으로 목적으로 한다.
본 발명은 링 오실레이터를 주기적으로 재 정렬시켜 측정의 정확도를 향상시키는 것을 목적으로 한다.
본 발명은 FPGA간의 공정변이에 의한 PTAT 회로의 오프셋(OFFSET)을 보정하기 위한 동작(Calibration)으로 센서의 정확도를 향상 시키는 것을 목적으로 한다.
본 발명은 설계에 사용된 모든 회로를 Verilog HDL 기반의 표준셀(standard cell)로 구성하는 것을 목적으로 한다.
일실시예에 따른 온도 센싱 장치는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성하는 주파수 분주부, 링 오실레이터(R-OSC)를 이용해서 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)을 출력하는 발진부, 및 상기 생성된 외부 클록주파수(TREF)와 상기 출력된 기준 클록주파수(TPTAT@C)를 대비하여 기준값(PWPTAT)를 생성하고, 상기 생성된 기준값(PWPTAT)에 기초하여 상기 링 오실레이터(R-OSC)의 오프셋을 보정하는 제어부를 포함할 수 있다.
일실시예에 따른 상기 제어부는, 상기 외부 클록주파수(TREF)와, 상기 기준 클록주파수(TPTAT@C)가 같아 지도록, 상기 링 오실레이터(R-OSC)의 사이클의 개수를 조절할 수 있다.
일실시예에 따른 상기 기준 클록주파수(TPTAT@C)는 상기 기준 클록주파수(Tosc)에 상기 링 오실레이터(R-OSC)의 사이클의 개수가 반영된 주파수인 것을 특징으로 한다.
일실시예에 따른 상기 발진부는, 링 오실레이터(R-OSC)를 이용해서, 현재온도(TO)에서 측정되는 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)를 출력하고, 상기 제어부는, 상기 외부 클록주파수(TREF)와 상기 출력된 출력 클록주파수(TPTAT@O)의 차이값(ΔT)에 기초하여 상기 온도정보를 출력할 수 있다.
일실시예에 따른 상기 제어부는, 상기 차이값(ΔT)과 상기 외부 클록(CLK200)의 주기의 비율을 계산하고, 상기 계산된 비율에 대한 디지털 코드를 상기 온도정보로 출력할 수 있다.
일실시예에 따른 상기 제어부는, 상기 현재온도(TO)와 상기 기준온도(TC)의 비율에, 상기 외부 클록주파수(TREF) 및 상기 외부 클록(CLK200)의 주기를 반영하여 상기 온도정보를 출력할 수 있다.
일실시예에 따른 온도 센싱 장치는 상기 오프셋 보정을 위한 보정정보를 저장하는 보정정보 레지스터, 및 상기 온도정보를 저장하는 측정정보 레지스터를 포함할 수 있다.
일실시예에 따른 상기 제어부는, 상기 링 오실레이터의 출력이 상기 기준 클록주파수(TPTAT@C)인 경우, 상기 보정정보가 상기 보정정보 레지스터에 저장되도록 제어하고, 상기 링 오실레이터의 출력이 상기 출력 클록주파수(TPTAT@O)인 경우, 상기 보정정보가 상기 측정정보 레지스터에 저장되도록 제어하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치.
일실시예에 따른 온도 센싱 장치의 동작 방법은 주파수 분주부에서, 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성하는 단계, 발진부에서, 링 오실레이터(R-OSC)를 이용해서 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)을 출력하는 단계, 및 제어부에서, 상기 생성된 외부 클록주파수(TREF)와 상기 출력된 기준 클록주파수(Tosc)을 대비하여 기준값(PWPTAT)를 생성하고, 상기 생성된 기준값(PWPTAT)에 기초하여 상기 링 오실레이터(R-OSC)의 오프셋을 보정하는 단계를 포함할 수 있다.
일실시예에 따른 상기 링 오실레이터(R-OSC)의 오프셋을 보정하는 단계는, 상기 외부 클록주파수(TREF)와, 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT)가 같아 지도록, 상기 링 오실레이터(R-OSC)의 사이클의 개수를 조절하는 단계를 포함할 수 있다.
일실시예에 따른 온도 센싱 장치의 동작 방법은 상기 링 오실레이터(R-OSC)를 이용해서, 현재온도(TO)에서 측정되는 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)를 출력하는 단계, 및 상기 제어부에서, 상기 외부 클록주파수(TREF)와 상기 출력된 출력 클록주파수(TPTAT@O)의 차이값(ΔT)에 기초하여 상기 온도정보를 출력하는 단계를 더 포함할 수 있다.
일실시예에 따른 상기 온도정보를 출력하는 단계는, 상기 차이값(ΔT)과 상기 외부 클록(CLK200)의 주기의 비율을 계산하는 단계, 및 상기 계산된 비율에 대한 디지털 코드를 상기 온도정보로 출력하는 단계를 포함할 수 있다.
일실시예에 따른 상기 온도정보를 출력하는 단계는, 상기 현재온도(TO)와 상기 기준온도(TC)의 비율에, 상기 외부 클록주파수(TREF) 및 상기 외부 클록(CLK200)의 주기를 반영하여 상기 온도정보를 출력하는 단계를 포함할 수 있다.
일실시예에 따른 기반의 온도 센싱 장치의 동작 방법은 상기 오프셋 보정을 위한 보정정보를 저장하는 보정정보 레지스터를 유지하는 단계, 상기 온도정보를 저장하는 측정정보 레지스터를 유지하는 단계, 및 상기 링 오실레이터의 출력이 상기 기준 클록주파수(TPTAT@C)인 경우, 상기 보정정보가 상기 보정정보 레지스터에 저장되도록 제어하고, 상기 링 오실레이터의 출력이 상기 출력 클록주파수(TPTAT@O)인 경우, 상기 보정정보가 상기 측정정보 레지스터에 저장되도록 제어하는 단계를 더 포함할 수 있다.
일실시예에 따르면, 기존 풀-커스텀 설계에서 주로 설계되었던 온도 센서를 FPGA로 구현할 수 있다.
일실시예에 따르면, 선행 FPGA 연구의 단점을 보완하고 측정의 정확도 및 동작속도를 향상시킨 기술을 제안하고, 이를 검증할 수 있다.
일실시예에 따르면, FPGA에서 자체적으로 공급 가능한 클럭(50~200MHz)을 기준 클럭 주파수로 이용해, 안정적인 클럭 주파수를 제공하는 것과 동시에 제공하는 클럭의 속도를 낮춰 소비 전력을 감소시킬 수 있다.
일실시예에 따르면, 링 오실레이터를 주기적으로 재 정렬시켜 지터(jitter) 및 양자화 오차 누적(quantization error accumulation)으로 인한 측정 오차를 감소 시킬 수 있다.
일실시예에 따르면, FPGA간의 공정변이에 의한 PTAT 회로의 오프셋(OFFSET)을 보정하기 위한 동작(Calibration)으로 센서의 정확도를 향상 시킬 수 있다.
도 1은 일실시예에 따른 FPGA(FIELD-PROGRAMMABLE GATE ARRAY) 기반의 온도 센싱 장치를 설명하는 도면이다.
도 2는 온도 센싱 장치의 구체적인 실시예를 설명하는 도면이다.
도 3은 온도 센싱 장치의 동작에 대한 타이밍을 캘리브레이션과 측정 동작으로 구분하여 설명하는 도면이다.
도 4는 일실시예에 따른 주파수 분주부를 설명하는 도면이다.
도 5는 일실시예에 따른 발진부의 링 오실레이터(R-OSC)를 설명하는 도면이다.
도 6은 일실시예에 따른 제어부의 구성들 중에서 시간-디지털 변환기를 설명하는 도면이다.
도 7은 일실시예에 따른 제어부의 구성들 중에서 컨트롤러를 설명하는 도면이다.
도 8은 일실시예에 따른 보정정보 레지스터 및 측정정보 레지스터 중에서 적어도 하나를 설명하는 도면이다.
도 9는 일실시예에 따른 FPGA 기반의 온도 센싱 장치의 동작 방법을 설명하는 도면이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 일실시예에 따른 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치(100)를 설명하는 도면이다.
본 발명에 따르면, 기존 풀-커스텀 설계에서 주로 설계되었던 온도 센서를 FPGA로 구현할 수 있다. 또한, 본 발명을 이용하면 선행 FPGA 연구의 단점을 보완하고 측정의 정확도 및 동작속도를 향상시킨 기술을 제안하고, 이를 검증할 수 있다. 뿐만 아니라, FPGA에서 자체적으로 공급 가능한 클럭(50~200MHz)을 기준 클럭 주파수로 이용해, 안정적인 클럭 주파수를 제공하는 것과 동시에 제공하는 클럭의 속도를 낮춰 소비 전력을 감소시킬 수 있고, 링 오실레이터를 주기적으로 재 정렬시켜 지터(jitter) 및 양자화 오차 누적(quantization error accumulation)으로 인한 측정 오차를 감소 시킬 수 있다.
이를 위해, FPGA 기반의 온도 센싱 장치(100)는 주파수 분주부(110), 발진부(120), 및 제어부(130)를 포함할 수 있다.
일실시예에 따른 주파수 분주부(110)는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성할 수 있다. 예를 들어, 주파수 분주부(110)는 외부 클록(CLK200)에 대한 주파수를 분주(Dividing)하여 보정을 위한 낮은 클럭의 외부 클록주파수(TREF)를 생성할 수 있다.
일실시예에 따른 발진부(120)는 링 오실레이터(R-OSC)를 이용해서 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)을 출력할 수 있다. 링 오실레이터(R-OSC)는 온도에 따라서 주파수가 달리지는 클록을 출력할 수 있다.
일실시예에 따른 제어부(130)는 상기 생성된 외부 클록주파수(TREF)와 상기 출력된 기준 클록주파수(TPTAT@C)을 대비하여 기준값(PWPTAT)를 생성하고, 상기 생성된 기준값(PWPTAT)에 기초하여 링 오실레이터(R-OSC)의 오프셋을 보정할 수 있다.
한편, FPGA 기반의 온도 센싱 장치(100)는 오프셋 보정된 링 오실레이터(R-OSC)의 이용해서 온도를 측정할 수 있다.
이를 위해, 발진부(120)는 링 오실레이터(R-OSC)를 이용해서, 현재온도(TO)에서 측정되는 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)를 출력할 수 있다. 이때, 제어부(130)는, 외부 클록주파수(TREF)와 출력된 출력 클록주파수(TPTAT@O)의 차이값(ΔT)에 기초하여 온도정보를 출력할 수 있다.
예를 들어, 제어부(130)는 차이값(ΔT)과 외부 클록(CLK200)의 주기의 비율을 계산할 수 있다. 또한, 이렇게 계산된 비율에 대한 디지털 코드를 온도정보로 출력할 수 있다. 또한, 제어부(130)는 현재온도(TO)와 상기 기준온도(TC)의 비율에, 외부 클록주파수(TREF) 및 외부 클록(CLK200)의 주기를 반영하여 온도정보를 출력할 수도 있다.
일실시예에 따른 FPGA 기반의 온도 센싱 장치(100)는 오프셋의 보정을 위한 모드인지, 온도 측정을 위한 모드인지를 고려하여 측정되는 정보를 서로 다른 레지스터에 구분하여 저장할 수 있다.
이를 위해, 일실시예에 따른 FPGA 기반의 온도 센싱 장치(100)는 오프셋 보정을 위한 보정정보를 저장하는 보정정보 레지스터와 온도정보를 저장하는 측정정보 레지스터를 더 포함할 수 있다. 또한, 제어부(130)는 링 오실레이터의 출력이 기준 클록주파수(TPTAT@C)인 경우, 보정정보가 보정정보 레지스터에 저장되도록 제어할 수 있다. 또한, 제어부(130)는 링 오실레이터의 출력이 출력 클록주파수(TPTAT@O)인 경우, 보정정보가 상기 측정정보 레지스터에 저장되도록 제어할 수 있다.
도 2는 온도 센싱 장치(200)의 구체적인 실시예를 설명하는 도면이다.
일실시예에 따른 온도 센싱 장치(200)는 주파수 분주부(210), 발진부(220), 제어부(230), 보정정보 레지스터(240), 및 측정정보 레지스터(250)를 포함할 수 있다.
먼저, 주파수 분주부(210)는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성할 수 있다.
발진부(220)는 링 오실레이터(R-OSC)를 이용해서 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)을 출력할 수 있다. 뿐만 아니라, 발진부(220)는 링 오실레이터(R-OSC)를 이용해서 현재의 온도에 비례하는 클록을 생성할 수 있다.
제어부(230)는 시간-디지털 변환기(231)과 제어로직(232)을 포함할 수 있다.
시간-디지털 변환기(231)는 TDC(Time-to-Digital Converter)에 해당하며, 시간(또는 주기)을 디지털 신호로 변환하는 블록이며, CLK200을 일정한 시간 동안 (PWPTAT 또는 PWREF) 진동하는 횟수를 계산하고 그 출력(CODE)를 생성하는 블록에 해당한다.
제어로직(232)은 보정을 위한 블록으로서 TOSC와 PWREF를 입력으로 받아 온도 측정을 위한 기준값을 생성하고, 저장장치(Register), 시간-디지털 변환기(231), 먹스(233, MUX)를 통제하기 위한 블록에 해당한다.
저장장치(Register)는 일종의 저장 수단으로서 보정 및 온도 측정 동작에서 생성된 시간-디지털 변환기(231)의 출력 CODE를 저장하는 블록에 해당한다.
구체적으로, 보정정보 레지스터(240)는 오프셋 보정을 위한 보정정보를 저장하고, 측정정보 레지스터(250)는 온도정보를 저장할 수 있다. 제어로직(232)의 인에이블 신호를 먹스(233, MUX)에 인가함으로써, 오프셋 보정을 위한 보정정보를 보정정보 레지스터(240)에 저장하거나, 온도정보를 측정정보 레지스터(250)에 저장할 수 있다.
먹스(233, MUX)는 보정 동작 및 온도 측정 동작을 구분하는 신호(ENCAL)를 받아 동작에 맞게 CODE를 레지스터에 전달하는 블록이다.
이하에서는, 도 2의 구성요소들을 통해, 온도 센싱 장치(200)의 이론적인 동작을 설명한다.
먼저, 동작신호가 입력되면, 발진부(220)는 링 오실레이터를 통해 출력 주파수(TOSC)를 생성할 수 있다. 생성된 출력 주파수는 링 오실레이터의 사이클의 개수가 반영되어 [수학식 1]과 같이 표현될 수 있다.
[수학식 1]
Figure 112017014514085-pat00001
Figure 112017014514085-pat00002
[수학식 1]에서, N은 링 오실레이터의 사이클 개수로 해석될 수 있고, TOSC는 링 오실레이터의 한 사이클의 출력 주기에 해당하며,
Figure 112017014514085-pat00003
는 온도에 비례하는 값으로 해석될 수 있다. 또한, G(P)는 공정에 따라 달라지는 값으로 해석될 수 있다.
온도 센싱 장치(200)는 온도의 측정을 위해, 기준신호가 필요하며, TPTAT는 온도 및 공정에 영향을 받는 시간 신호이므로 일정한 신호로 보정하는 동작이 필요하다.
오프셋 보정 동작은 온도 TC에서 외부 클럭(CLK200)에서 분주된 신호 TREF와 TPTAT가 같게 하기 위해 링 오실레이터의 사이클의 개수를 NC개로 조절할 수 있다.
이 때의 링 오실레이터의 출력에 대한 기준 클록주파수(TPTAT@C)는 [수학식 2]로 표현될 수 있다.
[수학식 2]
Figure 112017014514085-pat00004
[수학식 2]에서, NC는 온도 TC에서 링 오실레이터의 사이클 개수로 해석될 수 있고,
Figure 112017014514085-pat00005
는 온도에 비례하는 값으로 해석될 수 있다. 또한, G(P)는 공정에 따라 달라지는 값으로 해석될 수 있다.
이후 온도가 TC에서 측정하고자 하는 온도 TO로 변화하면, R-OSC의 출력은 [수학식 3]으로 표현될 수 있다.
[수학식 3]
Figure 112017014514085-pat00006
[수학식 3]에서 NC는 온도 TC에서 링 오실레이터의 사이클 개수로 해석될 수 있고,
Figure 112017014514085-pat00007
는 온도에 비례하는 값으로 해석될 수 있다. 또한, G(P)는 공정에 따라 달라지는 값으로 해석될 수 있다.
보정 동작을 위한 온도 TC에서 기준 클록주파수(TPTAT@C)는 외부 클록주파수(TREF)와 같고, 변화한 온도, 즉 현재온도(TO)에서 측정되는 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)에 해당하며, 두 출력의 차이값(ΔT)으로 온도 정보를 얻을 수 있다.
[수학식 4]은 온도 정보를 디지털 값으로 가공하는 결과를 나타낸다.
[수학식 4]
Figure 112017014514085-pat00008
[수학식 4]에서, TCLK200은 외부 클록(CLK200)의 주기로 해석될 수 있다.
[수학식 2] 및 [수학식 3]을 [수학식 4]에 대입하면, [수학식 5]와 같이 정리될 수 있다.
[수학식 5]
Figure 112017014514085-pat00009
CODETEMP는 디지털 형태의 온도 정보로 해석될 수 있고, TREF는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수, TO는 현재 온도, TC는 기준온도, TCLK200은 외부 클록(CLK200)의 주기로 해석될 수 있다.
도 3은 온도 센싱 장치의 동작에 대한 타이밍을 캘리브레이션 동작(310)과 온도 측정 동작(320)으로 구분하여 설명하는 도면이다.
도면부호 310을 참고하면, PWREF의 상승 신호가 발생하면 TOSC는 진동하는 동시에 PWPTAT도 상승 신호를 발생한다. 다음으로, PWREF가 하이(HIGH)인 동안 TOSC는 진동하며, 매 주기마다 NC를 1씩 증가시킬 수 있다. PWREF가 하이(HIGH)인 동안 CLK200의 매 주기마다 CODE를 1씩 증가시킬 수 있다. 또한, 일정 시간이 지난 뒤 TREF의 하강 신호가 발생하면 TOSC는 진동을 멈추고, NC는 값을 유지하며, PWPTAT는 하강신호를 발생할 수 있다.
이때의 CODE는 SAVEREF에 저장되고, ENCAL이 로우(LOW)에서 하이(HIGH)로 변화 하면서 캘리브레이션 동작(310)은 종료될 수 있다.
도면부호 320에서 보는 바와 같이, 온도 센싱 장치는 온도 측정 동작(320)을 시작하며 아래의 순서와 같이 동작할 수 있다.
먼저, PWREF의 상승 신호가 발생하면 TOSC는 진동하는 동시에 PWPTAT도 상승 신호를 발생할 수 있다. PWREF가 하이(HIGH)인 동안 TOSC은 진동하며, 매 주기마다 NC를 1씩 증가시킬 수 있다. 한편, PWPTAT가 하이(HIGH)인 동안 CLK200의 매 주기마다 CODE를 1씩 증가시키고, NC의 값이 보정 동작에서 저장된 값과 같아지면, PWPTAT는 하강신호를 발생할 수 있다. 만약, PWPTAT가 로우(LOW)이면 CODE는 SAVEPTAT에 저장될 수 있다.
일실시예에 따른 온도 센싱 장치는 온도 측정 동작(320)을 반복하면서, 변화하는 온도에 상응하는 온도 정보를 출력할 수 있다.
도 4는 일실시예에 따른 주파수 분주부(400)를 설명하는 도면이다.
먼저 주파수 분주부(400)는 외부 클록(CLK200) 주파수를 분주해 보정 동작을 위한 낮은 클럭 주파수(PWREF)를 생성하는 블록으로 N개의 D-플립플롭(410)이 순차적으로 연결된 구성으로 표현될 수 있다.
D-플립플롭(410)는 클록이 상승에지일 때 입력D에 연결된 반전출력(Qb)가 출력(Q)로 내보낼 수 있다. 따라서 클록이 1개의 D-플립플롭(410)을 통과할 때마다 주파수는 2배씩 증가하므로, N개의 D-플립플롭(410)을 통과하면 주파수는 2N배 증가한다.
N-1번째 출력은 보정 동작을 위한 출력 PWREF로 사용되며, 마지막 N번째 출력은 동작신호(START)와 AND게이트로 묶여, N번째의 Q출력이 하이(HIGH)일 때 온도센서의 동작 활성화 신호(EN)으로 사용될 수 있다.
도 5는 일실시예에 따른 발진부의 링 오실레이터(520, R-OSC)를 설명하는 도면이다.
링 오실레이터(520, R-OSC)는 온도에 비례하는 클록 TOSC를 생성하는 블록으로 k개의 버퍼(510)와 2개의 인버터(520), 1개의 D-플립플롭(530)을 포함할 수 있다.
D-플립플롭(530)이 활성화 신호 EN을 입력받으면, k개 버퍼와 1개의 인버터로 구성된 링 오실레이터(520)가 온도에 비례하는 주기를 가진 신호를 생성하 할 수 있다.
FPGA에서 버퍼 및 인버터는 룩업 테이블(LUT, Look-Up Table)로 구성되므로 다른 회로 연결을 위한 충분한 전류 세기를 공급하지 못하며, 출력 클록은 동작 컨디션에 따라 노이즈 소스로 작용해 지터나 스큐가 포함되어 나타나므로 온도 측정에 악영향을 미칠 수 있다. 따라서 D-플립플롭(530)을 이용한 주파수 분주기로 깨끗한 신호를 생성해야 한다.
도 6은 일실시예에 따른 제어부의 구성들 중에서 시간-디지털 변환기(600)를 설명하는 도면이다.
시간-디지털 변환기(600)는 시간을 디지털 신호로 변환하는 블록으로 해석될 수 있다. 시간-디지털 변환기(600)는 외부 클록인 CLK200을 일정한 시간 동안(PWPTAT) 진동하는 횟수를 계산하고 그 출력(CODE)을 생성하는 블록으로 L개의 D-플립플롭으로 구성되어 리플 캐리(ripple carry) 카운터의 구성을 갖는다.
시간-디지털 변환기(600)는 동작신호(START)가 하이(HIGH)일 때 카운터 동작을 시작하며 CLK200으로 온도에 비례하는 출력인 PWPTAT을 디지털 출력인 M비트의 CODE로 나타낼 수 있다.
도 7은 일실시예에 따른 제어부의 구성들 중에서 컨트롤러(700)를 설명하는 도면이다.
컨트롤러(700)는 보정을 위한 블록으로서 TOSC와 PWREF를 입력으로 받아 온도 측정을 위한 신호(PWPTAT)를 생성할 수 있다. 또한, 컨트롤러(700)는 저장장치(Register), 시간-디지털 변환기(TDC), 및 먹스(MUX) 등을 통제하기 위한 블록으로, 리플 캐리(ripple carry) 카운터와 비트 비교기(720, Bit comparator), 저장유닛(710, Save unit)을 포함할 수 있다.
컨트롤러(700)는 동작신호(START)가 하이(HIGH)일 때, PTAT신호인 TOSC를 클록으로 받아 카운팅을 시작하며, 보정동작(calibration)을 위해 PWREF와 같은 시간 동안 카운팅된 시간을 저장장치에 저장하고 기준시간으로 이용하며 ENCAL은 하이(HIGH)를 출력할 수 있다.
도 8은 일실시예에 따른 보정정보 레지스터 및 측정정보 레지스터 중에서 적어도 하나를 설명하는 도면이다.
레지스터(800)는 일종의 저장 장치로서, 보정정보 레지스터 또는 측정정보 레지스터로 해석될 수 있다. 각각의 레지스터는 보정 및 온도 측정 동작에서 생성된 시간-디지털 변환기의 M비트 출력 CODE를 저장하는 블록으로 M개의 D-플립플롭을 포함할 수 있다.
예를 들어, 보정 값을 저장하는 보정정보 레지스터(Calibration Register)는 ENCAL의 하이(HIGH)에서 활성화되면 PWREF를 클록으로 이용하고 출력으로 SAVEREF를 출력할 수 있다.
측정 값을 저장하는 측정정보 레지스터는 ENCAL의 로우(LOW)에서 레지스터가 활성화되면 PWPTAT를 클록으로 사용하고 출력으로 SAVEPTAT를 출력할 수 있다.
한편, 먹스(MUX)는 보정 동작 및 온도 측정 동작을 구분하는 신호(ENCAL)를 받아 하이(HIGH)이면 보정 동작 로우(LOW)이면 측정동작을 위해 CODE를 각각의 레지스터에 전달할 수 있다.
도 9는 일실시예에 따른 FPGA 기반의 온도 센싱 장치의 동작 방법을 설명하는 도면이다.
일실시예에 따른 온도 센싱 장치의 동작 방법에 따르면, 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성할 수 있다(단계 901).
다음으로, 온도 센싱 장치의 동작 방법은 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)을 출력할 수 있다(단계 902).
온도 센싱 장치의 동작 방법은 출력된 기준 클록주파수(TPTAT@C)을 대비하여 기준값(PWPTAT)를 생성할 수 있다(단계 903). 또한, 생성된 기준값(PWPTAT)에 기초하여 링 오실레이터(R-OSC)의 오프셋을 보정할 수 있다(단계 904). 일례로, 온도 센싱 장치의 동작 방법은 외부 클록주파수(TREF)와, 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT)가 같아 지도록, 링 오실레이터(R-OSC)의 사이클의 개수를 조절할 수 있다.
온도 센싱 장치의 동작 방법은 현재온도(TO)에서 측정되는 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)를 출력할 수 있다(단계 905). 또한, 외부 클록주파수(TREF)와 출력된 출력 클록주파수(TPTAT@O)의 차이값(ΔT)에 기초하여 온도정보를 출력할 수 있다(단계 906).
일례로, 온도 센싱 장치의 동작 방법은 온도정보를 출력하기 위해 차이값(ΔT)과 상기 외부 클록(CLK200)의 주기의 비율을 계산하고, 계산된 비율에 대한 디지털 코드를 온도정보로 출력할 수 있다.
다른 일례로, 온도 센싱 장치의 동작 방법은 온도정보를 출력하기 위해, 현재온도(TO)와 기준온도(TC)의 비율에, 외부 클록주파수(TREF) 및 외부 클록(CLK200)의 주기를 반영하여 온도정보를 출력할 수 있다.
일실시예에 따른 온도 센싱 장치의 동작 방법은 보정정보 레지스터와 측정정보 레지스터를 이용할 수 있다. 예를 들면, 온도 센싱 장치의 동작 방법은 오프셋 보정을 위한 보정정보를 저장하는 보정정보 레지스터를 유지하고, 온도정보를 저장하는 측정정보 레지스터를 유지할 수 있다. 또한, 링 오실레이터의 출력이 기준 클록주파수(TPTAT@C)인 경우, 보정정보가 보정정보 레지스터에 저장되도록 제어하고, 링 오실레이터의 출력이 출력 클록주파수(TPTAT@O)인 경우, 보정정보가 측정정보 레지스터에 저장되도록 제어할 수 있다.
결국, 본 발명을 이용하면, 기존 풀-커스텀 설계에서 주로 설계되었던 온도 센서를 FPGA로 구현할 수 있다. 또한, 선행 FPGA 연구의 단점을 보완하고 측정의 정확도 및 동작속도를 향상시킨 기술을 제안하고, 이를 검증할 수 있으며, FPGA에서 자체적으로 공급 가능한 클럭(50~200MHz)을 기준 클럭 주파수로 이용해, 안정적인 클럭 주파수를 제공하는 것과 동시에 제공하는 클럭의 속도를 낮춰 소비 전력을 감소시킬 수 있다. 뿐만 아니라, 링 오실레이터를 주기적으로 재 정렬시켜 지터(jitter) 및 양자화 오차 누적(quantization error accumulation)으로 인한 측정 오차를 감소 시킬 수 있다. 또한, FPGA간의 공정변이에 의한 PTAT 회로의 오프셋(OFFSET)을 보정하기 위한 동작(Calibration)으로 센서의 정확도를 향상 시킬 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
200: 온도 센싱 장치 210: 주파수 분주부
220: 발진부 230: 제어부
231: 시간-디지털 변환기 232: 제어로직
233: 먹스 240: 보정정보 레지스터
250: 측정정보 레지스터

Claims (14)

  1. FPGA에서 자체적으로 공급하는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성하는 주파수 분주부;
    링 오실레이터(R-OSC)를 이용해서, 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C) 및 현재온도(TO)에서 측정되는 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)를 출력하는 발진부;
    상기 생성된 외부 클록주파수(TREF)와 상기 출력된 기준 클록주파수(TPTAT@C)를 대비하여 기준값(PWPTAT)를 생성하고, 상기 생성된 기준값(PWPTAT)에 기초하여 상기 링 오실레이터(R-OSC)의 오프셋을 보정하며, 상기 외부 클록주파수(TREF)와 상기 출력된 출력 클록주파수(TPTAT@O)의 차이값(△T)에 기초하여 온도정보를 출력하는 제어부;
    상기 오프셋 보정을 위한 보정정보를 저장하는 보정정보 레지스터; 및
    상기 온도정보를 저장하는 측정정보 레지스터
    를 포함하고,
    상기 제어부는
    상기 링 오실레이터의 출력이 상기 기준 클록주파수(TPTAT@C)인 경우에 하이(HIGH) 레벨의 인에이블 신호(ENCAL)를 먹스(MUX)로 출력하고, 상기 링 오실레이터의 출력이 상기 출력 클록주파수(TPTAT@O)인 경우에 로우(LOW) 레벨의 인에이블 신호(ENCAL)를 상기 먹스(MUX)로 출력하며,
    상기 먹스(MUX)는,
    상기 하이(HIGH) 레벨의 인에이블 신호(ENCAL)를 수신하면, 상기 보정정보가 상기 보정정보 레지스터에 저장되도록 제어하고, 상기 로우(LOW) 레벨의 인에이블 신호(ENCAL)를 수신하면, 상기 온도정보가 상기 측정정보 레지스터에 저장되도록 제어하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치.
  2. 제1항에 있어서,
    상기 제어부는,
    상기 외부 클록주파수(TREF)와, 상기 기준 클록주파수(TPTAT@C)가 같아 지도록, 상기 링 오실레이터(R-OSC)의 사이클의 개수를 조절하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치.
  3. 제1항에 있어서,
    상기 기준 클록주파수(TPTAT@C)는 상기 기준 클록주파수(Tosc)에 상기 링 오실레이터(R-OSC)의 사이클의 개수가 반영된 주파수인 것을 특징으로 하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 제어부는,
    상기 차이값(△T)과 상기 외부 클록(CLK200)의 주기의 비율을 계산하고, 상기 계산된 비율에 대한 디지털 코드를 상기 온도정보로 출력하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치.
  6. 제1항에 있어서,
    상기 제어부는,
    상기 현재온도(TO)와 상기 기준온도(TC)의 비율에, 상기 외부 클록주파수(TREF) 및 상기 외부 클록(CLK200)의 주기를 반영하여 상기 온도정보를 출력하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치.
  7. 삭제
  8. 삭제
  9. 주파수 분주부에서, FPGA에서 자체적으로 공급하는 외부 클록(CLK200)으로부터 분주된 외부 클록주파수(TREF)를 생성하는 단계;
    발진부에서, 링 오실레이터(R-OSC)를 이용해서 기준온도(TC)에 대응하는 기준 클록주파수(TPTAT@C)를 출력하는 단계; 및
    제어부에서, 상기 생성된 외부 클록주파수(TREF)와 상기 출력된 기준 클록주파수(Tosc)을 대비하여 기준값(PWPTAT)를 생성하고, 상기 생성된 기준값(PWPTAT)에 기초하여 상기 링 오실레이터(R-OSC)의 오프셋을 보정하는 단계
    를 포함하고,
    상기 발진부에서, 상기 링 오실레이터(R-OSC)를 이용해서, 현재온도(TO)에서 측정되는 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT@O)를 출력하는 단계;
    상기 제어부에서, 상기 외부 클록주파수(TREF)와 상기 출력된 출력 클록주파수(TPTAT@O)의 차이값(△T)에 기초하여 상기 온도정보를 출력하는 단계;
    상기 제어부에서, 상기 링 오실레이터의 출력이 상기 기준 클록주파수(TPTAT@C)인 경우에 하이(HIGH) 레벨의 인에이블 신호(ENCAL)를 먹스(MUX)로 출력하고, 상기 링 오실레이터의 출력이 상기 출력 클록주파수(TPTAT@O)인 경우에 로우(LOW) 레벨의 인에이블 신호(ENCAL)를 상기 먹스(MUX)로 출력하는 단계 및
    를 더 포함하며,
    상기 먹스(MUX)로 출력하는 단계는
    상기 먹스(MUX)에서 상기 하이(HIGH) 레벨의 인에이블 신호(ENCAL)를 수신하면, 상기 보정정보가 상기 보정정보 레지스터에 저장되도록 제어하고, 상기 로우(LOW) 레벨의 인에이블 신호(ENCAL)를 수신하면, 상기 온도정보가 상기 측정정보 레지스터에 저장되도록 제어하는 단계를 포함하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 링 오실레이터(R-OSC)의 오프셋을 보정하는 단계는,
    상기 외부 클록주파수(TREF)와, 상기 링 오실레이터(R-OSC)의 출력 클록주파수(TPTAT)가 같아 지도록, 상기 링 오실레이터(R-OSC)의 사이클의 개수를 조절하는 단계
    를 포함하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치의 동작 방법.
  11. 삭제
  12. 제9항에 있어서,
    상기 온도정보를 출력하는 단계는,
    상기 차이값(ΔT)과 상기 외부 클록(CLK200)의 주기의 비율을 계산하는 단계; 및
    상기 계산된 비율에 대한 디지털 코드를 상기 온도정보로 출력하는 단계
    를 포함하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치의 동작 방법.
  13. 제9항에 있어서,
    상기 온도정보를 출력하는 단계는,
    상기 현재온도(TO)와 상기 기준온도(TC)의 비율에, 상기 외부 클록주파수(TREF) 및 상기 외부 클록(CLK200)의 주기를 반영하여 상기 온도정보를 출력하는 단계
    를 포함하는 FPGA(Field-Programmable Gate Array) 기반의 온도 센싱 장치의 동작 방법.
  14. 삭제
KR1020170019346A 2017-02-13 2017-02-13 Fpga 기반의 온도 센싱 장치 및 센싱 방법 KR101912033B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170019346A KR101912033B1 (ko) 2017-02-13 2017-02-13 Fpga 기반의 온도 센싱 장치 및 센싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170019346A KR101912033B1 (ko) 2017-02-13 2017-02-13 Fpga 기반의 온도 센싱 장치 및 센싱 방법

Publications (2)

Publication Number Publication Date
KR20180093365A KR20180093365A (ko) 2018-08-22
KR101912033B1 true KR101912033B1 (ko) 2018-10-25

Family

ID=63453297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170019346A KR101912033B1 (ko) 2017-02-13 2017-02-13 Fpga 기반의 온도 센싱 장치 및 센싱 방법

Country Status (1)

Country Link
KR (1) KR101912033B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328743A (ja) * 2001-05-07 2002-11-15 Oki Electric Ind Co Ltd クロック信号発生回路
JP2003004547A (ja) * 2001-05-31 2003-01-08 Stmicroelectronics Inc 温度検知回路及び方法
JP4118142B2 (ja) * 2001-05-16 2008-07-16 キョウセラ ワイヤレス コープ． エージングおよび温度の自動補償を有する基準オシレータ
KR101061433B1 (ko) * 2010-04-26 2011-09-01 어보브반도체 주식회사 오실레이터의 클럭신호 보상회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251487A1 (en) 2002-10-30 2008-10-16 Semersky Frank E Overmolded container having a foam layer
US20070184187A1 (en) 2003-05-15 2007-08-09 Dsm Ip Assets B.V. Process for the preparation of a composite material
JP2011189338A (ja) 2010-02-22 2011-09-29 Hitachi High-Tech Instruments Co Ltd プラズマ洗浄方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328743A (ja) * 2001-05-07 2002-11-15 Oki Electric Ind Co Ltd クロック信号発生回路
JP4118142B2 (ja) * 2001-05-16 2008-07-16 キョウセラ ワイヤレス コープ． エージングおよび温度の自動補償を有する基準オシレータ
JP2003004547A (ja) * 2001-05-31 2003-01-08 Stmicroelectronics Inc 温度検知回路及び方法
KR101061433B1 (ko) * 2010-04-26 2011-09-01 어보브반도체 주식회사 오실레이터의 클럭신호 보상회로

Also Published As

Publication number Publication date
KR20180093365A (ko) 2018-08-22

Similar Documents

Publication Publication Date Title
JP5952836B2 (ja) 温度検出装置、および、温度検出装置を備える集積回路
US10678190B2 (en) Time-to-digital converter, circuit device, physical quantity measurement apparatus, electronic instrument, and vehicle
TWI338823B (en) Time-to-digital converter, method for time-to-digital conversion using the same and software program or product associated therewith
US9564885B2 (en) Event-driven clock duty cycle control
US9484895B2 (en) Self-adjusting duty cycle tuner
JP2007228044A (ja) デジタルｄｌｌ回路
US9823301B2 (en) Method for characterizing the operation of a digital electronic circuit and digital electronic circuit
US8786347B1 (en) Delay circuits for simulating delays based on a single cycle of a clock signal
US10411683B2 (en) Information processing device, information processing method, and computer-readable recording medium
CN107769774B (zh) 具有提高的精度的振荡器装置及相关方法
JP5931152B2 (ja) 温度補正機能付きタイミング信号発生器
CN104518759A (zh) 温度补偿计时信号发生器
KR101912033B1 (ko) Fpga 기반의 온도 센싱 장치 및 센싱 방법
JP5914718B2 (ja) 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路
JP2002196087A (ja) 時間測定回路
US20110248757A1 (en) Digital calibration device and method for high speed digital systems
KR102485895B1 (ko) 시간-디지털 변환기 및 시간-디지털 변환기의 교정 방법
CN114967409A (zh) 一种抗pvt变化的高精度时间数字转换器及其实现方法
US7242341B2 (en) Analog-to-digital converter and analog-to-digital conversion method
JP5307532B2 (ja) 周波数等変化測定法及びその装置
EP2884351B1 (en) Sensor signal acquisition data
JP4036114B2 (ja) クロック発生回路
JP2006229607A (ja) 半導体装置及び発振周波数補正方法
EP1983650A1 (en) Corrected DE translation: Differenzzeit-Digital-Wandler Corrected FR translation: Convertisseur temps différentiel-numérique
KR20190063492A (ko) 실시간 캘리브레이션을 지원하는 tdc

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right