KR101061433B1 - 오실레이터의 클럭신호 보상회로 - Google Patents

오실레이터의 클럭신호 보상회로 Download PDF

Info

Publication number
KR101061433B1
KR101061433B1 KR1020100038497A KR20100038497A KR101061433B1 KR 101061433 B1 KR101061433 B1 KR 101061433B1 KR 1020100038497 A KR1020100038497 A KR 1020100038497A KR 20100038497 A KR20100038497 A KR 20100038497A KR 101061433 B1 KR101061433 B1 KR 101061433B1
Authority
KR
South Korea
Prior art keywords
clock signal
oscillator
clock
value
error
Prior art date
Application number
KR1020100038497A
Other languages
English (en)
Inventor
김창민
Original Assignee
어보브반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어보브반도체 주식회사 filed Critical 어보브반도체 주식회사
Priority to KR1020100038497A priority Critical patent/KR101061433B1/ko
Application granted granted Critical
Publication of KR101061433B1 publication Critical patent/KR101061433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 오실레이터에서 디지털 보상 회로를 적용하여 구성이 간단하고 높은 정밀도로 클럭신호의 주파수 오차를 보상할 수 있도록 한 기술에 관한 것이다.
이를 위하여, 내부의 발진소자를 구동하여 클럭신호를 발생하는 오실레이터; 내부의 아날로그 보상소자를 이용하여 상기 오실레이터의 발진 클럭신호에 대한 주파수 오차를 1차적으로 보상하는 아날로그 보상부; 절대적인 시간 소자를 이용하여 획득한 이상적인 카운트값을 기준으로 단위 측정시간 동안 상기 오실레이터의 발진 클럭신호에 대한 오차값을 구하고, 상기 오차값이 정수 클럭신호의 개수에 도달될 때마다 해당 개수의 발진클럭신호를 제거하는 방식으로 클럭신호의 오차를 2차적으로 보상하는 디지털 보상부를 구비한다.

Description

오실레이터의 클럭신호 보상회로{CLOCK-SIGNAL COMPENSATION CIRCUIT FOR OSCILLATOR}
본 발명은 오실레이터에서 발생되는 클럭신호의 주파수 오차를 보상하는 기술에 관한 것으로, 특히 디지털 보상 회로를 적용하여 구성이 간단하고 높은 정밀도로 주파수 오차를 보상할 수 있도록 한 오실레이터의 클럭신호 보상회로에 관한 것이다.
오실레이터(oscillator)는 요구된 주파수의 클럭신호를 발생하는 장치로서 각종 전자장치나 전자회로에 널리 사용되고 있다. 최근 들어, 가격 경쟁력을 높이기 위하여 오실레이터를 내장하고 있는 추세에 있으나 칩 내부에 집적되면서 공정 변화 및 온도 변화에 따라 주파수가 변화되는 특성이 있다. 따라서, 보상 회로를 사용하여 공정 변화 및 온도변화에 의한 오차를 보상하도록 되어 있다.
종래의 오실레이터에 있어서는 아날로그 보상회로를 사용하여 공정 변화 및 온도 등의 외부환경에 의한 주파수 오차를 보상하였다.
그런데, 종래와 같이 아날로그 방식의 보상회로를 사용하여 오실레이터의 주파수 오차를 보상하는 경우, 아날로그 보상회로를 복잡하게 구성하면 정밀한 보상이 가능하지만 그에 따라 넓은 설치공간을 필요로 하는 문제점이 있고, 복잡도가 증가함에 따라 보상 성능이 저하되는 문제점이 있었다.
따라서, 본 발명이 해결하려는 과제는 소수를 표현하는 카운터가 구비된 디지털 보상부를 적용하여 클럭 게이팅 기법으로 구성이 간단하고 높은 정밀도로 클럭신호의 오차를 보상하는데 있다.
본 발명이 해결하려는 과제들은 앞에서 언급한 과제로 제한되지 않는다. 본 발명의 다른 과제 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은,
내부의 발진소자를 구동하여 클럭신호를 발생하는 오실레이터;
내부의 아날로그 보상소자를 이용하여 상기 오실레이터의 발진 클럭신호에 대한 주파수 오차를 1차적으로 보상하는 아날로그 보상부;
절대적인 시간 소자를 이용하여 획득한 이상적인 카운트 값을 기준으로 단위 측정시간 동안 상기 오실레이터의 발진 클럭신호에 대한 오차 값을 소수점 이하까지 구하고, 상기 오차값이 정수 클럭 신호의 개수에 도달될 때마다 해당 개수의 발진클럭신호를 제거하는 방식으로 클럭신호의 오차를 2차적으로 보상하는 디지털 보상부를 포함하여 구성함을 특징으로 한다.
여기서, 상기 소수점 이하를 표현하는 카운트 값은 계속 누적해서 계산이 되고 1 이상이 되었을 경우 정수 계산 부분을 1 증가하고 소수점 카운트 에서는 1을 없애는 방식으로 누적 오차가 소수점으로 표현되는 특징을 갖는다.
본 발명은 소수를 표현하는 디지털 보상부를 이용한 클럭 게이팅 기법으로 오실레이터의 주파수 오차를 보상함으로써, 구성이 간단하고 높은 정밀도로 클럭신호의 오차를 보상할 수 있는 효과가 있다.
또한, 디지털 보상부를 이용한 클럭 게이팅 기법으로 오실레이터의 주파수 오차를 보상함으로써, 보다 안정된 시스템을 구성할 수 있는 효과가 있다.
도 1은 본 발명에 의한 오실레이터의 클럭신호 보상회로의 블록도.
도 2의 (a)-(h)는 본 발명에 따른 클럭신호 보상을 설명하기 위한 클럭신호 및 카운터의 파형도.
도 3은 본 발명의 디지털 보상을 위한 아날로그 보상 주파수의 분포도.
도 4는 도 1에서 디지털 보상부의 상세 블록도.
도 5는 본 발명에서 온도변화에 따른 오실레이터의 주파수 보상의 개념도.
도 6의 (a)-(d)는 소수점 이하가 표현되는 클럭신호의 보상예를 나타낸 파형도.
도 7은 (a)-(c)는 본 발명에 따른 디지털 보상이 통신에 적용되는 경우 오차가 전파되는 예를 나타낸 파형도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명에 의한 오실레이터의 클럭신호 보상회로의 블록도로서 이에 도시한 바와 같이, 오실레이터(11), 아날로그 보상부(12), 온도센서(13), 아날로그/디지털 변환기(14), 온도보상 테이블(15), 디지털 보상부(16)로 구성된다.
오실레이터(11)는 내부의 발진소자를 구동하여 기 설정된 주파수의 클럭신호를 발생한다. 그런데, 상기 오실레이터(11)는 주변의 환경변화 특히 온도 변화 등의 이유로 인하여 원래 목표로 하는 주파수의 클럭신호를 생성하지 못하고 어느 정도 오차를 갖는 주파수의 클럭신호를 생성하게 된다.
아날로그 보상부(12)는 내부의 아날로그 보상소자를 이용하여 상기 오실레이터(11)의 발진 클럭신호에 대한 주파수 오차를 후술하는 바와 같이 1차적으로 소정치(예: 5%) 이하로 보상한다. 그리고, 상기 오실레이터(11)의 주파수 오차는 후술하는 바와 같이 디지털 보상부(16)에 의하여 2차적으로 디지털 보상이 수행되어 오차가 0% 수준으로 줄어들게 된다.
반도체 소자의 테스트 장비는 절대적인 시간 소자를 구비하고 있으므로, 단위 측정시간 예를 들어 도 2의 시간 T 동안 상기 오실레이터(11)의 발진 클럭신호에 대한 이상적인 카운트값(CNTIDEAL)을 예측할 수 있다. 상기 T를 1초로 하고 상기 오실레이터(11)에서 발진되는 클럭신호의 주파수를 4,000,000 Hz라 할 때 이에 대한 이상적인 카운트값(CNTIDEAL)은 4,000,000이 된다.
도 2에서, (a)는 상기 오실레이터(11)에서 상기 T 시간 동안 주파수 오차가 0%인 이상적인 클럭신호(OSCIDEAL)를 나타낸 것이고, (b)는 상기 이상적인 클럭신호(OSCIDEAL)를 카운트한 이상적인 카운트값(CNTIDEAL)을 나타낸 것이다. (c)는 상기 오실레이터(11)의 주파수 오차가 20%인 클럭신호(OSCRAW)를 나타낸 것이고, (d)는 상기 클럭신호(OSCRAW)의 카운트값(CNTRAW)을 나타낸 것이다. (e)는 상기 아날로그 보상부(12)에 의해 상기 오실레이터(11)의 주파수 오차가 5% 이내로 보상된 클럭신호(OSCANALOG)를 나타낸 것이고, (f)는 상기 클럭신호(OSCANALOG)의 카운트값(CNTANALOG)을 나타낸 것이다. (g)는 상기 디지털 보상부(16)에 의해 상기 오실레이터(11)의 주파수 오차가 0% 수준으로 보상된 클럭신호(OSCDIGITAL)를 나타낸 것이고, (h)는 상기 클럭신호(OSCDIGITAL)의 카운트값(CNTDIGITAL)을 나타낸 것이다.
상기 아날로그 보상부(12)의 상기 발진 클럭신호의 주파수에 대한 보상값 범위(NANALOG)는 다음의 [수학식1]과 같다.
Figure 112010026819674-pat00001
여기서, 'NIDEAL'은 상기 오실레이터(11)의 발진주파수에 대한 상기 이상적인 카운트값(CNTIDEAL)을 의미하고, 'EANALOG'는 보상범위 카운트 값을 의미한다.
즉, 상기 아날로그 보상부(12)는 보상하고자 하는 목표 주파수값을 기준으로 소정의 ±범위를 보상 범위로 삼는다. 이에 비하여, 상기 디지털 보상부(16)는 클럭 게이팅 기법으로 발진 클럭신호의 주파수 오차를 보상하므로, 클럭신호를 추가하는 것은 불가능하고 제거만 가능하다. 이를 감안하여, 디지털 보상을 수행하기 전에 아날로그 보상을 수행하는 아날로그 보상부(12)의 보상 목표를 다음의 [수학식2]와 같이 이상적인 목표 카운트값보다 앞서게 설정해야 한다.
Figure 112010026819674-pat00002
도 3은 본 발명에 따른 오실레이터(11)의 주파수 분포도를 도시한 것이다. 통상의 경우와 달리 상기 오실레이터(11)의 발진 클럭신호의 주파수가 항상 목표 주파수보다 높도록 중심주파수를 이동시킨 후 최종의 디지털 보상을 통해 목표 주파수를 추종하도록 하는 것을 나타내었다. 즉, 도 3에서 '31'은 통상의 아날로그 보상시 발진 클럭신호의 주파수 분포를 나타낸 것이고, '32'는 본 발명에 따라 아날로그 보상시 발진 클럭신호의 주파수 분포가 조금 높게 이동된 것을 나타낸 것이다. 상기 디지털 보상에 의하여 분산이 매우 적은 이상적인 주파수 분포를 갖게 된다.
상기 아날로그 보상부(12)의 아날로그 보상에 의해 상기 오실레이터(11)의 발진주파수 분포가 상기 [수학식2]와 같이 되도록 한다. 이후, 상기 디지털 보상부(16)의 디지털 보상을 통해 목표로 하는 시스템 클럭신호(CK)가 출력되도록 하기 위하여 제거되어야 할 클럭수(NREMOVAL)는 아날로그 보상으로부터 T 시간 후의 카운트값(NANALOG)과 목표카운트값(NIDEAL)을 이용하여 다음의 [수학식3]에서와 같이 구할 수 있다.
Figure 112010026819674-pat00003
상기 디지털 보상부(16)는 상기 오실레이터(11) 공정 변화에 따라 디지털 보상을 수행하지만, 이에 한정되는 것이 아니라 주변 온도변화에 따라 디지털 보상을 수행한다.
온도센서(13)는 상기 오실레이터(11) 주변의 온도를 측정하여 그에 따른 아날로그의 온도 측정신호를 출력한다.
아날로그/디지털 변환기(14)는 상기 온도센서(13)에 의해 측정된 아날로그의 온도 측정신호를 디지털신호로 변환한다.
온도보상 테이블(15)에는 온도변화에 따라 클럭신호의 주파수 오차를 보상하기 위한 테이블이 마련되어 있다. 상기 온도보상 테이블(15)은 상기 아날로그/디지털 변환기(14)로부터 입력되는 디지털의 온도측정값에 상응되는 클럭 게이팅 소수값(DEC)과 클럭 게이팅 정수값(INT)을 상기 디지털 보상부(16)에 출력한다.
이에 따라, 상기 디지털 보상부(16)는 상기 클럭 게이팅 정수값(INT)과 클럭 게이팅 소수값(DEC)을 근거로 상기 오실레이터(11)의 발진주파수 오차를 디지털 보상하게 된다. 즉, 상기 디지털 보상부(16)는 반도체 소자의 테스트 장비와 같은 절대적인 시간 소자를 이용하여 획득한 이상적인 해당 온도의 카운트 값을 기준으로 상기 오실레이터(11)의 발진 클럭신호에 대한 오차값을 구하고 그 오차값이 정수 클럭신호의 개수에 도달될 때마다 해당 개수의 발진클럭신호를 제거하는 방식으로 클럭신호의 오차를 보상한다.
도 4는 상기 디지털 보상부(16)의 구현예를 보인 상세 블록도로서 이를 참조하여 상기 디지털 보상부(16)의 작용에 대하여 상세히 설명하면 다음과 같다.
예를 들어, 상기 오실레이터(11)에서 발진하고자 하는 클럭신호의 목표 주파수를 출력하는 단위 측정 시간 당 카운트 수가 1000인데, 상기 온도보상 테이블을 조회한 결과 공정 변화 및 온도변화로 인하여 단위 측정 시간 당 1030 클럭 수가 발생될 것으로 예측되었다. 이와 같은 경우, 1030개의 클럭 중에 30개가 제거되어야 하므로 1030/30 = 34 + 10/30 으로 상기 온도보상 테이블(15)은 상기 클럭 게이팅 정수값(INT)으로"34-1"을 출력하고, 클럭 게이팅 소수값(DEC)으로 "2-N*10/30"를 출력한다. 정수값(INT) 표현 시 "-1"을 하는 이유는 카운터가 0부터 시작하기 때문이다. 이때, 소수값(DEC)를 표현하는 비트 수 N에 따라 누적되는 오차는 2-N으로 줄어든다. N=8일 경우 소수값은 "85"를 출력한다. 표현의 용이성을 위하여 하기 설명에서는 소수값을 "0.3"로 표현한다.
이에 따라, 비교기(43)의 일측 입력단자에 상기 클럭 게이팅 정수값(INT)이 "33"으로 입력되고, 타측의 입력단자에 상기 정수 카운터(42)의 카운트값이 입력된다. 상기 정수 카운터(42)는 상기 오실레이터(11)에서 출력되는 클럭신호(CLK)를 카운트하여 그에 따른 카운트값을 상기 비교기(43)의 타측 입력단자에 출력한다. 그리고, 누산기(45)는 일측 입력단자에 입력되는 상기 클럭 게이팅 소수값(DEC) "0.3"와 타측 입력단자로 입력되는 상기 소수 카운터(44)의 카운트값을 누산하여 그 소수카운터의 입력단자에 출력한다.
따라서, 상기 정수 카운터(42)가 상기 오실레이터(11)에서 출력되는 클럭신호(CLK)를 카운트하여 카운트값 "33"을 출력할 때, 상기 비교기(43)는 로직 "하이"를 출력하고, 이때 상기 소수 카운터(44)는 상기 누산기(45)로부터 입력되는 클럭 게이팅 소수값(DEC) "0.3"을 카운트하여 그 카운트값 "0.3"을 상기 누산기(45)의 타측 입력단자에 출력한다.
이후, 상기 비교기(43)에서 두 번째 "하이"가 출력될 때, 상기 소수 카운터(44)는 상기 누산기(45)로부터 입력되는 누산된 값 "0.6"를 카운트하여 그 카운트값 "0.6"를 상기 누산기(45)의 타측 입력단자에 출력한다.
이렇게 하여, 상기 비교기(43)에서 네 번째 "하이"가 출력될 때 상기 누산기(45)에서 상기 소수 카운터(44)에 "1.2"가 출력된다. 이에 의해, 상기 소수 카운터(44)는 오버플로우(OF)를 발생한다. 그리고, 상기와 같이 발생되는 오버플로우(OF)에 의해 상기 정수 카운터(42)는 카운트를 "0"에서 시작하지 않고 "1"에서 시작한다.
상기 정수 카운터(42)의 카운트값에 상응되는 주파수의 클럭신호가 최종 시스템클럭신호(CK)로 출력되므로, 상기 정수 카운터(42)가 상기 설명에서와 같이 상기 오버플로우(OF)에 의해 카운트를 "0"에서 시작하지 않고 "1"에서 시작하는 것에 의해 소수점 오차가 표현되어 누적 오차가 2-N이 되는 형태로 보상된 결과를 얻는다.
한편, 단위클럭신호 보상부(41)를 이용하는 경우 상기 설명에서와 같이 하나의 클럭신호 단위로 오차보상이 이루어지지만, 다음의 1/2 클럭신호 보상부(46)를 추가로 이용하는 경우 0.5개의 클럭신호 단위로 오차 보상이 이루어진다.
이를 위해 상기 오실레이터(11)에서 출력되는 클럭신호(CLK)의 단자를 제1 D형 플립플롭(FF1)의 클럭단자 및 앤드게이트(AD1)의 일측 입력단자에 접속하고, 그 접속점을 인버터(I1)를 통해 제2 D형 플립플롭(FF2)의 클럭단자 및 앤드게이트(AD2)의 일측 입력단자에 접속한다.
그리고, 상기 오버플로우(OF)의 단자를 상기 제1 D형 플립플롭(FF1)의 데이터 입력단자(D)에 접속하고 이의 출력단자(Q)를 상기 앤드게이트(AD1)의 타측 입력단자에 접속한다. 상기 제1 D형 플립플롭(FF1)의 반전출력단자(
Figure 112010026819674-pat00004
)를 상기 제2 D형 플립플롭(FF2)의 데이터 입력단자(D)에 접속하고 이의 출력단자(
Figure 112010026819674-pat00005
)를 상기 상기 앤드게이트(AD2)의 타측 입력단자에 접속한다.
그리고, 상기 앤드게이트(AD1),(AD2)의 출력단자를 최종 보정된 시스템 클럭신호(CK)를 출력하는 오아게이트(OR1)의 양측 입력단자에 각각 접속한다.
이렇게 함으로써, 상기 앤드게이트(AD1),(AD2)가 교번되게 보정된 클럭신호를 출력하게 된다. 이와 같은 경우 상기와 같이 단위클럭신호 보상부(41)를 단독으로 이용하는 것에 비하여 보상의 정밀도를 2배 향상시킬 수 있게 된다. 이때, 제거할 클럭신호를 선택하기 위한 카운트값(CNTREMOVAL)은 다음의 [수학식 4]를 이용하여 구할 수 있다.
Figure 112010026819674-pat00006
목표 주파수와 근접된 주파수의 발진 클럭신호를 얻기 위하여 상기 카운트값(CNTREMOVAL)은 소수점 이하까지 표현할 수 있어야 한다.
상기와 같은 과정을 통해 제거할 클럭신호의 수가 결정되면 상기 도 2의 '21'과 '22'에서와 같이 해당 카운트 값이 될 경우 클럭신호가 게이팅(제거)된다. 이때, 상기 설명에서와 같이 1/2 클럭신호 보상부(46)를 추가로 이용하는 경우 클럭신호의 절반 주기로 제거된다.
도 5에서 '51'은 종래의 온도보상 그래프를 나타낸 것이다. 상기 설명에서와 같이 본 발명에서는 클럭 게이팅을 이용한 클럭 제거 방식을 사용하므로 '52'와 같이 상기 종래의 아날로그 온도 보상 그래프(51)보다 주파수가 높게 분포하도록 설정해야 한다. 여기서, '53'은 본 발명에 따른 온도보상 커브를 나타낸 것이다.
이하, 본 발명에 의한 오실레이터의 발진 클럭신호에 대한 오차 보상에 대하여 좀 더 구체적인 예를 들어 설명하면 다음과 같다.
상기 오실레이터(11)에서 발진되는 클럭신호의 목표 주파수를 4,000,000 Hz라 하고, 상기 아날로그 보상부(12)에 의해 상기와 같이 아날로그 보상된 후의 오차를 5.042%로 가정한다. 이때 상기 도 2의 측정시간구간(T)을 1초로 하면 다음의 [수학식 5],[수학식6]과 같이 제거할 클럭신호수(NREMOVAL)와 카운트값(CNTREMOVAL)이 계산된다.
Figure 112010026819674-pat00007
상기 [수학식6]에 의하면 매 10.467 클럭신호 마다 0.5개수의 클럭신호를 제거하면 1초에 4,000,000.112 개수의 클럭신호를 얻을 수 있게 된다. 상기 도 4에서와 같이 정수 카운터(42)와 소수 카운터(44)로 카운터를 구성하는 경우, 소수점 아래를 이진수 8 자리 까지 표현한다면 상기 카운트값 10.4167은 2,667(=10.4167×256)로 표현되며, 1초에 제거되는 클럭신호의 개수(NREMOVAL_SEMI_FLOAT)는 다음의 [수학식7]로 표현된다.
Figure 112010026819674-pat00009
따라서, 1초에 제거되는 클럭신호의 수는 201,731개 이므로, 이를 제외하고 1초 동안에 발생되는 클럭신호의 수는 4,000,025개가 된다. 이는 목표 값인 4,000,000과의 차가 25개로 0.000625%의 오차에 해당된다. 이와 같이 본 발명에 의한 디지털 보상은 소수점 이하까지 표현이 가능하므로 목표 주파수와 매우 근접한 보상이 가능하다. 소수점 이하 표현 비트 수를 늘릴 경우 누적 오차는 더욱 줄어 들 수 있다.
도 6은 실제 클럭신호의 보상예를 나타낸 것이다. 여기서, (a)는 상기 아날로그 보상부(12)에 의해 상기 오실레이터(11)의 주파수 오차가 5.04% 이내로 보상된 클럭신호(OSCANALOG)를 나타낸 것이고, (b)는 그 클럭신호(OSCANALOG)의 카운트값(CNTINTEGER)을 나타낸 것이며, (C)는 소수점 이하의 카운트값을 나타낸 것이고, (d)는 디지털 보상에 의해 오차가 0% 수준으로 줄어든 클럭신호(OSCDIGITAL)를 나타낸 것이다.
상기 [수학식6]으로부터 클럭신호 제어에 필요한 카운트 값은 2,667로 256*10+107로 소수점 이하 자리는 107임을 알 수 있다. 소수점 이하를 표현하기 위하여 상기 카운트값 2,667은 256*11-149로 표현할 수 있으며, 클럭신호가 소거될 때마다 소수점 이하는 149씩 더하여 그 더한 값이 256 이상이 되면 카운트 값을 1에서부터 카운트를 시작하고 256 이상의 값만 다시 더해가는 방법을 사용하면 소수점 이하의 수를 효율적으로 표현할 수 있게 된다. 상기 도 6의 (d)에서 '61'과 '63'은 '0'에서 카운트를 시작하는데 반해 '62'는 '1'에서 카운트를 시작하는 것을 알 수 있다. 상기 '1'에서 카운트를 시작하는 경우는 소수점 이하로 표현되는 수들이 누적 되어 1 이상이 될 때 발생된다.
일반적으로 오실레이터 오차는 서로 다른 클럭을 갖는 시스템 간의 통신 시 에러를 유발할 수 있다. 본 발명의 디지털 보상을 이용하는 경우 상기와 같은 조건에서 1초 동안에 0.000625%의 오차가 나타나게 되는데, 이러한 디지털 보상이 통신에 적용되는 경우 오차가 전파되는 예를 도 7에 나타내었다. 여기서, (a)는 오차가 0%인 이상적인 클럭신호(COMIDEAL)의 파형도를 나타낸 것이고, (b)는 아날로그 오차보상에 의해 오차가 5.04% 이하로 줄어든 클럭신호(COMANALOG)의 파형도를 나타낸 것이며, (c)는 디지털 보상에 의하여 오차가 0% 수준으로 줄어든 클럭신호(COMDIGITAL)의 파형도를 나타낸 것이다. 단, 여기서 1비트는 16
Figure 112010026819674-pat00010
로 이루어지며 4MHz 클럭신호를 기준으로 할 때 64개의 클럭신호로 이루어지고, 한 개의 패킷은 32개의 비트로 이루어진 것으로 가정한다.
1 비트 표현 시 발생되는 오차는 0.34% 또는 1.15%이며, 32개의 패킷 단위로는 0.012% 또는 0.034%가 된다. 즉, 통상적으로 사용되는 통신 규약의 경우 반개의 클럭신호 내에서만 오차가 발생하는 것을 의미하는데, 이는 소수점 이하가 표현되는 클럭 게이팅 기법으로 오차를 보상하여 해상도가 높기 때문이다.
이에 비하여, 5.04%의 오차를 갖는 오실레이터의 경우 32개의 데이터가 전송되면 161%의 누적 오차로 인해 통신 오차가 발생한다. 반면에 본 발명의 오차보상회로는 매우 큰 해상도를 갖기 때문에 통신 프로토콜에 필요한 기간이 길더라도 도 7의 (c)에서와 같이 오차가 극히 적게 나타나는 것을 알 수 있다.
결국, 본 발명에서 제안된 디지틸 보상 기술은 클럭 게이팅 시 순간적으로 오차가 발생 할 수 있지만 정교한 오실레이터가 필요한 통신 시스템 상에서는 통신 시간과 끝의 누적 오차가 중요하기 때문에 통신 오차율을 현저하게 감소하는 장점을 갖는다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
11 : 오실레이터
12 : 아날로그 보상부
13 : 온도센서
14 : 아날로그/디지털 변환기
15 : 온도보상 테이블
16 : 디지털 보상부
41 : 단위클럭신호 보상부
42 : 정수 카운터
43 : 비교기
44 : 소수 카운터
45 : 누산기
46 : 1/2 클럭신호 보상부

Claims (6)

  1. 내부의 발진소자를 구동하여 클럭신호를 발생하는 오실레이터;
    내부의 아날로그 보상소자를 이용하여 상기 오실레이터의 발진 클럭신호에 대한 주파수 오차를 1차적으로 보상하는 아날로그 보상부;
    절대적인 시간 소자를 이용하여 획득한 이상적인 카운트값을 기준으로 단위 측정시간 동안 상기 오실레이터의 발진 클럭신호에 대한 오차값을 구하고, 상기 오차값이 정수 클럭신호의 개수에 도달될 때마다 해당 개수의 발진클럭신호를 제거하는 방식으로 클럭신호의 오차를 2차적으로 보상하는 디지털 보상부를 포함하되,
    상기 디지털 보상부는,
    상기 오실레이터에서 출력되는 클럭신호를 기 설정된 값만큼 카운트하는 동작을 반복 하고, 소수카운터로부터 오버플로우가 발생될 때 마다 '1'에서 카운트를 시작하여 오차분에 해당되는 개수의 클럭신호가 제거되도록 하는 정수 카운터;
    클럭 게이팅 정수값과 상기 정수카운터의 카운트값을 비교하여 서로 일치할 때 '하이'를 출력하는 비교기;
    상기 비교기로부터 '하이'가 출력될 때마다 누산기의 출력값을 카운트하여 피드백시키고, 그 카운트값에 정수가 포함될 때 상기 오버플로우를 발생하는 소수 카운터;
    클럭 게이팅 소수값과 상기 소수 카운터로부터 피드백되는 값을 누산하여 그 소수카운터의 입력데이터로 제공하는 누산기로 구성된 단위클럭신호 보상부를 포함하는 것을 특징으로 하는 오실레이터의 클럭신호 보상회로.
  2. 삭제
  3. 제1항에 있어서, 디지털 보상부는
    상기 오실레이터에서 출력되는 클럭신호를 기 설정된 값만큼 카운트하는 동작을 반복 하고, 소수카운터로부터 오버플로우가 발생될 때 마다 '1'에서 카운트를 시작하여 오차분에 해당되는 개수의 클럭신호가 제거되도록 하는 정수 카운터,
    클럭 게이팅 정수값과 상기 정수카운터의 카운트값을 비교하여 서로 일치할 때 '하이'를 출력하는 비교기,
    상기 비교기로부터 '하이'가 출력될 때마다 누산기의 출력값을 카운트하여 피드백시키고, 그 카운트값에 정수가 포함될 때 상기 오버플로우를 발생하는 소수 카운터,
    클럭 게이팅 소수값과 상기 소수 카운터로부터 피드백되는 값을 누산하여 그 소수카운터의 입력데이터로 제공하는 누산기로 구성된 단위클럭신호 보상부;
    상기 오실레이터에서 출력되는 클럭신호와 상기 오버플로우 신호를 이용하여 0.5개의 클럭신호 단위로 오차 보상을 하는 1/2 클럭신호 보상부를 포함하는 것을 특징으로 하는 오실레이터의 클럭신호 보상회로.
  4. 제3항에 있어서,
    상기 정수카운터는 상기 오실레이터에서 출력되는 클럭신호를 이용하여 기 설정된 값만큼 카운트하는 동작을 반복하고, 상기 소수 카운터로부터 오버플로우신호가 공급될 때 마다 카운트를 '0'에서 시작하지 않고 '1'에서 시작하여 소수점 오차가 표현되도록 하고,
    상기 소수 카운터는 상기 비교기로부터 '하이'가 공급될 때마다 상기 누산기로부터 공급되는 클럭 게이팅 소수값을 카운트하여 그 누산기로 피드백시키고, 그 카운트값에 정수가 포함될 때 상기 오버플로우를 발생하는 것을 특징으로 하는 오실레이터의 클럭신호 보상회로.
  5. 제3항에 있어서, 1/2 클럭신호 보상부는
    상기 오실레이터에서 출력되는 클럭신호를 클럭단자로 입력받고 상기 오버플로우 신호를 입력데이터로 입력받는 제1 D형 플립플롭;
    상기 오실레이터에서 출력되는 클럭신호와 상기 제1 D형 플립플롭의 출력데이터를 앤드연산하는 제1앤드게이트;
    상기 오실레이터에서 출력되는 클럭신호를 반전시켜 출력하는 인버터;
    상기 인버터에서 출력되는 클럭신호를 클럭단자로 입력받고, 상기 제1 D형 플립플롭의 반전출력데이터를 입력데이터로 입력받는 제2 D형 플립플롭;
    상기 인버터의 출력신호와 상기 상기 제2 D형 플립플롭의 출력데이터를 앤드연산하는 제2앤드게이트;
    상기 제1앤드게이트 및 제2앤드게이트의 출력신호를 오아연산하여 0.5개의 클럭신호 단위로 오차 보상이 이루어진 클럭신호를 출력하는 오아게이트를 포함하여 구성된 것을 특징으로 하는 오실레이터의 클럭신호 보상회로.
  6. 제1항에 있어서,
    상기 오실레이터 주변의 온도를 측정하여 그에 따른 아날로그의 온도 측정신호를 출력하는 온도센서;
    상기 온도센서에서 출력되는 아날로그의 온도 측정신호를 디지털신호로 변환하는 아날로그/디지털 변환기;
    온도변화에 따라 클럭신호의 오차를 보상하기 위한 테이블을 구비하여 상기 아날로그/디지털 변환기로부터 입력되는 디지털의 온도측정값에 상응되는 클럭 게이팅 소수값과 클럭 게이팅 정수값을 상기 디지털 보상부에 출력하는 온도보상 테이블을 더 포함하여 구성된 것을 특징으로 하는 오실레이터의 클럭신호 보상회로.
KR1020100038497A 2010-04-26 2010-04-26 오실레이터의 클럭신호 보상회로 KR101061433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100038497A KR101061433B1 (ko) 2010-04-26 2010-04-26 오실레이터의 클럭신호 보상회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100038497A KR101061433B1 (ko) 2010-04-26 2010-04-26 오실레이터의 클럭신호 보상회로

Publications (1)

Publication Number Publication Date
KR101061433B1 true KR101061433B1 (ko) 2011-09-01

Family

ID=44956793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100038497A KR101061433B1 (ko) 2010-04-26 2010-04-26 오실레이터의 클럭신호 보상회로

Country Status (1)

Country Link
KR (1) KR101061433B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022986A (ko) * 2012-08-14 2014-02-26 삼성전기주식회사 리얼 타임 클럭 장치
KR101912033B1 (ko) * 2017-02-13 2018-10-25 연세대학교 산학협력단 Fpga 기반의 온도 센싱 장치 및 센싱 방법
WO2020032367A1 (ko) * 2018-08-09 2020-02-13 삼성전자 주식회사 온도 정보에 기반하여 보정된 시간 정보를 표시하는 디스플레이 구동 회로를 포함하는 전자 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022986A (ko) * 2012-08-14 2014-02-26 삼성전기주식회사 리얼 타임 클럭 장치
KR101942719B1 (ko) * 2012-08-14 2019-04-17 삼성전기 주식회사 리얼 타임 클럭 장치
KR101912033B1 (ko) * 2017-02-13 2018-10-25 연세대학교 산학협력단 Fpga 기반의 온도 센싱 장치 및 센싱 방법
WO2020032367A1 (ko) * 2018-08-09 2020-02-13 삼성전자 주식회사 온도 정보에 기반하여 보정된 시간 정보를 표시하는 디스플레이 구동 회로를 포함하는 전자 장치
KR20200017632A (ko) * 2018-08-09 2020-02-19 삼성전자주식회사 온도 정보에 기반하여 보정된 시간 정보를 표시하는 디스플레이 구동 회로를 포함하는 전자 장치
US11335240B2 (en) 2018-08-09 2022-05-17 Samsung Electronics Co., Ltd. Electronic device including display driving circuit for displaying corrected time information on basis of temperature information
KR102524029B1 (ko) 2018-08-09 2023-04-20 삼성전자주식회사 온도 정보에 기반하여 보정된 시간 정보를 표시하는 디스플레이 구동 회로를 포함하는 전자 장치

Similar Documents

Publication Publication Date Title
CN102118160B (zh) 产生时钟信号的电路和方法
US9742416B2 (en) IC phase detector with re-timed reference clock controlling switches
US10622973B1 (en) Temperature sensor based on ratio of clock signals from respective MEMS resonators
CN102253643B (zh) 一种高精度时间测量电路及测量方法
US9002488B2 (en) Clock synthesis systems, circuits and methods
CN108206691B (zh) 延迟电路、计数值生成电路以及物理量传感器
CN107819456B (zh) 一种基于fpga进位链的高精度延时产生器
CN108139472A (zh) 线性啁啾信号发生器
Keränen et al. A wide range, 4.2 ps (rms) precision CMOS TDC with cyclic interpolators based on switched-frequency ring oscillators
KR101061433B1 (ko) 오실레이터의 클럭신호 보상회로
CN109765583A (zh) 一种基于gnss接收机秒脉冲的时钟同步方法
US9166843B2 (en) Digital pulse width generator and method for generating digital pulse width
CN104518758B (zh) 温度补偿计时信号发生器
KR19980019184A (ko) 시간 간격 측정 시스템 및 시간 간격 측정 방법(time interval measurement system and method applied therein)
CN111124363B (zh) 一种真随机数生成方法及真随机数发生器
CN105024701A (zh) 一种用于杂散抑制的分频比调制器
US8917109B2 (en) Method and device for pulse width estimation
JP5914718B2 (ja) 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路
US7741917B2 (en) Noise shaping time to digital converter
CN111273308A (zh) 半导体电路以及距离测量装置
RU2260830C1 (ru) Устройство для измерения интервала времени
JP3960016B2 (ja) デジタル制御温度補償水晶発振器およびそれを用いた電子装置
TW201813315A (zh) 時脈校正方法、參考時脈產生方法、時脈校正電路以及參考時脈產生電路
JP5176545B2 (ja) 信号測定装置
JP2021114261A (ja) 時刻生成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9