KR101897249B1 - 듀얼 모드 디스플레이 장치 및 그의 제조방법 - Google Patents

듀얼 모드 디스플레이 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR101897249B1
KR101897249B1 KR1020120127618A KR20120127618A KR101897249B1 KR 101897249 B1 KR101897249 B1 KR 101897249B1 KR 1020120127618 A KR1020120127618 A KR 1020120127618A KR 20120127618 A KR20120127618 A KR 20120127618A KR 101897249 B1 KR101897249 B1 KR 101897249B1
Authority
KR
South Korea
Prior art keywords
anode
cathode
layer
forming
thin film
Prior art date
Application number
KR1020120127618A
Other languages
English (en)
Other versions
KR20130130609A (ko
Inventor
구재본
이정익
황치선
류호준
추혜용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US13/829,882 priority Critical patent/US9236577B2/en
Publication of KR20130130609A publication Critical patent/KR20130130609A/ko
Application granted granted Critical
Publication of KR101897249B1 publication Critical patent/KR101897249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 듀얼 모드 디스플레이 장치 및 그의 제조방법을 개시한다. 그의 장치는, 하부 기판과, 상기 하부 기판에 대향되는 상부 기판과, 상기 상부 기판과 상기 하부 기판 사이의 박막트랜지스터 부와, 상기 박막트랜지스터 부 일측의 제 1 애노드와, 상기 제 1 애노드와 상기 상부 기판 사이의 제 1 캐소드와, 상기 제 1 캐소드와 상기 제 1 애노드 사이의 유기 발광 층과, 상기 박막트랜지스터 부 타측의 제 2 애노드와, 상기 제 2 애노드와 상기 상부 기판 사이, 또는 상기 제 2 애노드와 상기 하부 기판 사이의 제 2 캐소드와, 상기 제 2 캐소드와 상기 제 2 애노드 사이의 광 스위칭 층을 포함한다.

Description

듀얼 모드 디스플레이 장치 및 그의 제조방법{apparatus for displaying dual mode and manufacturing method of the same}
본 발명은 디스플레이 장치 및 그의 제조방법에 관한 것으로서, 보다 구체적으로 반사형 및 자발광형의 듀얼 모드 디스플레이 장치 및 그의 제조방법에 관한 것이다.
현대 사회가 고도의 정보화 시대로 발전함에 따라 평판디스플레이(FPD, flat panel display) 산업의 중요성이 증대되고 있다. 평판디스플레이는 영상 제어 신호에 따라 투과광 또는 자발광의 세기의 조절에 의해 화상을 표시할 수 있다. 평판 디스플레이는 대표적으로 액정디스플레이(LCD, liquid crystal display)와, 유기발광디스플레이(OLED, organic light-emitting display)를 포함할 수 있다.
액정디스플레이는 투과형과 반사형으로 구분될 수 있다. 투과형 액정디스플레이는 백라이트에서 생성된 백색광을 2장의 편광판, 액정층에 투과시켜 변조할 수 있다. 백색광은 컬러필터 층을 통과하면서 색상을 구현할 수 있다. 투과형 액정디스플레이는 저 전압구동이 가능하기 때문에 모바일 휴대기기, 노트북, 컴퓨터 모니터, TV 등에 폭넓게 사용되고 있다. 투과형 액정디스플레이는 편광판과 컬러필터 층에 투과된 백색 광의 일부만 사용하기 때문에 낮은 광 효율을 가질 수 있다. 그러나, 백라이트는 투과형 액정디스플레이의 소비전력을 증가시키는 단점이 있었다. 때문에, 백라이트가 제거된 반사형 액정디스플레이의 연구개발이 활발히 이루어지고 있다. 반사형 액정디스플레이는 밝은 환경에서의 외부 광(external light)을 반사하여 이미지를 표현한다.
유기발광디스플레이는 저전력 자발 광 디스플레이로 각광 받고 있다. 유기발광디스플레이는 서로 대향되는 복수개의 기판들과, 상기 기판들 사이의 복수개의 전극들과, 상기 전극들 사이의 유기발광물질을 포함한다. 기판들은 플라스틱과 같은 유연(flexible) 기판을 포함할 수 있다. 때문에, 유기발광디스플레이는 스트래쳐블 디스플레이 구현이 가능하다. 유기발광물질은 전극들을 통해 공급되는 전자와 전공의 쌍인 엑시톤을 형성한다. 엑시톤은 유기발광물질 내에서 빛으로 방출된다. 따라서, 유기발광디스플레이는 자발 광(self-light)으로 이미지를 나타낸다.
최근 유기발광디스플레이와 반사형 액정디스플레이가 결합된 듀얼 모드 디스플레이 장치에 대한 요구가 높아지고 있는 실정이다. 듀얼 모드 디스플레이 장치는 외부의 환경에 적응하여 초절전을 실현할 수 있기 때문이다.
본 발명이 이루고자 하는 기술적 과제는, 에너지 절전을 실현할 수 있는 듀얼모드 디스플레이 장치 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 과제는 생산성을 향상시킬 수 있는 듀얼모드 디스플레이 장치 및 그의 제조방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 듀얼 모드 디스플레이 장치는, 하부 기판; 상기 하부 기판에 대향되는 상부 기판; 상기 상부 기판과 상기 하부 기판 사이의 박막트랜지스터 부; 상기 박막트랜지스터 부 일측의 제 1 애노드; 상기 제 1 애노드와 상기 상부 기판 사이의 제 1 캐소드; 상기 제 1 캐소드와 상기 제 1 애노드 사이의 유기 발광 층; 상기 박막트랜지스터 부 타측의 제 2 애노드; 상기 제 2 애노드와 상기 상부 기판 사이, 또는 상기 제 2 애노드와 상기 하부 기판 사이의 제 2 캐소드; 및 상기 제 2 캐소드와 상기 제 2 애노드 사이의 광 스위칭 층을 포함한다.
본 발명의 일 실시 예에 따르면, 상기 박막트랜지스터, 상기 제 1 애노드 및 상기 제 2 애노드를 고정하는 보호막을 더 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 보호 막과 상기 광 스위칭 사이의 접착 층을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 접착 층은 고분자 필름을 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 광 스위칭 층은 상기 접착제 층과 상기 제 2 캐소드 사이에 될 수 있다.
본 발명의 일 실시 예에 따르면, 상기 제 2 애노드와 상기 상부 기판 사이의 상기 제 2 캐소드는 반사 금속을 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 제 1 캐소드는 상기 제 1 애노드와 상기 제 2 캐소드 사이에 배치될 수 있다.
본 발명의 일 실시 예에 따르면, 상기 제 1 캐소드와 상기 제 2 캐소드 사이의 층간 절연 층을 더 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 층간 절연 층은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산질화막을 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 박막트랜지스터 부는 상기 제 1 애노드 및 상기 제 2 애노드에 연결될 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 제 2 캐소드와 상기 제 2 애노드 사이의 상기 광 스위칭 층을 둘러싸는 스페이서를 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 광 스위칭 층은 광 결정 층을 포함할 수 있다. 상기 광 스위칭 층은 액정 층을 포함할 수 있다.
본 발명의 다른 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법은, 더미 기판 상에 보호막을 형성하는 단계; 상기 보호막 상에서 서로 이격되는 제 1 애노드 및 제 2 애노드를 형성하는 단계; 상기 제 1 애노드와 상기 제 2 애노드에 연결되는 박막트랜지스터를 형성하는 단계; 상기 제 1 애노드 상에 유기 발광 층을 형성하는 단계; 상기 유기 발광 층 상에 제 1 캐소드를 형성하는 단계; 상기 제 1 캐소드 상에 상부 기판을 형성하는 단계; 상기 더미 기판을 제거하는 단계; 상기 상부 기판에 대향하는 하부 기판 상에 제 2 캐소드를 형성하는 단계; 상기 제 2 캐소드 상에 광 스위칭 층을 형성하는 단계; 상기 광 스위칭 층 상에 접착 층을 형성하는 단계; 및 상기 접착층과 상기 보호막을 접합하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 광 스위칭 층의 형성 전에 상기 제 2 캐소드 상에 스페이서를 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 더미 기판은 건식식각방법, 습식식각방법, 또는 화학적기계적연마방법에 의해 제거될 수 있다.
본 발명의 또 다른 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법은, 하부 기판 상에 서로 이격되는 제 1 애노드 및 제 2 애노드를 형성하는 단계; 상기 제 1 애노드 및 상기 제 2 애노드에 연결되는 박막트랜지스터 부를 형성하는 단계; 상기 제 1 애노드 상에 유기 발광 층, 제 2 캐소드, 및 층간 절연 층을 형성하는 단계; 상기 제 2 애노드 상에 광 스위칭 층을 형성하는 단계; 상기 광 스위칭과 상기 층간 절연 층 상에 제 2 캐소드를 형성하는 단계; 및 상기 제 2 캐소드 상에 상부 기판을 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 광 스위칭 층의 형성 전에 상기 제 2 애노드를 둘러싸는 스페이서를 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 스페이서는 포토리소그래피 공정 또는 인쇄 공정에 의해 형성될 수 있다.
본 발명의 실시 예에 따른 듀얼모드 디스플레이 장치는, 하부 기판과 상부 기판 사이의 박막트랜지스터 부의 양측에 각각 형성된 유기 발광 층과 광 스위칭 층을 포함할 수 있다. 유기 발광 층은 자발 광 모드로 이미지를 표현할 수 있다. 자발 광 모드 디스플레이 장치는 어두운 실내에서 효과적으로 구동될 수 있다. 광 스위칭 층과 상부 기판 사이에 반사 금속이 배치될 수 있다. 반사 금속과 광 스위칭 층은 반사 모드의 이미지를 표현할 수 있다. 반사 모드의 이미지는 외부 광에 의해 표현될 수 있다. 반사 모드 디스플레이 장치는 밝은 공간에서 구동될 수 있다. 자발 광 모드와 반사 모드의 듀얼 모드 디스플레이 장치는 에너지 소비를 최소화할 수 있다. 따라서, 본 발명의 실시 예에 따른 듀얼모드 디스플레이 장치는 생산성을 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 듀얼 모드 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 도 1을 구체화한 듀얼 모드 디스플레이 장치를 나타내는 단면도이다.
도 3 내지 도 14는 도 2를 근거로 한 본 발명의 제 1 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법을 나타내는 공정 단면도들이다.
도 15는 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 16은 도 15를 보다 구체적으로 나타낸 듀얼 모드 디스플레이의 단면도이다.
도 17 내지 도 24는 도 16을 근거로 하여 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법을 나타낸 공정 단면도들이다.
앞의 일반적인 설명 및 다음의 상세한 설명들은 모두 청구된 발명의 부가적인 설명을 제공하기 위한 예시적인 것이다. 그러므로 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 부분이 어떤 구성요소를 포함한다고 언급되는 경우에, 이는 그 외의 다른 구성요소를 더 포함할 수도 있다는 것을 의미한다. 또한, 여기에서 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 듀얼 모드 디스플레이 장치를 개략적으로 나타내는 도면이다. 도 2는 도 1을 구체화한 듀얼 모드 디스플레이 장치를 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 디스플레이 장치는, 하부 기판(10), 제 2 캐소드(20), 광 스위칭 층(30), 접착 층(39), 보호막(40), 제 1 애노드(60), 제 2 애노드(50), 박막트랜지스터 부(70), 유기 발광 층(80), 제 1 캐소드(90), 및 상부 기판(100)을 포함할 수 있다.
하부 기판(10)과 상부 기판(100)은 투명한 글래스 또는 플라스틱을 포함할 수 있다. 하부 기판(10)과 상부 기판(100) 사이에 보호막(40)이 배치된다.
제 1 애노드(60), 제 2 애노드(50), 및 박막트랜지스터 부(70)는 보호막(40)상에 배치된다. 보호막(40)은 제 1 애노드(60), 제 2 애노드(50), 및 박막트랜지스터 부(70)의 백플레인(back plane)이 될 수 있다. 보호막(40)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막을 포함할 수 있다.
박막트랜지스터 부(70), 제 1 애노드(60) 및 제 2 애노드(50)은 하나의 서브 화소(sub pixel)를 정의할 수 있다. 제 1 애노드(60)와 제 2 애노드(50)는 ITO 또는 IZO와 같은 투명 금속을 포함할 수 있다. 제 1 애노드(60)와 상부 기판(100) 사이에 제 1 캐소드(90)가 배치된다. 제 1 캐소드(90)와 제 1 애노드(60) 사이에 유기 발광 층(80)이 배치된다. 유기 발광 층(80)은 제 1 애노드(60)와 제 1 캐소드(90) 사이의 전류에 의해 구동될 수 있다. 전류는 박막트랜지스터 부(70)에 의해 단속(switching)될 수 있다. 도시되지는 않았지만, 유기 발광 층(80)은 정공 주입 층과, 정공 수송 층, 발광 층, 전자 수송 층 및 전자 주입 층을 포함할 수 있다. 유기 발광 층(80)는 디스플레이 장치의 자발광 모드를 구현시킬 수 있다.
박막트랜지스터 부(70)는 제 1 애노드(60)와 제 2 애노드(50)에 연결된다. 박막트랜지스터 부(70)는 샘플링 박막트랜지스터(71), 구동 박막트랜재스터(72), 및 프로그래밍 박막트랜지스터(73)을 포함할 수 있다. 샘플링 박막트랜지스터(71), 구동 박막트랜재스터(72), 및 프로그래밍 박막트랜지스터(73)는 각각 활성 층(74)과, 상기 활성 층(74) 및 보호막(40) 상의 게이트 절연막(75)과, 상기 활성 층(74) 상부 상기 게이트 절연막(75) 상의 게이트 전극(76)과 상기 게이트 전극(76) 및 상기 게이트 절연막(75) 상의 게이트 상부 절연막(77)과, 상기 게이트 전극(76) 양측에 이격되고 상기 게이트 상부 절연막(77) 및 상기 게이트 절연막(75)을 관통하여 상기 활성 층(74)에 연결되는 소스/드레인 전극(78, 79)을 포함한다. 도 2의 박막트랜지스터 부(70)는 탑 게이트(top gate) 구조로 개시되어 있다. 그러나, 이는 예시적인 것으로서 박막트랜지스터 부(70)는 바텀 게이트 구조를 가질 수 있다.
박막트랜지스터 부(70)는 제 1 애노드(60) 및 제 2 애노드(50)에 인가되는 바이어스 전압과 전류를 제어할 수 있다. 바이어스 전압은 게이트 신호에 응답하여 턴온되는 데이터 신호이다. 샘플링 박막트랜지스터(71)는 바이어스 전압을 단속할 수 있다. 데이터 신호와 게이트 신호는 각각 데이터 라인(미도시) 및 게이트 라인(미도시)을 통해 인가될 수 있다. 전류는 전류 소스(current source, 미도시)으로부터 제 1 애노드(60)에 공급될 수 있다.
구동 박막트랜지스터(72), 및 프로그래밍 박막트랜지스터(73)는 바이어스 전압을 단속할 수 있다. 제 2 애노드(50)은 프로그래밍 박막트랜지스터(73)의 드레인 전극(79)에 연결되어 있다. 이는 예시적인 것으로 본 발명이 이에 한정되지 않음은 충분히 이해될 것이다.
제 2 캐소드(20)는 하부 기판(10) 상에 배치된다. 제 2 캐소드(20)와 제 1 캐소드(90) 중의 어느 하나는 투명 금속이고, 나머지 하나는 반사 금속일 수 있다. 투명 금속은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명 금속과, 실버나노와이어, 탄소나노튜브, 그래핀, PEDOT:PSS, 폴리아닐린, 폴리티오펜과 같은 투명 전도성 물질을 포함할 수 있다. 반사 금속은 은, 알루미늄, 구리, 또는 텅스텐과 같은 검은(black) 색상의 금속을 포함할 수 있다. 예를 들어, 제 2 캐소드(20)가 투명 금속이면, 제 1 캐소드(90)는 반사 금속일 수 있다. 이때, 듀얼 모드 디스플레이 장치는 후방향 모드를 가질 수 있다. 제 2 캐스드(20)가 반사 금속이고, 제 1 캐소드(90)가 투명 금속이면, 듀얼 모드 디스플레이 장치는 전방향 모드를 가질 수 있다.
광 스위칭 층(30)은 제 2 캐소드(20)와 보호막(40) 사이에 배치된다. 보호막(40)과 광 스위칭 층(30) 사이에 접착 층(39)가 배치된다. 광 스위칭 층(30)은 외부 광을 투과하거나 차단할 수 있다. 외부 광의 투과 및 차단은 제 2 캐소드(20)와 제 2 애노드(50) 사이에 유도되는 전기장에 의해 결정될 수 있다. 광 스위칭 층(30)은 반사 모드에서 구동(drive)된다. 디스플레이 장치는 밝은 공간에서 반사 모드 이미지를 표현할 수 있다.
광 스위칭 층(30)은 전기 영동 잉크 마이크로 캡슐(Elecrtonic-Ink microcapsules, 32) 또는 광 결정(photonic crystal, 32)을 포함할 수 있다. 광 결정(32)은 전기 영동 입자들(electrophoretic particle, 34)과 캡슐(36)을 포함한다. 전기 영동 입자들(34)은 캡슐(36) 내에 조밀하게 밀집될 수 있다. 이때, 광 스위칭 층(30)은 외부 광 또는 자발 광을 투과할 수 있다. 반면, 제 2 캐소드(20)과 제 2 애노드(50) 사이에 전기장이 유도되면, 전기 영동 입자들(34)은 캡슐(36) 내에서 넓게 분산될 수 있다. 외부 광 또는 자발 광은 차단될 수 있다. 광 스위칭 층(30)은 액정 층을 포함할 수 있다. 액정 층은 네마틱 액정, 스메틱 액정, 또는 콜레스테릭 액정 중 어느 하나를 포함할 수 있다.
광 스위칭 층(30)과 보호막(40) 사이에 접착 층(39)이 배치된다. 접착 층(39)은 캡슐(36)을 고정한다. 또한, 접착 층(9)은 제 2 캐소드(20)과 제 2 애노드(50) 사이의 전기적 특성을 증가시킬 수 있다. 접착 층(39)은 일정 크기 이상의 비저항을 갖는 고분자 필름을 포함할 수 있다. 보호막(40)은 실리콘 산화막 또는 실리콘 산질화막과 같은 투명한 유전체를 포함할 수 있다. 접착 층(39)은 박형화된(laminated) 액정 보호 필름일 수 있다.
한편, 서브 화소는 유기 발광 층(80)과 광 스위칭 층(30)을 구비한다. 유기 발광 층(80)는 자발광 모드를 구현하고, 광 스위칭 층(30)은 외부광에 의한 반사 모드를 구현할 수 있다. 자발광 모드 및 반사 모드의 디스플레이는 그의 제공된 환경에 적합하게 동작될 수 있다.
따라서, 본 발명의 제 1 실시 예에 따른 듀얼 모드 디스플레이 장치는 에너지 소비를 최소화할 수 있다.
이와 같이 구성된 본 발명의 제 1 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법을 설명하면 다음과 같다.
도 3 내지 도 14는 도 2를 근거로 한 본 발명의 제 1 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법을 나타내는 공정 단면도들이다.
도 3을 참조하면, 더미 기판(110) 상에 보호막(40)을 형성한다. 보호막(40)은 화학기상증착방법 또는 급속 열처리공정으로 형성될 수 있다. 보호막(40)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산질화막을 포함할 수 있다. 더미 기판(110)은 글래스 기판 또는 플라스틱 기판을 포함할 수 있다.
도 4를 참조하면, 보호막(40) 상에 제 1 애노드(60) 및 제 2 애노드(50)를 형성한다. 제 1 애노드(60) 및 제 2 애노드(50)는 증착 공정, 포토리소그래피 공정 및 식각 공정에 의해 형성된 투명 금속을 포함할 수 있다. 투명 금속의 증착 공정은 스퍼터링 또는 MBE(Molecular Beam Epitaxy)와 같은 물리기상증착방법을 포함할 수 있다.
도 5를 참조하면, 박막트랜지스터 부(70)를 형성한다. 박막트랜지스터 부(70)는 제 1 애노드(60) 및 제 2 애노드(50)에 연결된다. 박막트랜지스터 부(70)는 복수의 단위 공정을 통해 형성될 수 있다. 단위 공정은 증착 공정, 포토리소그래피 공정, 및 식각 공정을 포함한다. 박막트랜지스터 부(70)는 활성 층(74), 소스/드레인 전극(78, 79)과, 게이트 절연막(75) 및 게이트 상부 절연막(77)과, 금속의 게이트 전극(76)을 포함할 수 있다. 활성 층(74)은 폴리실리콘을 포함할 수 있다. 게이트 절연막(75)은 실리콘 산화막의 유전체를 포함할 수 있다. 폴리 실리콘 및 유전체는 화학기상증착방법의 증착 공정을 통해 형성된다. 폴리 실리콘은 포토리소그래피 공정 및 식각 공정에 의해 패터닝된다. 소스/드레인 전극(78, 79) 및 게이트 전극(76)은 ITO와 같은 투명 금속을 포함할 수 있다. 금속은 스퍼터링 방법과 같은 증착 공정으로 형성될 수 있다. 또한, 금속은 포토리소그래피 공정 및 식각 공정에 의해 패터닝된다.
도 6을 참조하면, 제 1 애노드(60) 상에 유기 발광 층(80)을 형성한다. 유기 발광 층은 스핀 코팅, 졸겔, 또는 화학기상증착방법으로 형성될 수 있다.
도 7을 참조하면, 유기 발광 층(80) 상에 제 1 캐소드(90)을 형성한다. 제 1 캐소드(90)은 물리기상증착방법 또는 화학기상증착방법으로 형성된 투명 금속, 또는 반사 금속을 포함할 수 있다.
도 8 참조하면, 제 1 캐소드(90) 상에 상부 기판(100)을 형성한다. 상부 기판(100)은 글래스 또는 플라스틱을 포함할 수 있다. 플라스틱은 유연성을 갖는다. 도시되지는 않았지만, 제 1 캐소드(90)은 상부 기판(100) 상에 먼저 형성된 후 유기 발광 층(80) 상에 접합될 수 있다.
도 9를 참조하면, 더미 기판(110)을 제거한다. 더미 기판(110)은 습식식각 방법, 건식식각방법, 또는 화학적기계적연마방법에 의해 제거될 수 있다. 보호막(40)은 더미 기판(110)의 제거 시에 에치 스톱 층이 될 수 있다.
도 10을 참조하면, 상부 기판(100)에 대향하는 하부 기판(10) 상에 제 2 캐소드(20)을 형성한다. 제 2 캐소드(20)은 물리기상증착방법 또는 화학기상증착방법으로 형성된 투명 금속, 또는 반사 금속을 포함할 수 있다.
도 11을 참조하면, 제 2 캐소드(20) 상에 스페이서(38)를 형성한다. 스페이서(38)는 포토리소그래피 공정 또는 인쇄 공정으로 형성된 고분자를 포함할 수 있다.
도 12를 참조하면, 제 2 캐소드(20) 상의 스페이서(38) 내에 광 스위칭 층(30)을 형성한다. 광 스위칭 층(30)은 제 2 캐소드(20) 상에 적하(dropping)될 수 있다.
도 13을 참조하면, 광 스위칭 층(30) 상에 접착 층(39)을 형성한다. 접착 층(39)은 스핀 코팅, 물리기상증착방법, 또는 화학기상증착방법으로 형성된 전도성 고분자를 포함할 수 있다. 광 스위칭 층(30)은 하부 기판(10)과 상부 기판(100)의 접합에 의해 고정될 수 있다.
도 14를 참조하면, 접착 층(39)과 보호막(40)을 접합한다. 접착 층(39)은 라미네이션에 의해 보호막(40)에 접합되는 접착 필름을 포함할 수 있다.
도 15는 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 16은 도 15를 보다 구체적으로 나타낸 듀얼 모드 디스플레이의 단면도이다.
도 15 및 도 16을 참조하면, 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치는 하부 기판(10)과 상부 기판(100) 사이의 박막트랜지스터 부(70) 양측에 각각 배치된 광 스위칭 층(30)과 유기 발광 층(80)을 포함할 수 있다. 유기 발광 층(80)은 박막트랜지스터 부(70)의 일측에 배치된다. 광 스위칭 층(30)는 박막트랜지스터 부(70)의 타측에 배치될 수 있다. 본 발명의 제 2 실시 예는 제 1 실시 예에서의 광 스위칭 층(30)과 유기 발광 층(80)이 하부 기판(10)과 상부 기판(100) 사이의 동일 레벨에 배치된 것이다.
유기 발광 층(80)은 제 1 애노드(60) 및 제 1 캐소드(90) 사이의 전류에 의해 구동될 수 있다. 제 1 애노드(60)는 박막트랜지스터 부(70)에 연결된다. 제 1 캐소드(90)는 제 1 애노드(60) 및 유기 발광 층(80) 상에 국한적으로 배치될 수 있다. 제 1 캐소드(90)는 반사 금속 또는 투명 금속을 포함할 수 있다. 유기 발광 층(80)은 디스플레이 장치의 자발광 모드를 구현할 수 있다.
광 스위칭 층(30)은 제 2 애노드(50) 및 제 2 캐소드(20) 사이의 전기장에 의해 구동될 수 있다. 제 2 애노드(50)와 제 2 캐소드(20)는 광 스위칭 층(30)에 접촉될 수 있다. 때문에, 본 발명의 제 2 실시 예에서는 제 1 실시 예에서보다 낮은 구동 전압이 인가될 수 있다. 제 2 애노드(50)는 박막트랜지스터 부(70)에 연결된다. 제 2 캐소드(20)는 상부 기판(100) 아래의 전면에 배치될 수 있다. 제 2 캐소드(20)는 반사 전극을 포함할 수 있다. 반사 전극은 은, 알루미늄, 텅스텐, 또는 니켈과 같은 검은 색상의 금속을 포함할 수 있다. 광 스위칭 층(30)은 제 2 캐소드(20)에 의해 외부광의 반사 모드로 구현될 수 있다. 또한, 외부 광은 상부 기판(100)에서 하부 기판(10)의 방향으로 반사될 수 있다. 여기서, 상부 기판(100)에서 하부 기판(10)의 방향은 후방향 모드로 정의될 수 있다. 따라서, 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치는 후방향 모드로 구동될 수 있다.
제 1 캐소드(90)와 제 2 캐소드(20) 사이에 층간 절연 층(92)이 형성될 수 있다. 층간 절연 층(92)은 실리콘 산화막, 실리콘 절연막, 또는 실리콘 산질화막을 포함할 수 있다. 도시되지는 않았지만, 층간 절연 층(92)는 박막트렌지스터 부(70) 또는 제 2 애노드(50) 상에 배치될 수 있다. 광 스위칭 층(30)은 스페이서(38)에 의해 봉지될 수 있다. 스페이서(38)는 제 2 애노드(50)의 가장자리를 둘러쌀 수 있다. 스페이서(38)는 고분자의 실런트(sealant)를 포함할 수 있다. 광 스위칭 층(30)은 하부 기판(10)과 상부 기판(100) 사이의 동일한 레벨에서 유기 발광 층(80)과 분리되어 구동될 수 있다. 유기 발광 층(80)과 광 스위칭 층(30)은 하나의 서브 화소(sub pixel)로 이루어질 수 있다. 자발광 모드 및 반사 모드의 디스플레이는 외부 광의 제공 여부에 따라 그에 맞게 구동될 수 있다. 자발 광 모드와 반사 모드의 듀얼 모드 디스플레이 장치는 에너지 소비를 최소화할 수 있다. 따라서, 본 발명의 제 2 실시 예에 따른 듀얼모드 디스플레이 장치는 생산성을 향상시킬 수 있다.
이와 같이 구성된 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법을 설명하면 다음과 같다.
도 17 내지 도 24는 도 16을 근거로 하여 본 발명의 제 2 실시 예에 따른 듀얼 모드 디스플레이 장치의 제조방법을 나타낸 공정 단면도들이다.
도 17을 참조하면, 하부 기판(10) 상에 제 1 애노드(60)와, 제 2 애노드(50)를 형성한다. 제 1 애노드(60)와 제 2 애노드(50)는 하부 기판(10) 상에서 서로 분리된다. 제 1 애노드(60)와 제 2 애노드(50)는 투명 금속의 증착 공정, 포토리소그래피 공정 및 식각 공정에 의해 형성될 수 있다. 증착 공정은 투명 금속의 스퍼터링 또는 MBE를 포함할 수 있다.
도 18을 참조하면, 제 1 애노드(60)와 제 2 애노드(50) 사이의 하부 기판(10) 상에 박막트랜지스터 부(70)를 형성한다. 박막트랜지스터 부(70)는 복수의 단위 공정을 통해 형성될 수 있다. 단위 공정은 증착 공정, 포토리소그래피 공정, 및 식각 공정을 포함한다.
도 19를 참조하면, 제 1 애노드(60) 상에 유기 발광 층(80)을 형성한다. 유기 발광 층은 스핀 코팅, 졸겔, 또는 화학기상증착방법으로 형성될 수 있다.
도 20을 참조하면, 유기 발광 층(80) 상에 제 1 캐소드(90) 및 층간 절연 층(92)을 형성한다. 제 1 캐소드(90)는 투명 금속 또는 반사 금속의 증착 공정, 포토리소그래피 공정 및 식각 공정에 의해 형성될 수 있다. 증착 공정은 스퍼터링과 같은 물리기상증착방법을 포함할 수 있다. 층간 절연 층(92)은 화학기상증착방법으로 형성된 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막을 포함할 수 있다. 층간 절연 층(92)은 제 1 캐소드(90) 뿐만 아니라 박막트랜지스터 부(70) 및 제 2 애노드(50) 상에 형성될 수 있다.
도 21을 참조하면, 제 2 애노드(50)의 가장자리 상에 스페이서(38)를 형성한다. 스페이서(38)는 포토 리소그래피 공정 또는 인쇄 공정으로 형성된 고분자를 포함할 수 있다.
도 22를 참조하면, 스페이서(38) 내의 제 2 애노드(50) 상에 광 스위칭 층(30)을 형성한다. 광 스위칭 층(30)은 제 2 캐소드(20) 상에 적하(dropping)될 수 있다.
도 23을 참조하면, 광 스위칭 층(30) 상에 제 2 캐소드(20)를 형성한다. 제 2 캐소드(20)는 하부 기판(10) 상부의 전면에 형성될 수 있다. 제 2 캐소드(20)는 물리기상증착방법 또는 화학기상증착방법으로 형성된 투명 금속, 또는 반사 금속을 포함할 수 있다.
도 24를 참조하면, 제 2 캐소드(20) 상에 상부 기판(100)을 형성한다. 상부 기판(100)은 제 2 캐소드(20)에 압착 또는 융착될 수 있다. 상부 기판(100)은 글래스 또는 플라스틱을 포함할 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10: 하부 기판 20: 제 2 캐소드
30: 광 스위칭 층 40: 보호막
50: 제 1 애노드 60: 제 2 애노드
70: 박막트랜지스터 부 80: 유기 발광 층
90: 제 1 캐소드 100: 상부 기판

Claims (19)

  1. 하부 기판;
    상기 하부 기판에 대향되는 상부 기판;
    상기 상부 기판과 상기 하부 기판 사이의 박막트랜지스터 부;
    상기 박막트랜지스터 부 일측의 제 1 애노드;
    상기 제 1 애노드와 상기 상부 기판 사이의 제 1 캐소드;
    상기 제 1 캐소드와 상기 제 1 애노드 사이의 유기 발광 층;
    상기 박막트랜지스터 부 타측의 제 2 애노드;
    상기 제 2 애노드와 상기 상부 기판 사이, 또는 상기 제 2 애노드와 상기 하부 기판 사이의 제 2 캐소드; 및
    상기 제 2 캐소드와 상기 제 2 애노드 사이의 광 스위칭 층(light modulationg layer)을 포함하되,
    상기 박막트랜지스터 부는 상기 제 1 애노드와 제 2 애노드 사이에 배치되고, 상기 유기 발광 층과 상기 광 스위칭 층 사이에 배치되는 듀얼 모드 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 박막트랜지스터 부는 상기 제 1 애노드 및 상기 제 2 애노드를 고정하는 보호막을 더 포함하는 듀얼 모드 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 보호 막과 상기 광 스위칭 층 사이의 접착 층을 더 포함하는 듀얼 모드 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 접착 층은 고분자 필름을 포함하는 듀얼 모드 디스플레이 장치.
  5. 제 3 항에 있어서,
    상기 광 스위칭 층은 상기 접착제 층과 상기 제 2 캐소드 사이에 배치된 듀얼 모드 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제 2 애노드와 상기 상부 기판 사이의 상기 제 2 캐소드는 반사 금속을 포함하는 듀얼 모드 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 제 1 캐소드는 상기 제 1 애노드와 상기 제 2 캐소드 사이에 배치된 듀얼 모드 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 제 1 캐소드와 상기 제 2 캐소드 사이의 층간 절연 층을 더 포함하는 듀얼 모드 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 층간 절연 층은 실리콘 산화막, 실리콘 질화막, 또는 실리콘 산질화막을 포함하는 듀얼 모드 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 박막트랜지스터 부는 상기 제 1 애노드 및 상기 제 2 애노드에 연결된 듀얼 모드 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 제 2 캐소드와 상기 제 2 애노드 사이의 상기 광 스위칭 층을 둘러싸는 스페이서를 더 포함하는 듀얼 모드 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 광 스위칭 층은 광 결정 층을 포함하는 듀얼 모드 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 광 스위칭 층은 액정 층을 포함하는 듀얼 모드 디스플레이 장치.
  14. 더미 기판 상에 보호막을 형성하는 단계;
    상기 보호막 상에서 서로 이격되는 제 1 애노드 및 제 2 애노드를 형성하는 단계;
    상기 제 1 애노드와 상기 제 2 애노드에 연결되는 박막트랜지스터 부를 형성하는 단계;
    상기 제 1 애노드 상에 유기 발광 층을 형성하는 단계;
    상기 유기 발광 층 상에 제 1 캐소드를 형성하는 단계;
    상기 제 1 캐소드 상에 상부 기판을 형성하는 단계;
    상기 더미 기판을 제거하는 단계;
    상기 상부 기판에 대향하는 하부 기판 상에 제 2 캐소드를 형성하는 단계;
    상기 제 2 캐소드 상에 광 스위칭 층을 형성하는 단계;
    상기 광 스위칭 층 상에 접착 층을 형성하는 단계; 및
    상기 접착층과 상기 보호막을 접합하는 단계를 포함하되,
    상기 박막트랜지스터 부는 상기 제 1 애노드와 제 2 애노드 사이에 형성되고, 상기 유기 발광 층과 상기 광 스위칭 층 사이에 형성되는 듀얼 모드 디스플레이 장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 광 스위칭 층의 형성 전에 상기 제 2 캐소드 상에 스페이서를 형성하는 단계를 더 포함하는 듀얼 모드 디스플레이 장치의 제조방법.
  16. 제 14 항에 있어서,
    상기 더미 기판은 건식식각방법, 습식식각방법, 또는 화학적기계적연마방법에 의해 제거되는 듀얼 모드 디스플레이 장치의 제조방법.
  17. 하부 기판 상에 서로 이격되는 제 1 애노드 및 제 2 애노드를 형성하는 단계;
    상기 제 1 애노드 및 상기 제 2 애노드에 연결되는 박막트랜지스터 부를 형성하는 단계;
    상기 제 1 애노드 상에 유기 발광 층, 제 2 캐소드, 및 층간 절연 층을 형성하는 단계;
    상기 제 2 애노드 상에 광 스위칭 층을 형성하는 단계;
    상기 광 스위칭 층과 상기 층간 절연 층 상에 제 2 캐소드를 형성하는 단계; 및
    상기 제 2 캐소드 상에 상부 기판을 형성하는 단계를 포함하되,
    상기 박막트랜지스터 부는 상기 제 1 애노드와 제 2 애노드 사이에 형성되고, 상기 유기 발광 층과 상기 광 스위칭 층 사이에 형성되는 듀얼 모드 디스플레이의 제조방법.
  18. 제 17 항에 있어서,
    상기 광 스위칭 층의 형성 전에 상기 제 2 애노드를 둘러싸는 스페이서를 형성하는 단계를 더 포함하는 듀얼 모드 디스플레이 장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 스페이서는 포토리소그래피 공정 또는 인쇄 공정에 의해 형성되는 듀얼 모드 디스플레이 장치의 제조방법.
KR1020120127618A 2012-05-22 2012-11-12 듀얼 모드 디스플레이 장치 및 그의 제조방법 KR101897249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/829,882 US9236577B2 (en) 2012-05-22 2013-03-14 Dual-mode display device and method of manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120054404 2012-05-22
KR20120054404 2012-05-22

Publications (2)

Publication Number Publication Date
KR20130130609A KR20130130609A (ko) 2013-12-02
KR101897249B1 true KR101897249B1 (ko) 2018-10-22

Family

ID=49980244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120127618A KR101897249B1 (ko) 2012-05-22 2012-11-12 듀얼 모드 디스플레이 장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101897249B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038532B1 (ko) 2014-01-28 2019-11-26 한국전자통신연구원 표시 장치 및 이를 제조하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052869A1 (en) * 2001-09-14 2003-03-20 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
US20040001246A1 (en) * 2002-06-27 2004-01-01 Albu Lucian R. Electrically configurable photonic crystal
US20060262242A1 (en) * 2005-05-20 2006-11-23 Sanyo Epson Imaging Devices Corp Display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052869A1 (en) * 2001-09-14 2003-03-20 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
US20040001246A1 (en) * 2002-06-27 2004-01-01 Albu Lucian R. Electrically configurable photonic crystal
US20060262242A1 (en) * 2005-05-20 2006-11-23 Sanyo Epson Imaging Devices Corp Display device

Also Published As

Publication number Publication date
KR20130130609A (ko) 2013-12-02

Similar Documents

Publication Publication Date Title
KR101923725B1 (ko) 듀얼 모드 디스플레이 장치 및 그의 제조방법
US9236577B2 (en) Dual-mode display device and method of manufacturing same
US9379350B2 (en) Dual mode display apparatus and method of manufacturing the same
US7719185B2 (en) Flat panel display and driving method using the same
US7463399B2 (en) Flat panel display and a method of driving the same
EP2216840B1 (en) Organic light emitting diode display
KR100719706B1 (ko) 평판표시장치 및 유기 발광표시장치
US20160293870A1 (en) Display device
EP3012865A1 (en) Display panel and display device having the same
US8946699B2 (en) Display device, light-emitting device, lighting device, and electronic appliance
KR100763912B1 (ko) 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이
TW201346330A (zh) 雙模式顯示裝置
TWI596754B (zh) 雙面發射型顯示裝置
KR102278334B1 (ko) 유기 발광 표시 장치
US20220390787A1 (en) Display device
KR101878926B1 (ko) 듀얼 모드 디스플레이 장치 및 그의 제조방법
WO2018107736A1 (zh) 显示面板及显示装置
KR101983858B1 (ko) 층 사이의 간격을 조절할 수 있는 디스플레이 장치
US9515128B2 (en) Display device and manufacturing method of the same
WO2020228484A1 (zh) 阵列基板及其制作方法、显示面板
JP2012204017A (ja) 有機エレクトロルミネッセンス素子および表示装置
KR101897249B1 (ko) 듀얼 모드 디스플레이 장치 및 그의 제조방법
KR100646949B1 (ko) 평판표시장치 및 그 구동방법
WO2020056887A1 (zh) 有机发光二极管显示屏及电子设备
CN108121104B (zh) 偏振器、其制造方法以及具有其的显示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant