KR101893190B1 - 낮은 신호대 잡음 레벨들에서의 프리앰블 검출 - Google Patents

Abstract

프리앰블 검출기는 입력된 샘플 신호 스트림의 프리앰블 부의 모든 샘플 위치에 대해 스코어 및 관련된 클래스 값을 출력하는 상관기; 및 상관기로부터 클래스 및 스코어 출력 값들을 수신하는 다중 클러스터 유닛을 포함하고, 제1 클러스터는 상관기로부터의 출력 값들을 수신하고 다음의 클러스터들은 각 클러스터가 상관기 및 이전의 클러스터로부터의 출력 값들을 수신하도록 직렬로 결합되고 다중 클러스터 유닛의 n번째 클러스터가(이때 n＞1) n개의 스코어 값들 중 최고 스코어의 값들을 매칭 클래스 값들과 누산하도록 상관기 및 클러스터의 출력 값들이 처리된다.

Description

낮은 신호대 잡음 레벨들에서의 프리앰블 검출{PREAMBLE DETECTION AT LOW SIGNAL-TO-NOISE LEVELS}

본 출원은 2010년 12월 27일자 출원되고 발명의 명칭이 "낮은 신호대 잡음 레벨들에서의 프리앰블 검출(PREAMBLE DETECTION AT LOW SIGNAL-TO-NOISE LEVELS)"인 미국 가특허 출원 제61/427,253호를 우선권 주장하여 출원한 것으로, 상기 출원은 본 명세서에 전체적으로 포함된다.

본 발명은, 디지털 통신에 관한 것으로, 특히, 비록 정교한 복조/해독 기술들 중 어느 것도 프리앰블 처리에 이용될 수 없긴 하지만, 이 정교한 복조/해독 기술이 메시지 데이터를 복원시킬 수 있는 낮은 SNR 레벨에서 신뢰성 있게 실행할 수 있는 개선된 프리앰블 검출 기술에 관한 것이다.

전송 심볼 스트림 내에 수신 메시지의 시작 경계를 설정하는 것은 모든 무선 통신 시스템(100)의 공통 과제이다. 이를 위해, 도 1에 도시된 바와 같이, 송신기(110)는 엄밀한 뜻에서의 메시지(120)의 헤드부에서, 특정 심볼 시퀀스의 프리앰블을 전송하고; 수신기(130)에서, 복원된 프리앰블이 심볼 스트림으로부터 분리되고 나머지는 메시지 처리부로 보내진다.

그러나, 전체 프리앰블은, 그의 처음 부분이 신호 존재 검출 및 AGC (Automatic/Adaptive Gain Control) 설정에 의해 소모되기 때문에 신호 처리에 전혀 이용될 수 없다. 이는 다른 고려 사항과 함께, 일반적으로 채용되는 프리앰블 구조로 귀결되며: 멀티 심볼 프리앰블 패턴(PP)이 다수(M) 회 반복되고 그 직후 시작 프레임 구분기호(start-of-frame: SFD) 시퀀스가 이어진다. 수신기(130) 내에, PP에 대한 검색은 타이밍 래스터를 설정하며 또한 래스터 포인트에서 시작되는 SFD를 발견하는 것은 도 2에 도시된 바와 같이 메시지 개시의 범위를 정한다.

(어떤 예비 처리 후) 무선통신 장치(radio)로부터의 가용 신호는 채널 노이즈와 반송파 오프셋(송신 장치와 수신 장치 간의 반송 주파수 차)에 의해 왜곡된 원래의 프리앰블이다. 이에 따라 직접적인 매칭은 불가능하고; 그 대신 입력의 세그먼트들과 기대되는 PP 간의 상호관계가 계산된다. 계산을 위해 두 신호들의 샘플링된 버전들이 사용되며, 이때 PP는 N개의 샘플들로 표시된다.

복소 결과의 크기는, PP와 현재 처리되는 입력 세그먼트 간의 유사성의 척도를 제공한다. (프리앰블 패턴들은 양호한 자동상관 특성을 갖도록 설계된다).

원칙적으로, PP가 시작되는 샘플 위치를 발견하기 위해, 검색들은 도 3에 도시된 바와 같이 모든 프리앰블 샘플 위치에서 시작되어야 한다. 각 검색의 길이는, 결정을 하는데, 우리가 얼마나 많은, 예를 들어 K(＜M) 연속 PP들을 사용하고자 하는지에 달려있다. N개의 샘플들(PP의 길이가)이 떨어져 시작되는 검색은 동일한 타이밍 래스터를 설정하며, 즉 그들 중 적어도 하나가 성공한 경우 동일한 SFD를 발견한다. 이들은 동일한 검색 클래스 310₀, 310₁, 310₂ 등에 속하는 것으로 한다. 도 3에 도시된 바와 같이, 검색 과정의 시작으로부터 계수하여 임의로 0 내지 N-1의 번호를 붙인 N검색 클래스 310₀, 310₁, 310₂ ...들이 있다. 한 클래스에, 최대 K개의 능동 검색들이 있을 수 있으며; 그의 제1 N 샘플 세그먼트들에 하나, 그의 제1 2N-샘플 시퀀스에 하나 등이다.

검색 과정 동안, 수신된 프리앰블 샘플들은 단일 N-샘플 상관기(320)로 시프트된다. 이는, 프리앰블의 제1 N개의 샘플들이 시프트된 후 동작을 개시한다. 그때부터, 각 시프트 단계에서, 그것은, 그것이 현재 보고 있는 샘플 시퀀스에 대한 매칭 스코어(matching score) 및 그것이 속하는 검색 클래스의 번호를 출력한다.

스코어가 높을수록 매칭이 양호하고 또한 한 클래스에 있어서 보다 긴 시퀀스에 대한 스코어가 그의 구성 서브시퀀스들에 대한 스코어들의 합인 것으로 가정한다. 검색 방법은 가용 데이터가 결정에 도달하는데 사용되는 방식에 있어서 상이하다.

통상적인 무선 표준을 구현하는 장치들은 항시 단순한 규정을 사용한다: 현재 매칭 스코어가 프리셋 임계치를 초과한 경우, 상기 PP가 발견되고 타이밍 래스터가 설정된다. 표준들이, 이것이 PP를 위치시키는 데 실패하는 잡음 레벨에서 메시지 처리도 역시 높은 확률로 실패하도록 설계되었을 때, 규정은 유효하다.

그러나, 상기 가정은 일반적으로 적용될 수 없다. 진보된 심볼 코딩 및 데이터 에러 제어 기술에 있어서는, 메시지의 해독은 극히 낮은 S/N(Symbol-to-Noise Ratio) 레벨에서 이루어지도록 만들어질 수 있다. 이들 기술은 프리앰블 검출에는 이용할 수 없고 이에 따라, 수신된 노이즈를 갖는 플리앰블에서 얻어질 수 있는 모든 정보는 수신된 메시지 처리부의 개선에 적합하도록 전체적으로 이용되는 것이 매우 중요하다. 환언하면, SNR이 불량할수록 및/또한 요망되는 검출 신뢰도가 높을수록 검색에 사용되는 프리앰블 세그먼트가 더 길어져야 한다. 이 기술은 수용 불가능하게 매우 많은 수의 로직 게이트들을 필요로 한다. 예컨대, 노이즈 플로어보다 3~4 dB 그리고 큰 반송 오프셋 존재시에 125 kb/s 데이터 전송 속도를 사용할 때, 99.8%의 검출비를 초과하도록 달성하려면 5 프리앰블 기간의 검색 길이를 필요로 한다. 각 프리앰블이 8개의 심볼들을 필요로 하고 각 심볼이 8비트를 필요로 하는 점을 고려하면, 8*8*5=320 비트의 검색 길이로 된다. 이 예에서, 교과서적인 해법을 구현하면 약 50k 로직 게이트들을 사용하는 것으로 추정되며, 이는 많은 응용 예에 있어서, 전체 디지털 구성부품에 대해 이용가능한 실리콘 면적과 비교할 때 받아들일 수 없는 사이즈이다.

따라서, 필요한 것은, 허용가능한 레벨에서 처리의 복잡성 및 저장 필요량을 유지하면서 프리앰블에서 모든 가용 정보를 이용하는 효율적인 프리앰블 검출 방법인 것이다. 상기 방법은, 프리앰블 패턴의 연속적 반복들에 대해 입력 프레임의 프레임 프리앰블을 검색하며 다음 단계들을 포함한다.

일 실시예에 의하면, 프리앰블 검출기는, 입력 샘플 신호 스트림의 프리앰블 부의 모든 샘플 위치에 대해 스코어 및 관련된 클래스 값을 출력하는 상관기; 및 상기 상관기로부터 상기 클래스 및 스코어 출력 값들을 수신하는 다중 클러스터 유닛을 포함하고, 제1 클러스터는 상기 상관기로부터의 출력 값들을 수신하고 다음의 클러스터들은 각 클러스터가 상관기 및 이전의 클러스터로부터의 출력 값들을 수신하도록 직렬로 결합되고 다중 클러스터 유닛의 n번째 클러스터가(이때 n＞1) n개의 스코어 값들 중 최고 스코어의 값들을 매칭 클래스 값들과 누산하도록 상기 상관기 및 클러스터의 출력 값들이 처리된다.

추가 실시예에 의하면, 스코어 값은 상기 위치에서 시작되는 N 신호 샘플들의 시퀀스와 N 샘플 프리앰블 패턴의 상호관계의 값으로부터 결정될 수 있고 클래스 번호는 시작 샘플 위치에서 0이고 각각의 후속 위치에서 1 만큼 증분되고 값 N-1에 달한 후 0으로 복귀한다. 추가 실시예에 의하면, 제1 클러스터는 M개의 셀들을 포함할 수 있고, 각 셀은 스코어 및 관련된 셀 값을 저장하도록 동작가능하며 직렬로 결합된 각각의 후속 클러스터는 임의의 이전 클러스터보다 작은 셀을 갖는다. 추가 실시예에 의하면, 각 클러스터는, 인에이블, 클래스 및 스코어를 위한 3개의 입력 연결부들, 유효(valid) 및 스코어를 위한 두 개의 출력 연결부들을 갖고 클러스터 내에 저장된 값들을 갱신하고, 폐기하고, 전진시키기 위한 제어 장치를 포함한다. 추가 실시예에 의하면, 프리앰블 검출기는 두 개의 클러스터를 결합하기 위한 복수의 가산 장치를 더 포함하고, 상기 가산 장치는 이전 클러스터의 출력 스코어 값들 및 상관기의 출력 스코어 값들을 수신하고 또한 관련된 클래스 값들이 일치할 때 상기 스코어 값들을 더하도록 동작가능하다. 추가 실시예에 의하면, 각 클러스터는 상기 셀들에서의 스코어 값들을 최고 값으로부터 최저 값까지 분류할 수 있고 순차적으로 입력되는 새로운 스코어 값들에 대응하여 상기 셀들을 갱신 및/또는 재배치한다. 추가 실시예에 의하면, 클러스터는 순환 시프트 레지스터를 형성하는 복수의 셀들로 형성될 수 있다. 추가 실시예에 의하면, 상기 시프트 레지스터는, 새로운 값을 저장하기 위하여, 새로운 값보다 낮은 이전에 저장된 값들을 시프트시킨다. 추가 실시예에 의하면, 새로운 스코어 값의 클래스가 셀의 클래스와 일치하는 경우, 각각의 스코어 값은 다음 클러스터 쪽으로 시프트될 수 있고 새로운 값이 셀에 저장된다. 추가 실시예에 의하면, 상기 상관기로부터의 새로운 값에 상기 스코어 값을 더하고 그 결과를 다음 클러스터에 공급하도록 동작가능한 가산기로 각각의 스코어 값이 시프트 아웃된다. 추가 실시예에 의하면, 상기 상관기는 복수의 순차적 심볼들을 소정의 무잡음 패턴과 상관시켜 스코어 값을 생성한다. 추가 실시예에 의하면, 클래스 값 및 관련된 스코어 값을 저장하는 셀은. 상기 클래스 값을 비교하기 위한 제1 비교기 및 상기 스코어 값을 비교하기 위한 제2 비교기를 포함한다. 추가 실시예에 의하면, 셀은, 클러스터 내에 최고값을 나타내기 위한 플래그 및 셀이 비워진 것을 나타내기 위한 플래그를 더 포함한다. 추가 실시예에 의하면, 셀은, 클러스터 입력 및 클러스터의 또 하나의 셀로부터 클래스 및 스코어 값들을 수신하는 멀티플렉서 장치를 더 포함한다. 추가 실시예에 의하면, 클러스터의 셀들은 순환 시프트 레지스터를 형성한다. 추가 실시예에 의하면, 프리앰블 검출기는 5개의 클러스터를 포함하고, 제1 클러스터는 12개의 셀들을 포함하고, 제2 클러스터는 6개의 셀들을 포함하고, 제3 클러스터는 4개의 셀들을 포함하고, 제4 클러스터는 2개의 셀들을 포함하고, 제5 클러스터는 하나의 셀을 포함한다.

또 하나의 실시예에 의하면, 순차적 샘플 스트림으로 프리앰블을 검출하기 위한 방법은, 입력 샘플 스트림의 각 샘플을 상관시키는 상관기에 입력 샘플 스트림을 순차적으로 공급하는 단계; 상관 스코어 값을 계산하고 상기 상관기에 의해 각 샘플에 대한 관련된 클래스 값을 결정하고 상기 스코어 및 클래스 값을 출력 값들로서 출력하는 단계; 다중 클러스터 구조에 각 출력 값을 공급하는 단계로서, 제1 클러스가 상기 상관기로부터 직접 출력 값들을 수신하고 후속 클러스터들이 직렬로 결합되어 각 클러스터가 상기 상관기 및 이전의 클러스터로부터의 출력 값들을 수신하도록 하는 단계; n＞1일 때 n번째 클러스터가 n 출력 값들의 최고 스코어 값들을 매칭 클래스 값들로 누산하도록 상기 상관기 및 클러스터의 상기 출력 값들을 처리하는 단계를 포함한다.

방법의 추가 실시예에 의하면, 상기 다중 클러스터 구조의 제1 클러스터는 M개의 스코어 값들을 저장하고 각각의 후속 클러스터들은 이전 클러스터보다 적은 스코어 값들을 저장한다. 방법의 추가 실시예에 의하면, 상기 스코어 값을 생성하기 위해, 복수의 순차적 심볼들을 소정의 무잡음 패턴과 상관시키는 단계를 포함할 수 있다. 방법의 추가 실시예에 의하면, 각 클러스터 내에 저장된 스코어 값들은 최고 스코어 값으로부터 최저 스코어 값까지 분류될 수 있다. 방법의 추가 실시예에 의하면, 클러스터에 이미 저장된 스코어 값보다 높은 스코어 값을 갖는 새로운 출력 값은 클러스터의 최저 스코어 값이 폐기되게 할 수 있다. 방법의 추가 실시예에 의하면, 상기 누산 단계는 새로운 스코어 값을 갖는 이전 클러스터에 의해 보내진 스코어 값들을 상관기에 의해 보내진 매칭 클래스 값과 더하는 것을 포함한다. 방법의 추가 실시예에 의하면, 각 클러스터는 순환 시프트 레지스터를 형성하는 복수의 셀들을 포함하고, 상기 방법은, 클러스터 내에 상기 저장된 스코어 값들의 분류를 행하도록 상기 순환 시프트 레지스터를 시프트하는 단계를 포함한다. 방법의 추가 실시예에 의하면, 상기 방법은, 새로운 출력 값을 클러스터에 공급하고 클래스 값을 저장된 클래스 값들과 비교하고 상기 새로운 출력 값의 스코어 값을 저장된 스코어 값들과 비교하는 단계를 포함한다. 방법의 추가 실시예에 의하면, 클래스 값들의 일치는 저장된 스코어 및 클래스 값들을 다음 클러스터 쪽으로 시프트하고 각각의 셀을 그 스코어 값으로 갱신할 수 있다.

도 1은, 메시지 검출 및 페이로드 시작 결정을 위해 사용되는 메시지 본체에 프라앰블이 미리 고정되는 무선 데이터 통신 시스템을 도시한다.
도 2는, 수신된 노이즈를 갖는 입력 샘플들과 함께 직접 실행되고 처리되는 디지털 기저대역에 있어서의 제1 단계로서 수신기 내의 프리앰블 검출을 도시한다.
도 3은, 프리앰블 검색의 개념적 배치를 제시하며, 특히, 하나의 상관기가 각각의 샘플 위치에서의 매칭 및 식별 정보를 출력하도록 사용되는 것을 도시한다.
도 4는. 동일한 검색 클래스에서 상기 검색들의 트랙을 유지하기 위해 적합한 셀들의 개념적 시프트 레지스터형 저장 구조를 도시한다.
도 5는. 각 클러스터가, 각 셀이 그 클러스터까지 존속된 검색을 추적하는 다수의 셀들로 구성되는 일반화된 시프트 레지스터형 저장 구조를 도시한다.
도 6은 1 실시예에 따른 클러스터의 블록도이다.
도 7은, 일반적 해결책의 특정 실시예에 있어서 대다수의 셀이 저장 구조의 각 클러스터를 구성하기 위해 사용되는 단일 셀의 구조를 도시한다.
도 8은, 상관기로부터 24 샘플들을 갖는 예시적 입력 신호 스트림을 도시한다.
도9a-c는, 8, 16 및 24 샘플들이 처리된 후 각종 실시예들에 따른 예시적 클러스터 시스템의 집단을 도시한다.

개념적 기초

우선, 프리앰블 검색 동안 스코어들의 트랙을 유지하기 위한 개념적 구성이 고려된다. 도 4에 도시된 바와 같이, 각각의 검색 클래스에 대해, 시프트 레지스터형 구조의 저장 셀들(400)이 누적된 스코어를 유지하기 위해 사용된다. 초기에, 셀들(400)은 비어있고 후에 스코어 입력이 인에이블 입력의 상승 에지 시 내부에 저장된다. 이들은 그 내용을 스코어 출력 상에 연속적으로 출력한다. 인에이블 입력이 액티브인 동안 유효 출력은 액티브로 되고 셀은 유효 출력을 갖는다(비어 있지 않다). 액티브 인에이블 입력을 갖는 셀들은 그들의 내용을, 상관기로부터의 현재 스코어와 직전 셀로부터의 출력의 합인, 스코어 입력 상의 값으로 갱신한다. 각 검색 클래스에 대한 별도의 "시프트 레지스터"가 있고 마지막 클러스터들의 출력 스코어는 결정을 위해 이용가능하도록 이루어진다.

자연적으로, 이 개념적 구성은 적어도 두 개의 관점에서 매우 불충분하다. 우선, 검색들의 대부분은, 이들이 위너로 될 수 없는 것이 명백해지자마자 그들의 처리의 다른 클러스터에서 너무 빠르게 중단될 있다. 또한, 그의 최대 길이를 실행하기 전에(예컨대, 표준 구현에 있어서 통상적인 제1 클러스터 다음) 검색에 의해 하나의 히트(hit;적중)가 암시될 수도 있다.

저장 구조

도 5는 각종 실시예들에 따른 최적화된 해법에 대한 개념적 구성을 도시한다. 개략적 구조는 전술한 것과 동일하지만 단일 저장 셀들 대신 레지스터는 클러스터들(500)로 이루어진다. 제1 클러스터(510)는, 상관기의 출력을 직접 받는 반면, 후속 클러스터들(540)은 관련된 가산기(530)를 통해 이전 클러스터(530)의 출력 및 상관기의 현재 출력을 받는다. 클러스터(500)는 다수의 저장 셀들(550)을 유지하며 클러스터(500)의 각 셀은 검색 클래스 번호 및 관련된 스코어를 지금 유지하고 있다. (특별한 스코어 값, 예컨대 0 또는 별도의 플래그가 비워진 셀을 나타낼 수 있다.) 또한, 현재 클래스 번호가 모든 클러스터들에 대해 이용가능하게 된다. 클러스터 내의 셀들의 수는 일반적으로, 그러나 반드시 감소하지는 않으며, 클러스터마다 동일하게 유지될 수 있다. 그러나, 이들이 진행됨에 따라 점점 작은 검색들이 잔존하기 때문에, 후술되는 바와 같이 클러스터에서 클러스터까지 셀들의 수를 감소시키는 것이 바람직할 수 있다. 따라서, 클러스터들 1 내지 K-1 내에 점선으로 나타낸 바와 같이, 각 클러스터는 복수의 셀들을 포함하는데 통상적으로 제1 클러스터는 가장 높은 수의 셀들을 포함하고 각 클러스터에서의 셀들의 수는 감소할 수 있다. 도 5의 예는, 마지막 단(K)이 단지 2개의 셀을 갖는 것을 나타낸다. 그러나, 다른 셀들의 수를 감소시키는 구조가 적용될 수도 있으며 이 경우 마지막 단은 두 개의 셀들보다 많이 갖거나 또는 단 하나의 셀을 갖는다. 예컨대, 5단 구조는, N=64일 때, 제1 단에 12개의 셀들을 갖고, 제2 단에 6개의 셀들을 갖고, 제3 단에 4개의 셀들을 갖고, 제4 단에 2개의 셀들을 갖고, 마지막 단에 1개의 셀을 가질 수 있다. 본 명세서에 기술된 원리로부터 벗어나지 않고 다른 구성이 사용될 수 있다.

도 6은, 복수의 셀들(610)을 포함하는 클러스터(500)와 상기 클러스터에서 존속/소멸하는 검색들을 기록/폐기하는 것을 지원하는 관련된 제어 장치(620)의 블록도이다. 스코어 및 클래스 입력들은 클러스터의 모든 셀들에 연결되고, 셀들의 스코어 내용은 클러스터의 스코어 출력상에 선택적으로 제공될 수 있다. 제어 장치(620)는, 편성된 각각의 관련된 클러스터에서 내용을 유지하고, 인에이블 입력에 대해 작용하고, 셀을 적절히 선택한 경우, 그의 스코어 내용을 클러스터의 스코어 출력에 연결하고 유효 출력이 지시되었는지를 결정한다. 제어 장치(62)는 또한, 가장 높은 스코어 값들을 갖는 클러스터의 셀들 내에 클래스/스코어 쌍들만 유지하기 위한 논리부를 포함한다.

트래킹 알고리즘

일실시예에 의하면, 각 샘플 시프트에서 다음의 단계들이 각 클러스터에 동시에 실행된다.

현재 클래스에 속하는 클러스터에 셀이 있는 경우, 스코어 부는 클러스터 출력으로 전송되고, 유효 출력이 지시되며 셀은 비어있는(empty) 것으로 표시된다.

비어있는 셀이 있는 경우, 입력 스코어 및 클래스는 그 안에 저장된다(셀이 이전 단계에서 발견된 경우는 항상 그렇다!);

그렇지 않으면, 클러스터 내에 가장 작은 스코어를 내포하는 셀이 위치되고,

입력에서의 스코어가 셀에 있어서의 스코어보다 큰 경우 셀 내용은 입력 스코어 및 클래스번호로 겹쳐 쓰기 되고;

그렇지 않으면 상기 입력은 간단히 폐기된다.

클러스터의 스코어 입력이 현재 스코어와 이전 클러스터(만약 있다면)로부터 오는 것의 합이기 때문에, 제2 단계는 논리 지연을 고려하기 위해 처음부터 적절히 지연되어야 한다.

각종 실시예에 의하면, 이 일반적인 알고리즘의 임의의 실현은 본 발명에 의해 커버되도록 고려된다. 실제 실시예의 개요는 다음과 같다.

예시적 실시예

도 7은 클러스터(500)의 클러스터 구조에 사용될 수 있는 셀(600)에 대한 각종 실시예들 중 하나를 도시한다. 클러스터 내의 셀들(600)은 멀티플렉서들을 통해 순환 시프트 레지스터에 직렬로 연결된다. 셀의 멀티플렉서들(710, 720)이 시프트 방향으로 설정되었을 때, 상기 셀은 이전 셀의 내용을 받고 그렇지 않으면 클러스터의 클래스 입력들 및 공통 스코어 상에 존재하는 값들을 받는다. 셀의 입력들에서 얻어질 수 있는 값들은, 저장 입력이 기동(trigger)될 때 및 그 경우에만 셀 내에 저장된다. 개시 시에, 모든 셀들은 그들의 엠프티 플래그들로 표시되는 바와 같이 비어있다. 후에, 각 단계에서, 셀들은, 그 단계가 검색 중일 때까지 대응하는 클러스터 입력에 나타나는 가장 높은 스코어 값들로 클래스/스코어 쌍들을 저장한다. 클래스/스코어 쌍들의 리스트는 시프트 방향으로 최고에서 최저까지 순서가 정돈되고 그 순서는 상기 단계에서 갱신이 일어난 후 유지된다. (가장 높은 저장 스코어 값을 포함하는) 리스트의 제1 요소를 포함하는 셀은 헤드 플래그를 설정함으로써 표시된다. 각 셀은 또한, 그의 저장 클래스를 클러스터의 멀티플렉서(710)를 통해 클래스 입력에 제공되는 것과 비교하는 이콸리티(equality) 비교기(730), 및 그의 저장 스코어를 클러스터의 멀티플렉서(720)를 통해 클래스 입력에 제공되는 것과 비교하는 레스-댄(less-than) 비교기(740)를 갖는다(엠프티 셀은 항상 더 적게 비교한다).

도 7에 도시된 실시예에 따르면, 각 샘플 시프트에서, 상기 특징들은 클러스터 내에서 다음 알고리즘을 구현하도록 사용된다.

단계 1

현재 클러스터에 속하는 클러스터에 셀이 없는 경우 단계 2로 진행한다.

그렇지 않으면, 위치된 셀의 스코어 부는 클러스터 출력으로 전송되고, 유효 출력이 지시되며 셀은 비어있는 것으로 표시된다. 더욱이:

위치된 셀이 헤드로서 표시되어 있는 경우, 헤드 마크는 다음 셀로 시프트된다.

그렇지 않으면, 헤드 셀과 (포함된) 엠프티 셀 사이에서 시프트 레지스터의 일부가 시프트된다. (이에 따라, 위치된 셀을 비움으로써 갭의 막힘이 개방된다). 헤드 마크는 헤드 셀로 시프트하고 이전의 헤드 셀은 비어있는 것으로 표시된다.

단계 2

레스-댄 표시를 갖는 셀들이 시프트되고 입력 클래스 및 스코어 값들은 새로 자유롭게 된 셀 내에 저장된다.

결정 절차

스코어 출력들은 결정 장치에 제공된다. 결정 장치는 각 클러스터에 대한 허용 및 거절 임계치를 설정한다. 검색 시 스코어들 중 하나가 그의 대응하는 허용 임계치를 초과하면, 그 검색은 종료되고 상관기의 내용은 타이밍 래스터를 설정한다. 만일 전체 프리앰블이 사용되는 것으로 인해 검색이 종료되면, (i) 모든 스코어들이 거절 임계치 아래로 떨어진 경우 메시지 수신이 포기되고, (ii) 그렇지 않으면, 마지막 클러스터에 가장 큰 스코어를 갖는 검색 클래스가 위너로 천명된다. 임계치 비교기들은 각 셀과 관련된 제어장치 내에 채용될 수도 있고 또는 별도의 결정 장치에 속할 수도 있다.

개별 클러스터에 있는 셀들의 수인, 검색 길이(K)를 선택하면, 각종 결정 임계치들은 이론적 근사치들을 수반하나 통상적으로 광범한 시뮬레이션도 필요로 한다.

도 8은 상관 크기들의 예시적 입력 샘플 스트림을 도시한다. 상기 입력 샘플 스트림은 수직선으로 나타냈고 긴 수직 선들로 표시된 8개의 샘플 섹션들로 분할된다. 이때, 각 클래스는 8 샘플 섹션의 각각의 샘플 위치와 관련된다. 더욱이, 이 실시예에서 정확한 반복적 프리앰블은 각 8 샘플 내의 위치 5에서 시작한다. 예시적 출력 값들은 각종 실시예들에 따른 원리의 보다 양호한 이해를 위해 정수들로 나타낸다.

도 9a-c는, 상기한 분류 알고리즘이 이 샘플 스트림에 적용될 때 3 클러스터 시스템 내의 결과의 예들을 나타낸다. 이를 위해, 도 9a는, 제1 클러스터가 3개의 셀들을 갖고, 제2 클러스터가 2개의 셀들을 갖고, 제3 클러스터가 하나의 셀들을 갖는 간이화된 3 클러스터 시스템을 도시한다. 블랭크 셀들은 비어있는 셀들을 나타낸다. 전체 3 클러스터 시스템은 샘플 스트림이 수신되고 그에 따라 모든 셀들이 비워지기 전에 리셋되는 것으로 가정한다. 도 9a는, 8개 샘플들이 상관기에 의해 수신되고 처리된 후 시스템 내에서의 값들의 집단을 도시한다. 셀들 내의 값들은 "클래스/스코어"로 표시된다. 도시된 바와 같이, 알고리즘은 모든 입력 값들을 분류하고 그에 따라 재배치를 행하며 가장 높은 값들을 위에서 아래로 나타냈다. 제2 및 제3 클러스터는, 이전 클러스터의 무효 또는 불일치 출력들로 인해 8개 입력 값들 다음에 비어있는 것으로 나타냈다. 클러스터 2 및 3에 있는 셀들은 유효 출력 값들이 이전 클러스터로부터 시프트 아웃되고 각각의 클래스가 현재 입력 클래스와 일치할 때 집단화된다. 예컨대, 위치 13에서의 제2 그룹의 제5 샘플이 처리되었을 때, 상관기는 클래스=3 및 스코어=20을 출력한다. 이에 따라, 상기한 원리에 따르면, 클러스터 1에서의 상부(top) 셀의 값은 이 상관기 출력의 클래스와 일치하고, 그에 따라 그의 내용은 출력으로 시프트되고 후속 가산기는 현재 스코어 값을 클러스터 1 값에 더해 6+20=26의 새로운 스코어 값으로 되며 이 값은 클러스터 2에 있는 가장 높은 값으로서 클러스터 2의 최고 셀에 저장된다. 도 9b는, 16개 샘플들이 수신된 후 스코어 값들의 집단 및 확산을 도시한다. 클러스터 3의 셀들은 비슷한 방식으로 집단화된다. 이에 따라, 도 9C는 24개 샘플들이 수신된 후의 집단을 도시한다. 기대된 바와 같이, 클래스 5는 클러스터 3에서 최고 셀들을 집단화하고 그에 따라 각 섹션에서의 제5 위치가 입력 샘플 스트림에 있어서의 프리앰불의 시작을 표시한다.

상기한 바와 같이, 각종 실시예들에 따른 원리는 하드웨어 및/또는 소프트웨어에 용이하게 적용될 수 있다.

본 발명의 예시적 실시예들의 상기 설명은 예시 및 기술의 목적으로 제시된 것이다. 상기 설명은 본 발명을 본 명세서에 기재된 예들로 한정하거나 모두 포함하도록 하는 것을 의도하지 않는다. 어떤 예에서, 본 발명의 특징들은 명시된 바와 같이 다른 특징들의 대응 사용 없이 채용될 수 있다. 본 발명의 관점을 벗어남이 없이, 많은 변경 예, 대체 예 및 변형 예들이 상기 기술의 관점에서 가능할 것이다.

Claims (25)

1. 입력되는 샘플 신호 스트림의 프리앰블 파트의 모든 샘플 위치에 대해 스코어 및 관련된 클래스 값을 출력하는 상관기 - 상기 상관기는 각 샘플 위치에서 시작하는 K개의 순차적 심볼들을 서로 관련시킴 -; 및
   상기 상관기로부터 상기 클래스 및 스코어 출력 값들을 수신하는 복수의 클러스터 유닛 - 제1 클러스터는 상기 상관기로부터의 출력 값들을 수신하고, 후속 클러스터들은, 각 클러스터가 상기 상관기 및 이전 클러스터로부터의 출력 값들을 수신하도록 직렬로 결합되고, 그리고 상기 상관기 및 클러스터의 출력 값들은, 상기 복수의 클러스터 유닛의 n(n＞1) 번째 클러스터가 n개의 스코어 값들 중 최고 스코어의 값들을 매칭 클래스 값들과 누산시키도록 처리됨 -을 포함하는, 프리앰블 검출기.
2. 제1항에 있어서,
   스코어 값은 상기 위치에서 시작하는 N개의 신호 샘플들의 시퀀스와 N개의 샘플 프리앰블 패턴의 상호관계의 값으로부터 결정되고, 클래스 번호는 시작 샘플 위치에서 0이고 각각의 후속 위치에서 1 만큼 증분되고 값 N-1에 달한 후 0으로 복귀하는, 프리앰블 검출기.
3. 제1항에 있어서,
   제1 클러스터는 M개의 셀들을 포함하고, 각 셀은 스코어 및 관련된 셀 값을 저장하도록 동작가능하며, 그리고 직렬로 결합된 각각의 후속 클러스터는 임의의 이전 클러스터보다 작은 셀들을 갖는, 프리앰블 검출기.
4. 제1항에 있어서,
   각 클러스터는, 인에이블, 클래스 및 스코어를 위한 3개의 입력 연결부들, 유효(valid) 및 스코어를 위한 두 개의 출력 연결부들을 갖고, 그리고 클러스터 내에 저장된 값들을 갱신하고, 폐기하고, 전진시키기 위한 제어 유닛을 포함하는, 프리앰블 검출기.
5. 제1항에 있어서,
   두 개의 클러스터를 결합시키기 위한 복수의 가산 장치를 더 포함하고, 상기 가산 장치는 이전 클러스터의 출력 스코어 값들 및 상기 상관기의 상기 출력 스코어 값들을 수신하고 또한 관련된 클래스 값들이 일치할 때 상기 스코어 값들을 더하도록 동작가능한, 프리앰블 검출기.
6. 제3항에 있어서,
   각 클러스터는 상기 셀들의 스코어 값들을 최고 값으로부터 최저 값까지 분류할 수 있고, 그리고 순차적으로 입력되는 새로운 스코어 값들에 대응하여 상기 셀들을 갱신, 재배치, 또는 갱신 및 재배치할 수 있도록 동작할 수 있는, 프리앰블 검출기.
7. 제1항에 있어서,
   클러스터는 순환 시프트 레지스터를 형성하는 복수의 셀들에 의해 형성되는, 프리앰블 검출기.
8. 제7항에 있어서,
   상기 시프트 레지스터는, 새로운 값을 저장하기 위해, 새로운 값보다 낮은 이전에 저장된 값들을 시프트시키는, 프리앰블 검출기.
9. 제7항 또는 제8항에 있어서,
   새로운 스코어 값의 클래스가 셀의 클래스와 일치하는 경우, 각각의 스코어 값은 다음 클러스터 쪽으로 시프트되고 새로운 값이 셀에 저장되는, 프리앰블 검출기.
10. 제9항에 있어서,
    각각의 스코어 값이 시프트되어 가산기로 출력되고,
    상기 가산기는 상기 상관기로부터의 새로운 값에 상기 스코어 값을 더하고 그 결과를 다음 클러스터에 공급하도록 동작 가능한, 프리앰블 검출기.
11. 제1항에 있어서,
    상기 상관기는 스코어 값을 생성기 위해 상기 K개의 순차적 심볼들을 소정의 무잡음 패턴과 서로 관련시키는, 프리앰블 검출기.
12. 제1항에 있어서,
    클래스 값 및 관련된 스코어 값을 저장하는 셀은, 상기 클래스 값을 비교하기 위한 제1 비교기 및 상기 스코어 값을 비교하기 위한 제2 비교기를 포함하는, 프리앰블 검출기.
13. 제12항에 있어서,
    셀은, 클러스터 내의 최고 값을 나타내기 위한 플래그 및 셀이 비워진 것을 나타내기 위한 플래그를 더 포함하는, 프리앰블 검출기.
14. 제12항에 있어서,
    셀은, 클러스터 입력부 및 클러스터의 또 하나의 셀로부터 클래스 및 스코어 값들을 수신하는 멀티플렉서 유닛을 더 포함하는, 프리앰블 검출기.
15. 제14항에 있어서,
    클러스터의 셀들은 순환 시프트 레지스터를 형성하는, 프리앰블 검출기.
16. 제1항에 있어서,
    5개의 클러스터를 포함하고,
    제1 클러스터는 12개의 셀들을 포함하고, 제2 클러스터는 6개의 셀들을 포함하고, 제3 클러스터는 4개의 셀들을 포함하고, 제4 클러스터는 2개의 셀들을 포함하고, 제5 클러스터는 하나의 셀을 포함하는, 프리앰블 검출기.
17. 순차적 샘플 스트림에서 프리앰블을 검출하기 위한 방법으로서,
    입력되는 샘플 스트림을 상관기에 순차적으로 공급하는 단계 - 상기 상관기는 각 샘플 위치에서 시작하는 상기 샘플 스트림의 K개의 순차적 심볼들을 서로 관련시킴 -;
    상기 상관기에 의해 각 K개의 순차적 심볼들에 대한 상관 스코어 값을 계산하고 그리고 관련된 클래스 값을 결정하고, 상기 스코어 및 클래스 값을 출력 값들로서 출력하는 단계;
    복수의 클러스터 구조에 각 출력 값을 공급하는 단계 - 제1 클러스터가 직접 상기 상관기로부터 출력 값들을 수신하고, 그리고 후속 클러스터들은 각 클러스터가 상기 상관기 및 이전 클러스터로부터의 출력 값들을 수신하도록 직렬로 결합됨 -;
    n(n＞1) 번째 클러스터가 n 출력 값들의 최고 스코어 값들을 매칭 클래스 값들과 누산시키도록 상기 상관기 및 클러스터의 상기 출력 값들을 처리하는 단계를 포함하는, 방법.
18. 제17항에 있어서,
    상기 복수의 클러스터 구조의 제1 클러스터는 M 스코어 값들을 저장하고, 각각의 후속 클러스터들은 이전 클러스터보다 적은 스코어 값들을 저장하는, 방법.
19. 제17항에 있어서,
    상기 스코어 값을 생성하기 위해, 상기 K개의 순차적 심볼들을 소정의 무잡음 패턴과 상관시키는 단계를 포함하는, 방법.
20. 제17항에 있어서,
    각 클러스터 내에 저장된 스코어 값들은 최고 스코어 값으로부터 최저 스코어 값까지 분류되는, 방법.
21. 제17항에 있어서,
    클러스터에 이미 저장된 스코어 값보다 높은 스코어 값을 갖는 새로운 출력 값은 클러스터의 최저 스코어 값이 폐기되게 하는, 방법.
22. 제17항에 있어서,
    상기 누산 단계는, 상기 상관기에 의해 보내진 매칭 클래스 값을 이용하여 이전 클러스터에 의해 보내진 상기 스코어 값들을 새로운 스코어 값과 더하는 단계를 포함하는, 방법.
23. 제20항에 있어서,
    각 클러스터는 순환 시프트 레지스터를 형성하는 복수의 셀들을 포함하고,
    상기 방법은, 클러스터 내에 상기 저장된 스코어 값들의 분류를 수행하도록 상기 순환 시프트 레지스터를 시프트시키는 단계를 포함하는, 방법.
24. 제22항에 있어서,
    새로운 출력 값을 클러스터에 공급하고, 클래스 값을 저장된 클래스 값들과 비교하고, 상기 새로운 출력 값의 스코어 값을 저장된 스코어 값들과 비교하는 단계를 포함하는, 방법.
25. 제23항에 있어서,
    클래스 값들의 일치는 저장된 스코어 및 클래스 값들을 다음 클러스터를 향해 시프트시키고, 각각의 셀을 상기 스코어 값으로 갱신하는, 방법.

Images