KR101891802B1 - 하드웨어 테스터기 - Google Patents

하드웨어 테스터기 Download PDF

Info

Publication number
KR101891802B1
KR101891802B1 KR1020170020897A KR20170020897A KR101891802B1 KR 101891802 B1 KR101891802 B1 KR 101891802B1 KR 1020170020897 A KR1020170020897 A KR 1020170020897A KR 20170020897 A KR20170020897 A KR 20170020897A KR 101891802 B1 KR101891802 B1 KR 101891802B1
Authority
KR
South Korea
Prior art keywords
current
relay
temperature
test circuit
control signal
Prior art date
Application number
KR1020170020897A
Other languages
English (en)
Other versions
KR20180095150A (ko
Inventor
윤영로
조은일
이정직
박금단
김현우
허정현
전세훈
김남훈
Original Assignee
연세대학교 원주산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 원주산학협력단 filed Critical 연세대학교 원주산학협력단
Priority to KR1020170020897A priority Critical patent/KR101891802B1/ko
Publication of KR20180095150A publication Critical patent/KR20180095150A/ko
Application granted granted Critical
Publication of KR101891802B1 publication Critical patent/KR101891802B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/32—Compensating for temperature change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response

Abstract

본 발명은, 하드웨어를 구동시켜 종합적으로 테스트하는 하드웨어 테스터기에 관한 것으로, 전원공급, 전류 및 전압 측정, 함수발생, 온도 측정 등등의 기능을 구비하며, 소정 하드웨어에 소정신호를 인가하여 구동시켜 그 결과를 측정하되, 일정 전류 이상이 흐를 시 전원을 차단하게 하는 것은 물론, 테스트 대상의 특정 부위 온도, 시간에 따른 급격한 전류 소비의 변화량, 시간에 따른 온도의 변화량에 따라서도 전류 차단이 가능하도록 이루어져, 테스트 회로의 파손 가능성을 낮추면서도 종합적으로 테스트 가능한, 하드웨어 테스터기에 관한 것이다.
본 발명은, 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서, 온도센서를 구비하여 테스트 회로의 온도를 검출하는, 온도검출부; 온도검출부에서 검출된 온도신호가 기설정된 온도 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부; 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;를 포함하여 이루어진 것을 특징으로 한다.

Description

하드웨어 테스터기{Hardware tester}
본 발명은, 하드웨어를 구동시켜 종합적으로 테스트하는 하드웨어 테스터기에 관한 것으로, 전원공급, 전류 및 전압 측정, 함수발생, 온도 측정 등등의 기능을 구비하며, 소정 하드웨어에 소정신호를 인가하여 구동시켜 그 결과를 측정하되, 일정 전류 이상이 흐를 시 전원을 차단하게 하는 것은 물론, 테스트 대상의 특정 부위 온도, 시간에 따른 급격한 전류 소비의 변화량, 시간에 따른 온도의 변화량에 따라서도 전류 차단이 가능하도록 이루어져, 테스트 회로의 파손 가능성을 낮추면서도 종합적으로 테스트 가능한, 하드웨어 테스터기에 관한 것이다.
일반적으로 전자회로 등을 포함하는 하드웨어를 테스트하기 위해서는, 전원공급기, 전류 및 전압 측정기, 함수발생기 등이 필요하다.
종래의 전원공급장치로, 테스트 회로를 보호하기 위해, 전류에 따른 전원 차단 기능이 포함되어있는 전원 공급장치는 있지만, 설정한 한계 값에 도달하기 전에 급격한 전류의 증가 혹은 특정 부위의 과열 등의 상황에서, 전원차단을 하지 못하는 경우가 발생하여, 회로를 보호하지 못하는 경우가 있다. 따라서, 시간에 따른 전류 소비의 변화량을 모니터링하여, 시간에 따른 전류 소비의 변화량이 급격히 변화할 경우 전류를 차단하도록 이루어진, 하드웨어 테스터기가 요망된다.
또한, 전자회로 등의 하드웨어는 온도에 민감하며, 이들은 온도에 따라 회로소자가 파손되거나하여, 전자회로가 제대로 구동을 하지 못하거나 하는 경우가 많다. 따라서, 테스트하고자 하는 하드웨어의 온도를 측정하는 것도 중요한 파라미터 중의 하나이다. 그러나, 일반적으로 전자회로 등의 하드웨어를 테스트할 때, 온도 측정기까지 구비하는 경우는 많지 않으며, 손으로 전자회로 등의 하드웨어를 접촉하여 온도를 판단하는 경우가 많다. 따라서, 하드웨어의 특정 부위 온도가 기 설정된 기준온도를 초과할 경우, 또는 하드웨어의 특정 부위에 있어 시간에 따른 온도의 변화량에 급격히 변화할 경우, 전원공급을 차단하도록 하여, 하드웨어 구동을 멈추게 하는 것이 필요하다.
또한, 하드웨어를 테스트하기 위해서는 전원공급기, 함수발생기, 전류측정기, 전압측정기, 온도측정기, 저항측정기 등등 다양한 기기가 필요하며, 이들을 전부 구비하기에는 상당한 금액이 소요되며, 이들을 위한 공간이 필요하며, 복잡하다. 따라서 전원공급기, 함수발생기, 전류측정기, 전압측정기, 온도측정기, 저항측정기 등을 포함하는 하드웨어 테스터기가 요망된다.
그러므로 본 발명은 전원공급기, 함수발생기, 전류측정기, 전압측정기, 온도측정기 등 하드웨어의 테스트에 사용되는 다양한 기기를 포함하여, 테스트 대상 하드웨어의 전류가 소정 크기 이상일 때, 테스트 대상 하드웨어의 특정 부위 온도가 소정 크기 이상일 때, 시간에 따른 전류 소비의 변화량이 소정크기 이상일 때, 시간에 따른 온도의 변화량이 소정크기 이상일 때에, 전류를 차단하도록 하는, 하드웨어 테스터기를 제안한다.
본 발명이 해결하고자 하는 과제는, 전원공급, 전류 및 전압 측정, 함수발생, 온도 측정 등등의 기능을 구비하며, 소정 하드웨어에 소정신호를 인가하여 구동시켜 그 결과를 측정하되, 일정 전류 이상이 흐를 시 차단하게 하는 것은 물론, 테스트 대상 하드웨어의 특정 부위 온도, 시간에 따른 급격한 전류 소비의 변화량, 시간에 따른 온도의 변화량에 따라서도 전류가 차단되도록 이루어져, 테스트 회로의 파손 가능성을 낮추면서도 종합적으로 테스트 가능한, 하드웨어 테스터기를 제공하는 것이다.
상기 과제를 해결하기 위해, 본원발명은, 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서, 온도센서를 구비하여 테스트 회로의 온도를 검출하는, 온도검출부; 온도검출부에서 검출된 온도신호가 기설정된 온도 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부; 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;를 포함하여 이루어진 것을 특징으로 한다.
또한, 본원발명은, 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서, 테스트 회로의 온도를 검출하는 온도검출부; 온도검출부에서 검출된 온도신호들에서, 연이은, 2개의 온도신호의 차를 온도 변이로 구하고, 기 설정된 시간구간 동안의 온도 변이들의 평균을 구하여, 구간 온도 변이량으로 하고, 구간 온도 변이량이 기설정된 온도 변이량 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부; 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;를 포함하여 이루어진 것을 특징으로 한다.
또한, 본원발명은, 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서, 테스트 회로의 전류를 검출하고, 검출된 테스트 회로의 전류의 크기에 비례하는 전압을, 전류신호로서 출력하는 전류검출부; 전류검출부에서 검출된 전류신호들에서, 연이은, 2개의 전류신호의 차를 전류 변이로 구하고, 기 설정된 시간구간 동안의 전류 변이들의 평균을 구하여, 구간 전류 변이량으로 하고, 구간 전류 변이량이 기설정된 전류 변이량 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부; 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;를 포함하여 이루어진 것을 특징으로 한다.
하드웨어 테스터기는 테스트 회로의 전압을 검출하여, 전압신호로서 연산처리부로 전송하는 전압검출부; 테스트 회로의 전류를 검출하고, 검출된 테스트 회로의 전류의 크기에 비례하는 전압을, 테스트회로의 전류신호로서 연산처리부로 전송하는 전류검출부; 를 더 포함하여 이루어진다.
연산처리부는, 전류검출부에서 검출된 전류신호가 기설정된 전류 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성한다.
하드웨어 테스터기는 연산처리부로부터 수신된 함수발생신호에 따라, 테스트 회로의 입력단에 인가하기 위한 함수신호를 발생하는 함수발생부;를 더 포함하여 이루어진다.
전류검출부는 전류 션트 모니터를 포함하여 이루어지되, 전류 션트 모니터의 +입력단(VIN+)에, 테스트회로의 일단에 연결되는 제1단자(J1)가 장착되고, 전류 션트 모니터의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)이 연결되며, 전류 션트 모니터의 출력단(OUT)과 아날로그 접지(AGND) 사이에 제4저항(R4)이 연결되고, 테스트회로의 다른 일단에 연결되는 제3단자(J3)와, 전류 션트 모니터의 -입력단(VIN-)의 사이에, 전류차단 제어부의 릴레이(RL1)가 장착된다.
제1단자(J1)와 제2단자(J2)의 사이에 저항이 연결되며, 제2단자(J2)는, 테스트회로의 전류를 검출시에, 테스트회로의 접지에 연결된다.
전류 션트 모니터의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)과 병렬로 제1캐패시터(C1)이 더 연결된다.
전류차단 제어부에서, 릴레이(RL1)의 전자석 또는 코일의 일단은 전원단자와 연결되고, 릴레이(RL1)의 전자석 또는 코일의 다른 일단은 트랜지스터의 콜렉터단에 연결되며, 트랜지스터의 베이스단으로, 연산처리부로부터의 릴레이 오프 제어신호가 입력되도록 이루어진다.
전류검출부의 일측에, 차동증폭기를 포함하여 이루어진 전압검출부가, 장착된다.
제1단자(J1)와 제2단자(J2)의 사이에, 제3바라스터와 제4바라스터가 병렬로 연결되어 있으며, 제3단자(J3)와 제2단자(J2)의 사이에, 제1바라스터와 제2바라스터가 병렬로 연결되어 있다.
함수발생부는, 파형 들을 생성하는 직접 디지탈 파형 합성기(DDS); 직접 디지탈 파형 합성기(DDS)에서 생성된 파형중, 기설정된 파형을 출력하게 하는 멀티플렉서부; 멀티플렉서부에서 선택된 파형을, 기설정된 크기로 증폭하는 함수신호 증폭부;를 포함하여 이루어진다.
또한, 본발명은, 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를, 연산처리부로부터 수신된 릴레이 제어신호에 따라, 제어하여, 테스트 회로를 보호하게 하는 전류차단 제어부를 포함하는 하드웨어 테스터기의 구동방법에 있어서, 온도검출부가 테스트 회로에서 검출한 온도신호를 연산처리부가 수신하고, 수신된 온도신호가 기설정된 온도 문턱치를 초과할 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고, 전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 온도 문턱치의 비교에 따른 제어단계를 포함하는 것을 특징으로 한다.
또한, 본발명은, 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를, 연산처리부로부터 수신된 릴레이 제어신호에 따라, 제어하여, 테스트 회로를 보호하게 하는 전류차단 제어부를 포함하는 하드웨어 테스터기의 구동방법에 있어서, 온도검출부가 테스트 회로에서 검출한 온도신호들을 연산처리부가 수신하고, 수신된 온도신호들에서, 연이은, 2개의 온도신호의 차를 온도 변이로 구하고, 기 설정된 시간구간 동안의 온도 변이들의 평균을 구하여, 구간 온도 변이량으로 하고, 구간 온도 변이량이 기설정된 온도 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고, 전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 온도변이량 문턱치 비교에 따른 제어단계를 포함하는 것을 특징으로 한다.
온도변이량 문턱치 비교에 따른 제어단계는, 구간 온도 변이량이 기설정된 온도 변이량 문턱치보다 크지 않을 경우, 연산처리부는 기 설정된 미소 시간구간 동안의 온도 변이의 평균을 구하여, 미소구간 온도 변이량으로 하고, 미소구간 온도 변이량이 기설정된 온도 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고, 전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는 것을 더 포함한다.
또한, 본 발명은, 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를, 연산처리부로부터 수신된 릴레이 제어신호에 따라, 제어하여, 테스트 회로를 보호하게 하는 전류차단 제어부를 포함하는 하드웨어 테스터기의 구동방법에 있어서, 전류검출부가 테스트 회로에서 검출한 전류신호들을 연산처리부가 수신하고, 수신된 전류신호들에서, 연이은, 2개의 전류신호의 차를 전류 변이로 구하고, 기 설정된 시간구간 동안의 전류 변이들의 평균을 구하여, 구간 전류 변이량으로 하고, 구간 전류 변이량이 기설정된 전류 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고, 전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 전류변이량 문턱치 비교에 따른 제어단계를 포함하는 것을 특징으로 한다.
전류변이량 문턱치 비교에 따른 제어단계는, 구간 전류 변이량이 기설정된 전류 변이량 문턱치보다 크지 않을 경우, 연산처리부는 기 설정된 미소 시간구간 동안의 전류 변이의 평균을 구하여, 미소구간 전류 변이량으로 하고, 미소구간 전류 변이량이 기설정된 전류 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고, 전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는 것을 더 포함한다.
하드웨어 테스터기의 구동방법은, 전류검출부가 테스트 회로에서 검출한 전류신호를 연산처리부가 수신하고, 수신된 전류신호가 기설정된 전류 문턱치를 초과할 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고, 전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 전류 문턱치의 비교에 따른 제어단계를 더 포함한다.
본 발명의 하드웨어 테스터기는, 전원공급, 전류 및 전압 측정, 함수발생, 온도 측정 등등의 기능을 구비하며, 소정 하드웨어에 소정신호를 인가하여 구동시켜 그 결과를 측정하되, 일정 전류 이상이 흐를 시 차단하게 하는 것은 물론, 테스트 대상 하드웨어의 특정 부위 온도, 시간에 따른 급격한 전류 소비의 변화량, 시간에 따른 온도의 변화량에 따라서도 전류 차단이 되도록 이루어져, 테스트 회로의 파손 가능성을 낮추면서도 하나의 기기로 종합적으로 테스트 가능하다.
도 1은 본 발명의 하드웨어 테스터기의 개략적인 구성을 설명하기 위한 블럭도이다.
도 2는 도 1의 전압전류 검출부(100)의 일예를 나타낸다.
도 3은 도 2의 전압 검출부(110)를 나타낸다.
도 4는 시판되는 차동증폭기(120)의 구성의 일예이다.
도 5는 도 2의 전류 검출부(130)를 나타낸다.
도 6은 도 2의 전류차단 제어부(170)를 나타낸다.
도 7은 시판되는 전류 션트 모니터(150)의 구성의 일예이다.
도 8은 도 1의 온도 검출부(200)의 일예를 나타낸다.
도 9는 도 1의 함수발생부(250)의 일예를 나타낸다.
도 10은 시판되는 아날로그 스위치의 일예를 나타낸다.
도 11은 도 1의 연산처리부(500)에서 릴레이(171) 제어를 위한 구동방법을 개략적으로 설명하는 흐름도이다.
도 12는 도 11의 온도 문턱치의 비교에 따른 제어단계를 설명하기 위한 개략적인 흐름도이다.
도 13은 도 11의 전류 문턱치의 비교에 따른 제어단계(S200)를 설명하기 위한 개략적인 흐름도이다.
도 14는 도 11의 온도변이량 문턱치의 비교에 따른 제어단계를 설명하기 위한 개략적인 흐름도이다.
이하, 본 발명에 의한 하드웨어 테스터기에 관해 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 하드웨어 테스터기의 개략적인 구성을 설명하기 위한 블럭도이다.
하드웨어 테스터기(10)는 전압전류 검출부(100), 온도검출부(200), A/D 변환부(210), D/A 변환부(220), 함수발생부(Function Genration)(250), 연산처리부(500), 출력부(510), 키입력부(520), 메모리부(530)을 포함하여 이루어진다.
본 발명에서는 아날로그 회로 부분에 사용되는 전원 및 접지와, 디지탈 회로 부분에 사용되는 전원 및 접지를 별도로 구별하여 사용한다.
본 발명에서, 아날로그 회로 부분에 사용되는 전원(전압)을, 아날로그 전원(전압)(AVDO)으로 명명하며, 아날로그 회로 부분에 사용되는 접지를, 아날로그 접지(AGND, 도면에서는 ▽로 표시함)로 명명하고, 디지탈 회로 부분에 사용되는 전원(전압)을, 디지탈 전원(전압)(DVDO)으로 명명하며, 디지탈 회로 부분에 사용되는 접지를, 디지탈 접지(DGND, 도면에서는
Figure 112017015987305-pat00001
로 표시함)로 명명한다.
본 발명에서, 공급전원(예로, 배터리 등)에서 공급되는 전원(전압)으로부터, 아날로그 전원(전압)(AVDO)과 디지탈 전원(전압)(DVDO)을 생성한다. 예로, 5V 공급전원(전압)으로부터, 3.3V의 아날로그 전원(전압)(AVDO)과 3.3V의 디지탈 전원(전압)(DVDO)을 생성할 수 있다.
본 발명에서, 비드(BEAD)(미도시)를 통해 아날로그 접지(AGND)와 디지털 접지(DGND)를 연결한다. 디지털단의 그라운드 노이즈가 아날로그 그라운드단으로, 혹은 그 반대로 유입되지 않도록 하면서 전위를 같게 하도록 하기 위함이다.
전압전류 검출부(100)는 테스트 회로의 소정 부분에 걸리는 전압 값을 검출하거나, 테스트 회로의 소정 부분에 흐르는 전류 값을 검출하거나, 테스트 회로의 소정 부분에 흐르는 전류가 기준 전류값을 초과할 때 등에, 연산처리부(500)로부터 발생된 릴레이 온(On)/오프(Off) 신호에 따라, 테스트 회로의 소정부분에 흐르는 전류를 차단하도록 하는 수단이다. 전압전류 검출부(100)는 전압검출부(110), 전류검출부(130), 전류차단 제어부(170)을 포함하여 이루어진다.
전압검출부(110)는 테스트 회로의 전압을 검출하여, 테스트 회로의 전압신호(이하, 전압신호로 약칭함)로서 연산처리부(500)로 전송한다. 즉, 전압검출부(110)는 테스트 회로에서 전압을 검출하고자 하는 테스트 회로 소정 부분의 양단에, 하드웨어 테스터기(10)의 제1단자(J1)과 제2단자(J2)를 연결하여, 제1단자(J1)과 제2단자(J2)의 사이에 걸리는 전압을 검출한다. 전압검출부(110)는 차동증폭기를 이용하여 테스트 회로 소정 부분의 양단에 걸리는 전압, 즉, 제1단자(J1)과 제2단자(J2)의 사이에 걸리는 전압을 검출한다.
전류검출부(130)는 테스트 회로에서 전류를 검출하고자 하는 테스트 회로 소정 부분에, 하드웨어 테스터기(10)의 제1단자(J1)과 제3단자(J3)를 연결하고, 제2단자(J2)는 테스트 회로의 접지에 연결하고, 테스트 회로 소정 부분에 흐르는 전류, 즉, 제1단자(J1)과 제3단자(J3)의 사이를 흐르는 전류를, 전류 션트 모니터(150)을 이용하여, 검출한다. 다시말해, 단자 J1과 단자 J3의 사이를 흐르는 전류를, 전류 션트 모니터(150)을 이용하여 검출하고, 필요에 따라 RL1을 통하여 전류 공급을 차단할 수 있다.
제1단자(J1), 제2단자(J2), 제3단자(J3)는 바나나잭, 또는 특정 지그 형태로 이루어질 수 있다.
전류차단 제어부(170)은 릴레이(RL1)와 트랜지스터(Q1)을 이용하여, 테스트 회로의 소정부분에 흐르는 전류를, 연산처리부(500)로부터 수신된 릴레이 온(On)/오프(Off) 신호에 따라, 흐르게 하거나 차단한다. 여기서, 릴레이(RL1)는 파워 릴레이를 사용할 수 있으며, 또한, 트랜지스터(Q1)로서 고전압 트랜지스터를 사용할 수 있다.
온도 검출부(200)는 온도센서로서 써미스터(Thermistor)를 이용하여 테스트 회로의 소정 부분의 온도를 검출한다.
A/D 변환부(210)는 전압검출부(110), 전류검출부(130), 온도 검출부(200)에서 검출된 전압신호, 전류신호, 온도신호를 아날로그신호에서 디지탈신호로 변환하여 연산처리부(500)로 전송한다.
D/A 변환부(220)는 연산처리부(500)로부터 발생된 디지탈신호를 아날로그 신호로 변경하기 위한 수단으로, 예를들어, 연산처리부(500)로부터 생성된 릴레이 온(On)/오프(Off) 신호를 아날로그 신호로 변경하여 전류차단 제어부(170)로 전송할 수 있다.
경우에 따라서, 연산처리부(500)에 A/D 변환부(210)와 D/A 변환부(220)가 포함되어 하나의 IC칩으로 이루어질 수 있다.
함수발생부(250)는, 연산처리부(500)로부터 발생된 함수발생신호에 따라, 직접 디지털 파형합성기(Direct Digital Synthessis)(이하 DDS 라함)(260)를 이용하여, 소정 주파수의 정현파 또는 소정 주파수의 구형파를 출력한다.
연산처리부(500)는, 키입력부(520)으로 부터 수신된 함수 설정신호에 따라, 함수발생신호를 생성하여, 함수발생부(250)로 전송하고, 또한, A/D 변환부(210)를 통해 전압신호, 전류신호, 온도신호를 수신하고, 전류신호로부터 전류변이 값을 검출하고, 온도신호로부터 온도변이 값을 검출한다. 연산처리부(500)는, 릴레이 온(on)신호를 생성하여, 전류차단 제어부(170)로 전송하여, 테스트회로의 소정부분에 전류가 흐르게 한다. 또한, 연산처리부(500)는, 전류신호가 기설정된 전류 문턱치를 초과하거나, 온도신호가 기설정된 온도 문턱치를 초과하거나, 소정 시간구간의 전류변이 값(또는 평균 전류변이 값)이 기설정된 전류변이 문턱치를 초과하거나. 소정 시간구간의 온도변이 값(또는 평균 온도변이 값)이 기설정된 온도변이 문턱치을 초과하면, 릴레이 오프(off)신호를 생성하여, 전류차단 제어부(170)으로 전송하여, 테스트회로의 소정부분에 흐르는 전류가 차단되게 한다.
출력부(510)는 디스플레이부(미도시), 또는 알람부(미도시), 또는 프린터부(미도시)를 포함하며, 디스플레이부(미도시) 또는 프린터부(미도시)로 전압신호, 전류신호, 온도신호, 소정 시간구간의 전류변이 값(또는 평균 전류변이 값), 소정 시간구간의 온도변이 값(또는 평균 온도변이 값)을 출력하며, 릴레이 오프(off)신호 시에는 알람부(미도시)로 알람신호를 출력한다.
키입력부(520)는 문턱치 설정부, 함수신호 설정부, 테스트 개시/종료 스위치등을 구비한다. 문턱치 설정부는 전류 문턱치, 온도 문턱치, 전류변이 문턱치, 온도변이 문턱치를 설정하며, 함수신호 설정부는 사용하고자 하는 파형이 정현파인지, 구형파인지, 설정 주파수, 진폭 등을 설정한다.
메모리부(530)는 연산처리부(500)로부터 출력된 신호, 즉, 전압신호, 전류신호, 온도신호, 소정 시간구간의 전류변이 값(또는 평균 전류변이 값), 소정 시간구간의 온도변이 값(또는 평균 온도변이 값) 등을 저장한다. 또한 메모리부(530)는 문턱치 설정부에서 설정된 값과, 함수신호 설정부에서 설정된 값을 저장할 수 있다.
도 2는 도 1의 전압전류 검출부(100)의 일예를 나타내며, 도 3은 도 2의 전압 검출부(110)를 나타내며, 도 4는 시판되는 차동증폭기(120)의 구성의 일예이고, 도 5는 도 2의 전류 검출부(130)를 나타내며, 도 6은 도 2의 전류차단 제어부(170)를 나타내며, 도 7은 시판되는 전류 션트 모니터(150)의 구성의 일예이다.
전압 검출부(110)는 시판되는 차동 증폭기(120)를 이용하는 데, 차동 증폭기(120)에서 이득(gain)을 결정하는 게인결정 저항(RG)인 제1저항을 게인결정 저항 입력단(Rg)들 사이에 연결하고, 차동 증폭기(120)의 + 입력단(IN+)에 제2단자(J2)가 연결되고, 차동 증폭기(120)의 - 입력단(IN-)에 제2저항을 거쳐 제1단자(J1))을 연결하며, 차동 증폭기(120)의 + 입력단(IN+)과 - 입력단(IN-) 사이에 제3저항(R3)을 연결하고, 차동 증폭기(120)의 출력단(Vout)을 통해, 소정 이득으로 증폭된, 제1단자(J1)과 제2단자(J2)의 양단 사이에 걸리는 전압, 즉 검출전압 신호(Sens-V)을 출력하게 되며, 이렇게 차동 증폭기(120)의 출력부(Vout)를 통해 출력된 값은, A/D 변환부(210)를 통해 연산처리부(500)으로 전달된다. 만약, 상기 이득 값을 조정하기 위해서는 제1저항을 조정하거나, 상기 이득 값에 맞추어 사용해야 한다.
예를들어, 도 4과 같은 시판되는 차동증폭기(120)를 사용하는 경우는, 차동 증폭기(120)의 출력부(Vout)를 통해 출력되는 출력 전압(Vo)과, 차동 증폭기(120)의 이득(G)은 다음과 같다.
Vo = G×(VIN+ - VIN-)
G = 1 + (49.4kΩ / R1)
단, VIN+은 차동 증폭기(120)의 + 입력단(IN+)에 가해진 전압이고, VIN-은 차동 증폭기(120)의 - 입력단(IN-)에 가해진 전압으로, (VIN+ - VIN-)은 차동 증폭기(120)의 + 입력단(IN+)과 - 입력단(IN-) 사이의 전압이 되며, R1은 제1저항 값을 나타낸다. 따라서 이득(G)를 정하면 이에 따라 제1저항(R1) 값은 결정된다.
도 6의 전류차단 제어부(170)에서, 릴레이(RL1)의 스위치단(1)은 전류 션트 모니터(150)의 -입력단(VIN-)과 연결되어 있으며, 릴레이(RL1)의 접속단(4)은 제3단자(J3)에 연결되어 있으며, 릴레이(RL1)의 전자석(코일)의 일단(1)은 5V에 연결되어 있으며, 전자석(코일)의 다른 일단은 제1트랜지스터(Q1)의 콜렉터에 연결되어 있다, 제1트랜지스터(Q1)의 에미터는 아날로그 접지(AGND)에 여결되고, 제1트랜지스터(Q1)의 베이스단에는 연산처리부(500)와 연결되어, 연산처리부(500)로부터 릴레이 온(ON)/오프(Off) 신호를 수신한다.
만약, 연산처리부(500)로부터 전원연결 온(ON) 신호가 입력되면, 제1트랜지스터(Q1)는 온(ON)되고, 따라서, 릴레이(RL1)의 전자석(코일)에, 즉, 릴레이(RL1)의 전자석(코일)의 일단(1)에서부터 전자석(코일)의 다른 일단까지의 사이에, 전류가 흐르게 된다. 릴레이(RL1)의 전자석(코일)에 전류가 흐르게 되면, 릴레이(RL1)의 스위치단(1)은 릴레이(RL1)의 접속단(4)과 연결되고, 따라서, 전류 션트 모니터(150)의 -입력단(VIN-)과 제3단자(J3)이 연결되게 된다.
만약, 연산처리부(500)로부터 전원연결 오프(Off) 신호가 입력되면, 제1트랜지스터(Q1)는 오프(Off)되고, 따라서, 릴레이(RL1)의 전자석(코일)에는, 전류가 흐르지 않게 되며, 따라서 릴레이(RL1)의 스위치단(1)은 릴레이(RL1)의 접속단(4)은 떨어지게 되며, 이에 따라, 전류 션트 모니터(150)의 -입력단(VIN-)과 제3단자(J3)은 연결되지 않게 된다.
전류차단 제어부(170)는 테스트회로(테스트 하드웨어)에 전류를 차단하므로써, 결과적으로, 테스트회로가 구동되는 것을 차단하는 것이 되며, 따라서, 테스트회로의 구동전원을 차단한 것이라 할 수 있다. 즉, 전류차단 제어부(170)는 테스트회로의 구동전원을 연결/차단한다고 할 수 있다.
전류차단 제어부(170)에서, 릴레이(RL1)가 오프될 경우 테스트회로에는 전류가 흐르지 않아 테스트회로는 동작하지 않게 된다. 전류차단 제어부(170)는 제1단자(J1)과 제3단자(J3)의 사이에 연결된 일종의 퓨즈와 같은 역할을 한다고 할 수 있다. 전류차단 제어부(170)를 통하여 테스트회로의 구동전원을 연결/차단하게 된다.
도 5를 참조하여, 전류검출부(130)는 시판되는 IC칩인 전류 션트 모니터(150)를 이용한다. 전류 션트 모니터(150)의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)과 극성을 가진 캐패시터(콘덴서)인 제1캐패시터(C1)가 병렬로 연결되고, 전류 션트 모니터(150)의 출력단(OUT)과 아날로그 접지(AGND) 사이에 제4저항(R4)과 극성을 가진 제3캐패시터(C3)가 병렬로 연결되며, 전류 션트 모니터(150)의 전원단(VCC)에는 5V가 입력되며, 전류 션트 모니터(150)의 전원단(VCC)과 아날로그 접지(AGND) 사이에 극성을 가진 제2캐패시터(C2)가 연결된다. 또한, 전류 션트 모니터(150)의 +입력단(VIN+)에 제1단자(J1)가 연결되고, 전류 션트 모니터(150)의 -입력단(VIN-)에 제1릴레이(RL1)을 통해 제3단자(J3)가 연결되고, 제2단자(J2)는 테스트 회로의 접지에 연결된다. 전류 션트 모니터(150)는 제1단자(J1)과 제3단자(J3)의 사이를 흐르는 전류(즉, 테스트회로의 소정 부분에 흐르는 전류)의 크기에 비례하는 전압값을 출력다.
도 7에서와 같은, 시판되는 전류 션트 모니터(150)의 출력단(OUT)에서 출력되는 전압(Vo)는 다음과 같다.
Vo = (IS×R5×R4)/5kΩ
단, IS는 제1단자(J1)과 제3단자(J3)의 사이를 흐르는 전류이다.
즉, 전류 션트 모니터(150)의 출력단(OUT)에서는 제1단자(J1)과 제3단자(J3)의 사이를 흐르는 전류의 크기에 비례하는 값(Sens-I)을 출력하며, 그 증폭된 정도를 조정하기 위해서는 제4저항(R4)와 제5저항(R5)를 조정해야 한다.
또한, 테스트 회로의 소정부분에서 전류를 검출하고자 하는 일단과 연결된 제1단자(J1)와, 테스트 회로의 접지와 연결된 제2단자(J2)의 사이에, 제3바라스터(Varistor, Voltage Dependent Resistor)(RV3)와 제4바라스터(RV4)를 병렬로 연결하여, 과전압이 걸리는 것을 방지하기 한다.
일반적으로 바리스터의 저항은 바리스터에 걸리는 전압이 낮을 때 크고, 전압이 높을 때 작다. 그러므로, 제1단자(J1)와 제2단자(J2)의 사이에 과전압이 걸리면, 병렬로 연결된 제3바라스터(RV3)의 저항과 제4바라스터(RV4)의 저항은 작게 되며, 따라서 병렬로 연결된 제3바라스터(RV3)와 제4바라스터(RV4)의 저항이, 직렬로 연결된 제2저항(R2)와 제3저항(R3)보다 작으며, 또한, 테스트 회로의 소정부분과 테스트 회로의 접지 사이의 저항보다 작으므로, 대부분의 전류는 제3바라스터(RV3)와 제4바라스터(RV4)를 통해 흐르게 되어, 결과적으로 제2단자(J2)와 연결된 테스트회로의 접지로 흘러 가게된다. 따라서, 전압검출부(110)와 테스트회로를 보호하게 된다.
또한, 테스트 회로의 소정부분에서 전류를 검출하고자 하는 다른 일단과 연결된 제3단자(J3)와, 테스트 회로의 접지와 연결된 제2단자(J2)의 사이에, 제1바라스터(RV1)와 제2바라스터(RV2)를 병렬로 연결하여, 과전압이 걸리는 것을 방지하기 한다. 즉, 제3단자(J3)와 제2단자(J2)의 사이에, 과전압이 걸리면, 이에 따라 제1바라스터(RV1)의 저항과 제2바라스터(RV2)의 저항이 작게 되며, 대부분의 전류는 제1바라스터(RV1)과 제2바라스터(RV2)를 통해 흐르게 되어, 결과적으로 제2단자(J2)와 연결된 테스트회로의 접지로 흘러 가게된다. 제1바라스터(RV1)와 제2바라스터(RV2)도 전압검출부(110)와 테스트회로를 보호한다.
도 2에서와 같이, 전압 검출부(110)와 전류 검출부(130)와 전류차단 제어부(170)을 하나의 전압 전류 검출부(100)에 구성할 수 있다. 또한, 전류 검출부(130)를 사용시, 제1단자(J1)과 제2단자(J2)의 사이와, 제3단자(J3)과 제2단자(J2)의 사이에 각각 과전압이 걸림에 의해, 전압 검출부(110)가 파손되지 않게 하기위해, 제1바라스터(RV1) 내지 제4바라스터(RV4)를 사용하여, 보호하였다.
경우에 따라서, 전압 검출부(110)의 출력단(Vout)에서 출력된 검출전압 신호(Sens-V)과, 전류검출부(130)의 전류 션트 모니터(150)의 출력단(OUT)에서는 검출 전류에 비례한 전압신호(Sens-I)를, A/D 변환부(210)으로 전송하기 전에, 임피던스 매칭 등을 위해 유니티게인(이득 1인) 인버터를 통과하여 A/D 변환부(210)로 전송할 수 있다.
도 8은 도 1의 온도 검출부(200)의 일예를 나타낸다.
써미스터(Thermistor)의 일 단자(전원단)(2)에 아날로그 전원(AVDO)이 연결되며, 또한 제6저항(R6)의 일단도 연결된다. 써미스터(Thermistor)의 다른 일단자(출력단)(1)에 제7저항(R7)의 일단이 연결되고 제7저항(R7)의 다른 일단은 아날로그 접지(AGND)에 연결된다. 제6저항(R6)의 다른 일단과 아날로그 접지(AGND) 사이에 제8저항(R8)이 연결되며, 제6저항(R6)의 다른 일단은 차동증폭기(215)의 -입력단(IN-)로 입력된다. 차동 증폭기(215)의 + 입력단(IN+)은 아날로그 접지(AGND)에 연결된다. 차동 증폭기(215)에서 이득(gain)을 결정하는 게인결정 저항(RG)인 제9저항을 게인결정 저항 입력단(Rg)들 사이에 연결하고, 차동 증폭기(120)의 출력부단(Vout)의 출력은 검출된 온도신호(Temperature_sensing)로, A/D 변환부(210)를 통해 연산처리부(500)으로 전달된다.
도 9는 도 1의 함수발생부(250)의 일예를 나타내고, 도 10은 시판되는 아날로그 스위치의 일예를 나타낸다.
함수발생부(250)는, 직접 디지탈 파형 합성기(direct digital synthesizer, DDS)(260), 저역통과 필터들(261, 262), 멀티플렉서부(multiplexer)(270), 함수신호 증폭부(280), 함수신호 출력단자(287)를 포함하여 이루어진다.
직접 디지탈 파형 합성기(DDS)(260)는 파형을 발생시키기 위해, 함수발생 제어신호가 입력되면, 함수발생 제어신호에 따라, 아날로그 신호인, 소정 주파수의 코사인(Cosine)파형 또는 소정 정현파가 코사인파 출력단(Iout1)에서 출력되고, 사인(Sine)파형 또는 소정 정현파로부터 90도 지연된 정현파가 사인파 출력단(Iout2)에서 출력된다.
코사인파 출력단(Iout1)과 사인파 출력단(Iout2)에서 출력된 신호는 각각 저역통과필터(261, 262)를 통과하여, 멀티플렉서부(Multiplexer)(270)로 전송되며, 코사인파 출력단(Iout1)의 출력신호는, 직접 디지탈 파형 합성기(DDS)(260)의 비교기(comparator)(미도시)의 반전 입련단(VINN)에 입력된다.
상기 비교기(미도시)는 반전 입련단(VINN)과 비반전 입련단(VINP)을 구비하며, 그 출력단, 즉 직접 디지탈 파형 합성기(DDS)(260)의 비교기(comparator)(미도시)의 출력단(Vout)에 출력된다.
여기서, 저역통과필터(261, 262)는 차단주파수가 120MHz인 저역통과필터이다.
멀티플렉서부(multiplexer)(270)는 아날로그 스위치(275)를 포함하여 이루어지며, 아날로그 스위치(275)는 2개의 스위치부를 구비한다.
사인파 출력단(Iout2)에서부터 저역통과필터(262)거쳐 출력된 파형(F-IOUT2)은 아날로그 스위치(275)의 제1스위치부의 일 입력단(NO1)에 입력되고, 아날로그 스위치(275)의 제1스위치부의 다른 입력단(NC1)에 D/A 변환부(220)의 출력이 입력되고, 연산처리부(500)로부터 제1출력파 선택신호(MP1-IN1)에 의해, 제1스위치부의 일 입력단(NO1)에 입력된 신호 또는 제1스위치부의 다른 입력단(NC1)의 신호 중 하나가, 아날로그 스위치(275)의 제1스위치부의 출력단(COM1)에 출력되며, 이 제1스위치부의 출력단(COM1)의 출력신호(Com_Pos)는 직접 디지탈 파형 합성기(DDS)(260)의 비교기(미도시)의 비반전 입련단(VINP)에 입력된다.
즉, 상기 직접 디지탈 파형 합성기(DDS)(260)의 비교기(미도시)는 반전 입련단(VINN)에 코사인파 출력단(Iout1)의 출력신호가 입력되며, 비반전 입련단(VINP)에 아날로그 스위치(275)의 제1스위치부의 출력단(COM1)의 출력신호(Com_Pos)가 입력되며, 상기 비교기에 비교한 결과를, 직접 디지탈 파형 합성기(DDS)(260)의 비교기(미도시)의 출력단(Vout)에 출력한다(Pulse_out). 직접 디지탈 파형 합성기(DDS)(260)의 비교기(미도시)의 출력단(Vout)에 출력된 신호(Pulse_out)는 구형파 신호가 출력된다.
여기서, 연산처리부(500)으로부터 D/A변환부(220)을 통해 아날로그 스위치(275)로 입력된 신호와 제1출력파 선택신호(MP1-IN1)는 출력신호가 코사인파인지, 구형파인지, (또는 메모리부 등에 저장된 임의의 신호인지)를 선택하는 신호일 수 있다. 경우에 따라서는 연산처리부(500)에 의해 생성되어 D/A 변환부(220)를 통해 수신된 신호(DAC)에 의해 High과 Low가 각각 소정 시간간격을 가진 구형파들을 만들 수 있다.
코사인파 출력단(Iout1)에서부터 저역통과필터(261)거쳐 출력된 파형(F-IOUT1)은 아날로그 스위치(275)의 제2스위치부의 일 입력단(NO2)에 입력되고, 아날로그 스위치(275)의 제2스위치부의 다른 입력단(NC2)에 직접 디지탈 파형 합성기(DDS)(260)의 비교기(미도시)의 출력단(Vout)에 출력된 신호(Pulse_out)가 입력되고, 연산처리부(500)로부터 제2출력파 선택신호(MP1-IN2)에 의해, 제2스위치부의 일 입력단(NO1)에 입력된 신호 또는 제2스위치부의 다른 입력단(NC2)의 신호 중 하나가, 아날로그 스위치(275)의 제2스위치부의 출력단(COM2)에 출력되며, 이 제2스위치부의 출력단(COM2)의 출력신호(Function_out)는, 멀티플렉서부(270)의 최종출력으로, 구형파 또는 정현파(사인파 또는 코사인파) 중의 하나이다.
아날로그 스위치(275)의 제2스위치부의 출력단(COM2)의 출력신호 (Function_out)는 함수신호 증폭부(280)로 전달된다.
함수신호 증폭부(280)는, 아날로그 스위치(275)의 제2스위치부의 출력단(COM2)의 출력신호(Function_out)를 증폭하여, 기설정된 크기(진폭)를 갖는 함수신호를 출력하기 위한 수단으로, 출력단 증폭기(282)를 포함하여 이루어지며, 출력단 증폭기(282)의 이득(게인)을 조정하기 위한 디지탈 포텐셔미터(Digital Potentiometer)(281)를 포함한다.
디지탈 포텐셔미터(Digital Potentiometer)(281)는 일종의 가변저항으로, 연산처리부(500)으로부터 입력된 저항 제어신호에 따라 디지탈 포텐셔미터(281)의 저항값이 달라진다.
함수신호 출력단자(287)는 내측에 함수발생부 출력단(285)를 구비하며, 함수발생부 출력단(285)의 일측을 둘러싼 함수발생부 접지단(283)을 포함하여 이루어진다. 함수발생부 출력단(285)은 볼록부 또는 오목부 일 수 있다.
일반적으로, DDS는 하나의 IC에서 고정된 발진원으로부터, 임의의 파형이나 주파수를 디지털적으로 생성하기 위한 전자 회로를 말한다. 일반적으로, DDS의 회로는 제어장치(미도시), RAM, 기준의 주파수(통상은 수정발진기) 발생기(미도시), 카운터(미도시), 및 DA컨버터(DAC)(미도시) 등으로 구성되며, 이들 회로를 동작시키려면, 프로그래밍과 실행의 2개의 스텝이 필요하다. 프로그래밍의 스텝에서, 제어장치는 메모리를 데이터로 채운다. 각각의 데이터는, 순간의 시각에 있어서의 신호의 진폭을 나타내는 2 진수의 워드이다. 다음에, 메모리상의 데이터의 열은 진폭의 테이블을 형성하여, 그 테이블의 위치(메모리의 주소)는 시간을 의미한다. 경우에 따라서는 프로그램 불가능하고, 정현파 혹은 적은 종류의 파형만을 출력할 수 있는 장치도 있다. 실행의 스텝으로는, 참조(REF)의 주파수의 각 펄스마다, 카운터(보다 정확히는, 위상 누산기(phase accumulator))는 일정치의 증분만큼 진행되도록 지시받는다. 최종적으로, DAC에 의해 이 데이터 계열을 아날로그 파형으로 변환한다. DDS는 아주 널리 공지되어 있으므로, 상세한 설명은 생략한다.
도 11은 도 1의 연산처리부(500)에서 릴레이(171) 제어를 위한 구동방법을 개략적으로 설명하는 흐름도이다.
연산처리부(500)는, 온도 문턱치의 비교에 따른 제어단계(S100), 전류 문턱치의 비교에 따른 제어단계(S200), 온도변이량 문턱치의 비교에 따른 제어단계(S500), 전류변이량 문턱치의 비교에 따른 제어단계(S500)를 동시에 진행한다.
도 12는 도 11의 온도 문턱치의 비교에 따른 제어단계를 설명하기 위한 개략적인 흐름도이다.
초기화 단계로, 연산처리부(500)는 키입력(520)로부터 설정된 온도문턱치를 수신하거나, 메모리부(530)에 저장되어있는 온도문턱치를 읽어들이거나, 카운터, 플레그 등을 클리어하고, 키입력(520)로부터 설정된 측정시간 등을 수신할 수 있다.
온도신호 수신단계로, 연산처리부(500)는 온도검출부(200)으로부터 A/D 변환부(210)을 통해 수신된 테스트회로(테스트 하드웨어)의 소정부분의 온도 신호를 수신한다(S110).
테스트 계속여부 판단단계로, 초기화 단계에서 측정시간이 설정되었다면, 연산처리부(500)는, 측정시간이 종료되었는지 여부를 판단하고, 그렇지 않다면, 종료 스위치가 온(On)되어, 종료 플레그기 세트 되었는지 여부를 판단하고, 측정시간이 종료되었거나, 종료 플레그기 세트 되었다면, 종료한다(S120).
온도 문턱치 설정여부 판단단계로, 연산처리부(500)는 온도 문턱치가 기 설정되어 있는지 여부를 판단하고, 온도 문턱치가 설정되어있지 않다면, 온도신호 수신단계로 되돌아 간다(S130).
검출된 온도신호와 온도 문턱치의 비교단계로, 온도 문턱치 설정여부 판단단계에서, 온도 문턱치가 설정되어 있다면, 연산처리부(500)는 검출된 온도신호가 온도 문턱치보다 큰지를 판단하고(S150), 크지 않다면, 온도신호 수신단계로 되돌아 간다.
릴레이 오프(차단) 신호 생성단계로, 검출된 온도신호와 온도 문턱치의 비교단계에서, 검출된 온도신호가 온도 문턱치보다 크다면, 연산처리부(500)는 릴레이 오프(차단) 신호를 생성하여, 전류차단 제어부(170)의 제1트랜지스터(Q1)의 베이스로 전송한다. 이에 따라 릴레이(RL1)는 차단되어, 전류 션트 모니터(150)의 -입력단(VIN-)과 제3단자(J3)의 연결이 끊겨지게 된다. 즉, 차단(off)된다.
여기서, 연산처리부(500)는 평상시에 릴레이 온(연결) 신호를 출력하다가, 온도신호가 온도 문턱치보다 크면, 릴레이 오프(차단) 신호를 출력한다.
도 13은 도 11의 전류 문턱치의 비교에 따른 제어단계(S200)를 설명하기 위한 개략적인 흐름도이다.
초기화 단계로, 연산처리부(500)는 키입력(520)로부터 설정된 전류문턱치를 수신하거나, 메모리부(530)에 저장되어있는 전류문턱치를 읽어들이거나, 카운터, 플레그 등을 클리어하고, 키입력(520)로부터 설정된 측정시간 등을 수신할 수 있다.
전류신호 수신단계로, 연산처리부(500)는 전류검출부(130)으로부터 A/D 변환부(210)을 통해 수신된 테스트회로(테스트 하드웨어)의 소정부분의 전류 신호를 수신한다(S210).
테스트 계속여부 판단단계로, 초기화 단계에서 측정시간이 설정되었다면, 연산처리부(500)는, 측정시간이 종료되었는지 여부를 판단하고, 그렇지 않다면, 종료 스위치가 온(On)되어, 종료 플레그기 세트 되었는지 여부를 판단하고, 측정시간이 종료되었거나, 종료 플레그기 세트 되었다면, 종료한다(S220).
전류 문턱치 설정여부 판단단계로, 연산처리부(500)는 전류 문턱치가 기 설정되어 있는지 여부를 판단하고, 전류 문턱치가 설정되어있지 않다면, 전류신호 수신단계로 되돌아 간다(S230).
검출된 전류신호와 전류 문턱치의 비교단계로, 전류 문턱치 설정여부 판단단계에서, 전류 문턱치가 설정되어 있다면, 연산처리부(500)는 검출된 전류신호가 전류 문턱치보다 큰지를 판단하고(S250), 크지 않다면, 전류신호 수신단계로 되돌아 간다.
릴레이 오프(차단) 신호 생성단계로, 검출된 전류신호와 전류 문턱치의 비교단계에서, 검출된 전류신호가 전류 문턱치보다 크다면, 연산처리부(500)는 릴레이 오프(차단) 신호를 생성하여, 전류차단 제어부(170)의 제1트랜지스터(Q1)의 베이스로 전송한다. 이에 따라 릴레이(RL1)는 차단되어, 전류 션트 모니터(150)의 -입력단(VIN-)과 제3단자(J3)의 연결이 끊겨지게 된다. 즉, 차단(off)된다.
여기서, 연산처리부(500)는 평상시에 릴레이 온(연결) 신호를 출력하다가, 전류신호가 전류 문턱치보다 크면, 릴레이 오프(차단) 신호를 출력한다.
도 14는 도 11의 온도변이량 문턱치의 비교에 따른 제어단계를 설명하기 위한 개략적인 흐름도이다.
초기화 단계로, 연산처리부(500)는 키입력(520)로부터, 사용자에 의해 설정된 시간 구간(즉, 온도변이량을 측정하고자 하는 시간구간)을 수신하거나, 설정된 온도변이량 문턱치를 수신하거나을 수신하거나, 메모리부(530)에 저장되어있는 시간구간, 온도변이량 문턱치를 읽어들이거나, 카운터, 플레그, 임시 데이터 저장부 등을 클리어하고, 키입력(520)로부터 설정된 측정시간 등을 수신할 수 있다.
온도신호 수신단계로, 연산처리부(500)는 온도검출부(200)으로부터 A/D 변환부(210)을 통해 수신된 테스트회로(테스트 하드웨어)의 소정부분의 온도 신호를 수신한다(S510).
테스트 계속여부 판단단계로, 초기화 단계에서 측정시간이 설정되었다면, 연산처리부(500)는, 측정시간이 종료되었는지 여부를 판단하고, 그렇지 않다면, 종료 스위치가 온(On)되어, 종료 플레그기 세트 되었는지 여부를 판단하고, 측정시간이 종료되었거나, 종료 플레그기 세트 되었다면, 종료한다(S520).
온도 변이량 문턱치 설정여부 판단단계로, 연산처리부(500)는 온도 변이량 문턱치가 기 설정되어 있는지 여부를 판단하고, 온도 변이량 문턱치가 설정되어있지 않다면, 온도신호 수신단계로 되돌아 간다(S530).
구간 온도 변이량 연산단계로, 온도 변이량 문턱치 설정여부 판단단계에서, 온도 변이량 문턱치가 설정되어 있다면, 연이은 온도신호의 차(예를들어 현재의 온도신호와, 바로 전의 온도신호의 차)를 온도 변이로 구하고, 설정된 시간구간 동안의 온도 변이의 평균을 구하여, 구간 온도 변이량으로 한다(S540).
즉, 구간 온도 변이량 연산단계에서는, 현재 시점의 온도신호로부터, 과거로 상기 시간구간 만큼간 시점의 온도신호까지의 구간 온도 변이량을 구한다.
구간 온도 변이량과 온도 변이량 문턱치의 비교단계로, 연산처리부(500)는, 구간 온도 변이량 연산단계에서 획득된 구간 온도 변이량이, 온도 변이량 문턱치보다 큰지를 판단하고(S550), 크지 않다면, 미소 구간 온도 변이량 연산단계로 가고, 크다면, 릴레이 오프(차단) 신호 생성단계로 간다.
미소구간 온도 변이량 연산단계로, 구간 온도 변이량과 온도 변이량 문턱치의 비교단계에서, 구간 온도 변이량이, 온도 변이량 문턱치보다 크지 않다면, 설정된 미소 시간구간 동안의 온도 변이의 평균을 구하여, 미소구간 온도 변이량으로 한다(S560).
여기서, 미소구간은, 구간 온도 변이량 연산단계에서 사용된 시간구간 보다 작은 구간이다. 예를들어 A/D 변환부(210)의 샘플링 주파수가 100Hz일때, 미소구간을 0.01sec로 할 수 있다.
즉, 미소구간 온도 변이량 연산단계에서는, 현재 시점의 온도신호로부터, 과거로 설정된 미소 시간구간 만큼 되돌아간 시점의 온도신호까지의 구간 온도 변이량을 구한다.
미소구간 온도 변이량과 온도 변이량 문턱치의 비교단계로, 연산처리부(500)는, 미소구간 온도 변이량 연산단계에서 획득된 미소구간 온도 변이량이, 온도 변이량 문턱치보다 큰 지를 판단하고(S570), 크지 않다면, 온도신호 수산단계로 가고, 크다면, 릴레이 오프(차단) 신호 생성단계로 간다.
릴레이 오프(차단) 신호 생성단계로, 연산처리부(500)는 릴레이 오프(차단) 신호를 생성하여, 전류차단 제어부(170)의 제1트랜지스터(Q1)의 베이스로 전송한다(S580). 이에 따라 릴레이(RL1)는 차단되어, 전류 션트 모니터(150)의 -입력단(VIN-)과 제3단자(J3)의 연결이 끊겨지게 된다. 즉, 차단(off)된다.
즉, 연산처리부(500)는 평상시에 릴레이 온(연결) 신호를 출력하다가, 온도 변이량 신호가 온도 변이량 문턱치보다 크면, 릴레이 오프(차단) 신호를 출력한다.
도 15는 도 11의 전류변이량 문턱치의 비교에 따른 제어단계를 설명하기 위한 개략적인 흐름도이다.
초기화 단계로, 연산처리부(500)는 키입력(520)로부터, 사용자에 의해 설정된 시간 구간(즉, 전류변이량을 측정하고자 하는 시간구간)을 수신하거나, 설정된 전류변이량 문턱치를 수신하거나을 수신하거나, 메모리부(530)에 저장되어있는 시간구간, 전류변이량 문턱치를 읽어들이거나, 카운터, 플레그, 임시 데이터 저장부 등을 클리어하고, 키입력(520)로부터 설정된 측정시간 등을 수신할 수 있다.
전류신호 수신단계로, 연산처리부(500)는 전류검출부(130)으로부터 A/D 변환부(210)을 통해 수신된 테스트회로(테스트 하드웨어)의 소정부분의 전류 신호를 수신한다(S610).
테스트 계속여부 판단단계로, 초기화 단계에서 측정시간이 설정되었다면, 연산처리부(500)는, 측정시간이 종료되었는지 여부를 판단하고, 그렇지 않다면, 종료 스위치가 온(On)되어, 종료 플레그기 세트 되었는지 여부를 판단하고, 측정시간이 종료되었거나, 종료 플레그기 세트 되었다면, 종료한다(S620).
전류 변이량 문턱치 설정여부 판단단계로, 연산처리부(500)는 전류 변이량 문턱치가 기 설정되어 있는지 여부를 판단하고, 전류 변이량 문턱치가 설정되어있지 않다면, 전류신호 수신단계로 되돌아 간다(S630).
구간 전류 변이량 연산단계로, 전류 변이량 문턱치 설정여부 판단단계에서, 전류 변이량 문턱치가 설정되어 있다면, 연이은 전류신호의 차(예를들어 현재의 전류신호와, 바로 전의 전류신호의 차)를 전류 변이로 구하고, 설정된 시간구간 동안의 전류 변이의 평균을 구하여, 구간 전류 변이량으로 한다(S640).
즉, 구간 전류 변이량 연산단계에서는, 현재 시점의 전류신호로부터, 과거로 상기 시간구간 만큼간 시점의 전류신호까지의, 전류 변이의 평균을, 구간 전류 변이량으로 구한다.
구간 전류 변이량과 전류 변이량 문턱치의 비교단계로, 연산처리부(500)는, 구간 전류 변이량 연산단계에서 획득된 구간 전류 변이량이, 전류 변이량 문턱치보다 큰지를 판단하고(S650), 크지 않다면, 미소구간 전류 변이량 연산단계로 가고, 크다면, 릴레이 오프(차단) 신호 생성단계로 간다.
미소구간 전류 변이량 연산단계로, 구간 전류 변이량과 전류 변이량 문턱치의 비교단계에서, 구간 전류 변이량이, 전류 변이량 문턱치보다 크지 않다면, 설정된 미소 시간구간 동안의 전류 변이의 평균을 구하여, 미소구간 전류 변이량으로 한다(S660).
여기서, 미소구간은, 구간 전류 변이량 연산단계에서 사용된 시간구간 보다 작은 구간이다. 예를들어 A/D 변환부(210)의 샘플링 주파수가 100Hz일때, 미소구간을 0.01sec로 할 수 있다.
즉, 미소구간 전류 변이량 연산단계에서는, 현재 시점의 전류신호로부터, 과거로 설정된 미소 시간 구간만큼 되돌아간 시점의 전류신호까지의 구간 전류 변이량을 구한다.
미소구간 전류 변이량과 전류 변이량 문턱치의 비교단계로, 연산처리부(500)는, 미소구간 전류 변이량 연산단계에서 획득된 미소구간 전류 변이량이, 전류 변이량 문턱치보다 큰 지를 판단하고(S670), 크지 않다면, 전류신호 수산단계로 가고, 크다면, 릴레이 오프(차단) 신호 생성단계로 간다.
릴레이 오프(차단) 신호 생성단계로, 연산처리부(500)는 릴레이 오프(차단) 신호를 생성하여, 전류차단 제어부(170)의 제1트랜지스터(Q1)의 베이스로 전송한다(S680). 이에 따라 릴레이(RL1)는 차단되어, 전류 션트 모니터(150)의 -입력단(VIN-)과 제3단자(J3)의 연결이 끊겨지게 된다. 즉, 차단(off)된다.
즉, 연산처리부(500)는 평상시에 릴레이 온(연결) 신호를 출력하다가, 전류 변이량 신호가 전류 변이량 문턱치보다 크면, 릴레이 오프(차단) 신호를 출력한다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
10 : 하드웨어 테스터기 100 : 전압전류 검출부
110 : 전압검출부 120, 215 : 차동증폭기
130 : 전류검출부 150 : 전류 션트 모니터
170 : 전류차단 제어부 171 : 릴레이
200 : 온도검출부 210 : A/D 변환부
220 : D/A 변환부 250 : 함수발생부
260 : 직접 디지털 파형합성기(DDS) 261 : 저역통과 필터
262 : 저역통과 필터 270 : 멀티플렉서부
275 : 아날로그 스위치 280 : 함수신호 증폭부
281: 디지탈 포텐셔미터 282 : 출력단 증폭기
283 : 함수발생부 접지단 285 : 함수발생부 출력단
287 : 함수신호 출력단자 500 : 연산처리부
510 : 출력부 520 : 키입력부
530 : 메모리부

Claims (25)

  1. 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서,
    온도센서를 구비하여 테스트 회로의 온도를 검출하는, 온도검출부;
    온도검출부에서 검출된 온도신호가 기설정된 온도 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부;
    테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;
    테스트 회로의 전압을 검출하여, 전압신호로서 연산처리부로 전송하는 전압검출부;
    테스트 회로의 전류를 검출하고, 검출된 테스트 회로의 전류의 크기에 비례하는 전압을, 테스트회로의 전류신호로서 연산처리부로 전송하는 전류검출부; 를 포함하며,
    전류검출부는 전류 션트 모니터를 포함하여 이루어지되,
    전류 션트 모니터의 +입력단(VIN+)에, 테스트회로의 일단에 연결되는 제1단자(J1)가 장착되고, 전류 션트 모니터의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)이 연결되며, 전류 션트 모니터의 출력단(OUT)과 아날로그 접지(AGND) 사이에 제4저항(R4)이 연결되고,
    테스트회로의 다른 일단에 연결되는 제3단자(J3)와, 전류 션트 모니터의 -입력단(VIN-)의 사이에, 전류차단 제어부의 릴레이(RL1)가 장착되는 것을 특징으로 하는, 하드웨어 테스터기.
  2. 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서,
    테스트 회로의 온도를 검출하는 온도검출부;
    온도검출부에서 검출된 온도신호들에서, 연이은, 2개의 온도신호의 차를 온도 변이로 구하고, 기 설정된 시간구간 동안의 온도 변이들의 평균을 구하여, 구간 온도 변이량으로 하고, 구간 온도 변이량이 기설정된 온도 변이량 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부;
    테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;
    테스트 회로의 전압을 검출하여, 전압신호로서 연산처리부로 전송하는 전압검출부;
    테스트 회로의 전류를 검출하고, 검출된 테스트 회로의 전류의 크기에 비례하는 전압을, 테스트회로의 전류신호로서 연산처리부로 전송하는 전류검출부;를 포함하며,
    전류검출부는 전류 션트 모니터를 포함하여 이루어지되,
    전류 션트 모니터의 +입력단(VIN+)에, 테스트회로의 일단에 연결되는 제1단자(J1)가 장착되고, 전류 션트 모니터의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)이 연결되며, 전류 션트 모니터의 출력단(OUT)과 아날로그 접지(AGND) 사이에 제4저항(R4)이 연결되고,
    테스트회로의 다른 일단에 연결되는 제3단자(J3)와, 전류 션트 모니터의 -입력단(VIN-)의 사이에, 전류차단 제어부의 릴레이(RL1)가 장착되는 것을 특징으로 하는, 하드웨어 테스터기.
  3. 테스트 대상이 되는 회로인, 테스트 회로의 전류 또는 전압을 검출하는 하드웨어 테스터기에 있어서,
    테스트 회로의 전류를 검출하고, 검출된 테스트 회로의 전류의 크기에 비례하는 전압을, 전류신호로서 출력하는 전류검출부;
    전류검출부에서 검출된 전류신호들에서, 연이은, 2개의 전류신호의 차를 전류 변이로 구하고, 기 설정된 시간구간 동안의 전류 변이들의 평균을 구하여, 구간 전류 변이량으로 하고, 구간 전류 변이량이 기설정된 전류 변이량 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는, 연산처리부;
    테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를 구비하며, 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 상기 릴레이가 오프되어, 테스트 회로로 흐르는 전류를 차단하게 하는, 전류차단 제어부;를 포함하며,
    전류검출부는 전류 션트 모니터를 포함하여 이루어지되,
    전류 션트 모니터의 +입력단(VIN+)에, 테스트회로의 일단에 연결되는 제1단자(J1)가 장착되고, 전류 션트 모니터의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)이 연결되며, 전류 션트 모니터의 출력단(OUT)과 아날로그 접지(AGND) 사이에 제4저항(R4)이 연결되고,
    테스트회로의 다른 일단에 연결되는 제3단자(J3)와, 전류 션트 모니터의 -입력단(VIN-)의 사이에, 전류차단 제어부의 릴레이(RL1)이 장착되는 것을 특징으로 하는, 하드웨어 테스터기.
  4. 삭제
  5. 제1항 또는 제2항 중 어느 한 항에 있어서,
    연산처리부는, 전류검출부에서 검출된 전류신호가 기설정된 전류 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는 것을 특징으로 하는, 하드웨어 테스터기.
  6. 제1항 또는 제2항 중 어느 한 항에 있어서,
    연산처리부는, 전류검출부에서 검출된 전류신호들에서, 연이은, 2개의 전류신호의 차를 전류 변이로 구하고, 기 설정된 시간구간 동안의 전류 변이들의 평균을 구하여, 구간 전류 변이량으로 하고, 구간 전류 변이량이 기설정된 전류 변이량 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는 것을 특징으로 하는, 하드웨어 테스터기.
  7. 제3항에 있어서,
    테스트 회로의 전압을 검출하여, 전압신호로서 연산처리부로 전송하는 전압검출부;
    테스트 회로의 온도를 검출하여 온도신호로서 연산처리부로 전송하는 온도검출부;
    를 더 포함하여 이루어진 것을 특징으로 하는, 하드웨어 테스터기.
  8. 제7항에 있어서,
    연산처리부는, 온도검출부에서 검출된 온도신호가 기설정된 온도 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는 것을 특징으로 하는, 하드웨어 테스터기.
  9. 제8항에 있어서,
    연산처리부는 온도검출부에서 검출된 온도신호들에서, 연이은, 2개의 온도신호의 차를 온도 변이로 구하고, 기 설정된 시간구간 동안의 온도 변이들의 평균을 구하여, 구간 온도 변이량으로 하고, 구간 온도 변이량이 기설정된 온도 변이량 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는 것을 특징으로 하는, 하드웨어 테스터기.
  10. 제9항에 있어서,
    연산처리부는, 전류검출부에서 검출된 전류신호가 기설정된 전류 문턱치를 초과할 경우, 릴레이 오프 제어신호를 생성하는 것을 특징으로 하는, 하드웨어 테스터기.
  11. 제7항 내지 제9항 중 어느 한 항에 있어서,
    연산처리부로부터 수신된 함수발생신호에 따라, 테스트 회로의 입력단에 인가하기 위한 함수신호를 발생하는 함수발생부;
    를 더 포함하여 이루어진 것을 특징으로 하는, 하드웨어 테스터기.
  12. 삭제
  13. 제3항에 있어서,
    제1단자(J1)와 제2단자(J2)의 사이에 저항이 연결되며,
    제2단자(J2)는, 테스트회로의 전류를 검출시에, 테스트회로의 접지에 연결되는 것을 특징으로 하는, 하드웨어 테스터기.
  14. 제13항에 있어서,
    전류 션트 모니터의 +입력단(VIN+)과 -입력단(VIN-)의 사이에, 제5저항(R5)과 병렬로 제1캐패시터(C1)이 더 연결되는 것을 특징으로 하는, 하드웨어 테스터기.
  15. 제13항에 있어서
    전류차단 제어부에서, 릴레이(RL1)의 전자석 또는 코일의 일단은 전원단자와 연결되고, 릴레이(RL1)의 전자석 또는 코일의 다른 일단은 트랜지스터의 콜렉터단에 연결되며,
    트랜지스터의 베이스단으로, 연산처리부로부터의 릴레이 오프 제어신호가 입력되도록 이루어진 것을 특징으로 하는, 하드웨어 테스터기.
  16. 제15항에 있어서,
    전류검출부의 일측에, 차동증폭기를 포함하여 이루어진 전압검출부가, 장착되는 것을 특징으로 하는, 하드웨어 테스터기.
  17. 제16항에 있어서,
    제1단자(J1)와 제2단자(J2)의 사이에, 제3바라스터와 제4바라스터가 병렬로 연결되어 있는 것을 특징으로 하는, 하드웨어 테스터기.
  18. 제16항에 있어서,
    제3단자(J3)와 제2단자(J2)의 사이에, 제1바라스터와 제2바라스터가 병렬로 연결되어 있는 것을 특징으로 하는, 하드웨어 테스터기.
  19. 제11항에 있어서, 함수발생부는,
    파형 들을 생성하는 직접 디지탈 파형 합성기(DDS);
    직접 디지탈 파형 합성기(DDS)에서 생성된 파형중, 기설정된 파형을 출력하게 하는 멀티플렉서부;
    멀티플렉서부에서 선택된 파형을, 기설정된 크기로 증폭하는 함수신호 증폭부;
    를 포함하여 이루어진 것을 특징으로 하는, 하드웨어 테스터기.
  20. 삭제
  21. 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를, 연산처리부로부터 수신된 릴레이 제어신호에 따라, 제어하여, 테스트 회로를 보호하게 하는 전류차단 제어부를 포함하는 하드웨어 테스터기의 구동방법에 있어서,
    온도검출부가 테스트 회로에서 검출한 온도신호들을 연산처리부가 수신하고,
    수신된 온도신호들에서, 연이은, 2개의 온도신호의 차를 온도 변이로 구하고, 기 설정된 시간구간 동안의 온도 변이들의 평균을 구하여, 구간 온도 변이량으로 하고, 구간 온도 변이량이 기설정된 온도 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고,
    전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 온도변이량 문턱치 비교에 따른 제어단계를 포함하며,
    온도변이량 문턱치 비교에 따른 제어단계는,
    구간 온도 변이량이 기설정된 온도 변이량 문턱치보다 크지 않을 경우, 연산처리부는 기 설정된 미소 시간구간 동안의 온도 변이의 평균을 구하여, 미소구간 온도 변이량으로 하고, 미소구간 온도 변이량이 기설정된 온도 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고,
    전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는 것을 더 포함하는 것을 특징으로 하는, 하드웨어 테스터기의 구동방법.
  22. 삭제
  23. 테스트 회로로 전류가 유입 또는 유출되는 부분에 장착된 릴레이를, 연산처리부로부터 수신된 릴레이 제어신호에 따라, 제어하여, 테스트 회로를 보호하게 하는 전류차단 제어부를 포함하는 하드웨어 테스터기의 구동방법에 있어서,
    전류검출부가 테스트 회로에서 검출한 전류신호들을 연산처리부가 수신하고,
    수신된 전류신호들에서, 연이은, 2개의 전류신호의 차를 전류 변이로 구하고, 기 설정된 시간구간 동안의 전류 변이들의 평균을 구하여, 구간 전류 변이량으로 하고, 구간 전류 변이량이 기설정된 전류 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고,
    전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 전류변이량 문턱치 비교에 따른 제어단계를 포함하며,
    전류변이량 문턱치 비교에 따른 제어단계는,
    구간 전류 변이량이 기설정된 전류 변이량 문턱치보다 크지 않을 경우, 연산처리부는 기 설정된 미소 시간구간 동안의 전류 변이의 평균을 구하여, 미소구간 전류 변이량으로 하고, 미소구간 전류 변이량이 기설정된 전류 변이량 문턱치보다 클 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고,
    전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는 것을 더 포함하는 것을 특징으로 하는, 하드웨어 테스터기의 구동방법.
  24. 삭제
  25. 제21항 또는 제23항 중 어느 한 항에 있어서,
    전류검출부가 테스트 회로에서 검출한 전류신호를 연산처리부가 수신하고, 수신된 전류신호가 기설정된 전류 문턱치를 초과할 경우, 릴레이 제어신호로서, 릴레이 오프 제어신호를 생성하고,
    전류차단 제어부는 연산처리부로부터 수신된 릴레이 오프 제어신호에 따라, 릴레이를 오프시키는, 전류 문턱치의 비교에 따른 제어단계를 더 포함하는 것을 특징으로 하는, 하드웨어 테스터기의 구동방법.
KR1020170020897A 2017-02-16 2017-02-16 하드웨어 테스터기 KR101891802B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170020897A KR101891802B1 (ko) 2017-02-16 2017-02-16 하드웨어 테스터기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170020897A KR101891802B1 (ko) 2017-02-16 2017-02-16 하드웨어 테스터기

Publications (2)

Publication Number Publication Date
KR20180095150A KR20180095150A (ko) 2018-08-27
KR101891802B1 true KR101891802B1 (ko) 2018-08-31

Family

ID=63407593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020897A KR101891802B1 (ko) 2017-02-16 2017-02-16 하드웨어 테스터기

Country Status (1)

Country Link
KR (1) KR101891802B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128443B1 (ko) * 2018-11-29 2020-06-30 한국전력공사 릴레이 시험 장치
CN109870972A (zh) * 2018-12-25 2019-06-11 中国科学院合肥物质科学研究院 具有远程控制增益和自校准功能的多通道抗辐射放大系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095598B1 (ko) * 2011-08-22 2011-12-19 경일전기 주식회사 적외선 온도센서를 이용한 수배전반 접속부 열화진단시스템
KR101550657B1 (ko) * 2013-11-20 2015-09-08 가부시키가이샤다쓰미료키 부하 시험 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101095598B1 (ko) * 2011-08-22 2011-12-19 경일전기 주식회사 적외선 온도센서를 이용한 수배전반 접속부 열화진단시스템
KR101550657B1 (ko) * 2013-11-20 2015-09-08 가부시키가이샤다쓰미료키 부하 시험 장치

Also Published As

Publication number Publication date
KR20180095150A (ko) 2018-08-27

Similar Documents

Publication Publication Date Title
TWI535304B (zh) 揚聲器的磁力強度參數的偵測裝置及方法
US8508217B2 (en) Output circuit of charge mode sensor
US8604809B2 (en) Current sensor capacity measuring system
JP4103280B2 (ja) 力学量センサ装置
KR101891802B1 (ko) 하드웨어 테스터기
JP2010281673A (ja) 部分放電電圧計測システム及び部分放電電圧計測方法
JP2011091642A (ja) 過電流検出回路及び信号増幅装置
US6806766B2 (en) BTL amplifying system
CN114047378B (zh) 一种信号电压检测方法、系统、设备及服务器
CN111007389A (zh) 一种主板的测试装置
JP5348389B2 (ja) オシロスコープ
JP4980044B2 (ja) 抵抗計
JP3311464B2 (ja) 信号測定装置
JPH09238063A (ja) 検出スイッチ
US20200252034A1 (en) Analog based speaker thermal protection in class-d amplifiers
JPS6298229A (ja) 圧力検知装置
JP2008215897A (ja) 平均電流測定回路
KR101810504B1 (ko) 아날로그 신호 통합 처리 장치 및 그 방법
JP2001255948A (ja) コンパレータ基準電圧調整装置
JP3482975B2 (ja) ひずみ計測用増幅器
US20230280389A1 (en) Insulation monitoring device using triangular wave and method for controlling thereof
JP5171694B2 (ja) 状態検出装置
JP2020510824A (ja) 音波により周辺検知を実施するためのセンサを備えたセンサ装置
JP6945770B2 (ja) 誤差検出回路
JP6962889B2 (ja) 自己診断機能付き電圧測定装置、及び、電圧測定装置の自己診断方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant