KR101875251B1 - 디지털 출력 시스템 - Google Patents

디지털 출력 시스템 Download PDF

Info

Publication number
KR101875251B1
KR101875251B1 KR1020140009349A KR20140009349A KR101875251B1 KR 101875251 B1 KR101875251 B1 KR 101875251B1 KR 1020140009349 A KR1020140009349 A KR 1020140009349A KR 20140009349 A KR20140009349 A KR 20140009349A KR 101875251 B1 KR101875251 B1 KR 101875251B1
Authority
KR
South Korea
Prior art keywords
output
relay
operation unit
channel operation
channel
Prior art date
Application number
KR1020140009349A
Other languages
English (en)
Other versions
KR20150089133A (ko
Inventor
엄정규
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020140009349A priority Critical patent/KR101875251B1/ko
Publication of KR20150089133A publication Critical patent/KR20150089133A/ko
Application granted granted Critical
Publication of KR101875251B1 publication Critical patent/KR101875251B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H11/00—Apparatus or processes specially adapted for the manufacture of electric switches
    • H01H11/0006—Apparatus or processes specially adapted for the manufacture of electric switches for converting electric switches
    • H01H11/0012—Apparatus or processes specially adapted for the manufacture of electric switches for converting electric switches for converting normally open to normally closed switches and vice versa
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/18—Systems supporting electrical power generation, transmission or distribution using switches, relays or circuit breakers, e.g. intelligent electronic devices [IED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

디지털 출력 시스템이 개시된다. 본 발명의 시스템의 디지털 출력부는, 출력차단 상태를 지속적으로 유지하는 래치회로와, 연산부로부터 수신하는 장애신호에 따라 제어전원의 출력을 차단하는 차단계전기를 포함한다.

Description

디지털 출력 시스템{DIGITAL OUPPUT SYSTEM}
본 발명은 디지털 출력 시스템에 관한 것으로서, 보다 상세하게는 철도제어 시스템 등 안전관련 제어 시스템에서 사용되는 디지털 출력 시스템에 관한 것이다.
높은 안전도를 요구하는 시스템은 일반적으로 듀얼 채널 구조로 구성된다. 즉, 제1채널의 결과와 제2채널의 결과가 동일할 경우에만 최종 출력을 발생하여, 단일 채널에서 발생할 수 있는 오류의 발생 빈도를 현격하게 낮출 수 있다.
도 1은 종래의 듀얼 채널 구조의 디지털 출력 시스템을 설명하기 위한 것이다.
도면에 도시된 바와 같이, 종래의 듀얼 채널 구조에서는, 제1채널 연산부(CPU_A)(100)와 제2채널 연산부(CPU_B)(200)가 서로 출력할 내용을 먼저 비교하고, 일치하는 경우에 각각 출력신호A와 출력신호B를 발생하여 최종 디지털 출력을 발생시킨다.
디지털 출력은, 제어전원이 차단계전기A(110), 차단계전기B(210), 출력계전기B(220) 및 출력계전기A(120)를 거쳐 출력되도록 하며, 차단계전기B(210), 출력계전기B(220) 및 출력계전기A(120) 중 하나라도 연결이 끊어지면 최종 출력은 차단된다.
즉, CPU_A(100)와 CPU_B(200)는 출력할 값을 서로 비교하여 서로 다르면 출력신호A와 출력신호B를 출력하지 않으므로 최종출력은 차단된다. 또한, 출력신호A와 출력신호B가 출력될 경우에도, CPU_A(100)와 CPU_B(200)는 연산오류, 하드웨어 오류 등을 감지하여, 장애발생시에 각각 차단계전기A(110)와 차단계전기B(210)를 차단하여 최종 출력을 차단한다.
위와 같은 구조의 디지털 출력 시스템은, 단일 채널 시스템에 비해 안전도가 매우 크게 향상되지만, 만일 CPU_A 장애신호와 CPU_B 장애신호가 해제된다면 차단계전기A(110)와 차단계전기B(210)는 다시 차단이 해제되어, 잘못된 최종 출력이 발생할 수 있는 가능성을 있다.
이와 같은 가능성은 지속적으로 안전한 상태를 유지해야 하는 철도시스템 등의 안전 요구조건을 만족시키지 못하는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는, 디지털 출력을 발생하는 시스템에서, 안전한 출력상태를 지속적으로 유지하게 하여, 장애가 사라진 경우에도 시스템의 안전한 상태를 보장하는, 디지털 출력 시스템을 제공하는 것이다.
상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 일실시예의 디지털 출력 시스템은, 제어연산을 수행하는 연산부; 및 상기 연산부의 명령에 따라 디지털 출력을 수행하는 디지털 출력부를 포함하고, 상기 디지털 출력부는, 출력차단 상태를 지속적으로 유지하는 래치회로; 및 상기 연산부로부터 수신하는 장애신호에 따라 제어전원의 출력을 차단하는 차단계전기를 포함할 수 있다.
본 발명의 일실시예에서, 상기 래치회로는, 상기 장애신호가 제거되는 경우, 상기 차단계전기의 차단상태를 유지할 수 있다.
본 발명의 일실시예에서, 상기 래치회로는, 노멀오픈 접점 및 노멀클로즈 접점을 포함할 수 있다.
본 발명의 일실시예에서, 상기 래치회로는, 상기 연산부가 정상동작하는 경우 수신되는 상기 장애신호에 의해, 상기 노멀오픈 접점을 클로즈할 수 있다.
본 발명의 일실시예에서, 상기 래치회로는, 상기 연산부에 장애가 발생하는 경우 수신되는 상기 장애신호에 의해, 상기 노멀오픈 접점을 오픈할 수 있다.
본 발명의 일실시예에서, 상기 래치회로는, 상기 연산부에 장애가 복귀되어도, 상기 노멀클로즈 접점이 오픈되어, 상기 차단계전기에 전원투입이 차단될 수 있다.
상기와 같은 본 발명은, 장애가 발생하여 출력이 차단되는 안전측 장치에 있어서, 한번 차단된 출력은 장애가 제거되더라도 출력이 복귀되지 않고 지속적으로 차단된 상태를 유지함으로써, 안전측 유지등이 필요한 철도시스템 등을 구현하도록 하는 효과가 있다.
도 1은 종래의 듀얼 채널 구조의 디지털 출력 시스템을 설명하기 위한 것이다.
도 2는 본 발명의 일실시예에 따른 디지털 출력 시스템의 구성도이다.
도 3은 도 2의 래치회로의 상세 회로구성도이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 디지털 출력 시스템의 구성도이다.
도면에 도시된 바와 같이, 본 발명의 시스템은, 제1채널 연산부(CPU_A)(1), 제1채널 디지털 출력부(Digital Output(DO_A)(3), 제2채널 연산부(CPU_B)(2) 및 제2채널 디지털 출력부(DO_B)(4)를 포함할 수 있다.
또한 DO_A(3)는 래치회로A(31), 차단계전기A(32) 및 출력계전기A(33)를 포함할 수 있고, DO_B(4)는 래치회로B(41), 차단계전기B(42) 및 출력계전기B(43)를 포함할 수 있다.
CPU_A(1) 및 CPU_B(2)는 제어연산을 수행하고, DO_A(3) 및 DO_B(4)는 CPU_A(1) 및 CPU_B(2)의 명령에 따라 디지털 출력을 수행할 수 있다. DO_A(3) 및 DO_B(4)의 래치회로A(31) 및 래치회로B(41)는 DO_A(3) 및 DO_B(4)의 출력차단 상태를 지속적으로 유지할 수 있다.
즉, 래치회로A(31) 및 래치회로B(41)는 CPU_A(1) 및 CPU_B(2)에서 장애 발생신호(CPU_A 장애신호 및 CPU_B 장애신호)가 출력되면 차단계전기A(32) 및 차단계전기B(42)를 차단하며, CPU_A(1) 또는 CPU_B(2)로부터 장애 발생신호(CPU_A 장애신호 또는 CPU_B 장애신호)가 제거되어도 차단상태를 유지하여 차단계전기A(32) 및 차단계전기B(42)를 지속적으로 차단할 수 있다.
도 3은 도 2의 래치회로의 상세 회로구성도로서, 래치회로A(31)의 구성을 나타내었으나, 래치회로B(41)의 구성 역시 동일하다 할 것이다.
도면에 도시된 바와 같이, 본 발명의 일실시예의 래치회로A(31)는, 노멀오픈 접점(L_A(NO))과 노멀클로즈 접점(LX_A(NC))을 포함하여 구성된다.
초기 전원이 투입되면 CPU_A 장애신호는 로우(Low)이므로 차단계전기A(32)에는 동작전원이 투입되지 않는다. 이때 CPU_A 장애신호는 정상시 하이(High)이고, 장애시 로우(Low)이다.
CPU_A(1)가 정상동작을 시작하여 CPU_A 장애신호가 하이(High)가 되면, 차단계전기A(32)에 동작전원이 투입되어 L_A(NO)가 클로즈(CLOSE)된다.
CPU_A(1)에 장애가 없으면, CPU_A 장애신호는 하이를 유지하여 차단계전기A(32)를 여자시킨다. 그에 따라 L_A(NO)는 클로즈(CLOSE) 상태를 유지하여 차단계전기A(32)로의 신호는 차단되지 않는다.
다시, CPU_A(1)에 장애가 발생하여 CPU_A 장애신호가 로우로 변경되면, L_A(NO) 접점이 오픈(OPEN)되어 차단계전기A(32)로의 전원 공급이 차단된다. 이에 따라 L_A(NO)는 오픈(OPEN) 상태가 되며 차단계전기A(32)로의 신호가 차단되어 최종 출력은 차단될 수 있다.
이후로는, CPU_A 장애신호가 하이(High)로 복귀되어도 차단계전기A(32)는 지속적으로 여자되어 LX_A(NC)는 오픈(OPEN)되어 있으므로, 차단계전기A(32)에 다시 전원이 투입되지 않는 것이다.
이와 같이 본 발명에 의한 방법에 의하면 장애발생 후 장애가 복귀되어도 차단된 출력은 차단이 해제되지 않고 지속적으로 차단이 유지될 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
1, 2: CPU 3, 4: DO
31, 41: 래치회로 32, 42: 차단계전기
33, 43: 출력계전기

Claims (6)

  1. 연산오류와 하드웨어 오류를 감지하기 위하여 제 1 채널 연산부와 제 2 채널 연산부가 출력신호를 서로 비교하고, 두 출력신호가 일치하면 각각 제 1 출력신호와 제 2 출력신호를 발생하는 철도시스템의 디지털 출력시스템에 있어서,
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치하지 않을 때 제 1 채널 연산부에서 발생되는 제 1 장애신호를 래치시키는 제 1 래치;
    상기 제 1 래치의 출력에 의해서 동작하는 제 1 차단계전기;
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치할 때 상기 제 1 채널 연산부에서 발생되는 제 1 출력신호에 의해서 동작하는 제 1 출력계전기;
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치하지 않을때 상기 제 2 채널 연산부에서 발생되는 제 2 장애신호를 래치시키는 제 2 래치;
    상기 제 2 래치의 출력에 의해서 동작하는 제 2 차단계전기; 및
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치할 때 상기 제 2 채널 연산부에서 발생되는 제 2 출력신호에 의해서 동작하는 데 2 출력계전기를 포함하고,
    상기 제 1 차단계전기로 입력된 제어전원이, 제 2 차단계전기와 제 2 출력계전기를 거쳐서 제 1 출력계전기로 출력되도록 하고,
    상기 제 1 차단계전기, 제 2 차단계전기, 제 2 출력계전기, 제 1 출력계전기 중 하나라도 연결이 끊기면 최종 출력이 차단되는 디지털 출력 시스템.
  2. 청구항 1에 있어서,
    상기 제 1 래치 및 제 2 래치는,
    상기 제 1 채널 연산부 또는 제 2 채널 연산부로부터 제 1 장애신호 또는 제 2 장애신호가 제거되어도 제 1 차단계전기와 제 2 차단계전기를 차단상태로 유지하는 디지털 출력 시스템.
  3. 연산오류와 하드웨어 오류를 감지하기 위하여 제 1 채널 연산부와 제 2 채널 연산부가 출력신호를 서로 비교하고, 두 출력신호가 일치하면 각각 제 1 출력신호와 제 2 출력신호를 발생하는 철도시스템의 디지털 출력시스템에 있어서,
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치하지 않을 때 제 1 채널 연산부에서 발생되는 제 1 장애신호를 래치시키는 제 1 래치;
    제어전원과 상기 제 1 래치의 출력을 입력하는 제 1 차단계전기;
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치하지 않을때 상기 제 2 채널 연산부에서 발생되는 제 2 장애신호를 래치시키는 제 2 래치;
    상기 제 2 래치의 출력과 상기 제 1 차단계전기의 출력을 입력하는 제 2 차단계전기;
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치할 때 상기 제 2 채널 연산부에서 발생되는 제 2 출력신호와 상기 제 2 차단계전기의 출력신호를 입력하는 제 2 출력계전기; 및
    상기 제 1 채널 연산부와 제 2 채널 연산부의 두 출력신호가 일치할 때 상기 제 1 채널 연산부에서 발생되는 제 1 출력신호와 상기 제 2 출력계전기의 출력신호를 입력하고 최종출력신호를 출력하는 제 1 출력계전기를 포함하고,
    상기 제 1 차단계전기로 입력된 제어전원이, 제 2 차단계전기와 제 2 출력계전기를 거쳐서 제 1 출력계전기로 출력되도록 하고,
    상기 제 1 차단계전기, 제 2 차단계전기, 제 2 출력계전기, 제 1 출력계전기 중 하나라도 연결이 끊기면 최종 출력이 차단되는 디지털 출력 시스템.
  4. 삭제
  5. 삭제
  6. 삭제
KR1020140009349A 2014-01-27 2014-01-27 디지털 출력 시스템 KR101875251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140009349A KR101875251B1 (ko) 2014-01-27 2014-01-27 디지털 출력 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009349A KR101875251B1 (ko) 2014-01-27 2014-01-27 디지털 출력 시스템

Publications (2)

Publication Number Publication Date
KR20150089133A KR20150089133A (ko) 2015-08-05
KR101875251B1 true KR101875251B1 (ko) 2018-07-05

Family

ID=53885647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009349A KR101875251B1 (ko) 2014-01-27 2014-01-27 디지털 출력 시스템

Country Status (1)

Country Link
KR (1) KR101875251B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010421A (ko) * 2000-07-27 2002-02-04 김영관 디지탈 차단기기
KR100459208B1 (ko) * 1998-02-26 2005-01-31 엘지산전 주식회사 디지털 출력보드의 릴레이 동작상태 귀환회로
KR100540451B1 (ko) * 2004-10-29 2006-01-11 한국전력공사 아날로그 백업 디지털 여자시스템
KR20090011460A (ko) * 2007-07-26 2009-02-02 한국항공우주연구원 기폭충격에 강인한 발사체용 래치형 릴레이 구동회로
JP2011188699A (ja) * 2010-03-11 2011-09-22 Nissin Electric Co Ltd 接点出力回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100459208B1 (ko) * 1998-02-26 2005-01-31 엘지산전 주식회사 디지털 출력보드의 릴레이 동작상태 귀환회로
KR20020010421A (ko) * 2000-07-27 2002-02-04 김영관 디지탈 차단기기
KR100540451B1 (ko) * 2004-10-29 2006-01-11 한국전력공사 아날로그 백업 디지털 여자시스템
KR20090011460A (ko) * 2007-07-26 2009-02-02 한국항공우주연구원 기폭충격에 강인한 발사체용 래치형 릴레이 구동회로
JP2011188699A (ja) * 2010-03-11 2011-09-22 Nissin Electric Co Ltd 接点出力回路

Also Published As

Publication number Publication date
KR20150089133A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
JP7132765B2 (ja) 冗長システムにおける多重故障のための故障検出
US10229036B2 (en) Software update of non-critical components in dual safety-critical distributed systems
US11225867B2 (en) Breaker auto-synchronizer
Babeshko et al. Applying F (I) MEA-technique for SCADA-based industrial control systems dependability assessment and ensuring
US10317885B2 (en) Safety circuit, back-up safety circuit and industrial robot safety control system
WO2014125606A1 (ja) 制御装置
US10645112B2 (en) Method and device for processing and transmitting data within a functionally secure, electrical, electronic and/or programmable electronic system
KR101875251B1 (ko) 디지털 출력 시스템
KR101764680B1 (ko) 이중화 제어 시스템
KR101462408B1 (ko) 자동 계통 병입 장치 및 그 제어방법
US20200065175A1 (en) Rate based fault restart scheme
US10965226B2 (en) Power conversion apparatus and power conversion system
KR101831398B1 (ko) 다양성보호계통시스템
US11687428B2 (en) Glitch suppression apparatus and method
CN111124418B (zh) 一种基于vcp冗余代码的通信数据超时判断方法
Chhokra et al. Diagnostics and prognostics using temporal causal models for cyber physical energy systems
JP7140020B2 (ja) 出力制御装置
JP2017192105A (ja) 冗長化処理装置、および、異常判定方法
JP2008017406A (ja) リレー駆動制御装置
JP6099187B2 (ja) バス同期２重系のコンピュータシステム
EP4195436A1 (en) Solid state power controllers
US12019526B2 (en) Lock-stepping asynchronous logic
FI129898B (en) Security arrangements for automation systems
US11169892B1 (en) Detecting and reporting random reset faults for functional safety and other high reliability applications
JP5495182B2 (ja) 接点出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right