KR101847765B1 - 박막소자 및 이의 구동방법 - Google Patents

박막소자 및 이의 구동방법 Download PDF

Info

Publication number
KR101847765B1
KR101847765B1 KR1020170007001A KR20170007001A KR101847765B1 KR 101847765 B1 KR101847765 B1 KR 101847765B1 KR 1020170007001 A KR1020170007001 A KR 1020170007001A KR 20170007001 A KR20170007001 A KR 20170007001A KR 101847765 B1 KR101847765 B1 KR 101847765B1
Authority
KR
South Korea
Prior art keywords
electrode
oxide
oxide semiconductor
semiconductor layer
thin film
Prior art date
Application number
KR1020170007001A
Other languages
English (en)
Inventor
김연상
이진원
박준우
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020170007001A priority Critical patent/KR101847765B1/ko
Application granted granted Critical
Publication of KR101847765B1 publication Critical patent/KR101847765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 박막소자는 제1전극과 제2전극 사이에 절연체층과 산화물반도체층이 교번하여 개재되고, 상기 제1전극과 제2전극은 절연체층과 맞닿아 있으며, 상기 제1전극과 제2전극 사이에 전기장이 형성되면, 상기 제1전극 또는 제2전극에서 주입된 전자가 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하면서 이동하여 전류가 흐르고, 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하는 전류의 이동방향은, 상기 제1전극에 인가되는 제1전압과 상기 제2전극에 인가되는 제2전압의 상대적 크기에 의하여 제1전극에서 제2전극 방향 또는 제2전극에서 제1전극 방향으로 결정되고, 상기 산화물반도체층에 제3전극이 형성되어 소정이 전압이 인가됨에 따라, 상기 제1전극과 제2전극 사이에서 수직으로 이동하던 전자의 적어도 일부가 상기 제3전극 방향으로 인출되는 것을 특징으로 한다.

Description

박막소자 및 이의 구동방법{Thin film device and driving method using the same}
본 발명은 박막소자 및 이의 구동방법에 관한 것으로서, 보다 상세하게는 게이트 전극에 전압을 인가하여 소스와 드레인 간의 전류 흐름을 제어하는 박막소자 및 이의 구동방법에 관한 것이다.
박막소자란 증착 기술과 패터닝 기술을 이용하여 기판 상에 구현된 전자소자를 말한다. 박막소자는 주로 반도체 물질을 이용하여 P 타입 반도체와 N 타입 반도체를 접합하여 일 방향으로만 전류가 흐르는 다이오드를 구현하거나, 소스전극과 드레인 전극 사이에 불순물 도핑을 하여 채널을 형성한 후에 게이트 전압의 인가 여부에 따라 소스와 드레인간의 전류를 제어하는 트랜지스터를 구현하는 방식으로 기능한다.
박막소자에 이용되는 반도체 물질은 주로 실리콘이 이용되었으나, 최근에는 산화물반도체와 같은 물질을 이용한 다양한 형태의 박막소자들이 개발되고 있다. 차세대 반도체 분야에서 산화물 박막 트랜지스터(thin film transistor, TFT)는 가장 뜨겁게 성장하고 있는 산업 분야인데, 특히 투명 디스플레이나 플렉시블 디스플레이, 3D-디스플레이와 같은 차세대 디스플레이의 TFT로서 많은 주목을 받고 있다. 산화물반도체는 비정질이지만 높은 이동도를 가지고 있으며, 밴드갭이 커서 투명을 특성을 가지고 있고, 그 중 징크 옥사이드(ZnO) 기반 반도체박막 트랜지스터는 비정질 실리콘에 비해 높은 이동도를 가지며, 투명도, 소자안정성이 우수해 차세대 소자로써 각광을 받고 있다. 넓은 광학적 밴드갭(>3.5 eV)을 가지고 있는 ZnO 기반 산화물은 높은 투과율을 가지고 있어 투명 디스플레이에 적용이 가능하며 이러한 특징들로 인해 IGZO, IZO, SIZO, HIZO와 같은 투명 산화물반도체가 TFT의 채널물질로써 많이 거론되고 있다.
금속 산화물을 이용한 박막소자 중 다이오드는 P-N 접합 다이오드, 금속-절연층-금속 다이오드 등이 있다. 이 중 P-N 접합 다이오드에는 징크 옥사이드, 인듐 갈륨 징크 옥사이드와 같은 반도체 산화물이 이용되기도 하지만 비정질층의 페르미 준위를 조절하는 것이 어려워 소자의 전기적 특성을 제어하는 것이 어려운 문제점을 가지고 있다.
금속 산화물을 이용한 박막소자에 관한 선행문헌으로는 한국등록특허 제1665863호가 있다. 상기 선행문헌은 절연체 물질을 포함하는 절연체층 및 상기 절연체층 상에 위치하고, n형 ZnO 계열 산화물 반도체를 포함하는 산화물 반도체층을 포함하며, 상기 절연체층과 상기 산화물 반도체층 사이에서 정류특성을 가지고, 상기 절연체층과 상기 산화물 반도체층의 두께비는 1:1 내지 1:6인 것을 특징으로 하는 정류 다이오드를 개시하고 있다. 그러나 상기 선행문헌에 개시된 다이오드는 금속-절연층-금속 다이오드는 절연층으로 전자가 통과하기 위해서 터널링 현상을 이용하기 때문에 절연층의 두께를 10nm 이내로 관리하여야 하므로 공정의 안정성 측면에서 어려움이 있다.
본 발명이 해결하고자 하는 첫 번째 과제는 전극 사이에 개재된 절연체의 두께를 10nm 이상으로 관리하면서도 전자가 절연체를 통과할 수 있도록 하여 공정 안정성이 높고, 드레인 전극을 다수개로 형성하여 다채널 구동이 가능한 박막소자를 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 상기 박막소자를 이용한 구동방법을 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 해결하기 위하여, 제1전극과 제2전극 사이에 절연체층과 산화물반도체층이 교번하여 개재되고, 상기 제1전극과 제2전극은 절연체층과 맞닿아 있으며, 상기 제1전극과 제2전극 사이에 전기장이 형성되면 상기 제1전극 또는 제2전극에서 주입된 전자가 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하면서 이동하여 전류가 흐르고, 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하는 전류의 이동방향은, 상기 제1전극에 인가되는 제1전압과 상기 제2전극에 인가되는 제2전압의 상대적 크기에 의하여 제1전극에서 제2전극 방향 또는 제2전극에서 제1전극 방향으로 결정되고, 상기 산화물반도체층에 제3전극이 형성되어 소정이 전압이 인가됨에 따라 상기 제1전극과 제2전극 사이에서 수직으로 이동하던 전자의 적어도 일부가 상기 제3전극 방향으로 인출되는 것을 특징으로 하는 박막소자를 제공한다.
본 발명의 일 구현예에 따르면, 상기 제1전극과 제2전극 사이에 개재된 산화물반도체층은 복수개일 수 있다.
본 발명의 다른 구현예에 따르면, 상기 복수개의 산화물반도체층 중 적어도 하나는 다른 산화물반도체층과 서로 다른 물질로 이루어질 수 있다.
본 발명의 또 다른 구현 예에 따르면, 상기 서로 다른 물질로 이루어진 산화물반도체층은 징크 옥사이드(ZnO), 인듐 갈륨 징크 옥사이드(Indium Gallium Zinc Oxide), 징크 틴 옥사이드(Zinc Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 실리콘 인듐 징크 옥사이드(Silicon Indium Zinc Oxide), 하프늄 인듐 징크 옥사이드(Hafnium Indium Zinc Oxide), 인듐 옥사이드(Indium Oxide), 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 틴 옥사이드(Indium Zinc Tin Oxide), 알루미늄 징크 옥사이드(Aluminum Zinc Oxide), 갈륨 징크 옥사이드(Gallium Zinc Oxide), 리튬 징크 옥사이드(Lithium Zinc Oxide), 타이타늄 옥사이드(Titanium Oxide)로 구성된 군에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 구현예에 따르면, 상기 절연체층은 실리콘 옥사이드(SiO2), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 탄탈륨 옥사이드(Ta2O5), 실리콘 나이트라이드(SixNy), 실리콘 옥사이드 나이트라이드(SiOxNy), 이트륨 옥사이드(Y2O3), 마크네슘 옥사이드(MgxOy), 타이타늄 옥사이드(TixOy), 저머늄 옥사이드(GexOy)로 구성된 군에서 선택된 적어도 하나를 포함할 수 있다.
본 발명의 또 다른 구현 예에 따르면, 상기 제1전극과 제3전극이 각각 소스전극과 드레인전극으로 구동되고, 상기 제2전극이 게이트전극으로 구동되어, 스위칭 소자로 기능할 수 있다.
본 발명의 또 다른 구현예에 따르면, 상기 드레인전극에 연결되는 복수개의 산화물반도체층 중 적어도 하나는 다른 산화물반도체층과 서로 다른 전자 이동도를 가지는 물질로 이루어질 수 있다.
삭제
삭제
본 발명의 박막소자는 아래의 효과를 가진다.
1. 전극 사이에 개재되는 절연체층과 산화물반도체층의 적층 순서 및 구성에 따라 전극간의 전류 흐름을 양방향 또는 단방향으로 조절할 수 있다.
2. 제1전극과 제2전극 사이에 흐르는 전류는 절연체층과 산화물반도체층을 두께 방향으로 통과하여 흐르므로 수직구조의 전자 흐름을 제어하는 박막소자가 구현될 수 있다.
3. 산화물반도체층과 전극의 계면 및 산화물반도체층과 절연체층의 계면에서의 에너지 준위를 조절하여 절연체층의 두께가 10nm를 초과하는 경우에도 전자가 절연체층을 통과하여 전류가 흐를 수 있고, 따라서 절연체층의 두께 조절에 관한 공정 안정성이 높다.
4. 제1전극과 제2전극 사이에 개재된 산화물반도체층에 제3전극을 형성하여 제1전극 또는 제2전극의 전압 인가 여부에 따라 제3전극 방향으로의 전류 흐름을 제어할 수 있는 스위칭 소자를 구현할 수 있다.
5. 제1전극과 제2전극 사이에 복수개의 산화물반도체층을 형성하여 복수개의 드레인이 구비된 다중 채널 스위칭 소자를 구현할 수 있고, 복수개의 산화물반도체층의 물질을 상이하게 선택하여 각각의 드레인으로 인출되는 전류의 양을 서로 다르게 제어할 수 있다.
도 1과 도 2는 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다.
도 3은 도 1과 도2에 도시된 박막소자의 전압-전류 거동을 나타낸 것이다.
도 4는 산화물 반도체의 종류에 따라 변화되는 박막소자의 동작 거동과 모빌러티를 나타낸 것이다.
도 5는 산화물 반도체의 종류에 따른 박막소자의 동작 거동을 나타낸 것이다.
도 6은 박막소자의 전극물질의 변화에 따른 전압-전류 거동을 나타낸 것이다.
도 7과 도 8은 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다.
도 9는 도 7과 도 8에 도시된 박막소자의 전압-전류 거동을 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다.
도 11는 도 10에 도시된 박막소자의 게이트전압-드레인 전류 거동을 나타낸 것이다.
도 12와 도 13은 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다.
도 14는 도 12와 도 13에 도시된 박막소자의 스위칭 거동을 나타낸 것이다.
도 15는 산화물 반도체층에 펄스파가 인가되는 경우에 각 산화물 반도체층에서 출력되는 전류의 거동을 나타낸 것이다.
본 발명의 박막소자는 제1전극과 제2전극 사이에 절연체층과 산화물반도체층이 교번하여 개재되고, 상기 제1전극과 제2전극은 절연체층과 맞닿아 있으며, 상기 제1전극과 제2전극 사이에 전기장이 형성되면, 상기 제1전극 또는 제2전극에서 주입된 전자가 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하면서 이동하여 전류가 흐르고, 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하는 전류의 이동방향은, 상기 제1전극에 인가되는 제1전압과 상기 제2전극에 인가되는 제2전압의 상대적 크기에 의하여 제1전극에서 제2전극 방향 또는 제2전극에서 제1전극 방향으로 결정되고, 상기 산화물반도체층에 제3전극이 형성되어 소정이 전압이 인가됨에 따라, 상기 제1전극과 제2전극 사이에서 수직으로 이동하던 전자의 적어도 일부가 상기 제3전극 방향으로 인출되는 것을 특징으로 한다.
최근에, 새로운 금속 산화물을 사용하는 다양한 장치가 포스트-실리콘 전자 장치의 중요한 후보자로 개발되고 있다. 금속 산화물 박막은 주로 높은 전자 수송을 위한 활성층으로 채택되어 왔지만, 실리콘 옥사이드(SiO2), 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3)와 같은 대부분의 절연막은 낮은 전자 친화도(electron affinity로 인해 오랫동안 전기 절연층으로만 여겨져 왔다. 절연체 / 반도체 및 절연체 / 금속의 계면에 형성된 매우 높은 에너지 장벽은 절연체 막을 통한 전자 전달을 막는 주요한 원인이 되었다. 따라서, 금속 및 산화물 반도체 막 사이에 위치하는 종래의 절연체는 다양한 금속 / 절연체 / 산화물 반도체 구조에서의 누설 전류를 차단한다. 대조적으로, 본 발명에서는 이전에 절연체와 산화물 반도체 박막 사이의 계면에서의 비전통적인 수직 전류 현상을 발견하였다. 탐구된 금속 / 절연체 / 산화물 반도체 / 금속 박막 구조에서, 전자는 절연체 / 산화물 반도체 이종 접합부를 단방향으로 통과하며, 이는 절연체와 산화물 반도체의 계면에서의 에너지 장벽이 거의 무시할 수 있음을 의미하며, 이종 접합은 오믹 접촉과 유사한 접촉을 형성한다.
본 발명에서는 금속 / 절연체 / 산화물 반도체 / 금속 박막 구조에서 수직 전류가 단방향 및 양방향 흐름의 방향 특성을 가지고 있다는 것을 제시하였다. 수직 전류의 단방향 및 양방향 특성은 산화물 반도체 및 절연체의 접합 방향에 의해 제어되는데, 단일 절연체 / 산화물 반도체 접합 소자에서 수직 전류 흐름은 단방향이지만, 연속적으로 접합된 소자에서는 전류가 양방향으로 흐른다. 하부 전극 / SiO2/IGZO/상부 전극 장치는 106 이상의 높은 정류 비를 갖는 단방향 전류를 나타내지만, 하부 전극 / 하부 SiO2/IGZO/상부 SiO2/상부 전극은 범위 내에서 1 Am-2이상의 양방향 전류 흐름을 나타낸다. 또한, 절연체 / 산화물 반도체 / 절연체 다층 박막을 통해 전송되는 양방향 수직 전자가 산화물 박막 디바이스의 새로운 수직 전자 소스로서의 역할을 한다는 것을 제시하였다. 본 발명에서는 수직 전자 전달의 방향 특성을 이용함으로써, 105의 높은 온-오프 비를 갖는 수직으로 적층된 다중 채널 스위칭 장치를 개발하였고, 이러한 결과는 전통적인 절연막이 고유의 절연 특성을 갖는 안정적인 전자 수송 층이 될 수 있으며 기존의 산화물 다층 박막 구조는 새로운 수직 스위칭 소자로 거대한 가능성을 가지고 있음을 밝혀내었다.
이하에서 도면을 이용하여 본 발명을 보다 상세한 설명한다.
도 1과 도 2는 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다. 도1과 도 2를 참조하면, 박막소자(100)는 금속 또는 고농도로 도핑된 실리콘으로 이루어진 제1전극(101), 상기 제1전극(101) 위에 적층되어 형성된 제1절연체층(102), 상기 제1절연체층(102)층 위에 적층되어 형성된 산화물반도체층(103), 상기 산화물반도체층(103) 위에 적층되어 형성된 제2절연체층(104) 및 상기 제2절연체층(104) 위에 형성된 제2전극(105)로 이루어진다. 제1전극(101)과 제2전극(105)은 전압을 인가하기 위한 단자 역할을 하고, 산화물반도체층(103)에도 전압을 인가할 수 있는 전극(도면부호 미표시)을 형성한다. 산화물반도체층에 결합된 전극은 산화물반도체층과 오믹 접촉을 하여야 한다. 전극은 금속 또는 전도성이 높은 고농도 도핑 반도체로 이루어질 수 있고, 스퍼터링, 화학기상증착, 전자빔 증착법 등의 방법으로 형성할 수 있다. 절연체층은 실리콘 옥사이드(SiO2), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2) 등을 포함할 수 있고, 다층으로 구성될 수도 있으며, 그 외에도 일반적으로 절연체로 분류되는 밴드갭 크기를 가지는 물질들이 될 수 있다. 절연체층은 5 내지 1000nm의 두께를 가질 수 있고, 바람직하게는 10 내지 800nm 더욱 바람직하게는 30 내지 500nm의 두께를 가질 수 있다. 산화물반도체층은 징크 옥사이드(ZnO), 인듐 갈륨 징크 옥사이드(Indium Gallium Zinc Oxide), 징크 틴 옥사이드(zinc tin oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 실리콘 인듐 징크 옥사이드(silicon indium zinc oxide), 하프늄 인듐 징크 옥사이드(hafnium indium zinc oxide) 등을 포함할 수 있고, 다층으로 구성될 수도 있다. 산화물반도체층도 상기에서 언급된 것들 이외에도 반도체로 분류될 수 있는 밴드갭 크기를 가지는 물질이라면 본 발명의 박막소자에 이용될 수 있다(문제가 되면 삭제 보정이 가능하기에 그대로 두었습니다). 산화물반도체층은 3 내지 1000nm의 두께를 가질 수 있고, 바람직하게는 5 내지 500nm 더욱 바람직하게는 5 내지 300nm의 두께를 가질 수 있다.
도 1과 도2에 도시된 박막소자의 구동 특성을 살펴보면 다음과 같다. 도 2의 (가)를 참조하면, 산화물반도체층(103) 위에 형성된 전극과 제2전극 사이에 전압을 인가한다. 구동 특성은 도 3의 (나)에 나타내었는데, 산화물반도체층에 결합된 전극에 양전압이 인가되면 전류가 흐르지 않는 상태가 되고, 산화물반도체층에 결합된 전극에 음전압이 인가되면 전류가 흐르는 상태가 되어 다이오드로 작동할 수 있다. 도 2의 (나)를 참조하면, 산화물반도체층(103) 위에 형성된 전극과 제1전극 사이에 전압을 인가한다. 구동 특성은 도 3의 (가)에 나타내었는데, 산화물반도체층에 결합된 전극에 양전압이 인가되면 전류가 흐르지 않는 상태가 되고, 산화물반도체층에 결합된 전극에 음전압이 인가되면 전류가 흐르는 상태가 되어 다이오드로 작동할 수 있다. 이때 특이한 점은 절연체층의 두께가 10nm를 초과하는 경우에도 일방향으로 전류가 흐른다는 것인데, 일반적으로 절연체층에서의 전자 이동은 10nm 이하의 두께에서 터널링에 의하여 전자가 이동하는 것 외에는 알려진 메커니즘이 없다. 본 발명의 박막소자에서 절연체층의 두께가 10nm 초과 수백 nm가 되는 경우에도 전류가 흐르는 메커니즘은 산화물반도체층에 접한 전극에서 전자가 오믹 접촉층을 통하여 산화물반도체층으로 이동하고, 상기 이동된 전자가 절연체층의 컨덕션 밴드를 따라 이동하는 것으로 생각된다. 이와 반대로 산화물반도체층에 양전압이 인가된 경우에는 전극과 절연체 사이의 에너지 장벽이 높아서 전자가 절연체층으로 이동할 수 없는 것으로 생각된다. 이러한 의미에서 본 발명에서 절연체층은 전자 이동층(electron transfer oxide, ETO)이라는 용어로 지칭하고, 산화물반도체층은 전자 주입층(electron injection oxide, EIO)이라는 용어로 지칭하기도 하였다. 도 2의 (다)와 같이 제1전극과 제2전극에 전압이 인가되는 경우에는 도 5에 도시된 바와 같이 양방향으로 전류가 흐를 수 있다. 즉 전극/산화물반도체층/절연체층/전극의 구조로 이루어진 박막소자는 일방향으로 전류를 흘리는 특성을 가지고, 전극/절연체층/산화물반도체층/절연체층/전극의 구조를 가지는 박막소자는 양방향으로 전류를 흘리는 특성을 가진다. 도 3에 나타낸 전류-전압 특성에서 산화물반도체층의 물질이 변화되면, 전류의 양도 변화되는데, IGZO, ZTO, ZnO의 순서로 전류의 양이 감소하고, 이는 산화물반도체층의 전자 이동도가 높은 물질일수록 일방향 전류의 값이 비례하여 증가한다는 것을 나타낸다. 산화물반도체의 전자 이동도에 관한 실험 결과는 도 4에 나타내었다.
도 5의 (가), (나), (다)에서는 산화물반도체층의 물질이 각각 ZnO, ZTO, IGZO인 경우에 대한 전류-전압 특성을 나타내었다. 산화물반도체층이 ZnO, ZTO, IGZO인 경우 모두에서 양방향 소자와 단방향 소자의 특성이 유지되었고, 전류의 크기는 전자 이동도가 높은 순서에 따라 커지는 것으로 나타났다. 도 5에서 상부 접촉 MEEM(top-contact MEEM)은 상부전극/절연체층/산화물반도체층/전극의 구조를 나타낸 것이고, 하부 접촉 MEEM(bottom-contact MEEM)은 하부전극/절연체층/산화물반도체층/전극의 구조를 나타낸 것이고, MEEEM은 상부전극/절연체층/산화물반도체층/절연체층/하부전극의 구조를 나타낸 것이다. 도 6의 (가)는 산화물반도체층의 물질로 ZnO가 사용딘 경우에 전압-전류 밀도를 측정하여 공간 전하 제한 전류 (Space Charge Limited Current, SCLC) 특성을 보이는 것을 나타낸 것이고, 도 6의 (나)는 전극으로 알루미늄, 은이 이용된 경우에 전압-전류 밀도 측정을 하여 일함수 의존성을 살펴본 결과를 나타낸 것이다.
도 7과 도 8은 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다. 도 7을 참조하면, 박막소자는 하부에서 상부로 가면서 제1전극, 제1절연체층, 제1산화물반도체층, 제2절연체층, 제2산화물반도체층, 제3절열체층, 제3산화물반도체층, 제4절연체층, 제2전극이 형성되어 있고, 각각의 절연체층과 산화물반도체층에 별도의 전극을 형성하였다. 도 8의 (가)에 도시된 박막소자(200)는 하부에서 상부로 가면서 제1전극(201), 제1절연체층(202a), 제1산화물반도체층(203a), 제2절연체층(202b), 제2산화물반도체층(203b), 제3절열체층(202c), 제2전극(205)이 형성되어 있고, 제1전극과 제2전극 사이에 전압을 인가하였다. 도 8의 (나)에 도시된 박막소자(200)는 제1전극(201), 제1절연체층(202a), 제1산화물반도체층(203a), 제2절연체층(202b), 제2산화물반도체층(203b), 제3절열체층(202c), 제3산화물반도체층(203c), 제4절연체층(202d), 제2전극(205)이 형성되어 있고, 제1전극과 제2전극 사이에 전압을 인가하였다. 즉, 도 7과 도 8에 도시된 박막소자는 한 쌍의 전극 사이에 절연체층과 산화물반도체층이 교번하여 적층되고, 전극은 절연체층과 접촉되도록 한 구조이고, 전극 사이에 전압을 인가하여 구동한다. 도 9를 참조하면, 절연체층과 산화물반도체층의 개수와 무관하게 전극/절연체층/산화물반도체층/절연체층/전극의 구조에서는 양방향으로 전류가 흐르고, 전극/절연체층/산화물반도체층/전극의 구조에서는 일방향 전류가 흐른다는 것을 확인할 수 있다.
도 10은 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다. 도 10을 참조하면, 하부에서 상부로 가면서 제1전극, 제1절연체층, 산화물반도체층, 제2절연체층, 제2전극이 순차적으로 형성되어 있고, 산화물반도체층의 상부에 2개의 전극이 이격되어 형성되어 있다. 이때, 산화물반도체층의 상부에 형성된 2개의 전극 중 어느 하나와 제2전극을 접지시키고, 제1전극에 양전압을 인가한 상태에서, 산화물반도체층의 상부에 형성된 2개의 전극 중 다른 전극에 양전압을 인가하면 전류가 흐르는데, 전자는 제2절연체층의 두께 방향으로 수직으로 이동하는 제1경로와 산화물반도체층을 따라 흐르는 제2경로가 각각 형성되어서 제1전극이 게이트 전극으로 기능하고 2개의 소스와 한 개의 드레인으로 구성된 소자로 작동한다. 도 11에는 드레인 전류를 절연체층을 통과하여 이동하는 제1경로와 산화물반도체층을 통하여 이동하는 제2경로로 구분하여 나타내었다. 상기와 같은 구조의 박막소자는 제2전극의 전압 인가 여부에 따라 소스에서 드레인 방향으로 전류 흐름을 제어할 수 있는 스위칭 소자로 기능하게 된다.
도 12와 도 13은 본 발명의 일 실시예에 따른 박막소자의 적층 구조를 설명한 도면이다. 도 12와 도 13을 참조하면, 박막소자(300)는 제1전극(301), 제1절연체층(302a), 제1산화물반도체층(303a), 제2절연체층(302b), 제2산화물반도체층(303b), 제3절열체층(302c), 제2전극(305)으로 이루어지고, 제1전극에는 V1의 전압이 인가되고, 제2전극은 접지되어 있으며, 각각의 산화물반도체층에는 별도의 전극이 형성되어서 전압 V2, V3가 인가된다. 이러한 구조의 박막소자에서는 V1가 게이트 전압으로 기능하고, 제2전극이 소스전극으로, 산화물반도체층에 연결된 전극이 드레인 전극으로 기능하는 스위칭 소자가 된다.
도 14는 도 12와 도 13에 도시된 박막소자의 스위칭 거동을 나타낸 것이다. 도 14의 (가)를 참조하면, 게이트전극인 제1전극에 양전압이 인가되면 제1산화물반도체층과 제2산화물반도체층으로 각각 전류가 흐른다. 이때 산화물반도체층을 서로 다른 물질로 구성하면 각각의 산화물반도체층에 동일한 전압이 인가된 상태에서도 산화물반도체층의 전자 이동도에 비례하여 서로 다른 크기의 전류를 확인할 수 있다(도 14의 (나) 참조).
도 15는 산화물 반도체층에 펄스파가 인가되는 경우에 각 산화물 반도체층에서 전류의 거동을 나타낸 것이다. 도 15의 (가)와 같이 제1전극에 펄스파의 전압을 인가하는 경우에 소스 전류와 드레인 전류가 산화물반도체층의 종류에 따라 서로 다른 전류값을 보인다는 것을 확인할 수 있다. 도 12와 도 13에서는 산화물반도체층을 2개로 나타내었지만, 산화물반도체층의 개수가 증가하는 경우에도 동일한 방식으로 박막소자가 작동할 수 있다.
100 : 박막소자 101 : 제1전극
102 : 제1절연체층 103 : 산화물반도체층
104 : 제2절연체층 105 : 제2전극
200 : 박막소자 201 : 제1전극
202a : 제1절연체층 202b : 제2절연체층
202c : 제3절연체층 203a : 제1산화물반도체층
203b : 제2산화물반도체층 205 : 제2전극
300 : 박막소자 301 : 제1전극
302a : 제1절연체층 302b: 제2절연체층
302c : 제3절연체층 303a : 제1산화물반도체층
303b : 제2산화물반도체층 305 : 제2전극

Claims (9)

  1. 제1전극과 제2전극 사이에 절연체층과 산화물반도체층이 교번하여 개재되고,
    상기 제1전극과 제2전극은 절연체층과 맞닿아 있으며,
    상기 제1전극과 제2전극 사이에 전기장이 형성되면, 상기 제1전극 또는 제2전극에서 주입된 전자가 상기 절연체층과 산화물반도체층을 수직 방향으로 통과하면서 이동하여 전류가 흐르고,
    상기 절연체층과 산화물반도체층을 수직 방향으로 통과하는 전류의 이동방향은, 상기 제1전극에 인가되는 제1전압과 상기 제2전극에 인가되는 제2전압의 상대적 크기에 의하여 제1전극에서 제2전극 방향 또는 제2전극에서 제1전극 방향으로 결정되고,
    상기 산화물반도체층에 제3전극이 형성되어 소정의 전압이 인가됨에 따라, 상기 제1전극과 제2전극 사이에서 수직으로 이동하던 전자의 적어도 일부가 상기 제3전극 방향으로 인출되는 것을 특징으로 하는 박막소자.
  2. 청구항 1에 있어서,
    상기 제1전극과 제2전극 사이에 개재된 산화물반도체층은 복수개인 것을 특징으로 하는 박막소자.
  3. 청구항 2에 있어서,
    상기 복수개의 산화물반도체층 중 적어도 하나는 다른 산화물반도체층과 서로 다른 물질로 이루어진 산화물반도체층인 것을 특징으로 하는 박막소자.
  4. 청구항 3에 있어서,
    상기 서로 다른 물질로 이루어진 산화물반도체층은 징크 옥사이드(ZnO), 인듐 갈륨 징크 옥사이드(Indium Gallium Zinc Oxide), 징크 틴 옥사이드(Zinc Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 실리콘 인듐 징크 옥사이드(Silicon Indium Zinc Oxide), 하프늄 인듐 징크 옥사이드(Hafnium Indium Zinc Oxide), 인듐 옥사이드(Indium Oxide), 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 틴 옥사이드(Indium Zinc Tin Oxide), 알루미늄 징크 옥사이드(Aluminum Zinc Oxide), 갈륨 징크 옥사이드(Gallium Zinc Oxide), 리튬 징크 옥사이드(Lithium Zinc Oxide), 타이타늄 옥사이드(Titanium Oxide)로 구성된 군에서 선택된 적어도 하나를 포함하는 박막소자.
  5. 청구항 2에 있어서,
    상기 절연체층은 실리콘 옥사이드(SiO2), 알루미늄 옥사이드(Al2O3), 하프늄 옥사이드(HfO2), 탄탈륨 옥사이드(Ta2O5), 실리콘 나이트라이드(SixNy), 실리콘 옥사이드 나이트라이드(SiOxNy), 이트륨 옥사이드(Y2O3), 마크네슘 옥사이드(MgxOy), 타이타늄 옥사이드(TixOy), 저머늄 옥사이드(GexOy)로 구성된 군에서 선택된 적어도 하나를 포함하는 박막소자.
  6. 청구항 2에 있어서,
    상기 제1전극과 제3전극이 각각 소스전극과 드레인전극으로 구동되고, 상기 제2전극이 게이트전극으로 구동되어, 스위칭 소자로 기능하는 것을 특징으로 하는 박막소자.
  7. 청구항 6에 있어서,
    상기 드레인전극에 연결되는 복수개의 산화물반도체층 중 적어도 하나는 다른 산화물반도체층과 서로 다른 전자 이동도를 가지는 물질로 이루어진 것을 특징으로 하는 박막소자.
  8. 청구항 7에 있어서,
    상기 복수개의 산화물반도체층에 연결되는 드레인 전극에서 인출되는 전류는 서로 다른 값을 가지는 것을 특징으로 하는 박막소자.
  9. 삭제
KR1020170007001A 2017-01-16 2017-01-16 박막소자 및 이의 구동방법 KR101847765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170007001A KR101847765B1 (ko) 2017-01-16 2017-01-16 박막소자 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170007001A KR101847765B1 (ko) 2017-01-16 2017-01-16 박막소자 및 이의 구동방법

Publications (1)

Publication Number Publication Date
KR101847765B1 true KR101847765B1 (ko) 2018-04-10

Family

ID=61974976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007001A KR101847765B1 (ko) 2017-01-16 2017-01-16 박막소자 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101847765B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073703A (ja) 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタ及び薄膜ダイオード
KR101665863B1 (ko) 2014-04-18 2016-10-25 한양대학교 산학협력단 정류 다이오드 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073703A (ja) 2005-09-06 2007-03-22 Canon Inc 薄膜トランジスタ及び薄膜ダイオード
KR101665863B1 (ko) 2014-04-18 2016-10-25 한양대학교 산학협력단 정류 다이오드 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR102100415B1 (ko) 터널링 소자 및 그 제조방법
Kwon et al. Transparent amorphous oxide semiconductor thin film transistor
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
US9865722B2 (en) Avalanche energy handling capable III-nitride transistors
TWI433312B (zh) 非晶氧化物、場效電晶體和顯示設備
US20090224238A1 (en) Transistor and method of manufacturing the same
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
KR20130022854A (ko) 튜너블 배리어를 구비한 그래핀 스위칭 소자
JP2009206508A (ja) 薄膜トランジスタ及び表示装置
KR102257243B1 (ko) 튜너블 배리어를 구비한 그래핀 트랜지스터
KR102148478B1 (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102100927B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP2012089831A (ja) パワー絶縁ゲート型電界効果トランジスタ
US20110210765A1 (en) Reconfigurable semiconductor device
KR20190000785A (ko) 열처리 또는 자외선 처리를 이용한 산화물 반도체 다이오드
Cao et al. Tin oxide-based thin-film transistors and their circuits
US7767501B2 (en) Devices using abrupt metal-insulator transition layer and method of fabricating the device
KR101847765B1 (ko) 박막소자 및 이의 구동방법
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
KR102081891B1 (ko) 그래핀 소자 및 이를 포함하는 전자 기기
KR20150060034A (ko) 이중 게이트 전극을 가진 박막 트랜지스터
KR102065110B1 (ko) 플렉서블 그래핀 스위칭 소자
Takechi et al. Study on current crowding in the output characteristics of amorphous InGaZnO4 thin-film transistors using dual-gate structures with various active-layer thicknesses
KR102382762B1 (ko) 실리콘계 박막 반도체 장치 및 실리콘계 박막 반도체 장치의 제조 방법
US20190035918A1 (en) Tunneling Junction Transistor

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant