KR101845154B1

KR101845154B1 - 동적 전치 왜곡에 있어서의 적응형 파고율 감소 장치 및 방법

Info

Publication number: KR101845154B1
Application number: KR1020160071845A
Authority: KR
Inventors: 토마스 마제사체르; 마르틴 마탈른; 크리스챤 슈버스; 피터 싱걸
Original assignee: 인피니언 테크놀로지스 아게
Priority date: 2015-06-11
Filing date: 2016-06-09
Publication date: 2018-04-03
Also published as: US20160373072A1; US20160365880A1; US9509350B1; CN110138348A; US9866183B2; CN110138348B; KR20160146557A; CN106253861A; CN106253861B; DE102016110733A1

Abstract

그 출력에서 일정한 피크 전력을 유지하는 비선형 전치 왜곡 엔진이 개시된다. 엔진은 압축 추정기, 파고율 감소 프로세서, 디지털 전치 왜곡기 및 전력 증폭기를 포함한다. 압축 추정기는 입력 신호 및 피드백 신호에 기초하여 압축 추정치를 생성하도록 구성된다. 피드백 신호는 RF 출력 신호에 기초한다. 파고율 감소 프로세서는 압축 추정치에 기초하여 입력 신호의 파고율을 감소시켜서 파고율 감소된 신호를 생성하도록 구성된다. 디지털 전치 왜곡기는 전치 왜곡 파라미터들에 기초하여 초기 위상 이후에 파고율 감소된 신호에 전치 왜곡을 적용해서 전치 왜곡된 신호를 생성하도록 구성된다. 전력 증폭기는 전치 왜곡된 신호를 증폭해서 RF 출력 신호를 생성하도록 구성된다. 전치 왜곡기와 전력 증폭기로 구성되는 체인의 동작은 실질적으로 선형이고, 전치 왜곡기는 원치 않는 애벌란시 또는 전치 왜곡기 파손 이슈를 배제하는 일정한 피크 전력을 그 출력에서 유지한다.

Description

동적 전치 왜곡에 있어서의 적응형 파고율 감소 장치 및 방법{DEVICE AND METHOD FOR ADAPTIVE CREST-FACTOR REDUCTION IN DYNAMIC PREDISTORTION}

통신 시스템은 종종 규정된 채널의 반송 주파수 주변에 집중된 전송 신호들을 이용하곤 한다. 정보는, 진폭, 위상, 주파수 및/또는 그 조합들에 기초한 변조에 의해 정보를 나타냄으로써 전달된다. 정보는 반송 주파수 주변의 주파수 대역에 걸쳐 하나 이상의 신호에 의해 송신된다.

무선 주파수(RF) 전력 증폭기가 종종 진폭 변조와 같은 변조에 사용되곤 한다. RF 전력 증폭기는 넓은 주파수 범위 및 전력 레벨에 걸쳐 동작하도록 요구된다. 이상적으로는, 주파수 범위 및 전력 레벨에 걸쳐 완전한 선형성(perfect linearity)이 바람직하다. 그러나, 완전한 선형성은 실제 시스템들에서 실현하기에는 비현실적이다. 결과적으로, RF 전력 증폭기들은 통상적으로 그들의 비선형성에 기인하는 원치 않는 왜곡들을 도입한다. 이들 왜곡은 통신 품질을 저하시키고 성능에 영향을 미친다.

그러나, RF 전력 증폭기는 통상적으로 비선형성을 포함하고 그 출력 신호에 원치 않는 왜곡들을 도입한다. 이들 왜곡은 통신 품질을 저하시키고, 효율을 떨어뜨리며, 또한 성능에 부정적인 영향을 미친다. 부가적으로, 입력 신호 성분들의 상호 변조가 발생해서 바람직하지 않은 간섭을 야기할 수 있다. 또한, 상호 변조 기생신호(intermodulation products)는 허용 대역폭을 벗어나서, 바람직하지 않은 간섭을 야기하는 한편, 전송 허가 및 규제 스펙트럼 방사 요건을 위반할 수도 있다.

RF 전력 증폭기에 의해 도입된 왜곡을 감소시키기 위한 기술의 하나로서, 증폭기 입력 신호에 전치 왜곡(predistortion)을 적용하는 기술이 있다. 전치 왜곡은 증폭기-도입 왜곡을 보상하려 하는 한편, 전치 왜곡기(pre-distorter) 및 RF 전력 증폭기로 구성되는 직렬구조(cascade)의 선형성을 향상시킨다. 전치 왜곡에 사용되는 전형적인 알고리즘들은 그들의 파라미터들을 조정하도록 되어 있고, 원하는 기준 신호와 실측 신호 사이의 총 에러를 최소화한다. 그러나, 실제로 달성되는 선형화의 양 또는 정도는 실질적으로 전치 왜곡되고 있는 기준 신호의 순간 특성들과 증폭기의 전달 특성에 따라 달라질 수 있다.

미국등록특허 제7,142,831호 (2006년 11월 28일 등록)

도 1은 대역 내(in band) 및 대역 외(out of band) 왜곡을 완화시키는 비선형 전치 왜곡 엔진(non-linear pre-distortion engine)을 나타내는 블록도이다.
도 2는 피크 추정기(peak estimator)를 나타내는 블록도이다.
도 3은 피크 정규화기(peak normalizer)를 나타내는 블록도이다.
도 4는 압축 추정기(compression estimator)를 나타내는 다이어그램이다.
도 5는 일정한 평균 전력 스케일링(constant average power scaling)에 기초한 전치 왜곡 해법을 이용하는 전력 증폭기의 예시적인 전력 커브들을 나타내는 그래프이다.
도 6은 일정한 피크 전력(constant peak power)에 기초한 전치 왜곡 해법을 이용하는 전력 증폭기의 예시적인 전력 커브들을 나타내는 그래프이다.
도 7은 일정한 피크 전력을 갖는 비선형 전치 왜곡 엔진을 동작시키는 방법을 나타내는 흐름도이다.

이제, 첨부된 도면들을 참조하여 본 발명에 대하여 기술될 것이고, 명세서 전반에서 유사한 요소들에는 유사한 참조번호가 인용되어 사용되고, 또한 예시된 구조들 및 장치들은 반드시 실척으로 도시되는 것은 아니다.

디지털 전치 왜곡기와 함께 파고율 감소 프로세서의 적응형 조정을 이용하는 RF 전력 증폭기에 대하여 전치 왜곡을 수행하는 시스템, 방법, 장치 및 실시예가 제공된다. 이들은, 한정되는 것은 아니지만, 무선 기지국에서의 전력 증폭기, 유선 송수신기에서의 회선 드라이버, 광섬유 통신 송수신기를 위한 전기-광 변환기, 전력 증폭기 테스트 및 특성화 장비 등을 포함하는 비선형 전치 왜곡 엔진(non-linear pre-distortion engines(NLPEs))을 포함하는 다양한 적용분야에서 사용될 수 있다.

하기에서 사용되는 약어 목록:

ACPR: 인접 채널 전력비(Adjacent Channel Power Ratio)

AM-AM: 진폭 변조―진폭 변조(Amplitude Modulation―Amplitude Modulation)

CE: 압축 추정기(Compression Estimator)

CFRP: 파고율 감소 프로세서(Crest-Factor Reduction Processor)

DPD: 지디털 전치 왜곡기(Digital Pre-Distorter)

EVM: 에러 벡터 크기(Error Vector Magnitude)

NLPE: 비선형 전치 왜곡 엔진(Non-Linear Pre-distortion Engine)

PE: 피크 추정기(Peak Estimator)

PN: 피크 정규화기(Peak Normalizer)

SEM: 스펙트럼 방사 마스크(Spectral Emission Mask)

TA: 시간 정렬(Time Alignment)

RF 전력 증폭기는 그들의 동작 주파수 범위 및/또는 전력 레벨의 적어도 일부에 걸쳐 비선형성을 나타내는 것이 보통이다. 전력 증폭기의 비선형성은 원치 않는 왜곡을 그 출력 신호에 도입시킨다. 원치 않는 왜곡은 대역 외 왜곡 및 대역 내 왜곡을 포함한다. 이들 원치 않는 왜곡, 특히 대역 내 왜곡은 통신 품질을 저하시키고, 효율을 떨어뜨리며, 성능에 부정적인 영향을 미친다. 대역 외 왜곡은 통상적으로 입력 신호 성분의 상호 변조에 기인한다. 또한, 상호 변조 기생신호는 허용 대역폭을 벗어나서, 바람직하지 않은 간섭을 야기하는 한편, 전송 허가 및 규제 스펙트럼 방사 요건을 위반할 수도 있다.

본 명세서에 기술된 예시들은 다른 선형성 전치 왜곡 시스템들이 하지 않은 다양한 시도를 다루는데 사용될 수 있다. 통상적으로, 인접 채널 전력비(ACPR) 및 스펙트럼 방사 마스크(SEM)에 관하여 정량화되는, 충분한 대역 외 억제가 달성된다. 대역 내 왜곡은, 통상적으로 에러 벡터 크기(EVM) 제약에 관하여 특정되는 지정된 레벨보다 낮게 유지된다. 선택된 출력 전력을 유지하면서, 비선형 전치 왜곡 엔진(NLPE) 출력 및 RF 전력 증폭기 입력에서의 과도한 신호 피크가 회피된다.

도 1은 대역 내 및 대역 외 왜곡을 완화시키는 비선형 전치 왜곡 엔진(NLPE)(100)을 나타내는 블록도이다. 엔진(100)은 폐루프 복소 기저대역 엔진(closed loop complex baseband engine)이고, 간접 학습 아키텍처(indirect learning architecture)를 이용한다. NLPE(100)가 간략화된 형태로 제공되는 한편, 다른 컴포넌트들이 채용될 수 있음을 이해할 것이다.

일반적으로, 엔진(100)은 압축비 추정부(136) 및 피크 전력부(138)를 포함한다. 압축비 추정부(136)는 선형화 프로세스에 의해 야기된 압축비의 추정치를 생성한다. 피크 전력부(138)는 전력 증폭기로의 입력에 대하여 일정한 피크 전력을 유지하도록 구성된다.

특히, NLPE(100)는 파고율 감소 프로세서(CFRP)(102), 압축 추정기(104), 피크 추정기(106), 제 1 디지털 전치 왜곡기(DPD)(108), 학습 알고리즘 컴포넌트(110), 제 2 또는 포스트 디지털 전치 왜곡기(DPD)(112), 제 2 피크 추정기(114), 피크 정규화기(116), 시간 정렬(TA) 컴포넌트(118), 비선형 전력 증폭기(120), 상향 변환(up-conversion) 컴포넌트(140) 및 하향 변환(down-conversion) 컴포넌트(142)를 포함한다.

엔진은 입력 신호(x)를 수신하고, 그 출력으로서 RF 신호를 생성한다. 입력 신호(x)는 통상적으로 정보를 전달하는 위상 변조, 진폭 변조 등과 같은 변조 성분들을 포함한다. RF 신호는 엔진(100) 외부의 다른 장치 또는 컴포넌트로의 전송에 사용될 수 있다.

CFRP(102)는 입력 신호(x)의 파고율을 감소시키고 그 출력에서 감소된 신호를 제공하도록 구성된다. CFRP(102)의 출력은 파고율이 감소된 신호로서 지칭되고, 제 1 DPD(108)의 입력에 제공된다. CFRP(102)는 에러 벡터 크기(EVM) 요건 및 인접 채널 전력비(ACPR) 요건과 같은 요건들을 만족시키도록 구성된다. 통상적으로, EVM은 필요에 따라 임계값 이하로 감소된다. EVM은 규제 요건에서 지정될 수 있다. 유사하게, ACPR도 임계값 이하로 감소된다.

제 1 DPD(108)는 CFRP(102)로부터 파고율 감소된 신호를 수신하고, 전치 왜곡을 적용해서 그 출력에서 전치 왜곡된 신호를 제공하도록 구성된다. 전치 왜곡된 신호는 전력 증폭기(120)에 대한 입력으로서 제공된다. 일반적으로, DPD(108)는 전력 증폭기(120)에 의해 도입된 비선형성 왜곡을 보상하도록 전치 왜곡을 적용한다. 상향 변환 컴포넌트(140)는 전력 증폭기(120)의 입력에 제공되기 전에 전치 왜곡된 신호를 RF 대역으로 상향 변환한다.

CFRP(102)는, DPD(108)의 입력의 파고율이, T가 초기 위상의 기간을 나타내며 t<T인 초기 위상 동안 PAPR_in으로 지칭되는, 초기값 ― 피크 전력 대 평균 전력비(peak to average power ratio(PAPR)) 이하로 설정되게 한다. 부가적으로, DPD(108)는 초기 위상 동안에는 그 입력 신호를 변경시키지 않는다. 따라서, DPD(108)는 파고율 감소된 신호를 전치 왜곡된 신호로서 통과시킨다.

전력 증폭기(120)의 출력으로서, 입력 신호(x)와 시간 정렬되고, 피드백 또는 결과 신호라고도 하는 피드백 신호(y)를 얻기 위해 믹서(130)에 의해 스케일링되는 RF 신호가 기록된다. 압축 추정기(104)는 피드백 신호(y) 및 입력 신호(x)를 이용해서 입력 신호(x)와 피드백 신호(y) 사이의 평균 전력차의 추정치를 생성 또는 산출한다. 이 추정된 전력차(

)(압축 추정치라고도 함)는 완전히 선형인 전력 증폭기에 비해 압축으로 인해 실제 전력 증폭기에 의해 야기된 전력 강하와 같다. 압축 추정치는 압축비(

)의

로서 도시된다.

여기서, x는 입력 신호이고, y는 피드백 신호이며, k는 샘플의 수이다.

상술한 바와 같이, 초기 위상 동안의 입력 피크 전력 대 평균 전력비는

이다. 자동 피크 스케일링은 선형화 이전의 피크 전력(

로 표시됨)이 선형화 이후의 피크 전력(

으로 표시됨)과 같아지게 만든다.

압축 추정치(

)(122)는 CFRP(102)에 제공된다. 초기 위상 이후(t≥T), CFRP(102)는 파고율(

)을 산출하는

에 의해 그 입력(x)의 포락선-피크(envelope-peak)(

)를 감소시키도록 구성된다. 부가적으로, CFRP(102)는 EVM 및 ACPR 요건과 같은 요건들이 준수되도록 최종적인 왜곡을 스펙트럼으로 형성한다. 일례에 있어서, CFRP(102)는 왜곡의 적절한 스펙트럼 형성을 보장하기 위해 입력(x)의 스펙트럼 형상을 추정하도록 구성된다.

피크 추정기(106)는 압축 추정기(104)에 의해 사용된 피드백 신호(y)(128)의 생성을 가능하게 한다. 피크 추정기(106)는 복소값의 기저대역 샘플들의 블록 또는 스트림에 대하여 동작한다. 포락선 크기는 샘플들의 블록에 대하여 결정된다. 실제값의 양의 포락선 블록은 피크 재성장 효과를 캡처하기 위해 인수 K에 의해 보간된다. 이후, 과다 샘플링된 블록의 최대값이 추적되어 피크 추정치(

)를 산출한다. 적절한 피크 추정기의 동작 및 구성에 대한 추가적인 상세는 아래에 도시된다.

시간 정렬 컴포넌트(118)는 결합된 버전의 RF 출력 신호를 수신하고, 그 출력 신호를 입력 신호(x)와 시간 정렬하도록 구성된다. 결합된 버전의 RF 출력 신호는 하향 변환 컴포넌트(142)에 의해 RF 주파수로부터 기저대역으로 하향 변환되어 있다. 피크 정규화기(116)는 시간 정렬된 RF 출력 신호를 수신하고, 그 신호를 그 피크에 대하여 정규화하도록 구성된다. 피크 정규화기(116)는 그 출력을 멀티플라이어(multiplier)(132) 및 멀티플라이어(130)에 제공되는 피크 정규화된 신호로서 제공한다.

피크 정규화된 신호는 다음과 같이 도시될 수 있다:

여기서, x는 입력 신호이고, 피크 정규화기(116)는 k개의 샘플을 이용한다.

피크 정규화된 신호는 멀티플라이어(130)에 제공되고, 이때 피크 추정기(106)의 출력은 피드백(y)을 생성하기 위해 피크 정규화된 신호와 조합된다. 부가적으로, 피크 정규화된 신호는 멀티플라이어(132)에 제공되고, 이 신호는 제 2 피크 추정기로부터의 제 2 피크 추정기 신호와 조합되고 제 2 DPD(112)에 제공된다.

제 1 DPD(108)는 전치 왜곡된 신호를 생성하고, 제 2 DPD(112)는 적어도 부분적으로 피크 정규화된 출력 신호에 기초하여 전치 왜곡된 피드백 신호를 생성한다. 감산 컴포넌트(134)는 전치 왜곡된 신호와 전치 왜곡된 피드백 신호를 조합하고, 조합된 신호를 학습 알고리즘 컴포넌트(110)에 제공하도록 구성된다.

학습 알고리즘 컴포넌트(110)는 감산 컴포넌트(134)로부터의 조합된 신호에 기초하여 전치 왜곡 파라미터(126)들을 생성하도록 구성된다. 전치 왜곡 파라미터(126)들은 제 1 DPD(108) 및 제 2 DPD(112) 모두에 제공되어서, 그들의 입력 신호들에 동일한 전치 왜곡을 제공한다. 결과적으로, 전치 왜곡 신호는 전력 증폭기(120)에 대한 입력으로서 사용되고, 실질적으로 일정한 피크 전력을 갖는다.

도 2는 피크 추정기(200)를 나타내는 블록도이다. 피크 추정기(200)는, 예컨대 시스템(100)에서 컴포넌트(106 및/또는 114)로서 사용될 수 있다. 피크 추정기(200)는 설명을 위한 용도로 제공되고, 변경 및/또는 구현이 허용된다는 점을 인식해야 한다.

피크 추정기(200)는 절대값 컴포넌트(202), 보간기(204) 및 최대 함수 컴포넌트(206)를 포함한다. 절대값 컴포넌트(202)는 입력 신호(x)와 같은 신호(208)를 수신하고, 신호에 대하여 절대값을 수행하고, 그 절대값을 출력 신호(210)로서 생성한다. 따라서, 출력 신호(210)는 항상 양의 값이다.

보간기(204)는 K개의 샘플에 기초하여 신호(210)를 샘플링 및 과다 샘플링한다. 신호(210)는 통상적으로, 부호들의 지속기간 및/또는 수에 의해 특정되는 블록들을 갖도록 고려되고, 신호(210)의 블록에 대하여 과다 샘플링이 수행된다. 따라서, 예시적인 블록의 경우에, K=4이면, 4개의 샘플과 9개의 보간된 샘플, 총 13개의 과다 샘플이 존재한다. 과다 샘플들은 보간기의 출력(212)으로서 제공된다.

최대 함수 컴포넌트(206)는 블록에 대한 과다 샘플(212)들을 검토해서 최대값 또는 피크값을 확인한다. 이 피크값은 피크 추정치(214)로서 제공된다. 각각의 추가적인 블록에 대하여 수정된 추정치 또는 새로운 추정치가 결정된다.

도 3은 피크 정규화기(300)를 나타내는 블록도이다. 피크 정규화기(300)는, 위에서 기술한 시스템(100)에서 컴포넌트(116)로서 사용될 수 있는 적절한 피크 정규화기의 일례이다. 피크 정규화기에 대한 다른 구현 및 변경이 고려됨을 인식해야 한다.

피크 정규화기(300)는 x와 같은 입력 신호(306)를 수신하고, 그 출력에서 정규화된 신호(308)를 생성한다. 정규화된 신호(308)는 통상적으로, 정규화로 인해 상한이 약 1로 되는 값들의 범위에 들어간다. 정규화는, 일례에 있어서는 하나 이상의 블록들에 대한 것이다.

피크 정규화기(300)는 입력 단자(310), 디바이더(304) 및 피크 추정기(302)를 포함한다. 입력 단자(310)는 입력 신호(306)를 수신하도록 구성된다. 일례에 있어서, 입력 신호(306)는 다른 신호와 시간 정렬되어 있는 결합된 버전의 RF 출력 신호이다. 피크 추정기(302)는 입력 신호(306)를 수신하도록 구성되고, 입력 신호(306)의 데이터의 하나 이상의 블록에 걸쳐 피크 추정치를 생성한다. 피크 추정치는 피크 출력 신호로서 디바이더(304)에 제공된다.

디바이더(304)는 입력 신호(306)를 추정기(302)로부터의 피크 추정치로 나눈다. 결과적으로, 디바이더(304)는 정규화된 신호(308)를 생성하고 그 출력에서 제공한다. 디바이더(304)는, 일례에 있어서, 입력 신호의 샘플들에 대하여 동작하고, 피크 추정치에 의해 나눠진 각각의 샘플에 대한 정규화된 값들을 만들어 낸다. 디바이더는 통상적으로 입력 신호(306)의 블록마다 동일한 피크 추정치를 이용한다.

일 변형예에 있어서는, 디바이더(304)를 대신하여 멀티플라이어가 사용되고, 피크 추정치는 승산 전에 인버트된다.

도 4는 압축 추정기(400)를 나타내는 다이어그램이다. 압축 추정기는 위에서 기술한 시스템(100)에서 사용될 수 있는 적절한 압축 추정기의 일례로서 제공된다. 압축 추정기의 다른 구현 및 변경이 고려됨을 인식해야 한다.

압축 추정기(400)는 제 1 신호(414)와 제 2 신호(416)의 비교를 제공한다. 비교는 비율(ratio)의 형태로 제공되고, 압축 추정치(418)로서 제공된다. 압축 추정치(418)는 신호들(414 및 416)의 하나 이상의 블록에 기초한다.

위에서 도시된 증폭기(120)와 같은 전력 증폭기에 관한 압축은, 증폭기 출력 신호가 더이상 증폭기 입력 신호와 함께 선형으로 증가하지 않는 구역을 의미한다. 압축 임계치를 초과하면, 증폭기 출력 신호에 있어서의 증분 이득은 주어진 증폭기 입력값들을 감소시키기 시작한다. 증폭기 출력 신호는 입력 신호를 향해 압축한다.

압축 추정기(400)는, CFRP 컴포넌트가 압축 추정치(418)에 의해 신호의 파고율을 감소시켜서 원치 않는 압축을 완화시키는 것을 허용하는 압축 추정치(418)를 생성한다.

압축 추정기(400)는 제 1 신호(414)에 대한 평균 전력 및 제 2 신호(416)에 대한 평균 전력을 생성하고 나서, 제 1 평균 전력을 제 2 평균 전력으로 나눠서 압축 추정치(418)를 생성한다. 일례에 있어서, 제 1 신호(414)는 입력(x)이고, 제 2 신호(416)는 도 1에 관하여 위에서 기술한 피드백 신호(y)이다.

압축 추정기(400)의 제 1 측은 제 1 크기 컴포넌트(402), 제 1 합산 컴포넌트(420), 및 제 1 적분기(404)를 포함한다. 제 1 측은 제 1 신호(414)에 대한 평균 전력을 결정한다. 크기 컴포넌트(402)는 그 입력을 제곱하고, 그 결과 항상 양의 값으로 된다. 그 출력은 합산 컴포넌트(420)에서 제 1 적분기(404)의 출력에 가산된다. 합산 컴포넌트(420)의 출력은 제 1 적분기(404)에 의해 적분된다. 제 1 적분기의 출력은 멀티플라이어/콤바이너(406)에 제공되고, 제 1 신호(414)의 평균 전력을 나타내며, 또한 제 1 합산 컴포넌트(420)에 피드백으로서 제공된다.

압축 추정기(400)의 제 2 측은 제 2 크기 컴포넌트(412), 제 2 합산 컴포넌트(422), 제 2 적분기(410), 및 인버스 컴포넌트(408)를 포함한다. 제 2 측은 제 2 신호(416)에 대한 평균 전력을 결정한다. 제 2 크기 컴포넌트(412)는 그 입력을 제곱하고, 그 결과 양의 값으로 된다. 그 출력은 제 2 합산 컴포넌트(422)에서 제 2 적분기(410)의 출력에 가산된다. 합산 컴포넌트(422)의 출력은 제 2 적분기(410)에 의해 적분된다. 제 2 적분기(410)의 출력은 컴포넌트(408)에 의해 인버트되고 나서, 멀티플라이어/콤바이너(406)에 제공되고, 제 2 신호(416)의 평균 전력을 나타낸다. 또한, 제 2 적분기(410)의 출력은 제 2 합산 컴포넌트(422)에 피드백으로서도 제공된다.

도 5는 일정한 평균 전력 스케일링에 기초한 전치 왜곡 해법을 이용하는 전력 증폭기의 예시적인 특성들을 나타내는 그래프(500)이다. 커브들은 선형화 이전(즉, 초기 위상 이전 및 도중, t<T) 및 선형화 이후(t≥T)에 일정한 평균 전력을 유지하는 전치 왜곡 엔진의 예시들이다. 증폭기 특성은 진폭 변조-진폭 변조(AM-AM) 커브의 형태로 기술된다.

그래프(500)는 전력 증폭기로의 증가하는 입력 전력을 나타내는 x-축선 및 전력 증폭기로부터의 증가하는 출력 전력을 나타내는 y-축선을 포함한다. 전력 증폭기는, 예컨대 RF 통신 등에서 사용되는 유형의 것이다. 커브들 또는 라인들은 주어진 입력 전력값들에 대한 출력 전력값들을 묘사한다.

라인(502)은 전력 증폭기의 AM-AM 거동을 나타낸다(선형화 없음). 거동이 비선형임을 알 수 있다. 이는 보정하지 않은 전형적인 전력 증폭기 거동의 일례이다. 라인(504)은 비선형 전치 왜곡기로부터의 거동을 나타낸다. 전치 왜곡(504)은 전력 증폭기에 의해 도입된 왜곡들을 보상하려 하는 것이다.

전치 왜곡과 AM-AM 거동의 조합이 라인(506)으로 나타내진다. 조합(506)은 전력 증폭기 특성들과 비선형 전치 왜곡 엔진의 결과물이다. 조합(506)이 실질적으로 선형임을 알 수 있다. 조합은 동일한 평균 전력 증폭기 출력 전력(

)을 산출한다. 전치 왜곡(504)은 확장 거동을 나타냄으로써 전력 증폭기(502)에 의해 나타내진 압축에 대항한다.

이 해법은 전치 왜곡에 대한 계수 또는 파라미터를 결정하는 학습 알고리즘에 의존한다. 측정 노이즈, 수치상 노이즈, 차선의 모델 선택, 불완전한 장비 구성, 파라미터 변화 등과 같은 추정 에러들은 전력량이 많아질수록 극심한 확장 특성들을 생성할 수 있다. 이 원치 않는 효과들은 전치 왜곡기 파손, 애벌란시 효과 등으로서 인용되고, 전력 증폭기 및 그것이 속한 시스템/장치에 대하여 좋지 못한 결과를 초래할 수 있다. 부가적으로, 이 해법을 이용해서 전치 왜곡(504)의 및/또는 전력 증폭기의 피크 전력을 더 이상 통제할 수 없다.

도 6은 일정한 피크 전력에 기초한 전치 왜곡 해법을 이용하는 전력 증폭기의 예시적인 전력 커브들을 나타내는 그래프(600)이다. 커브들은 일정한 피크 전력을 유지하는 전치 왜곡 엔진과 연관된 예시들이다. 커브들은 시스템(100) 및 그 변형예들을 이용하여 얻어질 수 있는 커브들의 예시들이다.

그래프(600)는 전력 증폭기로의 증가하는 입력 전력을 나타내는 x-축선 및 전력 증폭기로부터의 증가하는 출력 전력을 나타내는 y-축선을 포함한다. 채용된 전력 증폭기는, 위에서 기술한 전력 증폭기(120)와 같은, RF 통신 등에서 사용되는 유형의 것이다.

라인(602)은 전력 증폭기의 거동을 나타낸다(선형화 없음). 거동이 마찬가지로 비선형임을 알 수 있다. 이는 보정하지 않은 비선형 거동을 나타내는 전형적인 전력 증폭기의 일례이다. 라인(604)은 비선형 전치 왜곡기로부터의 거동을 나타낸다. 전치 왜곡(604)은 전력 증폭기에 의해 도입된 왜곡들을 보상한다.

전치 왜곡과 전력 증폭기 거동의 조합은 라인(606)에 의해 나타내진다. 조합(606)은 전력 증폭기 특성들과 비선형 전치 왜곡 엔진의 결과물이다. 조합(606)은 실질적으로 선형임을 알 수 있다.

조합(606)은 증폭기 출력에서 일정한 피크 전력(

)을 산출한다. 피크 입력 전력은

으로서 표시되고, 평균 입력 전력은

으로서 표시된다. 초기 위상 동안(t<T)의 피크 전력 대 평균 전력비는

이다. 위에서 기술한 바와 같이, 초기 위상 동안에는, 전치 왜곡 또는 선형화는 적용되지 않는다. CFRP에 의한 자동 피크 스케일링은

으로 표시되는 선형화 이전의 피크 전력을

으로 표시되는 선형화 이후의 피크 전력과 동일하게 만든다. 초기 위상 이후에, 602와 604의 조합을 포함하는 조합 또는 체인(606)은 실질적으로 선형이고 전력 증폭기 출력과 동일한 피크 전력(

)을 산출한다. 피크 전력이 일정하게 유지되므로, 평균 전력은

으로부터

까지 ΔP 만큼 강하한다.

그래프(600)는 평균 전력 증폭기 입력(

)에서 수직선으로 묘사된다. 일정한 평균 전력 해법 하에서는, 보상(606)이 평균 전력 증폭기 입력(

)과 평균 전력 증폭기 출력(

)의 교차점을 통과하게 된다. 그러나, 일정한 피크 전력 해법을 이용하면, 도시된 전력 강하 ΔP 만큼 보상(606)이 시프트된다. 결과적으로, 이 해법에서 전치 왜곡기와 전력 증폭기로 구성되는 체인의 선형성은 범위 전반에 걸쳐 유지되고, 전력 증폭기 입력(또는 동등하게, 전치 왜곡기 출력)에서 피크 전력이 통제되고, 그에 따라 바람직하지 않은 애벌란시 또는 전치 왜곡기 파손 효과가 회피된다. 도 7은 일정한 피크 전력을 갖는 비선형 전치 왜곡 엔진을 동작시키는 방법(700)을 나타내는 흐름도이다. 본 방법은 실질적으로 일정한 피크 전력이 사용되도록 전치 왜곡을 적용한다.

방법(700)은, 시간 정렬된 신호를 전력 증폭기로부터의 RF 출력 신호로부터 생성하는 블록(702)에서 시작한다. 통상적으로, 결합된 버전의 RF 출력 신호가 사용된다. RF 출력 신호는 비선형 특성들을 갖는 전력 증폭기에 의해 생성된다. 시간 정렬 컴포넌트는 시간 정렬된 신호를 입력 신호와 같은 다른 신호와 정렬시킨다.

블록(704)에서 피크 정규화기에 의해 피크 정규화된 신호가 생성된다. 피크 정규화기는 시간 정렬된 신호의 다수의 샘플들에 대한 최대 또는 피크 값 또는 추정치를 확인한다. 이후, 피크 정규화된 신호를 얻기 위해 샘플들이 다수의 샘플들의 최대값으로 나눠진다. 통상적으로, 피크 정규화된 신호는 1 이하의 값을 갖는다.

블록(706)에서 피크 추정기는 입력 신호의 피크 추정치를 생성한다. 입력 신호는 정보를 전달하는 진폭 변조 성분과 같은 변조 성분을 가진 신호이다. 피크 추정치는 다수의 값들 중 최대 또는 피크 값이다. 통상적으로 다수의 값들은 블록을 포함한다. 블록의 사이즈는 달라질 수 있다.

블록(708)에서, 피크 정규화된 신호와 피크 추정치의 조합으로서 피드백 신호가 생성된다. 피크 정규화된 신호는 RF 출력 신호에 기초하고, 피크 추정치는 입력 신호에 기초한다는 점에 유의해야 한다. 합산 컴포넌트는 신호들을 피드백 신호로 조합하는데 사용된다.

블록(710)에서, 압축 추정기가 압축 추정치를 생성한다. 압축 추정치는 입력 신호 및 피드백 신호에 기초한다. 일례에 있어서, 압축 추정치는 입력 신호의 평균 전력을 피드백 신호의 평균 전력으로 나눈 비율(ratio)이다. 적절한 압축 추정기들의 예시들이 위에 기술되어 있다.

입력 신호의 파고율은 압축 추정치에 기초하여 블록(712)에서 파고율 감소 프로세서에 의해 감소된다. 파고율 감소 프로세서는 출력으로서 감소된 파고율 신호를 생성한다. 감소된 파고율 신호는 압축 추정치 및/또는 EVM 등과 같은 다른 요건들에 따라 감소된 파고율을 갖는다.

디지털 전치 왜곡기는, 블록(714)에서 전치 왜곡된 신호를 생성하기 위해, 전치 왜곡 파라미터들에 따라 파고율 감소된 신호로부터 전치 왜곡된 신호를 생성한다. 전치 왜곡된 신호의 일례는 도 6의 라인(604)으로 주어진다. 전치 왜곡된 신호는 전력 증폭기의 비선형성을 보상하기 위해 수정 또는 왜곡된다.

이후, 전력 증폭기는 전치 왜곡된 신호로부터 RF 출력 신호를 생성한다. 전치 왜곡 때문에, RF 출력 신호는 입력 신호에 대한 체인에 의해 실질적으로 선형 관계로 생성된다.

부가적으로, 제 2 디지털 전치 왜곡기는 피크 정규화된 신호에 기초하여 제 2 전치 왜곡된 신호를 생성한다. 학습 알고리즘 컴포넌트는 전치 왜곡된 신호와 제 2 전치 왜곡된 신호에 기초하여 전치 왜곡 파라미터들을 생성한다. 전치 왜곡된 신호 및 제 2 전치 왜곡된 신호는 실질적으로 유사해야 한다. 거기에 있어서의 차이는 보상을 위해 전치 왜곡 파라미터들을 변경 또는 조정하는 학습 알고리즘 컴포넌트에 의해 주지된다.

방법이 일련의 동작들 또는 이벤트들로서 아래에서 설명 및 기술되지만, 이러한 동작들 또는 이벤트들의 예시된 순서가 한정의 의미로 해석되지 않아야 함을 인식할 것이다. 예컨대, 일부 동작들은 상이한 순서로, 및/또는 본 명세서에 설명 및/또는 기술된 것들과는 다른 동작들 또는 이벤트들과 함께 발생할 수 있다. 아울러, 본 명세서의 개시내용의 하나 이상의 양태 또는 실시예를 구현함에 있어서, 설명된 모든 동작들이 필요하지 않을 수 있다. 또한, 본 명세서에 묘사된 하나 이상의 동작들은 하나 이상의 별도의 동작들 및/또는 단계들에서 수행될 수 있다.

청구항의 청구 대상이, 개시된 요지를 구현하도록 컴퓨터를 제어하기 위한 소프트웨어, 펌웨어, 하드웨어 또는 그 임의의 조합을 만들기 위해 표준 프로그래밍 및/또는 엔지니어링 기술을 이용하는 방법, 장치, 또는 제조품으로서 구현될 수 있음을 인식해야 한다(예컨대, 도 1, 도 2 등에 도시된 시스템, 배치구조 등은 상기 방법들을 구현하는데 사용될 수 있는 비제한적인 예시들이다). 본 명세서에서 사용되는 "제조품(article of manufacture)"이라는 용어는 임의의 컴퓨터 판독 가능 장치, 캐리어, 또는 매체로부터 액세스 가능한 컴퓨터 프로그램을 포괄하도록 의도된 것이다. 물론, 당업자라면, 청구항의 청구 대상의 범위 또는 정신으로부터 일탈함이 없이 이 구성에 대하여 다양한 변경이 이루어질 수 있음을 인식할 것이다.

일정한 피크 전력을 갖는 비선형 전치 왜곡 엔진이 개시된다. 상기 엔진은 압축 추정기, 파고율 감소 프로세서, 디지털 전치 왜곡기 및 전력 증폭기를 포함한다. 압축 추정기는 입력 신호 및 피드백 신호에 기초하여 압축 추정치를 생성하도록 구성된다. 피드백 신호는 RF 출력 신호에 기초한다. 파고율 감소 프로세서는 압축 추정치에 기초하여 입력 신호의 파고율을 감소시켜서 파고율 감소된 신호를 생성하도록 구성된다. 디지털 전치 왜곡기는 초기 위상 이후에 전치 왜곡을 파고율 감소된 신호에 적용하고 전치 왜곡 파라미터들에 기초하여 전치 왜곡된 신호를 생성하도록 구성된다. 전력 증폭기는 전치 왜곡된 신호를 증폭해서 RF 출력 신호를 생성하도록 구성된다. 전치 왜곡기 및 전력 증폭기로 구성되는 체인의 동작은 실질적으로 선형이고 일정한 피크 전력에 기초하여 동작한다.

압축 추정기는 제 1 입력, 제 1 절대값 컴포넌트, 제 1 합산 컴포넌트 및 제 1 적분기를 포함한다. 제 1 입력은 제 1 신호를 수신하도록 구성된다. 제 1 절대값 컴포넌트는 제 1 신호의 제 1 절대값을 생성하도록 구성된다. 제 1 합산 컴포넌트는 제 1 절대값을 제 1 적분기 출력 신호에 가산해서 제 1 합산 신호를 생성하도록 구성된다. 제 1 적분기는 제 1 합산 신호를 적분해서 제 1 적분기 출력 신호를 생성하도록 구성된다. 제 1 적분기 출력 신호는 제 1 입력 신호의 평균 전력이다.

일정한 피크 전력을 갖는 비선형 전치 왜곡 엔진을 동작시키는 방법이 개시된다. 시간 정렬된 신호는 RF 출력 신호로부터 생성된다. 피크 정규화된 신호는 피크 정규화기에 의해 생성된다. 입력 신호의 피크 추정치는 피크 추정기에 의해 생성된다. 피크 정규화된 신호와 피크 추정치의 조합으로서 피드백 신호가 생성된다. 압축 추정치는 입력 신호의 평균 전력과 피드백 신호의 평균 전력의 비율로서 생성된다. 압축 추정치에 따라 파고율 감소 프로세서에 의해 파고율 감소된 신호를 생성하기 위해 입력 신호의 파고율이 감소된다.

특히, 위에서 기술한 컴포넌트들 또는 구조들(어셈블리, 장치, 회로, 시스템 등)에 의해 수행된 다양한 기능에 관하여, 상기와 같은 컴포넌트들을 기술하는데 사용된 용어들("수단"에 대한 참조를 포함)은, 달리 지시하지 않는 한, 본 발명의 예시적인 구현들을 설명한 본 명세서에서의 기능을 수행하는 개시된 구조와 구조적으로 동등하지 않더라도, 기술된 컴포넌트의 지정된 기능(예컨대, 기능적으로 동등한)을 수행하는 임의의 컴포넌트 또는 구조에 대응하도록 의도된다. 아울러, 본 발명의 특정한 특징이 몇몇 구현예들 중 하나에 대해서만 개시되어 있을 수 있지만, 상기와 같은 특징은 임의의 주어진 또는 특정한 적용분야에 대하여 바람직하고 유리할 수 있는 다른 구현예들의 하나 이상의 다른 특징들과 조합될 수 있다. 또한, "구비하는(including)", "구비하고(includes)", "갖는(having)", "갖고(has)", "갖추는(with)" 등의 용어들 또는 그 변형들이 발명의 상세한 설명 또는 청구범위에서 사용되는 한, 상기와 같은 용어들은 "포함하는(comprising)"이라는 용어와 유사하게 포괄적인 것을 의도한다.

Claims

자신의 출력에서 일정한 피크 전력을 유지하는 비선형 전치 왜곡 엔진(a non-linear pre-distortion engine)으로서,
입력 신호 및 피드백 신호에 기초하여 압축 추정치를 생성하도록 구성되는 압축 추정기(a compression estimator)- 상기 피드백 신호는 RF 출력 신호에 기초함 - 와,
상기 압축 추정치에 기초하여 상기 입력 신호의 파고율을 감소시켜서 파고율 감소된 신호를 생성하도록 구성되는 파고율 감소 프로세서(a crest factor reduction processor)와,
전치 왜곡 파라미터들에 기초하여 초기 위상 이후에 상기 파고율 감소된 신호에 전치 왜곡을 적용해서 전치 왜곡된 신호를 생성하도록 구성되는 디지털 전치 왜곡기(a digital pre-distorter)와,
상기 전치 왜곡된 신호를 증폭해서 상기 RF 출력 신호를 생성하도록 구성되는 전력 증폭기(a power amplifier) - 상기 전력 증폭기의 동작은 실질적으로 선형이고 일정한 피크 전력에 기초하여 동작함 - 와,
멀티플라이어(multiplier) 및 피크 추정기(peak estimator)를 포함하되,
상기 피크 추정기는 상기 입력 신호의 피크 추정치를 생성하도록 구성되고, 상기 멀티플라이어는 적어도 부분적으로 상기 피크 추정치에 기초하여 상기 피드백 신호를 생성하도록 구성되는
비선형 전치 왜곡 엔진.
제 1 항에 있어서,
피크 정규화기(peak normalizer)를 더 포함하되,
상기 피크 정규화기는, 상기 RF 출력 신호로부터 피크 정규화된 신호를 생성하기 위하여, 시간 정렬된 RF 출력 신호를 상기 시간 정렬된 RF 출력 신 피크에 대하여 정규화하도록 구성되는
비선형 전치 왜곡 엔진.
제 1 항에 있어서,
상기 피크 추정치는 샘플들의 블록에 걸쳐 피크값을 확인하기 위해 보간(interpolation)을 이용해서 상기 피크 추정치를 생성하도록 구성되는
비선형 전치 왜곡 엔진.
자신의 출력에서 일정한 피크 전력을 유지하는 비선형 전치 왜곡 엔진으로서,
입력 신호 및 피드백 신호에 기초하여 압축 추정치를 생성하도록 구성되는 압축 추정기(a compression estimator)- 상기 피드백 신호는 RF 출력 신호에 기초함 - 와,
상기 압축 추정치에 기초하여 상기 입력 신호의 파고율을 감소시켜서 파고율 감소된 신호를 생성하도록 구성되는 파고율 감소 프로세서(a crest factor reduction processor)와,
전치 왜곡 파라미터들에 기초하여 초기 위상 이후에 상기 파고율 감소된 신호에 전치 왜곡을 적용해서 전치 왜곡된 신호를 생성하도록 구성되는 디지털 전치 왜곡기(a digital pre-distorter)와,
상기 전치 왜곡된 신호를 증폭해서 상기 RF 출력 신호를 생성하도록 구성되는 전력 증폭기(a power amplifier) - 상기 전력 증폭기의 동작은 실질적으로 선형이고 일정한 피크 전력에 기초하여 동작함 - 와,
상기 RF 출력 신호에 기초하여 피크 정규화된 신호를 생성하도록 구성되는 피크 정규화기(peak normalizer)를 포함하는
비선형 전치 왜곡 엔진.
제 4 항에 있어서,
상기 피크 정규화된 신호 및 피크 추정치에 기초하여 상기 피드백 신호를 생성하도록 구성되는 멀티플라이어를 더 포함하는
비선형 전치 왜곡 엔진.
제 4 항에 있어서,
상기 전력 증폭기에 제공된 상기 전치 왜곡된 신호의 피크 추정치 및 상기 피크 정규화된 신호에 기초하여 피드백 전치 왜곡 신호를 생성하도록 구성되는 멀티플라이어를 더 포함하는
비선형 전치 왜곡 엔진.
제 6 항에 있어서,
학습 알고리즘 컴포넌트(a learning algorithm component) 및 제 2 디지털 전치 왜곡기(a second digital pre-distorter)를 더 포함하되,
상기 제 2 디지털 전치 왜곡기는 상기 전치 왜곡 파라미터들 및 상기 피크 정규화된 신호에 기초하여 제 2 전치 왜곡된 신호를 생성하고, 상기 학습 알고리즘 컴포넌트는 상기 전치 왜곡된 신호와 상기 제 2 전치 왜곡된 신호의 조합에 기초하여 상기 전치 왜곡 파라미터들을 생성하도록 구성되는
비선형 전치 왜곡 엔진.
자신의 출력에서 일정한 피크 전력을 유지하는 비선형 전치 왜곡 엔진으로서,
입력 신호 및 피드백 신호에 기초하여 압축 추정치를 생성하도록 구성되는 압축 추정기(a compression estimator)- 상기 피드백 신호는 RF 출력 신호에 기초함 - 와,
상기 압축 추정치에 기초하여 상기 입력 신호의 파고율을 감소시켜서 파고율 감소된 신호를 생성하도록 구성되는 파고율 감소 프로세서(a crest factor reduction processor)와,
전치 왜곡 파라미터들에 기초하여 초기 위상 이후에 상기 파고율 감소된 신호에 전치 왜곡을 적용해서 전치 왜곡된 신호를 생성하도록 구성되는 디지털 전치 왜곡기(a digital pre-distorter)와,
상기 전치 왜곡된 신호를 증폭해서 상기 RF 출력 신호를 생성하도록 구성되는 전력 증폭기(a power amplifier) - 상기 전력 증폭기의 동작은 실질적으로 선형이고 일정한 피크 전력에 기초하여 동작함 - 와,
결합된 버전의 상기 RF 출력 신호를 시간 정렬된 신호에 시간 정렬하도록 구성되는 시간 정렬 컴포넌트를 포함하되,
상기 피드백 신호는 적어도 부분적으로 상기 시간 정렬된 신호에 기초하는
비선형 전치 왜곡 엔진.
제 1 항에 있어서,
상기 파고율 감소 프로세서는 또한 상기 파고율을 조정해서 요건들을 만족시키도록 구성되는
비선형 전치 왜곡 엔진.
제 9 항에 있어서,
상기 요건들은 에러 벡터 크기 요건(error vector magnitude requirements)을 포함하는
비선형 전치 왜곡 엔진.
제 1 항에 있어서,
상기 압축 추정치는 상기 입력 신호의 평균 전력과 상기 피드백 신호의 평균 전력의 비율(ratio)인
비선형 전치 왜곡 엔진.
압축 추정기로서,
제 1 신호를 수신하도록 구성되는 제 1 입력;
상기 제 1 신호의 제 1 절대값을 생성하도록 구성되는 제 1 절대값 컴포넌트;
상기 제 1 절대값을 제 1 적분기 출력 신호에 가산해서 제 1 합산 신호(a first summation signal)를 생성하도록 구성되는 제 1 합산 컴포넌트;
상기 제 1 합산 신호를 적분해서 상기 제 1 적분기 출력 신호를 생성하도록 구성되는 제 1 적분기 - 상기 제 1 적분기 출력 신호는 제 1 입력 신호의 평균값임 - ;
제 2 신호를 수신하도록 구성되는 제 2 입력;
상기 제 2 신호의 제 2 절대값을 생성하도록 구성되는 제 2 절대값 컴포넌트;
상기 제 2 절대값을 제 2 적분기 출력 신호에 가산해서 제 2 합산 신호를 생성하도록 구성되는 제 2 합산 컴포넌트; 및
상기 제 2 합산 신호를 적분해서 상기 제 2 적분기 출력 신호를 생성하도록 구성되는 제 2 적분기 - 상기 제 2 적분기 출력 신호는 제 2 입력 신호의 평균값임 - 를 포함하는
압축 추정기.
삭제
제 12 항에 있어서,
압축 추정치를 상기 제 1 입력 신호의 평균값과 상기 제 2 입력 신호의 평균값에 기초한 비율로서 생성하도록 구성되는 멀티플라이어를 더 포함하는
압축 추정기.
제 12 항에 있어서,
상기 제 2 적분기 출력 신호를 인버터 출력 신호로 인버트하도록 구성되는 인버터 컴포넌트를 더 포함하는
압축 추정기.
제 12 항에 있어서,
상기 제 1 절대값 컴포넌트는 상기 제 1 입력 신호의 제곱을 생성하는
압축 추정기.
제 12 항에 있어서,
상기 제 1 적분기 출력 신호는 블록의 다수의 샘플들에 기초하는
압축 추정기.
제 2 항에 있어서,
상기 멀티플라이어는 상기 피드백 신호를 생성하기 위하여 상기 피크 정규화된 신호를 상기 피크 추정치와 결합하도록 구성되는
비선형 전치 왜곡 엔진.
삭제
삭제