KR101839325B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 광투과율 저하를 최소화하면서도, 데이터라인의 신호에 의한 크로스토크를 저하시킬 수 있는 액정표시장치에 관한 것으로써, 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에 충진되는 액정층; 상기 제1 기판의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인과 공통라인; 상기 제1 기판의 일면 상에 형성되어, 상기 게이트라인과 공통라인을 커버하는 게이트절연막; 복수의 화소영역이 정의되도록, 상기 게이트절연막 상에 상기 게이트라인과 교차하여 형성되는 데이터라인; 상기 제1 기판의 일면 상에, 상기 공통라인과 이어져서 상기 데이터라인의 양측에 평행하게 형성되는 쉴드라인; 상기 게이트절연막 상에 형성되어, 상기 데이터라인을 커버하는 보호막; 상기 보호막 상의 각 화소영역에 금속층과 투명도전성물질층의 이중층으로 형성되고, 서로 교번하는 화소전극과 공통전극; 및 상기 보호막 상에 상기 금속층과 투명도전성물질층의 이중층으로 형성되고, 상기 공통전극과 이어져서 상기 데이터라인과 상기 쉴드라인을 커버하는 더미전극을 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로, 특히 화질이 개선될 수 있는 액정표시장치에 관한 것이다.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.

이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD, Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 한 쌍의 기판을 대면 합착시킨 구성을 갖는다. 그 중, 액정표시장치는 평판표시장치의 대표적인 예로써, 전계를 이용하여 각 화소 별로 액정의 광 투과율을 조절함으로써 영상을 표시한다.

일반적인 액정표시장치는 서로 대향하는 하부기판과 상부기판, 하부기판과 상부기판 사이에 충진되는 액정층, 복수의 화소에 대응하는 복수의 화소영역 각각에 형성되어, 각 화소영역 별로 액정층의 액정 셀의 방향을 변화시키는 전계를 형성하는 화소전극과 공통전극, 및 복수의 화소영역 외곽에 형성되어, 복수의 화소영역을 정의하고 각 화소의 화소전극에 각각의 화소전압을 인가하는 트랜지스터 어레이를 포함한다.

트랜지스터 어레이는 하부기판 상에 형성되는데, 서로 교차하도록 배치되어 복수의 화소영역을 정의하는 게이트라인과 데이터라인, 및 게이트라인과 데이터라인 사이의 교차영역에 각각 형성되고 복수의 화소에 각각 대응한 복수의 화소전극에 각각 연결되어, 게이트라인의 신호에 응답하여 턴온하면 데이터라인의 신호를 화소전극에 인가하는 복수의 박막트랜지스터를 포함한다.

이때, 복수의 화소영역 외곽에서, 액정층의 액정 셀들은 화소전극과 공통전극 사이의 전계로부터 영향을 받지 않기 때문에, 적절하게 제어된 방향을 가질 수 없다. 이에 따라, 복수의 화소영역 외곽에서 발생되는 빛샘은 오히려 화질을 저하시키는 원인이 된다. 이에, 일반적인 액정표시장치는 복수의 화소영역 외곽에 형성되는 블랙매트릭스를 더 포함하여, 각 화소영역에서만 광이 투과되고, 그 외의 영역에서는 빛샘을 차단한다.

그런데, 각 화소영역 내에서도, 데이터라인에 인접한 일부 영역에서, 데이터라인의 신호에 의한 간섭(이하, "크로스토크(cross talk)"로 지칭함)으로 인해, 액정 셀이 적절하게 제어된 방향을 가질 수 없는 문제점이 있다. 이로 인해, 데이터라인에 신호가 인가되는 동안, 각 화소영역 중 데이터라인에 인접한 일부 영역에서 빛샘이 발생하여, 저휘도가 적절하게 표시될 수 없어, 화질이 저하된다. 특히, 스캔을 실시할 화소에만 데이터라인의 신호가 인가되어야 하나, 데이터라인에 이웃한 모든 화소영역에서 크로스토크가 발생함으로써, 빛샘이 발생하는 문제점이 있다.

이때, 데이터라인의 신호에 의한 크로스토크를 방지하기 위하여, 블랙매트릭스를 더 넓게 형성하는 경우, 입사된 광 중 각 화소영역을 통해 광이 방출되는 양의 비율(이하, "광투과율"로 지칭함)이 낮아짐에 따라, 고휘도를 표시함에 한계가 있어, 화질이 저하되는 문제점이 있다.

본 발명은 광투과율 저하를 최소화하면서도, 데이터라인의 신호에 의한 크로스토크를 저하시킬 수 있는 액정표시장치를 제공하기 위한 것이다.

이와 같은 과제를 해결하기 위하여, 본 발명은 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에 충진되는 액정층; 상기 제1 기판의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인과 공통라인; 상기 제1 기판의 일면 상에 형성되어, 상기 게이트라인과 공통라인을 커버하는 게이트절연막; 복수의 화소영역이 정의되도록, 상기 게이트절연막 상에 상기 게이트라인과 교차하여 형성되는 데이터라인; 상기 제1 기판의 일면 상에, 상기 공통라인과 이어져서 상기 데이터라인의 양측에 평행하게 형성되는 쉴드라인; 상기 게이트절연막 상에 형성되어, 상기 데이터라인을 커버하는 보호막; 상기 보호막 상의 각 화소영역에 금속층과 투명도전성물질층의 이중층으로 형성되고, 서로 교번하는 화소전극과 공통전극; 및 상기 보호막 상에 상기 금속층과 투명도전성물질층의 이중층으로 형성되고, 상기 공통전극과 이어져서 상기 데이터라인과 상기 쉴드라인을 커버하는 더미전극을 포함하는 액정표시장치를 제공한다. 여기서, 상기 금속층의 너비는 3㎛ 이하이고, 상기 투명도전성물질층의 너비는 상기 금속층의 너비 이상이고, 4㎛ 이하이다.

이상과 같이, 본 발명에 따른 액정표시장치는 3㎛ 이하의 너비를 갖는 금속층 및 4㎛ 이하의 투명도전성물질층을 적층한 이중층 구조로 이루어진 화소전극과 공통전극을 포함함에 따라, 개구율 감소 및 저항 증가를 최소화하면서도, 금속층의 너비가 1㎛ 이하의 공정오차로 가변하는 것에 의한 화소 간 휘도 특성 차이를 최소화할 수 있어, 화질 저하를 방지할 수 있다.

또한, 본 발명에 따른 액정표시장치는 금속층과 금속층보다 넓은 너비를 갖는 투명도전성물질층을 적층한 이중층 구조로 이루어진 더미전극을 포함함에 따라, 개구율 손실을 최소화하면서도, 데이터라인에 의한 크로스토크를 더욱 감소시킬 수 있어, 화질 저하를 최소화할 수 있다.

도 1은 본 발명의 실시예에 따른 액정표시장치에 있어서, 일 화소의 일부를 나타낸 평면도이다.
도 2는 도 1의 I-I'에 있어서, 본 발명의 제1 실시예에 따른 단면도이다.
도 3은 도 1의 I-I'에 있어서, 본 발명의 제2 실시예에 따른 단면도이다.
도 4a 및 도 4b는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 각 화소영역 중 데이터라인에 인접한 일부 영역에서 데이터라인에 의한 크로스토크로 발생된 빛샘을 나타낸 이미지이다.
도 5는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 데이터라인에 의한 수직 크로스토크를 시뮬레이션한 결과를 비교한 그래프이다.

이하, 본 발명의 실시예에 따른 액정표시장치에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 액정표시장치에 있어서, 일 화소의 일부를 나타낸 평면도이다. 그리고, 도 2는 도 1의 I-I'에 있어서, 본 발명의 제1 실시예에 따른 단면도이고, 도 3은 도 1의 I-I'에 있어서, 본 발명의 제2 실시예에 따른 단면도이다.

먼저, 본 발명의 실시예에 따른 액정표시장치는 복수의 화소에 각각 대응하는 복수의 화소영역이 정의되도록 서로 교차 배치되는 게이트라인(미도시)과 데이터라인(DL), 게이트라인과 데이터라인(DL)의 교차 영역에 형성되는 박막트랜지스터(미도시), 게이트라인과 평행하고 교번하여 배치되는 공통라인(미도시), 공통라인과 이어져서 데이터라인(DL)의 양측에 평행하게 배치되는 쉴드라인(SL), 각 화소영역에 서로 교번하여 형성되는 화소전극(PE)과 공통전극(CE), 및 공통전극(CE)과 이어져서 데이터라인(DL) 및 데이터라인(DL) 양측의 쉴드라인(SL)을 커버하도록 형성되는 더미전극(DmE)을 포함한다.

여기서, 박막트랜지스터(미도시)는 게이트라인과 연결되는 게이트전극, 데이터라인(DL)과 연결되는 소스전극 및 화소전극(PE)과 연결되는 드레인전극을 포함한다. 이러한 박막트랜지스터(미도시)는 게이트라인의 신호에 응답하여 턴온하고, 턴온 시 화소전극(PE)에 각 화소에 대응하는 화소전압을 인가한다.

공통전극(CE)은 공통라인과 연결되어, 전체 화소에 공통적으로 대응하는 공통전압을 공급받는다. 이때, 더미전극(DmE)은 공통전극(CE)과 이어져 있으므로, 공통전극(CE)과 마찬가지로 공통전압을 공급받게 된다.

이러한 액정표시장치는 각 화소영역에서 화소전극(PE)과 공통전극(CE) 사이의 전계를 이용하여 액정 셀의 방향을 변동시켜서, 각각의 광투과율로 광을 방출함에 따라, 복수의 화소 각각의 휘도를 조절함으로써, 영상을 표시한다.

도 2 및 도 3에 도시된 바와 같이, 본 발명의 제1 및 제2 실시예에 따른 액정표시장치는 서로 대향하는 제1 기판(Sb: bottom substrate)과 제2 기판(Su: upper substrate), 제1 기판(Sb)과 제2 기판(Su) 사이에 충진되는 액정층(LC: Liquid Crystal layer), 액정층(LC)에 마주하는 제1 기판(Sb)의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인(미도시)과 공통라인(미도시), 제1 기판(Sb)의 일면 상에, 공통라인과 이어져서, 데이터라인(DL)의 양측에 평행하게 형성되는 쉴드라인(SL), 제1 기판(Sb)의 일면 상에 형성되어 게이트라인과 공통라인과 쉴드라인(SL)을 커버하는 게이트절연막(GI), 복수의 화소영역이 정의되도록, 게이트절연막(GI) 상에 게이트라인과 교차하여 형성되는 데이터라인(DL), 게이트절연막(GI) 상에 형성되어 데이터라인(DL)을 커버하는 보호막(Passi), 보호막(Passi) 상의 각 화소영역(PA)에, 금속층(Me: Metal layer)과 투명도전성물질층(TC: Transparent Conductive material layer)의 이중층으로 형성되고, 서로 교번하는 화소전극(PE)과 공통전극(CE), 및 보호막(Passi) 상에 금속층(Me: Metal layer)과 투명도전성물질층(TC: Transparent Conductive material layer)의 이중층으로 형성되고, 공통전극(CE)과 이어져서 데이터라인(DL)과 데이터라인(DL) 양측의 쉴드라인(SL)을 커버하는 더미전극(DmE)을 포함한다.

그리고, 액정표시장치는 제2 기판(Su)의 일면 상에서 복수의 화소영역(PA)을 제외한 나머지 영역에 형성되어, 빛샘을 차단하는 블랙매트릭스(BM) 및 제2 기판(Su)의 일면 상의 각 화소영역에 형성되어, 소정 색상을 나타내는 파장영역의 광을 투과하는 컬러필터(CF)를 더 포함한다.

쉴드라인(SL)은 공통라인(CL)과 이어져서, 데이터라인(DL)의 양측에 소정간격으로 이격된 위치에, 데이터라인(DL)과 평행하게 형성된다. 이러한 쉴드라인(SL)은 공통라인(CL)과 동일한 전압레벨을 띄면서, 데이터라인(DL)과 화소영역(PA) 사이를 가로막도록 배치되어, 소정 신호가 인가된 데이터라인(DL)에 의해 발생된 전계가 화소영역 내의 액정 셀에 영향을 미치는 것을 감소시킨다. 이에 따라, 데이터라인(DL)의 신호에 의한 크로스토크(CROSS TALK)의 발생이 감소될 수 있다.

화소전극(PE)과 공통전극(CE)은 각 화소영역 내에서 서로 교번하는 빗살형태를 갖고, 금속층(Me)과 투명도전성물질층(TC)의 이중층으로 형성된다. 이때, 투명도전성물질층(TC)은 금속층(Me)보다 추가너비만큼 더 넓은 너비(EW1)를 갖는다. 즉, 투명도전성물질층(TC)의 너비(EW1)는 금속층(Me)의 너비(EW2)보다 크고, 이때, 두 층 간의 너비 차이(EW1-EW2)는 0㎛ 이상이고, 금속층(Me)의 너비에 대한 공정오차 이하이다. 여기서, 투명도전성물질층(TC)과 금속층(Me)의 너비는 데이터라인(DL)들이 나란히 배열되는 방향(일반적으로 수평방향임) 또는 그에 교차하는 데이터라인(DL)이 갖는 방향(일반적으로 수직방향임)에 대응하는 파라미터이다.

다시 말하면, 투명도전성물질층(TC)은 금속층(Me)과 동일 너비를 가질 수 있고, 금속층(Me)의 너비에 대한 공정오차 이하만큼 큰 너비를 가질 수 있다.

특히, 화소영역 중 실질적으로 광이 방출되는 영역의 비율(이하, "개구율"로 지칭함)을 높이기 위하여, 화소전극(PE)과 공통전극(CE)을 구성하는 금속층(Me)의 너비는 3㎛ 이하로 결정될 수 있다. 이때, 현재까지, 금속층(Me)의 너비(EW2)에 대한 공정오차는 일측 당 0.5㎛, 즉 전체적으로 1㎛ 이하로 알려져 있는 바, 투명도전성물질층(TC)의 너비(EW1)는, 금속층(Me)의 너비(EW2) 양측에 0.5㎛ 이하를 더한, 4㎛ 이하로 결정될 수 있다.

더미전극(DmE)은 공통전극(CE)과 이어져서, 데이터라인(DL) 및 쉴드라인(SL)을 커버하도록 형성된다. 이때, 더미전극(DmE)은 공통전극(CE) 및 화소전극(CE)과 마찬가지로, 보호층(Passi) 상에 금속층(Me)과 투명도전성물질층(TC)의 이중층으로 형성된다. 그리고, 더미전극(DmE)은 게이트절연막(GI) 및 보호막(Passi)을 관통하는 콘택홀(미도시)을 통해 공통라인(CL)과 쉴드라인(SL) 중 적어도 하나와 연결된 공통전극(CE)에서 연장되어 이루어진다.

이러한 더미전극(DmE)은 쉴드라인(SL)과 마찬가지로, 공통전극(CE)과 동일한 전압레벨을 띄면서, 데이터라인(DL)과 화소영역(PA) 사이를 가로막도록 배치되어, 소정 신호가 인가된 데이터라인(DL)과 화소영역(PA) 내의 공통전극(CE) 또는 화소전극(PE) 사이, 또는 블랙매트릭스(BM) 사이에서 발생되는 전계를 감소시킨다. 이에 따라, 데이터라인(DL)의 신호에 의한 크로스토크(CROSS TALK)의 발생이 감소될 수 있다.

액정층(LC)는 소정의 초기 배향방향을 갖는 액정 셀로 이루어지고, 액정 셀은 화소전극(PE)과 공통전극(CE) 사이의 전계에 따른 방향으로 회전하여, 광을 선택적으로 투과한다.

컬러필터(CF)는 제2 기판(Su)의 일면 상의 복수의 화소영역에 각각 형성되어, 복수의 화소에 각각 대응하는 소정 색상에 해당하는 파장영역의 광을 투과한다. 예를 들어, 컬러필터(CF)는 각 화소영역에 대응하여 적색, 녹색 및 청색(RGB) 중 어느 하나의 색상에 해당하는 광을 투과하는 염료 또는 형광물질로 형성될 수 있다.

한편, 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따르면, 화소전극(PE), 공통전극(CE) 및 더미전극(DmE)은, 투명도전성물질층(TC)이 금속층(Me) 하부에 배치되는 이중층 구조로 이루어진다. 즉, 투명도전성물질층(TC)은 제1 너비(EW1)을 갖고 보호층(Passi) 상에 형성되고, 금속층(Me)은 제1 너비(EW1)보다 작은 제2 너비(EW2)를 갖고 투명도전성물질층(TC) 상에 형성된다.

이와 달리, 도 3에 도시된 바와 같이, 본 발명의 제2 실시예에 따르면, 화소전극(PE), 공통전극(CE) 및 더미전극(DmE)은, 투명도전성물질층(TC)이 금속층(Me) 상부에 배치되는 이중층 구조로 이루어진다. 즉, 금속층(Me)은 제2 너비(EW2)를 갖고 보호층(Passi) 상에 형성되고, 투명도전성물질층(TC)은 금속층(Me)보다 큰 제1 너비(EW1)을 갖고, 금속층(Me)을 커버하는 형태로 보호층(Passi) 상에 형성된다.

이상과 같이, 본 발명의 제1 및 제2 실시예에 따르면, 각 화소영역(PA)에 형성되는 화소전극(PE)과 공통전극(CE)은 제2 너비(EW2)의 금속층(Me)과 제2 너비(EW2)보다 큰 제1 너비(EW1)의 투명도전성물질층(TC)의 이중층 구조로 이루어진다. 이때, 금속층(Me)이 갖는 제2 너비(EW2)는 각 화소영역(PA)의 개구율을 최대한 향상시키기 위하여, 3㎛ 이하로 결정된다. 그리고, 투명도전성물질층(TC)이 갖는 제1 너비(EW1)는 금속층(Me)의 제2 너비(EW2), 즉 3㎛ 이상이고, 공정오차(1㎛)로 인한 가변되는 금속층(Me)의 최대 너비, 즉 4㎛ 이하로 결정된다. 또한 투명도전성물질층(TC)은 저항이 낮은 금속층(Me)와 함께 적층되어 있는 바, 높은 저항을 고려할 필요가 없으므로, 약 97.3% 이상의 투과율을 나타내는 200Å 이하의 두께를 갖는다.

만약, 본 발명의 제1 및 제2 실시예와 달리, 화소전극(PE)과 공통전극(CE)이 투명도전성물질층(TC)만으로 이루어지는 경우, 투과성을 갖는 물질의 특성 상, 동일 너비의 금속층으로 형성하는 것보다 각 화소영역의 광투과율이 향상될 수 있는 장점이 있다. 그러나, 투명도전성물질로 주로 선택되는 ITO, IZO, ITZO 등이 약 200μΩ·㎝의 높은 저항을 가짐에 따라, 약 4㎛ 이상의 너비 및 500Å 이상의 두께로 형성되어야만 하므로, 오히려 각 화소영역의 광투과율을 개선하는 데에 한계가 있는 단점이 있다. 이 뿐만 아니라, 투명도전성물질은 포토리소그래피 방식으로만 패턴될 수 있어, 3㎛ 이하의 너비를 갖는 미세 전극으로 형성할 수 없으므로, 각 화소영역에서 화소전극(PE)과 공통전극(CE)이 차지하는 면적을 줄이는 데에 한계가 있는 단점이 있다.

이에 반해, 화소전극(PE)과 공통전극(CE)이 금속층(Me)만으로 이루어지는 경우, 패턴 공정에 제한이 없어, 건식 식각 방식 등을 이용하여 약 3㎛ 이하의 너비를 갖는 미세전극으로 형성될 수 있는 장점이 있다.

그런데, 마스크의 정렬오차, 흔들림 또는 식각 시의 편차로 인하여, 전극 너비에 대한 공정오차가 발생되는 것이 일반적이다. 이때, 공정오차는 약 0.4㎛ 내지 0.5㎛ 정도로 알려져 있다.

만약, 화소전극(PE)과 공통전극(CE)이 4㎛ 이상의 너비를 갖는 경우, 약 0.4㎛ 내지 0.5㎛ 정도의 공정오차는 총 너비(4㎛ 이상)에 대해 0.125 이하의 비율일 뿐이어서, 전극의 너비가 공정오차로 가변되더라도, 전체 화소영역 간의 개구율 차이로 인한 시인성은 낮게 나타난다.

그러나, 화소전극(PE)과 공통전극(CE)이 약 3㎛ 이하의 너비를 갖는 미세전극인 경우, 약 0.4㎛ 내지 0.5㎛ 정도의 공정오차는 총 너비(3㎛ 이하)에 대해 약 0.134 이상의 비율이므로, 전극의 너비가 공정오차로 가변하면, 전체 화소영역 간의 개구율 차이로 인한 시인성은 매우 높게 나타난다. 즉, 화소전극(PE)과 공통전극(CE)의 너비 차이로 인하여, 각 화소영역 간의 개구율 차이가 크게 나타남에 따라, 화소 간 휘도 특성 차이가 얼룩으로 인식될 수 있어, 화질 저하를 초래하게 된다.

이에 따라, 본 발명의 제1 및 제2 실시예에 따르면, 화소전극(PE)과 공통전극(CE)은, 금속층(Me)과 투명도전성물질층(TC)을 적층한 이중층 구조로 형성됨으로써, 3㎛ 이하의 너비를 갖는 금속층(Me)에 의해 전극이 차지하는 면적에 의한 개구율 감소를 최소화하고 저항 증가를 최소화할 수 있고, 4㎛ 이하의 투명도전성물질층(TC)에 의해 금속층(Me)의 너비가 1㎛ 이하의 공정오차로 가변하는 것에 의한 화소 간 휘도 특성 차이를 최소화할 수 있어, 화질 저하를 방지할 수 있다.

또한, 투명도전성물질층(TC)은 200Å이하의 두께를 가지므로, 97.3% 이상의 광투과율을 나타낼 뿐만 아니라, 투명도전성물질층(TC)의 적어도 일측 중에서 투명도전성물질층(TC)과 금속층(Me) 사이의 너비차이(EW1-EW2)만큼의 일부가 금속층(Me)에 의해 가려지지 않으므로, 그를 통해 광이 투과될 수 있어, 개구율 감소를 최소화할 수 있다.

더불어, 본 발명의 제1 및 제2 실시예에 따르면, 더미전극(DmE)은 화소전극(PE) 및 공통전극(CE)과 마찬가지로, 금속층(Me)과 투명도전성물질층(TC)의 이중층 구조로 이루어진다. 이때, 더미전극(DmE)를 구성하는 금속층(Me)은 데이터라인(DL)과 데이터라인(DL) 양측의 쉴드라인(SL)을 모두 커버할 수 있는 너비로 형성되어, 복수의 화소영역을 제외한 나머지 부분 중 해당 영역에서의 광 투과를 차단한다. 그리고, 더미전극(DmE)를 구성하는 투명도전성물질층(TC)은 함께 적층되는 금속층(Me)보다 넓은 너비를 가져서, 일부가 화소영역을 침범하여 형성된다. 이러한 더미전극(DmE)의 투명도전성물질층(TC)에 의해, 신호가 인가된 데이터라인(DL)과 그에 인접한 화소전극(PE) 사이에서 발생될 수 있는 수평 전계가 감소될 수 있다.

즉, 더미전극(DmE)의 투명도전성물질층(TC)은 더미전극(DmE)의 금속층(Me) 및 블랙매트릭스(BM)의 너비보다 넓은 너비를 가져서, 화소영역(PA) 내에 일부 형성됨에 따라, 데이터라인(DL)에 의한 크로스토크가 더욱 감소될 수 있다.

도 4a 및 도 4b는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 각 화소영역 중 데이터라인에 인접한 일부 영역에서 데이터라인에 의한 크로스토크로 발생된 빛샘을 나타낸 이미지이다. 또한, 도 5는 종래기술에 따른 액정표시장치 및 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치에 있어서, 데이터라인에 의한 수직 크로스토크를 시뮬레이션한 결과를 비교한 그래프이다.

종래기술에 따른 액정표시장치의 경우, 금속층으로 형성되는 더미전극을 포함함에 따라, 더미전극이 화소영역 내에 침범하는 너비를 갖게 되면, 필연적으로 개구율 감소를 초래하므로, 더미전극은 화소영역 외곽에만 데이터라인과 쉴드라인만을 커버할 수 있을 정도의 너비로 형성된다.

반면, 본 발명의 제1 및 제2 실시예에 따르면, 금속층(Me)과 투명도전성물질층(TC)의 이중층 구조로 형성되는 더미전극(DmE)을 포함함에 따라, 개구율 감소를 최소화하면서도 더미전극(DmE)의 투명도전성물질층(TC)이 화소영역 내에 침범하는 너비를 가질 수 있어, 데이터라인(DL)에 의한 크로스토크를 종래보다 줄일 수 있다.

이에, 도 4a와 도 4b를 비교해보면, 종래의 액정표시장치에서 크로스토크로 인한 누출되는 광(청색 사각형으로 표시함)보다, 본 발명의 제1 및 제2 실시예에 따른 액정표시장치에서 크로스토크로 인해 누출되는 광(청색 사각형으로 표시함)이 더 작은 것을 확인할 수 있다.

더불어, 도 5에 도시한 바에서도 마찬가지로, 종래의 액정표시장치(도 5에서, "Ref"로 표시함)에 있어서, 크로스토크로 인한 빛샘은 4.79%로 나타나는 반면, 본 발명의 제1 또는 제2 실시예에 따른 액정표시장치(도 5에서 "본 발명의 실시예"로 표시함)에 있어서, 크로스토크로 인한 빛샘은 종래보다 0.24% 낮은 4.55%로 나타나는 것을 확인할 수 있다.

이상과 같이, 본 발명의 제1 및 제2 실시예에 따르면, 더미전극(DmE)은 금속층(Me)과 투명도전성물질층(TC)의 이중층 구조로 형성된다. 이때, 더미전극(DmE)의 투명도전성물질층(TC)은 데이터라인(DL)과 데이터라인(DL) 양측의 쉴드라인(SL)을 모두 커버하는 너비를 갖는 더미전극(DmE)의 금속층(Me)보다 큰 너비를 가져서, 화소영역 내에 일부 침범하여 형성됨에 따라, 데이터라인(DL)으로 인한 크로스토크를 종래보다 줄일 수 있으므로, 화질 저하를 최소화할 수 있다. 더불어, 더미전극(DmE)의 투명도전성물질층(TC)은 화소전극(PE) 및 공통전극(CE)과 마찬가지로, 97.3% 이상의 광투과율을 나타내는 200Å이하의 두께를 가짐에 따라, 크로스토크를 줄이면서도 개구율 손실을 최소화할 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.

Sb: 하부기판 SL: 쉴드라인
GI: 게이트절연막 Passi: 보호층
DL: 데이터라인 PE: 화소전극
CE: 공통전극 DmE: 더미전극
Su: 상부기판 BM: 블랙매트릭스
CF: 컬러필터

Claims (10)

1. 서로 대향하는 제1 기판과 제2 기판;
   상기 제1 기판과 제2 기판 사이에 충진되는 액정층;
   상기 제1 기판의 일면 상에 서로 교번하고 평행하게 형성되는 게이트라인과 공통라인;
   상기 제1 기판의 일면 상에 형성되어, 상기 게이트라인과 공통라인을 커버하는 게이트절연막;
   복수의 화소영역이 정의되도록, 상기 게이트절연막 상에 상기 게이트라인과 교차하여 형성되는 데이터라인;
   상기 제1 기판의 일면 상에, 상기 공통라인과 이어져서 상기 데이터라인의 양측에 평행하게 형성되는 쉴드라인;
   상기 게이트절연막 상에 형성되어, 상기 데이터라인을 커버하는 보호막;
   상기 보호막 상의 각 화소영역에 제 1 금속층과 상기 제 1 금속층보다 큰 너비를 갖는 제 1 투명도전성물질층의 이중층으로 형성되고, 서로 교번하는 화소전극과 공통전극;
   상기 보호막 상에 상기 데이터 라인 및 상기 데이터 라인 양측의 쉴드라인을 함께 중첩하는 너비를 갖는 제 2 금속층과, 상기 쉴드 라인보다 외측에 에지부를 갖는 제 2 투명도전성물질층의 이중층으로 형성되고, 상기 공통전극과 연결되는 더미전극; 및
   상기 제2 기판의 일면 상에 상기 데이터 라인 상에 대응하여 상기 더미 전극의 제 2 금속층의 너비로 형성된 블랙 매트릭스를 포함하며,
   상기 더미 전극의 상기 제 2 투명 도전성물질층은 상기 제 2 금속층보다 큰 너비를 가져 상기 화소 영역 내에 일부 형성되고,
   상기 제 1 및 제 2 투명도전성물질층은 200Å이하의 두께를 갖는 액정표시장치.
   
2. 삭제
3. 삭제
4. 제 1항에 있어서,
   상기 제 1, 제 2 투명도전성물질층은 각각 제 1 금속층 및 제 2 금속층보다 1㎛ 이하로 큰 액정표시장치.
5. 제 1항에 있어서,
   상기 제 1 금속층의 너비는 3㎛ 이하이고,
   상기 제 1 투명도전성물질층의 너비는 상기 제 1 금속층의 너비보다 크고, 4㎛ 이하인 액정표시장치.
6. 삭제
7. 제 4항 또는 제 5항에 있어서,
   상기 제 1, 제 2 투명도전성물질층은 상기 보호막 상에 형성되고,
   상기 제 1, 제 2 금속층은 상기 제 1 및 제 2 투명도전성물질층 상에 각각 형성되는 액정표시장치.
8. 제 4항 또는 제 5항에 있어서,
   상기 제 1, 제 2 금속층은 상기 보호막 상에 형성되고,
   상기 제 1, 제 2 투명도전성물질층은 상기 보호막 상에 상기 제 1, 제 2 금속층을 커버하도록 각각 형성되는 액정표시장치.
   
9. 삭제
10. 제 1항에 있어서,
    상기 공통전극은 상기 보호막 및 상기 게이트절연막을 관통하는 콘택홀을 통해 상기 공통라인에 연결되는 액정표시장치.

Images