KR101816926B1 - 액정표시장치 및 이의 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치를 개시한다. 특히, 본 발명은 눌림에 의한 얼룩방지와 셀갭의 유지를 위한 하나이상의 컬럼 스페이서(Column Spacer)를 갖는 액정표시장치 및 이의 제조방법에 관한 것이다.
본 발명의 바람직한 실시예에 따른 액정표시장치는 복수의 화소영역에 대응하도록 형성된 컬러필터와, 컬러필터의 상부에 구성된 적어도 하나의 컬럼 스페이서를 포함하는 제1 기판과, 서로 직교하는 지점에 복수의 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선과, 복수의 화소영역 마다 형성되는 박막트랜지스터, 그리고, 게이트 배선의 일 영역에 컬럼 스페이서와 대응하는 위치에 형성되며, 접촉면이 적어도 두 부분으로 분할되어 컬럼 스페이서를 지지하는 돌기부를 포함하는 제2 기판으로 구성되는 것을 특징으로 한다.

Description

액정표시장치 및 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

본 발명은 액정표시장치에 관한 것으로, 특히 눌림에 의한 얼룩방지와 셀갭의 유지를 위한 하나이상의 컬럼 스페이서(Column Spacer)를 갖는 액정표시장치 및 이의 제조방법에 관한 것이다.

액정표시장치는 소정거리 이격되어 합착된 두 기판사이에 개재된 액정의 광학적 이방성과 복굴절 특성을 이용하여 영상을 구현하는 전자정보 디스플레이 장치이다.

도 1은 종래의 액정표시장치의 기판 일부를 도시한 도면이다. 이하의 설명에서는 전계가 수평방향으로 인가되는 횡전계 방식 액정표시장치의 일 예로서 설명한다.

도시한 바와 같이, 통상의 액정표시장치의 기판은 종래에 따른 횡전계 방식 액정표시장치의 기판은, 기판(10)상에 일 방향으로 연장된 게이트 배선(22)과, 이와 평행하게 이격된 제 1 및 제 2 공통 배선(54a,54b)이 구성된다.

또한, 게이트 배선(22) 및 제1, 제2 공통 배선(54a,54b)과 교차하는 방향으로 데이터 배선(72)이 구성되며, 제 1 및 제 2 공통 배선(54a,54b)과 데이터 배선(72)이 교차하여 화소 영역(P)을 정의한다.

게이트 배선(22)과 데이터 배선(72)의 교차부에는 게이트 배선(22)의 일부인 게이트 전극(24)과, 상기 게이트 전극(24)의 상부에 위치하는 액티브층(40)과, 상기 액티브층(40)의 상부에 위치하여 서로 이격된 소스 전극(42)과 드레인 전극(44)으로 구성된 박막트랜지스터(TFT)가 위치한다.

화소 영역(P)의 양측에는 전술한 제1 및 제2 공통 배선(54a,54b)과 동일층 동일물질로 형성되고, 화소 영역(P)의 양측에서 제1 및 제2 공통 배선(54a,54b)과 수직하게 각각 연결된 제1 공통 전극(81)이 구성되고, 화소 영역(P)의 중심 영역에는 제2 공통 배선(54b)과 접촉하면서 수직하게 연장된 막대 형상의 투명한 제2 공통 전극(82)이 구성된다.

또한, 제2 공통 전극(82) 사이에 화소 전극(80)이 구성되며, 화소 전극(80)은 드레인 전극(44)과 접촉하는 인출부(68)에서 연장된 투명한 막대 형상이다.

여기서, 제1 공통 배선(54a)과 상부의 인출부(68)는 두 구성사이에 개재된 절연막과 함께, 보조 용량부(Cst)를 형성한다.

전술한 구조의 횡전계 방식 기판(10)의 상부로 합착되는 컬러필터 기판(미도시)에는 이격된 갭(gap)을 유지하기 위한 갭 스페이서(91)와, 눌림을 방지하기 위한 눌림 스페이서(92)가 배치된다.

눌림 스페이서(92)는 액정패널에 외부로부터 가해지는 눌림에 의한 빛샘 불량을 방지하는 역할을 한다.

상세하게는, 액정패널은 외부로부터 눌림과 같은 외력이 가해질 경우, 빛샘 불량이 발생하게 되며, 이러한 빛샘불량은 외력에 의해 전술한 기판(10)과 컬러필터 기판간에 미끄러짐이 발생하여 액정패널의 휨이 발생하게 되는데 기인한다.

즉, 액정패널의 휨 방향으로 기판(10)과 컬러필터 기판의 러빙 방향이 평행이 되지 않게 되고, 기판 표면에 인접한 액정이 휜 방향으로 평행하게 배열하게 되어 전체적으로 초기상태와 다른 배열을 하게 된다.

이와 같은 경우에는, 액정의 배열이 초기 블랙상태(black state)를 유지하지 못하게 되어 액정층을 통과한 빛이 정상부위와 다른 위상차(retardation)를 겪으며 회전하게 되어 빛샘이 나타나게 된다.

또한, 갭 스페이서(91)는 두 기판의 이격된 갭을 유지하기 위한 기능을 하기 때문에, 두 기판과 맞닿도록 구성되어야 하고, 눌림 스페이서(92)는 두 기판 중 어느 하나와는 이격된 거리를 두어야 한다.

이러한 갭 스페이서(91)와 눌림 스페이서(92)는 별도의 공정으로 제작하는 것 보다, 전술한 기판의 단차를 이용하는 편이 공정상 유리하며, 또한 화소 영역이 아닌 타 영역에 위치하도록 하는 것이 화질면에서 유리하다.

따라서, 박막트랜지스터(TFT)가 위치한 영역과 게이트 배선(22)또는 공통 배선(54a, 54b)이 위치한 영역의 단차를 이용하며 특히, 박막트랜지스터(TFT)에 대응하여 갭 스페이서(91)가 위치하도록 하고, 게이트 배선 또는 공통 배선(22,54a,54b)에 대응하여 눌림 스페이서(92)가 위치하도록 하는 것이 바람직하다.

이하, 단면도를 참조하여, 전술한 갭 스페이서 및 눌림 스페이서의 구성에 대해 좀 더 상세히 설명한다.

도 2는 도 1의 액정표시장치에서 II-II, III-III 부분을 따라 절단한 단면을 도시한 도면이다.

도시한 바와 같이, 액정표시장치(30)는 전술한 기판구조를 갖는 어레이기판(10)과, 이의 상부로 위치하는 컬러필터기판(90)이 액정(미도시)을 사이에 두고 합착된다.

여기서, 컬러필터기판(90)은 컬러필터(94a,94b,94c)와, 블랙매트릭스(96)와 평탄화막 및 갭 스페이서(91)와 눌림 스페이서(92)가 구성된다.

이때, 박막트랜지스터(TFT)가 형성된 영역과 게이트 배선(22)이 위치한 영역 사이에 단차가 발생하게 되며, 이러한 단차를 이용하기 위해 박막트랜지스터(TFT)의 액티브층(40a)과 소스 및 드레인 전극(42,44)을 형성하는 공정 중 같은 물질로 게이트 배선(22)의 일부 상부에 반도체 패턴(40b) 및 소스/드레인 금속패턴(47)이 적층된 돌기를 형성해 준다.

또한, 눌림 스페이서(92)는 공통 배선(54a) 또는 게이트 배선(22)에 대응하여 구성될 수 있다.

이러한 구조에 따라, 갭 스페이서(91)는 돌기에 견고하게 고정될 수 있어 갭 스페이서(91)와 돌기간의 마찰이 발생하기 않게 된다.

그러나, 액정표시장치에 보다 큰 외력이 인가되는 경우, 전술한 구조만으로는 기판의 흔들림에 따른 갭 스페이서와 돌기간의 얼라인 이탈을 방지할 수 없으며, 외력에 따른 갭 스페이서와 돌기간의 어긋남이 계속적으로 발생하게 되어, 종래의 액정표시장치 구조로는 화면상에 나타나는 얼룩불량을 완전히 개선하기는 어렵다는 문제점이 있다.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 액정표시장치에서 컬럼 스페이서와 돌기를 보다 견고하게 고정할 수 있는 구조의 액정표시장치 및 이의 제조방법을 제공하는 데 그 목적이 있다.

또한, 본 발명은 외부로부터 인가되는 강한 진동 및 충격에도 강한 지지력을 갖는 액정표시장치 및 이의 제조방법을 제공하는 데 다른 목적이 있다.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예예 따른 액정표시장치는, 복수의 화소영역에 대응하도록 형성된 컬러필터; 및, 상기 컬러필터의 상부에 구성된 적어도 하나의 컬럼 스페이서를 포함하는 제1 기판; 서로 직교하는 지점에 상기 복수의 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선; 상기 복수의 화소영역 마다 형성되는 박막트랜지스터; 및, 상기 게이트 배선의 일 영역에 상기 컬럼 스페이서와 대응하는 위치에 형성되며, 접촉면이 적어도 두 부분으로 분할되어 상기 컬럼 스페이서를 지지하는 돌기부를 포함하는 제2 기판으로 구성되는 것을 특징으로 한다.

상기 컬럼 스페이서는, 중앙부분이 상기 돌기부가 삽입되는 일 깊이의 함몰부가 형성되는 것을 특징으로 한다.

상기 돌기부는, 상기 데이터배선과 동일층 및 동일물질인 것을 특징으로 한다.

전술한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 액정표시장치는, 영상을 표시하는 복수의 화소영역이 정의되고, 외측의 제1 영역 및 중앙의 제2 영역으로 구분되는 표시영역; 상기 표시영역의 테두리부분에 위치하는 비표시영역; 및, 상기 비표시영역의 일측단에 위치하고 상기 화소영역에 신호를 제공하는 구동부가 본딩되는 데이터 패드영역을 포함하고, 상기 제1 영역상에 형성된 컬럼 스페이서 및 돌기부는, 적어도 상기 제2 영역상에 형성된 컬럼 스페이서 및 돌기부 보다 단위면적당 개수가 큰 것을 특징으로 한다.

상기 제1 영역상에 형성된 컬럼 스페이스 및 돌기부는, 적어도 상하로 2개의 화소마다 하나씩 형성되고, 좌우로 3개의 화소마다 하나씩 형성되는 것을 특징으로 한다.

상기 제2 영역상에 형성된 컬럼 스페이스 및 돌기부는, 적어도 상하로 4개의 화소마다 하나씩 형성되고, 좌우로 18개의 화소마다 하나씩 형성되는 것을 특징으로 한다.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조방법은, 기판을 준비하는 단계; 상기 기판상에 게이트 금속을 형성하고, 제1 마스크 공정을 통해 게이트 전극 및 게이트 배선을 형성하는 단계; 상기 게이트 전극 및 게이트 배선상에 제2 마스크를 공정을 통해 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계; 제3 마스크 공정을 통해 콘텍홀을 형성하는 단계; 및, 제4 마스크 공정을 통해 화소전극 및 상부가 적어도 두 부분으로 분할된 돌기부를 형성하는 단계를 포함하는 것을 특징으로 한다.

제2 마스크를 공정을 통해 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계는, 상기 게이트 전극 및 게이트 배선의 상부로 절연막층, 비정질 실리콘층, 금속층 및 감광막층을 순차적으로 형성하는 단계; 하프톤 마스크를 이용하여 박막트랜지스터에 대응하는 위치의 상기 절연막층, 비정질 실리콘층, 금속층의 상부로 제1 감광막패턴을 형성하고, 돌기부에 대응하는 위치의 상기 절연막층, 비정질 실리콘층, 금속층의 상부로 제2 감광막패턴을 형성하는 단계; 및, 상기 제1 및 제2 감광막 패턴을 마스크로 하여 상기 절연막층, 액티브층, 소스 및 드레인층 및 돌기층을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 제4 마스크 공정을 통해 화소전극 및 상부가 적어도 두 부분으로 분할된 돌기부를 형성하는 단계는, 상기 콘텍홀의 상부로 투명전극층을 형성하는 단계; 및, 하프톤 마스크를 이용하여 상가 투명전극층을 패터닝하여 화소전극을 형성하고, 상기 돌기층을 일 깊이까지 패터닝하여 상기 두 부분으로 분할된 돌기부를 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따르면, 액정표시장치의 셀 갭을 유지하는 컬럼 스페이서를 지지하는 돌기를 둘 이상으로 형성함으로서 컬럼 스페이서에 대한 지지력을 보강하여 외력으로 인한 컬럼 스페이서와 돌기간의 어긋남을 방지함으로서, 액정표시장치의 얼룩불량을 방지할 수 있는 효과가 있다.

또한, 액정표시장치를 소정의 제1 및 제2 영역으로 나누고 이에 형성되는 컬럼 스페이서의 밀도를 각 영역마다 다르게 형성함으로서 외부로부터 인가되는 진동 및 충격에 보다 강한 지지력을 갖는 액정표시장치를 제공할 수 있는 효과가 있다.

도 1은 종래의 액정표시장치의 기판 일부를 도시한 도면이다.
도 2는 도 1의 액정표시장치에서 II-II, III-III 부분을 따라 절단한 단면을 도시한 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치의 일 기판의 구조를 평면도로 나타낸 도면이다.
도 4는 도 3의 Ⅳ-Ⅳ,Ⅴ-Ⅴ을 따라 절단한 단면을 도시한 도면이다.
도 5a 내지 도 5h는 본 발명의 액정표시장치의 제조방법을 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치의 화면구성을 개략적으로 도시한 도면이다.
도 7a는 본 발명의 다른 형태의 실시예에 따른 액정표시장치의 제1 영역상에 형성된 화소의 구조를 나타낸 도면이고, 도 7b는 제2 영역상에 형성된 화소의 구조를 나타낸 도면이다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 이의 제조방법을 설명한다.

이하의 설명에서, 본 명세서의 실시예들에 대해 참조된 도면은 구성요소의 형상 및 위치가 도시된 형태로 한정하도록 의도된 것이 아니며, 특히 도면에서는 본 발명의 기술적 특징인 구조 및 형상의 이해를 돕기 위해 일부 구성요소의 스케일을 과장하거나 축소하여 표현하였다.

도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치의 일 기판의 구조를 평면도로 나타낸 도면이다.

도시한 바와 같이, 본 발명의 액정표시장치의 일 기판은, 기판(100)상에 다수의 화소(P)를 정의하고 화소(P)의 일 측에 게이트 배선(122)과, 이와 이격된 제1 및 제2 공통배선(154a, 154b)이 구성되고, 게이트 배선(122) 및 공통 배선(154a, 154b)과 교차하는 데이터 배선(172)이 구성된다.

또한, 제1 및 제2 공통 배선(154a, 154b)과 데이터 배선(172)이 교차하는 지점에는 화소영역(P)이 정의된다.

전술한 게이트 배선(122)의 상부에는, 게이트 배선(122)의 일부를 게이트 전극(124)으로 하고, 게이트 전극(124)의 상부에는 액티브층(140)이 위치한다. 액티브층(140)의 상부에는 이격된 소스 전극(142)과 드레인 전극(144)으로 구성된 박막트랜지스터(TFT)가 구성된다.

화소 영역(P)에는, 화소 영역(P)의 양측에 위치하고 제1 및 제2 공통 배선(154a, 154b)과 동일층 동일물질로 구성되며, 공통 배선(154a,154b)과 화소 영역(P)의 양측에 위치하여 각각 수직하게 연결된 제1 공통 전극(181)과, 상기 제2 공통 배선(154b)과 연결되어 화소 영역(P)으로 수직하게 연장된 막대 형상의 투명한 제2 공통 전극(182)이 구성된다.

또한, 투명한 제 2 공통 전극(182) 사이에 위치하고 이와는 이격되며, 드레인 전극(144)과 접촉하는 인출부(168)에서 연장된 투명한 화소 전극(180)이 구성된다.

게이트 배선(122) 또는 공통 배선(154a)의 상부에는 돌기(147)를 형성하되, 전술한 돌기는 적어도 두 부분으로 분할되어 있다.

이때, 제1 공통 배선(154a)과 상부의 인출부(168)는 두 구성사이에 절연막이 개재되어 있어, 보조 용량부(Cst)가 형성된다.

전술한 바와 같이 구성된 어레이기판(100)과 합착되는 상부 컬러필터 기판에 두 기판(100)의 이격된 갭(gap)을 유지하기 위한 갭 스페이서(191)와, 눌림을 방지하기 위한 눌림 스페이서(192)가 구성된다.

이때, 갭 스페이서(191)는 전술한 돌기(147)와 대응하도록 구성하고, 돌기(147)에 대응하는 부분에 홈이 형성되어, 홈의 내부로 돌기(147)가 삽입되며, 분할된 돌기(147a, 147b)에 의해 접촉면이 나뉘어 지지된다.

이하, 단면도를 참조하여 도 3에 도시한 본 발명의 액정표시장치의 구성을 보다 상세히 설명한다.

도 4는 도 3의 Ⅳ-Ⅳ,Ⅴ-Ⅴ을 따라 절단한 단면을 도시한 도면이다.

도시한 바와 같이, 본 발명의 실시예에 따른 횡전계 방식 액정표시장치는 전술한 구조의 어레이 기판(100)과, RGB 컬러필터(204a,204b,204c), 블랙매트릭스(BM)(206), 갭 스페이서(191)와 눌림 스페이서(192)를 포함하는 컬러필터 기판(200)을 액정층(미도시)을 사이에 두고 소정거리 이격하여 합착된다.

이때, 어레이 기판(100)은 화소영역(P)마다 이를 구동하기 위한 스위칭 소자(TFT)가 위치하고, 화소 영역(P)에는 화소 전극(180)과 공통 전극이 이격되여 구성된 형태이다.

또한, 화소 영역(P)의 일 측과 타 측에는 스위칭 소자(TFT)에 신호를 전달하는 게이트 배선(122)과 데이터 배선이 위치한다. 이때, 게이트 배선(122)의 상부에는 박막트랜지스터(TFT)와 배선을 형성하는 공정과 동일한 공정에서 돌기(147)를 구성하며, 돌기(147)에 대응하여 갭 스페이서(191)가 위치하고, 화소 영역(P)의 일 측 개구영역으로 사용하지 않는 부분에 대응하여 눌림 스페이서(192)가 위치한다.

전술한 돌기(147)와 접촉하는 갭 스페이서(191)의 맞닿는 면은 소정깊이까지 함몰되는 형태로 구성되며, 함몰부의 내부로 돌기(147)가 삽입되는 형태를 가지도록 하고, 또한 돌기(147)는 적어도 두 부분으로 분할(147a, 147b)되어 갭 스페이서(191)의 내부를 양 측에서 지지하는 형태를 가지도록 한다.
특히, 상기 두 부분으로 분할된 돌기(147a, 147b)는 각각 소스 및 드레인 금속패턴(도 5g의 129)의 일부에 해당하는 내측돌기(147a-1, 147b-2)와 상기 내측돌기를 덮어 감싸는 절연막(도 5h의 150)의 일부인 외측돌기(147a-1, 147b-2)로 구분할 수 있다.

여기서, 전술한 구조를 가지도록 돌기(147)를 분할하기 위해, 하프톤 노광기술(half tone 노광기술)을 이용하여, 분할전 소스/드레인 전극패턴(147)을 패터닝하게 된다.

이러한 구조에 따라, 본 발명의 실시예에 따른 액정표시장치는 외부로부터 인가되는 충격에도 돌기가 컬럼 스페이서를 두 부분으로 지지함으로서 어긋남이 최소화 된다.

이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치의 제조방법을 설명한다.

도 5a 내지 도 5h는 본 발명의 액정표시장치의 제조방법을 도시한 도면이다.

먼저, 도 5a를 참조하면 기판(100)에 화소영역(P)과 박막트랜지스터 영역(TFT) 및 돌기영역(D)을 정의하고, 이러한 기판(100)상에 도전성 금속을 증착하여 제 1 마스크공정으로 패터닝함으로서, 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트 배선(122)과 게이트 배선(122)일부 또는 이에 돌출된 형상의 게이트 전극(124)을 형성한다. 동시에, 상기 게이트 배선(122)과 평행하게 이격된 공통 배선(154a)을 형성한다.

전술한 도전성 금속으로는 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo),티타늄(Ti) 등을 사용할 수 있다.

공통 배선(154a)은 다양하게 패턴 될 수 있으며, 본 실시예에서는 화소영역(P)의 상/하부에 제1 공통 배선(154a)을 형성하고, 제1 공통 배선(154a)을 수직하게 연결하며 화소영역(P)의 양측에 위치한 제1 공통전극(도3 3의 181)을 형성한다.

제1 공통 배선(154a)은 보조 용량부(Cst)를 형성하기 위한 구성이고, 상기 제2 공통 배선(도 3의 154b)은 이후 공정에서 형성하는 투명한 제2 공통전극(도 3의 182)과 접촉하여 공통신호를 전달하기 위한 구성이다.

다음으로, 도 5b를 참조하면 게이트 배선(122) 및 게이트 전극(124)과, 공통 배선(154a)이 형성된 기판(100)의 전면에, 게이트 절연막(110)과 순수 비정질 실리콘층(112)과 불순물 비정질 실리콘층(114)과 도전성 금속층(116)을 적층하고, 상기 도전성 금속층(116)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(118)을 형성한다.

게이트 절연막(110)은 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질그룹 중 선택된 하나 또는 하나 이상을 증착하여 형성할 수 있다. 또한, 도전성 금속층은 전술한 도전성 금속 그룹 중 선택하여 형성할 수 있고, 비정질 실리콘층(112)과 불순물 비정질 실리콘층(114)은 각각 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+ a-Si:H)을 증착하여 형성할 수 있다.

다음으로, 상기 감광층(118)의 이격된 상부에 투과부(M1)와 차단부(M2)와 반투과부(M3)로 구성된 마스크(M)를 위치시킨다.

이러한 마스크(M)의 반투과부(M3)에 해당하는 마스크(M)영역은 반투명막 이거나, 슬릿패턴(slit pattern)을 형성함으로써 구성할 수 있으며 특히, 박막트랜지스터 영역(TFT)에 대응하는 부분은 반투과부(M3)와 이를 중심으로 양측에 차단부(M1)가 위치하도록 하고, 각 화소 영역(P)의 일 측 마다에 일정폭을 갖는 차단부(M1)가 위치하도록 한다. 또한, 게이트 배선(122) 및 공통 배선(154a) 중, 선택되는 어느 하나에 돌기 영역(D)에 대응하여 차단부(M1)가 위치하도록 한다.

다음으로, 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(118)을 노광하는 공정을 진행한다. 이러한 공정에 따라, 도 5c에 도시한 바와 같이 박막트랜지스터 영역(TFT)에 대응하여 단차진 형상의 제1 감광패턴(130a)과, 돌기영역(D)에 대응하여 형성된 제2 감광패턴(130b)이 형성된다.

또한, 제1 및 제2 감광패턴(130a,b)의 주변으로 도전성 금속층(116)이 노출된 상태가 된다.

이후, 제1 및 제2 감광패턴(130a,b)의 주변으로 노출된 도전성 금속층(116)과 그 하부의 불순물 비정질 실리콘층(114)과 순수 비정질 실리콘층(112)을 제거하는 식각공정을 진행한다.

전술한 식각공정이 완료되면, 도 5d에 도시한 바와 같이 제1 및 제2 감광패턴(130a,b)의 주변으로 게이트 절연막(110)이 노출된 상태가 된다. 또한, 제1 감광패턴(130a)의 하부에는 제1 금속패턴(126)과 그 하부에 패턴된 불순물 비정질 실리콘층과 순수 비정질 실리콘층이 적층된 제 1 반도체 패턴(127)이 형성된다. 동시에, 제2 감광패턴(120b)의 하부인 돌기 영역(D)에 제2 반도체 패턴(128)과 제2 금속패턴(129)이 적층된 돌기가 형성된다.

다음으로, 제1 및 제2 감광패턴(130a,b)을 표면으로부터 일부만 식각하는 애싱공정을 진행한다. 이와 같은 애싱공정은 단차진 제1 감광패턴(130a)중, 게이트 전극(124)에 대응하여 높이가 낮은 부분을 제거하여 하부의 제1 금속패턴(도 5e의 131)의 일부를 노출하기 위한 것이다.

도 5e에 도시한 바와 같이, 애싱공정을 진행하면, 게이트 전극(124)에 대응하는 부분의 제1 감광패턴(130a)이 완전히 제거되어 하부의 제1 금속패턴(131)의 중심영역이 노출된다. 본 공정에서, 제1 및 제2 감광패턴(130a,b)은 주변으로 경사진 상태가 되기 때문에, 제 1 감광패턴(130a)의 다른 영역 및 제2 감광패턴(130b)이 애싱공정을 통해 표면으로 일정 두께만큼 제거되는 동시에 두께가 낮은 주변부에 대응하는 부분의 제1 및 제2 금속패턴(131,129)이 노출된다.

노출된 제 1 금속패턴(131)을 제거하는 공정을 진행하고, 그 하부의 제 1 반도체 패턴중 불순물 비정질 실리콘층(114)을 제거하여 하부의 순수 비정질 실리콘층(112)을 노출하는 공정을 진행한다.

전술한 공정에 따라, 도 5f에 도시한 바와 같이, 박막트랜지스터 영역(TFT)에 대응하여 이격된 소스 전극(140)과 드레인 전극(142)을 형성할 수 있고, 두 전극(140,142)의 하부에 패턴된 불순물 비정질 실리콘층(114)은 저항성 접촉기능을 하는 오믹 콘택층(138)이 형성되고, 그 하부의 순수 비정질 실리콘층(112)은 상기 두 전극(140,142) 사이에 채널(channel)의 역할을 하는 액티브층(136)으로 형성된다.

다음으로, 제1 및 제2 감광패턴(130a,b)을 제거하는 공정을 진행하고, 제3 마스크를 이용하여 도 5g에 도시한 바와 같이, 소스 및 드레인 전극(140,142)과 돌기(128, 129)가 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 절연막(150)을 형성하고 패턴하여, 드레인 전극(142)의 일부를 노출하는 드레인 콘택홀(145)을 형성한다.

다음으로, 도 5h에 도시한 바와 같이, 제4 마스크를 이용하여 절연막(150)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 드레인 전극(142)과 접촉하면서 제1 공통 배선(154a)과 평면적으로 겹쳐지는 형상으로 연장된 인출배선과, 인출배선에서 화소 영역으로 연장된 막대 형상의 화소전극(180)을 형성한다.

여기서, 전술한 제4 마스크는 돌기 영역(D)의 상부가 전술한 반투명막 이거나, 슬릿패턴(slit pattern)이 형성된 하프톤 마스크로서, 화소전극(180)의 형성과 동시에, 돌기(128, 129)의 상부를 패터닝함으로서, 소스 및 드레인 금속패턴(도 5g의 129)의 일부 및 절연막(150)의 일부를 제거하여 두 부분으로 분할된 돌기(147a,b)를 형성한다.
다시 말하면, 상기 두 부분으로 분할된 돌기(147a, 147b)는 각각 소스 및 드레인 금속패턴(도 5g의 129)의 일부에 해당하는 내측돌기(147a-1, 147b-1)와 상기 내측돌기를 덮어 감싸는 절연막(150)의 일부인 외측돌기(147a-2, 147b-2)로 구분할 수 있다.

이상과 같이, 전술한 4 마스크 공정에 따라, 안정적으로 컬럼 스페이서를 지지하는 돌기를 구비하는 액정표시장치를 제작할 수 있다.

한편, 액정패널이 경박화 및 대형화 되어 갈수록 액정표시장치의 휨이 증가하게 되며, 외부에서 인가되는 진동 및 충격에 따라 컬럼 스페이서와 돌기 간의 어긋남이 커지게 되고 이에 따른 얼룩불량 발생 빈도가 증가하는 추세이다. 이하, 도면을 참조하여 전술한 문제점을 해결하기 위한 본 발명의 다른 형태의 실시예에 따른 컬럼 스페이서를 포함하는 액정표시장치의 구조를 설명한다.

도 6은 본 발명의 다른 실시예에 따른 액정표시장치의 화면구성을 개략적으로 도시한 도면이다.

도시한 바와 같이, 본 발명의 액정표시장치(300)는 영상이 표시되지 않은 액정패널의 테두리 부분인 비표시영역(310)과, 다수의 박막트랜지스터 및 화소 영역이 정의되어 있어 이를 통해 영상을 표시하는 표시영역(320) 및 화소 영역을 구동하기 위한 데이터 신호 및 제어신호를 제공하는 소스 구동부 등이 본딩되는 데이터 패드영역(330)으로 구분된다.

비표시영역(310)은 액정패널의 최외각 부분으로 기타 배선만이 형성되고, 화소영역이 정의되지 않는 영역이며, 표시영역(320)은 박막트랜지스터가 구비되고, 화소영역이 정의되어 이를 통해 영상을 표시하는 영역이다. 이러한 표시영역(321)내의 복수의 게이트 배선상에는 소정개의 돌기부가 형성되며, 돌기부와 대향하는 위치에는 컬럼 스페이서 중 갭 스페이서가 형성되어 서로 맞닿는 형태로 구성된다.

또한, 표시영역(321)은 외측의 제1 영역(321) 및 내측 중앙의 제2 영역(322)으로 구분되며, 제1 영역(321)의 컬럼 스페이서 및 돌기부는 제2 영역(322)보다 높은 밀도로 촘촘하게 형성되는 것을 특징으로 한다.

데이터 패드영역(330)은 표시영역(321)에 구비된 박막트랜지스터를 제어하는 신호와, 화소 영역에 영상관련 데이터를 제공하는 소스 구동부가 본딩되는 영역이다.

이러한 구조에서, 전술한 제1 영역(321)의 컬럼 스페이서 및 돌기부는 제2 영역(322)의 그것보다 단위면적당 개수가 더 많이 형성되어 있으며, 이에 따라 외부진동 및 충격에도 강성이 유지되고 보다 서로간의 접촉면의 유동이 방지된다.

도 7a는 본 발명의 다른 형태의 실시예에 따른 액정표시장치의 제1 영역상에 형성된 화소의 구조를 나타낸 도면이고, 도 7b는 제2 영역상에 형성된 화소의 구조를 나타낸 도면이다.

도시한 바와 같이, 본 발명의 액정표시장치의 제1 영역(321)은, 박막트랜지스터를 포함하는 다수의 화소(P)가 형성되며, 이러한 화소는 각각 하나의 R,G,B 색상에 대응한다. 본 발명에서 제1 영역에 형성된 제1 돌기부(D1)는 상/하 2개, 좌/우 3개의 화소마다 하나씩 형성되며, 또한 제2 영역(322)의 제2 돌기부(D2)는 상/하 4개, 좌/우 18개의 화소마다 하나씩 형성된다.

여기서, 전술한 제1 및 제2 돌기부(D1,D2)간의 간격은 액정표시장치의 크기에 따라 상이할 수 있으며, 제1 돌기부(D1)가 적어도 제2 돌기부(D2)보다 촘촘히 형성되어 컬럼 스페이서를 지지하게 된다.

이러한 구조에 따라, 본 발명의 다른 실시예에 따른 액정표시장치는 외곽부분으로 갈수록 컬럼 스페이서 및 돌기부의 밀도가 중앙부분보다 조밀하게 형성되어, 외부로부터 인가되는 진동 및 충격에 높은 지지력을 확보하게 된다.

이에 따라, 컬럼 스페이서 및 돌기부의 어긋남을 방지함으로서, 화면상에 나타나는 얼룩불량 문제를 개선할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.

TFT : 스위칭소자 P : 화소부
100 : 어레이기판 122 : 게이트 배선
147,147a, 147b : 돌기부 154a : 제1 공통배선
180 : 화소전극 191 : 갭 스페이서
192 : 눌림 스페이서 200 : 컬러필터기판
204a,204b,204c : 컬러필터 206 : 블랙매트릭스

Claims (9)

1. 복수의 화소영역에 대응하도록 형성된 컬러필터; 및,
   상기 컬러필터의 상부에 구성된 적어도 하나의 컬럼 스페이서를 포함하는 제1 기판;
   서로 직교하는 지점에 상기 복수의 화소영역을 정의하는 복수의 게이트 배선 및 데이터 배선;
   상기 복수의 화소영역 마다 형성되며, 게이트전극, 게이트 절연막, 상기 게이트절연막층 위에 배치된 제1 및 제2반도체 패턴, 상기 제1 및 제2반도체 패턴 위에 배치된 소스 전극 및 드레인 전극, 상기 소스 전극 및 드레인전극 위의 절연막을 포함하는 박막트랜지스터; 및,
   상기 게이트 배선의 일 영역에 상기 컬럼 스페이서와 대응하는 위치에 형성되며, 접촉면이 적어도 두 부분으로 분할되어 상기 컬럼 스페이서를 지지하는 돌기부를 포함하는 제2 기판으로 구성되고,
   상기 돌기부는 상기 게이트 배선, 상기 게이트 배선 위에 배치된 게이트 절연막, 상기 게이트 절연막 위에 배치된 제1 및 제2반도체 패턴, 상기 제1 및 제2반도체패턴 위에 배치되고 상기 소스 전극 및 드레인 전극의 금속패턴의 일부로 이루어진 해당하는 내측돌기, 상기 절연막의 일부로 이루어져 내측돌기를 덮는 외측돌기로 구성되며,
   내측돌기 및 외측돌기는 각각 두 부분으로 분할되고, 상기 분할된 부분은 상기 소스 전극과 드레인 전극의 금속패턴과 상기 절연막이 완전히 제거되어 상기 제2 반도체패턴이 외부로 노출되는 액정표시장치.
2. 제 1 항에 있어서,
   상기 컬럼 스페이서는,
   중앙부분이 상기 돌기부가 삽입되는 일 깊이의 함몰부가 형성되는 것을 특징으로 하는 액정표시장치.
3. 삭제
4. 제1항에 있어서,
   영상을 표시하는 복수의 화소영역이 정의되고, 외측의 제1 영역 및 중앙의 제2 영역으로 구분되는 표시영역;
   상기 표시영역의 테두리부분에 위치하는 비표시영역; 및,
   상기 비표시영역의 일측단에 위치하고 상기 화소영역에 신호를 제공하는 구동부가 본딩되는 데이터 패드영역을 포함하고,
   상기 제1 영역상에 형성된 컬럼 스페이서 및 돌기부는, 적어도 상기 제2 영역상에 형성된 컬럼 스페이서 및 돌기부 보다 단위면적당 개수가 큰 것을 특징으로 하는 액정표시장치.
5. 제 4 항에 있어서,
   상기 제1 영역상에 형성된 컬럼 스페이스 및 돌기부는,
   적어도 상하로 2개의 화소마다 하나씩 형성되고, 좌우로 3개의 화소마다 하나씩 형성되는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,
   상기 제2 영역상에 형성된 컬럼 스페이스 및 돌기부는,
   적어도 상하로 4개의 화소마다 하나씩 형성되고, 좌우로 18개의 화소마다 하나씩 형성되는 것을 특징으로 하는 액정표시장치.
7. 삭제
8. 삭제
9. 삭제

Images