KR101811614B1 - 차동 신호 보상 회로 및 이의 제어방법 - Google Patents

차동 신호 보상 회로 및 이의 제어방법 Download PDF

Info

Publication number
KR101811614B1
KR101811614B1 KR1020160123411A KR20160123411A KR101811614B1 KR 101811614 B1 KR101811614 B1 KR 101811614B1 KR 1020160123411 A KR1020160123411 A KR 1020160123411A KR 20160123411 A KR20160123411 A KR 20160123411A KR 101811614 B1 KR101811614 B1 KR 101811614B1
Authority
KR
South Korea
Prior art keywords
mode signal
common mode
signal
inp
differential
Prior art date
Application number
KR1020160123411A
Other languages
English (en)
Inventor
김효창
김욱
Original Assignee
(주)알파솔루션즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알파솔루션즈 filed Critical (주)알파솔루션즈
Priority to KR1020160123411A priority Critical patent/KR101811614B1/ko
Application granted granted Critical
Publication of KR101811614B1 publication Critical patent/KR101811614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따른 차동 신호 보상 회로는, 차동 모드 신호를 수신하여 공통 모드 신호를 추출하고, 상기 공통 모드 신호 및 상기 내부 차동 모드 신호를 출력하는 교류-커플링 공통 모드 신호 추출기; 및 상기 내부 차동 모드 신호 및 상기 추출된 공통 모드 신호의 변화량을 합산하여 상기 차동 모드 신호의 비틀림(distortion)을 보상하는 등화기를 포함하고, 교류-커플링 수신기에서 공통 모드 신호의 변화량을 감지하여 공통 모드 신호와 그 평균값 및 차동 모드 신호를 이용하여 신호의 비틀림 정도를 보상할 수 있다.

Description

차동 신호 보상 회로 및 이의 제어방법{Compensation circuit for differential signal and controlling method thereof}
본 발명은 차동 신호 보상 회로 및 이의 제어방법에 관한 것이다. 보다 상세하게는, 차동 신호선의 길이나 유전율의 불일치로 신호가 도달하는 시간이 달라져서 발생하는 에러 및 왜곡에 따른 신호의 비틀림을 보상하는 회로 및 제어 방법에 관한 것이다.
차동 모드 신호를 사용하게 되는 경우 채널의 불균형으로 인해 신호가 도달하는 시간이 달라진다. 이러한 경우, 차동 모드 신호의 특성이 심각하게 열화 된다. 이럴 때 신호가 도달하는 신호의 공통 모드 신호를 추출하면 신호의 비틀림 정도를 알 수 있고, 상기 공통 모드 신호를 이용하여 신호의 비틀림 정도를 보상한다.
기존의 문헌에서는 다음과 같은 차동 모드 신호를 보상하는 방법이 있었다. 첫째, 복수의 직렬 지연 소자를 이용해서 비틀림 정도를 보상하는 방법, 둘째, 차동 모드 신호를 터미널에서 받아서 공통 모드 신호를 추출해서 비틀림 정도를 보상하는 방법이 있다. 첫번째 방식은 데이터 레이트가 점점 높아질수록 소자에 의한 왜곡이 없기 위해서는 높은 대역폭을 지녀야 하는데 이러한 경우 구현하기 힘들고 전류 소모가 크다는 문제점이 있다. 두번째 방식은 터미널에서 공통 모드 신호를 추출해야만 하는 방식인데 이 경우 공통 모드 신호를 따로 교류-커플링 해야 하기 때문에 많은 면적을 차지하게 된다.
본 발명은 위 배경기술에 따라 새로운 기술 요구에 의하여 안출된 것으로, 교류-커플링 수신기에서 공통 모드 신호의 변화량을 감지하고 신호의 비틀림 정도를 보상하는 것을 목적으로 한다.
또한, 본 발명은 차동 모드 신호에서 비틀림 현상에 의해서 신호 품질의 열화를 보상하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 차동 신호 보상 회로는, 차동 모드 신호를 수신하여 내부 차동 모드 신호를 출력하는 고대역 필터; 및 상기 내부 차동 모드 신호의 공통 모드 신호를 추출하고 이의 평균값을 출력하는 공통 모드 신호 추출기; 및 상기 차동 모드 신호와 상기 추출된 공통 모드 신호의 변화량을 합산하여 상기 차동 모드 신호의 비틀림(distortion)을 보상하는 등화기를 포함하고, 교류-커플링 수신기에서 공통 모드 신호의 변화량을 감지하여 공통 모드 신호와 그 평균값 및 차동 모드 신호를 이용하여 신호의 비틀림 정도를 보상할 수 있다.
일 실시예에 따르면, 상기 교류-커플링 공통 모드 신호 추출기는, 상기 차동 모드 신호의 변화량을 감지하여 공통 직류 전압을 칩 내부의 공통 직류 전압으로 변환하여 수신하는 고대역 필터; 및 상기 내부 차동 모드의 공통 모드 신호와 평균값을 출력하는 교류-커플링 공통 모드 신호 추출기를 포함할 수 있다.
일 실시예에 따르면, 상기 등화기는, 수신된 신호를 증폭하는 제1증폭기 및 제2증폭기로 각각 구현되는 제1등화기 및 제2등화기를 포함하고, 상기 제1증폭기 및 제2증폭기의 이득은 내부의 저항 및 커패시터의 주파수 응답에 기반하여 주파수에 따라 이득이 조절할 수 있다.
일 실시예에 따르면, 상기 교류-커플링 공통 모드 신호 추출기는, 입력 단자인 제1단자(RX INP) 및 제2단자(RX INM)와 출력 단자인 제1 내지 제4단자(EQ INP, CM INP, EQ INM, CM INM)를 포함하고, 상기 제1 및 제2단자(RX INP, RX INM)에 각각 연결된 제1 및 제2커패시터(CHPF)와 상기 제1 및 제2커패시터(CHPF)의 상호 간에 연결된 저항(RHPF)을 포함하는 고대역 필터; 및 상기 제1 및 제3단자(EQ INP, EQ INM) 사이에 직렬로 연결된 제1 및 제2커패시터(CCM) 및 제2단자(CM INP)와 전원(VREF) 간에 연결된 제1저항(RCM) 및 상기 제2 및 제4단자(CM INP, CM INM) 간에 연결된 제2저항(RLF) 및 제4단자(CM INM)에 연결된 제3커패시터(CLF)을 포함하는 공통 모드 신호 추출기를 포함할 수 있다.
일 실시예에 따르면, 상기 고대역 필터에서, 상기 제1 및 제2커패시터(CHPF) 중 하나는 상기 차동 모드 신호 중 하나의 변화량을 감지하고, 다른 하나는 상기 차동 모드 신호 중 다른 하나의 변화량을 감지하고, 상기 제1 및 제2커패시터(CHPF)의 연결된 저항(RHPF)의 공통 노드에서 내부 차동 모드 신호의 직렬 전압을 생성한다.
일 실시예에 따르면, 상기 공통 모드 신호 추출기에서, 상기 제1저항(RCM)의 제1단자는 전원(VREF) 연결되어 상기 공통 모드 신호의 직렬 전압을 생성하고, 제2단자는 제1 및 제2커패시터(CCM)와 연결되어, 상기 공통 모드 신호를 추출할 수 있고, 상기 제2저항(RLF)과 제3커패시터(CLF)에 의해서 상기 공통 모드 신호의 평균값을 추출할 수 있다.
일 실시예에 따르면, 상기 등화기는, 입력 단자인 제1단자(RX INP) 및 제2단자(RX INM)와 출력 단자인 제1 내지 제4단자(EQ INP, EQ INM, CM INP, CM INM)를 포함하고, 제1 내지 제4 증폭기(NDMP, NDMM, NDMCP, NDMCM)를 포함하는 제1등화기; 및 제1 내지 제4 증폭기(NCMP, NCMM, NCMCP, NCMCM)를 포함하는 제2등화기를 포함할 수 있다.
일 실시예에 따르면, 상기 제1등화기에서, 상기 제1 및 제2 증폭기(NDMP, NDMM)의 소스(source) 단자는 상기 제3 및 제4 증폭기(NDMCP, NDMCM)의 드레인(drain) 단자와 각각 연결되고, 상기 제1등화기는, 상기 제1 및 제2 증폭기(NDMP, NDMM)의 소스 단자에 연결된 제1가변 저항(RDMDEG) 및 제1가변 커패시터(CDMDEG)를 더 포함할 수 있다.
일 실시예에 따르면, 상기 제2등화기에서, 상기 제1 및 제2 증폭기(NCMP, NCMM)의 드레인 게이트는 제1출력 단자(OUTP) 및 제2출력 단자(OUTM)에 각각 연결되고, 상기 제1 및 제2 증폭기(NCMP, NCMM)의 소스 단자는 상기 제3 및 제4 증폭기(NCMCP, NCMCM)의 드레인 단자와 각각 연결되고, 상기 제2등화기는, 상기 제1 및 제2 증폭기(NCMP, NCMM)의 소스 단자에 연결된 제2가변 저항(RCMDEG) 및 제2가변 커패시터(CCMDEG)를 더 포함할 수 있다.
본 발명에 다른 측면에 따른, 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어 방법은, 차동 모드 신호를 수신하여 공통 모드 신호를 추출하는 공통 모드 신호 추출 단계; 및 상기 내부 차동 모드 신호와 추출된 공통 모드 신호를 합산하여 상기 차동 모드 신호의 비틀림(distortion)을 보상하는 신호 비틀림 보상 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 공통 모드 신호 추출 단계는, 상기 차동 모드 신호에 대응하여 상기 공통 모드 신호의 변화량을 감지하는 공통 모드 신호 변화량 감지 단계; 및 상기 공통 모드 신호의 변화량의 평균값을 감지하는 공통 모드 신호 평균값 감지 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 신호 비틀림 보상 단계는, 상기 공통 모드 신호의 변화량과 상기 공통 모드 신호의 평균값에 기반하여 비틀림 정도를 측정하는 비틀림 정도 측정 단계; 및 상기 차동 모드 신호와 상기 공통 모드 신호의 변화량을 합산하여 상기 비틀림 정도를 보상하는 비틀림 정도 보상 단계를 포함할 수 있다.
상술한 바와 같이, 본 발명에 따른 차동 신호 보상 회로 및 이의 제어방법은 교류-커플링 수신기에서 공통 모드 신호의 변화량을 감지하여 공통 모드 신호와 그 평균값 및 차동 모드 신호를 이용하여 신호의 비틀림 정도를 보상할 수 있다는 장점이 있다.
또한, 본 발명에 따르면, 차동 모드 신호 및 공통 모드 신호를 각각 수신하는 두 개의 등화기를 이용하여 차동 모드 신호에서 비틀림 현상에 의해서 신호의 품질이 열화되는 것을 보상할 수 있다는 장점이 있다.
도 1은 본 발명과 관련하여, 차동 모드 신호의 비틀림 현상과 비틀림에 의해서 생기는 공통 모드 신호를 도시한다.
도 2는 본 발명에 따른 차동 모드 신호 보상 회로의 구성도를 도시한다.
도 3은 본 발명에 따른 공통 모드 신호 추출기의 보다 상세한 구성을 도시한다.
도 4는 본 발명에 따른 고대역 필터(HPF)의 주파수에 따른 이득 특성을 나타낸 그래프를 도시한다.
도 5는 본 발명의 다른 실시예에 따른 등화기의 보다 상세한 구성을 도시한다.
도 6은 본 발명과 관련된 공통모드 신호 추출기와 등화기의 각 단자에서 검출되는 신호 형태를 도시한다.
도 7은 본 발명에 따른 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어 방법의 흐름도를 도시한다.
도 8은 본 발명에 따른 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어 방법과 관련하여, 상기 공통 모드 신호 추출 단계와 신호 비틀림 보상 단계의 상세 절차를 도시한다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 명세서에서 사용한 용어는 단지 특정한 실시 예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.
제1, 제2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈", "블록" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
본 발명은 차동 신호 보상 회로 및 차동 신호 보상 회로를 이용한 제어방법에 관한 것이다.
도 1은 본 발명과 관련하여, 차동 모드 신호의 비틀림 현상과 비틀림에 의해서 생기는 공통 모드 신호를 도시한다.
도 1을 참조하면, 차동 모드 신호가 비틀려서 전송되면 유효한 데이터 눈(eye)은 줄어들게 되고 이로 인하여 공통 모드 신호가 생성된다. 이러한 공통 모드 신호는 수신기 앞 단의 등화기 성능을 심각하게 감쇠시킨다.
도 2는 본 발명에 따른 차동 모드 신호 보상 회로의 구성도를 도시한다. 한편, 상기 차동 모드 신호 보상 회로는 비틀림 보상 회로 수신기의 형태를 취할 수 있다. 도 2를 참조하면, 상기 차동 모드 신호 보상 회로(1000)는 교류-커플링 공통 모드 신호 추출기(AC-COUPLED COMMON MODE EXTRACTOR, 100) 및 등화기(SCEQ, 200)를 포함한다. 여기서, 상기 등화기(SCEQ, 200)는 비틀림 보상 회로로 또한 지칭될 수 있다.
상기 교류-커플링 공통 모드 신호 추출기(100)는 차동 모드 신호를 수신하여 내부 차동 모드 신호 및 공통 모드 신호를 추출한다. 한편, 상기 교류-커플링 공통 모드 신호 추출기(100)가 수신하는 차동 모드 신호는 RX INP, RX INM으로 표시되고, 추출하는 공통 모드 신호는 CM INP, CM INM으로 표시된다. 또한, EQ INP, EQ INM으로 표시된 신호는 상기 내부 차동 모드 신호에 해당된다. 즉, 상기 교류-커플링 공통 모드 신호 추출기(100)는 차동 모드 신호를 수신하여 내부 차동 모드 신호를 추출하고, 상기 공통 모드 신호 및 상기 추출된 공통 모드 신호의 평균값을 출력할 수 있다.
상기 등화기(200)는 상기 내부 차동 모드 신호, 상기 추출된 공통 모드 신호와 이의 평균값을 수신하고, 상기 수신된 차동 모드 신호, 상기 공통 모드 신호와 이의 평균값을 합산할 수 있다.
따라서, 차동 신호의 비틀림을 보상하기 위하여, 도 2에 도시된 바와 같이 상기 교류-커플링 공통 모드 신호 추출기(100)를 통해서 공통 모드 신호를 추출하고 이러한 추출된 공통 모드 신호와 내부 차동 모드 신호를 합쳐서 비틀림을 보상한다.
도 3은 본 발명에 따른 교류-커플링 공통 모드 신호 추출기의 보다 상세한 구성을 도시한다. 도 3을 참조하면, 상기 교류-커플링 공통 모드 신호 추출기(100)는 고대역 필터(HPF, 110) 및 공통 모드 신호 추출기(CME, 120)를 포함한다. 한편, 상기 교류-커플링 공통 모드 신호 추출기(100)는, 입력 단자인 제1단자(RX INP) 및 제2단자(RX INM)와 출력 단자인 제1 내지 제4단자(EQ INP, CM INP, EQ INM, CM INM)를 포함한다.
상기 고대역 필터(110)는 상기 차동 모드 신호를 수신하여 상기 내부 차동 모드 신호를 추출한다. 한편, 상기 고대역 필터(110)는 제1단자(RX INP) 및 제2단자(RX INM)에 각각 연결된 제1 및 제2커패시터(CHPF)를 포함한다. 또한, 상기 고대역 필터(110)는 상기 제1 및 제2커패시터(CHPF)의 상호 간에 연결된 저항(RHPF)를 더 포함한다. 이때, 상기 저항(RHPF)은 직렬로 연결된 두 개의 제1 및 제2저항을 포함할 수 있고, 상기 제1 및 제2저항의 연결 지점인 공통 단자에 전원(VREF)가 인가될 수 있다. 상기 제1 및 제2저항의 나머지 단자는 상기 제1 및 제2커패시터(CHPF)와 연결된다.
한편, 상기 고대역 필터(110)는 상기 제1 및 제2커패시터(CHPF)를 이용하여 내부 차동 모드 신호를 추출한다. 여기서, 상기 필터는 상기 제1 및 제2커패시터(CHPF)중 적어도 하나와 상기 저항(RHPF)에 의해 구현 가능하다.
상기 공통 모드 신호 추출기(120)는 상기 공통 모드 신호 및 상기 공통 모드 신호의 평균값을 출력한다. 한편, 상기 공통 모드 신호 추출기(120)는 제1 및 제3단자(EQ INP, EQ INM) 사이에 직렬로 연결된 제1 및 제2커패시터(CCM)를 포함한다. 이때, 상기 제1커패시터(CCM)는 상기 제1 및 제2단자(EQ INP, CM INP) 사이에 연결되고, 상기 제2커패시터(CCM)는 상기 제2 및 제3단자(CM INP, EQ INM) 사이에 연결될 수 있다. 상기 제2커패시터(CCM)의 커패시턴스 값은 상기 제1커패시터(CCM)의 커패시턴스 값과 다르게 설정될 수 있다.
한편, 상기 제1커패시터(CCM)는 저항으로 대체될 수 있다. 하지만, 상기 제1커패시터(CCM)가 저항으로 대체되는 경우, 상기 고대역 필터(110)의 저주파수 대역에서의 이득이 감소된다. 이와 관련하여, 도 4는 본 발명에 따른 고대역 필터(HPF)의 주파수에 따른 이득 특성을 나타낸 그래프를 도시한다. 즉, 도 4의 (a)는 상기 제1커패시터(CCM)가 저항(RCM)으로 대체되는 경우에 저주파수 대역에서 감소되는 이득 값을 나타낸다.
도 4의 (a)를 참조하면, 상기 저항(RCM)은 작은 저항 값을 가져야 적절하게 공통 모드 신호를 생성할 수 있다. 왜냐하면, 공통 모드 신호가 상기 저항(RCM)과 상기 저항(RCM)과 직접/간접적으로 연결된 커패시터에 의해서 저대역 통과 필터링되어 적절한 공통 모드 신호를 생성할 수 없기 때문이다. 하지만 상기 저항(RCM)이 작은 저항 값을 갖는 경우, 상기 고대역 필터(110)의 차단 주파수(cutoff frequency)가 증가하여 저주파수 대역에서 이득이 감소하게 된다.
따라서, 상기 제1커패시터(CCM)는 상기 고대역 필터(110)의 저주파수 대역에서의 이득이 감소되지 않도록 최적화되어 선택되는 커패시턴스 값을 가질 수 있다. 이와 관련하여, 도 4의 (b)는 상기 제1커패시터(CCM)가 사용되는 경우에 주파수의 변화에 따른 이득 값을 나타낸다. 도 4의 (b)에 도시된 바와 같이, 상기 제1커패시터(CCM)로 공통 모드 신호를 추출하는 경우, 저주파수 대역에서 이득이 감소하지 않는다. 한편, 상기 제1커패시터(CCM)의 커패시턴스 값이 작은 경우에도 고주파 신호에서 스큐(skew)가 발생하여 생기는 공통 모드 신호를 적절하게 추출할 수 있다. 이때, 공통 모드 신호 추출을 위하여 사용되는 상기 제1커패시터(CCM)에 의해 고주파 대역에서의 이득이 다소 감소하지만, 도 4의 (a)와 같이 저항(RCM)을 사용하는 경우보다 이득 감소는 훨씬 적다.
또한, 상기 제2커패시터(CCM)도 상기 고대역 필터(110)의 저주파수 대역에서의 이득이 감소되지 않도록 최적화되어 선택되는 커패시턴스 값을 갖도록 구성될수 있다.
또한, 상기 공통 모드 신호 추출기(120)는 제2단자(CM INP)와 전원(VREF) 간에 연결된 제1저항(RCM) 및 상기 제2단자(CM INP)와 제4단자(CM INM) 간에 연결된 제2저항(RLF)를 더 포함한다. 여기서, 상기 제2단자(CM INP)는 상기 제1 및 제2커패시터(CCM)의 연결지점에 해당한다. 또한, 상기 제2공통 모드 신호 추출기(120)는 상기 제4단자(CM INM)와 접지 간에 연결된 제3커패시턴스(CLF)를 더 포함할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 등화기의 보다 상세한 구성을 도시한다. 도 5를 참조하면, 상기 등화기(200)는 제1등화기(210) 및 제2등화기(220)를 포함한다. 여기서, 상기 제1등화기(210) 및 제2등화기(220)는 각각 복수의 증폭기들을 포함하므로, 또한 제1증폭기 회로(210) 및 제2증폭기 회로(220)로 지칭될 수 있다. 또한, 상기 제1등화기(210) 및 제2등화기(220)는 제1비틀림 보상 회로(210) 및 제2비틀림 보상 회로(220)로 지칭될 수 있다. 또는, 상기 제1등화기(210) 및 제2등화기(220)는 차동 모드 단(DM Stage: Differential Mode Stage) 및 공통 모드 단(CM Stage: Common Mode Stage)로 지칭될 수 있다.
상기 제1등화기(210)는 제1 내지 제4 증폭기(NDMP, NDMM, NDMCP, NDMCM)를 포함한다. 이때, 상기 제1 및 제2 증폭기(NDMP, NDMM)의 소스(source) 단자는 상기 제3 및 제4 증폭기(NDMCP, NDMCM)의 드레인(drain) 단자와 각각 연결된다. 또한, 상기 제1 및 제2 증폭기(NDMP, NDMM)의 드레인 단자는 각각 제1 및 제2저항(RLp, RLM)을 통해 전원(VDD)에 연결된다. 또한, 상기 제3 및 제4 증폭기(NDMCP, NDMCM)의 소스 단자는 접지에 연결된다.
도 5에 도시된 바와 같이, 상기 제1등화기(210)는 상기 제1 및 제2 증폭기(NDMP, NDMM)의 소스 단자에 연결된 제1가변 저항(RDMDEG) 및 제1가변 커패시터(CDMDEG)를 포함한다. 이때, 상기 제1가변 저항(RDMDEG) 및 제1가변 커패시터(CDMDEG)는 상호 병렬 연결된다.
한편, 상기 제2등화기(220)는 제1 내지 제4 증폭기(NCMP, NCMM, NCMCP, NCMCM)를 포함한다. 이때, 상기 제1 및 제2 증폭기(NCMP, NCMM)의 드레인 게이트는 제1출력 단자(OUTP) 및 제2출력 단자(OUTM)에 각각 연결된다. 한편, 상기 제1출력 단자(OUTP) 및 제2출력 단자(OUTM)는 상기 제1 및 제2저항(RLp, RLM)의 각각 일 단자와 연결된다. 또한, 상기 제1 및 제2 증폭기(NCMP, NCMM)의 소스 단자는 상기 제3 및 제4 증폭기(NCMCP, NCMCM)의 드레인 단자와 각각 연결된다. 또한, 상기 제3 및 제4 증폭기(NCMCP, NCMCM)의 소스 단자는 접지에 연결된다.
또한, 상기 제2등화기(220)는 상기 제1 및 제2 증폭기(NCMP, NCMM)의 소스 단자에 연결된 제2가변 저항(RCMDEG) 및 제2가변 커패시터(CCMDEG)를 포함한다. 이때, 상기 제1가변 저항(RCMDEG) 및 제1가변 커패시터(CCMDEG)는 상호 병렬 연결된다.
한편, 도 6은 본 발명과 관련된 공통모드 신호 추출기와 등화기의 각 단자에서 검출되는 신호 형태를 도시한다.
도 3 내지 도 6을 참조하면, a)점선으로 표시된 신호 형태는 상기 고대역 필터(110)의 제1출력 단자인 제1단자(EQ INP)에서의 신호 형태를 표시한다. a)선으로 표시된 신호 형태는 상기 고대역 필터(110)의 제2출력 단자인 제3단자(EQ INM)에서의 신호 형태를 표시한다. b)선으로 표시된 신호 형태는 상기 제2공통 모드 신호 추출기(120)의 제1출력 단자인 제2단자(CM INP)에서의 신호 형태를 표시한다. b)점선으로 표시된 신호 형태는 상기 제2공통 모드 신호 추출기(120)의 제2출력 단자인 제4단자(CM INM)에서의 신호 형태를 표시한다.
한편, 도 6에 표시된 신호 형태는 각각 a) 제1등화기 입력 신호, b)제2등화기 입력 신호 및 이의 평균값, c)제1등화기 출력 차동 모드 신호, d)제2등화기 출력 차동 모드신호, e)합산 신호를 표시한다.
즉, 상기 a)제1 등화기 입력 신호는 6에 표시된 상기 제 1단자 및 제3 단자(EQ INP, EQ INM)의 신호를 충첩한 형태이고, b) 제2등화기 입력 신호는 도 6에 표시된 상기 제2단자 및 제4단자(CM INP, CM INM)의 신호를 중첩한 형태이다. 또한, 상기 c)제1등화기 출력 차동 모드 신호는 상기 제1등화기(DM stage)로 출력되는 신호를 표시한다. 또한, 상기 d)제2등화기 출력 차동 모드 신호는 상기 제2등화기(CM stage)에서 출력되는 신호를 표시한다. 즉, 상기 제2단자(CM INP)로 입력되어 상기 제2등화기(CM stage)에 의해 스케일링되는 신호를 표시한다. 일 실시예에 따르면, 상기 스케일링되는 신호는 증폭되는 신호일 수 있다. 예를 들어, 상기 증폭되는 신호는 2배만큼 증폭되는 신호일 수 있다. 또한, 상기 e)합산 신호는 상기 c)제1등화기 출력 차동 모드 신호와 상기 d)제2등화기 출력 차동 모드 신호가 합산된 신호이다. 즉, 상기 제1등화기(DM stage)와 상기 제2등화기(CM stage)에서 출력이 합산되어, 스큐(skew)가 제거된 신호가 생성된다.
이상 전술된 바와 같은 본 발명에 따른 차동 신호 보상 회로에서 기재된 내용을 후술될 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어방법에도 활용될 수 있다.
이와 관련하여, 도 7은 본 발명에 따른 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어 방법의 흐름도를 도시한다.
도 7을 참조하면, 상기 차동 신호 보상 제어 방법은 공통 모드 신호 추출 단계(S100) 및 신호 비틀림 보상 단계(S200)를 포함한다.
상기 공통 모드 신호 추출 단계(S100)는 차동 모드 신호를 수신하여 공통 모드 신호를 추출한다.
상기 신호 비틀림 보상 단계(S200)는 상기 차동 모드 신호 및 상기 추출된 공통 모드 신호를 합산하여 상기 차동 모드 신호의 비틀림(distortion)을 보상한다.
한편, 도 8은 본 발명에 따른 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어 방법과 관련하여, 상기 공통 모드 신호 추출 단계와 신호 비틀림 보상 단계의 상세 절차를 도시한다.
도 8을 참조하면, 상기 공통 모드 신호 추출 단계(S100)는 공통 모드 신호 변화량 감지 단계(S110) 및 공통 모드 신호 평균값 감지 단계(S120)를 포함한다.
한편, 상기 신호 비틀림 보상 단계(S200)는 비틀림 정도 측정 단계(S210) 및 비틀림 정도 보상 단계(S220)를 포함한다.
상기 공통 모드 신호 변화량 감지 단계(S110)는 상기 차동 모드 신호에 대응하여 상기 공통 모드 신호의 변화량을 감지한다.
상기 공통 모드 신호 평균값 감지 단계(S120)는 상기 공통 모드 신호의 변화량의 평균값을 감지한다.
상기 비틀림 정도 측정 단계(S210)는 상기 공통 모드 신호의 변화량과 상기 공통 모드 신호의 평균값에 기반하여 비틀림 정도를 측정한다.
상기 비틀림 정도 보상 단계(S220)는 상기 차동 모드 신호와 상기 공통 모드 신호의 변화량을 합산하여 상기 비틀림 정도를 보상한다.
한편, 전술된 본 발명의 실시예들 중 적어도 하나에 따르면, 교류-커플링 수신기에서 공통 모드 신호의 변화량을 감지하여 공통 모드 신호와 그 평균값 및 차동 모드 신호를 이용하여 신호의 비틀림 정도를 보상할 수 있다는 장점이 있다.
또한, 본 발명의 실시예들 중 적어도 하나에 따르면, 차동 모드 신호 및 공통 모드 신호를 각각 수신하는 두 개의 등화기를 이용하여 차동 모드 신호에서 비틀림 현상에 의해서 신호의 품질이 나빠지는 방법을 보상할 수 있다는 장점이 있다.
소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능뿐만 아니라 각각의 구성 요소들은 별도의 소프트웨어 모듈로도 구현될 수 있다. 상기 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 작동을 수행할 수 있다. 적절한 프로그램 언어로 쓰여진 소프트웨어 어플리케이션으로 소프트웨어 코드가 구현될 수 있다. 상기 소프트웨어 코드는 메모리에 저장되고, 제어부(controller) 또는 프로세서(processor)에 의해 실행될 수 있다.
100: 교류-커플링 공통 모드 신호 추출기 110: 고대역 필터
120: 공통 모드 신호 추출기
200: 등화기 210, 220: 제1 및 제2등화기
1000: 차동 모드 신호 보상 회로

Claims (12)

  1. 차동 신호 보상 회로에 있어서,
    차동 모드 신호를 수신하여 공통 모드 신호를 추출하고, 상기 공통 모드 신호 및 상기 차동 모드 신호의 평균값을 출력하는 공통 모드 신호 추출기; 및
    상기 차동 모드 신호의 평균값 및 상기 추출된 공통 모드 신호의 변화량을 합산하여 상기 차동 모드 신호의 비틀림(distortion)을 보상하는 등화기를 포함하고,
    상기 공통 모드 신호 추출기는, 입력 단자인 제1단자(RX INP) 및 제2단자(RX INM)와 출력 단자인 제1 내지 제4단자(EQ INP, CM INP, EQ INM, CM INM)를 포함하고,
    상기 제1 및 제2단자(RX INP, RX INM)에 각각 연결된 제1 및 제2커패시터(CHPF)와 상기 제1 및 제2커패시터(CHPF)의 상호 간에 연결된 저항(RHPF)을 포함하는 고대역 필터; 및
    상기 제1 및 제3단자(EQ INP, EQ INM) 사이에 직렬로 연결된 제1 및 제2커패시터(CCM) 및 제2단자(CM INP)와 전원(VREF) 간에 연결된 제1저항(RCM) 및 상기 제2 및 제4단자(CM INP, CM INM) 간에 연결된 제2저항(RLF)을 포함하는 제2공통 모드 신호 추출기를 포함하고,
    상기 제1 및 제2커패시터(CCM)로 상기 공통 모드 신호를 추출하는 경우 상기 제1 및 제2커패시터(CCM)가 없는 경우보다 상기 제1저항(RCM)에 의한 저주파 대역에서의 이득 감소 영향이 적게 되는, 차동 신호 보상 회로.
  2. 제1항에 있어서,
    상기 공통 모드 신호 추출기는,
    상기 차동 모드 신호를 수신하여 내부 차동 모드 신호를 추출하는 고대역 필터; 및
    상기 공통 모드 신호 및 상기 공통 모드 신호의 평균값을 출력하는 교류-커플링 공통 모드 신호 추출기를 포함하는, 차동 신호 보상 회로.
  3. 제2항에 있어서,
    상기 등화기는,
    수신된 신호를 증폭하는 제1증폭기 및 제2증폭기로 각각 구현되는 제1등화기 및 제2등화기를 포함하고,
    상기 제1증폭기 및 제2증폭기의 이득은 내부의 저항 및 커패시터의 주파수 응답에 기반하여 주파수에 따라 이득이 조절되는, 차동 신호 보상 회로.
  4. 삭제
  5. 제1항에 있어서,
    상기 고대역 필터에서,
    상기 제1 및 제2커패시터(CHPF) 중 하나는 상기 차동 모드 신호 중 하나의 변화량을 감지하고, 다른 하나는 상기 차동 모드 신호 중 다른 하나의 변화량을 감지하고,
    상기 제1 및 제2커패시터(CHPF)의 공통 노드에서 상기 차동 모드 신호의 직렬 전압을 생성하는, 차동 신호 보상 회로.
  6. 제5항에 있어서,
    상기 공통 모드 신호 추출기에서,
    상기 제1저항(RCM)의 제1단자는 상기 공통 노드와 연결되고, 제2단자는 제1 및 제2커패시터(CCM)와 연결되어, 상기 공통 모드 신호의 평균값을 추출하는, 차동 신호 보상 회로.
  7. 제1항에 있어서,
    상기 등화기는, 입력 단자인 제1단자(RX INP) 및 제2단자(RX INM)와 출력 단자인 제1 내지 제4단자(EQ INP, EQ INM, CM INP, CM INM)를 포함하고,
    제1 내지 제4 증폭기(NDMP, NDMM, NDMCP, NDMCM)를 포함하는 제1등화기; 및
    제1 내지 제4 증폭기(NCMP, NCMM, NCMCP, NCMCM)를 포함하는 제2등화기를 포함하는, 차동 신호 보상 회로.
  8. 제7항에 있어서,
    상기 제1등화기에서,
    상기 제1 및 제2 증폭기(NDMP, NDMM)의 소스(source) 단자는 상기 제3 및 제4 증폭기(NDMCP, NDMCM)의 드레인(drain) 단자와 각각 연결되고,
    상기 제1등화기는,
    상기 제1 및 제2 증폭기(NDMP, NDMM)의 소스 단자에 연결된 제1가변 저항(RDMDEG) 및 제1가변 커패시터(CDMDEG)를 더 포함하는, 차동 신호 보상 회로.
  9. 제7항에 있어서,
    상기 제2등화기에서,
    상기 제1 및 제2 증폭기(NCMP, NCMM)의 드레인 게이트는 제1출력 단자(OUTP) 및 제2출력 단자(OUTM)에 각각 연결되고,
    상기 제1 및 제2 증폭기(NCMP, NCMM)의 소스 단자는 상기 제3 및 제4 증폭기(NCMCP, NCMCM)의 드레인 단자와 각각 연결되고,
    상기 제2등화기는,
    상기 제1 및 제2 증폭기(NCMP, NCMM)의 소스 단자에 연결된 제2가변 저항(RCMDEG) 및 제2가변 커패시터(CCMDEG)를 더 포함하는, 차동 신호 보상 회로.
  10. 차동 신호 보상 회로를 이용하는 차동 신호 보상 제어 방법에 있어서,
    공통 모드 신호 추출기에 의해, 차동 모드 신호를 수신하여 공통 모드 신호를 추출하는 공통 모드 신호 추출 단계; 및
    등화기에 의해, 상기 차동 모드 신호 및 상기 추출된 공통 모드 신호를 합산하여 상기 차동 모드 신호의 비틀림(distortion)을 보상하는 신호 비틀림 보상 단계를 포함하고,
    상기 공통 모드 신호 추출기는, 입력 단자인 제1단자(RX INP) 및 제2단자(RX INM)와 출력 단자인 제1 내지 제4단자(EQ INP, CM INP, EQ INM, CM INM)를 포함하고,
    상기 제1 및 제2단자(RX INP, RX INM)에 각각 연결된 제1 및 제2커패시터(CHPF)와 상기 제1 및 제2커패시터(CHPF)의 상호 간에 연결된 저항(RHPF)을 포함하는 고대역 필터; 및
    상기 제1 및 제3단자(EQ INP, EQ INM) 사이에 직렬로 연결된 제1 및 제2커패시터(CCM) 및 제2단자(CM INP)와 전원(VREF) 간에 연결된 제1저항(RCM) 및 상기 제2 및 제4단자(CM INP, CM INM) 간에 연결된 제2저항(RLF)을 포함하는 제2공통 모드 신호 추출기를 포함하고,
    상기 제1 및 제2커패시터(CCM)로 상기 공통 모드 신호를 추출하는 경우 상기 제1 및 제2커패시터(CCM)가 없는 경우보다 상기 제1저항(RCM)에 의한 저주파 대역에서의 이득 감소 영향이 적게 되는, 차동 신호 보상 제어 방법.
  11. 제10항에 있어서,
    상기 공통 모드 신호 추출 단계는,
    상기 차동 모드 신호에 대응하여 상기 공통 모드 신호의 변화량을 감지하는 공통 모드 신호 변화량 감지 단계; 및
    상기 공통 모드 신호의 변화량의 평균값을 감지하는 공통 모드 신호 평균값 감지 단계를 포함하는, 차동 신호 보상 제어 방법.
  12. 제10항에 있어서,
    상기 신호 비틀림 보상 단계는,
    상기 공통 모드 신호의 변화량과 상기 공통 모드 신호의 평균값에 기반하여 비틀림 정도를 측정하는 비틀림 정도 측정 단계; 및
    상기 차동 모드 신호와 상기 공통 모드 신호의 변화량을 합산하여 상기 비틀림 정도를 보상하는 비틀림 정도 보상 단계를 포함하는, 차동 신호 보상 제어 방법.
KR1020160123411A 2016-09-26 2016-09-26 차동 신호 보상 회로 및 이의 제어방법 KR101811614B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160123411A KR101811614B1 (ko) 2016-09-26 2016-09-26 차동 신호 보상 회로 및 이의 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160123411A KR101811614B1 (ko) 2016-09-26 2016-09-26 차동 신호 보상 회로 및 이의 제어방법

Publications (1)

Publication Number Publication Date
KR101811614B1 true KR101811614B1 (ko) 2017-12-27

Family

ID=60938714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160123411A KR101811614B1 (ko) 2016-09-26 2016-09-26 차동 신호 보상 회로 및 이의 제어방법

Country Status (1)

Country Link
KR (1) KR101811614B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128451B1 (ko) * 2004-09-17 2012-03-26 매그나칩 반도체 유한회사 입력신호 증폭 장치
KR101522872B1 (ko) * 2008-12-17 2015-05-26 엘지이노텍 주식회사 디지털 중간 주파수용 자동 이득 조절 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128451B1 (ko) * 2004-09-17 2012-03-26 매그나칩 반도체 유한회사 입력신호 증폭 장치
KR101522872B1 (ko) * 2008-12-17 2015-05-26 엘지이노텍 주식회사 디지털 중간 주파수용 자동 이득 조절 회로

Similar Documents

Publication Publication Date Title
CN1715933B (zh) 用于测量探头的宽带宽衰减器输入电路
US9794088B2 (en) On-chip AC coupled receiver with real-time linear baseline-wander compensation
US9136904B2 (en) High bandwidth equalizer and limiting amplifier
US8525529B2 (en) Impedance detection circuit and adjustment method of impedance detection circuit
US20100283543A1 (en) Variable gain amplifier
CN102497216B (zh) 一种可配置的接收信号强度指示电路
US9263993B2 (en) Low pass filter with common-mode noise reduction
US20140086297A1 (en) Transmission circuit for i/o interface and signal transmission method thereof
US20060067713A1 (en) Process and temperature-compensated transimpedance amplifier
US20120280720A1 (en) Intra-pair skew cancellation technique for differential signaling
US11658853B2 (en) Receiver for compensating for voltage offset in real time and operation method thereof
US10135393B2 (en) Signal detector including a set of resistors and a collection unit for generating a detection signal
US7701284B2 (en) Line driver capable of automatically adjusting output impedance
KR101811614B1 (ko) 차동 신호 보상 회로 및 이의 제어방법
US11546002B2 (en) Transmitter, receiver and transceiver
CN110677134A (zh) 一种自适应带宽调整电路
US10148308B2 (en) Auxiliary channel transceiving circuit of displayport interface
US9099970B2 (en) Class AB differential line drivers
CN107850681B (zh) 用于抑制信号失真的滤波器电路
US6411161B1 (en) AC coupling circuit
KR20230140255A (ko) 차동 출력 신호의 오프셋 보상이 가능한 차동 증폭기 및 이를 포함하는 적응형 연속 시간 선형 등화기
US6552615B1 (en) Method and system for compensation of low-frequency photodiode current in a transimpedance amplifier
JP2011188228A (ja) 単相差動変換器
KR101869887B1 (ko) 트랜스임피던스 증폭기의 출력 부정합을 보정하기 위한 회로
US10756685B2 (en) Chopper amplifier with decoupled chopping frequency and threshold frequency

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant