CN102497216B - 一种可配置的接收信号强度指示电路 - Google Patents

Abstract

本发明公开了一种可配置的接收信号强度指示电路，属于集成电路技术领域。所述电路包括减法器、限幅放大器链、全波整流器、输出缓冲器以及直流失调提取电路；直流失调提取电路用于提取直流失调电压；减法器用于将输入的中频信号和直流失调电压相减，并将得到的信号分别输出至限幅放大器链和全波整流器；限幅放大器链中的每一个限幅放大器的输出信号均输入全波整流器；限幅放大器链的输出信号分别输入直流失调提取电路和输出缓冲器；输出缓冲器输出中频信号，全波整流器输出接收信号强度指示信号。本发明的可配置的接收信号强度指示电路占用版图面积小，工作稳定可靠，能够同时应用于低中频和零中频的接收机，尤其适用于零中频应用。

Description

一种可配置的接收信号强度指示电路

技术领域

本发明涉及集成电路技术领域，尤其涉及一种可配置的接收信号强度指示电路。

背景技术

随着无线通讯的发展，人们对低功耗和低成本的要求越来越高。由于接收机接收信号的强度会在很大范围内变化，所以需要在保证误码率的前提下控制信号的强度，以节省功耗和延长电池的使用寿命。通过检测接收信号的强度来控制可变增益放大器的增益，以达到功率强度控制的目的，得到稳定的输出信号强度。

接收信号强度指示(RSSI)电路是光通信系统和射频通信系统中常用的模块，它以功率检测为目的，通常被用于检测当前的信道状态。RSSI实际上是一个对数放大器，其输出信号的幅度与输入信号的功率成线性关系。限幅器用来对接收到的光电信号或者射频信号进行放大，与自动增益控制器(AGC，Automatic Gain Controllor)相比，它能够快速对输入信号进行放大，而且放大后的方波信号可以直接作为数字信号来处理，大大简化后续解调电路的设计。

在零中频应用时，RSSI中限幅放大电路的直流失调是需要着重考虑的问题。如果不采取措施，前级的直流失调信号可能阻塞输入的中频信号，使后级的放大电路提前饱和。通常在RSSI电路中加入直流失调消除电路，可以采取前馈和反馈的形式实现直流失调的消除。

已有多篇文献对RSSI的设计进行研究。Yi-Chung Chen等人对每一级限幅放大器采用前馈形式实现直流失调的消除，每一级均需要RC低通滤波电路，需要较大的面积且不易实现低的截止频率。而整体的下截止频率受限于下截止频率最高的一级放大器，不易确定且性能较差。Po-Chiun Huang等人对限幅放大器链采用全局负反馈实现直流失调抑制，为达到低的下截止频率，采用了n阱电阻和外接的大电容构成低通滤波器实现直流失调电压的提取。由于Po-Chiun Huang等人的方案采用全差分结构，因此需要外接元件和两个额外的管脚。陈殿玉等人对每一级放大器均采用局部负反馈，减小了所需低通滤波器的电容值，从而实现了直流失调消除电路的集成。但每一级所需的电容仍然达到了70pF，在多级级联时，仍会占用非常可观的版图面积。而且每一级的极点重合，必然会影响到整个电路的通带平坦度。综上所述，已有技术的RSSI电路存在各种缺陷：版图面积较大，下截止频率较高且不易确定，集成度较差，外部元件较多，通带平坦度较差等。

发明内容

针对现有技术中存在的上述问题，本发明提供了一种可配置的接收信号强度指示电路。

本发明提供了一种可配置的接收信号强度指示电路，包括减法器、限幅放大器链、全波整流器、输出缓冲器以及直流失调提取电路；直流失调提取电路用于提取直流失调电压；

减法器用于将输入的中频信号和直流失调电压相减，并将得到的信号分别输出至限幅放大器链和全波整流器；

限幅放大器链中的每一个限幅放大器的输出信号均输入全波整流器；

限幅放大器链的输出信号分别输入直流失调提取电路和输出缓冲器；

输出缓冲器输出中频信号，全波整流器输出接收信号强度指示信号。

在一个示例中，减法器包括NMOS晶体管M₁、M₂、M₅-M₈、M_o1、M_o2和PMOS晶体管M₃、M₄；

电源电压接PMOS晶体管M₃和PMOS晶体管M₄的源极，PMOS晶体管M₃和PMOS晶体管M₄的栅极接偏置电压V_bp，PMOS晶体管M₃的漏极与NMOS晶体管M₁的漏极连接，PMOS晶体管M₄的漏极与NMOS晶体管M₂的漏极连接，NMOS晶体管M₁和NMOS晶体管M₂的源极接NMOS晶体管M₇的漏极，NMOS晶体管M₇的源极接地，NMOS晶体管M₇和NMOS晶体管M₈的栅极接偏置电压V_bn，NMOS晶体管M₈的源极接地，NMOS晶体管M_o1和NMOS晶体管M_o2的源极接NMOS晶体管M₈的漏极，NMOS晶体管M_o1的漏极接NMOS晶体管M₅的漏极，NMOS晶体管M₅的漏极和栅极连接，NMOS晶体管M_o2的漏极接NMOS晶体管M₆的漏极，NMOS晶体管M₆的漏极和栅极连接；

NMOS晶体管M₁和NMOS晶体管M₂的栅极作为中频信号的输入端，NMOS晶体管M_o1和NMOS晶体管M_o2的栅极作为直流失调电压的输入端，NMOS晶体管M₁和NMOS晶体管M₂的漏极作为减法器的输出端。

在一个示例中，限幅放大器包括NMOS晶体管M₃₀、M₃₁、M₃₂、M₃₇、M₃₈以及PMOS晶体管M₃₃、M₃₅、M₃₄、M₃₆；

电源电压接PMOS晶体管M₃₃、M₃₅、M₃₄、M₃₆的源极，PMOS晶体管M₃₅的漏极与NMOS晶体管M₃₇的漏极连接，NMOS晶体管M₃₇的漏极与栅极连接，NMOS晶体管M₃₇的源极接地；PMOS晶体管M₃₅的栅极与PMOS晶体管M₃₃的栅极连接，PMOS晶体管M₃₃的栅极和漏极连接，PMOS晶体管M₃₃的漏极与NMOS晶体管M₃₁的漏极连接，NMOS晶体管M₃₁的源极与NMOS晶体管M₃₀的漏极连接，NMOS晶体管M₃₀的源极接地；PMOS晶体管M₃₄的栅极与PMOS晶体管M₃₆的栅极连接，PMOS晶体管M₃₄的栅极和漏极连接，PMOS晶体管M₃₄的漏极与NMOS晶体管M₃₂的漏极连接，NMOS晶体管M₃₂的源极与NMOS晶体管M₃₀的漏极连接；PMOS晶体管M₃₆的漏极与NMOS晶体管M₃₈的漏极连接，NMOS晶体管M₃₈的漏极与栅极连接，NMOS晶体管M₃₈的源极接地；

NMOS晶体管M₃₁和NMOS晶体管M₃₂的栅极作为限幅放大器的输入端，NMOS晶体管M₃₇和NMOS晶体管M₃₇的漏极作为限幅放大器的输出端。

在一个示例中，全波整流器包括NMOS晶体管M₄₂、M₄₃、M₄₅、M₄₁、M₄₄、M₄₆和PMOS晶体管M₄₇、M₄₈、M₄₉、M₄₁₀；

电源电压接PMOS晶体管M₄₇、M₄₈、M₄₉、M₄₁₀的源极；

PMOS晶体管M₄₇的栅极和漏极连接，PMOS晶体管M₄₇的漏极分别与NMOS晶体管M₄₁的漏极和NMOS晶体管M₄₃的漏极连接，NMOS晶体管M₄₁的源极分别与NMOS晶体管M₄₆的漏极和NMOS晶体管M₄₄的源极连接，偏置电压V_b接NMOS晶体管M₄₆和NMOS晶体管M₄₅的栅极，NMOS晶体管M₄₆和NMOS晶体管M₄₅的源极接地；NMOS晶体管M₄₁的栅极与NMOS晶体管M₄₂的栅极连接；

PMOS晶体管M₄₈的栅极和PMOS晶体管M₄₇的栅极连接，PMOS晶体管M₄₈的漏极分别与NMOS晶体管M₄₂的漏极、NMOS晶体管M₄₄的漏极以及PMOS晶体管M₄₉的漏极连接；NMOS晶体管M₄₂的源极与NMOS晶体管M₄₅的漏极连接，NMOS晶体管M₄₃的源极与NMOS晶体管M₄₅的漏极连接，NMOS晶体管M₄₃的栅极与NMOS晶体管M₄₄的栅极连接；

PMOS晶体管M₄₉的漏极和栅极连接，PMOS晶体管M₄₉的栅极和PMOS晶体管M₄₁₀的栅极连接；

NMOS晶体管M₄₁的栅极和NMOS晶体管M₄₄的栅极作为全波整流器的输入端，PMOS晶体管M₄₁₀的漏极作为全波整流器的输出端。

在一个示例中，输出缓冲器包括NMOS晶体管M₅₁、M₅₂、M₅₇、M₅₅、M₅₆、PMOS晶体管M₅₃、M₅₄以及电阻R₁、R₂；

电源电压接PMOS晶体管M₅₃、M₅₄的源极；

PMOS晶体管M₅₃和PMOS晶体管M₅₄的栅极连接，PMOS晶体管M₅₃的漏极经电阻R₁与PMOS晶体管M₅₃的栅极连接，PMOS晶体管M₅₄的漏极经电阻R₂与PMOS晶体管M₅₄的栅极连接；

PMOS晶体管M₅₃的漏极与NMOS晶体管M₅₁和NMOS晶体管M₅₅的漏极连接，NMOS晶体管M₅₁的源极与NMOS晶体管M₅₇的漏极连接，NMOS晶体管M₅₇的源极接地，偏置电压接NMOS晶体管M₅₇的栅极；PMOS晶体管M₅₄的漏极与NMOS晶体管M₅₂和NMOS晶体管M₅₆的漏极连接，NMOS晶体管M₅₂的源极与NMOS晶体管M₅₇的漏极连接；

NMOS晶体管M₅₅的漏极和栅极连接，NMOS晶体管M₅₅的源极接地；NMOS晶体管M₅₆的漏极和栅极连接，NMOS晶体管M₅₆的源极接地；

NMOS晶体管M₅₁和NMOS晶体管M₅₂的栅极作为输出缓冲器的输入端，NMOS晶体管M₅₁和NMOS晶体管M₅₂的漏极作为输出缓冲器的输出端。

在一个示例中，直流失调提取电路包括跨导放大器G_m1、G_m2和电容，跨导放大器G_m1和跨导放大器G_m2的输出端之间连接电容。

在一个示例中，跨导放大器G_m1、G_m2包括电流源I_REF、NMOS晶体管M₆₁、M₆₄-M₆₇、M_r1-M_rn以及PMOS晶体管M₆₂、M₆₃、M₆₈、M₆₉；

电压电源接PMOS晶体管M₆₂、M₆₃、M₆₈、M₆₉的源极；

电流源I_REF的输出端接NMOS晶体管M₆₁的漏极，NMOS晶体管M₆₁的漏极和栅极连接，NMOS晶体管M₆₁的源极接地；NMOS晶体管M₆₁的栅极与NMOS晶体管M_r1的栅极连接，NMOS晶体管M_r1的源极接地，NMOS晶体管M_r1的漏极与PMOS晶体管M₆₂的漏极连接，PMOS晶体管M₆₂的漏极和栅极连接，PMOS晶体管M₆₂的栅极与PMOS晶体管M₆₃的栅极连接，PMOS晶体管M₆₃的漏极与NMOS晶体管M₆₄的漏极连接，NMOS晶体管M₆₄的栅极与漏极连接，NMOS晶体管M₆₄的源极接地，NMOS晶体管M₆₄的栅极与NMOS晶体管M₆₅的栅极连接，NMOS晶体管M₆₅的漏极分别与NMOS晶体管M₆₆的源极和NMOS晶体管M₆₇的源极连接；

PMOS晶体管M₆₈的漏极和栅极连接，PMOS晶体管M₆₈的栅极与PMOS晶体管M₆₉的栅极连接，PMOS晶体管M₆₈的漏极与NMOS晶体管M₆₆的漏极连接，NMOS晶体管M₆₇的栅极与漏极连接；

NMOS晶体管M_r2-M_rn与NMOS晶体管M_r1并联，NMOS晶体管M_r2-M_rn通过传输门控制。

在一个示例中，NMOS晶体管M_r2-M_rn的栅极与NMOS晶体管M_r1的栅极之间连接有第一传输门，NMOS晶体管M_r2-M_rn的栅极与地之间接有第二传输门，第一传输门的控制信号和第二传输门的控制信号反相。

在一个示例中，第一传输门的控制信号或第二传输门的控制信号由控制字经串联的第一反相器和第二反相器产生。

在一个示例中，全波整流器的输出端经并联的电阻和电容接地。

本发明的RSSI电路占用版图面积小，工作稳定可靠，能够同时应用于低中频和零中频的接收机，尤其适用于零中频应用；直流失调消除电路可以通过控制字配置，极大减小了工艺的波动给电路性能带来的影响，从而使电路能够使用稳定性较差，波动较大的工艺进行生产。同时，在放大链路的不同增益下，均能够实现稳定的下截止频率，从而使电路消除直流失调的时间保持稳定。由基准电流为所有子模块提供偏置，通过切换电流偏置的大小，实现直流失调消除电路的可配置，容易与其他电路集成，工作稳定可靠。限幅放大器采用电流镜形式的增益单元，使增益只与晶体管尺寸有关，极大减小了工艺偏差的影响。输出缓冲器采用简单电阻共模反馈稳定输出直流电平，电路结构简单，工作可靠，功耗较小。RSSI电路具有外围器件少，低成本，低功耗，高集成度，检测动态范围大，线性度好等特点，可广泛应用于无线通信，光纤通信等各种需要检测接收信号强度的接收机中。

附图说明

图1为本发明实施例的全集成RSSI主体电路的构成框图；

图2为本发明实施例的减法器的电路原理图；

图3为本发明实施例的限幅放大器的电路原理图；

图4为本发明实施例的全波整流器的电路原理图；

图5为本发明实施例的输出缓冲器的电路原理图；

图6a为本发明实施例的可配置的直流失调提取电路的构成框图；

图6b为本发明实施例的可配置的跨导放大器的电路原理图；

图6c为本发明实施例的控制信号生成的原理图；

图7为本发明实施例的RSSI电路的带宽和增益特性曲线图；

图8为本发明实施例的RSSI电路的输出电压随输入功率的线性变化关系示意图。

具体实施方式

图1为本发明实施例的RSSI主体电路的构成框图。中频输入通过减法器的一组输入，送入限幅放大器链，限幅放大器链的输出连接输出缓冲器，同时连接可配置的直流失调提取电路的输入；限幅放大器链的每一级的输入和输出缓冲器的输入均连接一个全波整流器的输入，全波整流器的输出经过电流求和，在外接的电阻和电容组成的低通滤波器上，得到指示输入信号幅度的RSSI输出电压；输出缓冲器输出经过放大的中频信号，供后级电路处理；可配置的直流失调提取电路提取输出信号的直流分量，送入减法器的另一组输入，从而将直流失调从输入信号中减去。可配置的直流失调提取电路和减法器一起构成了RSSI电路的直流失调消除电路。

图2为本发明实施例的减法器的电路原理图。NMOS晶体管M₁、M₂为输入差分对，输入信号的两端vinp、vinn接NMOS晶体管M₁、M₂的栅极，M_o1、M_o2为直流失调输入差分对，两组输入管的漏端采用交叉连接结构，实现输入信号相减的功能。PMOS晶体管M₃、M₄由电压V_bp偏置，PMOS晶体管M₃、M₄的源极接电源V_DD，为电路提供电流源，NMOS晶体管M₇、M₈为两组差分对的尾电流源。NMOS晶体管M₅、M₆为二极管连接的负载管。减法器的增益设置在大约0dB。减法器的输出信号Voutn、Voutp接入限幅放大器链的输入端。

图3为本发明实施例的限幅放大器的电路原理图。NMOS晶体管M₃₀、M₃₁、M₃₂构成输入差分对，输入信号的两端Vinp3、Vinn3接NMOS晶体管M₃₁、M₃₂的栅极，PMOS晶体管M₃₃、M₃₅和PMOS晶体管M₃₄、M₃₆构成1∶1的电流镜结构，PMOS晶体管M₃₅、M₃₆的漏极输出信号Voutp3、Voutn3，NMOS晶体管M₃₇、M₃₈为二极管连接的负载管。这样输入管和负载管具有相同的偏置电流，限幅放大器的增益为：

$A_v=\frac{g_{m1}}{g_{m7}}=\sqrt{\frac{{(W/L)}_1}{{(W/L)}_7}}---\left(1\right)$

可见，增益只与晶体管尺寸的比值相关，从而极大减小了工艺角偏差对电路性能的影响。

图4为本发明实施例的全波整流器的电路原理图。电路采用非平衡的源极耦合对结构，由NMOS晶体管M₄₂、M₄₃、M₄₅和NMOS晶体管M₄₁、M₄₄、M₄₆两对非平衡差分输入对管组成，输入信号Vinp4、Vinn4接NMOS晶体管M₄₁、M₄₄的栅极。NMOS晶体管M₄₂、M₄₄的尺寸选为NMOS晶体管M₄₁、M₄₃的K倍(K为整数)。PMOS晶体管M₄₇、M₄₈和PMOS晶体管M₄₉、M₄₁₀分别为两组电流镜，PMOS晶体管M₄₁₀的漏极作为输出端输出电流Iout。这样，NMOS晶体管M₄₂和NMOS晶体管M₄₄的电流之和减去NMOS晶体管M₄₁和NMOS晶体管M₄₃的电流之和就得到了全波整流器的电流输出。当输入在一定范围内时，输出电流与输入电压就得到近似的对数关系。通过调整K值可以调整输出与输入成对数关系的范围。

图5为本发明实施例的输出缓冲器的电路原理图。NMOS晶体管M₅₁、M₅₂、M₅₇构成输入差分对，PMOS晶体管M₅₃、M₅₄为电流源，NMOS晶体管M₅₅、M₅₆构成二极管连接的负载管。电阻R₁与电阻R₂为共模反馈电阻，稳定输出共模电平。输入信号的两端Vinp_buf、Vinn_buf接NMOS晶体管M₅₁、M₅₂的栅极，PMOS晶体管M₅₃、M₅₄的漏极输出信号Von_buf、Vop_buf。

图6a为本发明实施例的可配置的直流失调提取电路的构成框图。输出缓冲器的输入Vinp_buf和Vinn_buf分别通过低通滤波器，提取到输出信号的直流失调分量，分别为Vosp和Vosn，送入减法器的一组输入，将直流失调从RSSI的输入信号中减去。低通滤波器由等效为大电阻的跨导放大器G_m1或G_m2和跨接在输出端的电容C₀组成。跨导放大器的跨导可以通过控制字进行配置，从而调整等效大电阻的值。输出端跨接电容的结构可以用较小的电容实现较好的滤波效果。最终，C₀取40pF，由nmos管电容实现，占用较小的版图面积，同时实现了较好的仿真结果。

图6b为本发明实施例的可配置的跨导放大器的电路原理图。NMOS晶体管M₆₅～M₆₇、PMOS晶体管M₆₈～M₆₉组成单位增益结构的跨导放大器，其偏置电流通过基准电流I_REF镜像得到。调整偏置电流的值即可改变跨导放大器的跨导，从而改变限幅放大器的下截止频率的值。NMOS晶体管M₆₁、M_r1和PMOS晶体管M₆₂、M₆₃以及NMOS晶体管M₆₄、M₆₅分别组成电流镜，将基准电流镜像作为合适的偏置电流。图中示出了通过控制字配置偏置电流大小的方法。添加NMOS晶体管M_r2…M_rn和NMOS晶体管M_r1并联，NMOS晶体管M_r2…M_rn的栅极由n位控制字通过传输门控制，或者接地或者接NMOS晶体管M_r1的栅极。当NMOS晶体管M_r2…M_rn的其中某些管子的栅极接到M_r1的栅极时，就和M_r1一起，构成了M₆₁电流的镜像结构，从而改变了跨导放大器的偏置电流。图6c为本发明实施例的控制信号生成的原理图。每位控制字都通过两个串联的反相器，分别生成两个反相的控制信号，接到图6b中的传输门的控制端，控制M_r2…M_rn的栅极接地或者接M_r1的栅极。以1为控制字S1为例，当S1为高电平时，V_BL1为低电平，而V_BH1为高电平，这样图6b中传输门TG1关断，而TG1’开启，这样，M_r2的栅极接到M_r1的栅极，M_r1和M_r2组成并联结构，为跨导放大器提供较大的偏置电流。当S1为低电平时，V_BL1为高电平，而V_BH1为低电平，这样图6b中传输门TG1’关断，而TG1开启，这样，M_r2的栅极接到地电位，只有M_r1接入电路，为跨导放大器提供较小的偏置电流。图示了反相器INV1、INV11以及INVn、INVn1，反相器INV1的输出端经电阻R_FD1输出控制信号V_BL1，并与反相器INV11连接，反相器INV11经电阻R_FD2生成控制信号V_BH1；反相器INVn的输出端经电阻R_FDn输出控制信号V_BLn，并与反相器INVn1连接，反相器INVn1经电阻R_FDn1生成控制信号V_BHn。

图7为本发明实施例的RSSI电路的带宽和增益特性曲线图。以1位的控制字S1为例，S1＝0表示低电平，而S1＝1表示高电平，可以看到，增益为89dB，S1＝0时，下截止频率为18KHz，上截止频率为233MHz。当S1＝1时，M_r1并联接入电路，使跨导放大器的微电流增大，从而使等效的大电阻减小，因此，下截止频率提高到34KHz。进一步推论，通过将M_r管均分成M_r1…M_rn，由n位控制字控制对应镜像管的导通和关断，可以得到更大和更精细的下截止频率调节范围。

图8为本发明实施例的RSSI电路的输出电压随输入功率的线性变化关系示意图。由图8可以看到，在RSSI输入信号从-85～-5dBm变化时，输出电压从1.46V线性下降到0.34V，实现了大约了80dB的线性检测范围。

以上所述仅为本发明的优选实施方式，但本发明保护范围并不局限于此。任何本领域的技术人员在本发明公开的技术范围内，均可对其进行适当的改变或变化，而这种改变或变化都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种可配置的接收信号强度指示电路，其特征在于，包括减法器、限幅放大器链、全波整流器、输出缓冲器以及直流失调提取电路；所述直流失调提取电路用于提取直流失调电压； 

所述减法器用于将输入的中频信号和直流失调电压相减，并将得到的信号分别输出至所述限幅放大器链和全波整流器； 

所述限幅放大器链中的每一个限幅放大器的输出信号均输入全波整流器； 

所述限幅放大器链的输出信号分别输入所述直流失调提取电路和输出缓冲器； 

所述输出缓冲器输出中频信号，所述全波整流器输出接收信号强度指示信号； 

所述减法器包括第一NMOS晶体管(M₁)、第二NMOS晶体管(M₂)、第三NMOS晶体管(M₅)、第四NMOS晶体管(M₆)、第五NMOS晶体管(M₇)、第六NMOS晶体管(M₈)、第七NMOS晶体管(M_o1)、第八NMOS晶体管(M_o2)和第一PMOS晶体管(M₃)及第二PMOS晶体管(M₄)； 

电源电压接第一PMOS晶体管(M₃)和第二PMOS晶体管(M₄)的源极，第一PMOS晶体管(M₃)和第二PMOS晶体管(M₄)的栅极接偏置电压V_bp，第一PMOS晶体管(M₃)的漏极与第一NMOS晶体管(M₁)的漏极连接，第二PMOS晶体管(M₄)的漏极与第二NMOS晶体管(M₂)的漏极连接，第一NMOS晶体管(M₁)和第二NMOS晶体管(M₂)的源极接第五NMOS晶体管(M₇)的漏极，第五NMOS晶体管(M₇)的源极接地，第五NMOS晶体管(M₇)和第六NMOS晶体管(M₈)的栅极接偏置电压V_bn，第六NMOS晶体管(M₈)的源极接地，第七NMOS晶体管(M_o1)和第八NMOS晶体管(M_o2)的源极接第六NMOS晶体管(M₈)的漏极，第七NMOS晶体管(M_o1)的漏极接第三NMOS晶体管(M₅)的漏极，第三NMOS晶体管(M5)的漏极和栅极连接，第八NMOS晶体管(M_o2)的漏极接第四NMOS晶体管(M₆)的漏极，第四NMOS晶体管(M₆)的漏极和栅极连接； 

第一NMOS晶体管(M₁)和第二NMOS晶体管(M₂)的栅极作为中频信号的输入端，第七NMOS晶体管(M_o1)和第八NMOS晶体管(M_o2)的 栅极作为直流失调电压的输入端，第一NMOS晶体管(M₁)和第二NMOS晶体管(M₂)的漏极作为减法器的输出端。 

2.如权利要求1所述的接收信号强度指示电路，其特征在于，所述限幅放大器包括第九NMOS晶体管(M₃₀)、第十NMOS晶体管(M₃₁)、第十一NMOS晶体管(M₃₂)、第十二NMOS晶体管(M₃₇)、第十三NMOS晶体管(M₃₈)第三PMOS晶体管(M₃₃)、第四PMOS晶体管(M₃₅)、第五PMOS晶体管(M₃₄)以及第六PMOS晶体管(M₃₆)； 

电源电压接第三PMOS晶体管(M₃₃)、第四PMOS晶体管(M₃₅)、第五PMOS晶体管(M₃₄)、第六PMOS晶体管(M₃₆)的源极，第四PMOS晶体管(M₃₅)的漏极与第十二NMOS晶体管(M₃₇)的漏极连接，第十二NMOS晶体管(M₃₇)的漏极与栅极连接，第十二NMOS晶体管(M₃₇)的源极接地；第四PMOS晶体管(M₃₅)的栅极与第三PMOS晶体管(M₃₃)的栅极连接，第三PMOS晶体管(M₃₃)的栅极和漏极连接，第三PMOS晶体管(M₃₃)的漏极与第十NMOS晶体管(M₃₁)的漏极连接，第十NMOS晶体管(M₃₁)的源极与第九NMOS晶体管(M₃₀)的漏极连接，第九NMOS晶体管(M₃₀)的源极接地；第五PMOS晶体管(M₃₄)的栅极与第六PMOS晶体管(M₃₆)的栅极连接，第五PMOS晶体管(M₃₄)的栅极和漏极连接，第五PMOS晶体管(M34)的漏极与第十一NMOS晶体管(M₃₂)的漏极连接，第十一NMOS晶体管(M₃₂)的源极与第九NMOS晶体管(M₃₀)的漏极连接；第六PMOS晶体管(M₃₆)的漏极与第十三NMOS晶体管(M₃₈)的漏极连接，第十三NMOS晶体管(M₃₈)的漏极与栅极连接，第十三NMOS晶体管(M₃₈)的源极接地； 

第十NMOS晶体管(M₃₁)和第十一NMOS晶体管(M₃₂)的栅极作为限幅放大器的输入端，第十二NMOS晶体管(M₃₇)和第十三NMOS晶体管(M₃₈)的漏极作为限幅放大器的输出端。 

3.如权利要求1所述的接收信号强度指示电路，其特征在于，所述全波整流器包括第十三NMOS晶体管(M₄₂)、第十四NMOS晶体管(M₄₃)、第十五NMOS晶体管(M₄₅)、第十六NMOS晶体管(M₄₁)、第十七NMOS晶体管(M₄₄)、第十八NMOS晶体管(M₄₆)、第七PMOS晶体管(M₄₇)、第八PMOS晶体管(M₄₈)、第九PMOS晶体管(M₄₉)及第十PMOS晶体 管(M₄₁₀)； 

电源电压接第七PMOS晶体管(M₄₇)、第八PMOS晶体管(M₄₈)、第九PMOS晶体管(M₄₉)及第十PMOS晶体管(M₄₁₀)的源极； 

第七PMOS晶体管(M₄₇)的栅极和漏极连接，第七PMOS晶体管(M₄₇)的漏极分别与第十六NMOS晶体管(M₄₁)的漏极和第十四NMOS晶体管(M₄₃)的漏极连接，第十六NMOS晶体管(M₄₁)的源极分别与第十八NMOS晶体管(M₄₆)的漏极和第十七NMOS晶体管(M₄₄)的源极连接，偏置电压V_b接第十八NMOS晶体管(M₄₆)和第十五NMOS晶体管(M₄₅)的栅极，第十八NMOS晶体管(M₄₆)和第十五NMOS晶体管(M₄₅)的源极接地；第十六NMOS晶体管(M₄₁)的栅极与第十三NMOS晶体管(M₄₂)的栅极连接； 

第八PMOS晶体管(M₄₈)的栅极和第七PMOS晶体管(M₄₇)的栅极连接，第八PMOS晶体管(M₄₈)的漏极分别与第十三NMOS晶体管(M₄₂)的漏极、第十七NMOS晶体管(M₄₄)的漏极以及第九PMOS晶体管(M₄₉)的漏极连接；第十三NMOS晶体管(M₄₂)的源极与第十五NMOS晶体管(M₄₅)的漏极连接，第十四NMOS晶体管(M₄₃)的源极与第十五NMOS晶体管(M₄₅)的漏极连接，第十四NMOS晶体管(M₄₃)的栅极与第十七NMOS晶体管(M₄₄)的栅极连接； 

第九PMOS晶体管(M₄₉)的漏极和栅极连接，第九PMOS晶体管(M₄₉)的栅极和第十PMOS晶体管(M₄₁₀)的栅极连接； 

第十六NMOS晶体管(M₄₁)的栅极和第十七NMOS晶体管(M₄₄)的栅极作为全波整流器的输入端，第十PMOS晶体管(M₄₁₀)的漏极作为全波整流器的输出端。 

4.如权利要求1所述的接收信号强度指示电路，其特征在于，所述输出缓冲器包括第十八NMOS晶体管(M₅₁)、第十九NMOS晶体管(M₅₂)、第二十NMOS晶体管(M₅₇)、第二十一NMOS晶体管(M₅₅)第二十二NMOS晶体管(M₅₆)、第十一PMOS晶体管(M₅₃)、第十二PMOS晶体管(M₅₄)以及电阻R₁、电阻R₂； 

电源电压分别接第十一PMOS晶体管(M₅₃)和第十二PMOS晶体管(M₅₄)的源极； 

第十一PMOS晶体管(M₅₃)和第十二PMOS晶体管(M₅₄)的栅极连接，第十一PMOS晶体管(M₅₃)的漏极经电阻R₁与第十一PMOS晶体管(M₅₃)的栅极连接，第十二PMOS晶体管(M₅₄)的漏极经电阻R₂与第十二PMOS晶体管(M₅₄)的栅极连接； 

第十一PMOS晶体管(M₅₃)的漏极与第十八NMOS晶体管(M₅₁)和第二十一NMOS晶体管(M₅₅)的漏极连接，第十八NMOS晶体管(M₅₁)的源极与第二十NMOS晶体管(M₅₇)的漏极连接，第二十NMOS晶体管(M₅₇)的源极接地，偏置电压V_b接第二十NMOS晶体管(M₅₇)的栅极；第十二PMOS晶体管(M₅₄)的漏极与第十九NMOS晶体管(M₅₂)和第二十二NMOS晶体管(M₅₆)的漏极连接，第十九NMOS晶体管(M₅₂)的源极与第二十NMOS晶体管(M₅₇)的漏极连接； 

第二十一NMOS晶体管(M₅₅)的漏极和栅极连接，第二十一NMOS晶体管(M₅₅)的源极接地；第二十二NMOS晶体管(M₅₆)的漏极和栅极连接，第二十二NMOS晶体管(M₅₆)的源极接地； 

第十八NMOS晶体管(M₅₁)和第十九NMOS晶体管(M₅₂)的栅极作为输出缓冲器的输入端，第十八NMOS晶体管(M₅₁)和第十九NMOS晶体管(M₅₂)的漏极作为输出缓冲器的输出端。 

5.如权利要求1所述的接收信号强度指示电路，其特征在于，所述直流失调提取电路包括跨导放大器(G_m1)、跨导放大器(G_m2)和电容，跨导放大器(G_m1)和跨导放大器(G_m2)的输出端之间连接电容。 

6.如权利要求5所述的接收信号强度指示电路，其特征在于，所述跨导放大器(G_m1)、(G_m2)包括电流源(I_REF)、第二十三NMOS晶体管(M₆₁)、第二十四NMOS晶体管(M₆₄)、第二十五NMOS晶体管(M₆₅)、第二十六NMOS晶体管(M₆₆)、第二十七NMOS晶体管(M₆₇)、第二十八NMOS晶体管(M_r1)、第二十九NMOS晶体管(M_r2)、第三十NMOS晶体管(M_rn)、第十三PMOS晶体管(M₆₂)、第十四PMOS晶体管(M₆₃)、第十五PMOS晶体管(M₆₈)及第十六PMOS晶体管(M₆₉)； 

电压电源接第十三PMOS晶体管(M₆₂)、第十四PMOS晶体管(M₆₃)、第十五PMOS晶体管(M₆₈)及第十六PMOS晶体管(M₆₉)的源极； 

电流源(I_REF)的输出端接第二十三NMOS晶体管(M₆₁)的漏极，第二 十三NMOS晶体管(M₆₁)的漏极和栅极连接，第二十三NMOS晶体管(M₆₁)的源极接地；第二十三NMOS晶体管(M₆₁)的栅极与第二十八NMOS晶体管(M_r1)的栅极连接，第二十八NMOS晶体管(M_r1)的源极接地，第二十八NMOS晶体管(M_r1)的漏极与第十三PMOS晶体管(M₆₂)的漏极连接，第十三PMOS晶体管(M₆₂)的漏极和栅极连接，第十三PMOS晶体管(M₆₂)的栅极与第十四PMOS晶体管(M₆₃)的栅极连接，第十四PMOS晶体管(M₆₃)的漏极与第二十四NMOS晶体管(M₆₄)的漏极连接，第二十四NMOS晶体管(M₆₄)的栅极与漏极连接，第二十四NMOS晶体管(M₆₄)的源极接地，第二十四NMOS晶体管(M64)的栅极与第二十五NMOS晶体管(M₆₅)的栅极连接，第二十五NMOS晶体管(M₆₅)的漏极分别与第二十六NMOS晶体管(M₆₆)的源极和第二十七NMOS晶体管(M₆₇)的源极连接； 

第十五PMOS晶体管(M₆₈)的漏极和栅极连接，第十五PMOS晶体管(M₆₈)的栅极与第十六PMOS晶体管(M₆₉)的栅极连接，第十五PMOS晶体管(M₆₈)的漏极与第二十六NMOS晶体管(M₆₆)的漏极连接，第二十七NMOS晶体管(M₆₇)的栅极与漏极连接； 

第二十九NMOS晶体管(M_r2)、第三十NMOS晶体管(M_rn)与第二十八NMOS晶体管(M_r1)的源级互联，第二十九NMOS晶体管(M_r2)、第三十NMOS晶体管(M_rn)与第二十八NMOS晶体管(M_r1)的漏级互联，第二十九NMOS晶体管(M_r2)、第三十NMOS晶体管(M_rn)通过传输门控制。 

7.如权利要求6所述的接收信号强度指示电路，其特征在于，所述第二十九NMOS晶体管(M_r2)、第三十NMOS晶体管(M_rn)的栅极与第二十八NMOS晶体管(M_r1)的栅极之间连接有第一传输门，第二十九NMOS晶体管(M_r2)、第三十NMOS晶体管(M_rn)的栅极与地之间接有第二传输门，所述第一传输门的控制信号和第二传输门的控制信号反相。 

8.如权利要求7所述的接收信号强度指示电路，其特征在于，所述第一传输门的控制信号或第二传输门的控制信号由控制字经串联的第一反相器和第二反相器产生。 

9.如权利要求3所述的接收信号强度指示电路，其特征在于，所述全波整流器的输出端经并联的电阻和电容接地。