KR101799085B1 - 기판의 제조 방법 - Google Patents

기판의 제조 방법 Download PDF

Info

Publication number
KR101799085B1
KR101799085B1 KR1020150191190A KR20150191190A KR101799085B1 KR 101799085 B1 KR101799085 B1 KR 101799085B1 KR 1020150191190 A KR1020150191190 A KR 1020150191190A KR 20150191190 A KR20150191190 A KR 20150191190A KR 101799085 B1 KR101799085 B1 KR 101799085B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
metal layer
forming
crystal
groove
Prior art date
Application number
KR1020150191190A
Other languages
English (en)
Other versions
KR20170080034A (ko
Inventor
안동환
이환
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020150191190A priority Critical patent/KR101799085B1/ko
Publication of KR20170080034A publication Critical patent/KR20170080034A/ko
Application granted granted Critical
Publication of KR101799085B1 publication Critical patent/KR101799085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이를 이용하여 실리콘 웨이퍼의 플랫존에 홈을 형성하는 단계; 상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및 상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;를 포함하는 기판의 제조 방법을 제공한다.

Description

기판의 제조 방법{Method of fabricating substrate}
본 발명은 기판의 제조 방법에 관한 것으로서, 더 상세하게는 두께를 정밀하게 제어할 수 있는 결정질 반도체 박막 기판의 제조 방법에 관한 것이다.
현재 시판되는 실리콘 웨이퍼와 같은 통상의 기판들의 두께는 소정의 마이크로 제조 응용에서 요구되는 것보다는 대부분 상당히 두꺼우며, 불필요한 웨이퍼 두께는 전체 마이크로 제조된 시스템에 비용을 추가하면서도 상응하는 잇점을 제공하지는 않는다. 예를 들어, 고효율 실리콘 태양전지들은 약 50 ㎛의 실리콘 두께로 제조될 수 있다. 그러나, 태양전지 제조용으로 제조된 통상의 5인치 직경의 실리콘 웨이퍼들은 전형적으로 두께가 약 180 ㎛이다. 웨이퍼 기판의 이러한 과도한 두께는 태양전지 동작에 잇점을 제공하지 않으며 전체 태양전지 마이크로 제조 비용을 좌우한다. 이 예가 시사하는 바와 같이, 일반적으로, 중요한 마이크로 제조 프로세스들 및 태양전지들 및 광전지 시스템들과 같은 시스템들에 진보가 계속됨에 따라, 상용 실리콘 웨이퍼들과 같은 통상의 출발물질의 비용 및 한계들은 이들 발전하는 기술들의 성공적 구현과 비용 효율성을 결정하는데 있어 중요한 인자들이 되어가고 있다.
지금까지 초박막 웨이퍼는 핸들 웨이퍼상에 형성되었다. 통상의 알려진 공정에서, 디바이스 웨이퍼는 실리콘 이산화물과 같은 적절한 결합층이 있는 핸들 웨이퍼에 결합된다(예를 들어, 미국특허 제 5,728,624호의 명세서 참고). 그러나 이러한 공정은 많은 단계들을 수행하여야 하는 단점들이 있다.
본 발명은 효율적이고 재현가능하며 경제적인 기판의 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 의한 기판의 제조 방법은 {100} 결정면을 주표면으로 가지는 실리콘 웨이퍼의 (111) 결정면과 (110) 결정면의 상대적인 식각속도 차이를 이용하여 실리콘 웨이퍼의 플랫존으로부터 <110> 결정방향으로 이방성 습식식각을 수행하여 홈을 형성하는 단계; 상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및 상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 <110> 결정방향으로 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;를 포함한다.
본 발명의 다른 관점에 의한 기판의 제조 방법은 {111} 결정면을 주표면으로 가지는 실리콘 웨이퍼의 (111) 결정면과 (211) 결정면의 상대적인 식각속도 차이를 이용하여 실리콘 웨이퍼의 플랫존으로부터 <211> 결정방향으로 이방성 습식식각을 수행하여 홈을 형성하는 단계; 상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및 상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 <211> 결정방향으로 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;를 포함한다.
본 발명의 또 다른 관점에 의한 기판의 제조 방법은 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이를 이용하여 실리콘 웨이퍼의 플랫존에 홈을 형성하는 단계; 상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및 상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;를 포함한다.
상기 기판의 제조 방법에서, 상기 홈을 형성하는 단계는 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이를 이용하여 상기 실리콘 웨이퍼의 플랫존으로부터 이방성 습식식각을 수행함으로써 상기 홈을 형성하는 단계를 포함할 수 있다.
상기 기판의 제조 방법에서, 상기 이방성 습식식각은 KOH 식각 용액을 이용하는 습식식각으로서, 상기 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이는 (111) 결정면과 (110) 결정면에 대한 식각속도의 상대적 차이 또는 (111) 결정면과 (211) 결정면에 대한 식각속도의 상대적인 차이를 포함할 수 있다.
상기 기판의 제조 방법에서, 상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계;는 상기 실리콘 웨이퍼의 상면에 도금 공정으로 니켈층을 형성하는 단계;를 포함할 수 있다.
상기 기판의 제조 방법에서, 상기 이방성 습식식각을 수행하여 홈을 형성하는 단계;는 후속에서 분리될 상기 실리콘 웨이퍼의 일부분의 두께를 결정하게 되는 일자형의 상기 홈의 위치와 두께를 정확히 제어하기 위하여 상기 플랫존 상에 선택적으로 노출시켜 습식식각 공정을 수행할 수 있는 식각차단패턴을 형성하는 단계;를 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 실시예에 따르면, 효율적이고 재현가능하며 경제적인 기판의 제조 방법을 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 기판의 제조 방법을 순차적으로 도해하는 도면들이다.
도 6 내지 도 10은 본 발명의 다른 실시예에 따른 기판의 제조 방법을 순차적으로 도해하는 도면들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다. 명세서 전체에 걸쳐서, 층 또는 영역과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다.
본 발명의 기술적 사상은 실리콘 웨이퍼의 결정면과 결정방향을 주요한 구성요소로 하는바, 본 발명의 이해를 위하여 결정학적 방향과 결정학적 면에 대한 설명을 먼저 제공한다.
결정학적 방향
결정학적 방향(crystallographic direction)은 벡터로 나타낼 수 있으며, 벡터가 좌표축인 x, y, z 축에 투영되는 길이인 u, v, w 의 값을 이용하여 모난 괄호 안에 [uvw]와 같이 표시할 수 있다. 각각의 3축은 양과 음의 좌표를 가질 수 있다. 음의 지수도 가능하며, 적절한 지수 위에 바(bar)로 표시할 수 있다. 예를 들어, [111] 방향은 y 방향에서 음의 성분을 갖는다. 어떤 결정 구조에서 몇 개의 다른 방향 지수를 갖는 비평행 방향들은 실제로 동등한(equivalent) 경우가 있다. 이는 각 방향으로의 원자간 거리가 같음을 의미한다. 예를 들면, 입방(cubic) 구조에서 [100], [100], [010], [010], [001]과 [001]은 동등하다. 편의적으로 동등한 방향들을 묶어 족(family)이라고 하며 각괄호로 표시할 수 있으며, 위의 경우에서는 <100>으로 표시할 수 있다. 또한, 입방 결정에서는 지수의 차례나 부호와 관계없이 같은 조의 지수를 갖는 방향은 동등하다. 예를 들어, [123]과 [213]은 동등하다. 이러한 관계는 다른 결정계에서는 적용되지 않는다. 예를 들어, 정방(tetragonal) 결정계에서는 [100]과 [010]은 동등하나 [100]과 [001]은 다르다.
결정학적 면
결정 구조의 면을 방향과 비슷한 방법으로 명시할 수 있다. 3축 좌표계를 이용하여 육방계 이외의 모든 결정계에서는 이와 같은 (hkl)의 밀러지수(Miller index)를 사용한다. 서로 평행한 두 면은 동등하며, 같은 지수를 갖는다. h, k, l의 지수를 결정하는 방법은 다음과 같다.
1) 만약 면이 선택된 좌표축의 중심을 지날 경우, 적절한 평행이동을 통해 다른 평행한 면으로 이동시키거나 다른 단위정에 새로운 좌표축 중심을 만들어야 한다. 2) 위의 과정을 통하면 결정학적 면이 3축을 만나거나 평행하게 놓일 것이다. 여기서 각 축의 면과 만나는 지점의 중심과의 거리를 격자 상수 a,b,c 단위로 표시한다. 3) 구해진 수의 역수를 취한다. 면과 평행한 축은 무한대에서 만난다고 생각하여 0으로 한다. 4) 이들 세 값은 공통수를 곱하거나 나누어 h, k, l과 같은 최소의 정수조로 바꾼다. 5) 마지막으로 정수 지수는 둥근 괄호 안에 콤마 없이 표시한다. 즉, (hkl)으로 표시한다.
원점의 음의 방향은 바(bar)나 음의 부호를 지수에 붙여 표시한다. 또한 모든 지수값의 반대 부호는 평행하고 반대 방향으로 같은 거리에 위치한 면을 의미한다. 입방 구조에서는 같은 지수를 갖는 면과 방향은 서로 수직하다. 그러나 다른 결정계에서는 이렇게 간단한 면과 방향간의 관계는 존재하지 않는다.
결정면에서의 원자 배열은 결정 구조에 따라 다르다. 다른 지수를 갖는 여러 개의 면에서 원자 충진율은 동등한 경우가 있으며, 이는 그 결정계의 대칭도에 따라 다르다. 원자 충진율은 원자구 모델을 가정하여, 단위정(unit cell) 내에서 원자구가 차지하는 부피 분율을 말한다. 이러한 면들은 동등한 원자면의 족에 속한다. 예를 들어, 입방계에서 (111), (111), (111), (111), (111), (111), (111)면은 {111}족에 포함된다. 다른 한편으로, 육방정계 구조에서는 {100}족은 단지 (100), (100), (010) 그리고 (010)이다. 왜냐하면 (001) 그리고 (001)면들과는 결정학적으로 동일하지 않기 때문이다. 또한 입방계에서 순서가 다르고 음양 부호가 다른 같은 값의 지수는 서로 동등하다. 예를 들어, (123)과 (312)는 {123}족에 속한다.
상술한 결정면과 결정방향에 대한 이해를 바탕으로 본 발명의 실시예들에 따른 기판의 제조 방법을 설명한다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 기판의 제조 방법을 순차적으로 도해하는 도면들이다.
먼저, 도 1을 참조하면, {100} 결정면을 주표면(12)으로 가지는 p 타입의 실리콘 웨이퍼(10)를 준비한다. 실리콘 웨이퍼(10)은 주표면(12)과 평행한 후면(미도시)을 가지며, 나아가, 상기 후면과 주표면(12) 사이를 연결하는 측면을 가진다. 상기 측면은 원주면(14)과 플랫존(16)으로 이루어진다.
일반적으로, 웨이퍼 상에, 반도체 소자 등을 형성하기 위해서는 웨이퍼가 반도체 제조 설비의 지정된 위치에 정확하게 얼라인먼트 되어야 한다. 이를 위해서 웨이퍼에는 공정의 기준 위치를 인식할 수 있도록 웨이퍼의 일부를 평평하게 잘라내어 플랫존(16)을 형성함으로써, 반도체 제조 설비와 웨이퍼의 얼라인먼트가 정확하게 이루어질 수 있도록 한다. {100} 결정면을 주표면(12)으로 가지는 경우, 플랫존(16)은 (110)면을 가질 수 있다.
도 2, 도 3a 및 도 3b를 참조하면, 실리콘 웨이퍼(10)의 결정면에 따른 식각속도의 차이를 이용하여 실리콘 웨이퍼(10)의 플랫존(16)에 홈(16c)을 형성한다. 즉, (111) 결정면과 (110) 결정면의 상대적인 식각속도 차이를 이용하여 실리콘 웨이퍼(10)의 플랫존(16)으로부터 <110> 결정방향으로 이방성 습식식각을 수행하여 홈(16c)을 형성한다. 습식식각은 일반적으로 이방성 식각이 되지 않고 등방성 식각이 이루어지는 것으로 알려져 있다. 본 발명에서는, 결정면에 대한 상대적인 식각속도의 차이를 이용함으로써 습식식각으로도 이방성 식각을 구현하였다.
표 1은 식각 용액인 KOH의 다양한 농도(30%, 40%, 50%)에 대해 결정면에 따른 실리콘 웨이퍼의 식각률을 나타낸 것이다.
[표 1]
Figure 112015129376019-pat00001
도 3b와 표 1을 함께 참조하면, 실리콘 웨이퍼(10)의 플랫존(16)인 (110)면에서 식각을 수행하면 (111)면을 만나게 되는데 (110)면이 (111)면보다 식각 속도가 약 300 배 빨라 (111)면으로 식각이 거의 되지 않고 (110)으로만 식각이 되어 홈(16c)이 형성된다. 이 경우, 플랫존(16)에 수직한 단면에서, 홈(16c)의 말단부는 뾰족하게 되어 단면이 V자 형성의 노치(notch)를 구현할 수 있다. 이러한 노치 형태의 홈(16c)에서는 뾰족한 첨단부에 후술할 응력이 집중되므로 기판의 박리가 용이해질 수 있다는 유리한 효과를 기대할 수 있다.
이방성 습식식각을 수행하여 홈(16c)을 형성하는 단계는 후속에서 분리될 실리콘 웨이퍼의 일부분(10a)의 두께를 결정하게 되는 일자형의 홈(16c)의 위치와 두께를 정확히 제어하기 위하여 플랫존(16)에 상에 선택적으로 노출시켜 습식식각 공정을 수행할 수 있는 식각차단패턴을 형성하는 단계를 포함할 수 있다.
도 3a에서는 세 개의 홈(16c)들이 서로 이격되어 플랫존(16)에 걸쳐 형성되는 것으로 도시하였으나, 홈(16c)들의 개수, 이격거리 등은 박리될 기판(예를 들어, 도 5의 10a)의 두께에 따라서 적절하게 설계 변경할 수 있다. 이를 위하여, 도 2에서 홈(16c)이 형성되지 않을 제 1 영역(16a)과 홈(16c)이 형성될 제 2 영역(16b)을 구분하여 패터닝할 수 있다.
예를 들어, 홈(16c)이 형성될 제 2 영역(16b)에 식각 용액이 노출될 수 있도록 홈(16c)이 형성되지 않을 제 1 영역(16a)에만 식각차단패턴이 형성될 수 있다. 이를 위하여 실리콘 반도체 제조 공정에서 널리 사용되는 포토리소그래피 공정을 이용할 수 있다. 식각차단패턴은 포토마스크패턴 및/또는 하드마스크패턴 등을 포함할 수 있으며, 이러한 식각차단패턴을 이용하여 상술한 이방성 습식식각을 수행한 결과, 홈(16c)은 제 2 영역(16b)에 해당하는 실리콘 웨이퍼(10)의 측면으로부터 내부로 단면적이 점점 좁아지는 형상을 가진다.
도 4를 참조하면, 실리콘 웨이퍼(10)의 상면(예를 들어, 주표면(12))에 금속층(22)을 형성할 수 있다. 금속층(22)은, 예를 들어, 도금 공정으로 형성된 니켈층을 포함할 수 있다. 금속층(22)을 구성하는 물질은 니켈에 한정되지 않으며, 실리콘 웨이퍼와 열팽창계수의 차이가 있는 임의의 금속을 포함할 수 있다. 또한, 금속층(22)는 도금 공정 외에도 물리적 기상 증착법, 화학적 기상 증착법, 원자층 증착법, 증발법 등의 다양한 공정으로 형성될 수도 있으며, 이에 의하여, 금속층(22)과 실리콘 웨이퍼(10)는 접합이 구현될 수 있다.
도 5를 참조하면, 금속층(22)과 실리콘 웨이퍼(10)를 가열하고 냉각함으로써 금속층(22)과 실리콘 웨이퍼(10)의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 <110> 결정방향으로 크랙이 전파되어 금속층(22) 및 금속층(22)과 맞닿은 실리콘 웨이퍼의 일부분(10a)을 실리콘 웨이퍼의 나머지 부분(10b)으로부터 분리할 수 있다.
실리콘 웨이퍼의 일부분(10a)은 금속층(22)과 접합된 채로 실리콘 웨이퍼의 나머지 부분(10b)으로부터 박리되면서 분리된다. 박리되는 실리콘 웨이퍼의 일부분(10a)의 두께는 도 2에 도시된 제 1 영역(16a)과 제 2 영역의 개수, 배치, 이격거리 등에 의하여 정밀하게 제어될 수 있다. 플랫존(16)에 수직한 단면에서, 홈(16c)의 말단부는 뾰족하게 되어 단면이 V자 형성의 노치(notch)를 구현할 수 있으며, 이러한 노치 형태의 홈(16c)에서는 뾰족한 첨단부에 후술할 응력이 집중되므로 기판의 박리가 용이해질 수 있다는 유리한 효과를 기대할 수 있다.
예컨대, 금속층(22)을 도금으로 증착 후 열을 가하고 쿨링을 하면 금속층(22)과 실리콘 웨이퍼(10)의 열팽창계수 차이에 의해 응력이 홈(16c)의 뾰족한 부분에 집중되어 박리가 일어난다. 이로써 원하는 두께의 실리콘 웨이퍼를 얻을 수 있다. 실리콘이 니켈보다 열팽창계수가 작으므로 열을 가한 뒤 냉각을 하면 니켈은 수축하려 하지만 실리콘은 상대적으로 적은 수축을 하려 하고 이 차이에 의해 니켈에는 인장 응력(tensile stress)이 발생하고, 반작용으로 실리콘에는 압축응력(compressive stress)이 발생한다. 이렇게 발생한 응력이 홈(16c)에 집중되어 단결정 실리콘 웨이퍼의 <110> 방향을 따라 크랙 전파로 분리가 된다.
도 6 내지 도 10은 본 발명의 다른 실시예에 따른 기판의 제조 방법을 순차적으로 도해하는 도면들이다.
먼저, 도 6을 참조하면, {111} 결정면을 주표면(12)으로 가지는 p 타입의 실리콘 웨이퍼(10)를 준비한다. 실리콘 웨이퍼(10)은 주표면(12)과 평행한 후면(미도시)을 가지며, 나아가, 상기 후면과 주표면(12) 사이를 연결하는 측면을 가진다. 상기 측면은 원주면(14)과 플랫존(16)으로 이루어진다. 웨이퍼에 형성된 복수개의 반도체 칩에 반도체 공정을 진행하기 위해서는 웨이퍼가 반도체 제조 설비의 지정된 위치에 정확하게 얼라인먼트 되어야 한다. 이를 위해서 실리콘 웨이퍼(10)에는 공정의 기준 위치를 인식할 수 있도록 웨이퍼의 일부를 평평하게 잘라내어 플랫존(16)을 형성할 수 있다. {111} 결정면을 주표면(12)으로 가지는 경우, 플랫존(16)은 (211)면을 가질 수 있다.
도 7, 도 8a 및 도 8b를 참조하면, 실리콘 웨이퍼(10)의 결정면에 따른 식각속도의 차이를 이용하여 실리콘 웨이퍼(10)의 플랫존(16)에 홈(16c)을 형성한다. 즉, (111) 결정면과 (211) 결정면의 상대적인 식각속도 차이를 이용하여 실리콘 웨이퍼(10)의 플랫존(16)으로부터 <211> 결정방향으로 이방성 습식식각을 수행하여 홈(16c)을 형성한다. 습식식각은 일반적으로 이방성 식각이 되지 않고 등방성 식각이 이루어지는 것으로 알려져 있다. 본 발명에서는, 결정면에 대한 상대적인 식각속도의 차이를 이용함으로써 습식식각으로도 이방성 식각을 구현하였다.
도 8b와 표 1을 함께 참조하면, 실리콘 웨이퍼(10)의 플랫존(16)인 (211)면에서 식각을 수행하면 (111)면과 수직하게 만나서 (211)면과 (111)면이 같이 식각이 된다. (211)면은 (111)면에 비해 식각 속도가 약 250배 빨라 (111)면으로 식각이 거의 되지 않고 (211)면으로만 식각이 되어 골 모양의 홈(16c)이 형성된다. 이 경우, 플랫존(16)에 수직한 단면에서, 홈(16c)은 U자 형태의 트렌치(trench)로 구현될 수 있다. 이러한 형태의 홈(16c)에서는 후술할 응력이 집중되므로 기판의 박리가 용이해질 수 있다는 유리한 효과를 기대할 수 있다.
이방성 습식식각을 수행하여 홈(16c)을 형성하는 단계는 후속에서 분리될 실리콘 웨이퍼의 일부분(10a)의 두께를 결정하게 되는 일자형의 홈(16c)의 위치와 두께를 정확히 제어하기 위하여 플랫존(16)에 상에 선택적으로 노출시켜 습식식각 공정을 수행할 수 있는 식각차단패턴을 형성하는 단계를 포함할 수 있다.
도 8a에서는 세 개의 홈(16c)들이 서로 이격되어 플랫존(16)에 걸쳐 형성되는 것으로 도시하였으나, 홈(16c)들의 개수, 이격거리 등은 박리될 기판(예를 들어, 도 10의 10a)의 두께에 따라서 적절하게 설계 변경할 수 있다. 이를 위하여, 도 2에서 홈(16c)이 형성되지 않을 제 1 영역(16a)과 홈(16c)이 형성될 제 2 영역(16b)을 구분하여 패터닝할 수 있다.
예를 들어, 홈(16c)이 형성될 제 2 영역(16b)에 식각 용액이 노출될 수 있도록 홈(16c)이 형성되지 않을 제 1 영역(16a)에만 식각차단패턴이 형성될 수 있다. 이를 위하여 실리콘 반도체 제조 공정에서 널리 사용되는 포토리소그래피 공정을 이용할 수 있다. 식각차단패턴은 포토마스크패턴 및/또는 하드마스크패턴 등을 포함할 수 있으며, 이러한 식각차단패턴을 이용하여 상술한 이방성 습식식각을 수행한 결과, 홈(16c)은 제 2 영역(16b)에 해당하는 실리콘 웨이퍼(10)의 측면으로부터 내부로 연장되는 내부공간을 가지는 형상을 가진다.
도 9를 참조하면, 실리콘 웨이퍼(10)의 상면(예를 들어, 주표면(12))에 금속층(22)을 형성할 수 있다. 금속층(22)에 대한 설명은 도 4에서 설명한 내용과 동일하므로 생략한다.
도 10을 참조하면, 금속층(22)과 실리콘 웨이퍼(10)를 가열하고 냉각함으로써 금속층(22)과 실리콘 웨이퍼(10)의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 <211> 결정방향으로 크랙이 전파되어 금속층(22) 및 금속층(22)과 맞닿은 실리콘 웨이퍼의 일부분(10a)을 실리콘 웨이퍼의 나머지 부분(10b)으로부터 분리할 수 있다.
실리콘 웨이퍼의 일부분(10a)은 금속층(22)과 접합된 채로 실리콘 웨이퍼의 나머지 부분(10b)으로부터 박리되면서 분리된다. 박리되는 실리콘 웨이퍼의 일부분(10a)의 두께는 도 7에 도시된 제 1 영역(16a)과 제 2 영역의 개수, 배치, 이격거리 등에 의하여 정밀하게 제어될 수 있다.
예컨대, 금속층(12)을 도금으로 증착 후(또는, 우선 PVD등의 공정으로 금속 시드층을 증착 후, 이러한 금속 시드층에 도금으로 두께를 증가시킨 후) 열을 가하고 쿨링을 하면 금속층(22)과 실리콘 웨이퍼(10)의 열팽창계수 차이에 의해 응력이 홈(16c)의 뾰족한 부분에 집중되어 박리가 일어난다. 이로써 원하는 두께의 실리콘 웨이퍼를 얻을 수 있다. 실리콘이 니켈보다 열팽창계수가 작으므로 열을 가한 뒤 냉각을 하면 니켈은 수축하려 하지만 실리콘은 상대적으로 적은 수축을 하려 하고 이 차이에 의해 니켈에는 인장응력(tensile stress)이 발생하고 반작용으로 실리콘에는 압축응력(compressive stress)이 발생한다. 이렇게 발생한 응력이 홈(16c)에 집중되어 단결정 실리콘 웨이퍼의 <211> 방향을 따라 크랙 전파로 분리가 된다.
상술한 실시예들에 의한 기판의 제조 방법과 이후 소자제작공정으로의 응용에서는 수십년간 연구되어 온 실리콘 공정을 바로 적용할 수 있는 이점이 있다. 또한, 일정 두께 이하의 금속은 자체만으로 유연한 특성을 가지는 기판역할을 할 수도 있으므로, 유연소자제작을 위한 기판에 적용하면, 플라스틱 기판을 사용하는 유연전자소자공정에서 불가능하던 소자내구온도상승 및 고온의 제작공정도입에 더 유리하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10 : 실리콘 웨이퍼
10a : 박리된 실리콘 웨이퍼의 일부분
10b : 실리콘 웨이퍼의 나머지
16 : 플랫존
16c : 홈
22 : 금속층

Claims (9)

  1. {100} 결정면을 주표면으로 가지는 실리콘 웨이퍼의 (111) 결정면과 (110) 결정면의 상대적인 식각속도 차이를 이용하여 실리콘 웨이퍼의 플랫존으로부터 <110> 결정방향으로 이방성 습식식각을 수행하여 홈을 형성하는 단계;
    상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및
    상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 <110> 결정방향으로 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;
    를 포함하고,
    상기 홈을 형성하는 단계는 상기 이방성 습식식각을 수행하기 전에 상기 실리콘 웨이퍼의 플랫존에 포토리소그래피 공정으로 식각차단패턴을 형성하는 단계를 포함하고, 상기 이방성 습식식각은 상기 식각차단패턴을 이용하여 수행하는,
    기판의 제조 방법.
  2. {111} 결정면을 주표면으로 가지는 실리콘 웨이퍼의 (111) 결정면과 (211) 결정면의 상대적인 식각속도 차이를 이용하여 실리콘 웨이퍼의 플랫존으로부터 <211> 결정방향으로 이방성 습식식각을 수행하여 홈을 형성하는 단계;
    상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및
    상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 <211> 결정방향으로 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;
    를 포함하고,
    상기 홈을 형성하는 단계는 상기 이방성 습식식각을 수행하기 전에 상기 실리콘 웨이퍼의 플랫존에 포토리소그래피 공정으로 식각차단패턴을 형성하는 단계를 포함하고, 상기 이방성 습식식각은 상기 식각차단패턴을 이용하여 수행하는,
    기판의 제조 방법.
  3. 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이를 이용하여 실리콘 웨이퍼의 플랫존에 홈을 형성하는 단계;
    상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계; 및
    상기 금속층과 상기 실리콘 웨이퍼를 가열하고 냉각함으로써 상기 금속층과 상기 실리콘 웨이퍼의 열팽창계수의 차이에 의해 유발되는 응력이 상기 홈에 집중되면서 크랙이 전파되어 상기 금속층 및 상기 금속층과 맞닿은 상기 실리콘 웨이퍼의 일부분을 상기 실리콘 웨이퍼의 나머지 부분으로부터 분리하는 단계;
    를 포함하고,
    상기 홈을 형성하는 단계는 상기 실리콘 웨이퍼의 플랫존에 포토리소그래피 공정으로 식각차단패턴을 형성하는 단계 및 상기 식각차단패턴을 이용하여 이방성 습식식각을 수행하는 단계를 포함하는, 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 홈을 형성하는 단계는 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이를 이용하여 상기 실리콘 웨이퍼의 플랫존으로부터 이방성 습식식각을 수행함으로써 상기 홈을 형성하는 단계를 포함하는, 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 이방성 습식식각은 KOH 식각 용액을 이용하는 습식식각으로서, 상기 실리콘 웨이퍼의 결정면에 따른 식각속도의 차이는 (111) 결정면과 (110) 결정면에 대한 식각속도의 상대적 차이 또는 (111) 결정면과 (211) 결정면에 대한 식각속도의 상대적인 차이를 포함하는, 기판의 제조 방법.
  6. 제 3 항에 있어서,
    상기 실리콘 웨이퍼는 (100) 결정면을 주표면으로 하는 p-타입의 실리콘 웨이퍼이며, 상기 실리콘 웨이퍼의 플랫존은 (110) 면이며,
    상기 실리콘 웨이퍼의 플랫존에 홈을 형성하는 단계;는 KOH 식각 용액에 대한 상기 실리콘 웨이퍼의 (111) 결정면과 (110) 결정면의 상대적인 식각속도 차이를 이용하여 <110> 결정방향으로 이방성 습식식각을 수행하여 노치 형태의 홈을 형성하는 단계;를 포함하는, 기판의 제조 방법.
  7. 제 3 항에 있어서,
    상기 실리콘 웨이퍼는 (111) 결정면을 주표면으로 하는 p-타입의 실리콘 웨이퍼이며, 상기 실리콘 웨이퍼의 플랫존은 (211) 면이며,
    상기 실리콘 웨이퍼의 플랫존에 홈을 형성하는 단계는, KOH 식각 용액에 대한 상기 실리콘 웨이퍼의 (111) 결정면과 (211) 결정면의 상대적인 식각속도 차이를 이용하여 <211> 결정방향으로 이방성 습식식각을 수행하여 홈을 형성하는 단계를 포함하는, 기판의 제조 방법.
  8. 제 3 항에 있어서,
    상기 실리콘 웨이퍼의 상면에 금속층을 형성하는 단계;는 상기 실리콘 웨이퍼의 상면에 도금 공정으로 니켈층을 형성하는 단계;를 포함하는, 기판의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 이방성 습식식각을 수행하여 홈을 형성하는 단계;는
    후속에서 분리될 상기 실리콘 웨이퍼의 일부분의 두께를 결정하게 되는 일자형의 상기 홈의 위치와 두께를 정확히 제어하기 위하여 상기 플랫존 상에 선택적으로 노출시켜 습식식각 공정을 수행할 수 있는 상기 식각차단패턴을 형성하는 단계;를 포함하는, 기판의 제조 방법.
KR1020150191190A 2015-12-31 2015-12-31 기판의 제조 방법 KR101799085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191190A KR101799085B1 (ko) 2015-12-31 2015-12-31 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191190A KR101799085B1 (ko) 2015-12-31 2015-12-31 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170080034A KR20170080034A (ko) 2017-07-10
KR101799085B1 true KR101799085B1 (ko) 2017-11-20

Family

ID=59356258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191190A KR101799085B1 (ko) 2015-12-31 2015-12-31 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101799085B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475708B1 (ko) * 2013-08-29 2014-12-24 주식회사 엘티에스 초박형 실리콘 기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475708B1 (ko) * 2013-08-29 2014-12-24 주식회사 엘티에스 초박형 실리콘 기판의 제조방법

Also Published As

Publication number Publication date
KR20170080034A (ko) 2017-07-10

Similar Documents

Publication Publication Date Title
US9139914B2 (en) Three-dimensional copper nanostructure and fabrication method thereof
JP2017119624A (ja) 半導体デバイス用基板
TW201230181A (en) Process for cleaving a substrate
US9493345B2 (en) Method for manufacturing slanted copper nanorods
Mohammed et al. Smoothening of scalloped DRIE trench walls
KR101799085B1 (ko) 기판의 제조 방법
Mu et al. Direct wafer bonding of SiC-SiC by SAB for monolithic integration of SiC MEMS and electronics
KR20170013557A (ko) 그래핀 전사기판 제조방법
KR101350378B1 (ko) 그래핀 기판 제조 방법 및 그에 의한 그래핀 기판
JP2005522689A5 (ko)
US10563307B2 (en) Method for manufacturing substrate
JP5484578B2 (ja) 複合基板および製造方法
JP4936530B2 (ja) ３次元フォトニック結晶の製造方法
EP3704736B1 (en) Method for manufacturing a film on a support having a non-flat surface
EP3029725B1 (en) Chuck for collective bonding of semiconductor dies, method of making the same and methods of using the same
JP5038218B2 (ja) ３次元フォトニック結晶の製造方法
Sandoughsaz et al. Realization of complex three-dimensional free-standing structures on silicon substrates using controllable underetching in a deep reactive ion etching
Li et al. High-aspect-ratio microstructures with versatile slanting angles on silicon by uniform metal-assisted chemical etching
KR20060116132A (ko) 프리즘의 제조방법
CN106033706A (zh) 半导体元件及其制造方法
TWI478233B (zh) Preparation of Single Crystal Silicon Plate with Suspension Layer and Its Structure and Micro - heater
US20100129610A1 (en) Prismatic silicon and method of producing same
KR102158176B1 (ko) 미세기둥으로 연결된 GaN 계열 박막층을 가진 반도체 기판 및 이의 제조 방법
TWI681938B (zh) 玻璃支架支撐之金屬薄膜的製造方法
TWI546428B (zh) 磊晶用之晶片及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right