KR101798209B1

KR101798209B1 - Ufs 디바이스를 지원하는 ap 기반의 갱 라이터

Info

Publication number: KR101798209B1
Application number: KR1020150148324A
Authority: KR
Inventors: 강승남; 박이동; 서문일
Original assignee: 주식회사 메리테크
Priority date: 2015-10-23
Filing date: 2015-10-23
Publication date: 2017-11-16
Also published as: KR20170047808A

Abstract

본 발명의 실시 예에 따른 UFS 디바이스를 지원하는 AP 기반의 갱 라이터는 라이팅 작업용 이미지 데이터를 저장하는 eMMC(embedded multi media card)와, 상기 이미지 데이터가 라이팅되는 적어도 하나 이상의 타겟 디바이스가 장착되는 적어도 하나의 소켓 및 상기 eMMC에 저장된 이미지 데이터를 리드하여 상기 소켓에 장착된 타켓 디바이스에 상기 이미지 데이터를 라이트하도록 제어하는 AP(Application Processor)를 포함한다.

Description

UFS 디바이스를 지원하는 AP 기반의 갱 라이터{GANG WRITER SUPPORTING UFS DEVICE BASED ON APPLICATION PROCESSOR}

본 발명은 갱 라이터에 관한 것으로서, 보다 구체적으로는 애플리케이션 프로세서(AP)에 구비된 타겟 디바이스의 IP를 이용하여 라이팅을 실행함으로써 데이터의 라이트 속도를 향상시키고, PHY SINGNAL이 디퍼런셜 형태의 인터페이스 디바이스에도 이미지 데이터 라이팅을 지원할 수 있는 갱 라이터에 관한 것이다.

내비게이션이나 스마트폰, 핸드폰과 같은 플래쉬 롬이 내장된 모바일 기기들은 일반 PC와는 달리 OS(Operating system), 부트 로더(boot loader) 및 어플리케이션을 저장하기 위해 하드 디스크 드라이브를 사용하지 않고 대신, 낸드 플래쉬 롬에 그 기기용 OS, 부트 로더 및 어플리케이션 등의 소프트웨어를 저장한다.

이를 위해 모바일 기기 양산(SMT) 전에 플래쉬 메모리에 OS, 부트 로더 및 어플리케이션과 같은 소프트웨어를 라이팅(기록)해야 한다.

대량으로 플래쉬 메모리에 OS, 부트 로더 및 어플리케이션과 같은 소프트웨어들을 기록할 때 소위 갱 라이터(Gang Writer)를 사용하게 된다.

도 1은 일반적으로 갱 라이터를 사용하여 모바일 기기의 플래시 메모리를 양산하는 공정 순서를 안내하기 위한 도면이다.

도 1을 참조하면, 단품 상태의 플래시 메모리(a)를 갱 라이터의 소켓에 삽입 또는 장착하면, 갱 라이터가 OS, 부트 로더 및 어플리케이션 등의 데이터를 플래시 메모리에 라이트(b)하고, 라이팅 작업이 완료된 플래시 메모리를 PCB에 장착하여 부품 실장 SMT(Surface mounting technology) 양산(c)을 통해 PBA(Printed Board Assembly) 생산(d)을 완료하게 된다.

한편, 도 4(a)에 도시된 바와 같이 제어장치로서 FPGA(Field-programmable gate array)를 이용한 종래의 갱 라이터는 낸드 플래시나 eMMC 등의 디지털 인터페이스 기반의 NAND/NOR 계열 디바이스만 지원 가능하였다.

FPGA를 사용하면 하나의 호스트 컨트롤러(Host controller)로 이미지 데이터만 변경하여 여러 종류의 타겟 디바이스에 라이팅할 수 있다는 장점이 있으나, 전용 IP와 대비하면 속도가 느리며 PHY(Physical layer chip)신호와 같은 하드웨어 구조가 다른 인터페이스는 대응할 수 없다는 단점이 있다.

또한, eMMC(embedded multi media card), Nand flash 등은 high voltage와 low voltage 두 종류의 값을 데이터로 갖는 디지털 인터페이스인 반면, 유니버설 플래시 스토리지(UFS)와 같은 PHY SINGNAL은 디지털 인터페이스가 아닌 디퍼런셜(Differential) 형태의 인터페이스이고, 하이 스피드 모드(High speed mode)와 로우 파워 모드(Low power mode) 두 종류의 모드가 있으며 각각의 모드 별로 High voltage와 Low voltage 값을 각각 가져야 하므로, FPGA를 이용한 종래의 장비에서 UFS 디바이스를 지원할 수 없다.

종래의 장비로 UFS 디바이스에 이미지 데이터를 라이팅하기 위해서는 별도의 애플리케이션 프로세서(AP)가 탑재된 어뎁터 보드(Adapter board)나 PHY 칩이 부착된 별도의 시스템을 추가로 사용해야만 한다.

어뎁터 보드를 사용시 테스트 운영 컴퓨터(PC)로부터 FPGA가 이미지 데이터를 다운받고 다시 애플리케이션 프로세서(AP)로 전송을 해야 하는 복잡한 구조가 되기 때문에 데이터 전송속도가 느려진다.

PHY 칩을 이용할 경우 장치의 사이즈가 커지고 단가가 비싸지며 제품 구현이 어려워 실제 양산제품에 적용하기에 무리가 있다.

대한민국 등록특허 제10-0958113호 대한민국 등록실용신안 제20-0244712호

본 발명은 상기의 문제점과 한계성을 해결하기 위한 것으로, 기존의 갱 라이터에서 지원하지 않는 유니버설 플래시 스토리지(UFS)등의 PHY 인터페이스를 지원하는 갱 라이터 장비개발에 목적이 있다. 또한 동일 디지털 인터페이스에서도 기존 장비 대비 현저하게 빠른 라이팅 구동을 지원하는 기기를 제공하는데 목적이 있다.

본 발명의 실시 예에 따른 어플리케이션 프로세서 기반의 갱 라이터는 테스트 운영 컴퓨터로부터 수신된 이미지 데이터를 저장하고, 내장된 타겟 디바이스의 IP를 이용하여 외부의 실제 타겟 디바이스에 상기 이미지 데이터를 라이팅하는 AP 보드와, 상기 이미지 데이터 저장을 위한 상기 타겟 디바이스 주변소자와 소켓을 장착하는 DUT 보드와, 핸들러 좌표에 맞도록 상기 AP 보드 위치를 배정하고, 상기 AP 보드 및 컨트롤러 보드를 장착하는 백 플레인 보드와, 상기 테스트 운영 컴퓨터로부터 수신된 명령에 따라 상기 AP 보드의 파워공급 및 실행을 제어하는 상기 컨트롤러 보드 및 유저 인터페이스(UI)를 기반으로 다수개의 상기 DUT 보드에 상기 이미지 데이터를 전송하고, 결과값을 입수하는 상기 테스트 운영 컴퓨터를 포함하여 구성된다.

본 발명에서 제안하고 있는 애플리케이션 프로세서(AP)에 구비된 타겟 디바이스의 IP를 이용한 갱 라이터는 전용 하드웨어 IP를 이용하므로 스마트폰 등 실제 모바일 기기에서 사용하는 동일한 속도를 낼 수 있는 효과가 있다.

또한, 본 발명의 갱 라이터는 물리적 스위치를 이용하지 않고, BOOT 및 실행 IMAGE 가 있는 MEMORY 와 WRITER IMAGE 를 저장하는 MEMORY 가 별도로 구성된 구조로 이미지 데이터를 라이팅하는 중에도 다음 모델의 이미지를 별도의 메모리(eMMC)에 저장하여 다음 모델을 위한 셋팅 시간이 추가적으로 필요하지 않게 된다. 이러한 구성으로 인해 본 발명의 갱 라이터는 다른 인터페이스의 타겟 디바이스를 지원할 때, AP 보드와 DUT 보드의 교체만으로 대응이 가능하고, 손쉬운 탈부착 구조로 제품의 업데이트 및 유지보수가 용이하다.

또한, 본 발명의 갱 라이터는 AP의 타겟 디바이스의 IP를 탑재하여 종래의 갱 라이터 장치에서는 지원할 수 없었던 디퍼런셜 형태의 인터페이스 기반 타겟 디바이스에 이미지 라이팅을 구현할 수 있다.

도 1은 일반적으로 갱 라이터를 사용하여 모바일 기기의 플래시 메모리를 양산하는 공정 순서를 안내하기 위한 도면이다.
도 2는 본 발명의 실시 예에 따른 갱 라이터의 개략적인 구성을 도시하는 블록도이다.
도 3은 UFS와 eMMC 시그널의 비교를 도시하는 그래프이다.
도 4(a)는 종래의 갱 라이터에 AP 어뎁터 보드를 장착한 구성을 개략적으로 도시하는 도면이다.
도 4(b)는 본 발명에 의한 AP 기반의 갱 라이터의 개략적인 구성을 도시하는 도면이다.
도 5는 본 발명의 갱 라이터 실행을 위한 UI 화면을 도시한다.
도 6은 본 발명의 갱 라이터 장치의 라이팅 진행 상태 및 타겟 디바이스의 상태를 표시하는 화면을 도시한다.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결' 되어 있다고 할 때, 이는 '직접적으로 연결' 되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결' 되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 '포함' 한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

도 1은 본 발명의 실시 예에 따른 AP에 구비된 타겟 디바이스의 IP를 이용한 갱 라이터의 개략적인 구성을 도시하는 블록도이고, 도 2(a)는 기존 제품에 AP 어뎁터 보드를 장착한 장치의 개략적인 구성을 도시하는 도면이고, 도 2(b)는 본 발명에 의한 AP를 이용한 갱 라이터의 개략적인 구성을 도시하는 도면이다.

본 발명의 상세한 설명을 위해 먼저 도 4를 참조하여 기존 제품에 AP 어뎁터 보드를 장착한 장치와 본 발명에 의한 AP를 이용한 갱 라이터를 비교하기로 한다.

도 4(a)는 기존 FPGA 제품에 AP 어뎁터를 장착한 구조이다. 테스트 운용 컴퓨터(PC)로부터 FPGA(10)가 이미지를 수신하고, 스위치(20)를 FPGA(10) - SD CARD(30)로 연결되는 상태에서 SD CARD(30)에 상기 이미지를 저장하고, 다시 스위치(20)를 SD CARD(30) - AP(40)로 연결되게 변경하여 타겟 디바이스(50)에 라이팅을 실행하는 구조이다.

이러한 종래의 라이팅 장치는 타겟 디바이스(50)에 이미지 데이터를 라이팅 시 다음 제품(모델)을 위한 이미지 데이터를 SD CARD(30)에 저장하지 못하게 되어, 별도의 셋팅 시간이 추가적으로 필요한 단점이 있다.

도 4(b)는 본 발명에 따른 UFS 디바이스를 지원하는 AP 기반의 갱 라이터의 구조이다.

도 1 및 도 4(b)을 참조하면, 본 발명에 의한 애플리케이션 프로세서(AP)를 이용한 갱 라이터는 AP 보드(100), DUT 보드(200), 컨트롤러 보드(400) 및 테스트 운영 컴퓨터(PC, 500)를 포함하여 구성된다.

AP 보드(100)는 테스트 운영 컴퓨터(500)로부터 수신된 이미지 데이터를 eMMC(110)에 저장할 수 있다. AP 보드(100)는 타겟 디바이스(UFS)의 IP를 이용하여 eMMC(110)에 저장된 이미지 데이터를 리드하고, 타겟 디바이스에 상기 이미지 데이터를 라이팅한다. 이미지 데이터가 라이팅되는 적어도 하나 이상의 타겟 디바이스는 소켓(600)에 삽입 및 장착된다.

AP 보드(100)는 타겟 디바이스들의 IP 블록들을 구비하고, 상기 IP를 통해 외부에 있는 실제 타겟 디바이스들과 통신하며 그들을 제어한다. 타겟 디바이스들은 상기 IP와 통신할 수 있는 칩들을 내장하고 있다. 여기서 이미지 데이터는 상기 타겟 플래시 메모리가 장착될 모바일 기기의 OS(Operating system), 부트 로더(boot loader) 및 어플리케이션을 포함한다.

이와 같은 본 발명의 갱 라이터는 물리적 스위치를 이용하지 않고, SOC(System on chip)의 AP 보드(100)내에 구비된 IP 블록을 이용하여, 이미지 데이터 라이팅 중에도 다음 모델의 이미지 데이터를 eMMC(embedded Multi Media Card)에 저장하여 대기함으로써, 다음 모델을 위한 셋팅 시간이 추가적으로 필요하지 않고 연속적인 라이팅 실행을 지원할 수 있게 된다.

이러한 구성으로 인해 본 발명의 갱 라이터는 다른 인터페이스의 타겟 디바이스를 지원할 때, AP 보드(100)와 DUT 보드(200)의 교체만으로 대응이 가능하고, 손쉬운 탈부착 구조로 제품의 업데이트 및 유지보수가 용이하다.

특히, 본 발명의 갱 라이터는 AP의 UFS(Universal flash storage) IP 블록을 탑재하여 종래의 갱 라이터 장치에서는 지원할 수 없었던 UFS 디바이스에 이미지 데이터를 라이팅할 수 있다.

도 3을 참조하면, eMMC는 High와 Low의 두 가지 값만 가진 디지털 인터페이스이고, UFS는 디퍼런셜 형태의 시그널이 HS MODE와 LP MODE 두 가지 레벨(전압)을 가진 신호(M-PHY SIGNAL)의 인터페이스이다. 즉, 유니버설 플래시 스토리지(UFS)와 같은 PHY SINGNAL은 디지털 인터페이스가 아닌 디퍼런셜(Differential) 형태의 인터페이스이고, 하이 스피드 모드(High speed mode)와 로우 파워 모드(Low power mode) 두 종류의 모드가 있으며 각각의 모드 별로 High voltage와 Low voltage 값을 각각 갖는다.

본 발명의 갱 라이터는 AP에 탑재된 타겟 UFS IP 블록을 이용하여 이러한 PHY SINGNAL이 디퍼런셜 형태의 인터페이스 디바이스를 타겟으로 한 이미지 데이터 라이팅을 지원할 수 있다.

DUT 보드(200)는 상기 이미지 저장을 위한 상기 타겟 디바이스 주변소자와 소켓을 장착한다.

컨트롤러 보드(400)는 테스트 운영 컴퓨터(500)로부터 수신된 명령에 따라 AP 보드(100)의 파워공급 및 실행을 제어한다.

테스트 운영 컴퓨터(500)는 UI를 기반으로 다수개의 DUT 보드(200)에 상기 이미지를 전송하고, 결과값을 입수한다.

도 5는 본 발명의 갱 라이터 실행을 위한 UI 화면을 도시하며, 도 6은 본 발명의 갱 라이터 장치의 라이팅 진행 상태 및 타겟 디바이스의 상태를 표시하는 화면을 도시한다.

고안된 갱 라이터는 도 5에 도시된 바와 같이 상기와 같이 최대 24개의 타겟 디바이스 전체 혹은 개별에 대해 이미지 데이터를 선택하여 라이팅 동작을 구현할 수 있다. 이때 도 6에 도시된 바와 같이 전체 타겟 디바이스의 라이팅 진행 상태 확인이 가능하며 타겟 디바이스 로그(LOG) 를 이용하여 타겟 디바이스의 상태를 확인할 수 있다.

또한, 도 4(a)에 도시된 종래 장치의 경우 공간적 요소와 물리적 패턴 길이 문제로 인하여 4비트 SD CARD를 사용할 수밖에 없었으나, HS400 모드를 이용하는 8비트 eMMC의 경우 4비트 SD CARD 대비 4배의 속도를 낼 수 있다.

그리고, 종래의 FPGA를 이용한 갱 라이터는 위에서 언급한 바와 같이 타겟 디바이스 별로 RTL CODE를 변경하여 여러 제품에 적용이 가능하지만 전용 컨트롤러를 이용하는 것이 아니기 때문에 속도가 상대적으로 느릴 수 밖에 없다.

반면, 본 발명의 애플리케이션 프로세서(AP)에 구비된 타겟 디바이스의 IP 블록을 이용한 갱 라이터는 전용 하드웨어 IP를 이용하므로 스마트폰 등 실제 모바일 기기에서 사용하는 동일한 속도를 낼 수 있는 효과가 있다.

이상 설명한 본 발명의 어플리케이션 프로세서 기반의 갱 라이터는 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

100: AP 보드 110: eMMC
200: DUT 보드 400: 컨트롤러 보드
500: 테스트 운영 컴퓨터(PC) 600: 소켓

Claims

라이팅 작업용 이미지 데이터를 저장하는 eMMC(embedded multi media card;
상기 이미지 데이터가 라이팅되는 적어도 하나 이상의 타겟 디바이스가 장착되는 적어도 하나의 소켓; 및
상기 eMMC에 저장된 이미지 데이터를 리드하여 상기 소켓에 장착된 타켓 디바이스에 상기 이미지 데이터를 라이트하도록 제어하는 AP(Application Processor)를 포함하되
상기 AP는 UFS IP 블록을 이용하여 PHY SINGNAL이 디퍼런셜 형태의 인터페이스 디바이스를 타겟으로 한 이미지 데이터 라이팅을 지원하는 것을 특징으로 하는, UFS 디바이스를 지원하는 AP 기반의 갱 라이터.
삭제
삭제
제1항에 있어서,
상기 eMMC는 다음 모델을 위한 복수의 이미지 데이터를 미리 저장하여 대기함으로써, 연속적인 라이팅 실행을 지원하는 것을 특징으로 하는, UFS 디바이스를 지원하는 AP 기반의 갱 라이터.
제1항에 있어서,
상기 이미지 데이터는 타겟 플래시 메모리가 장착될 모바일 기기의 OS(Operating system), 부트 로더(boot loader) 및 어플리케이션을 포함하는 것을 특징으로 하는, UFS 디바이스를 지원하는 AP 기반의 갱 라이터.
테스트 운영 컴퓨터로부터 수신된 이미지 데이터를 저장하고, 내장된 타겟 디바이스의 IP를 이용하여 외부의 실제 타겟 디바이스에 상기 이미지 데이터를 라이팅하는 AP 보드;
상기 이미지 데이터 저장을 위한 상기 타겟 디바이스 주변소자와 소켓을 장착하는 DUT 보드;
핸들러 좌표에 맞도록 상기 AP 보드 위치를 배정하고, 상기 AP 보드 및 컨트롤러 보드를 장착하는 백 플레인 보드;
상기 테스트 운영 컴퓨터로부터 수신된 명령에 따라 상기 AP 보드의 파워공급 및 실행을 제어하는 상기 컨트롤러 보드; 및
유저 인터페이스(UI)를 기반으로 다수개의 상기 DUT 보드에 상기 이미지 데이터를 전송하고, 결과값을 입수하는 상기 테스트 운영 컴퓨터;를 포함하되
상기 AP 보드는,
UFS IP 블록을 이용하여 PHY SINGNAL이 디퍼런셜 형태의 인터페이스 디바이스를 타겟으로 한 이미지 데이터 라이팅을 지원하는 것을 특징으로 하는, 어플리케이션 프로세서 기반의 갱 라이터.
삭제
제6항에 있어서, 상기 테스트 운영 컴퓨터는,
최대 24개의 상기 타겟 디바이스의 전체 혹은 개별로 라이팅 이미지 데이터를 선택하여 라이팅 동작을 구현하는 것을 특징으로 하는, 어플리케이션 프로세서 기반의 갱 라이터.
제6항에 있어서, 상기 테스트 운영 컴퓨터는,
전체 타겟 디바이스의 라이팅 진행 상태를 확인하며, 상기 타겟 디바이스 로그(LOG) 를 이용하여 상기 타겟 디바이스의 상태를 확인하는 것을 특징으로 하는, 어플리케이션 프로세서 기반의 갱 라이터.
제6항에 있어서, 상기 AP 보드는,
이미지 데이터를 라이팅하는 중에도 다음 모델의 이미지 데이터를 eMMC(embedded Multi Media Card)에 저장하여 다음 모델을 위해 셋팅하는 것을 특징으로 하는, 어플리케이션 프로세서 기반의 갱 라이터.
삭제