KR101794777B1 - Method for verifying characteristic of output driver in semiconductor device - Google Patents

Method for verifying characteristic of output driver in semiconductor device Download PDF

Info

Publication number
KR101794777B1
KR101794777B1 KR1020160041670A KR20160041670A KR101794777B1 KR 101794777 B1 KR101794777 B1 KR 101794777B1 KR 1020160041670 A KR1020160041670 A KR 1020160041670A KR 20160041670 A KR20160041670 A KR 20160041670A KR 101794777 B1 KR101794777 B1 KR 101794777B1
Authority
KR
South Korea
Prior art keywords
output
output driver
driver
semiconductor chip
current value
Prior art date
Application number
KR1020160041670A
Other languages
Korean (ko)
Other versions
KR20170114178A (en
Inventor
이원영
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020160041670A priority Critical patent/KR101794777B1/en
Publication of KR20170114178A publication Critical patent/KR20170114178A/en
Application granted granted Critical
Publication of KR101794777B1 publication Critical patent/KR101794777B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • G01R31/287Procedures; Software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 장치의 출력 드라이버의 특성 검증 방법에 관한 것이다.
본 발명에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법은, 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시키는 단계; 드라이버 콘트롤러에 의해 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버를 순차적으로 동작시키는 단계; 및 순차적으로 동작하는 모든 출력 드라이버를 순차적으로 각각 자동 선택하여 각 출력 드라이버의 출력을 하나의 테스트 프로브를 통해 테스트 기기로 측정함으로써 상기 모든 출력 드라이버의 각 출력 드라이버의 특성을 검증하는 단계를 포함한다.
이와 같은 본 발명에 의하면, 하나의 테스트 프로브를 이용하여 반도체 칩의 출력 드라이버의 특성을 평가하되, 칩 내부의 다양한 곳에 위치하는 모든 출력 드라이버의 특성을 평가하므로, 신규 투자(테스트 장비 및 소프트웨어의 도입)를 필요로 하지 않으며, 모든 출력 드라이버의 특성을 평가함에 따른 반도체 칩 불량품을 사전에 걸러내기 때문에 반도체 칩과 조립되어 하나의 패키지를 구성하는 상위 제품의 수율 감소 및 이익률 감소를 방지할 수 있는 효과가 있다.
The present invention relates to a method for verifying characteristics of an output driver of a semiconductor device.
A method of verifying the characteristics of an output driver of a semiconductor device according to the present invention includes the steps of: entering a semiconductor chip into a test mode for evaluation of a mass production screen of the semiconductor chip; Sequentially operating all the output drivers inside the semiconductor chip entered into the test mode by the driver controller; And automatically sequentially selecting all the output drivers sequentially operating and verifying the output characteristics of each output driver of all the output drivers by measuring the output of each output driver with a test probe through one test probe.
According to the present invention, the characteristics of the output driver of the semiconductor chip are evaluated using one test probe, and the characteristics of all the output drivers located at various places in the chip are evaluated. Therefore, ), And it is possible to prevent the reduction of the yield and the profit margin of the upper product constituting one package by assembling with the semiconductor chip because the semiconductor chip defective products are filtered out according to evaluation of characteristics of all the output drivers. .

Description

반도체 장치의 출력 드라이버의 특성 검증 방법{Method for verifying characteristic of output driver in semiconductor device}[0001] The present invention relates to a method of verifying characteristics of an output driver of a semiconductor device,

본 발명은 반도체 장치의 출력 드라이버의 특성 검증 방법에 관한 것으로서, 더 상세하게는 하나의 테스트 프로브를 이용하여 반도체 칩 내부의 다양한 곳에 위치하는 모든 출력 드라이버의 특성을 평가함으로써, 비용 증가를 최소화하면서 불량품을 효과적으로 걸러낼 수 있는 반도체 장치의 출력 드라이버의 특성 검증 방법에 관한 것이다.The present invention relates to a method of verifying characteristics of an output driver of a semiconductor device, and more particularly, to a method of verifying characteristics of output drivers of semiconductor devices using a single test probe, The present invention relates to a method of verifying characteristics of an output driver of a semiconductor device.

반도체를 사용하여 IC(Integrated Circuit) 칩을 생산하는 경우, 반도체 공정의 오차로 인해 회로설계 특성과 실제로 생산된 제품의 특성이 다른 경우가 발생한다. 따라서 회로 특성이 양산 기준을 만족하지 못하는 제품을 걸러내는 과정을 거치게 되는데, 그 중 하나가 칩 내부의 데이터를 외부로 송출하는 출력 드라이버의 특성 평가이다. 출력 드라이버의 특성 평가는 출력 드라이버로부터 흐르는 전류를 측정하여 측정값이 기준값과 부합하는지 여부를 판단하는 방식으로 이루어진다. 양산 과정에서의 특성 평가는 두 가지의 제한을 받게 된다. 첫째는 양산 비용, 둘째는 양산 속도이다. 이 두 가지의 제한 요소로 인해 IC 칩 내부에 출력 드라이버가 다수인 경우에도 소수의 대표 출력 드라이버(보통 1∼2개)만을 평가하는데 그치고 있다. 그러나 근래에 전자제품에서 많은 기능이 융합 및 복합화됨에 따라 반도체 칩의 크기가 점점 커지고 있으며, 이에 따라 칩의 내부 위치에 따라 발생하는 특성 오차가 증가하고 있다. 이로 인해 대표 출력 드라이버의 검증만으로는 불량 제품이 완전히 걸러지지 않는 문제가 있다.When an integrated circuit (IC) chip is manufactured using a semiconductor, a circuit design characteristic and a characteristic of a product actually produced may differ due to an error in the semiconductor process. Therefore, the circuit characteristics are filtered out products that do not satisfy the mass production standard. One of them is the evaluation of the characteristics of the output driver which transmits the data inside the chip to the outside. The evaluation of the characteristics of the output driver is performed by measuring the current flowing from the output driver and determining whether the measured value meets the reference value. Characteristic evaluation in the mass production process is subject to two limitations. The first is the mass production cost, and the second is the mass production speed. Due to these two limitations, only a few representative output drivers (usually 1 or 2) are evaluated even when there are many output drivers in the IC chip. In recent years, however, as the functions of electronic products have been converged and complex, the size of semiconductor chips has been gradually increasing, and accordingly, a characteristic error caused by the internal position of the chip has been increasing. As a result, there is a problem that the defective product is not completely filtered only by verification of the representative output driver.

한편, 공개특허공보 제10-2012-0113478호(특허문헌 1)에는 "반도체 메모리 장치의 테스트 방법"이 개시되어 있다. 특허문헌 1의 반도체 메모리 장치의 테스트 방법은, 복수의 데이터 패드들 중 일부의 테스트 패드를 통해 수신된 데이터를 메모리 셀 어레이에 기입하는 단계; 상기 메모리 셀 어레이에 기입된 데이터를 상기 데이터 패드들로 독출하고 상기 독출된 패드들 상의 데이터들을 상기 메모리 셀 어레이에 재기입하는 단계; 및 상기 메모리 셀 어레이에 재기입된 데이터에 기초하여 상기 테스트 패드를 통해 테스트 결과 데이터를 출력하는 단계를 포함하고, 상기 독출된 패드들 상의 데이터들을 상기 메모리 셀 어레이에 재기입하는 단계에서, 상기 메모리 셀 어레이에 기입된 데이터를 독출하기 위해 독출 명령 신호를 활성화하고, 상기 독출 명령 신호의 활성화 시점부터 상기 패드들로 데이터가 독출되는 시점까지의 지연 시간에 기초하여 기입 명령 신호를 활성화하는 것을 특징으로 한다.On the other hand, Japanese Patent Application Laid-Open No. 10-2012-0113478 (Patent Document 1) discloses "a method of testing a semiconductor memory device ". The test method of the semiconductor memory device of Patent Document 1 includes the steps of writing data received through a test pad of a plurality of data pads to a memory cell array; Reading data written in the memory cell array to the data pads and rewriting data on the read pads into the memory cell array; And outputting test result data through the test pad based on data rewritten in the memory cell array, wherein in the step of rewriting the data on the read pads to the memory cell array, The write command signal is activated in order to read data written to the cell array and the write command signal is activated based on the delay time from the activation time of the read command signal to the time when the data is read out to the pads do.

이상과 같은 특허문헌 1의 경우, 상대적으로 적은 개수의 테스트 패드를 통해 입력된 데이터가 전체 데이터 패드에 상응하는 기입 경로 및 독출 경로를 경유하도록 함으로써, 테스트 비용을 절감하면서 효율적으로 반도체 메모리 장치의 오작동 여부를 검출할 수 있는 효과가 있을지는 모르겠으나, 이 역시 결과적으로는 일부의 데이터 패드를 이용하여 반도체 메모리 장치를 테스트하는 방식을 채용하고 있어, 위에서 제기된 바와 같은, 대표 출력 드라이버의 검증만으로는 불량 제품이 완전히 걸러지지 않는 문제를 여전히 내포하고 있다.In the above-described Patent Document 1, data inputted through a relatively small number of test pads pass through a write path and a read path corresponding to all the data pads, thereby effectively reducing malfunctions of the semiconductor memory device However, as a result, a method of testing a semiconductor memory device using a part of the data pad is employed. As a result, only the verification of the representative output driver as described above leads to a failure There is still a problem that the product is not completely filtered.

공개특허공보 제10-2012-0113478호(2012.10.15.)Published Patent Publication No. 10-2012-0113478 (Oct. 15, 2012)

본 발명은 상기와 같은 종래 기술의 문제점을 개선하기 위하여 창출된 것으로서, 반도체 칩의 양산 스크린 평가시 반도체 칩이 테스트 모드에 진입하면 드라이버 콘트롤러가 동작하여 전체적인 테스트 과정을 관리하도록 함으로써, 비용 증가를 최소화하면서 불량품을 효과적으로 걸러낼 수 있는 반도체 장치의 출력 드라이버의 특성 검증 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems of the prior art, and it is an object of the present invention to minimize the cost increase by allowing the driver controller to operate the entire test process when the semiconductor chip enters the test mode, And it is an object of the present invention to provide a method for verifying characteristics of an output driver of a semiconductor device capable of effectively filtering out defective products.

상기의 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법은,According to another aspect of the present invention, there is provided a method of verifying characteristics of an output driver of a semiconductor device,

a) 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시키는 단계; a) entering a test mode of a semiconductor chip for evaluation of a mass production screen of the semiconductor chip;

b) 드라이버 콘트롤러에 의해 상기 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버를 순차적으로 동작시키는 단계; 및 b) sequentially operating all the output drivers inside the semiconductor chip entering the test mode by the driver controller; And

c) 상기 순차적으로 동작하는 모든 출력 드라이버를 순차적으로 각각 자동 선택하여 각 출력 드라이버의 출력을 하나의 테스트 프로브(test probe)를 통해 테스트 기기로 측정함으로써 상기 모든 출력 드라이버의 각 출력 드라이버의 특성을 검증하는 단계를 포함하는 점에 그 특징이 있다.c) sequentially selecting all of the output drivers sequentially operating and sequentially measuring the output of each output driver with a test device through a test probe to verify characteristics of each output driver of all the output drivers; The method comprising the steps of:

여기서, 상기 단계 b)에서 상기 반도체 칩의 내부의 모든 출력 드라이버에는 출력 드라이버를 온/오프(ON/OFF)시키기 위한 스위치 수단이 각각 마련되고, 각 스위치 수단은 상기 드라이버 콘트롤러에 각각 전기적으로 접속되며, 각 스위치 수단은 서로 병렬접속 관계를 갖도록 구성될 수 있다. In the step b), all the output drivers inside the semiconductor chip are provided with switch means for turning on / off the output driver, and each switch means is electrically connected to the driver controller , And each switch means may be configured to have a parallel connection relationship with each other.

또한, 상기 단계 c)에서 각 출력 드라이버의 출력을 하나의 테스트 프로브를 통해 테스트 기기로 측정함에 있어서, 상기 드라이버 콘트롤러에 의해 측정 대상의 출력 드라이버만 온(ON)시키고 나머지 출력 드라이버는 오프(OFF)시킬 수 있다.In the step c), when the output of each output driver is measured by the test device through one test probe, only the output driver of the measurement object is turned on by the driver controller and the remaining output drivers are turned off, .

또한, 상기의 목적을 달성하기 위하여 본 발명의 제2 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법은,According to another aspect of the present invention, there is provided a method of verifying characteristics of an output driver of a semiconductor device,

a) 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시키는 단계; a) entering a test mode of a semiconductor chip for evaluation of a mass production screen of the semiconductor chip;

b) 드라이버 콘트롤러에 의해 상기 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버 중 평가하고자 하는 일부 출력 드라이버를 선택적으로 동작시키는 단계; 및b) selectively operating, among all the output drivers inside the semiconductor chip entered into the test mode by the driver controller, some output drivers to be evaluated; And

c) 상기 선택적으로 동작하는 일부 출력 드라이버의 출력을 하나의 테스트 프로브를 통해 테스트 기기로 측정함으로써 상기 일부 출력 드라이버의 각 출력 드라이버의 특성을 검증하는 단계를 포함하는 점에 그 특징이 있다.and c) verifying the characteristics of each output driver of the partial output driver by measuring the output of some of the selectively operating output drivers with a test device via a single test probe.

여기서, 상기 단계 b)에서 상기 반도체 칩의 내부의 모든 출력 드라이버에는 출력 드라이버를 온/오프(ON/OFF)시키기 위한 스위치 수단이 각각 마련되고, 각 스위치 수단은 상기 드라이버 콘트롤러에 각각 전기적으로 접속되며, 각 스위치 수단은 서로 병렬접속 관계를 갖도록 구성될 수 있다. In the step b), all the output drivers inside the semiconductor chip are provided with switch means for turning on / off the output driver, and each switch means is electrically connected to the driver controller , And each switch means may be configured to have a parallel connection relationship with each other.

이와 같은 본 발명에 의하면, 하나의 테스트 프로브를 이용하여 반도체 칩의 출력 드라이버의 특성을 평가하되, 칩 내부의 다양한 곳에 위치하는 모든 출력 드라이버의 특성을 평가하므로, 신규 투자(테스트 장비 및 소프트웨어의 도입)를 필요로 하지 않으며, 모든 출력 드라이버의 특성을 평가함에 따른 반도체 칩 불량품을 사전에 걸러내기 때문에 반도체 칩과 조립되어 하나의 패키지를 구성하는 상위 제품의 수율 감소 및 이익률 감소를 방지할 수 있는 효과가 있다.According to the present invention, the characteristics of the output driver of the semiconductor chip are evaluated using one test probe, and the characteristics of all the output drivers located at various places in the chip are evaluated. Therefore, ), And it is possible to prevent the reduction of the yield and the profit margin of the upper product constituting one package by assembling with the semiconductor chip because the semiconductor chip defective products are filtered out due to the evaluation of the characteristics of all the output drivers. .

도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법의 실행 과정을 나타낸 흐름도이다.
도 2는 본 발명에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법의 구현을 위해 설계된 반도체 칩의 내부 출력 드라이버의 회로구성도이다.
도 3은 본 발명에 따른 방법의 구현을 위해 채용되는 드라이버 콘트롤러에 의해 모든 출력 드라이버를 동작시키는 개요를 나타낸 도면이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법의 실행 과정을 나타낸 흐름도이다.
도 5는 본 발명에 따른 방법의 구현을 위해 채용되는 드라이버 콘트롤러에 의해 선택된 일부 출력 드라이버를 동작시키는 개요를 나타낸 도면이다.
1 is a flowchart illustrating a method of verifying a characteristic of an output driver of a semiconductor device according to the first embodiment of the present invention.
2 is a circuit configuration diagram of an internal output driver of a semiconductor chip designed for implementing a method of verifying the characteristics of an output driver of a semiconductor device according to the present invention.
3 is a diagram illustrating an overview of operating all output drivers by a driver controller employed for implementation of the method according to the present invention.
4 is a flowchart illustrating a method of verifying a property of an output driver of a semiconductor device according to a second embodiment of the present invention.
5 is a diagram illustrating an overview of operating some output drivers selected by a driver controller employed for implementation of the method according to the present invention.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms and the inventor can properly define the concept of the term to describe its invention in the best way Should be construed in accordance with the principles and meanings and concepts consistent with the technical idea of the present invention.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.Throughout the specification, when an element is referred to as "comprising ", it means that it can include other elements as well, without excluding other elements unless specifically stated otherwise. Also, the terms " part, "" module, "and" device " Lt; / RTI >

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

여기서, 본 발명의 실시예에 대하여 설명하기에 앞서, 본 발명에 대한 이해를 돕기 위해 반도체 칩 제조 공정과 관련하여 먼저 설명해 보기로 한다.Before describing the embodiments of the present invention, the semiconductor chip manufacturing process will be described first in order to facilitate understanding of the present invention.

일반적으로, 반도체 회로를 설계 및 제작하기 위해서는 반도체 공정의 목표 특성치가 필요하다. 회로 설계자들은 공정 목표 특성치를 사용하여 회로도를 작성하고 시뮬레이션을 수행하게 된다. 시뮬레이션을 통해 만들어진 회로도를 실제 실리콘 웨이퍼를 사용하여 제작하는 과정을 "패브리케이션(fabrication)"이라고 한다. 반도체 칩 제작과정(포토리소그래피, 에칭, 도핑 등)에서의 다양한 물리적인 원인으로 인해 공정 목표 특성치와 다른 값을 가지는 실물 특성이 발생하게 되는데 이를 "프로세스 베리에이션(process variation, 공정 목표 특성치에 대한 오차, 이하 '공정 오차'라 한다.)"이라고 한다.Generally, a target characteristic value of a semiconductor process is required to design and manufacture a semiconductor circuit. Circuit designers use the process target characteristics to create schematics and perform simulations. The process of fabricating the circuit diagram created through simulation using actual silicon wafers is called "fabrication". Due to various physical causes in the semiconductor chip fabrication process (photolithography, etching, doping, etc.), physical characteristics having different values from the process target characteristics are generated. This is called "process variation, Hereinafter referred to as "process error").

하나의 반도체 칩 내부에서 거리가 인접한 반도체 소자 간에는 공정 오차가 크지 않다. 그러나 CPU, 대용량 메모리, LCD 패널 드라이버와 같이 물리적인 크기가 큰 반도체 칩의 경우는 단일 칩에서도 거리가 떨어진 소자가 존재하기 때문에 칩 내부에서도 공정 오차의 영향을 받게 되며, 이에 따라 전압 마진과 타이밍 마진을 감소시키는 결과를 초래한다. 디지털 회로의 경우 전압 마진이 감소하면, 입력 신호(클럭 신호)의 하이(High)와 로우(Low)를 판단하는 특성이 나빠지게 되고, 타이밍 마진이 감소하게 되면 잘못된 데이터를 저장소(register)에 저장하게 된다.A process error is not large between semiconductor devices that are adjacent to each other within a single semiconductor chip. However, in the case of a semiconductor chip having a large physical size such as a CPU, a large-capacity memory, and an LCD panel driver, since a device having a small distance is present in a single chip, the process margin is also affected by the process error. ≪ / RTI > In the case of digital circuits, if the voltage margin decreases, the characteristics of determining the high and low of the input signal (clock signal) deteriorate. If the timing margin decreases, the wrong data is stored in the register .

스마트폰에 탑재되는 AP(Application Processor)와 모바일 메모리의 동작 속도는 최근 2GHz 이상으로 증가하고 있다. 만약 동작속도가 2GHz라고 가정하면, 1 또는 0의 값을 가지는 디지털 데이터의 크기는 500psec 밖에 되지 않는다. 데이터의 크기 500psec는 바로 타이밍 마진을 의미하며, 동작 속도가 올라갈수록 공정 오차의 영향도가 더 커진다.The operating speed of AP (Application Processor) and mobile memory on smartphone is increasing more than 2GHz recently. Assuming that the operation speed is 2 GHz, the size of digital data having a value of 1 or 0 is only 500 psec. The data size of 500psec means the timing margin, and the higher the operating speed, the greater the influence of the process error.

공정 오차로 인해 실제로 제작된 반도체 칩의 특성이 목표 특성을 만족하지 못하는 경우가 발생하게 된다. 이는 양산 과정에서 걸러내게 되는데 이를 스크린이라고 한다. 스크린 과정에서는 매우 다양한 테스트를 하게 되는데, 필수적으로 거치게 되는 테스트가 바로 '출력 드라이버 특성 평가'이다. 출력 드라이버는 반도체 칩 내부의 데이터를 외부로 송출하는, 즉 통신을 위한 회로이므로 모든 반도체 칩에 필수적으로 구비되어 있다. 출력 드라이버에서 가장 중요한 특성은 내부 데이터를 외부로 얼마나 강하게 송출할 수 있는지 여부이다. 드라이버의 세기가 약하면, 출력 데이터에 왜곡이 생겨 데이터 값에 오차가 발생하게 되고, 드라이버의 세기가 과도하게 강하면, 반도체 칩의 소모 전력이 증가하게 되어 전력 효율을 저하시키게 된다. 반도체 칩의 양산 과정에서 출력 드라이버의 특성 평가가 필수적인 이유는 공정 오차가 바로 출력 드라이버의 세기에 영향을 미치게 되기 때문이다. 그러나 양산 과정에서 평가에 필요한 장비 비용과 평가에 소요되는 시간으로 인해 다수의 출력 드라이버 중 대표 드라이버를 선정하여 그것만 테스트하게 된다. 과거에 낮은 동작 주파수, 작은 크기의 칩인 경우에는 그와 같은 평가 방식이 유효했으나, 높은 동작 주파수와 점점 커지는 크기를 가진 반도체 칩의 경우에는 칩 내부의 공정 오차에 의해 특성을 만족시키지 못하는 불량 출력 드라이버가 스크린 과정을 통과하여 문제를 일으키는 일이 발생하게 된다. The characteristics of the semiconductor chip actually manufactured due to the process error may not satisfy the target characteristics. This is filtered during the mass production process, which is called the screen. In the screen process, a lot of tests are performed. The test that is essential is the evaluation of the output driver characteristics. The output driver is essential for all semiconductor chips since it is a circuit for transmitting data inside the semiconductor chip to the outside, that is, for communication. The most important characteristic of the output driver is how strong the internal data can be transmitted to the outside. If the intensity of the driver is weak, the output data is distorted and an error occurs in the data value. If the intensity of the driver is excessively strong, the power consumption of the semiconductor chip is increased and the power efficiency is lowered. The reason why the evaluation of the characteristics of the output driver is necessary in the process of mass production of the semiconductor chip is that the process error directly affects the output driver strength. However, due to the cost of the equipment and the time required for the evaluation in the mass production process, only a representative driver among a plurality of output drivers is selected and tested. However, in the case of a semiconductor chip having a high operating frequency and a gradually increasing size, a defective output driver which can not satisfy the characteristics due to a process error in the chip A problem may be caused by passing through the screen process.

따라서, 본 발명은 이상과 같은 문제를 종합적으로 감안하여 제안된 것으로, 반도체 칩의 양산 스크린 평가시 반도체 칩이 테스트 모드에 진입하면 드라이버 콘트롤러가 동작하여 전체적인 테스트 과정을 관리하도록 함으로써, 비용 증가를 최소화하면서 불량품을 효과적으로 걸러낼 수 있는 반도체 장치의 출력 드라이버의 특성 검증 방법을 제공하고자 한다. 그러면, 이하에서는 이상을 바탕으로 본 발명의 실시예에 대해 설명해 보기로 한다. SUMMARY OF THE INVENTION Accordingly, the present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to minimize the cost increase by allowing the driver controller to operate as a whole when the semiconductor chip enters the test mode during the mass production screen evaluation of the semiconductor chip, And a method for verifying the characteristics of an output driver of a semiconductor device capable of effectively filtering out defective products. Hereinafter, embodiments of the present invention will be described based on the above description.

도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법의 실행 과정을 나타낸 흐름도이고, 도 2는 본 발명에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법의 구현을 위해 설계된 반도체 칩의 내부 출력 드라이버의 회로구성도이다.FIG. 1 is a flowchart illustrating a method of verifying a characteristic of an output driver of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a flowchart illustrating a method of verifying the characteristics of an output driver of the semiconductor device according to the first embodiment of the present invention. Circuit diagram of the internal output driver of the semiconductor chip.

도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법에 따라, 먼저 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시킨다(단계 S101). 1 and 2, according to a method of verifying the characteristics of an output driver of a semiconductor device according to the first embodiment of the present invention, a semiconductor chip is first entered into a test mode for evaluation of a mass production screen of the semiconductor chip ).

그런 후, 드라이버 콘트롤러(201)에 의해 상기 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버(202)를, 도 3에 도시된 바와 같이, 순차적으로 동작시킨다(단계 S102). 여기서, 상기 반도체 칩의 내부의 모든 출력 드라이버 (202)에는 출력 드라이버를 온/오프(ON/OFF)시키기 위한 스위치 수단(203)이 각각 마련되고, 각 스위치 수단(203)은 드라이버 콘트롤러(201)에 각각 전기적으로 접속되며, 각 스위치 수단(203)은 서로 병렬접속 관계를 갖도록 구성될 수 있다. Then, all of the output drivers 202 inside the semiconductor chip entered into the test mode by the driver controller 201 are sequentially operated as shown in FIG. 3 (step S102). Each of the output drivers 202 inside the semiconductor chip is provided with switch means 203 for turning the output driver on and off and each switch means 203 is connected to the driver controller 201, Respectively, and each switch means 203 may be configured to have a parallel connection relationship with each other.

이렇게 하여, 반도체 칩 내부의 모든 출력 드라이버(202)를 순차적으로 동작시키면, 그 순차적으로 동작하는 모든 출력 드라이버(202)를 순차적으로(예를 들면, 출력 드라이버가 32개 있을 경우, 미리 설정된 순번에 따라 1번부터 32번까지 순차적으로) 각각 자동 선택하여 각 출력 드라이버(202)의 출력(예컨대, 전류)을 하나의 테스트 프로브(test probe)(204)를 통해 테스트 기기(205)로 측정함으로써, 상기 모든 출력 드라이버(202)의 각 출력 드라이버의 특성을 검증한다(단계 S103). 예를 들면, 각 출력 드라이버(202)로부터 출력된 측정 전류값과 기준 전류값을 비교하여 측정 전류값이 기준 전류값과 일치하지 않을 경우, 혹은 측정 전류값이 기준 전류값의 허용 오차 범위를 초과할 경우, 해당 출력 드라이버를 불량으로 판정하게 되는 것이다.In this manner, when all of the output drivers 202 in the semiconductor chip are sequentially operated, all of the sequentially outputting drivers 202 are sequentially (for example, when there are 32 output drivers, (For example, current) of each output driver 202 is measured by a test device 205 through one test probe 204 by automatically selecting each of the output drivers 202, The characteristics of each output driver of all the output drivers 202 are verified (step S103). For example, when the measured current value outputted from each output driver 202 is compared with the reference current value and the measured current value does not coincide with the reference current value, or when the measured current value exceeds the tolerance range of the reference current value , The output driver is determined to be defective.

또한, 상기 단계 S103에서 각 출력 드라이버(202)의 출력을 하나의 테스트 프로브(204))를 통해 테스트 기기(205)로 측정함에 있어서, 도 2에 도시된 바와 같이, 드라이버 콘트롤러(201)에 의해 측정 대상의 출력 드라이버만 온(ON)시키고 나머지 출력 드라이버는 오프(OFF)시킬 수 있다.2, when the output of each output driver 202 is measured by the test device 205 through one test probe 204 in step S103, the driver controller 201 Only the output driver of the measurement object can be turned on and the remaining output driver can be turned off.

도 2에서의 (A)의 경우는 제n번째 출력 드라이버(편의상 대표 출력 드라이버라 칭함)를 측정(평가)하는 경우를 나타낸 것으로서, 도시된 바와 같이 그 대표 출력 드라이버만 온(ON)시키고 나머지 다른 출력 드라이버들은 모두 오프(OFF)시키게 된다.(A) in Fig. 2 shows a case of measuring (evaluating) the n-th output driver (referred to as a representative output driver for convenience). As shown in the figure, only the representative output driver is turned ON, The output drivers are all turned off.

또한, 도 2에서 (B)의 경우는 도면상으로 좌측 부분(좌측에서 2번째)의 출력 드라이버를 측정(평가)하는 경우를 나타낸 것으로서, 이때도 마찬가지로, 그 좌측에서 2번째의 출력 드라이버만 온(ON)시키고 나머지 다른 출력 드라이버들은 모두 오프(OFF)시키게 된다. 다만, 이때는 도 2의 (B)의 회로도를 통해 알 수 있듯이 그 좌측에서 2번째의 출력 드라이버에 대응되는 스위치 수단(203)과 제n번째의 출력 드라이버(즉, 대표 출력 드라이버)에 대응되는 스위치 수단(203)을 닫음으로써(closed) 테스트 프로브(204)의 이동 없이 처음의 위치에서 그대로 좌측에서 2번째의 출력 드라이버를 측정(평가)할 수 있게 된다.2 (B) shows a case of measuring (evaluating) the output driver of the left part (the second from the left) in the drawing. In this case as well, only the second output driver from the left side (ON) and all other output drivers are turned OFF. 2 (B), the switch 203 corresponding to the second output driver from the left and the switch corresponding to the n-th output driver (i.e., the representative output driver) It is possible to measure (evaluate) the second output driver from the left in the initial position without moving the test probe 204 by closing the means 203 (closed).

한편, 이상과 같은 일련의 과정에 있어서, 드라이버 콘트롤러(201)는 자동으로 일정 시간 간격을 두고 출력 드라이버(202)를 순차적으로 동작시키는 모드와, 외부 입력(명령)을 받아 평가(측정)하고자 하는 다음 출력 드라이버로 변경하는 모드를 수행하게 된다. 선택된 출력 드라이버는 입력된 데이터 패턴을 출력함으로써 테스트 기기로 하여금 올바른 값을 출력하는지, 목표치를 만족하는 전류를출력하고 있는지 확인할 수 있도록 한다. 어떠한 위치의 출력 드라이버가 선택되더라도 테스트 프로브(프로브 카드)에 의해 정해진 프로빙 패드를 통해서 출력이 외부로 나가게 된다. 이때, 선택되지 않은 출력 드라이버는 오프(OFF) 상태가 되어 하이 임피던스(high impedance) 상태를 나타내게 되고, 프로빙 패드 쪽으로 연결된 선은 스위치 수단에 의해 끊어지게 되어 선택된 출력 드라이버와의 전기적인 쇼트를 방지하게 된다. In the above-described series of processes, the driver controller 201 automatically selects a mode for sequentially operating the output driver 202 at a predetermined time interval, a mode for performing an evaluation (measurement) by receiving an external input And then switches to the next output driver. The selected output driver outputs the input data pattern so that the test device can check whether it is outputting the correct value or outputting the current satisfying the target value. No matter where the output driver is selected, the output goes out through the probing pad defined by the test probe (probe card). At this time, the unselected output driver is turned off to show a high impedance state, and the line connected to the probing pad is disconnected by the switch means to prevent electrical shorting with the selected output driver do.

도 3은 본 발명에 따른 방법의 구현을 위해 채용되는 드라이버 콘트롤러에 의해 출력 드라이버를 동작시키는 개요를 나타낸 것으로서, 도 3의 (A)는 외부의 명령을 받아 드라이버 콘트롤러가 자동으로 모든 출력 드라이버를 순차적으로 동작시키는 개요를 나타낸 것이고, (B)는 (A)에 따른 자동 순차 평가 모드를 나타낸 것이다.FIG. 3 shows an overview of operating an output driver by a driver controller employed for implementing the method according to the present invention. FIG. 3 (A) shows an example in which the driver controller automatically receives all the output drivers sequentially (B) shows an automatic sequential evaluation mode according to (A). Fig.

도 4는 본 발명의 제2 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법의 실행 과정을 나타낸 흐름도이다.4 is a flowchart illustrating a method of verifying a property of an output driver of a semiconductor device according to a second embodiment of the present invention.

도 4를 참조하면, 본 발명의 제2 실시예에 따른 반도체 장치의 출력 드라이버의 특성 검증 방법에 따라, 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시킨다(단계 S401). Referring to FIG. 4, in order to evaluate the mass production screen of the semiconductor chip, the semiconductor chip enters the test mode according to the method of verifying the characteristics of the output driver of the semiconductor device according to the second embodiment of the present invention (step S401).

그런 후, 드라이버 콘트롤러(201)에 의해 상기 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버(202) 중 평가하고자 하는 일부 출력 드라이버, 예를 들면, 도 5에 도시된 바와 같이, 1번, 3번, 13번 출력 드라이버를 선택적으로 동작시킨다(단계 S402). 즉, 어떠한 상황에서 양산 시간이나 속도 등을 고려하여 모든 출력 드라이버(202)를 다 측정(평가)할 수 없는 경우, 특정 위치에 있는 일부 출력 드라이버치(예를 들면, 전체 출력 드라이버 중 좌우 끝 부분에 위치하는 출력 드라이버)를 선택적으로 동작시켜 측정(평가)하는 것이다.Then, a part of the output drivers 202 to be evaluated among all the output drivers 202 inside the semiconductor chip entered into the test mode by the driver controller 201, for example, as shown in FIG. 5, 3, and 13 output drivers are selectively operated (step S402). In other words, when it is not possible to measure (evaluate) all the output drivers 202 in consideration of the mass production time or the speed in any situation, it is necessary to set some output driver values (for example, (Output driver located in the output terminal of the output driver).

이후, 선택적으로 동작하는 일부 출력 드라이버의 출력을 하나의 테스트 프로브(204)를 통해 테스트 기기(205)로 측정함으로써, 상기 일부 출력 드라이버의 각 출력 드라이버의 특성을 검증한다(단계 S403)Thereafter, the characteristics of each output driver of the some output driver are verified by measuring the output of some selectively output driver with the test device 205 through one test probe 204 (step S403)

여기에서도 마찬가지로, 상기 단계 S402에서 상기 반도체 칩의 내부의 모든 출력 드라이버(202)에는 출력 드라이버를 온/오프(ON/OFF)시키기 위한 스위치 수단(203)이 각각 마련되고, 각 스위치 수단은 상기 드라이버 콘트롤러(201)에 각각 전기적으로 접속되며, 각 스위치 수단(203)은 서로 병렬접속 관계를 갖도록 구성될 수 있다. 도 5에서 (A)는 외부의 명령을 받아 드라이버 콘트롤러가 해당 출력 드라이버를 동작시키는 개요를 나타낸 것이고, (B)는 (A)에 따른 수동 선택 평가 모드를 나타낸 것이다.Similarly, in step S402, all of the output drivers 202 inside the semiconductor chip are provided with switch means 203 for turning on / off the output driver, And is electrically connected to the controller 201, and each switch means 203 may be configured to have a parallel connection relationship with each other. 5 (A) shows an outline of an operation in which the driver controller receives an external command, and FIG. 5 (B) shows a manual selection evaluation mode according to (A).

이상의 설명과 같이, 본 발명에 따른 반도체 장치의 출력 드라이버 특성 검증 방법은 기존 방식과 동일하게 하나의 테스트 프로브를 이용하여 반도체 칩의 출력 드라이버의 특성을 평가하되, 칩 내부의 다양한 곳에 위치하는 모든 출력 드라이버의 특성을 평가하므로, 신규 투자(테스트 장비 및 소프트웨어의 도입)를 필요로 하지 않으며, 모든 출력 드라이버의 특성을 평가함에 따른 반도체 칩 불량품을 사전에 걸러내기 때문에 반도체 칩과 조립되어 하나의 패키지를 구성하는 상위 제품의 수율 감소 및 이익률 감소를 방지할 수 있는 효과가 있다.As described above, in the method of verifying the output driver characteristics of the semiconductor device according to the present invention, the characteristics of the output driver of the semiconductor chip are evaluated using one test probe in the same manner as in the conventional method, Since it evaluates the characteristics of the driver, it does not require a new investment (introduction of test equipment and software), it filters out defective semiconductor chips due to evaluation of characteristics of all output drivers, It is possible to prevent a reduction in the yield and a decrease in the profit margin of the constituent upper products.

이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but many variations and modifications may be made without departing from the spirit and scope of the invention. Be clear to the technician. Accordingly, the true scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of the same should be construed as being included in the scope of the present invention.

201: 드라이버 콘트롤러 202: 출력 드라이버
203: 스위치 수단 204: 테스트 프로브
205: 테스트 기기(테스터)
201: Driver controller 202: Output driver
203: switch means 204: test probe
205: Test instrument (tester)

Claims (5)

a) 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시키는 단계;
b) 드라이버 콘트롤러에 의해 상기 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버를 순차적으로 동작시키는 단계; 및
c) 상기 순차적으로 동작하는 모든 출력 드라이버를 순차적으로 각각 자동 선택하여 각 출력 드라이버의 출력을 하나의 테스트 프로브(test probe)를 통해 테스트 기기로 측정함으로써 상기 모든 출력 드라이버의 각 출력 드라이버의 특성을 검증하는 단계를 포함하고,
상기 각 출력 드라이버의 특성을 검증함에 있어서, 각 출력 드라이버로부터 출력된 측정 전류값과 기준 전류값을 비교하여 측정 전류값이 기준 전류값과 일치하지 않거나 측정 전류값이 기준 전류값의 허용 오차 범위를 초과할 경우, 해당 출력 드라이버를 불량으로 판정하는 것을 특징으로 하는 반도체 장치의 출력 드라이버의 특성 검증 방법.
a) entering a test mode of a semiconductor chip for evaluation of a mass production screen of the semiconductor chip;
b) sequentially operating all the output drivers inside the semiconductor chip entering the test mode by the driver controller; And
c) sequentially selecting all of the output drivers sequentially operating and sequentially measuring the output of each output driver with a test device through a test probe to verify characteristics of each output driver of all the output drivers; , ≪ / RTI >
In verifying the characteristics of each output driver, the measured current value output from each output driver is compared with the reference current value. If the measured current value does not match the reference current value or the measured current value is within the tolerance range of the reference current value The output driver is judged to be defective when it is determined that the output driver is defective.
삭제delete 삭제delete a) 반도체 칩의 양산 스크린 평가를 위해 반도체 칩을 테스트 모드에 진입시키는 단계;
b) 드라이버 콘트롤러에 의해 상기 테스트 모드에 진입된 반도체 칩의 내부의 모든 출력 드라이버 중 평가하고자 하는 일부 출력 드라이버를 선택적으로 동작시키는 단계; 및
c) 상기 선택적으로 동작하는 일부 출력 드라이버의 출력을 하나의 테스트 프로브를 통해 테스트 기기로 측정함으로써 상기 일부 출력 드라이버의 각 출력 드라이버의 특성을 검증하는 단계를 포함하고,
상기 각 출력 드라이버의 특성을 검증함에 있어서, 각 출력 드라이버로부터 출력된 측정 전류값과 기준 전류값을 비교하여 측정 전류값이 기준 전류값과 일치하지 않거나 측정 전류값이 기준 전류값의 허용 오차 범위를 초과할 경우, 해당 출력 드라이버를 불량으로 판정하는 것을 특징으로 하는 반도체 장치의 출력 드라이버의 특성 검증 방법.
a) entering a test mode of a semiconductor chip for evaluation of a mass production screen of the semiconductor chip;
b) selectively operating, among all the output drivers inside the semiconductor chip entered into the test mode by the driver controller, some output drivers to be evaluated; And
c) verifying the characteristics of each output driver of the some output drivers by measuring the output of some selectively operating output drivers with a test instrument via one test probe;
In verifying the characteristics of each output driver, the measured current value output from each output driver is compared with the reference current value. If the measured current value does not match the reference current value or the measured current value is within the tolerance range of the reference current value The output driver is judged to be defective when it is determined that the output driver is defective.
삭제delete
KR1020160041670A 2016-04-05 2016-04-05 Method for verifying characteristic of output driver in semiconductor device KR101794777B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160041670A KR101794777B1 (en) 2016-04-05 2016-04-05 Method for verifying characteristic of output driver in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160041670A KR101794777B1 (en) 2016-04-05 2016-04-05 Method for verifying characteristic of output driver in semiconductor device

Publications (2)

Publication Number Publication Date
KR20170114178A KR20170114178A (en) 2017-10-13
KR101794777B1 true KR101794777B1 (en) 2017-11-07

Family

ID=60139752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041670A KR101794777B1 (en) 2016-04-05 2016-04-05 Method for verifying characteristic of output driver in semiconductor device

Country Status (1)

Country Link
KR (1) KR101794777B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816758B1 (en) 2006-11-07 2008-03-25 삼성전자주식회사 Test apparatus testing multi-chip package improved signal integrity as restraining reflecting wave

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816758B1 (en) 2006-11-07 2008-03-25 삼성전자주식회사 Test apparatus testing multi-chip package improved signal integrity as restraining reflecting wave

Also Published As

Publication number Publication date
KR20170114178A (en) 2017-10-13

Similar Documents

Publication Publication Date Title
US8058893B1 (en) Frequency trimming for internal oscillator for test-time reduction
US7612574B2 (en) Systems and methods for defect testing of externally accessible integrated circuit interconnects
TWI660183B (en) Component inspection method, probe card, interposer and inspection device
US10324124B2 (en) Apparatus and method for testing pad capacitance
TW201350877A (en) Auxiliary test circuit and chip and circuit board using the same
US20090216388A1 (en) Wafer and temperature testing method of the same
CN101410809A (en) Method for testing at least one computation unit which is installed in a control device
US6834366B2 (en) Method of outputting internal information through test pin of semiconductor memory and output circuit thereof
KR101794777B1 (en) Method for verifying characteristic of output driver in semiconductor device
US6563335B2 (en) Semiconductor device and test method therefor
US8618812B2 (en) Electrical interconnection integrated device with fault detecting module and electronic apparatus comprising the device
US6732309B1 (en) Method for testing faults in a programmable logic device
CN108169661B (en) Integrated circuit design method and integrated circuit latch-up test method
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
US7844874B2 (en) Semiconductor integrated circuit device and inspection method therefor
CN107271888A (en) A kind of method that single test chip realizes multiple IP chip testings
US7564254B2 (en) Semiconductor device and test method thereof
US8788897B2 (en) Path-based crosstalk fault test scanning in built-in self-testing
JP4690731B2 (en) Semiconductor device, test apparatus and test method thereof.
TWI782339B (en) Testing system and method for in chip decoupling capacitor circuits
CN209822634U (en) Wafer test circuit unit, wafer test circuit and wafer
US20240175913A1 (en) Method for accurate reference voltage trimming
KR0172442B1 (en) Test element group of semiconductor memory device
KR200448732Y1 (en) Mounted Testing Device For USB Flash Memory
JP3962384B2 (en) Semiconductor device and circuit simulation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant