KR101790062B1 - Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same - Google Patents

Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same Download PDF

Info

Publication number
KR101790062B1
KR101790062B1 KR1020110084640A KR20110084640A KR101790062B1 KR 101790062 B1 KR101790062 B1 KR 101790062B1 KR 1020110084640 A KR1020110084640 A KR 1020110084640A KR 20110084640 A KR20110084640 A KR 20110084640A KR 101790062 B1 KR101790062 B1 KR 101790062B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
light
gate electrode
trench
Prior art date
Application number
KR1020110084640A
Other languages
Korean (ko)
Other versions
KR20130022450A (en
Inventor
김대환
배준현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110084640A priority Critical patent/KR101790062B1/en
Publication of KR20130022450A publication Critical patent/KR20130022450A/en
Application granted granted Critical
Publication of KR101790062B1 publication Critical patent/KR101790062B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트 절연층을 따라 활성층에 빛이 전파되는 것을 차단하기 위한 광차폐부를 포함하는 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 산화물 반도체층을 이용한 박막 트랜지스터는 기판 상의 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연층; 상기 게이트 전극과 대응되는 상기 게이트 절연층 상에 형성되고 활성층으로 사용되는 산화물 반도체층; 상기 산화물 반도체층과 이격되며 상기 산화물 반도체층의 주변부에 형성되는 광차폐부; 및 상기 산화물 반도체층에 연결되고 서로 이격되는 소스 및 드레인 전극;을 포함한다.The present invention relates to a thin film transistor using an oxide semiconductor layer including a light-shielding portion for blocking light from propagating to an active layer along a gate insulating layer, and a method of manufacturing the same, and a thin film transistor using the oxide semiconductor layer includes a gate electrode ; A gate insulating layer formed on the substrate including the gate electrode; An oxide semiconductor layer formed on the gate insulating layer corresponding to the gate electrode and used as an active layer; A light-shielding portion spaced apart from the oxide semiconductor layer and formed in a peripheral portion of the oxide semiconductor layer; And source and drain electrodes connected to the oxide semiconductor layer and spaced apart from each other.

Description

산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법 {Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same}TECHNICAL FIELD [0001] The present invention relates to a thin film transistor using an oxide semiconductor layer and a method of fabricating the thin film transistor using the oxide semiconductor layer.

본 발명은 게이트 절연층을 따라 활성층에 빛이 전파되는 것을 차단하기 위한 광차폐부를 포함하는 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
The present invention relates to a thin film transistor using an oxide semiconductor layer including a light-shielding portion for blocking light from propagating to an active layer along a gate insulating layer, and a method of manufacturing the same.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(liquid crystal display: LCD), 플라즈마표시장치(plasma display panel: PDP), 유기전계발광표시장치(organic light emitting diode: OLED)와 같은 여러 가지 평판표시장치(flat panel display: FPD)가 활용되고 있다.
2. Description of the Related Art [0002] As an information-oriented society develops, demands for a display device for displaying an image are increasing in various forms. Recently, a liquid crystal display (LCD), a plasma display panel (PDP) Various flat panel displays (FPDs) such as organic light emitting diodes (OLED) have been utilized.

평판표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
A passive matrix method and an active matrix method using a thin film transistor are used for driving the flat panel display device. In the passive matrix method, an anode and a cathode are formed so as to be orthogonal to each other and a line is selected and driven. In the active matrix method, a thin film transistor is connected to each pixel electrode and driven according to a voltage maintained by a capacitor capacitance connected to a gate electrode of the thin film transistor .

평판표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
Thin film transistors for driving a flat panel display device are important not only in characteristics of basic thin film transistors such as mobility and leakage current but also durability and electrical reliability that can maintain a long lifetime. Here, the semiconductor layer of the thin film transistor is mainly formed of amorphous silicon or polycrystalline silicon. The amorphous silicon has a merit that the film forming process is simple and the production cost is low, but the electrical reliability is not secured. In addition, due to the high process temperature, polycrystalline silicon is very difficult to apply in a large area, and uniformity due to the crystallization method can not be secured.

이러한 문제를 해결하기 위하여, 박막 트랜지스터의 반도체층을 산화물로 형성한다. 이하에서는 도면을 참조하여 종래기술의 박막 트랜지스터에 대하여 설명한다.
In order to solve this problem, the semiconductor layer of the thin film transistor is formed of oxide. Hereinafter, a conventional thin film transistor will be described with reference to the drawings.

도 1은 종래기술의 박막 트랜지스터의 개략도이다.1 is a schematic diagram of a thin film transistor of the prior art.

종래기술의 박막 트랜지스터(10)는, 기판(12) 상에 형성되는 게이트 전극(14), 게이트 전극(14)을 포함하는 기판(12) 상에 형성되는 게이트 절연층(16), 게이트 전극(14)에 대응되는 게이트 절연층(16) 상에 형성되고 활성층으로 사용디는 산화물 반도체층(18), 및 산화물 반도체층(18)과 연결되며 서로 이격되어 형성되는 소스와 드레인 전극(20, 22)을 포함하여 구성된다.
The conventional thin film transistor 10 includes a gate electrode 14 formed on a substrate 12, a gate insulating layer 16 formed on a substrate 12 including a gate electrode 14, a gate electrode 14 An oxide semiconductor layer 18 formed on the gate insulating layer 16 corresponding to the source and drain electrodes 20 and 22 and connected to the oxide semiconductor layer 18 and spaced apart from each other, ).

박막 트랜지스터(10)는 능동 매트릭스 방식의 액정표시장치(도시하지 않음)을 구동하기 위하여 사용되고, 액정표시장치는 화면표시를 위하여 기판(12)의 하부에 백라이트 유닛(도시하지 않음)을 설치한다. 그런데, 백라이트 유닛의 출사광이 기판(12)의 하부에 인가되면, 백라이트 유닛의 출사광이 게이트 절연층(16)에서 산란되는 현상이 발생하고, 산란광은 게이트 절연층(16)을 따라 전파(propagation)되어 산화물 반도체층(18)에 도달하게 된다. 산화물 반도체층(18)이 백라이트 유닛의 출사광에 노출된 상태에서 역바이어스가 장기간 인가될 경우, 박막 트랜지스터(10)의 소자특성이 열화되는 현상이 발생한다. 이러한 박막 트랜지스터(10)의 열화현상은 액정표시장치의 장기 신뢰성에 문제를 야기시킨다.
The thin film transistor 10 is used for driving an active matrix type liquid crystal display device (not shown), and a liquid crystal display device is provided with a backlight unit (not shown) below the substrate 12 for screen display. When the emitted light of the backlight unit is applied to the lower portion of the substrate 12, the emitted light of the backlight unit is scattered in the gate insulating layer 16, and the scattered light propagates along the gate insulating layer 16 and reach the oxide semiconductor layer 18. [ When the reverse bias is applied for a long time in a state where the oxide semiconductor layer 18 is exposed to the emitted light of the backlight unit, the device characteristics of the thin film transistor 10 are deteriorated. The deterioration phenomenon of the thin film transistor 10 causes a problem in the long-term reliability of the liquid crystal display device.

본 발명은, 활성층으로 사용되는 산화물 반도체층의 주변에 광차폐부를 설치하여, 외부광이 게이트 절연층을 따라 산화물 반도체층에 전파되는 것을 차단하는 것에 의해, 박막 트랜지스터의 열화를 방지할 수 있는 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법을 제공하는 것을 목적으로 한다.
The present invention provides a light-shielding portion around the oxide semiconductor layer used as an active layer to prevent external light from propagating to the oxide semiconductor layer along the gate insulating layer, thereby preventing the deterioration of the thin film transistor A thin film transistor using a semiconductor layer and a manufacturing method thereof.

상기와 같은 목적을 달성하기 위하여, 본 발명은 기판 상의 게이트 전극; 상기 게이트 전극을 포함하는 상기 기판 상에 형성되는 게이트 절연층; 상기 게이트 전극과 대응되는 상기 게이트 절연층 상에 형성되고 활성층으로 사용되는 산화물 반도체층; 상기 산화물 반도체층과 이격되며 상기 산화물 반도체층의 주변부에 형성되는 광차폐부; 및 상기 산화물 반도체층에 연결되고 서로 이격되는 소스 및 드레인 전극;을 포함하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터를 제공한다.
According to an aspect of the present invention, there is provided a semiconductor device comprising: a gate electrode on a substrate; A gate insulating layer formed on the substrate including the gate electrode; An oxide semiconductor layer formed on the gate insulating layer corresponding to the gate electrode and used as an active layer; A light-shielding portion spaced apart from the oxide semiconductor layer and formed in a peripheral portion of the oxide semiconductor layer; And source and drain electrodes connected to the oxide semiconductor layer and spaced apart from each other. The thin film transistor includes the oxide semiconductor layer.

상기 게이트 전극의 주변부에 대응되는 상기 게이트 절연층에 트렌치가 형성되고, 상기 트렌치에 상기 광차폐부가 형성되는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터를 제공한다.
And a trench is formed in the gate insulating layer corresponding to a peripheral portion of the gate electrode, and the light shielding portion is formed in the trench.

상기 게이트 전극은 게이트 배선으로부터 분기되고, 상기 게이트 전극은 게이트 배선으로부터 분기되고, 상기 트렌치는 상기 소스전극과 중첩되는 제 1 트렌치, 상기 드레인 전극과 중첩되는 제 2 트렌치, 및 상기 게이트 배선과 연결된 부분과 대향하는 상기 게이트 전극에 인접한 영역에 형성되는 제 3 트렌치를 포함하고, 상기 광차폐부는 상기 제 1 내지 제 3 트렌치에 충진되는 제 1 내지 제 3 광차폐부를 포함하고, 상기 제 1 내지 제 3 광차폐부는 서로 이격되어 형성되는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터를 제공한다.
The gate electrode is branched from the gate wiring, the gate electrode is branched from the gate wiring, the trench includes a first trench overlapping the source electrode, a second trench overlapping the drain electrode, and a portion connected to the gate wiring And a third trench formed in a region adjacent to the gate electrode opposite to the first trench, wherein the light shielding portion includes first to third light shielding portions filled in the first to third trenches, And the light shielding portions are spaced apart from each other.

상기 광차폐부와 상기 소스 및 드레인 전극은 광차폐성질을 가지고 있는 금속물질로 형성하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터를 제공한다.And the light-shielding portion and the source and drain electrodes are formed of a metal material having light shielding properties.

상기 산화물 반도체층은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중 선택된 하나의 산화물로 이루어지는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터를 제공한다.
Wherein the oxide semiconductor layer is formed of one selected from Zn, Cd, Ga, In, Sn, Hf and Zr.

상기와 같은 목적을 달성하기 위하여, 본 발명은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 기판 상에 게이트 절연층을 형성하는 단계; 상기 게이트 전극과 대응되는 상기 게이트 절연층 상에 활성층으로 산화물 반도체층을 형성하는 단계; 상기 산화물 반도체층과 이격되며 상기 산화물 반도체층의 주변부에 광차폐부를 형성하는 단계; 및 상기 산화물 반도체층에 연결되고 서로 이격되는 소스 및 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법을 제공한다.
According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming a gate electrode on a substrate; Forming a gate insulating layer on the substrate including the gate electrode; Forming an oxide semiconductor layer as an active layer on the gate insulating layer corresponding to the gate electrode; Forming a light-shielding portion at a periphery of the oxide semiconductor layer, the light-shielding portion being spaced apart from the oxide semiconductor layer; And forming source and drain electrodes connected to the oxide semiconductor layer and spaced apart from each other. According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor using the oxide semiconductor layer.

상기 광차폐부를 형성하는 단계는, 상기 게이트 전극의 주변부에 대응되는 상기 게이트 절연층을 식각하여 트렌치를 형성하는 단계; 및 상기 트렌치에 광차폐성질을 가지는 금속물질을 충진하는 단계;를 포함하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법을 제공한다.The step of forming the light-shielding portion may include: etching the gate insulating layer corresponding to a peripheral portion of the gate electrode to form a trench; And filling the trench with a metal material having light shielding properties. The present invention also provides a method of manufacturing a thin film transistor using the oxide semiconductor layer.

상기 광차폐부와 상기 소스 및 드레인 전극은 동일한 물질로 형성되는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법을 제공한다. Wherein the light-shielding portion and the source and drain electrodes are formed of the same material. The present invention also provides a method of manufacturing a thin film transistor using the oxide semiconductor layer.

상기 산화물 반도체층의 상부에 식각 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법을 제공한다.
And forming an etch stopping layer on the oxide semiconductor layer. The method for fabricating a thin film transistor using the oxide semiconductor layer according to the present invention includes the steps of:

본 발명에 산화물 반도체층을 이용한 박막 트랜지스터 및 그의 제조방법에서는, 활성층으로 사용되는 산화물 반도체층의 주변부에 광차폐부를 설치하여, 외부광이 게이트 절연층을 따라 활성층으로 전파되는 것을 차단하는 것에 의해 박막 트랜지스터의 열화를 방지할 수 있다.
In the thin film transistor using the oxide semiconductor layer and the method of fabricating the same according to the present invention, a light-shielding portion is provided in the periphery of the oxide semiconductor layer used as the active layer to block propagation of external light to the active layer along the gate insulating layer, Deterioration of the transistor can be prevented.

도 1은 종래기술의 박막 트랜지스터의 개략도
도 2는 본 발명의 실시예에 따른 박막 트랜지스터의 평면도
도 3은 본 발명의 실시예에 따른 박막 트랜지스터의 단면도
도 4a 내지 도 4d는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도1 is a schematic view of a prior art thin film transistor
2 is a plan view of a thin film transistor according to an embodiment of the present invention.
3 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention
4A to 4D are cross-sectional views illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention

이하에서는 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 실시예에 따른 박막 트랜지스터의 평면도이고, 도 3은 본 발명의 실시예에 따른 박막 트랜지스터의 단면도로서, 도 2의 절단선 II-II에 대응되는 도면이다. 본 발명에서는 대표적으로 백라이트 유닛을 포함하는 능동 매트릭스 방식의 액정표시장치에서 사용되는 박막 트랜지스터에 대하여 설명한다.
FIG. 2 is a plan view of a thin film transistor according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention, corresponding to a cut line II-II in FIG. A thin film transistor used in an active matrix type liquid crystal display device including a backlight unit will be described in the present invention.

박막 트랜지스터(100)는 기판(112) 상에 형성되고 게이트 배선(130)으로부터 분기되는 게이트 전극(114), 게이트 배선(130) 및 게이트 전극(114)을 포함하는 기판(112) 상에 적층되고 트렌치(140)가 형성되는 게이트 절연층(116), 게이트 전극(114)에 대응되는 게이트 절연층(116) 상에 형성되는 산화물 반도체층(118), 산화물 반도체층(118)과 연결되고 서로 이격되어 형성되는 소스와 드레인 전극(120, 122), 및 트렌치(140)에 충진된 광차폐부(148)를 포함하여 구성된다.
The thin film transistor 100 is stacked on a substrate 112 formed on a substrate 112 and including a gate electrode 114, a gate wiring 130 and a gate electrode 114 branched from the gate wiring 130 A gate insulating layer 116 on which the trench 140 is formed, an oxide semiconductor layer 118 formed on the gate insulating layer 116 corresponding to the gate electrode 114 and an oxide semiconductor layer 118 connected to the oxide semiconductor layer 118, And source and drain electrodes 120 and 122 formed in the trench 140 and a light shielding portion 148 filled in the trench 140.

소스 및 드레인 전극(120, 122)을 포함한 기판(112) 상에 보호층(124)이 형성되고, 보호층(124)에는 드레인 전극(122)을 노출시키는 콘택홀(142)이 형성된다. 그리고, 산화물 반도체층(118)의 상부에는 공정과정에서 산화물 반도체층(118)의 식각을 방지하기 위한 식각 방지층(144)이 형성된다. 소스전극(120)은 데이터 배선(132)에 연결되고, 드레인 전극(122)는 콘택홀(142)을 통하여 화소전극(146)에 연결된다.
A protective layer 124 is formed on the substrate 112 including the source and drain electrodes 120 and 122 and a contact hole 142 is formed in the protective layer 124 to expose the drain electrode 122. An etch stop layer 144 is formed on the oxide semiconductor layer 118 to prevent the oxide semiconductor layer 118 from being etched during the process. The source electrode 120 is connected to the data line 132 and the drain electrode 122 is connected to the pixel electrode 146 through the contact hole 142.

트렌치(140)는 산화물 반도체층(118)에 인접한 게이트 절연층(116)에 형성되고, 트렌치(140)에는 광차폐부(148)가 충진된다. 트렌지(140)는 소스전극(120)과 중첩되는 제 1 트렌치(140a), 드레인 전극(122)과 중첩되는 제 2 트렌치(140b), 및 게이트 배선(130)과 연결된 부분과 대향하는 게이트 전극(114)에 인접한 영역에 형성되는 제 3 트렌치(140c)를 포함한다.
The trench 140 is formed in the gate insulating layer 116 adjacent to the oxide semiconductor layer 118 and the trench 140 is filled with the light shielding portion 148. The trench 140 includes a first trench 140a overlapped with the source electrode 120, a second trench 140b overlapped with the drain electrode 122, and a gate electrode 130, And a third trench 140c formed in an area adjacent to the first trench 114. [

광차폐부(148)는 제 1 트렌치(140a)에 충진되는 제 1 광차폐부(148a), 제 2 트렌치(140b)에 충진되는 제 2 광차폐부(148b), 및 제 3 트렌치(140c)에 충진되는 제 3 광차폐부(148c)를 포함한다. 제 1 내지 제 3 트렌치(140a, 140b, 140c)의 저면에는 기판(112)의 표면이 노출되고, 제 1 내지 제 3 트렌치(140a, 140b, 140c) 각각에는 소스 및 드레인 전극(120, 122)을 구성하는 금속물질이 충진되어 제 1 내지 제 3 광차폐부(148a, 148b, 148c)를 구성한다.
The light-shielding portion 148 includes a first light-shielding portion 148a filled in the first trench 140a, a second light-blocking portion 148b filled in the second trench 140b, and a second light-blocking portion 148b filled in the third trench 140c And a third light-blocking portion 148c. The surface of the substrate 112 is exposed on the bottom surfaces of the first to third trenches 140a to 140c and the source and drain electrodes 120 and 122 are formed in the first to third trenches 140a to 140c, Are filled with the metal material constituting the first to third light-blocking portions 148a, 148b and 148c.

제 1 내지 제 3 트렌치(140a, 140b, 140c)는 서로 연결될 수 있지만, 제 1 내지 제 3 트렌치(140a, 140b, 140c)에는 소스 및 드레인 전극(120, 122)을 구성하는 금속물질로 구성되는 제 1 내지 제 3 광차폐부(148a, 148b, 148c)가 충진되기 때문에, 단락문제를 고려하여, 제 1 내지 제 3 트렌치(140a, 140b, 140c) 및 제 1 내지 제 3 광차폐부(148a, 148b, 148c)는 서로 구분되어 독립적으로 형성되는 것이 바람직하다.
The first to third trenches 140a, 140b and 140c may be connected to each other. However, the first to third trenches 140a, 140b and 140c may be formed of metal materials constituting the source and drain electrodes 120 and 122 Since the first to third light-blocking portions 148a, 148b and 148c are filled, the first to third trenches 140a, 140b and 140c and the first to third light-blocking portions 148a and 148b And 148c are formed separately from each other.

기판(112)의 하부에는 영상을 표시하기 위한 빛을 공급하는 백라이트 유닛(도시하지 않음)이 설치되고, 백라이트 유닛의 출사광이 게이트 절연층(116)에서 산란되고 게이트 절연층(116)을 따라 전파(propagation)된다. 산란광이 게이트 절연층(116)을 따라 산화물 반도체층(118)으로 전파되는 경로에 제 1 내지 제 3 트렌치(140a, 140b, 140c)가 형성되고, 제 1 내지 제 2 트렌치(140a, 140b, 140c) 각각에는 산란광을 차폐하는 제 1 내지 제 2 광차폐부(148a, 148b, 148c)가 형성된다.
A backlight unit (not shown) for supplying light for displaying an image is provided under the substrate 112. The emitted light of the backlight unit is scattered in the gate insulating layer 116 and is irradiated along the gate insulating layer 116 Propagation. The first to third trenches 140a, 140b and 140c are formed in the path where the scattered light propagates to the oxide semiconductor layer 118 along the gate insulating layer 116 and the first to the second trenches 140a, 140b and 140c Are formed with first to second light-shielding portions 148a, 148b and 148c for shielding scattered light.

따라서, 게이트 절연층(116)을 따라 전파되는 산란광은 제 1 내지 제 3 광차폐부(148a, 148b, 148c)에 의해 차단되어, 산란광이 산화물 반도체층(118)에 도달되지 않게 한다. 그리고, 제 1 내지 제 3 트렌치(140a, 140b, 140c) 및 제 1 내지 제 3 광차폐부(148a, 148b, 148c)는 게이트 전극(114) 및 산화물 반도체층(118)의 형태에 따라, 산란광이 산화물 반도체층(118)에 도달되지 않게 하기 위하여 다양한 형태의 패턴으로 형성될 수 있다. 백라이트 유닛의 출사광이 게이트 절연층(116)을 따라 산화물 반도체층(118)에 도달되지 않고 제 1 및 제 2 광차폐부(148a, 148b)에 의해 차단되므로, 광노출에 의한 산화물 반도체층(118)의 열화현상이 방지되므르, 박막 트랜지스터(100)을 사용하는 액정표시장치의 장기 신뢰성을 개선할 수 있다.
Accordingly, the scattered light propagated along the gate insulating layer 116 is blocked by the first through third light-blocking portions 148a, 148b, and 148c, so that the scattered light does not reach the oxide semiconductor layer 118. Depending on the shapes of the gate electrode 114 and the oxide semiconductor layer 118, the first to third trenches 140a, 140b, and 140c and the first to third light-blocking portions 148a, 148b, And may be formed in various patterns so as not to reach the oxide semiconductor layer 118. Since the outgoing light of the backlight unit does not reach the oxide semiconductor layer 118 along the gate insulating layer 116 but is blocked by the first and second light shielding portions 148a and 148b so that the oxide semiconductor layer 118 The long term reliability of the liquid crystal display device using the thin film transistor 100 can be improved.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도이다.
4A to 4D are cross-sectional views illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention.

도 4a에서 도시된 바와 같이, 기판(112) 상에 제 1 금속 물질층(도시하지 않음)을 형성한다. 제 1 금속 물질층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속물 사용하여 단일층, 이중층, 또는 삼중층으로 형성할 수 있다. 제 1 금속 물질층을 패터닝하여 게이트 배선(도시하지 않음)과 게이트 전극(114)을 형성한다.
A first layer of metal material (not shown) is formed on the substrate 112, as shown in FIG. 4A. The first metal material layer may be formed of a single layer, a double layer, or a triple layer using a conductive metal such as copper (Cu), molybdenum (Mo), aluminum (Al), aluminum alloy (AlNd) have. The first metal material layer is patterned to form a gate wiring (not shown) and a gate electrode 114.

게이트 배선 및 게이트 전극(114)을 형성한 후, 게이트 배선 및 게이트 전극(114)을 포함한 기판(112) 상에 게이트 절연층(116)을 형성한다. 게이트 절연층(116)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)과 같은 무기절연물질을 일례로 PECVD와 같은 방법을 사용하여 형성한다.
The gate wiring and the gate electrode 114 are formed and then the gate insulating layer 116 is formed on the substrate 112 including the gate wiring and the gate electrode 114. [ A gate insulating layer 116 is formed by using a method such as PECVD an inorganic insulating material such as silicon oxide (SiO 2) or silicon nitride (SiNx), for example.

도 4b와 같이, 게이트 전극(114)에 대응되는 게이트 절연층(114) 상에 산화물 반도체층(118)을 형성하고, 게이트 전극(114)과 인접한 영역의 게이트 절연층(116)을 식각하여 트렌치(148)를 형성한다.
The oxide semiconductor layer 118 is formed on the gate insulating layer 114 corresponding to the gate electrode 114 and the gate insulating layer 116 adjacent to the gate electrode 114 is etched, (148).

산화물 반도체층(118)과 트렌치(148)는 게이트 절연층(116) 상에 산화물 반도체 물질층(도시하지 않음)을 형성하고, 산화물 반도체 물질층과 게이트 절연층(116)을 패터닝하여 형성한다. 부가적으로, 산화물 반도체층(118)이 이후의 진행되는 식각공정에서 침식되지 않도록, 산화물 반도체층(118) 상에 식각 방지층(144)을 형성할 수 있다.
The oxide semiconductor layer 118 and the trench 148 are formed by forming an oxide semiconductor material layer (not shown) on the gate insulating layer 116 and patterning the oxide semiconductor material layer and the gate insulating layer 116. In addition, the etch stop layer 144 may be formed on the oxide semiconductor layer 118 so that the oxide semiconductor layer 118 is not eroded in a subsequent etching process.

산화물 반도체 물질층은 1~10%의 산소농도를 가진 산화물을 포함하며, Zn, Cd, Ga, In, Sn, Hf 및 Zr 등과 같은 금속을 삼성분계 또는 사성분계로 구성하여 사용할 수 있다. 산화물 반도체층(118)은 액상상태의 산화물 반도체 물질층을 게이트 절연층(116) 상에 도포하여 경화시키고, 경화된 산화물 반도체 물질층을 패터닝하여 형성한다. 식각 방지층(144)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)과 같은 무기절연물질을 사용할 수 있다.
The oxide semiconductor material layer includes an oxide having an oxygen concentration of 1 to 10%, and a metal such as Zn, Cd, Ga, In, Sn, Hf, and Zr may be used as a ternary or quartz component. The oxide semiconductor layer 118 is formed by applying a layer of an oxide semiconductor material in a liquid state on the gate insulating layer 116 and curing it, and patterning the layer of the cured oxide semiconductor material. Etch stop layer 144 may be an inorganic insulating material such as silicon oxide (SiO 2) or silicon nitride (SiNx).

도 4b에서, 트렌치(148)는 게이트 배선(114)의 양측에 제 1 및 제 2 트렌치(140a, 140b)만이 도시되었으나, 도 2에서와 같이, 게이트 배선(130)과 연결된 부분과 대향하는 게이트 전극(114)에 인접한 영역에 형성되는 제 3 트렌치(140c)를 포함한다. 제 1 및 제 2 트렌치(140a, 140b)의 저면에는 기판(112)의 상부가 노출된다.
4B, the trench 148 has only the first and second trenches 140a and 140b on both sides of the gate wiring 114. However, as shown in FIG. 2, And a third trench 140c formed in an area adjacent to the electrode 114. [ An upper portion of the substrate 112 is exposed on the bottom surfaces of the first and second trenches 140a and 140b.

도 4c와 같이, 게이트 절연층(116) 및 산화물 반도체층(118)을 포함하는 기판(112) 상에 제 2 금속 물질층(도시하지 않음)을 형성하고, 제 2 금속 물질층을 패터닝하여 서로 이격되고 산화물 반도체층(118)에 연결되는 소스 및 드레인 전극(120, 122)과 광차폐부(148)를 형성한다.
A second metal material layer (not shown) is formed on the substrate 112 including the gate insulating layer 116 and the oxide semiconductor layer 118 and the second metal material layer is patterned Source and drain electrodes 120 and 122 separated from each other and connected to the oxide semiconductor layer 118, and a light-blocking portion 148 are formed.

제 2 금속 물질층은 광차폐성질을 가지고 있는 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속물 사용하여 단일층 또는 이중층으로 형성할 수 있다. 도 4c에서, 게이트 배선(114)의 양측에 제 1 및 제 2 트렌치(140a, 140b)와 제 1 및 제 2 트렌치(140a, 140b)에 충진되는 제 1 및 제 2 광차폐부(148a, 148b)만이 도시되었으나, 도 2에서와 같이, 게이트 배선(130)과 연결된 부분과 대향하는 게이트 전극(114)에 인접한 영역에 형성되는 제 3 트렌치(140c)와 제 3 트렌치(140c)에 충진된 제 3 광차폐부(148c)를 포함한다.
The second metal material layer may be formed of a single layer or a double layer using a conductive metal such as copper (Cu), molybdenum (Mo), aluminum (Al), aluminum alloy (AlNd) and chromium (Cr) can do. The first and second light blocking portions 148a and 148b filled in the first and second trenches 140a and 140b and the first and second trenches 140a and 140b are formed on both sides of the gate wiring 114 in FIG. The third trench 140c formed in the region adjacent to the gate electrode 114 facing the portion connected to the gate wiring 130 and the third trench 140c formed in the region adjacent to the gate electrode 114 facing the third trench 140c, And a light-shielding portion 148c.

도 4d와 같이, 소스 및 드레인 전극(120, 122)을 포함하는 기판(112) 상에 보호층(124)과 드레인 전극(122)과 연결되는 화소전극(146)을 형성한다. 보호층(124)은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질 또는 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질을 선택하여 사용할 수 있다. 보호층(124)에는 드레인 전극(122)을 노출시키는 콘택홀(142)이 형성되고, 화소전극(146)은 콘택홀(142)을 통하여 드레인 전극(122)에 연결된다.
The pixel electrode 146 connected to the protective layer 124 and the drain electrode 122 is formed on the substrate 112 including the source and drain electrodes 120 and 122 as shown in FIG. The passivation layer 124 may be formed of an inorganic insulating material including silicon oxide (SiO 2 ) and silicon nitride (SiNx), or an organic insulating material including photoacrylic and benzocyclobutene. The protective layer 124 is formed with a contact hole 142 exposing the drain electrode 122 and the pixel electrode 146 is connected to the drain electrode 122 through the contact hole 142.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

Claims (10)

기판 상의 게이트 전극;
상기 게이트 전극을 포함하는 상기 기판 상에 위치하는 게이트 절연층;
상기 게이트 전극과 대응되는 상기 게이트 절연층 상에 위치하고 활성층으로 사용되는 산화물 반도체층;
상기 산화물 반도체층과 이격되며 상기 산화물 반도체층의 주변부에 위치하는 광차폐부; 및
상기 산화물 반도체층에 연결되고 서로 이격되는 소스 및 드레인 전극;
을 포함하며,
상기 게이트 전극의 주변부에 대응되는 상기 게이트 절연층에 광차폐부가 위치하는 트렌치가 위치하고,
상기 게이트 전극은 게이트 배선으로부터 분기되고,
상기 트렌치는 상기 소스전극과 중첩되는 제 1 트렌치, 상기 드레인 전극과 중첩되는 제 2 트렌치, 및 상기 게이트 배선과 연결된 부분과 대향하는 상기 게이트 전극에 인접한 영역에 위치하는 제 3 트렌치를 포함하고,
상기 광차폐부는 상기 제 1 내지 제 3 트렌치에 충진되는 제 1 내지 제 3 광차폐부를 포함하고, 상기 제 1 내지 제 3 광차폐부는 서로 이격되어 위치하는 산화물 반도체층을 이용한 박막 트랜지스터.
A gate electrode on the substrate;
A gate insulating layer disposed on the substrate including the gate electrode;
An oxide semiconductor layer located on the gate insulating layer corresponding to the gate electrode and used as an active layer;
A light-shielding portion spaced apart from the oxide semiconductor layer and positioned at a periphery of the oxide semiconductor layer; And
Source and drain electrodes connected to the oxide semiconductor layer and spaced apart from each other;
/ RTI >
The gate insulating layer corresponding to the peripheral portion of the gate electrode is provided with a trench where the light shielding portion is located,
The gate electrode is branched from the gate wiring,
Wherein the trench includes a first trench overlapping the source electrode, a second trench overlapping the drain electrode, and a third trench located in a region adjacent to the gate electrode opposite to a portion connected to the gate line,
Wherein the light shielding part includes first to third light shielding parts filled in the first to third trenches, and the first to third light shielding parts are located apart from each other.
삭제delete 삭제delete 제 1 항에 있어서,
상기 광차폐부와 상기 소스 및 드레인 전극은 광차폐성질을 가지고 있는 금속물질로 이루어지는 산화물 반도체층을 이용한 박막 트랜지스터.
The method according to claim 1,
Wherein the light-shielding portion and the source and drain electrodes are made of a metal material having light shielding properties.
제 1 항에 있어서,
상기 산화물 반도체층은 Zn, Cd, Ga, In, Sn, Hf 및 Zr 중 선택된 하나의 산화물로 이루어지는 산화물 반도체층을 이용한 박막 트랜지스터.
The method according to claim 1,
Wherein the oxide semiconductor layer is made of one selected from the group consisting of Zn, Cd, Ga, In, Sn, Hf, and Zr.
기판 상에 게이트배선으로부터 분기되는 게이트 전극을 형성하는 단계;
상기 게이트 전극을 포함하는 상기 기판 상에 게이트 절연층을 형성하는 단계;
상기 게이트 전극과 대응되는 상기 게이트 절연층 상에 활성층으로 산화물 반도체층을 형성하는 단계;
상기 산화물 반도체층과 이격되며 상기 산화물 반도체층의 주변부에 광차폐부를 형성하는 단계; 및
상기 산화물 반도체층에 연결되고 서로 이격되는 소스 및 드레인 전극을 형성하는 단계;
를 포함하며,
상기 광차폐부를 형성하는 단계는,
상기 소스전극과 중첩되도록 제 1 트렌치를 형성하는 단계와, 상기 드레인전극과 중첩되도록 제 2 트렌치를 형성하는 단계와, 상기 게이트배선과 연결된 부분과 대향하는 상기 게이트전극에 인접한 영역에 제 3 트렌치를 형성하는 단계를 포함하고,
상기 광차폐부는 상기 제 1 내지 제 3 트렌치에 충진되는 제 1 내지 제 3 광차폐부를 포함하고, 상기 제 1 내지 제 3 광차폐부는 서로 이격되어 형성되는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법.
Forming a gate electrode on the substrate, the gate electrode being branched from the gate wiring;
Forming a gate insulating layer on the substrate including the gate electrode;
Forming an oxide semiconductor layer as an active layer on the gate insulating layer corresponding to the gate electrode;
Forming a light-shielding portion at a periphery of the oxide semiconductor layer, the light-shielding portion being spaced apart from the oxide semiconductor layer; And
Forming source and drain electrodes connected to the oxide semiconductor layer and spaced apart from each other;
/ RTI >
The step of forming the light-
Forming a first trench so as to overlap the source electrode; forming a second trench so as to overlap with the drain electrode; and forming a third trench in an area adjacent to the gate electrode opposite to a portion connected to the gate wiring ; And
Wherein the light shielding portion includes first to third light shielding portions filled in the first to third trenches, and the first to third light shielding portions are spaced apart from each other. ≪ / RTI >
제 6 항에 있어서,
상기 제 1 내지 제 3 트렌치는 상기 게이트 전극의 주변부에 대응되는 상기 게이트 절연층을 식각하여 형성하며,
상기 제 1 내지 제 3 광차폐부는 광차폐성질을 가지는 금속물질로 이루어지는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법.
The method according to claim 6,
Wherein the first to third trenches are formed by etching the gate insulating layer corresponding to a peripheral portion of the gate electrode,
Wherein the first, second, and third light blocking portions are made of a metal material having light shielding properties.
제 6 항에 있어서,
상기 광차폐부와 상기 소스 및 드레인 전극은 동일한 물질로 형성되는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법.
The method according to claim 6,
Wherein the light-shielding portion and the source and drain electrodes are formed of the same material.
제 1 항에 있어서,
상기 산화물 반도체층의 상부에 식각 방지막이 위치하는 산화물 반도체층을 이용한 박막 트랜지스터.
The method according to claim 1,
Wherein the oxide semiconductor layer has an etch stopper film on the oxide semiconductor layer.
제 6 항에 있어서,
상기 산화물 반도체층의 상부에 식각 방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체층을 이용한 박막 트랜지스터의 제조방법.


The method according to claim 6,
And forming an etch stop layer on the oxide semiconductor layer. The method for fabricating a thin film transistor using the oxide semiconductor layer according to claim 1,


KR1020110084640A 2011-08-24 2011-08-24 Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same KR101790062B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110084640A KR101790062B1 (en) 2011-08-24 2011-08-24 Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110084640A KR101790062B1 (en) 2011-08-24 2011-08-24 Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20130022450A KR20130022450A (en) 2013-03-07
KR101790062B1 true KR101790062B1 (en) 2017-10-25

Family

ID=48175095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110084640A KR101790062B1 (en) 2011-08-24 2011-08-24 Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101790062B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659370A (en) * 2018-12-13 2019-04-19 武汉华星光电半导体显示技术有限公司 Metal oxide thin-film transistor and preparation method thereof
CN111146214A (en) * 2020-02-18 2020-05-12 合肥京东方显示技术有限公司 Array substrate, preparation method thereof and display panel
CN113113424B (en) * 2021-03-17 2024-02-02 武汉华星光电半导体显示技术有限公司 Display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793105B1 (en) 2006-12-07 2008-01-10 엘지전자 주식회사 Thin film transistor and flat panel display with the thin film transistor and fabrication method of the same
JP2010182819A (en) * 2009-02-04 2010-08-19 Sony Corp Thin-film transistor, and display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100793105B1 (en) 2006-12-07 2008-01-10 엘지전자 주식회사 Thin film transistor and flat panel display with the thin film transistor and fabrication method of the same
JP2010182819A (en) * 2009-02-04 2010-08-19 Sony Corp Thin-film transistor, and display device

Also Published As

Publication number Publication date
KR20130022450A (en) 2013-03-07

Similar Documents

Publication Publication Date Title
KR102127781B1 (en) Thin film transistor array substrate and method for fabricating the same
JP5379331B2 (en) Manufacturing method of semiconductor device
US20170162708A1 (en) Tft substrates and the manufacturing methods thereof
KR20110072808A (en) Thin film transistor, manufacturing method thereof and display substrate using the thin film transistor
KR102081107B1 (en) Thin film transistor array substrate and manufacturing method of the same
EP2713398B1 (en) Array substrate and manufacturing method thereof, oled display device
US20170255044A1 (en) Tft substrates and the manufacturing methods thereof
US9620609B2 (en) Thin film transistor display panel and method of manufacturing the same
US10784287B2 (en) TFT substrate and manufacturing method thereof
US9595545B2 (en) Semiconductor device
KR102033615B1 (en) Organic light emitting display device and method for manufacturing of the same
KR101790062B1 (en) Thin Film Transistor using Oxidized Semiconducotor and Method for fabricating the same
US9508828B2 (en) Array substrate and method of fabricating the same
KR101604480B1 (en) Method of fabricating the thin film transistor array substrate using a oxidized semiconductor
KR20120043404A (en) Display apparatus and method of manufacturing the same
KR20160017703A (en) Thin film transistor and display device using the same
KR101689886B1 (en) Method of fabricating the thin film transistor substrate using a oxidized semiconductor
KR20150051351A (en) Thin film transistor substrate and Display Device and Method of manufacturing the sames
JP6584157B2 (en) Thin film transistor, thin film transistor substrate, liquid crystal display device, and method of manufacturing thin film transistor
US20140306225A1 (en) Thin film transistor and shift register
KR101980752B1 (en) Thin film transistor, liquid crystal display device and method of fabricating thereof
WO2016179882A1 (en) Esl-type tft substrate structure and manufacturing method therefor
KR20150027361A (en) Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames
KR101310911B1 (en) Method of fabricating of poly silicon thin film transistor substrate for flat panel display
KR101097675B1 (en) Thin film transistor and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant