KR101776322B1 - Method of manufacturing chip package member - Google Patents
Method of manufacturing chip package member Download PDFInfo
- Publication number
- KR101776322B1 KR101776322B1 KR1020110089070A KR20110089070A KR101776322B1 KR 101776322 B1 KR101776322 B1 KR 101776322B1 KR 1020110089070 A KR1020110089070 A KR 1020110089070A KR 20110089070 A KR20110089070 A KR 20110089070A KR 101776322 B1 KR101776322 B1 KR 101776322B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- chip package
- pattern layer
- bonding
- plating
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000007747 plating Methods 0.000 claims abstract description 23
- 239000000853 adhesive Substances 0.000 claims abstract description 20
- 230000001070 adhesive effect Effects 0.000 claims abstract description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 239000010931 gold Substances 0.000 claims description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 239000002313 adhesive film Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 칩 패키지 부재 제조 방법을 개시한다. 상기 칩 패키지 부재 제조 방법은 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층과, 상기 회로패턴층의 본딩 영역에 접착되는 절연층을 각각 포함하는 2개의 칩 패키지 부재를 형성하며; 상기 2개의 칩 패키지 부재의 절연층들을 제1 양면 접착 시트의 양면에 각각 부착시키며; 상기 2개의 칩 패키지 부재의 회로패턴층들의 콘택 영역들을 도금하며; 상기 제1 양면 접착 시트로부터 상기 절연층들을 분리하며; 상기 2개의 칩 패키지 부재의 회로패턴층들의 콘택 영역들을 제2 양면 접착 시트의 양면에 각각 부착시키며; 상기 2개의 칩 패키지 부재의 회로패턴층들의 본딩 영역들을 도금하는 것을 포함한다. 그에 따라, 2개의 칩 패키지 부재의 콘택 영역들 또는 본딩 영역들을 도금하는 공정을 종래 공정보다 단순화하여 그 비용 및 시간을 줄이는 효과가 있다.The present invention discloses a method of manufacturing a chip package member. The chip package member manufacturing method includes forming two chip package members each including a circuit pattern layer having a bonding region on one side and a contact region on the other side and an insulating layer bonded to a bonding region of the circuit pattern layer, ; Adhering the insulating layers of the two chip package members to both sides of the first double-sided adhesive sheet, respectively; Plating the contact areas of the circuit pattern layers of the two chip package members; Separating the insulating layers from the first double-faced adhesive sheet; Attaching contact areas of the circuit pattern layers of the two chip package members to both sides of a second double-sided adhesive sheet, respectively; And plating the bonding regions of the circuit pattern layers of the two chip package members. Thereby, the process of plating the contact areas or the bonding areas of the two chip package members is simpler than the conventional process, thereby reducing the cost and time.
Description
본 발명은 칩 패키지 부재 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a chip package member.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.Semiconductor or optical device package technology has been steadily developed in accordance with demands for high density, miniaturization, and high performance. However, since it is relatively inferior to semiconductor manufacturing technology, development of package technology is required to solve the demand for high performance, miniaturization and high density Have recently emerged.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다.Related to the semiconductor / optical device package, a silicon chip, an LED (Light Emitting Diode) chip, a smart IC chip and the like are bonded on a substrate through wire bonding or LOC (Lead On Chip) bonding.
도 1은 종래의 칩 패키지 부재의 제조 공정을 나타낸 도면이다. 1 is a view showing a manufacturing process of a conventional chip package member.
도 1을 참조하면, 먼저, 절연층(110)을 마련한다(S1). 절연층(110)은 절연 필름 예컨대, 폴리이미드 필름(polyimide film)으로 형성될 수 있다. 절연층(110)을 마련한 후 절연층(110)에 비아홀들(112)을 형성한다(S2). Referring to FIG. 1, first, an
이어서, 금속층(120)을 절연층(110) 상에 라미네이트한다(S3). 상기 금속층(120)은 구리(Cu)로 이루어지는 것이 바람직하다. 그런 다음, 여러 약품 처리를 통해 표현을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(120)을 형성한다(S4). Next, the
여기에서, 회로패턴층(120)의 일면 즉, 상부 면은 콘택 영역(contact area)이 되며, 회로패턴층(120)의 다른 면 즉, 하부 면은 칩 패키지의 기판에 본딩된다. 그러므로, 회로패턴층(120)의 기판에 본딩되는 면은 본딩 영역(bonding area)이 된다. Here, one surface or upper surface of the
여기에서, 회로패턴층(120)의 콘택 영역에는 니켈(Ni), 팔라듐(Pd), 금(Au)이 차례대로 도금될 수 있다. 상기 회로패턴층(120)의 본딩 영역에는 니켈 및 금이 차례대로 도금될 수 한다. 이 경우, 절연층(110) 및 회로패턴층(120)의 회로 패턴에 의해 외부에 노출된 절연층(110)은 폴리이미드 또는 수지와 같은 절연 재료로 이루어 지므로, 원칙적으로 도금되지 않는다.Here, nickel (Ni), palladium (Pd), and gold (Au) may be sequentially plated on the contact region of the
이와 같이, 회로패턴층(120)의 본딩 영역과 회로패턴층(120)의 콘택 영역이 그 고유의 물리적 성질이나, 원하는 특성의 구현을 위해 서로 상이한 방식이나 상이한 재료로 도금될 수 있다. 이 경우, 회로패턴층(120)의 콘택 영역이 도금될 때에는 회로패턴층(120)의 콘택 영역의 도금에 회로패턴층(120)의 본딩 영역이 영향 받지 않도록, 절연층(110) 상에 제1 마스크부(130)를 이용하여 회로패턴층(120)의 본딩 영역을 마스킹하고, 회로패턴층(120)의 콘택 영역을 도금(plating)한다(S5). 즉, As such, the bonding regions of the
유사하게, 회로패턴층(120)의 본딩 영역이 도금될 때에는 회로패턴층(120)의 본딩 영역의 도금에 회로패턴층(120)의 콘택 영역이 영향 받지 않도록, 회로패턴층(120)의 노출된 면 즉, 콘택 영역을 제1 마스크부(140)를 이용하여 마스킹하고, 회로패턴층(120)의 본딩 영역을 도금(plating)한다(S6). Similarly, when the bonding region of the
이와 같이, 종래에는 회로패턴층(120)의 본딩 영역과 회로패턴층(120)의 콘택 영역을 별도로 도금하는 공정은 매우 복잡하고 비용 및 시간이 소요되었다.As described above, conventionally, the step of separately plating the bonding region of the
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 칩 패키지 부재의 공정을 단순화한 칩 패키지 부재 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a method of manufacturing a chip package member in which the process of a chip package member is simplified.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 칩 패키지 부재 제조 방법은 일 면에 본딩 영역을 가지고 다른 면에 콘택 영역을 갖는 회로패턴층과, 상기 회로패턴층의 본딩 영역에 접착되는 절연층을 각각 포함하는 2개의 칩 패키지 부재를 형성하며; 상기 2개의 칩 패키지 부재의 절연층들을 제1 양면 접착 시트의 양면에 각각 부착시키며; 상기 2개의 칩 패키지 부재의 회로패턴층들의 콘택 영역들을 도금하며; 상기 제1 양면 접착 시트로부터 상기 절연층들을 분리하며; 상기 2개의 칩 패키지 부재의 회로패턴층들의 콘택 영역들을 제2 양면 접착 시트의 양면에 각각 부착시키며; 상기 2개의 칩 패키지 부재의 회로패턴층들의 본딩 영역들을 도금하는 것을 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a chip package member, including: forming a circuit pattern layer having a bonding region on one side and a contact region on the other side; Forming two chip package members each including an insulating layer; Adhering the insulating layers of the two chip package members to both sides of the first double-sided adhesive sheet, respectively; Plating the contact areas of the circuit pattern layers of the two chip package members; Separating the insulating layers from the first double-faced adhesive sheet; Attaching contact areas of the circuit pattern layers of the two chip package members to both sides of a second double-sided adhesive sheet, respectively; And plating the bonding regions of the circuit pattern layers of the two chip package members.
상기 칩 패키지 부재 제조 방법은 상기 제2 양면 접착 시트로부터 상기 회로패턴층들의 콘택 영역들을 분리하는 것을 더 포함할 수 있다.The chip package member manufacturing method may further include separating the contact areas of the circuit pattern layers from the second double-sided adhesive sheet.
상기 칩 패키지 부재 제조 방법은 상기 회로패턴층들의 콘택 영역들은 니켈(Ni), 팔라듐(Pd) 및 금(Au)을 차례대로 이용하여 도금될 수 있다.In the method of manufacturing the chip package member, the contact regions of the circuit pattern layers may be plated by sequentially using nickel (Ni), palladium (Pd), and gold (Au).
상기 회로패턴층들의 본딩 영역들은 니켈(Ni) 및 금(Au)을 차례대로 이용하여 도금될 수 있다.The bonding regions of the circuit pattern layers may be plated by sequentially using nickel (Ni) and gold (Au).
상기 회로패턴층의 콘택 영역의 도금은 상기 회로패턴층의 본딩 영역의 도금과 다른 방식으로 수행될 수 있다.The plating of the contact area of the circuit pattern layer may be performed in a manner different from the plating of the bonding area of the circuit pattern layer.
상기 제1 양면 접착 시트 및 상기 제2 양면 접착 시트는 하나의 시트로 구현될 수 있다.The first double-sided adhesive sheet and the second double-sided adhesive sheet may be embodied as one sheet.
본 발명은 양면 접착 필름 또는 시트를 이용하여 2개의 칩 패키지의 콘택영역들 또는 본딩 영역들을 마스킹 공정 없이 한번에 도금할 수 있다. 그에 따라, 본 발명에 따르면 2개의 칩 패키지 부재의 콘택 영역들 또는 본딩 영역들을 도금하는 공정을 종래 공정보다 단순화하여 그 비용 및 시간을 줄이는 효과가 있다.The present invention can use the double-sided adhesive film or sheet to plated contact areas or bonding areas of two chip packages at once without masking process. Thus, according to the present invention, the process of plating the contact areas or the bonding areas of the two chip package members is simpler than the conventional process, thereby reducing the cost and time.
도 1은 종래의 칩 패키지 부재의 제조 공정을 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 칩 패키지 부재의 제조 공정을 나타낸 도면이다. 1 is a view showing a manufacturing process of a conventional chip package member.
2 is a view illustrating a manufacturing process of a chip package member according to a preferred embodiment of the present invention.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 필름 타입의 칩 패키지 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.Hereinafter, a film-type chip package and a method of manufacturing the same according to a preferred embodiment will be described in detail with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, the size of each component in the drawings may be exaggerated for the sake of explanation and does not mean a size actually applied.
도 2는 본 발명의 바람직한 실시예에 따른 칩 패키지 부재의 제조 공정을 나타낸 도면이다. 2 is a view illustrating a manufacturing process of a chip package member according to a preferred embodiment of the present invention.
도 2를 참조하면, 먼저, 절연층(210)을 마련한다(S10). 절연층(210)은 폴리이미드 필름(polyimide film)으로 형성될 수 있다. 절연층(210)을 마련한 후 절연층(210)에 비아홀들(112)을 형성한다(S20). 절연층(210)을 관통하여 형성된 비아홀들은 광소자, 즉 칩이 실장되는 비아홀, 각 층 간의 전기적 연결을 위한 바이홀, 열 확산을 용이하게 하기 위한 열 비아홀(thermal via hole), 각 층들을 정렬하는 기준이 되는 비아홀을 포함할 수 있다. Referring to FIG. 2, first, an
이어서, 금속층(220)을 절연층(110) 상에 라미네이트한다(S30). 상기 금속층(220)은 구리(Cu)로 이루어지는 것이 바람직하다. 그런 다음, 여러 약품 처리를 통해 표현을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(220)을 형성한다(S40). Next, the
여기에서, 회로패턴층(220)의 상부 면은 콘택 영역(contact area)이 되며,회로패턴층(220)의 다른 면 즉, 하부 면은 LED 패키지의 기판에 본딩된다. 그러므로, 회로패턴층(220)의 기판에 본딩되는 면은 본딩 영역(bonding area)이 된다..Here, the top surface of the
이와 같이, 공정 S10 내지 S40을 통해, 비아홀(212)이 형성된 절연층(210)과 회로패턴층(220)이 접합된 칩 패키지 부재(310)가 제조될 수 있다. 상기한 공정들을 반복적으로 또는 동시에 수행함으로써 적어도 2개의 칩 패키지 부재(310, 320)가 제조될 수 있다.The
이어서, 상기한 바와 같이 제조된 2개의 칩 패키지 부재(310, 320)의 절연층(210)들을 양면에 접착제가 도포된 필름 또는 양면 접착 시트(230)의 양면에 각각 부착시킨다(S50). 구체적으로, 필름 또는 시트(230)의 양면에 2개의 칩 패키지 부재(310)의 각각의 절연층(210)들이 부착된다. 즉, 하나의 칩 패키지 부재(310)의 절연층(210)은 접착 필름 또는 시트(230)의 일 면에 부착되고, 다른 하나의 칩 패키지 부재(320)의 절연층(210)은 접착 필름 또는 시트(230)의 다른 일 면에 부착된다.Next, the
그 결과, 이들 칩 패키지 부재(310,320)의 절연층들은 접착 필름 또는 시트(230)에 의해 마스킹되며, 그에 따라, 절연층들(210)의 비아홀에 의해 노출되는 회로패턴층(220) 부분, 즉 회로패턴층(220)의 본딩 영역들도 마스킹된다. As a result, the insulating layers of these
그러므로, 도 2에 도시된 바와 같이, 하나의 칩 패키지 부재(310)의 회로패턴층(220)의 콘택 영역 및 다른 하나의 칩 패키지 부재(320)의 회로패턴층(220)의 콘택 영역은 외부에 노출된다. 이 후, 2개의 칩 패키지 부재들(310, 320)의 회로패턴층들(220)의 콘택 영역들은 한번에 그리고 동일한 방식으로 도금될 수 있다. 회로패턴층(220)의 콘택 영역은 복수개의 금속들, 예컨대, 니켈(Ni), 팔라듐(Pd), 금(Au)을 차례대로 이용하여 여러 번 도금된다(S50). 물론 본 발명은 이에 한정되지 않으며, 회로패턴층(220)은 하나의 금속을 이용하여 도금될 수 있다. 이 경우, 회로패턴층(120)의 회로 패턴에 의해 외부에 노출된 절연층(210)은 폴리이미드 또는 수지와 같은 절연 재료로 이루어 지므로, 원칙적으로 도금되지 않는다.2, the contact region of the
그런 다음, 접착 필름 또는 시트(230)로부터 2개의 칩 패키지 부재들(310, 320)을 분리한다(S60). Then, the two
이어서, 2개의 칩 패키지 부재(310, 320)의 회로패턴층(220)의 콘택 영역들을 양면에 접착제가 도포된 필름 또는 양면 접착 시트(240)의 양면에 각각 부착시킨다(S70).Subsequently, contact areas of the
구체적으로, 필름 또는 시트(240)의 양면에 2개의 칩 패키지 부재(310)의 각각의 회로패턴층(220)들의 콘택 영역들이 부착된다. 즉, 하나의 칩 패키지 부재(310)의 회로패턴층(220)의 콘택 영역은 접착 필름 또는 시트(240)의 일 면에 부착되고, 다른 하나의 칩 패키지 부재(320)의 회로패턴층(220)의 콘택 영역은 접착 필름 또는 시트(240)의 다른 일 면에 부착된다. Specifically, the contact areas of the respective
그 결과, 이들 칩 패키지 부재(310,320)의 회로패턴층들의 콘택 영역들은 접착 필름 또는 시트(240)에 의해 마스킹된다. 그러면, 절연층들(210)의 비아홀에 의해 회로패턴층들(310)의 일부가 노출된다. 다시 말해, 하나의 칩 패키지 부재(310)의 회로패턴층(220)의 본딩 영역 및 다른 하나의 칩 패키지 부재(320)의 회로패턴층(220)의 본딩 영역은 외부에 노출된다. As a result, the contact regions of the circuit pattern layers of these
이 후, 2개의 칩 패키지 부재들(310, 320)의 회로패턴층(220)의 본딩 영역들은 한번에 그리고 동일한 방식으로 도금될 수 있다. 상기 회로패턴층(220)의 본딩 영역은 복수개의 금속으로 예컨대, 니켈 및 금을 차례대로 이용하여 여러 번 도금된다. 물론 본 발명은 이에 한정되지 않으며, 회로패턴층(220)의 본딩 영역은 하나의 금속을 이용하여 도금될 수 있다. 회로패턴층(220)의 본딩 영역에 대한 도금시, 절연층(110)은 폴리이미드 또는 수지와 같은 절연 재료로 이루어지므로, 원칙적으로 도금되지 않는다.Thereafter, the bonding regions of the
한편, 본 실시예에서는 회로패턴층(220)의 콘택 영역의 도금 후에 회로패턴층(220)의 본딩 영역의 도금이 수행되지만, 본 발명은 이에 한정되지 않는다. 다시 말해, 회로패턴층(220)의 콘택 영역의 도금 공정과 회로패턴층(220)의 본딩 영역의 도금 공정의 순서는 제조 공정 상의 조건 또는 다른 조건에 따라 바뀔 수 있다.On the other hand, in this embodiment, the plating of the bonding region of the
또한, 본 실시예에서는 절연층(210)들을 부착되는 접착 필름 또는 시트(230) 및 회로패턴층(220)의 콘택 영역들이 부착되는 접착 필름 또는 시트(240)이 서로 다른 것으로 도시되어 있지만, 이들 접착 시트들(230, 240)은 서로 동일할 수 있다. 예컨대, 회로패턴층의 콘택 영역의 도금 후에 또는 회로패턴층(220)의 본딩 영역의 도금 후에 접착 필름 또는 시트로부터 절연층 또는 회로패턴층이 분리되어 다시 사용될 수 있다.Although the adhesive film or
이러한 본 발명에 따라, 비아홀(212)이 형성된 절연층(210)과 절연층(210) 상에 위치하는 회로패턴층(220)을 갖는 칩 패키지 부재(310)의 콘택 영역과 본딩 영역이 서로 다른 방식이나 재료로, 또는 서로 다른 횟수 도금될 경우 양면 접착 필름 또는 시트를 이용하여 2개의 칩 패키지의 콘택영역들 또는 본딩 영역들을 마스킹 공정 없이 한번에 도금할 수 있다. 그에 따라, 본 발명에 따르면 2개의 칩 패키지 부재의 콘택 영역들 또는 본딩 영역들을 도금하는 공정을 종래 공정보다 단순화하여 그 비용 및 시간을 줄이는 효과가 있다.The contact area and the bonding area of the
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.In the foregoing detailed description of the present invention, specific examples have been described. However, various modifications are possible within the scope of the present invention. The technical spirit of the present invention should not be limited to the above-described embodiments of the present invention, but should be determined by the claims and equivalents thereof.
210: 절연층 220: 회로패턴층
230: 접착 필름 210: insulating layer 220: circuit pattern layer
230: Adhesive film
Claims (6)
상기 2개의 칩 패키지 부재의 절연층들을 제1 양면 접착 시트의 양면에 각각 부착시키며;
상기 2개의 칩 패키지 부재의 회로패턴층들의 콘택 영역들을 도금하며;
상기 제1 양면 접착 시트로부터 상기 절연층들을 분리하며;
상기 2개의 칩 패키지 부재의 회로패턴층들의 콘택 영역들을 제2 양면 접착 시트의 양면에 각각 부착시키며;
상기 2개의 칩 패키지 부재의 회로패턴층들의 본딩 영역들을 도금하는 것을 포함하는 칩 패키지 부재 제조 방법.Forming two chip package members each including a circuit pattern layer having a bonding region on one side and a contact region on the other side and an insulating layer bonded to the bonding region of the circuit pattern layer;
Adhering the insulating layers of the two chip package members to both sides of the first double-sided adhesive sheet, respectively;
Plating the contact areas of the circuit pattern layers of the two chip package members;
Separating the insulating layers from the first double-faced adhesive sheet;
Attaching contact areas of the circuit pattern layers of the two chip package members to both sides of a second double-sided adhesive sheet, respectively;
And plating the bonding regions of the circuit pattern layers of the two chip package members.
상기 회로패턴층들의 콘택 영역들은 니켈(Ni), 팔라듐(Pd) 및 금(Au)을 차례대로 이용하여 도금되는, 칩 패키지 부재 제조 방법.The method according to claim 1,
Wherein the contact regions of the circuit pattern layers are plated by successively using nickel (Ni), palladium (Pd), and gold (Au).
상기 회로패턴층들의 본딩 영역들은 니켈(Ni) 및 금(Au)을 차례대로 이용하여 도금되는, 칩 패키지 부재 제조 방법.The method according to claim 1,
Wherein the bonding regions of the circuit pattern layers are plated by sequentially using nickel (Ni) and gold (Au).
상기 회로패턴층의 콘택 영역의 도금은 상기 회로패턴층의 본딩 영역의 도금과 다른 방식으로 수행되는 칩 패키지 부재 제조 방법.The method according to claim 1,
Wherein the plating of the contact area of the circuit pattern layer is performed in a different manner from the plating of the bonding area of the circuit pattern layer.
상기 제1 양면 접착 시트 및 상기 제2 양면 접착 시트는 하나의 시트로 구현되는 칩 패키지 부재 제조 방법.
3. The method according to claim 1 or 2,
Wherein the first double-sided adhesive sheet and the second double-sided adhesive sheet are embodied as one sheet.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110089070A KR101776322B1 (en) | 2011-09-02 | 2011-09-02 | Method of manufacturing chip package member |
TW101131758A TWI486107B (en) | 2011-09-02 | 2012-08-31 | Method of manufacturing substrate for chip packages |
PCT/KR2012/007002 WO2013032279A1 (en) | 2011-09-02 | 2012-08-31 | Method of manufacturing substrate for chip packages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110089070A KR101776322B1 (en) | 2011-09-02 | 2011-09-02 | Method of manufacturing chip package member |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130025640A KR20130025640A (en) | 2013-03-12 |
KR101776322B1 true KR101776322B1 (en) | 2017-09-07 |
Family
ID=47756601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110089070A KR101776322B1 (en) | 2011-09-02 | 2011-09-02 | Method of manufacturing chip package member |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR101776322B1 (en) |
TW (1) | TWI486107B (en) |
WO (1) | WO2013032279A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105701532B (en) * | 2014-11-25 | 2018-09-11 | 茂邦电子有限公司 | The wafer package part and its molding sheet shape package board and forming method of chip card |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060131755A1 (en) | 2004-03-31 | 2006-06-22 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate |
US20100314037A1 (en) | 2009-06-11 | 2010-12-16 | Unimicron Technology Corporation | Method for fabricating packaging substrate |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100214562B1 (en) * | 1997-03-24 | 1999-08-02 | 구본준 | Stacked semiconductor chip package and making method thereof |
JP3760913B2 (en) * | 2002-11-29 | 2006-03-29 | 日立化成工業株式会社 | Semiconductor package substrate |
JP2004296481A (en) * | 2003-03-25 | 2004-10-21 | Nitto Denko Corp | Multilayer wiring circuit board |
KR101195786B1 (en) * | 2008-05-09 | 2012-11-05 | 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 | Chip-size double side connection package and method for manufacturing the same |
TWI402015B (en) * | 2009-05-27 | 2013-07-11 | Chuan Ling Hu | Integration of surface mount components of the packaging structure |
-
2011
- 2011-09-02 KR KR1020110089070A patent/KR101776322B1/en active IP Right Grant
-
2012
- 2012-08-31 TW TW101131758A patent/TWI486107B/en active
- 2012-08-31 WO PCT/KR2012/007002 patent/WO2013032279A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060131755A1 (en) | 2004-03-31 | 2006-06-22 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate |
US20100314037A1 (en) | 2009-06-11 | 2010-12-16 | Unimicron Technology Corporation | Method for fabricating packaging substrate |
Also Published As
Publication number | Publication date |
---|---|
TWI486107B (en) | 2015-05-21 |
TW201330742A (en) | 2013-07-16 |
KR20130025640A (en) | 2013-03-12 |
WO2013032279A1 (en) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834657B1 (en) | Electronic device substrate and its fabrication method, and electronic device and its fabrication method | |
KR101193416B1 (en) | Three-dimensionally integrated semiconductor device and method for manufacturing the same | |
US9392698B2 (en) | Chip-embedded printed circuit board and semiconductor package using the PCB, and manufacturing method of the PCB | |
JP2007115774A (en) | Method of manufacturing semiconductor device | |
US20060134826A1 (en) | Methods of forming semiconductor packages | |
US9324580B2 (en) | Process for fabricating a circuit substrate | |
JP2008252016A (en) | Substrate and manufacturing method therefor, and circuit device and manufacturing method therefor | |
TW200411886A (en) | An assembly method for a passive component | |
KR101776322B1 (en) | Method of manufacturing chip package member | |
TW200933831A (en) | Integrated circuit package and the method for fabricating thereof | |
US20130313002A1 (en) | Multilayer printed circuit board and method for manufacturing same | |
KR101574019B1 (en) | Method of manufacturing Printed Circuit Board | |
US9974166B2 (en) | Circuit board and manufacturing method thereof | |
KR101674536B1 (en) | Method for manufacturing circuit board by using leadframe | |
TWI305124B (en) | Glass circuit board and manufacturing method thereof | |
JP2004207278A (en) | Circuit device and its manufacturing method | |
KR101795054B1 (en) | Chip package member and manufacturing method thereof | |
KR101690859B1 (en) | Manufacturing method of a semiconductor substrate and the package | |
US8384216B2 (en) | Package structure and manufacturing method thereof | |
TWI596678B (en) | Semiconductor package structure and manufacturing method thereof | |
KR100708042B1 (en) | Manufacturing method of substrate for semiconductor package | |
KR20220135499A (en) | Printed circuit board and method for manufacturing the same | |
KR101897102B1 (en) | Manufacturing method of chip package member for smart ic and manufacturing method of chip package | |
KR101503044B1 (en) | Pcb product and method for manufacturing thereof | |
TWI474413B (en) | Manufacturing process for chip package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |