KR101776276B1 - 송신 장치 및 그의 인터리빙 방법 - Google Patents

송신 장치 및 그의 인터리빙 방법 Download PDF

Info

Publication number
KR101776276B1
KR101776276B1 KR1020170055714A KR20170055714A KR101776276B1 KR 101776276 B1 KR101776276 B1 KR 101776276B1 KR 1020170055714 A KR1020170055714 A KR 1020170055714A KR 20170055714 A KR20170055714 A KR 20170055714A KR 101776276 B1 KR101776276 B1 KR 101776276B1
Authority
KR
South Korea
Prior art keywords
bit
group
bits
column
ldpc
Prior art date
Application number
KR1020170055714A
Other languages
English (en)
Other versions
KR20170052551A (ko
Inventor
정홍실
김경중
명세호
앤솔레구이 다니엘
모우호우체 벨카셈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170052551A publication Critical patent/KR20170052551A/ko
Application granted granted Critical
Publication of KR101776276B1 publication Critical patent/KR101776276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

송신 장치가 개시된다. 본 송신 장치는 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 부호화부, LDPC 부호어를 인터리빙하는 인터리버 및 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑하는 변조부를 포함하며, 변조부는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.

Description

송신 장치 및 그의 인터리빙 방법 { TRANSMITTING APPARATUS AND INTERLEAVING METHOD THEREOF }
본 발명은 송신 장치 및 그의 인터리빙 방법에 관한 것으로, 더욱 상세하게는 데이터를 처리하여 전송하는 송신 장치 및 그의 인터리빙 방법에 관한 것이다.
21세기 정보화 사회에서 방송 통신 서비스는 본격적인 디지털화, 다채널화, 광대역화, 고품질화의 시대를 맞이하고 있다. 특히 최근에 고화질 디지털 TV 및 PMP, 휴대방송 기기 보급이 확대됨에 따라 디지털 방송 서비스도 다양한 수신방식 지원에 대한 요구가 증대되고 있다.
이러한 요구에 따라 표준 그룹에서는 다양한 표준을 제정하여, 사용자의 니즈를 만족시킬 수 있는 다양한 서비스를 제공하고 있는 실정에서, 보다 우수한 복호화 및 수신 성능을 통해 보다 나은 서비스를 제공하기 위한 방안의 모색이 요청된다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑시켜 전송할 수 있는 송신 장치 및 그의 인터리빙 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 송신 장치는 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 부호화부, 상기 LDPC 부호어를 인터리빙하는 인터리버 및 상기 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑하는 변조부를 포함하며, 상기 변조부는 상기 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 상기 변조 심볼 내의 기설정된 비트에 맵핑한다.
여기에서, 상기 복수의 비트 그룹 각각은 M 개의 비트로 구성되며, M은 Nldpc와 Kldpc의 공약수이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정될 수 있다. 이 경우, Qldpc는 상기 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파리미터 값, Nldpc는 상기 LDPC 부호어의 길이, Kldpc는 상기 LDPC 부호어를 구성하는 정보어 비트들의 길이이다.
한편, 상기 인터리버는 상기 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙하는 패리티 인터리버, 상기 패리티 인터리빙된 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 그룹 인터리버 및, 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 블록 인터리버를 포함할 수 있다.
여기에서, 상기 그룹 인터리버는 하기의 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이 경우, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고, 변조 방식이 256-QAM이고 부호율이 7/15인 경우, 하기의 표 16과 같이 정의될 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 9/15인 경우, 하기의 표 17과 같이 정의될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 13/15인 경우, 하기의 표 19와 같이 정의될 수 있다.
한편, 상기 인터리버는 상기 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 그룹 인터리버 및, 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 블록 인터리버를 포함할 수 있다.
여기에서, 상기 그룹 인터리버는 하기의 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이 경우, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
또한, 수학식 21에서 π(j)는 DPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 5/15인 경우, 하기의 표 15와 같이 정의될 수 있다.
한편, 상기 블록 인터리버는 상기 복수의 비트 그룹을 비트 그룹 단위로 복수의 열 각각에 열 방향으로 라이트하고, 상기 복수의 비트 그룹이 비트 그룹 단위로 라이트된 상기 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수있다.
여기에서, 상기 블록 인터리버는 상기 복수의 비트 그룹 중 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 상기 복수의 열 각각에 순차적으로 라이트한 후, 상기 복수의 열 각각에서 상기 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트 되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다.
한편, 본 발명의 일 실시 예에 따른 송신 장치의 인터리빙 방법은 LDPC 부호화를 수행하여 LDPC 부호어를 생성하는 단계, 상기 LDPC 부호어를 인터리빙하는 단계 및 상기 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑하는 단계를 포함하며, 상기 맵핑하는 단계는 상기 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 상기 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.
여기에서, 상기 복수의 비트 그룹 각각은 M 개의 비트로 구성되며, M은 Nldpc와 Kldpc의 공약수이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정될 수 있다. 이 경우, Qldpc는 상기 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파리미터 값, Nldpc는 상기 LDPC 부호어의 길이, Kldpc는 상기 LDPC 부호어를 구성하는 정보어 비트들의 길이이다.
한편, 상기 인터리빙하는 단계는 상기 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙하는 단계, 상기 패리티 인터리빙된 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 단계 및, 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 단계를 포함할 수 있다.
여기에서, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 단계는 하기의 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 7/15인 경우, 하기의 표 16과 같이 정의될 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 9/15인 경우, 하기의 표 17과 같이 정의될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 13/15인 경우, 하기의 표 19와 같이 정의될 수 있다.
한편, 상기 인터리빙하는 단계는 상기 LDPC 부호어를 상기 복수의 비트 그룹으로 구분하고, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 단계 및, 상기 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 단계를 포함할 수 있다.
여기에서, 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하는 단계는 하기의 수학식 21에 기초하여 상기 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
또한, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
그리고, 수학식 21에서 π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 5/15인 경우, 하기의 표 15와 같이 정의될 수 있다.
한편, 상기 복수의 비트 그룹을 인터리빙하는 단계는 상기 복수의 비트 그룹을 비트 그룹 단위로 복수의 열 각각에 열 방향으로 라이트하고, 상기 복수의 비트 그룹이 비트 그룹 단위로 라이트된 상기 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
여기에서, 상기 복수의 비트 그룹을 인터리빙하는 단계는 상기 복수의 비트 그룹 중 상기 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 상기 복수의 열 각각에 순차적으로 라이트한 후, 상기 복수의 열 각각에서 상기 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트 되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다.
이러한 본 발명의 다양한 실시 예에 따르면, 보다 우수한 복호화 및 수신 성능을 제공할 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도,
도 2 내지 도 4는 본 발명의 다양한 실시 예에 따른 패리티 검사 행렬의 구조를 설명하기 위한 도면들,
도 5는 본 발명의 일 실시 예에 따른 인터리버의 구성을 설명하기 위한 블록도,
도 6 내지 도 8은 본 발명의 일 실시 예에 따른 인터리빙 방법을 설명하기 위한 도면들,
도 9 내지 도 14는 본 발명의 일 실시 예에 따른 블록 인터리버의 인터리빙 동작을 설명하기 위한 도면들,
도 15는 본 발명의 일 실시 예에 따른 디멀티플렉서의 동작을 설명하기 위한 도면,
도 16은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도,
도 17은 본 발명의 일 실시 예에 따른 디인터리버의 구성을 설명하기 위한 블록도,
도 18은 본 발명의 일 실시 예에 따른 블록 디인터리버의 디인터리빙 동작을 설명하기 위한 도면, 그리고
도 19는 본 발명의 일 실시 예에 따른 인터리빙 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도이다. 도 1에 따르면, 송신 장치(100)는 부호화부(110), 인터리버(120) 및 변조부(130)(또는, '성상도 맵퍼'라 할 수 있다)를 포함한다.
부호화부(110)는 패리티 검사 행렬(Parity Check Matrix, PCM)에 기초하여 LDPC(Low Density Parity Check) 부호화를 수행하여 LDPC 부호어를 생성한다. 이를 위해, 부호화부(110)는 LPDC 부호화를 수행하는 LDPC 인코더(미도시)를 포함할 수 있다.
구체적으로, 부호화부(110)는 입력되는 비트들을 정보어 비트들로 LDPC 부호화를 수행하여, 정보어 비트들과 패리티 비트들(즉, LDPC 패리티 비트들)로 구성된 LDPC 부호어를 생성할 수 있다. 이 경우, LPDC 부호는 시스테메틱 코드(systematic code)라는 점에서, 정보어 비트들이 LDPC 부호어에 그대로 포함될 수 있다.
여기에서, LDPC 부호어는 정보어 비트들과 패리티 비트들로 구성된다. 예를 들어, LDPC 부호어는 Nldpc 개의 비트로 구성되며, Kldpc 개의 비트로 이루어진 정보어 비트들과 Nparity=Nldpc-Kldpc 개의 비트로 이루어진 패리티 비트들을 포함할 수 있다.
이 경우, 부호화부(110)는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성할 수 있다. 즉, LDPC 부호화를 수행하는 과정은 HㆍCT=0을 만족하도록 LDPC 부호어를 생성하는 과정이라는 점에서, 부호화부(110)는 LDPC 부호화 시 패리티 검사 행렬을 이용할 수 있다. 여기에서, H는 패리티 검사 행렬을 나타내고, C는 LDPC 부호어를 나타낸다.
이를 위해, 송신 장치(100)는 별도의 메모리를 구비하여 다양한 형태의 패리티 검사 행렬을 기저장하고 있을 수 있다.
예를 들어, 송신 장치(100)는 DVB-C2(Digital Video Broadcasting-Cable version 2), DVB-S2(Digital Video Broadcasting-Satellite-Second Generation), DVB-T2(Digital Video Broadcasting-Second Generation Terrestria) 등의 규격에서 정의된 패리티 검사 행렬을 기저장하거나, 또는 현재 표준 제정 중인 북미 디지털 방송 표준 시스템 ATSC(Advanced Television Systems Committee) 3.0 규격에서 정의된 패리티 검사 행렬을 기저장하고 있을 수 있다. 하지만, 이는 일 예일 뿐이며, 송신 장치(100)는 이 외에도 다양한 형태의 패리티 검사 행렬을 기저장하고 있을 수 있다.
이하에서는 첨부된 도면을 참조하여, 본 발명의 다양한 실시 예들에 따른 패리티 검사 행렬의 구조에 대해 설명하도록 한다. 이하에서의 패리티 검사 행렬에서 1을 제외한 부분의 원소는 0이다.
일 예로, 본 발명의 일 실시 예에 따른 패리티 검사 행렬은 도 2와 같은 구조를 가질 수 있다.
도 2를 참조하면, 패리티 검사 행렬(200)은 정보어 비트들에 대응되는 부분 행렬인 정보어 부분 행렬(210)과 패리티 비트들에 대응되는 부분 행렬인 패리티 부분 행렬(220)로 구성된다.
정보어 부분 행렬(210)은 Kldpc 개의 열(column)을 포함하고, 패리티 부분 행렬(220)은 Nparity=Nldpc-Kldpc 개의 열을 포함한다. 한편, 패리티 검사 행렬(200)의 행(row)의 개수는 패리티 부분 행렬(220)의 열의 개수 Nparity=Nldpc-Kldpc와 동일하다.
또한, 패리티 검사 행렬(200)에서 Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어비트들의 길이, Nparity=Nldpc-Kldpc는 패리티 비트들의 길이를 나타낸다. 여기에서, LDPC 부호어, 정보어 비트들 및 패리티 비트들의 길이는 LDPC 부호어, 정보어 비트들 및 패리티 비트들 각각에 포함되는 비트들의 개수를 의미한다.
이하에서는 정보어 부분 행렬(210)과 패리티 부분 행렬(220)의 구조에 대해 살펴보도록 한다.
정보어 부분 행렬(210)은 Kldpc 개의 열(즉, 0 번째 열부터 Kldpc-1 번째 열)을 포함하는 행렬로, 다음과 같은 규칙을 따른다.
첫째, 정보어 부분 행렬(210)을 구성하는 Kldpc 개의 열들은 M 개씩 동일한 그룹에 속하며, 총 Kldpc/M 개의 열 그룹(column group)들로 구분된다. 동일한 열 그룹 내에 속한 열들은 서로 Qldpc 만큼 시클릭 쉬프트(cyclic shift)된 관계를 가진다. 즉, Qldpc 는 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파라미터 값으로 볼 수 있다.
여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격이고(일 예로, M=360)이고, Qldpc는 정보어 부분 행렬(210)에서 각 열이 시클릭 쉬프트되는 크기이다. M은 Nldpc와 Kldpc의 공약수(common divisor)이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정된다. 여기에서, M 및 Qldpc는 정수이고, Kldpc/M도 정수가 된다. 한편, M 및 Qldpc는 LDPC 부호어의 길이와 부호율(code rate, CR)에 따라 다양한 값을 가질 수 있다.
예를 들어, M=360이고 LDPC 부호어의 길이 Nldpc가 64800인 경우 Qldpc는 하기의 표 1과 같이 정의되고, M=360이고 LDPC 부호어의 길이 Nldpc가 16200인 경우 Qldpc는 하기의 표 2와 같이 정의될 수 있다.
Figure 112017042315467-pat00001
Figure 112017042315467-pat00002
둘째, i 번째(i=0,1,..,Kldpc/M-1) 열 그룹의 0 번째 열의 차수(degree)(여기에서, 차수는 열에 존재하는 1 값의 개수로, 동일한 열 그룹에 속하는 모든 열들의 차수는 동일하다)를 Di라 하고, i 번째 열 그룹의 0 번째 열에서 1이 있는 각 행의 위치(또는, 인덱스)를
Figure 112017042315467-pat00003
이라 하면, i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 위치한 행의 인덱스
Figure 112017042315467-pat00004
는 하기의 수학식 1과 같이 결정된다.
Figure 112017042315467-pat00005
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M-1, j=1,2,...,M-1이다.
한편, 수학식 1은 하기의 수학식 2와 같이 동일하게 표현될 수 있다.
Figure 112017042315467-pat00006
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M-1, j=1,2,...,M-1이다. 여기에서, j=1,2,...,M-1이기 때문에 수학식 2의 (j mod M)은 j로 볼 수 있다.
이들 수학식에서,
Figure 112017042315467-pat00007
는 i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 위치한 행의 인덱스, Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어 비트들의 길이, Di는 i 번째 열 그룹에 속하는 열들의 차수, M은 하나의 열 그룹에 속하는 열의 개수, Qldpc는 각 열이 시클릭 쉬프트되는 크기를 의미한다.
결국, 이들 수학식을 참조하면
Figure 112017042315467-pat00008
값만을 알면 i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 있는 행의 인덱스
Figure 112017042315467-pat00009
를 알 수 있게 된다. 그러므로, 각각의 열 그룹 내의 0 번째 열에서 k 번째 1이 있는 행의 인덱스 값을 저장하면, 도 2의 구조를 갖는 패리티 검사 행렬(200)(즉, 패리티 검사 행렬(200)의 정보어 부분 행렬(210))에서 1이 있는 열과 행의 위치가 파악될 수 있다.
상술한 규칙들에 따르면, i 번째 열 그룹에 속하는 열들의 차수는 모두 Di로 동일하다. 따라서, 상술한 규칙들에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 LDPC 부호는 다음과 같이 간략하게 표현될 수 있다.
예를 들어, Nldoc가 30, Kldpc가 15, Qldpc가 3인 경우, 3 개의 열 그룹의 0 번째 열에서 1이 위치한 행의 위치 정보는 하기 수학식 3과 같은 수열들로 표현될 수 있으며, 이는 '무게-1 위치 수열(weight-1 position sequence)'이라 지칭될 수 있다.
Figure 112017042315467-pat00010
여기에서,
Figure 112017042315467-pat00011
는 i 번째 열 그룹 내의 j 번째 열에서 k 번째 1이 있는 행의 인덱스를 의미한다.
각 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스를 나타내는 수학식 3과 같은 무게-1 위치 수열들은 하기의 표 3과 같이 보다 간략하게 표현될 수 있다.
Figure 112017042315467-pat00012
표 3은 패리티 검사 행렬에서 1 값을 가지는 원소의 위치를 나타낸 것으로서, i 번째 무게-1 위치 수열은 i 번째 열 그룹에 속한 0 번째 열에서 1이 있는 행의 인덱스들로 표현된다.
상술한 내용에 기초하여 본 발명의 일 실시 예에 다른 패리티 검사 행렬의 정보어 부분 행렬(210)은 하기의 표 4 내지 표 12에 의해 정의될 수 있다.
구체적으로, 표 4 내지 표 12는 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들을 나타낸다. 즉, 정보어 부분 행렬(210)은 각각 M 개의 열을 포함하는 복수의 열 그룹으로 구성되며, 복수의 열 그룹 각각의 0 번째 열에서 1의 위치는 표 4 내지 표 12에 의해 정의될 수 있다.
여기에서, i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 “addresses of parity bit accumulators”를 의미한다. 한편, “addresses of parity bit accumulators”는 DVB-C2/S2/T2 등의 규격 또는 현재 표준 제정 중인 ATSC 3.0 규격에서 정의된 바와 동일한 의미를 가진다는 점에서 구체적인 설명은 생략하도록 한다.
일 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 5/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 4와 같다.
Figure 112017042315467-pat00013
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 7/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 5 또는 표 6과 같다.
Figure 112017042315467-pat00014
Figure 112017042315467-pat00015
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 9/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 7 또는 표 8과 같다.
Figure 112017042315467-pat00016
Figure 112017042315467-pat00017
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 11/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 9 또는 표 10과 같다.
Figure 112017042315467-pat00018
Figure 112017042315467-pat00019
다른 예로, LDPC 부호어의 길이 Nldpc가 16200, 부호율이 13/15, M이 360인 경우, 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 11 또는 표 12와 같다.
Figure 112017042315467-pat00020
Figure 112017042315467-pat00021
한편, 상술한 예에서는 LDPC 부호어의 길이가 16200이고 부호율이 5/15, 7/15, 9/15, 11/15, 13/15인 경우만을 설명하였으나, 이는 일 예에 불과하고 LDPC 부호어의 길이가 64800인 경우이거나 다른 부호율을 갖는 경우에도 정보어 부분 행렬(210)에서 1의 위치가 다양하게 정의될 수 있다.
한편, 상술한 표 4 내지 표 12에서 각 i 번째 열 그룹에 대응되는 수열 내의 숫자들의 순서가 바뀌어도 동일한 부호의 패리티 검사 행렬이라는 점에서, 표 4 내지 표 12에서 각 i 번째 열 그룹에 대응되는 수열 내의 순서가 바뀐 경우도 본 발명에서 고려하는 부호의 한 가지 일 예가 될 수 있다.
또한, 표 4 내지 표 12에서 각 열 그룹에 대응되는 수열들의 나열 순서가 바뀌어도 부호의 그래프 상의 사이클 특성 및 차수 분포 등의 대수적 특성이 바뀌지 않기 때문에, 표 4 내지 표 12에 나타난 수열들의 나열 순서가 바뀐 경우도 한 가지 일 예가 될 수 있다.
또한, 표 4 내지 표 12에서 임의의 열 그룹에 대응되는 수열들에 대해 모두 동일하게 Qldpc의 배수를 더한 결과 또한 부호의 그래프 상의 사이클 특성이나 차수 분포 등의 대수적 특성이 바뀌지 않기 때문에, 표 4 내지 표 12에 나타난 수열들에 대해 모두 동일하게 Qldpc의 배수를 더한 결과도 한 가지 일 예가 될 수 있다. 여기에서 주의해야 할 점은 주어진 수열에 Qldpc 배수만큼 더했을 경우 그 값이 (Nldpc-Kldpc) 이상의 값이 나올 경우에는 그 값에 (Nldpc-Kldpc)에 대한 모듈로(modulo) 연산을 적용한 값으로 바꾸어 적용해야 한다는 것이다.
한편, 표 4 내지 표 12와 같이 정보어 부분 행렬(210)의 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치가 정의되면, 이를 Qldpc만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있다.
예를 들어, 표 4의 경우, 정보어 부분 행렬(210)의 0 번째 열 그룹의 0 번째 열의 경우, 245 번째 행, 449 번째 행, 491 번째 행,...에 1이 존재한다.
이 경우, Qldpc=(Nldpc-Kldpc)/M=(16200-5400)/360=30이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 275(=245+30), 479(=449+30), 521(=491+30),...이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 305(=275+30), 509(=479+30), 551(=521+30),... 이 될 수 있다.
이와 같은 방식에 의해, 각 열 그룹의 모든 행에서 1이 위치한 행의 인덱스가 정의될 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)에서 패리티 부분 행렬(220)은 다음과 같이 정의될 수 있다.
패리티 부분 행렬(220)은 Nldpc-Kldpc 개의 열(즉, Kldpc 번째 열부터 Nldpc-1 번째 열)을 포함하는 부분 행렬로, 이중 대각(dual diagonal 또는 staircase) 구조를 갖는다. 따라서, 패리티 부분 행렬(220)에 포함되는 열 중에서 마지막 열(즉, Nldpc-1 번째 열)을 제외한 나머지 열들의 차수는 모두 2이며, 마지막 열의 차수는 1이 된다.
결국, 패리티 검사 행렬(200)에서 정보어 부분 행렬(210)은 표 4 내지 표 12에 의해 정의되며 패리티 부분 행렬(220)은 이중 대각 구조를 가질 수 있다.
한편, 도 2에 도시된 패리티 검사 행렬(200)의 열과 행을 하기의 수학식 4 및 수학식 5에 기초하여 퍼뮤테이션(permutation)하면, 도 2에 도시된 패리티 검사 행렬(200)은 도 3에 도시된 패리티 검사 행렬(300)의 형태로 나타내어질 수 있다.
Figure 112017042315467-pat00022
Figure 112017042315467-pat00023
수학식 4 및 수학식 5에 기초하여 퍼뮤테이션을 수행하는 방법은 다음과 같다. 여기에서, 로우 퍼뮤테이션과 컬럼 퍼뮤테이션은 동일한 원리가 적용된다는 점에서, 이하에서는 로우 퍼뮤테이션을 일 예로 설명하도록 한다.
로우 퍼뮤테이션의 경우, X 번째 행에 대해 X= Qldpc×i+j를 만족하는 i, j를 산출하고, 산출된 i, j를 M×j+i에 대입하여 X 번째 행이 퍼뮤테이션되는 행을 산출하게 된다. 예를 들어, 7 번째 행의 경우, 7=2×i+j를 만족하는 i,j는 각각 3,1이 되므로, 7 번째 행은 10×1+3=13 번째 행으로 퍼뮤테이션된다.
이와 같은 방식으로 로우 퍼뮤테이션 및 컬럼 퍼뮤테이션을 수행하면, 도 2의 패리티 검사 행렬은 도 3과 같이 나타낼 수 있게 된다.
도 3을 참조하면, 패리티 검사 행렬(300)은 패리티 검사 행렬(300)을 다수의 부분 블록(partial block)들로 분할하고, 부분 블록들 각각에 M×M 사이즈의 준 순환(quasi-cyclic) 행렬을 대응시키는 형태를 갖는다.
이에 따라, 도 3과 같은 구조를 갖는 패리티 검사 행렬(300)은 M×M 사이즈의 행렬 단위로 구성된다. 즉, 패리티 검사 행렬(300)은 다수의 부분 블록에 M×M 사이즈를 갖는 부분 행렬이 나열되어 구성된다.
이와 같이, 패리티 검사 행렬(300)은 M×M 사이즈의 준 순환 행렬 단위로 구성되므로, M 개의 열들을 열 블록(column-block), M 개의 행들을 행 블록(row-block)이라 명명할 수 있다. 이에 따라, 본 발명에서 사용하는 도 3과 같은 구조를 갖는 패리티 검사 행렬(300)은 Nqc _ column=Nldpc/M 개의 열 블록과 Nqc _ row=Nparity/M 개의 행 블록으로 구성되는 것으로 볼 수 있다.
이하에서는, M×M 사이즈를 갖는 부분 행렬에 대하여 설명하도록 한다.
첫째, 0 번째 행 블록의 (Nqc _ column-1) 번째 열 블록 A(330)은 하기의 수학식 6의 형태를 갖는다.
Figure 112017042315467-pat00024
이와 같이, A(330)은 M×M 행렬로, 0 번째 행과 (M-1) 번째 열의 값들은 모두 '0'이고, 0≤i≤(M-2)에 대하여 i 번째 열의 (i+1) 번째 행은 '1'이며 그 외의 모든 값들은 '0'이다.
둘째, 패리티 부분 행렬(320)에서 0≤i≤(Nldpc-Kldpc)/M-1에 대하여 (Kldpc/M+i) 번째 열 블록의 i 번째 행 블록은 단위 행렬 IM×M(340)로 구성된다. 또한, 0≤i≤(Nldpc-Kldpc)/M-2에 대하여 (Kldpc/M+i) 번째 열 블록의 (i+1)번째 행 블록은 단위 행렬 IM ×M(340)로 구성된다.
셋째, 정보어 부분 행렬(310)을 구성하는 블록(350)은 순환 행렬 P가 시클릭 쉬프트된 형태인
Figure 112017042315467-pat00025
또는, 순환 행렬 P가 시클릭 쉬프트된 행렬
Figure 112017042315467-pat00026
이 합해진 형태(또는, 중첩된 형태)가 될 수 있다.
일 예로, 순환 행렬 P의 위첨자 aij가 1일 때(즉, P1), 블록 P(350)의 형태는 하기의 수학식 7과 같이 나타낼 수 있다.
Figure 112017042315467-pat00027
순환 행렬 P는 M×M 사이즈를 갖는 정사각 행렬로서, 순환 행렬 P는 M 개의 행들 각각의 무게가 1이고, M 개의 열들 각각의 무게 역시 1인 행렬을 나타낸다. 그리고, 순환 행렬 P는 위첨자 aij가 0일 때 즉, P0는 단위 행렬 IM ×M를 나타낸다. 그리고, 표기상의 편의를 위하여, 위첨자 aij가 ∞일 때 즉, P∞는 영(zero) 행렬을 정의한다.
한편, 도 3에서 패리티 검사 행렬(300)의 i 번째 행 블록과 j 번째 열 블록이 교차하는 지점에 존재하는 부분 행렬은
Figure 112017042315467-pat00028
가 될 수 있다. 따라서, i와 j는 정보어 부분에 해당하는 부분 블록들의 행 블록과 열 블록의 개수를 나타낸다. 따라서, 패리티 검사 행렬(300)은 전체 열의 개수가 Nldpc=M×Nqc _ column이고, 전체 행의 개수가 Nparity=M×Nqc _ row가 된다. 즉, 패리티 검사 행렬(300)은 Nqc _ column 개의 "열 블록"과 Nqc _ row 개의 "행 블록"으로 구성된다.
이하에서는 도 2와 같은 패리티 검사 행렬(200)에 기초하여 LDPC 부호화를 수행하는 방법에 대해 설명하도록 한다. 한편, 설명의 편의를 위해 패리티 검사 행렬(200)이 표 4와 같이 정의되는 경우를 일 예로 LDPC 부호화 과정을 개략적으로 설명하도록 한다.
먼저, 길이가 Kldpc인 정보어 비트들을
Figure 112017042315467-pat00029
라 하고, 길이가 Nldpc-Kldpc인 패리티 비트들을
Figure 112017042315467-pat00030
라 할 때, 하기와 같은 과정에 의해 LDPC 부호화가 수행될 수 있다.
단계 1) 패리티 비트들을 '0'으로 초기화한다. 즉,
Figure 112017042315467-pat00031
단계 2) 표 4의 첫 번째 행(즉, i=0인 행)에서 정의되는 패리티 비트의 어드레스를 패리티 비트의 인덱스로 갖는 패리티 비트에 0 번째 정보어 비트 i0를 누적(accumulate)한다. 이는 아래의 수학식 8과 같이 표현될 수 있다.
Figure 112017042315467-pat00032
여기에서, i0는 0 번째 정보어 비트, pi는 i 번째 패리티 비트,
Figure 112017042315467-pat00033
는 바이너리 연산을 의미한다. 바이너리 연산에 의하면, 1
Figure 112017042315467-pat00034
1은 0, 1
Figure 112017042315467-pat00035
0은 1, 0
Figure 112017042315467-pat00036
1은 1, 0
Figure 112017042315467-pat00037
0은 0이다.
단계 3) 나머지 359 개의 정보어 비트들 im(m=1,2,...,359)을 패리티 비트에 누적한다. 여기에서, 나머지 정보어 비트들은 i0와 동일한 열 그룹에 속하는 정보어 비트들일 수 있다. 이때, 패리티 비트의 어드레스는 하기의 수학식 9에 기초하여 결정될 수 있다.
Figure 112017042315467-pat00038
여기에서, x는 정보어 비트 i0에 대응되는 패리티 비트 누적기(parity bit accumulator)의 어드레스이고, Qldpc는 정보어에 대응되는 부분 행렬에서 각 열이 시클릭 쉬프트되는 크기로, 표 4의 경우 30이 될 수 있다. 그리고, m=1,2,...,359이기 때문에 수학식 9의 (m mod 360)은 m으로 볼 수 있다.
결국, 수학식 9에 기초하여 산출된 패리티 비트의 어드레스를 인덱스로 하는 패리티 비트 각각에 정보어 비트들 im(m=1,2,...,359) 각각을 누적하며, 일 예로, 정보어 비트 i1에 대해 하기의 수학식 10과 같은 연산이 수행될 수 있다.
Figure 112017042315467-pat00039
여기에서, i1는 1 번째 정보어 비트, pi는 i 번째 패리티 비트,
Figure 112017042315467-pat00040
는 바이너리 연산을 의미한다. 바이너리 연산에 의하면, 1
Figure 112017042315467-pat00041
1은 0, 1
Figure 112017042315467-pat00042
0은 1, 0
Figure 112017042315467-pat00043
1은 1, 0
Figure 112017042315467-pat00044
0은 0이다.
단계 4) 표 4의 두 번째 행(즉, i=1인 행)에서 정의되는 패리티 비트의 어드레스를 패리티 비트의 인덱스로 갖는 패리티 비트에 360 번째 정보어 비트 i360를 누적한다.
단계 5) 정보어 비트 i360과 동일한 그룹에 속하는 나머지 359 개의 정보어 비트들을 패리티 비트에 누적한다. 이때, 패리티 비트의 어드레스는 수학식 9에 기초하여 결정될 수 있다. 다만, 이 경우, x는 정보어 비트 i360에 대응되는 패리티 비트 누적기의 어드레스가 된다.
단계 6) 상술한 단계 4 및 단계 5와 같은 과정을 표 4의 모든 열 그룹에 대해 반복한다.
단계 7) 결국, 하기와 같은 수학식 11에 기초하여 패리티 비트 pi를 산출하게 된다. 이때, i는 1로 초기화된다.
Figure 112017042315467-pat00045
수학식 11에서, pi는 i 번째 패리티 비트, Nldpc는 LDPC 부호어의 길이, Kldpc는 LDPC 부호어 중 정보어의 길이,
Figure 112017042315467-pat00046
는 바이너리 연산을 의미한다.
결국, 부호화부(110)는 상술한 방식에 따라 패리티 비트들을 산출할 수 있게 된다.
다른 예로, 본 발명의 일 실시 예에 따른 패리티 검사 행렬은 도 4와 같은 구조를 가질 수 있다.
도 4를 참조하면, 패리티 검사 행렬(400)은 5 개의 행렬(A, B, C, Z, D)로 구성될 수 있으며, 이하에서는 패리티 검사 행렬(400)의 구조에 대해 설명하기 위해 각 행렬의 구조에 대해 설명하도록 한다.
먼저, 도 4와 같은 패리티 검사 행렬(400)과 관련된 파라미터 값들인 M1, M2, Q1, Q2는 LDPC 부호어의 길이 및 부호율에 따라 하기의 표 13과 같이 정의될 수 있다.
Figure 112017042315467-pat00047
한편, 행렬 A은 K 개의 열과 g 개의 행으로 구성되며, 행렬 C는 K+g 개의 열과 N-K-g 개의 행으로 구성된다. 여기에서, K는 정보어 비트들의 길이이고, N은 LDPC 부호어의 길이이다.
그리고, 행렬 A와 행렬 C에서 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 LDPC 부호어의 길이 및 부호율에 따라 하기의 표 14에 기초하여 정의될 수 있다. 이 경우에도, 행렬 A와 행렬 C 각각에서 열의 패턴이 반복되는 간격 즉, 동일한 그룹에 속하는 열의 개수는 360이 될 수 있다.
일 예로, LDPC 부호어의 길이 N이 16200, 부호율이 5/15인 경우, 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 하기의 표 14와 같다.
Figure 112017042315467-pat00048
한편, 상술한 예에서는 LDPC 부호어의 길이가 16200이고 부호율이 5/15인 경우만을 설명하였으나 이는 일 예에 불과하고, LDPC 부호어의 길이가 64800인 경우이거나 다른 부호율을 갖는 경우에도 행렬 A와 행렬 C의 i 번째 열 그룹의 0 번째 열에서 1이 위치한 행의 인덱스들은 다양하게 정의될 수 있다.
이하에서는, 표 14를 일 예로, 행렬 A와 행렬 C에서 1이 존재하는 행의 위치에 대해 구체적으로 설명하도록 한다.
표 14에서 LDPC 부호어의 길이 N이 16200이고 부호율이 5/15이므로, 표 12를 참조할 때, 표 14에 의해 정의되는 패리티 검사 행렬(400)에서 M1=720, M2=10080, Q1=2, Q2=28이 될 수 있다.
여기에서, Q1은 행렬 A에서 동일한 열 그룹 내에 속한 열들이 시클릭 쉬프트되는 크기이고, Q2는 행렬 C에서 동일한 열 그룹 내에 속한 열들이 시클릭 쉬프트되는 크기이다.
그리고, Q1=M1/L, Q2=M2/L, M1=g, M2=N-K-g이고, L은 행렬 A, C 각각에서 열의 패턴이 반복되는 간격으로 일 예로, 360이 될 수 있다.
한편, 행렬 A, C 각각에서 1이 위치하는 행의 인덱스는 M1 값에 기초하여 결정될 수 있다.
예를 들어, 표 14의 경우 M1=720이라는 점에서, 행렬 A에서 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치는 표 14의 인덱스 값들 중에서 720 보다 작은 값들에 기초하여 결정될 수 있으며, 행렬 C에서 i 번째 열 그룹의 0 번째 열에서 1이 존재하는 행의 위치는 표 14의 인덱스 값들 중에서 720 이상인 값들에 기초하여 결정될 수 있다.
구체적으로, 표 14에서 0 번째 열 그룹에 대응되는 수열은 "69, 244, 706, 5145, 5994, 6066, 6763, 6815, 8509"이다. 따라서, 행렬 A의 0 번째 열 그룹의 0 번째 열의 경우, 69 번째 행, 244 번째 행, 706 번째 행에 각각 1이 위치할 수 있고, 행렬 C의 0 번째 열 그룹의 0 번째 열의 경우 5145 번째 행, 5994 번째 행, 6066 번째 행, 6763 번째 행, 6815 번째 행, 8509 번째 행에 각각 1이 위치할 수 있다.
한편, 행렬 A의 경우 각 열 그룹의 0 번째 열에서 1의 위치가 정의되면 이를 Q1 만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있고, 행렬 C의 경우 각 열 그룹의 0 번째 열에서 1의 위치가 정의되면 이를 Q2 만큼 시클릭 쉬프트하여 각 열 그룹의 다른 열에서 1이 존재하는 행의 위치가 정의될 수 있다.
상술한 예에서, 행렬 A의 0 번째 열 그룹의 0 번째 열의 경우, 69 번째 행, 244 번째 행, 706 번째 행에 1이 존재한다. 이 경우, Q1=2이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 71(=69+2), 246(=244+2), 708(=706+2)이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 73(=71+2), 248(=246+2), 710(=708+2)이 될 수 있다.
한편, 행렬 C의 0 번째 열 그룹의 0 번째 열의 경우, 5145 번째 행, 5994 번째 행, 6066 번째 행, 6763 번째 행, 6815 번째 행, 8509 번째 행에 1이 존재한다. 이 경우, Q2=28이므로, 0 번째 열 그룹의 1 번째 열에서 1이 위치한 행의 인덱스는 5173(=5145+28), 6022(=5994+28), 6094(=6066+28), 6791(=6763+28), 6843(=6815+28), 8537(=8509+28)이고, 0 번째 열 그룹의 2 번째 열에서 1이 위치한 행의 인덱스는 5201(=5173+28), 6050(=6022+28), 6122(=6094+28), 6819(=6791+28), 6871(=6843+28), 8565(=8537+28)가 될 수 있다.
이와 같은 방식에 따라 행렬 A 및 행렬 C의 모든 열 그룹에서 1이 존재하는 행의 위치가 정의될 수 있다.
한편, 행렬 B는 이중 대각 구조를 가지며, 행렬 D는 대각 구조(즉, 행렬 D는 항등 행렬(identity matrix)이 된다)를 가지며, 행렬 Z는 영(zero) 행렬이 될 수 있다.
결국, 상술한 바와 같은 구조를 갖는 행렬 A, B, C, D, Z에 의해 도 4와 같은 패리티 검사 행렬(400)의 구조가 정의될 수 있게 된다.
이하에서는 도 4와 같은 패리티 검사 행렬(400)에 기초하여 LDPC 부호화를 수행하는 방법에 대해 설명하도록 한다. 한편, 설명의 편의를 위해 패리티 검사 행렬(400)이 표 14와 같이 정의되는 경우를 일 예로 LDPC 부호화 과정을 개략적으로 설명하도록 한다.
예를 들어, 정보어 블록 S=(s0,s1,...,SK -1)을 LDPC 부호화하는 경우, 패리티 비트 P=(p0,p1,...,
Figure 112017042315467-pat00049
)를 포함하는 LDPC 부호어 Λ=(λ0,λ1,...,λN-1)=(s0,s1,...,SK-1,p0,p1,...,
Figure 112017042315467-pat00050
)가 생성될 수 있다.
여기에서, M1 및 M2 각각은 이중 대각 구조를 갖는 행렬 B 및 대각 구조를 갖는 행렬 C 각각의 사이즈를 나타내며, M1=g, M2=N-K-g가 될 수 있다.
한편, 패리티 비트를 산출하는 과정은 다음과 같이 나타낼 수 있다. 이하에서도 설명의 편의를 위해, 패리티 검사 행렬(400)이 표 14와 같이 정의되는 경우를 일 예로 설명하도록 한다.
단계 1) λi=si (i=0,1,...,K-1), pj=0 (j=0,1,...,M1+M2-1)로 초기화한다.
단계 2) 표 14의 첫 번째 행(즉, i=0인 행)에서 정의되는 패리티 비트의 어드레스에 0 번째 정보어 비트 λ0을 누적한다. 이는 아래의 수학식 12와 같이 표현될 수 있다.
Figure 112017042315467-pat00051
단계 3) 다음 L-1 개의 정보어 비트 λm(m=1,2,...,L-1)에 대해, λm를 하기와 같은 수학식 13에 기초하여 산출되는 패리티 비트 어드레스에 누적한다.
Figure 112017042315467-pat00052
여기에서, x는 0 번째 정보어 비트 λ0에 대응되는 패리티 비트 누적기의 어드레스이다.
그리고, Q1=M1/L, Q2=M2/L이다. 또한, 표 14에서는 LDPC 부호어의 길이 N이 16200이고, 부호율이 5/15이므로, 표 13을 참조하면 M1=720, M2=10080, Q1=2, Q2=28, L=360이 될 수 있다.
이에 따라, 1 번째 정보어 비트 λ1에 대해 하기의 수학식 14와 같은 연산이 수행될 수 있다.
Figure 112017042315467-pat00053
단계 4) L 번째 정보어 비트 λL에 대해 표 14의 두 번째 행(즉, i=1인 행)과 같은 패리티 비트의 어드레스가 주어진다는 점에서, 상술한 방식과 유사하게, 이후의 L-1 개 정보어 비트 λm (m=L+1,L+2,...,2L-1)에 대한 패리티 비트의 어드레스를 수학식 13에 기초하여 산출한다. 이 경우, x는 정보어 비트 λL에 대응되는 패리티 비트 누적기의 어드레스로, 표 14의 두 번째 행에 기초하여 얻어질 수 있다.
단계 5) 각 그룹의 L 개의 새로운 정보어 비트들에 대해, 표 14의 새로운 행들을 패리티 비트 누적기의 어드레스로 하여 상술한 과정을 반복한다.
단계 6) 부호어 비트 λ0부터 λK-1까지 상술한 과정이 반복된 이후, i=1부터 순차적으로 하기의 수학식 15에 대한 값을 산출한다.
Figure 112017042315467-pat00054
단계 7) 이중 대각 구조를 갖는 행렬 B에 대응되는 패리티 비트 λK부터
Figure 112017042315467-pat00055
까지를 하기의 수학식 16에 기초하여 산출한다.
Figure 112017042315467-pat00056
단계 8) 각 그룹의 L 개의 새로운 부호어 비트 λK부터
Figure 112017042315467-pat00057
까지에 대한 패리티 비트 누적기의 어드레스는 표 14 및 수학식 13에 기초하여 산출한다.
단계 9) 부호어 비트 λK부터
Figure 112017042315467-pat00058
까지 적용된 이후, 대각 구조를 갖는 행렬 C에 대응되는 패리티 비트
Figure 112017042315467-pat00059
부터
Figure 112017042315467-pat00060
까지를 하기의 수학식 17에 기초하여 산출한다.
Figure 112017042315467-pat00061
결국, 이와 같은 방식에 따라 패리티 비트들을 산출할 수 있게 된다.
도 1로 돌아가서, 부호화부(110)는 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15 등과 같은 다양한 부호율을 이용하여 LDPC 부호화를 수행할 수 있다. 그리고, 부호화부(110)는 정보어 비트들의 길이 및 부호율에 기초하여 16200, 64800 등과 같은 다양한 길이를 갖는 LDPC 부호어를 생성할 수 있다.
이 경우, 부호화부(110)는 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있으며, 패리티 검사 행렬의 구체적인 구조에 대해서는 도 2 내지 도 4와 함께 상술한 바 있다.
또한, 부호화부(110)는 LDPC 부호화뿐만 아니라, BCH(Bose, Chaudhuri, Hocquenghem) 부호화를 수행할 수도 있다. 이를 위해, 부호화부(110)는 BCH 부호화를 수행하는 BCH 인코더(미도시)를 더 포함할 수 있다.
이 경우, 부호화부(110)는 BCH 부호화 및 LDPC 부호화 순으로 부호화를 수행할 수 있다. 구체적으로, 부호화부(110)는 입력되는 비트들에 BCH 부호화를 수행하여 BCH 패리티 비트를 부가하고, BCH 패리티 비트가 부가된 비트들을 정보어 비트들로 LDPC 부호화를 수행하여, LDPC 부호어를 생성할 수도 있다.
인터리버(120)는 LDPC 부호어를 인터리빙한다. 즉, 인터리버(120)는 LDPC 부호어를 부호화부(110)로부터 전달받아 다양한 인터리빙 룰에 기초하여 LDPC 부호어를 인터리빙할 수 있다.
특히, 인터리버(120)는 LDPC 부호어를 구성하는 복수의 비트 그룹(또는, 복수의 그룹 또는 복수의 블록) 중 기설정된 비트 그룹에 포함된 비트가 변조 심볼 내의 기설정된 비트에 맵핑되도록, LDPC 부호어를 인터리빙할 수 있다. 이에 따라, 변조부(130)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.
이를 위해, 도 5와 같이, 인터리버(120)는 패리티 인터리버(121), 그룹 인터리버(또는, 그룹-와이즈(group-wise) 인터리버, 122), 그룹 트위스트 인터리버(123) 및 블록 인터리버(124)를 포함할 수 있다.
패리티 인터리버(121)는 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙한다.
구체적으로, 패리티 인터리버(121)는 도 2와 같은 구조를 갖는 패리티 검사 행렬(200)에 기초하여 LDPC 부호어가 생성된 경우, 하기의 수학식 18을 이용하여 LDPC 부호어 중에서 패리티 비트들만을 인터리빙할 수 있다.
Figure 112017042315467-pat00062
여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격 즉, 열 그룹에 포함된 열의 개수(일 예로, M=360)이고, Qldpc는 정보어 부분 행렬(210)에서 각 열이 시클릭 쉬프트되는 크기이다. 즉, 패리티 인터리버(121)는 LDPC 부호어 c=(c0,c1,...,
Figure 112017042315467-pat00063
)에 대해 패리티 인터리빙을 수행하여 U=(u0,u1,...,
Figure 112017042315467-pat00064
)를 출력할 수 있다.
이와 같은 방법으로 패리티 인터리빙된 LDPC 부호어는 일정한 수의 연속된 비트들이 유사한 복호화 특성(예를 들어, 사이클 분포, 열의 차수 등)을 갖도록 구성될 수 있다.
예를 들어, LDPC 부호어는 연속된 M 개의 비트 단위로 동일한 특성을 가질 수 있다. 여기에서, M은 정보어 부분 행렬(210)에서 열의 패턴이 반복되는 간격으로, 일 예로 360이 될 수 있다.
구체적으로, LDPC 부호어 비트들과 패리티 검사 행렬의 곱은 '0'이 되어야 한다. 이는 i가 0부터 Nldpc-1까지의 i 번째 LDPC 부호어 비트 ci(i=0,1,…, Nldpc-1)와 i 번째 패리티 검사 행렬의 열의 곱들의 합이 '0' 벡터가 되어야 한다는 것을 의미한다. 따라서, i 번째 LDPC 부호어 비트는 패리티 검사 행렬의 i 번째 열에 대응되는 것으로 볼 수 있다.
한편, 도 2와 같은 패리티 검사 행렬(200)의 경우, 정보어 부분 행렬(210)은 각각 M 개의 열 씩 동일한 그룹에 속하며, 열 그룹 단위로 동일한 특성을 갖는다(가령, 동일한 열 그룹 내의 열들은 동일한 차수 분포와 동일한 사이클 특성을 갖는다).
이 경우, 정보어 비트들에서 연속된 M 개의 비트들은 정보어 부분 행렬(210)의 동일한 열 그룹에 대응되므로, 정보어 비트들은 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다. 한편, LDPC 부호어의 패리티 비트들이 패리티 인터리버(121)에 의해 인터리빙되면, LDPC 부호어의 패리티 비트들도 동일한 부호어 특성을 갖는 연속된 M 개의 비트들로 구성될 수 있다.
다만, 도 3과 같은 패리티 검사 행렬(300) 및 도 4와 같은 패리티 검사 행렬(400)에 기초하여 부호화된 LDPC 부호어에 대해서는 패리티 인터리빙이 수행되지 않을 수 있으며, 이 경우, 패리티 인터리버(121)는 생략 가능하다.
그룹 인터리버(122)는 패리티 인터리빙된 LDPC 부호어를 복수의 비트 그룹으로 구분하고, 복수의 비트 그룹의 순서를 비트 그룹 단위(bits group wise)로 재정렬할 수 있다. 즉, 그룹 인터리버(122)는 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다.
한편, 경우에 따라 패리티 인터리버(121)가 생략되는 경우, 그룹 인터리버(122)는 LDPC 부호어를 복수의 비트 그룹으로 구분하고, 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이를 위해, 그룹 인터리버(122)는 하기의 수학식 19 또는 수학식 20을 이용하여 패리티 인터리빙된 LDPC 부호어를 복수의 비트 그룹으로 구분한다.
Figure 112017042315467-pat00065
Figure 112017042315467-pat00066
이들 수학식에서, Ngroup은 비트 그룹의 전체 개수, Xj는 j 번째 비트 그룹, uk는 그룹 인터리버(122)로 입력되는 k 번째 LDPC 부호어 비트를 나타낸다. 그리고,
Figure 112017042315467-pat00067
는 k/360 이하의 가장 큰 정수를 나타낸다.
한편, 이들 수학식에서 360은 정보어 부분 행렬에서 열의 패턴이 반복되는 간격인 M의 일 예를 나타낸다는 점에서, 이들 수학식에서 360은 M으로 변경 가능하다.
한편, 복수의 비트 그룹으로 구분된 LDPC 부호어는 도 6과 같이 나타낼 수 있다.
도 6을 참조하면, LDPC 부호어는 복수의 비트 그룹으로 구분되며, 각 비트 그룹은 연속된 M 개의 비트로 구성되는 것을 알 수 있다. 여기에서, M이 360인 경우, 복수의 비트 그룹 각각은 360 개의 비트로 구성될 수 있다. 이에 따라, 각 비트 그룹은 패리티 검사 행렬의 각 열 그룹에 대응되는 비트들로 구성될 수 있다.
구체적으로, LDPC 부호어는 M 개의 비트씩 구분되어지므로, Kldpc 개의 정보어 비트들은 (Kldpc/M) 개의 비트 그룹으로 구분되고 Nldpc-Kldpc 개의 패리티 비트들은 (Nldpc-Kldpc)/M 개의 비트 그룹으로 구분된다. 이에 따라, LDPC 부호어는 총 (Nldpc/M) 개의 비트 그룹으로 구분될 수 있다.
예를 들어, M=360이고 LDPC 부호어의 길이 Nldpc가 16200인 경우 LDPC 부호어를 구성하는 비트 그룹의 개수 Ngroup은 45(=16200/360)가 될 수 있고, M=360이고 LDPC 부호어의 길이 Nldpc가 64800인 경우 LDPC 부호어를 구성하는 비트 그룹의 개수 Ngroup은 180(=64800/360)가 될 수 있다.
이와 같이, 그룹 인터리버(122)가 LDPC 부호어를 연속된 M 개의 비트씩 동일한 비트 그룹으로 구분하는 것은, 상술한 바와 같이 LDPC 부호어가 연속된 M 개의 비트 단위로 동일한 부호어 특성을 갖기 때문이다. 이에 따라, LDPC 부호어를 연속된 M 개의 비트 단위로 구분하는 경우, 동일한 부호어 특성을 갖는 비트들이 동일한 비트 그룹에 포함될 수 있다.
한편, 상술한 예에서는 각 비트 그룹을 구성하는 비트의 개수가 M인 것으로 설명하였으나 이는 일 예에 불과하며, 각 비트 그룹을 구성하는 비트의 개수는 다양하게 변경 가능하다.
일 예로, 각 비트 그룹을 구성하는 비트의 개수는 M의 약수가 될 수 있다. 즉, 각 비트 그룹을 구성하는 비트의 개수는 패리티 검사 행렬의 정보어 부분 행렬의 열 그룹을 구성하는 열의 개수의 약수가 될 수 있다. 이 경우, 각 비트 그룹은 M의 약수 개의 비트로 구성될 수 있다. 예를 들어, 정보어 부분 행렬의 열 그룹을 구성하는 열의 개수가 360인 경우 즉, M=360인 경우, 그룹 인터리버(122)는 각 비트 그룹을 구성하는 비트의 개수가 360의 약수 중 어느 하나가 되도록, LDPC 부호어를 복수의 비트 그룹으로 구분할 수 있다.
다만, 이하에서는 설명의 편의를 위해, 비트 그룹을 구성하는 비트의 개수가 M인 경우에 대해서만 설명하도록 한다.
이후, 그룹 인터리버(122)는 LDPC 부호어를 비트 그룹 단위로 인터리빙한다. 구체적으로, 그룹 인터리버(122)는 LDPC 부호어를 복수의 비트 그룹으로 그룹핑하고, 복수의 비트 그룹을 비트 그룹 단위로 재정렬할 수 있다. 즉, 그룹 인터리버(122)는 LDPC 부호어를 구성하는 복수의 비트 그룹의 위치를 서로 변경하여 LDPC 부호어를 구성하는 복수의 비트 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
여기에서, 그룹 인터리버(122)는 복수의 비트 그룹 중 동일한 변조 심볼에 맵핑되는 비트들을 포함하는 비트 그룹이 기설정된 간격만큼 이격 배치되도록 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이 경우, 그룹 인터리버(122)는 블록 인터리버(124)를 구성하는 행 및 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 각 비트 그룹에 포함된 비트 수 등을 고려하여 동일한 변조 심볼에 맵핑되는 비트들을 포함하는 비트 그룹들이 일정한 간격만큼 이격 배치되도록 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이를 위해, 그룹 인터리버(122)는 하기의 수학식 21을 이용하여 복수의 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
Figure 112017042315467-pat00068
여기에서, Xj는 그룹 인터리빙 전의 j 번째 비트 그룹을 나타내고, Yj는 그룹 인터리빙 후의 j 번째 비트 그룹을 나타낸다. 그리고, π(j)는 인터리빙 순서를 나타내는 파라미터로, LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 의해 결정될 수 있다.
따라서, Xπ(j)는 그룹 인터리빙 전 π(j) 번째 비트 그룹을 나타내며, 수학식 21은 인터리빙 전 π(j) 번째 비트 그룹이 인터리빙 후 j 번째 비트 그룹으로 인터리빙되는 것을 의미하게 된다.
한편, 본 발명의 일 실시 예에 따른 π(j)의 구체적인 일 예는 하기의 표 15 내지 표 27과 같이 정의될 수 있다.
이 경우, π(j)은 LDPC 부호어의 길이 및 부호율에 따라 정의되며, 패리티 검사 행렬 또한, LDPC 부호어의 길이 및 부호율에 따라 정의된다. 따라서, LDPC 부호어의 길이 및 부호율에 따라 특정 패리티 검사 행렬에 기초하여 LDPC 부호화가 수행된 경우, 해당 LDPC 부호어의 길이 및 부호율을 만족하는 π(j)에 기초하여 LDPC 부호어가 비트 그룹 단위로 인터리빙될 수 있다.
예를 들어, 부호화부(110)가 16200의 길이를 갖는 LDPC 부호어를 생성하기 위해 5/15의 부호율로 LDPC 부호화를 수행한 경우, 그룹 인터리버(122)는 하기의 표 15 내지 표 27 중에서 LDPC 부호어의 길이가 16200이고 부호율이 5/15에서 정의되는 π(j)를 이용하여 인터리빙을 수행할 수 있다.
일 예로, LDPC 부호어의 길이가 16200이고 부호율이 5/15이고, 변조 방식이 256-QAM(quadrature amplitude modulation)인 경우, π(j)는 하기의 표 15와 같이 정의될 수 있다. 특히, 표 15의 경우, 표 14에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00069
표 15의 경우, 수학식 21은 Y0=Xπ(0)=X4, Y1=Xπ(1)=X23, Y2=Xπ(2)=X3,..., Y43=Xπ(43)=X29, Y44=Xπ(44)=X28과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 4 번째 비트 그룹을 0 번째로, 23 번째 비트 그룹을 1 번째로, 3 번째 비트 그룹을 2 번째로,..., 29 번째 비트 그룹을 43 번째로, 28 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 7/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 16과 같이 정의될 수 있다. 특히, 표 16의 경우, 표 5에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00070
표 16의 경우, 수학식 21은 Y0=Xπ(0)=X13, Y1=Xπ(1)=X16, Y2=Xπ(2)=X4,..., Y43=Xπ(43)=X41, Y44=Xπ(44)=X29와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 13 번째 비트 그룹을 0 번째로, 16 번째 비트 그룹을 1 번째로, 4 번째 비트 그룹을 2 번째로,..., 41 번째 비트 그룹을 43 번째로, 29 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 9/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 17과 같이 정의될 수 있다. 특히, 표 17의 경우, 표 7에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00071
표 17의 경우, 수학식 21은 Y0=Xπ(0)=X5, Y1=Xπ(1)=X7, Y2=Xπ(2)=X9,..., Y43=Xπ(43)=X38, Y44=Xπ(44)=X44와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 5 번째 비트 그룹을 0 번째로, 7 번째 비트 그룹을 1 번째로, 9 번째 비트 그룹을 2 번째로,..., 38 번째 비트 그룹을 43 번째로, 44 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 11/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 18과 같이 정의될 수 있다. 특히, 표 18의 경우, 표 9에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00072
표 18의 경우, 수학식 21은 Y0=Xπ(0)=X25, Y1=Xπ(1)=X13, Y2=Xπ(2)=X4,..., Y43=Xπ(43)=X15, Y44=Xπ(44)=X36과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 25 번째 비트 그룹을 0 번째로, 13 번째 비트 그룹을 1 번째로, 4 번째 비트 그룹을 2 번째로,..., 15 번째 비트 그룹을 43 번째로, 36 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 그룹의 순서를 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 13/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 19와 같이 정의될 수 있다. 특히, 표 19의 경우, 표 11에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00073
표 19의 경우, 수학식 21은 Y0=Xπ(0)=X9, Y1=Xπ(1)=X13, Y2=Xπ(2)=X10,..., Y43=Xπ(43)=X35, Y44=Xπ(44)=X34와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 9 번째 비트 그룹을 0 번째로, 13 번째 비트 그룹을 1 번째로, 10 번째 비트 그룹을 2 번째로,..., 35 번째 비트 그룹을 43 번째로, 34 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 5/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 20과 같이 정의될 수 있다. 특히, 표 20의 경우, 표 4에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00074
표 20의 경우, 수학식 21은 Y0=Xπ(0)=X8, Y1=Xπ(1)=X9, Y2=Xπ(2)=X0,..., Y43=Xπ(43)=X31, Y44=Xπ(44)=X40과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 8 번째 비트 그룹을 0 번째로, 9 번째 비트 그룹을 1 번째로, 0 번째 비트 그룹을 2 번째로,..., 31 번째 비트 그룹을 43 번째로, 40 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 7/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 21과 같이 정의될 수 있다. 특히, 표 21의 경우, 표 6에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00075
표 21의 경우, 수학식 21은 Y0=Xπ(0)=X9, Y1=Xπ(1)=X8, Y2=Xπ(2)=X4,..., Y43=Xπ(43)=X42, Y44=Xπ(44)=X40과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 9 번째 비트 그룹을 0 번째로, 8 번째 비트 그룹을 1 번째로, 4 번째 비트 그룹을 2 번째로,..., 42 번째 비트 그룹을 43 번째로, 40 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 9/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 22와 같이 정의될 수 있다. 특히, 표 22의 경우, 표 8에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00076
표 22의 경우, 수학식 21은 Y0=Xπ(0)=X14, Y1=Xπ(1)=X4, Y2=Xπ(2)=X9,..., Y43=Xπ(43)=X42, Y44=Xπ(44)=X40과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 14 번째 비트 그룹을 0 번째로, 4 번째 비트 그룹을 1 번째로, 9 번째 비트 그룹을 2 번째로,..., 42 번째 비트 그룹을 43 번째로, 40 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 11/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 23과 같이 정의될 수 있다. 특히, 표 23의 경우, 표 10에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00077
표 23의 경우, 수학식 21은 Y0=Xπ(0)=X10, Y1=Xπ(1)=X28, Y2=Xπ(2)=X30,..., Y43=Xπ(43)=X31, Y44=Xπ(44)=X21과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 10 번째 비트 그룹을 0 번째로, 28 번째 비트 그룹을 1 번째로, 30 번째 비트 그룹을 2 번째로,..., 31 번째 비트 그룹을 43 번째로, 21 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 13/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 24와 같이 정의될 수 있다. 특히, 표 24의 경우, 표 12에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00078
표 24의 경우, 수학식 21은 Y0=Xπ(0)=X21, Y1=Xπ(1)=X19, Y2=Xπ(2)=X7,..., Y43=Xπ(43)=X38, Y44=Xπ(44)=X33과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 21 번째 비트 그룹을 0 번째로, 19 번째 비트 그룹을 1 번째로, 7 번째 비트 그룹을 2 번째로,..., 38 번째 비트 그룹을 43 번째로, 33 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 11/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 25와 같이 정의될 수 있다. 특히, 표 25의 경우, 표 9에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00079
표 25의 경우, 수학식 21은 Y0=Xπ(0)=X20, Y1=Xπ(1)=X16, Y2=Xπ(2)=X5,..., Y43=Xπ(43)=X43, Y44=Xπ(44)=X36과 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 20 번째 비트 그룹을 0 번째로, 16 번째 비트 그룹을 1 번째로, 5 번째 비트 그룹을 2 번째로,..., 43 번째 비트 그룹을 43 번째로, 36 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 9/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 26과 같이 정의될 수 있다. 특히, 표 26의 경우, 표 8에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00080
표 26의 경우, 수학식 21은 Y0=Xπ(0)=X8, Y1=Xπ(1)=X4, Y2=Xπ(2)=X0,..., Y43=Xπ(43)=X41, Y44=Xπ(44)=X39와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 8 번째 비트 그룹을 0 번째로, 4 번째 비트 그룹을 1 번째로, 0 번째 비트 그룹을 2 번째로,..., 41 번째 비트 그룹을 43 번째로, 39 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
다른 예로, LDPC 부호어의 길이가 16200이고 부호율이 11/15이고, 변조 방식이 256-QAM인 경우, π(j)는 하기의 표 27과 같이 정의될 수 있다. 특히, 표 27의 경우, 표 10에 의해 정의되는 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행한 경우에 적용될 수 있다.
Figure 112017042315467-pat00081
표 27의 경우, 수학식 21은 Y0=Xπ(0)=X28, Y1=Xπ(1)=X30, Y2=Xπ(2)=X10,..., Y43=Xπ(43)=X31, Y44=Xπ(44)=X34와 같이 나타낼 수 있다. 이에 따라, 그룹 인터리버(122)는 28 번째 비트 그룹을 0 번째로, 30 번째 비트 그룹을 1 번째로, 10 번째 비트 그룹을 2 번째로,..., 31 번째 비트 그룹을 43 번째로, 34 번째 비트 그룹을 44 번째로 순서를 변경하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
한편, 상술한 예에서는 LDPC 부호어의 길이가 16200이고 부호율이 5/15, 7/15, 9/15, 11/15, 13/15인 경우만을 설명하였으나 이는 일 예에 불과하고, LDPC 부호어의 길이가 64800인 경우이거나 다른 부호율을 갖는 경우에도 인터리빙 패턴은 다양하게 정의될 수 있다.
이와 같이, 그룹 인터리버(12)는 수학식 21 및 표 15 내지 표 27을 이용하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
한편, 표 15 내지 표 27에서 "j-th block of Group-wise Interleaver output"는 인터리빙 후 그룹 인터리버(122)에서 j 번째로 출력되는 비트 그룹을 나타내고, "π(j)-th block of Group-wise Interleaver input"은 그룹 인터리버(122)에 π(j) 번째로 입력되는 비트 그룹을 나타낸다.
또한, LDPC 부호어를 구성하는 그룹들은 그룹 인터리버(122)에 의해 비트 그룹 단위로 순서가 재정렬된 후, 후술할 블록 인터리버(124)에 의해 블록 인터리빙된다는 점에서, 표 15 내지 표 27에서 π(j)와 관련하여 "Order of bits group to be block interleaved"와 같이 기재하였다.
이러한 방식에 따라, 그룹 인터리빙된 LDPC 부호어는 도 7과 같다. 도 7에 도시된 LDPC 부호어를 도 6에 도시된 그룹 인터리빙되기 전의 LDPC 부호어와 비교하면, LDPC 부호어를 구성하는 복수의 비트 그룹의 순서가 재정렬된 것을 알 수 있다.
즉, 도 6 및 도 7과 같이 LDPC 부호어는 그룹 인터리빙되기 전에 비트 그룹 X0, 비트 그룹 X1,..., 비트 그룹
Figure 112017042315467-pat00082
순으로 배치되었다가, 그룹 인터리빙되어 비트 그룹 Y0, 비트 그룹 Y1,..., 비트 그룹
Figure 112017042315467-pat00083
순으로 배치될 수 있다. 이 경우, 그룹 인터리빙에 의해 각 비트 그룹들이 배치되는 순서는 표 15 내지 표 27에 기초하여 결정될 수 있다.
그룹 트위스트 인터리버(123)는 동일한 비트 그룹 내의 비트들을 인터리빙한다. 즉, 그룹 트위스트 인터리버(123)는 동일한 비트 그룹 내에 존재하는 비트들의 순서를 변경하여 동일한 비트 그룹 내의 비트들의 순서를 재정렬할 수 있다.
이 경우, 그룹 트위스트 인터리버(123)는 동일한 비트 그룹 내의 비트들을 일정한 개수의 비트만큼씩 시클릭 쉬프트하여, 동일한 비트 그룹 내의 비트들의 순서를 재정렬할 수 있다.
예를 들어, 도 8과 같이, 그룹 트위스트 인터리버(123)는 비트 그룹 Y1에 포함된 비트들을 우측 방향으로 1 비트만큼 시클릭 쉬프트 시킬 수 있다. 이 경우, 도 8과 같이 비트 그룹 Y1에서 0 번째, 1 번째, 2 번째,..., 358 번째, 359 번째에 각각 위치하던 비트들은 1 비트만큼 우측으로 시클릭 쉬프트되어, 시클릭 쉬프트되기 전의 359 번째 위치하던 비트가 비트 그룹 Y1 내에서 가장 앞쪽에 위치하게 되고 시클릭 쉬프트되기 전의 0 번째, 1 번째, 2 번째,..., 358 번째에 각각 위치하던 비트들은 차례로 우측으로 1 비트만큼 쉬프트되어 위치하게 된다.
또한, 그룹 트위스트 인터리버(123)는 각 비트 그룹별로 서로 다른 개수의 비트만큼을 시클릭 쉬프트하여, 각 그룹 내의 비트들의 순서를 재정렬할 수도 있다.
예를 들어, 그룹 트위스트 인터리버(123)는 비트 그룹 Y1에 포함된 비트들을 우측 방향으로 1 비트만큼 시클릭 쉬프트하고, 비트 그룹 Y2에 포함된 비트들을 우측 방향으로 3 비트만큼 시클릭 쉬프트할 수 있다.
다만, 상술한 그룹 트위스트 인터리버(123)는 경우에 따라 생략될 수도 있다.
또한, 상술한 예에서 그룹 트위스트 인터리버(123)가 그룹 인터리버(122) 이후에 배치되는 것으로 설명하였으나 이 역시 일 예에 불과하다. 즉, 그룹 트위스트 인터리버(123)는 비트 그룹 내에서 해당 비트 그룹을 구성하는 비트들의 순서를 변경할 뿐 비트 그룹 자체의 순서를 변경하는 것은 아니라는 점에서 그룹 인터리버(122) 전에 배치될 수도 있다.
블록 인터리버(124)는 순서가 재정렬된 복수의 비트 그룹을 인터리빙한다. 구체적으로, 블록 인터리버(124)는 그룹 인터리버(122)에 의해 비트 그룹의 순서가 재정렬된 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다. 여기에서, 블록 인터리버(124)는 각각 복수의 행(row)을 포함하는 복수의 열(column)로 구성되며, 변조 방식에 따라 결정되는 변조 차수에 기초하여 재정렬된 복수의 비트 그룹을 구분하여 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 그룹 인터리버(122)에 의해 비트 그룹의 순서가 재정렬된 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있으며, 구체적으로, 블록 인터리버(124)는 제1 파트(part 1) 및 제2 파트(part 2)를 이용하여 재정렬된 복수의 비트 그룹을 변조 차수에 따라 구분하여 인터리빙할 수 있다.
구체적으로, 블록 인터리버(124)는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하고, 복수의 비트 그룹을 제1 파트를 구성하는 복수의 열에 비트 그룹 단위로 순차적으로 라이트(write)하고, 나머지 비트 그룹을 구성하는 비트들을 복수의 열의 개수에 기초하여 각각 기설정된 비트 수로 구성되는 서브 비트 그룹(sub bit group)으로 분할하고 분할된 서브 비트 그룹을 제2 파트를 구성하는 복수의 열에 순차적으로 라이트하여 인터리빙을 수행할 수 있다.
여기에서, 비트 그룹 단위로 인터리빙되는 그룹의 개수는 블록 인터리버(124)를 구성하는 행 및 열의 개수, 비트 그룹의 개수 및 각 비트 그룹에 포함된 비트 수 중 적어도 하나에 따라 결정될 수 있다. 즉, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 행 및 열의 개수, 비트 그룹의 개수 및 각 비트 그룹에 포함된 비트 수 중 적어도 하나를 고려하여 복수의 비트 그룹 중 비트 그룹 단위로 인터리빙되는 비트 그룹을 결정하고, 해당 비트 그룹을 비트 그룹 단위로 인터리빙하고, 나머지 비트 그룹을 구성하는 비트들을 모다 서브 비트 그룹으로 분할하여 인터리빙할 수 있다. 예를 들어, 블록 인터리버(124)는 제1 파트를 이용하여 복수의 비트 그룹 중 적어도 일부를 비트 그룹 단위로 인터리빙하고, 제2 파트를 이용하여 나머지 비트 그룹을 분할하여 인터리빙할 수 있다.
한편, 비트 그룹 단위로 인터리빙된다는 것은 동일한 비트 그룹에 포함된 비트들은 동일한 열에 라이트되는 것을 의미한다. 즉, 블록 인터리버(124)는 비트 그룹 단위로 인터리빙되는 비트 그룹의 경우 동일한 비트 그룹에 포함된 비트들을 분할하지 않고 동일한 열에 라이트하고, 비트 그룹 단위로 인터리빙되지 않는 비트 그룹의 경우 해당 그 비트 룹에 포함된 비트들을 분할하여 서로 다른 열에 라이트하여 인터리빙을 수행할 수 있다.
이에 따라, 제1 파트를 구성하는 행의 개수는 비트 그룹 하나에 포함된 비트 수(가령, 360)의 배수가 되고, 제2 파트를 구성하는 행의 개수는 그룹 하나에 포함된 비트 수보다 작을 수 있다.
또한, 제1 파트에 의해 인터리빙되는 모든 비트 그룹은 동일한 비트 그룹에 포함된 비트들이 제1 파트의 동일한 열에 라이트되어 인터리빙되고, 제2 파트에 의해 인터리빙되는 적어도 하나의 비트 그룹은 제2 파트를 구성하는 적어도 두 개의 열에 분할되어 라이트될 수 있다.
이러한 인터리빙 방식에 대한 구체적인 내용은 후술하기로 한다.
한편, 그룹 트위스트 인터리버(123)에서 수행되는 인터리빙은 비트 그룹 내에서 비트들의 순서를 변경하는 것일 뿐 인터리빙에 의해 비트 그룹 자체의 순서가 변경되지 않는다. 따라서, 블록 인터리버(124)에서 블록 인터리빙되는 비트 그룹의 순서 즉, 블록 인터리버(124)에 입력되는 비트 그룹의 순서는 그룹 인터리버(122)에 의해 결정될 수 있다. 예를 들어, 블록 인터리버(124)에 의해 블록 인터리빙되는 비트 그룹의 순서는 표 15 내지 표 27에서 정의되는 π(j)에 의해 결정될 수 있다.
상술한 바와 같이, 블록 인터리버(124)는 각각 복수의 행으로 이루어진 복수의 열을 이용하여 순서가 재정렬된 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 복수의 열을 적어도 두 개의 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다. 예를 들어, 블록 인터리버(124)는 복수의 열 각각을 제1 파트 및 제2 파트로 구분하여 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되는지 여부에 따라 복수의 열 각각을 N 개(N은 2 이상의 정수)의 파트로 구분하여 인터리빙을 수행할 수 있다.
먼저, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되는 경우, 복수의 열 각각을 파트를 구분하지 않고 LDPC 부호어를 구성하는 복수의 비트 그룹을 비트 그룹 단위로 인터리빙할 수 있다.
구체적으로, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 비트 그룹을 비트 그룹 단위로 열 각각에 열 방향으로 라이트하고, 복수의 비트 그룹이 비트 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드(read)하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수를 블록 인터리버(124)를 구성하는 열의 개수로 나눈 몫(quotient)만큼의 비트 그룹에 포함된 비트들을 복수의 열 각각에 열 방향으로 순차적으로 라이트하고, 비트들이 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이하에서는 설명의 편의를 위해, 그룹 인터리버(122)에서 인터리빙된 후 j 번째에 위치하는 비트 그룹을 비트 그룹 Yj라 하도록 한다.
예를 들어, 블록 인터리버(124)가 각각 R1 개의 행을 포함하는 C 개의 열로 구성되는 경우를 가정한다. 그리고, LDPC 부호어가 Ngroup 개의 비트 그룹으로 구성되고, 비트 그룹의 개수인 Ngroup이 C의 배수가 되는 경우를 가정한다.
이 경우, LDPC 부호어를 구성하는 비트 그룹의 개수 Ngroup를 블록 인터리버(124)를 구성하는 열의 개수 C로 나눈 몫이 A(=Ngroup/C)인 경우(A는 0보다 큰 정수), 블록 인터리버(124)는 각 열에 A(=Ngroup/C) 개의 비트 그룹씩을 순차적으로 열 방향으로 라이트하고, 각 열에 라이트된 비트들을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
예를 들어, 도 9와 같이, 블록 인터리버(124)는 제1 컬럼의 1 번째 행부터 R1 번째 행에 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(YA -1) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 1 번째 행부터 R1 번째 행에 비트 그룹(YA), 비트 그룹(YA +1),..., 비트 그룹(Y2A -1) 각각에 포함된 비트들을 라이트하고,..., 제C 컬럼의 1 번째 행부터 R1 번째 행에 비트 그룹(YCA -A), 비트 그룹(YCA -A+1),..., 비트 그룹(YCA -1) 각각에 포함된 비트들을 라이트하고, 복수의 열의 각 행에 라이트된 비트들을 행 방향으로 리드할 수 있다.
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 모든 비트 그룹들을 비트 그룹 단위로 인터리빙하게 된다.
다만, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되지 않는 경우, 복수의 열 각각을 두 개의 파트로 구분하여 LDPC 부호어를 구성하는 복수의 비트 그룹 중 일부를 비트 그룹 단위로 인터리빙하고, 나머지 비트 그룹을 구성하는 비트들을 모아 서브 비트 그룹으로 분할하여 인터리빙할 수 있다. 이 경우, 나머지 비트 그룹에 포함된 비트들 즉, LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 경우의 그 나머지(remainder)만큼의 비트 그룹에 포함된 비트들은 비트 그룹 단위로 인터리빙되는 것이 아니라, 열의 개수에 따라 각 열에 분할되어 인터리빙될 수 있다.
구체적으로, 블록 인터리버(124)는 복수의 열 각각을 두 개의 파트로 구분하여 LDPC 부호어를 인터리빙할 수 있다.
이 경우, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 복수의 비트 그룹 각각을 구성하는 비트 수에 기초하여 복수의 열을 제1 파트 및 제2 파트로 구분할 수 있다.
여기에서, 복수의 비트 그룹 각각은 360 개의 비트로 구성될 수 있다. 그리고, LDPC 부호어를 구성하는 비트 그룹의 개수는 LDPC 부호어의 길이 및 각 비트 그룹에 포함된 비트 수에 따라 결정된다. 예를 들어, 길이가 16200인 LDPC 부호어를 각 비트 그룹이 360 개의 비트로 구성되도록 구분하면 LDPC 부호어는 45 개의 비트 그룹으로 구분되고, 길이가 64800인 LDPC 부호어를 각 비트 그룹이 360 개의 비트로 구성되도록 구분하면 LDPC 부호어는 180 개의 비트 그룹으로 구분될 수 있다. 또한, 블록 인터리버(124)를 구성하는 열의 개수는 변조 방식에 따라 결정될 수 있으며, 이와 관련된 구체적인 예는 후술하기로 한다.
이에 따라, 제1 파트 및 제2 파트 각각을 구성하는 행의 개수는 블록 인터 리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 복수의 비트 그룹 각각을 구성하는 비트 수에 기초하여 결정될 수 있다.
구체적으로, 제1 파트는 복수의 열 각각에서, 블록 인터리버(124)를 구성하는 열의 개수, LDPC 부호어를 구성하는 비트 그룹의 개수 및 각 비트 그룹을 구성하는 비트 수에 따라 LDPC 부호어를 구성하는 복수의 비트 그룹 중 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 하나의 비트 그룹에 포함된 비트 수만큼의 행으로 구성될 수 있다.
그리고, 제2 파트는 복수의 열 각각에서, 복수의 열 각각을 구성하는 행에서 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트 수만큼의 행을 제외한 행으로 구성될 수 있다. 구체적으로, 제2 파트의 행의 개수는 제1 파트에 대응되는 비트 그룹을 제외한 모든 비트 그룹에 포함된 비트의 수를 블록 인터리버(124)를 구성하는 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다. 즉, 제2 파트의 행의 개수는 LDPC 부호어를 구성하는 비트 그룹 중 제1 파트에 라이트되고 남은 비트 그룹들에 포함된 비트 수를 열의 개수로 나눈 몫과 동일한 값을 가질 수 있다.
한편, 블록 인터리버(124)는 복수의 열 각각을, 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼의 행을 포함하는 제1 파트와 그 외의 나머지 행을 포함하는 제2 파트로 복수의 열 각각을 구분할 수 있다.
이에 따라, 제1 파트는 비트 그룹에 포함된 비트 수 즉, M의 정수 배만큼의 행으로 구성될 수 있다. 다만, 상술한 바와 같이, 각 비트 그룹을 구성하는 부호어 비트의 개수는 M의 약수가 될 수 있다는 점에서, 제1 파트는 각 비트 그룹을 구성하는 비트의 개수의 정수 배만큼의 행으로 구성될 수도 있다.
이 경우, 블록 인터리버(124)는 제1 파트 및 제2 파트에서 LDPC 부호어를 동일한 방식으로 라이트 및 리드하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 LDPC 부호어를 제1 파트 및 제2 파트 각각을 구성하는 복수의 열에 열 방향으로 라이트하고, LDPC 부호어가 라이트된 제1 파트 및 제2 파트 각각을 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
즉, 블록 인터리버(124)는 복수의 열 각각에서 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 제1 파트를 구성하는 복수의 열 각각에 순차적으로 라이트하고, 복수의 비트 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 분할하여 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 제1 파트 및 제2 파트 각각을 구성하는 복수의 열 각각에 라이트된 비트들을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)는 복수의 그룹에서 적어도 일부의 비트 그룹을 제외한 나머지 비트 그룹을 블록 인터리버(124)를 구성하는 열의 개수에 기초하여 분할하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 나머지 비트 그룹에 포함된 비트들을 복수의 열의 개수로 분할하고, 분할된 비트들 각각을 제2 파트를 구성하는 복수의 열 각각에 열 방향으로 라이트하고, 분할된 비트들이 라이트된 제2 파트를 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
즉, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 제1 파트에 라이트되고 남은 비트 그룹 즉, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 경우의 그 나머지(remainder)만큼의 비트 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 비트들을 제2 파트의 각 열에 순차적으로 열 방향으로 라이트할 수 있다.
예를 들어, 블록 인터리버(124)가 각각 R1 개의 행을 포함하는 C 개의 열로 구성되는 경우를 가정한다. 그리고, LDPC 부호어가 Ngroup 개의 비트 그룹으로 구성되고, 비트 그룹의 개수인 Ngroup이 C의 배수가 되지 않으며, A×C+1=Ngroup인 경우를 가정한다(A는 0보다 큰 정수). 즉, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 경우, 몫이 A이고 나머지가 1인 경우를 가정한다.
이 경우, 블록 인터리버(124)는 도 10 및 도 11과 같이 각 열이 R1 개의 행을 포함하는 제1 파트와 R2 개의 행을 포함하는 제2 파트로 구분할 수 있다. 이 경우, R1은 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼이 될 수 있으며, R2는 각 열을 구성하는 행의 개수에서 R1을 제외한 값이 될 수 있다.
즉, 상술한 예에서 각 열에 비트 그룹 단위로 라이트 가능한 그룹의 수는 A 개이고, 각 열의 제1 파트는 A 개의 그룹에 포함된 비트 수 즉, A×M 개만큼의 행으로 구성될 수 있다.
이 경우, 블록 인터리버(124)는 각 열에 그룹 단위로 라이트 가능한 그룹 즉, A 개의 그룹에 포함된 비트들을 열 방향으로 각 열의 제1 파트에 라이트한다.
즉, 블록 인터리버(124)는 도 10 및 도 11과 같이 제1 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(YA -1) 각각에 포함된 비트들을 라이트하고, 제2 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 비트 그룹(YA), 비트 그룹(YA +1),... , 비트 그룹(Y2A -1) 각각에 포함된 비트들을 라이트하고,..., 제C 컬럼의 제1 파트를 구성하는 1 번째 행부터 R1 번째 행에 비트 그룹(YCA -A), 비트 그룹(YCA -A+1),... , 비트 그룹(YCA -1) 각각에 포함된 비트들을 라이트한다.
이와 같이, 블록 인터리버 (124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트들을 각 열의 제1 파트에 비트 그룹 단위로 라이트한다.
즉, 상술한 예에서, 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(YA -1) 각각에 포함된 비트들은 분할되지 않고 모두 제1 컬럼에 라이트되고, 비트 그룹(YA), 비트 그룹(YA +1),..., 비트 그룹(Y2A -1) 각각에 포함된 비트들은 분할되지 않고 모두 제2 컬럼에 라이트되고,..., 비트 그룹(YCA -A), 비트 그룹(YCA -A+1),..., 비트 그룹(YCA -1) 각각에 포함된 비트들은 분할되지 않고 모두 제C 컬럼에 라이트될 수 있다. 이와 같이, 제1 파트에 의해 인터리빙되는 모든 비트 그룹은 동일한 비트 그룹에 포함된 비트들이 제1 파트의 동일한 열에 라이트되는 것으로 볼 수 있다.
이후, 블록 인터리버(124)는 복수의 비트 그룹 중에서 각 열의 제1 파트에 라이트된 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 열 방향으로 라이트할 수 있다. 이때, 블록 인터리버(124)는 동일한 개수의 비트가 각 열의 제2 파트에 라이트되도록, 각 열의 제1 파트에 라이트된 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 각 비트를 제2 파트의 각 열에 열 방향으로 라이트할 수 있다.
상술한 예에서 A×C+1=Ngroup를 만족하므로, LDPC 부호어를 구성하는 비트 그룹을 순차적으로 제1 파트에 라이트할 때, LDPC 부호어의 마지막 비트 그룹인 비트 그룹(
Figure 112017042315467-pat00084
)가 제1 파트에 라이트되지 못하고 남게 된다. 이에 따라, 블록 인터리버(124)는 도 10과 같이 비트 그룹(
Figure 112017042315467-pat00085
)에 포함된 비트들을 C 개로 분할하고, 분할된 각 비트들(즉, 마지막 비트 그룹(
Figure 112017042315467-pat00086
)에 포함된 비트들 C로 나눈 몫만큼의 비트들)을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
여기에서, 열의 개수에 기초하여 분할된 비트들 각각을 서브 비트 그룹이라 명명할 수 있으며, 이 경우, 서브 비트 그룹 각각이 제2 파트의 각 열에 라이트되는 것으로 볼 수 있다. 즉, 비트 그룹에 포함된 비트들이 분할되어 서브 비트 그룹을 형성할 수 있다.
즉, 블록 인터리버(124)는 제1 컬럼의 제2 파트를 구성하는 1 번째 행부터 R2 번째 행까지 비트를 라이트하고, 제2 컬럼의 제2 파트를 구성하는 1 번째 행부터 R2 번째 행까지 비트를 라이트하고,..., 제C 컬럼의 제2 파트를 구성하는 1 번째 행에서 R2 번째 행까지 비트를 라이트할 수 있다. 이때, 블록 인터리버(124)는 도 10과 같이 비트들을 각 열의 제2 파트에 열 방향으로 라이트할 수 있다.
즉, 제2 파트에서는 비트 그룹을 구성하는 비트들이 동일한 열에 라이트되지 않고, 복수의 열에 라이트될 수 있다. 즉, 상술한 예에서, 마지막 비트 그룹(
Figure 112017042315467-pat00087
)은 M 개의 비트들로 구성되므로, 마지막 비트 그룹(
Figure 112017042315467-pat00088
)에 포함된 비트들은 M/C 개씩 분할되어 각 컬럼에 라이트될 수 있다. 즉, 마지막 비트 그룹(
Figure 112017042315467-pat00089
)에 포함된 비트들은 M/C 개씩 분할되고, 분할된 M/C 개씩 서브 비트 그룹을 형성하며, 서브 비트 그룹 각각이 제2 파트의 각 열에 라이트될 수 있다.
이에 따라, 제2 파트에 의해 인터리빙되는 적어도 하나의 비트 그룹은 적어도 하나의 비트 그룹에 포함된 비트들이 제2 파트를 구성하는 적어도 두 개의 열에 분할되어 라이트되는 것으로 볼 수 있다.
한편, 상술한 예에서 블록 인터리버(124)는 제2 파트에 열 방향으로 비트들을 라이트하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 블록 인터리버(124)는 제2 파트의 복수의 열에 비트들을 행 방향으로 라이트할 수도 있다. 이 경우, 블록 인터리버(124)는 제1 파트에 대해서는 상술한 방식과 동일한 방식으로 비트들을 라이트할 수 있다.
구체적으로, 도 11을 참조하면 블록 인터리버(124)는 제 1 컬럼에서 제2 파트를 구성하는 1 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 1 번째 행까지 비트들을 라이트하고, 제1 컬럼에서 제2 파트를 구성하는 2 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 2 번째 행까지 비트들을 라이트하고,..., 제1 컬 럼에서 제2 파트를 구성하는 R2 번째 행부터 제C 컬럼에서 제2 파트를 구성하는 R2 번째 행까지 비트들을 라이트할 수 있다.
한편, 블록 인터리버(124)는 각 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하게 된다. 즉, 블록 인터리버(124)는 도 10 및 도 11과 같이 복수의 열의 제1 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하고, 복수의 열의 제2 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드할 수 있다.
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 복수의 비트 그룹 중 일부를 비트 그룹 단위로 인터리빙하고, 나머지 일부는 분할하여 인터리빙을 수행할 수 있다. 즉, 블록 인터리버(124)는 복수의 비트 그룹 중 기설정된 개수의 비트 그룹을 구성하는 LDPC 부호어를 제1 파트를 구성하는 복수의 열에 비트 그룹 단위로 라이트하고, 나머지 비트 그룹을 구성하는 비트들을 모아서 제2 파트를 구성하는 열 각각에 분할하여 라이트하고, 제1 및 제2 파트를 구성하는 복수의 열을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이와 같이, 블록 인터리버(124)는 도 9 내지 도 11에서 설명한 방식을 이용하여 복수의 비트 그룹을 인터리빙할 수 있다.
특히, 도 10의 경우 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들은 제2 파트에 열 방향으로 라이트되고 행 방향으로 리드된다는 점에서, 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들의 순서가 재정될 수 있다. 이와 같이, 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들은 인터리빙된다는 점에서 인터리빙이 수행되지 않았을 경우에 비해, BER(bit error rate)/FER(frame error rate) 성능이 향상 될 수 있다.
다만, 도 11과 같이 제1 파트에 속하지 않는 비트 그룹은 인터리빙되지 않을 수도 있다. 즉, 도 11과 같이 블록 인터리버(124)는 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들을 제2 파트에 행 방향으로 라이트 및 리드한다는 점에서, 제1 파트에 속하지 않는 비트 그룹에 포함된 비트들은 순서가 변경되지 않고 순차 적으로 변조부(130)로 출력될 수 있다. 이 경우, 제1 파트에 속하지 않은 비트 그룹에 포함된 비트들은 순차적으로 출력되어 변조 심볼에 맵핑될 수 있다.
한편, 도 10 및 도 11에서는 복수의 비트 그룹 중 마지막 하나의 비트 그룹이 제2 파트에 라이트되는 것으로 설명하였으나 이는 일 예에 불과하며, 제2 파트에 라이트되는 그룹의 개수는 LDPC 부호어를 구성하는 그룹의 전체 개수, 열 및 행의 개수, 전송 안테나 개수 등에 따라 다양하게 변경될 수 있음은 물론이다.
한편, 블록 인터리버(124)는 하기의 표 28 및 표 29과 같은 구조를 가질 수 있다.
Figure 112017042315467-pat00090
Figure 112017042315467-pat00091
여기에서, C(또는, Nc)는 블록 인터리버(124)를 구성하는 열의 개수이고, R1은 각 열에서 제1 파트를 구성하는 행의 개수, R2는 각 열에서 제2 파트를 구성하는 행의 개수이다.
표 28 및 표 29를 참조하면, 열의 개수는 변조 방식에 따른 변조 차수와 동일한 값을 가지며, 복수의 열 각각은 LDPC 부호어를 구성하는 비트 수를 복수의 열의 개수로 나눈 값만큼의 행으로 구성되는 것을 알 수 있다.
예를 들어, LDPC 부호어의 길이 Nldpc=16200이고, 256-QAM 방식으로 변조를 수행하는 경우, 256-QAM의 경우 변조 차수는 8이므로 블록 인터리버(124)는 8 개의 열로 구성되며, 각 열은 R1+R2=2025(=16200/8) 개의 행으로 구성됨을 알 수 있다.
한편, 표 28 및 표 29를 참조하면, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 정수 배인 경우, 블록 인터리버(124)는 각 열을 구분하지 않고 인터리빙을 수행한다는 점에서 R1이 각 열을 구 성하는 행의 개수가 되고, R2=0이 된다. 또한, LDPC 부호어를 구성하는 그룹의 개수가 열의 개 수의 정수 배가 되지 않는 경우, 블록 인터리버(124)는 각 열을 R1 개의 행으로 구성되는 제1 파트와 R2 개의 행으로 구성되는 제2 파트로 구분하여 인터리빙을 수행한다.
한편, 표 28 및 표 29와 같이, 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 수와 동일한 경우, 동일한 비트 그룹에 포함된 비트들은 변조 심볼에서 하나의 비트에 맵핑될 수 있다.
예를 들어, Nldpc=16200이고, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)는 각각 2025 개의 행을 포함하는 8 개의 열로 구성될 수 있다. 이 경우, 복수의 비트 그룹 각각에 포함된 비트들은 8 개의 열에 라이트되고, 각 열에서 동일한 행에 라이트되었던 비트들이 순차적으로 출력된다. 이때, 변조 방식이 256-QAM인 경우 8 비트가 하나의 변조 심볼을 구성한다는 점에서, 동일한 비트 그룹에 포함된 비트들 즉, 하나의 열에서 출력되는 비트들은 변조 심볼에서 하나의 비트에 맵핑될 수 있다. 예를 들어, 제1 컬럼에 라이트되는 그룹에 포함된 비트들은 각 변조 심볼의 첫 번째 비트에 맵핑될 수 있다.
한편, 표 28 및 표 29를 참조하면, 블록 인터리버(124)의 전체 행(row)의 개수 즉, R1+R2는 Nldpc/C임을 알 수 있다.
그리고, 제1 파트의 행의 개수인 R1 은 각 그룹에 포함된 비트들의 개수인 M(예를 들어, M=360)의 정수 배로
Figure 112017042315467-pat00092
이고, 제2 파트의 행의 개수인 R2는 Nldpc/C-R1이 될 수 있다. 여기에서,
Figure 112017042315467-pat00093
는 Ngroup/C 이하의 가장 큰 정수를 나타낸다. 이와 같이, R1은 각 비트 그룹에 포함된 비트의 개수인 M의 정수 배가 된다는 점에서, R1에는 비트 그룹 단위의 비트들이 라이트될 수 있다.
또한, 표 28 및 표 29를 참조하면, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 배수가 아닌 경우, 블록 인터리버(124)는 각 열을 2 개의 파트로 구분하여 인터리빙을 수행하는 것을 알 수 있다.
구체적으로, LDPC 부호어의 길이를 열의 개수로 나눈 값이 각 열에 포함된 전체 행의 개수가 된다. 이때, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 배수인 경우, 각 열은 2 개의 파트로 구분되지 않는다. 다만, LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 배수가 되지 않는 경우, 각 열은 2 개의 파트로 구분될 수 있다.
예를 들어, 표 28과 같이 블록 인터리버(124)의 열의 개수가 변조 심볼을 구성하는 비트의 개수와 동일하고, LDPC 부호어가 64800 개의 비트로 구성되는 경우를 가정한다. 이때, LDPC 부호어를 구성하는 각 비트 그룹은 360 개의 비트로 구성되며, LDPC 부호어는 64800/360=180 개의 비트 그룹으로 구성된다.
한편, 변조 방식이 16-QAM인 경우, 블록 인터리버(124)는 4 개의 열로 구성되며, 각 열은 64800/4=16200 개의 행으로 구성될 수 있다.
이때, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 값은 180/4=45가 되므로, 각 열을 2 개의 파트로 구분하지 않아도 각 열에 비트 그룹 단위로 비트들이 라이트될 수 있다. 즉, 각 열에는 LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 몫인 45 개의 비트 그룹에 포함된 비트들 즉, 45×360=16200 개의 비트들이 라이트될 수 있다.
다만, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)는 8 개의 열로 구성되며, 각 열은 64800/8=8100 개의 행으로 구성될 수 있다.
이때, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 값은 180/8=22.5가 되므로, LDPC 부호어를 구성하는 비트 그룹의 개수는 열의 개수의 정수 배가 되지 않는다. 이에 따라, 블록 인터리버(124)는 비트 그룹 단위로 인터리빙을 수행하기 위해, 8 개의 열 각각을 2 개의 파트로 구분하게 된다.
이때, 각 열의 제1 파트에는 비트 그룹 단위로 비트들이 라이트되어야 하므로, 각 열의 제1 파트에 비트 그룹 단위로 라이트될 수 있는 비트 그룹의 개수는 LDPC 부호어를 구성하는 그룹의 개수를 열의 개수로 나눈 몫인 22 개가 되며, 이에 따라, 각 열의 제1 파트는 22×360=7920 개의 행으로 구성될 수 있다. 이에 따라, 각 열의 제1 파트에는 22 개의 비트 그룹에 포함된 7920 개의 비트들이 라이트될 수 있다.
한편, 각 열의 제2 파트는 각 열의 전체 행에서 제1 파트를 구성하는 행을 제외한 행으로 구성된다. 따라서, 각 열의 제2 파트는 8100-7920=180 개의 행으로 구성될 수 있다.
이때, 각 열의 제2 파트에는 제1 파트에 라이트되지 못한 나머지 비트 그룹에 포함되는 비트들이 분할되어 라이트될 수 있다.
구체적으로, 제1 파트에는 22×8=176 개의 비트 그룹이 라이트되므로, 제2 파트에 라이트되는 그룹의 개수는 180-176=4 개이다(가령, LDPC 부호어를 구성하는 비트 그룹(Y0), 비트 그룹(Y1), 비트 그룹(Y2),..., 비트 그룹(Y178), 비트 그룹(Y179) 중 비트 그룹 (Y176), 비트 그룹 (Y177), 비트 그룹 (Y178), 비트 그룹 (Y179)가 될 수 있다).
이에 따라, 블록 인터리버(124)는 LDPC 부호어를 구성하는 그룹 중 제1 파트에 라이트되고 남은 4 개의 비트 그룹을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
즉, 블록 인터리버(124)는 비트 그룹(Y176)에 포함된 360 개의 비트 중 180 개의 비트를 제1 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제2 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y177)에 포함된 360 개의 비트 중 180 개의 비트를 제3 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제4 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y178)에 포함된 360 개의 비트 중 180 개의 비트를 제5 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제6 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y179)에 포함된 360 개의 비트 중 180 개의 비트를 제7 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제8 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다.
이에 따라, 제1 파트에 라이트되고 남은 비트 그룹에 포함된 비트들은 제2 파트에서 동일한 열에 라이트되지 않고, 복수의 열에 나누어져 라이트될 수 있다.
이하에서는 도 12를 참조하여 도 5의 블록 인터리버(124)의 구체적인 일 예에 대해 보다 구체적으로 설명한다.
그룹 인터리빙된 LDPC 부호어 (v0,v1,...,
Figure 112017042315467-pat00094
)는 V={Y0,Y1,...,
Figure 112017042315467-pat00095
}과 같이 Yj가 연속적으로 배치될 수 있다.
그룹 인터리빙 이후, LDPC 부호어는 도 12와 같은 블록 인터리버(124)에 의해 인터리빙될 수 있다. 이 경우, 블록 인터리버(124)는 블록 인터리버(124)를 구성하는 열의 개수 및 비트 그룹의 비트 수에 기초하여 복수의 열을 제1 파트와 제2 파트로 구분할 수 있다. 이 경우, 제1 파트에서는 비트 그룹을 구성하는 비트들이 동일한 열에 라이트되고, 제2 파트에서는 비트 그룹을 구성하는 비트들이 복수의 열에 라이트될 수 있다.
구체적으로, 입력 비트 vi는 제1 파트부터 시작하여 제2 파트까지 순차적(serially)으로 열 방향(column wise)으로 라이트되고, 제1 파트부터 제2 파트까지 순차적으로 행 방향(row wise)으로 리드된다. 이에 따라, 제1 파트에서 동일한 비트 그룹에 포함된 비트들은 각 변조 심볼에서 하나의 비트에 맵핑될 수 있다.
이 경우, 변조 방식 및 LDPC 부호어의 길이(즉, code length)에 따른 블록 인터리버(124)의 제1 파트와 제2 파트의 열의 개수와 행의 개수는 하기의 표 30과 같을 수 있다. 여기에서, 블록 인터리버(124)의 열의 개수는 변조 심볼을 구성하는 비트의 수와 같을 수 있다. 그리고, 제1 파트의 행의 개수인 Nr1 과 제2 파트의 행의 개수인 Nr2의 합은 Nldpc/Nc와 동일하다(여기에서, Nc는 열의 개수). 그리고, Nr1(=
Figure 112017042315467-pat00096
)은 360의 배수이므로, 복수의 비트 그룹이 제1 파트에 라이트될 수 있다.
Figure 112017042315467-pat00097
이하에서는 블록 인터리버(124)의 동작에 대해 보다 구체적으로 설명하도록 한다.
구체적으로, 도 12와 같이 입력 비트 vi(0≤i＜Nc×Nr1)는 블록 인터리버(124)의 제1 파트의 ci 열의 ri 행에 라이트된다. 여기에서, ci와 ri는 각각
Figure 112017042315467-pat00098
, ri=(i mod Nr1)와 같다.
그리고, 입력 비트 vi(Nc×Nr1≤i＜Nldpc)는 블록 인터리버(124)의 제2 파트의 ci 열의 ri 행에 라이트된다. 여기에서, ci와 ri는 각각
Figure 112017042315467-pat00099
, ri=Nr1+{(i-Nc×Nr1) mod Nr2}와 같다.
한편, 출력 비트 qj(0≤j<Nldpc)는 rj 행의 cj 열에서 리드된다. 여기에서, cj와 rj는 각각
Figure 112017042315467-pat00100
, cj=(j mod Nc)와 같다.
예를 들어, LDPC 부호어의 길이 Nldpc가 64800이고, 변조 방식이 256-QAM인 경우, 블록 인터리버(124)에서 출력되는 비트의 순서는 (q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)=(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)와 같을 수 있다. 여기에서, 우측 항에서의 인덱스를 모든 8 개의 열에 대해 보다 자세히 나타내면 0, 7920, 15840, 23760, 31680, 39600, 47520, 55440, 1, 7921, 15841, 23761, 31681, 39601, 47521, 55441, …… , 7919, 15839, 23759, 31679, 39599, 47519, 55439, 63359, 63360, 63540, 63720, 63900, 64080, 64260, 64440, 64620, …… , 63539, 63719, 63899, 64079, 64259, 64439, 64619, 64799와 같다.
이하에서는 구체적인 예를 들어 블록 인터리버(124)의 인터리빙 동작을 설명하도록 한다.
블록 인터리버(124)는 복수의 비트 그룹을 비트 그룹 단위로 열 각각에 열 방향으로 라이트하고, 복수의 비트 그룹이 비트 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)를 구성하는 열의 개수는 변조 방식에 따라 달라질 수 있으며, 행의 개수는 LDPC 부호어의 길이/열의 개수가 될 수 있다. 예를 들어, 변조 방식이 256-QAM인 경우 블록 인터리버(124)는 8 개의 열로 구성될 수 있다. 이때, LDPC 부호어의 길이 Nldpc가 16200인 경우 행의 개수는 16200/8=2025가 될 수 있다.
이하에서는 블록 인터리버(124)가 복수의 비트 그룹을 비트 그룹 단위로 인터리빙하는 방법에 대해 구체적으로 설명하도록 한다.
블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹의 개수가 열의 개수의 정수 배인 경우, 비트 그룹의 개수를 열의 개수로 나눈 값만큼의 비트 그룹을 각 열에 순차적으로 비트 그룹 단위로 라이트하여 인터리빙을 수행할 수 있다.
예를 들어, 변조 방식이 256-QAM이고 LDPC 부호어의 길이 Nldpc가 16200인 경우, 블록 인터리버(124)는 각각 2025 개의 행을 포함하는 8 개의 열로 구성될 수 있다. 여기에서, LDPC 부호어의 길이 Nldpc가 16200인 경우 LDPC 부호어는 16200/360=45 개의 비트 그룹으로 구분되므로, 변조 방식이 256-QAM인 경우 LDPC 부호어를 구성하는 비트 그룹의 개수(=45)는 열의 개수(=8)의 정수 배가 되지 않게 된다. 즉, LDPC 부호어를 구성하는 비트 그룹의 개수를 열의 개수로 나눈 경우 나머지가 발생하게 된다.
이와 같이, LDPC 부호어를 구성하는 비트 그룹의 개수가 블록 인터리버(124)를 구성하는 열의 개수의 정수 배가 되지 않는 경우, 블록 인터리버(124)는 각 열을 N 개(N은 2 이상의 정수)의 파트로 구분하여 인터리빙을 수행할 수 있다.
구체적으로, 블록 인터리버(124)는 각 열에 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼의 행을 포함하는 파트(즉, 제1 파트)와 그 외의 나머지 행을 포함하는 파트(즉, 제2 파트)로 각 열을 구분하고, 구분된 파트 각각을 이용하여 인터리빙을 수행할 수 있다.
여기에서, 비트 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트 수만큼의 행을 포함하는 파트 즉, 제1 파트는 M의 정수 배만큼의 행으로 구성될 수 있다. 즉, 변조 방식이 256-QAM인 경우 블록 인터리버(124)의 각 열은 2025 개의 행로 구성된다는 점에서, 블록 인터리버(124)의 각 열은 1800(=360×5) 개의 행을 포함하는 제1 파트와 225(=2025-1800) 개의 행을 포함하는 제2 파트로 구성될 수 있다.
이 경우, 블록 인터리버(124)는 복수의 비트 그룹 중에서 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 복수의 열 각각에 순차적으로 라이트한 후, 복수의 열 각각에서 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다. 즉, 블록 인터리버(124)는 라이트 가능한 적어도 일부의 비트 그룹에 포함된 비트들을 비트 그룹 단위로 각 열의 제1 파트에 라이트하고, 나머지 비트 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 라이트할 수 있다.
예를 들어, 변조 방식이 256-QAM인 경우, 도 13 및 도 14와 같이 블록 인터리버(124)는 8 개의 열을 포함하며, 각 열은 1800 개의 행을 포함하는 제1 파트와 225 개의 행을 포함하는 제2 파트로 구분될 수 있다.
이 경우, 블록 인터리버(124)는 각 열에 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트들을 열 방향으로 각 열의 제1 파트에 라이트 한다.
즉, 블록 인터리버(124)는 도 13 및 도 14와 같이 제1 열의 제1 파트를 구성하는 1 번째 행부터 1800 번째 행에 비트 그룹(Y0), 비트 그룹(Y1),..., 비트 그룹(Y4) 각각에 포함된 비트들을 라이트하고, 제2 열의 제1 파트를 구성하는 1 번째 행부터 1800 번째 행에 비트 그룹(Y5), 비트 그룹(Y6),..., 비트 그룹(Y9) 각각에 포함된 비트들을 라이트하고,..., 제8 열의 제1 파트를 구성하는 1 번째 행부터 1800 번째 행에 비트 그룹(Y35), 비트 그룹(Y36),..., 비트 그룹(Y39) 각각에 포함된 비트들을 라이트할 수 있다.
이와 같이, 블록 인터리버(124)는 각 열에 그룹 단위로 라이트 가능한 비트 그룹에 포함된 비트들을 각 열의 제1 파트에 비트 그룹 단위로 라이트한다.
이후, 블록 인터리버(124)는 복수의 그룹 중에서 각 열의 제1 파트에 라이트된 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 분할하여 각 열의 제2 파트에 열 방향으로 라이트할 수 있다. 이때, 블록 인터리버(124)는 동일한 개수의 비트가 각 열의 제2 파트에 라이트되도록, 각 열의 제1 파트에 라이트된 비트 그룹을 제외한 나머지 비트 그룹에 포함된 비트들을 열의 개수로 분할하고, 분할된 각 비트를 제2 파트의 각 열에 열 방향으로 라이트할 수 있다.
예를 들어, 도 13과 같이, 블록 인터리버(124)는 LDPC 부호어를 구성하는 비트 그룹 중 제1 파트에 라이트되고 남은 비트 그룹인 비트 그룹(Y40), 비트 그룹(Y41), 비트 그룹(Y42), 비트 그룹(Y43), 비트 그룹(Y44)을 각 열의 제2 파트에 순차적으로 라이트할 수 있다.
즉, 블록 인터리버(124)는 비트 그룹(Y40)에 포함된 360 개의 비트 중 225 개의 비트를 제1 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 135 개의 비트를 제2 열의 제2 파트의 1 번째 행부터 135 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y41)에 포함된 360 개의 비트 중 90 개의 비트를 제2 열의 제2 파트의 136 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 270 개의 비트 중 225 개의 비트를 제3 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트하고 45 개의 비트를 제4 열의 제2 파트의 1 번째 행부터 45 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y42)에 포함된 360 개의 비트 중 180 개의 비트를 제4 열의 제2 파트의 46 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제5 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y43)에 포함된 360 개의 비트 중 45 개의 비트를 제5 열의 제2 파트의 181 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 315 개의 비트 중 225 개의 비트를 제6 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트하고 90 개의 비트를 제7 열의 제2 파트의 1 번째 행부터 90 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(Y44)에 포함된 360 개의 비트 중 135 개의 비트를 제7 열의 제2 파트의 91 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 225 개의 비트를 제8 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트할 수 있다.
이에 따라, 제1 파트에 라이트되고 남은 비트 그룹에 포함된 비트들은 제2 파트에서 동일한 열에 라이트되지 않고, 복수의 열에 나누어져 라이트될 수 있다.
한편, 상술한 예에서 블록 인터리버(124)는 제2 파트에 열 방향으로 비트들을 라이트하는 것으로 설명하였으나 이는 일 예에 불과하다. 즉, 블록 인터리버(124)는 제2 파트의 복수의 열에 비트들을 행 방향으로 라이트할 수도 있다. 다만, 블록 인터리버(124)는 제1 파트에 대해서는 상술한 방식과 동일한 방식으로 비트들을 라이트할 수 있다.
구체적으로, 도 14를 참조하면 블록 인터리버(124)는 제1 열의 제2 파트의 1 번째 행부터 제8 열의 제2 파트의 1 번째 행까지 비트들을 라이트하고, 제1 열의 제2 파트의 2 번째 행부터 제6 열의 제2 파트의 2 번째 행까지 비트들을 라이트하고,..., 제1 열의 제2 파트의 180 번째 행부터 제6 열의 제2 파트의 180 번째 행까지 비트들을 라이트할 수 있다.
이에 따라, 비트 그룹(Y40)에 포함된 비트들은 제1 열의 제2 파트의 1 번째 행부터 제8 열의 제2 파트의 45 번째 행까지 순차적으로 라이트될 수 있고, 비트 그룹(Y41)에 포함된 비트들은 제1 열의 제2 파트의 46 번째 행부터 제8 열의 제2 파트의 90 번째 행까지 순차적으로 라이트될 수 있고, 비트 그룹(Y42)에 포함된 비트들은 제1 열의 제2 파트의 91 번째 행부터 제8 열의 제2 파트의 135 번째 행까지 순차적으로 라이트될 수 있고, 비트 그룹(Y43)에 포함된 비트들은 제1 열의 제2 파트의 136 번째 행부터 제8 열의 제2 파트의 180 번째 행까지 순차적으로 라이트될 수 있고, 비트 그룹(Y44)에 포함된 비트들은 제1 열의 제2 파트의 181 번째 행부터 제8 열의 제2 파트의 225 번째 행까지 순차적으로 라이트될 수 있다.
한편, 블록 인터리버(124)는 각 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하게 된다. 즉, 블록 인터리버(124)는 도 13 및 도 14와 같이 복수의 열의 제1 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드하고, 복수의 열의 제2 파트의 각 행에 라이트된 비트들을 행 방향으로 순차적으로 리드할 수 있다.
이와 같이, 블록 인터리버(124)는 도 9 내지 도 14에서 설명한 방식을 이용하여 LDPC 부호어를 구성하는 복수의 비트 그룹을 인터리빙할 수 있다.
변조부(130)는 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑한다. 구체적으로, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱하고, 디멀티플렉싱된 LDPC 부호어를 변조하여 성상도에 맵핑할 수 있다.
이 경우, 변조부(130)는 복수의 비트 그룹 각각에 포함된 비트들을 이용하여 변조 심볼을 생성할 수 있다.
즉, 상술한 바와 같이, 블록 인터리버(124)의 각 열에는 서로 다른 비트 그룹에 포함된 비트들이 라이트되고, 블록 인터리버(124)는 각 열에 라이트된 비트들을 행 방향으로 리드하게 된다. 이 경우, 변조부(130)는 블록 인터리버(124)의 각 열에서 리드된 비트들을 변조 심볼의 각 비트에 맵핑시켜 변조 심볼을 생성하게 된다. 이에 따라, 변조 심볼의 각 비트는 서로 다른 그룹에 포함된 비트가 될 수 있다.
예를 들어, 변조 심볼이 C 개의 비트로 구성된 경우를 가정한다. 이 경우, 블록 인터리버(124)의 C 개의 열의 각 행에서 리드된 비트들이 변조 심볼의 각 비트에 맵핑될 수 있다는 점에서, 결국, C 개의 비트로 구성된 변조 심볼의 각 비트들은 C 개의 서로 다른 그룹에 포함된 비트들이 될 수 있다.
이하에서는 이를 보다 구체적으로 설명하도록 한다.
먼저, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱할 수 있다. 이를 위해, 변조부(130)는 인터리빙된 LDPC 부호어를 디멀티플렉싱하기 위한 디멀티플렉서(미도시)를 포함할 수 있다.
디멀티플렉서(미도시)는 인터리빙된 LDPC 부호어를 디멀티플렉싱한다. 구체적으로, 디멀티플렉서(미도시)는 인터리빙된 LDPC 부호어에 대해 시리얼-투-패러럴(serial-to-parallel) 변환을 수행하여, 인터리빙된 LDPC 부호어를 일정한 개수의 비트를 갖는 셀(cell)(또는, 데이터 셀(data dcell))로 디멀티플렉싱할 수 있다.
예를 들어, 도 15와 같이 디멀티플렉서(미도시)는 인터리버(120)에서 출력되는 LDPC 부호어 Q=(q0,q1,q2,...)를 입력받고, 입력된 LDPC 부호어 비트들을 순차적으로 복수의 서브 스트림 각각에 출력하여 입력된 LDPC 부호어 비트들을 셀로 변환하여 출력할 수 있다.
이 경우, 복수의 서브 스트림 각각에서 동일한 인덱스를 갖는 비트들이 동일한 셀을 구성할 수 있다. 이에 따라, 각 셀들은 (y0 ,0,y1 ,0,...,yη MOD -1,0)=(q0,q1,...,qηMOD-1), (y0 ,1,y1 ,1,...,yη MOD -1,1)=(qη MOD,qη MOD +1,...,q2 ×η MOD -1),... 와 같이 구성될 수 있다.
한편, 서브 스트림의 개수 Nsubstreams는 변조 심볼을 구성하는 비트의 개수 ηMOD와 동일하다. 이에 따라, 각 셀을 구성하는 비트의 개수는 변조 심볼을 구성하는 비트의 개수(즉, 변조 차수)와 동일할 수 있다.
예를 들어, 변조 방식이 256-QAM인 경우 변조 심볼을 구성하는 비트의 개수 ηMOD=8이므로, 서브 스트림의 개수 Nsubstreams=8가 될 수 있고, 각 셀들은 (y0,0,y1,0,y2,0,y3,0,y4,0,y5,0,y6,0,y7,0)=(q0,q1,q2,q3,q4,q5,q6,q7), (y0,1,y1,1,y2,1,y3,1,y4,1,y5,1,y6,1,y7,1)=(q8,q9,q10,q11,q12,q13,q14,q15), (y0,2,y1,2,y2,2,y3,2,y4,2,y5,2,y6,2,y7,2)=(q16,q17,q18,q19,q20,q21,q22,q23),...와 같이 구성될 수 있다.
한편, 변조부(130)는 디멀티플렉싱된 LDPC 부호어를 변조 심볼에 맵핑할 수 있다.
구체적으로, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 비트들(즉, 셀들)을 256-QAM 등과 같은 다양한 변조 방식을 이용하여 변조할 수 있다. 예를 들어, 변조부(130)는 변조 방식이 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우 변조 심볼을 구성하는 비트의 개수 ηMOD(즉, 변조 차수)는 각각 2,4,6,8,10,12 개가 될 수 있다.
이 경우, 디멀티플렉서(미도시)에서 출력되는 각 셀은 변조 심볼을 구성하는 개수만큼의 비트로 이루어진다는 점에서, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 셀 각각을 순차적으로 성상점(constellation point)에 맵핑하여 변조 심볼을 생성할 수 있다. 여기에서, 변조 심볼은 성상도(constellation)에서의 성상점에 대응된다.
다만, 경우에 따라, 상술한 디멀티플렉서(미도시)는 생략될 수 있다. 이 경우, 변조부(130)는 인터리빙된 비트들을 순차적으로 일정한 개수만큼 구분하고, 이를 성상점에 맵핑하여 변조 심볼을 생성할 수 있다. 이 경우, 변조부(130)는 인터리빙된 비트들을 변조 방식에 따라 ηMOD 개 비트씩 순차적으로 성상점에 맵핑하여 변조 심볼을 생성할 수 있다.
한편, 변조부(130)는 non-uniform constellation(NUC) 방식을 이용하여 디멀티플렉서(미도시)에서 출력되는 셀들을 성성점에 맵핑하여 변조를 수행할 수 있다.
non uniform constellation 방식에서는 1 사분면의 성상점을 정의하면 다른 3 개의 사분면에 대한 성상점은 하기와 같은 방법에 의해 결정될 수 있다. 예를 들어, 1 사분면에 대해 정의한 성상점들의 집합을 X라고 할 때 2 사분면의 경우에는 -conj(X), 3 사분면의 경우에는 conj(X), 4사분면의 경우는 -(X)가 된다.
즉, 1 사분면을 정의하면 다른 사분면은 하기와 같이 표현될 수 있다.
1 Quarter(1 사분면) = X
2 Quarter(2 사분면) = -conj(X)
3 Quarter(3 사분면) = conj(X)
4 Quarter(4 사분면) = -X
구체적으로, non-uniform M-QAM을 사용한다고 할 경우, M개의 성상점을 z={z0, z1,..., zM-1}으로 정의할 수 있다. 이때, 1 사분면에 존재하는 성상점을 {x0, x1, x2,..., xM/4-1}로 정의할 때, z는 하기와 같이 정의할 수 있다.
z0부터 zM/4-1= x0 부터 xM/4
zM/4부터 z2×M/4-1= -conj(x0 부터 xM/4)
z2×M/4부터 z3×M/4-1= conj(x0 부터 xM/4)
z3×M/4부터 z4×M/4-1= -(x0 부터 xM/4)
따라서, 변조부(130)는 디멀티플렉서(미도시)에서 출력되는 출력 비트인 [y0,...,ym-1]을
Figure 112017042315467-pat00101
을 인덱스로 하는 zL로 매핑하여, 출력 비트들을 non-uniform constellation 방식으로 성성점에 맵핑할 수 있다.
상술한 non-uniform constellation 방식에 따라 정의되는 성상도의 일 예는 부호율이 5/15, 7/15, 9/15, 11/15, 13/15인 경우 하기의 표 31과 같이 나타낼 수 있다.
Figure 112017042315467-pat00102
Figure 112017042315467-pat00103
Figure 112017042315467-pat00104
Figure 112017042315467-pat00105
Figure 112017042315467-pat00106
Figure 112017042315467-pat00107
한편, 표 31에서는 non-uniform 256-QAM 방식에 따라 정의되는 성상도의 일 예는 나타내었으나 이는 일 예에 불과하다. 성상점은 non-uniform 256-QAM 방식에서 다양하게 정의될 수 있으며, 또한, 성상점은 non-uniform 16-QAM, non-uniform 64-QAM, non-uniform 1024-QAM, non-uniform 4096-QAM 등와 같은 다른 변조 방식에서도 다양하게 정의될 수 있다.
한편, 본 발명에서 상술한 방식으로 인터리빙을 수행하는 이유는 다음과 같다.
구체적으로, LDPC 부호어 비트들이 변조 심볼에 맵핑되는 경우, 이들은 변조 심볼 내에서 맵핑되는 위치에 따라 서로 다른 신뢰도(즉, 수신 성능 또는 수신 확률)를 가지게 된다. 한편, 패리티 검사 행렬의 구조에 따라 LDPC 부호어 비트들은 서로 다른 부호어 특성을 가질 수 있다. 즉, 패리티 검사 행렬의 열에 존재하는 1의 개수 즉, 열 차수에 따라 LDPC 부호어 비트들은 서로 다른 부호어 특성을 가질 수 있다.
따라서, 본 발명에서 인터리버(120)는 LDPC 부호어 비트들의 부호어 특성 및 변조 심볼을 구성하는 비트들의 신뢰도를 모두 고려하여 특정한 부호어 특성을 갖는 LDPC 부호어 비트가 변조 심볼 내의 특정한 비트에 맵핑되도록 인터리빙을 수행하게 된다.
예를 들어, 비트 그룹 X0 내지 비트 그룹 X44로 구성된 LDPC 부호어를 수학식 21 및 표 16을 기반으로 그룹 인터리빙한 경우, 그룹 인터리버(122)는 비트 그룹 X13, 비트 그룹 X16, 비트 그룹 X4,..., 비트 그룹 X41, 비트 그룹 X29 순으로 출력할 수 있다.
이 경우, 블록 인터리버(124)을 구성하는 열의 개수는 8 개이며, 제1 파트의 행의 개수는 1800이며, 제2 파트의 행의 개수는 225이다.
이에 따라, LDPC 부호어를 구성하는 45 개의 비트 그룹 중 5 개의 비트 그룹 (X13, X16, X4, X12, X44)이 블록 인터리버(124)의 첫 번째 열의 제1 파트에 입력되고, 5 개의 비트 그룹 (X15, X8, X14, X0, X3)이 블록 인터리버(124)의 두 번째 열의 제1 파트에 입력되고, 5 개의 비트 그룹 (X30, X20, X35, X21, X10)이 블록 인터리버(124)의 세 번째 열의 제1 파트에 입력되고, 5 개의 그룹 (X6, X19, X17, X26, X39)이 블록 인터리버(124)의 네 번째 열의 제1 파트에 입력되고, 5 개의 비트 그룹 (X7, X24, X9, X27, X5)이 블록 인터리버(124)의 다섯 번째 열의 제1 파트에 입력되고, 5 개의 비트 그룹 (X37, X23, X32, X40, X31)이 블록 인터리버(124)의 여섯 번째 열의 제1 파트에 입력되고, 5 개의 비트 그룹 (X38, X42, X34, X25, X36)이 블록 인터리버(124)의 일곱 번째 열의 제1 파트에 입력되고, 5 개의 비트 그룹 (X2, X22, X43, X33, X28)이 블록 인터리버(124)의 여덟 번째 열의 제1 파트에 입력될 수 있다.
그리고, 비트 그룹 X1, 비트 그룹 X18, 비트 그룹 X11, 비트 그룹 X41, 비트 그룹 X29는 블록 인터리버(124)의 제2 파트에 입력된다.
즉, 블록 인터리버(124)는 비트 그룹(X1)에 포함된 360 개의 비트 중 225 개의 비트를 제1 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 135 개의 비트를 제2 열의 제2 파트의 1 번째 행부터 135 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(X18)에 포함된 360 개의 비트 중 90 개의 비트를 제2 열의 제2 파트의 136 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 270 개의 비트 중 225 개의 비트를 제3 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트하고 45 개의 비트를 제4 열의 제2 파트의 1 번째 행부터 45 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(X11)에 포함된 360 개의 비트 중 180 개의 비트를 제4 열의 제2 파트의 46 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 180 개의 비트를 제5 열의 제2 파트의 1 번째 행부터 180 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(X41)에 포함된 360 개의 비트 중 45 개의 비트를 제5 열의 제2 파트의 181 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 315 개의 비트 중 225 개의 비트를 제6 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트하고 90 개의 비트를 제7 열의 제2 파트의 1 번째 행부터 90 번째 행까지 열 방향으로 라이트할 수 있다. 그리고, 블록 인터리버(124)는 비트 그룹(X29)에 포함된 360 개의 비트 중 135 개의 비트를 제7 열의 제2 파트의 91 번째 행부터 225 번째 행까지 열 방향으로 라이트하고, 남은 225 개의 비트를 제8 열의 제2 파트의 1 번째 행부터 225 번째 행까지 열 방향으로 라이트할 수 있다.
그리고, 블록 인터리버(124)는 각 열의 첫 번째 행부터 마지막 행에 입력된 비트들을 순차적으로 출력할 수 있으며, 블록 인터리버(124)에서 출력되는 비트들은 변조부(130)에 순차적으로 입력될 수 있다. 이 경우, 디멀티플렉서(미도시)는 생략되거나, 디멀티플렉서(미도시)는 입력되는 비트들의 순서를 변경함이 없이 순차적으로 출력할 수 있다. 이에 따라, 비트 그룹 X13, 비트 그룹 X15, 비트 그룹 X30, 비트 그룹 X6, 비트 그룹 X7, 비트 그룹 X37, 비트 그룹 X38, 비트 그룹 X2 각각에 포함된 비트가 변조 심볼을 구성할 수 있다.
이와 같이, 본 발명에서는 인터리빙을 통해 특정한 비트가 변조 심볼 내의 특정한 비트에 맵핑된다는 점에서, 수신 측에서 우수한 수신 성능 및 복호화 성능 모두를 달성할 수 있게 된다.
한편, 이하에서는 본 발명의 다양한 실시 예에서 그룹 인터리빙에 이용되는 파라미터인 π(j)를 결정하는 방법에 대해 설명하도록 한다. 먼저, 고려해야 할 criteria는 이하와 같다.
criteria 1) 변조 방식과 부호율에 따라 다른 인터리빙 순서를 사용한다.
criteria 2) LDPC 부호어의 각 비트 그룹별 성능 특성과 변조 신호를 구성하는 각 비트들의 성능 특성을 동시에 고려하도록 한다.
일 예로, LDPC 부호어의 경우 성능이 우수한 비트들이 leftmost bit들이며, 변조 심볼을 구성하는 비트 leftmost bit들이 성능이 우수할 수 있다. 즉, non-uniform 256-QAM을 구성하는 8 개의 비트들 y0, y1, y2, y3, y4, y5, y6, y7에 대하여 각 비트들의 수신 성능 P(yi)의 상대적인 크기는 P(y0)≥P(y1)≥P(y2)≥P(y3)≥P(y4)≥P(y5)≥P(y6)≥P(y7)와 같다.
그러므로, LDPC 부호어의 길이가 16200 이고 non-uniform 256-QAM(또는, 256-NUC)을 사용할 경우. 부호와 변조 방식의 특성을 동시에 고려하여, 45 개의 LDPC 비트 그룹을 non-uniform 256-QAM를 구성하는 8 개의 비트들 중 어떤 비트로 매핑할지를 결정하게 된다. 이 경우, Density evolution이라는 방법을 사용하여 예상 성능이 가장 우수하게 나오는 경우를 결정하도록 한다.
즉, 45 개의 비트 그룹들을 8 개의 비트로 매핑할 수 있는 여러 가지 경우를 고려하고, 각각의 경우에 대하여 Density evolution 방법을 적용하여 이론적으로 예상할 수 있는 threshold 값을 구할 수 있다. 여기에서, threshold는 SNR 값으로 LDPC 부호를 전송할 경우 threshold 값 보다 높은 SNR영역에서는 error 확률이 '0'가 된다는 것을 의미한다. 그러므로, 여러 가지 매핑 가능한 경우 중에서 threshold 값이 작은 경우의 방법대로 LDPC 부호를 전송할 경우 우수한 성능을 보장할 수 있다. 다만, density evolution을 기반으로 인터리버(120)를 설계하는 것은 이론적인 접근 방법이다. 그러므로, density evolution이라는 이론적 접근 방법뿐만 아니라 실제 설계된 패리티 검사 행렬을 기반으로 한 부호 성능을 검증 및 사이클 분포를 기반으로 인터리버(120)를 설계하도록 한다
한편, 45 개의 비트 그룹들을 8 개의 비트로 맵핑할 때, 패리티 검사 행렬에서 디그리가 같은 행에 연관된 비트 그룹들을 동일한 그룹으로 그룹핑하고, 그룹핑된 각 그룹 내에서 몇 개의 그룹을 8 개의 256-QAM 비트들 중 어떠한 비트들에 맵핑할지를 결정하도록 한다.
예를 들어, LDPC 부호의 패리티 검사 행렬이 디그리가 16, 10, 3, 2인 행을 포함하며, 디그리가 16, 10, 3, 2인 행 각각에 연관된 비트 그룹들의 개수가 각각 3, 5, 19, 18인 경우를 가정하도록 한다.
한편, non-uniform 256-QAM 방식의 경우 변조 심볼을 구성하는 각 비트들의 수신 성능P(yi)의 상대적인 크기는 P(y0)≥P(y1)≥P(y2)≥P(y3)≥P(y4)≥P(y5)≥P(y6)≥P(y7)와 같다는 점에서, 변조 심볼을 구성하는 비트들 중 수신 성능에 가장 큰 영향을 주는 y0, y1이며, 이에 따라, y0, y1에 대해 어떠한 비트 그룹을 맵핑할 것인지를 먼저 결정하도록 한다.
구체적으로, y0와 y1에 매핑되는 비트 그룹들에 대해서는 P(y0), P(y1)을 사용하고, 다른 비트들(즉, y2, y3, y4, y5, y6, y7)에 맵핑되는 비트 그룹들에 대해서는 평균 확률을 사용하여, 비트 그룹들이 y0, y1에 맵핑되는 경우의 수를 하기와 같이 산출하도록 한다.
Figure 112017042315467-pat00108
즉, y0와 y1에 매핑되는 비트 그룹들을 디그리가 16인 행과 연관된 비트 그룹들 중에서 x1 개 선택하고, 디그리가 10인 행과 연관된 비트 그룹들 중에서 w1 개 선택하고, 디그리가 3인 행과 연관된 비트 그룹들 중에서 z1 개 선택하고, 디그리가 2인 행과 연관된 비트 그룹들 중에서 l1 개 선택하는 경우, 그 경우의 수는3Cx1+5Cw1+19Cz1+18Cl1이 될 수 있다.
이에 따라, 나머지 비트들에 맵핑되는 비트 그룹들에 대한 경우의 수는 3C(3-x1)+5C(5-w1)+19C(19-z1)+18C(18-l1)와 같이 될 수 있다.
이후, 각 경우마다 Density evolution을 통해 성능을 추정한 후, 성능이 가장 우수할 것으로 예상되는 경우를 선택한다. 즉, Density evolution을 통해 가장 우수한 성능을 갖기 위해 디그리가 16, 10, 3, 2인 행과 연관된 비트 그룹들 각각에서 몇 개의 비트 그룹을 선택하여 y0와 y1에 맵핑하여야 하는지를 판단하여, x1, w1, z1, l1을 결정하도록 한다.
그리고, 결정된 x1, w1, z1, l1을 기초로, 다음으로 수신 성능에 영향을 주는 y2, y3에 대해 어떠한 비트 그룹을 맵핑할 것인지를 결정하도록 한다.
이 경우, y2와 y3에 매핑되는 비트 그룹들에 대해서는 P(y2), P(y3)을 사용하고, 다른 비트들(즉, y4, y5, y6, y7)에 맵핑되는 비트 그룹들에 대해서는 평균 확률을 사용하여, 비트 그룹들이 y2, y3에 맵핑되는 경우의 수를 하기와 같이 산출하도록 한다.
Figure 112017042315467-pat00109
즉, y2와 y3에 매핑되는 비트 그룹들을 디그리가 16인 행과 연관된 비트 그룹들 중에서 x2 개 선택하고, 디그리가 10인 행과 연관된 비트 그룹들 중에서 w2 개 선택하고, 디그리가 3인 행과 연관된 비트 그룹들 중에서 z2 개 선택하고, 디그리가 2인 행과 연관된 비트 그룹들 중에서 l2 개 선택하는 경우, 그 경우의 수는 (3- x1)Cx2+(5- w1 )Cw2+(19- z1 )Cz2+(18- l1 )Cl2이 될 수 있다.
이에 따라, 나머지 비트들에 맵핑되는 비트 그룹들에 대한 경우의 수는 3C(3-x1-x2)+5C(5-w1-w2)+19C(19-z1-z2)+18C(18-l1-l2)와 같이 될 수 있다.
이후, 각 경우마다 Density evolution을 통해 성능을 추정한 후, 성능이 가장 우수할 것으로 예상되는 경우를 선택한다. 즉, Density evolution을 통해 가장 우수한 성능을 갖기 위해 디그리가 16, 10, 3, 2인 행과 연관된 비트 그룹들 각각에서 몇 개의 비트 그룹을 선택하여 y2와 y3에 매핑하는지를 판단하여, x2, w2, z2, l2을 결정하도록 한다.
그리고, 결정된 x2, w2, z2, l2을 기초로, 상술한 방법을 통해 다음으로 수신 성능에 영향을 주는 y4, y5에 대해 몇 개의 비트 그룹을 맵핑할 것인지를 결정하여, 디그리가 16, 10, 3, 2인 행과 연관된 비트 그룹들 중에서 몇 개의 비트 그룹씩 변조 심볼을 구성하는 비트 각각에 맵핑되는지를 최종적으로 결정하게 된다.
이에 따라, 각 디그리 값을 갖는 행과 연관된 비트 그룹 각각에서 몇 개의 비트 그룹이 어떠한 256-QAM 비트들에 맵핑되는 것이 가장 우수한 성능을 갖는 경우인지를 결정할 수 있으며, 이 경우를 만족하도록 LDPC 부호어의 특정 그룹을 변조 심볼 내의 특정 비트에 맵핑시킬 수 있는 인터리버(120)를 설계하도록 한다.
결국, 이와 같은 방식에 따라 본 발명에서 제안하는 그룹 인터리빙 방법을 설계할 수 있게 된다.
한편, 송신 장치(100)는 성상도에 맵핑된 신호를 변조하여 수신 장치(가령, 도 16의 1200)로 전송할 수 있다. 예를 들어, 송신 장치(100)는 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 이용하여 성상도에 맵핑된 신호를 OFMD 프레임에 맵핑하고, 할당된 채널을 통해 수신 장치(1200)로 전송할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도이다. 도 16을 참조하면, 수신 장치(1200)는 복조부(1210), 멀티플렉서(1220), 디인터리버(1230) 및 복호화부(1240)를 포함한다.
복조부(1210)는 송신 장치(100)에서 전송한 신호를 수신하여 복조한다. 구체적으로, 복조부(1210)는 수신된 신호를 복조하여 LDPC 부호어에 대응되는 값을 생성하고, 이를 멀티플렉서(1220)로 출력한다. 이 경우, 복조부(1210)는 송신 장치(100)에서 사용된 변조 방식에 대응되도록 복조를 수행할 수 있다. 이를 위해, 송신 장치(100)는 변조 방식에 대한 정보를 수신 장치(1200)로 전송할 수 있으며, 또는, 송신 장치(100)는 수신 장치(1500)와의 사이에서 기정의된 변조 방식을 이용하여 변조를 수행할 수 있다.
여기에서, LDPC 부호어에 대응되는 값은 수신된 신호에 대한 채널 값으로 표현될 수 있다. 채널 값을 결정하는 방법은 다양하게 존재할 수 있으며, 일 예로, LLR(Log Likelihood Ratio) 값을 결정하는 방법이 될 수 있다.
LLR 값은 송신 장치(100)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 경판정(hard decision)에 따라 결정된 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(100)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.
멀티플렉서(1220)는 복조부(1210)의 출력 값을 멀티플렉싱하여 디인터리버(1230)로 출력한다.
구체적으로, 멀티플렉서(1220)는 송신 장치(100)에 구비된 디멀티플렉서(미도시)에 대응되는 구성요소로, 디멀티플렉서(미도시)에 대응되는 동작을 수행한다. 즉, 멀티플렉서(1220)는 디멀티플렉서(미도시)에서 수행된 동작을 역으로 수행하여, 복조부(1210)의 출력 값을 셀-투-비트(cell-to-bit) 변환하여 비트 단위의 LLR 값을 출력할 수 있다. 다만, 송신 장치(100)에서 디멀티플렉서(미도시)가 생략되는 경우, 수신 장치(1200)의 멀티플렉서(1220)는 생략될 수 있다.
한편, 디멀티플렉싱 동작의 수행 여부에 대한 정보는 송신 장치(100)로부터 제공되거나, 송신 장치(100)와 수신 장치(1200) 사이에 기저장되어 있을 수 있다.
디인터리버(1230)는 멀티플렉서(1220)의 출력 값을 디인터리빙하고, 이를 복호화부(1240)으로 출력한다.
구체적으로, 디인터리버(1230)는 송신 장치(100)의 인터리버(120)에 대응되는 구성요소로, 인터리버(120)에 대응되는 동작을 수행한다. 즉, 디인터리버(1230)는 인터리버(120)에서 수행된 인터리빙 동작을 역으로 수행하여 LLR 값을 디인터리빙한다.
이를 위해, 디인터리버(1230)는 도 17과 같이 블록 디인터리버(1231), 그룹 트위스트 디인터리버(1232), 그룹 디인터리버(1233) 및 패리티 디인터리버(1234)를 포함할 수 있다.
블록 디인터리버(1231)는 멀티플렉서(1220)의 출력을 디인터리빙하고, 이를 그룹 트위스트 디인터리버(1232)로 출력한다.
구체적으로, 블록 디인터리버(1231)는 송신 장치(100)에 구비된 블록 인터리버(124)에 대응되는 구성요소로, 블록 인터리버(124)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 블록 디인터리버(1231)는 복수의 열로 이루어진 적어도 하나의 행을 이용하여, 멀티플렉서(1220)에서 출력된 LLR 값을 각 행에 행 방향으로 라이트하고, LLR 값이 라이트된 복수의 행의 각 열을 열 방향으로 리드하여 디인터리빙을 수행할 수 있다.
이 경우, 블록 인터리버(124)에서 열을 2 개의 파트로 구분하여 인터리빙을 수행한 경우, 블록 디인터리버(1231)는 행을 2 개의 파트로 구분하여 디인터리빙을 수행할 수 있다.
또한, 블록 인터리버(124)에서 제1 파트에 속하지 않은 비트 그룹에 대해 행 방향으로 라이트 및 리드한 경우, 블록 디인터리버(1231)는 제1 파트에 속하지 않은 그룹에 대응되는 값은 행 방향으로 라이트 및 리드하여 디인터리빙을 수행할 수도 있다.
이하에서는 도 18을 참조하여 블록 디인터리버(1231)에 대해 설명하도록 한다. 다만, 이는 일 예일 뿐이며, 블록 디인터리버(1231)는 다른 방법으로 구현될 수 있음은 물론이다.
입력 LLR vi(0≤i＜Nldpc)는 블록 디인터리버(1231)의 ri 행, ci 열에 라이트된다. 여기에서,
Figure 112017042315467-pat00110
,
Figure 112017042315467-pat00111
이다.
한편, 출력 LLR qi(0≤i＜Nc×Nr1)는 블록 디인터리버(1231)의 제1 파트의 ci 열, ri 행으로부터 리드된다. 여기에서,
Figure 112017042315467-pat00112
,
Figure 112017042315467-pat00113
이다.
그리고, 출력 LLR qi(Nc×Nr1≤i＜Nldpc)는 블록 디인터리버(1231)의 제2 파트의 ci 열, ri 행으로부터 리드된다. 여기에서,
Figure 112017042315467-pat00114
,
Figure 112017042315467-pat00115
이다.
그룹 트위스트 디인터리버(1232)는 블록 디인터리버(1231)의 출력 값을 디인터리빙하고 이를 그룹 디인터리버(1233)으로 출력한다.
구체적으로, 그룹 트위스트 디인터리버(1232)는 송신 장치(100)에 구비된 그룹 트위스트 인터리버(123)에 대응되는 구성요소로, 그룹 트위스트 인터리버(123)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 그룹 트위스트 디인터리버(1232)는 동일한 그룹 내에 존재하는 LLR 값의 순서를 변경하여 동일한 그룹 내의 LLR 값을 재정렬할 수 있다. 한편, 송신 장치(100)에서 그룹 트위스트 동작이 수행되지 않는 경우 그룹 트위스트 디인터리버(1232)는 생략될 수 있다.
그룹 디인터리버(1233, 혹은 그룹-와이즈 디인터리버)는 그룹 트위스트 디인터리버(1232)의 출력 값을 디인터리빙하고 이를 패리티 디인터리버(1234)로 출력한다.
구체적으로, 그룹 디인터리버(1233)는 송신 장치(100)에 구비된 그룹 인터리버(122)에 대응되는 구성요소로, 그룹 인터리버(122)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다.
즉, 그룹 디인터리버(1233)는 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다. 이 경우, 그룹 디인터리버(1233)는 LDPC 부호어의 길이, 변조 방식 및 부호율에 따라 표 15 내지 표 27과 같이 정의된 인터리빙 방식을 역으로 적용하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
패리티 디인터리버(1234)는 그룹 디인터리버(1233)의 출력 값에 대해 패리티 디인터리빙을 수행하고, 이를 복호화부(1240)으로 출력한다.
구체적으로, 패리티 디인터리버(1234)는 송신 장치(100)에 구비된 패리티 인터리버(121)에 대응되는 구성요소로, 패리티 인터리버(121)에서 수행된 인터리빙 동작을 역으로 수행할 수 있다. 즉, 패리티 디인터리버(1234)는 그룹 디인터리버(1233)에서 출력되는 LLR 값들 중 패리티 비트들에 대응되는 LLR 값을 디인터리빙할 수 있다. 이 경우, 패리티 디인터리버(1234)는 수학식 18의 패리티 인터리빙 방식의 역으로 패리티 비트들에 대응되는 LLR 값을 디인터리빙할 수 있다.
다만, 패리티 디인터리버(1234)는 복호화부(1240)의 복호 방법 및 구현에 따라 생략될 수 있다.
한편, 도 16의 디인터리버(1230)는 도 17과 같이 3개 또는 4개의 구성요소로 구성될 수도 있지만, 구성요소들의 동작을 하나의 구성요소로 수행될 수도 있다. 예를 들어, 비트 그룹들 Xa, Xb, Xc, Xd 에 대하여 각각의 비트 그룹들에 속하는 하나의 비트들이 하나의 변조 심볼을 구성할 경우, 디인터리버(1230)에서는 수신된 하나의 변조 심볼을 기반으로 비트 그룹들에 대응되는 위치로 디인터리빙할 수 있다.
예를 들어, 부호율이 7/15이며 변조 방식이 256-QAM인 경우, 그룹 디인터리버(1233)는 표 16을 기초로 디인터리빙을 수행할 수 있다.
이 경우, 비트 그룹 X13, X15, X30, X6, X7, X37, X38, X2 각각에 포함된 하나의 비트씩이 하나의 변조 심볼을 구성하게 된다. 비트 그룹 X13, X15, X30, X6, X7, X37, X38, X2에서 각각 한 비트씩이 하나의 변조 심볼을 구성하게 되므로, 디인터리버(1230)는 수신된 하나의 변조 심볼을 기반으로 비트 그룹 X13, X15, X30, X6, X7, X37, X38, X2에 대응되는 복호화 초기 값으로 매핑할 수 있다.
복호화부(1240)는 디인터리버(1230)의 출력 값을 이용하여 LDPC 복호화를 수행할 수 있다. 이를 위해, 복호화부(1240)는 LDPC 복호화를 수행하기 위한 LDPC 디코더(미도시)를 포함할 수 있다.
구체적으로, 복호화부(1240)는 송신 장치(100)의 부호화부(110)에 대응되는 구성요소로, 디인터리버(1230)에서 출력되는 LLR 값을 이용하여 LDPC 복호화를 수행하여 에러를 정정할 수 있다
예를 들어, 복호화부(1240)는 합곱 알고리즘(sum-product algorithm)에 기반한 반복 복호 방식(iterative decoding)으로 LDPC 복호화를 수행할 수 있다. 여기에서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 bipartite 그래프 상에서 에지를 통해 메시지들(가령, LLR 값)을 교환하고, 변수 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
한편, 복호화부(1240)는 LDPC 복호화 시 패리티 검사 행렬을 이용할 수 있다. 이 경우, 복호화 시 이용되는 패리티 검사 행렬은 부호화부(110)에서 부호화 시 사용되는 패리티 검사 행렬과 동일한 구조를 가질 수 있으며 이에 대해서는 도 2 내지 도 4와 함께 상술한 바 있다.
한편, LDPC 복호화 시 이용되는 패리티 검사 행렬에 대한 정보 및 부호율 등에 대한 정보는 수신 장치(1200)에 기저장되어 있거나, 송신 장치(100)로부터 제공될 수 있다.
도 19는 본 발명의 일 실시 예에 따른 송신 장치의 인터리빙 방법을 설명하기 위한 흐름도이다.
먼저, 패리티 검사 행렬에 기초하여 LDPC 부호화를 수행하여 LDPC 부호어를 생성하고(S1410), LDPC 부호어를 인터리빙한다(S1420).
이후, 인터리빙된 LDPC 부호어를 변조 심볼에 맵핑한다(S1430). 이 경우, LDPC 부호어를 구성하는 복수의 비트 그룹 중 기설정된 비트 그룹에 포함된 비트를 변조 심볼 내의 기설정된 비트에 맵핑할 수 있다.
한편, 복수의 비트 그룹 각각은 복수의 비트 그룹 각각은 M 개의 비트로 구성되며, M은 Nldpc와 Kldpc의 공약수이며, Qldpc=(Nldpc-Kldpc)/M이 성립하도록 결정될 수 있다. 이 경우, Qldpc는 상기 패리티 검사 행렬을 구성하는 정보어 부분 행렬의 열 그룹 내에서 열들에 대한 시클릭 쉬프트 파리미터 값, Nldpc는 상기 LDPC 부호어의 길이, Kldpc는 상기 LDPC 부호어를 구성하는 정보어 비트들의 길이이다.
또한, S1420 단계는 LDPC 부호어를 구성하는 패리티 비트들을 인터리빙하고, 패리티 인터리빙된 LDPC 부호어를 복수의 비트 그룹으로 구분하고 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하고, 순서가 재정렬된 복수의 비트 그룹을 인터리빙할 수 있다.
구체적으로, 수학식 21에 기초하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이 경우, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
일 예로, π(j)는 LDPC 부호어의 길이가 16200이고, 변조 방식이 256-QAM이고, 부호율이 7/15인 경우, 표 16과 같이 정의될 수 있다.
다른 예로, π(j)는 LDPC 부호어의 길이가 16200이고, 변조 방식이 256-QAM이고, 부호율이 9/15인 경우, 표 17과 같이 정의될 수 있다.
또 다른 예로, π(j)는 LDPC 부호어의 길이가 16200이고, 변조 방식이 256-QAM이고, 부호율이 13/15인 경우, 표 19와 같이 정의될 수 있다.
한편, S1420 단계는 LDPC 부호어를 복수의 비트 그룹으로 구분하고 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬하고, 순서가 재정렬된 복수의 비트 그룹을 인터리빙할 수 있다.
구체적으로, 수학식 21에 기초하여 복수의 비트 그룹의 순서를 비트 그룹 단위로 재정렬할 수 있다.
이 경우, 수학식 21에서 π(j)는 LDPC 부호어의 길이, 변조 방식 및 부호율 중 적어도 하나에 기초하여 결정될 수 있다.
일 예로, π(j)는 LDPC 부호어의 길이가 16200이고 변조 방식이 256-QAM이고 부호율이 5/15인 경우, 표 15와 같이 정의될 수 있다.
다만, 이는 일 예일 뿐이며, π(j)는 상술한 표 15 내지 표 27과 같이 정의될 수 있다.
한편, 순서가 재정렬된 복수의 비트 그룹을 인터리빙하는 경우, 복수의 비트 그룹을 비트 그룹 단위로 복수의 열 각각에 열 방향으로 라이트하고, 복수의 비트 그룹이 비트 그룹 단위로 라이트된 복수의 열의 각 행을 행 방향으로 리드하여 인터리빙을 수행할 수 있다.
이 경우, 복수의 비트 그룹 중 복수의 열 각각에 비트 그룹 단위로 라이트 가능한 적어도 일부의 비트 그룹을 복수의 열 각각에 순차적으로 라이트한 후, 복수의 열 각각에서 적어도 일부의 비트 그룹이 비트 그룹 단위로 라이트 되고 남은 나머지 영역에 나머지 비트 그룹을 분할하여 라이트할 수 있다.
한편, 본 발명에 따른 인터리빙 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 각 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 장치에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 송신 장치 110 : 부호화부
120 : 인터리버 130 : 변조부

Claims (3)

  1. 송신 장치에 있어서,
    입력 비트들 및 패리티 비트들을 포함하는 코드워드를 생성하는 인코더;
    상기 코드워드를 복수의 비트 그룹으로 구분하고 상기 복수의 비트 그룹을 인터리빙하여 인터리빙된 코드워드를 제공하는 인터리버; 및
    상기 인터리빙된 코드워드를 데이터 셀들로 디멀티플렉싱하고, 256-QAM(quadrature amplitude modulation) 스킴에 기초하여 상기 데이터 셀들을 성상점들에 맵핑하는 맵퍼;를 포함하며,
    상기 패리티 비트들은, 5/15의 코드 레이트 및 16200의 코드 길이에 따른 LDPC(low density parity check) 코드에 기초하여 생성되며,
    상기 인터리버는,
    하기의 수학식을 이용하여 상기 복수의 비트 그룹을 인터리빙하는, 송신 장치:
    Yj=Xπ(j) for (0≤j＜Ngroup),
    여기에서, Xj는 상기 복수의 비트 그룹 중 j 번째 비트 그룹이고, Yj는 인터리빙된 j 번째 비트 그룹이고, Ngroup은 상기 복수의 비트 그룹의 총 개수이고, π(j)는 상기 인터리빙을 위한 퍼뮤테이션 오더이고,
    상기 π(j)는 하기의 표와 같이 정의된다.
    Figure 112017042315467-pat00116
  2. 제1항에 있어서,
    상기 복수의 비트 그룹 각각은, 360 개의 비트들을 포함하는 것을 특징으로 하는 송신 장치.
  3. 제1항에 있어서,
    상기 π(j)는,
    상기 코드 길이, 상기 맵핑을 위한 변조 방식 및 상기 코드 레이트 중 적어도 하나에 기초하여 결정되는 것을 특징으로 하는 송신 장치.
KR1020170055714A 2014-05-21 2017-04-28 송신 장치 및 그의 인터리빙 방법 KR101776276B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462001168P 2014-05-21 2014-05-21
US62/001,168 2014-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000672A Division KR101775703B1 (ko) 2014-05-21 2015-01-05 송신 장치 및 그의 인터리빙 방법

Publications (2)

Publication Number Publication Date
KR20170052551A KR20170052551A (ko) 2017-05-12
KR101776276B1 true KR101776276B1 (ko) 2017-09-07

Family

ID=54882732

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020150000672A KR101775703B1 (ko) 2014-05-21 2015-01-05 송신 장치 및 그의 인터리빙 방법
KR1020170055714A KR101776276B1 (ko) 2014-05-21 2017-04-28 송신 장치 및 그의 인터리빙 방법
KR1020170111423A KR101965371B1 (ko) 2014-05-21 2017-08-31 송신 장치 및 그의 인터리빙 방법
KR1020190036064A KR102116117B1 (ko) 2014-05-21 2019-03-28 송신 장치 및 그의 인터리빙 방법
KR1020200061181A KR102329775B1 (ko) 2014-05-21 2020-05-21 송신 장치 및 그의 인터리빙 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150000672A KR101775703B1 (ko) 2014-05-21 2015-01-05 송신 장치 및 그의 인터리빙 방법

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020170111423A KR101965371B1 (ko) 2014-05-21 2017-08-31 송신 장치 및 그의 인터리빙 방법
KR1020190036064A KR102116117B1 (ko) 2014-05-21 2019-03-28 송신 장치 및 그의 인터리빙 방법
KR1020200061181A KR102329775B1 (ko) 2014-05-21 2020-05-21 송신 장치 및 그의 인터리빙 방법

Country Status (6)

Country Link
US (2) US10992415B2 (ko)
EP (1) EP3146636A4 (ko)
KR (5) KR101775703B1 (ko)
CN (1) CN106416084B (ko)
CA (3) CA3101042A1 (ko)
MX (3) MX370107B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101775703B1 (ko) * 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10721505B2 (en) * 2015-01-21 2020-07-21 Lg Electronic Inc. Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
US10277439B2 (en) 2016-07-18 2019-04-30 Qualcomm Incorporated Dual stage channel interleaving for data transmission
CN108989840B (zh) * 2017-06-02 2020-10-16 上海数字电视国家工程研究中心有限公司 适用于高速运动接收的数据帧的设计方法和传输系统
WO2018231026A1 (ko) * 2017-06-16 2018-12-20 엘지전자 주식회사 정보 전송 방법 및 전송 장치
CN109218248A (zh) * 2017-06-29 2019-01-15 上海数字电视国家工程研究中心有限公司 解复用系统
US10447303B2 (en) * 2017-12-20 2019-10-15 Qualcomm Incorporated Low-density parity check (LDPC) incremental parity-check matrix rotation
DE102019200256B4 (de) * 2019-01-10 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verschachteler

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110182345A1 (en) 2008-10-03 2011-07-28 Jing Lei Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels
JP2012124623A (ja) 2010-12-07 2012-06-28 Sony Corp データ処理装置、及びデータ処理方法
JP2012151653A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203887B2 (en) * 2002-07-03 2007-04-10 The Directtv Group, Inc. Method and system for routing in low density parity check (LDPC) decoders
US7570698B2 (en) 2004-11-16 2009-08-04 Intel Corporation Multiple output multicarrier transmitter and methods for spatial interleaving a plurality of spatial streams
US7555696B2 (en) * 2004-12-09 2009-06-30 General Instrument Corporation Method and apparatus for forward error correction in a content distribution system
KR101492634B1 (ko) * 2007-08-28 2015-02-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법
ES2416356T3 (es) * 2007-10-30 2013-07-31 Sony Corporation Aparato y método de procesamiento de datos
KR101435681B1 (ko) 2007-11-08 2014-09-02 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
PT2509270T (pt) 2007-11-26 2017-07-18 Sony Corp Aparelho de processamento de dados e método de processamento de dados bem como aparelho de descodificação e método de descodificação
PL2068449T3 (pl) 2007-12-06 2012-06-29 Samsung Electronics Co Ltd Skracanie i wycinanie kodów kontroli parzystości niskiej gęstości (LDPC) dla kodowania i dekodowania kanałowego
GB2460459B (en) 2008-05-30 2012-07-11 Sony Corp Data processing apparatus and method
TWI427936B (zh) 2009-05-29 2014-02-21 Sony Corp 接收設備，接收方法，程式，及接收系統
US8707125B2 (en) * 2009-11-18 2014-04-22 Samsung Electronics Co., Ltd Method and apparatus for transmitting and receiving data in a communication system
WO2012026787A2 (en) * 2010-08-26 2012-03-01 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code
JP5637393B2 (ja) 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
EP2690790A1 (en) * 2012-07-27 2014-01-29 Panasonic Corporation Bit interleaving for rotated constellations with quasi-cyclic LDPC codes
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9577679B2 (en) 2013-10-04 2017-02-21 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9871621B2 (en) 2013-10-30 2018-01-16 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9596116B2 (en) 2014-02-20 2017-03-14 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN111200443B (zh) 2014-03-19 2023-09-12 三星电子株式会社 发送设备及其交织方法
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9800269B2 (en) 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
WO2015178215A1 (ja) 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
KR101775703B1 (ko) * 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US20160204804A1 (en) * 2015-01-13 2016-07-14 Sony Corporation Data processing apparatus and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110182345A1 (en) 2008-10-03 2011-07-28 Jing Lei Method and apparatus for adapting a bit interleaver to ldpc codes and modulations under awgn channel conditions using binary erasure surrogate channels
JP2012124623A (ja) 2010-12-07 2012-06-28 Sony Corp データ処理装置、及びデータ処理方法
JP2012151653A (ja) 2011-01-19 2012-08-09 Sony Corp データ処理装置、及び、データ処理方法

Also Published As

Publication number Publication date
US11637655B2 (en) 2023-04-25
KR20170103729A (ko) 2017-09-13
KR102116117B1 (ko) 2020-05-27
CA2949371A1 (en) 2015-11-26
KR20190037217A (ko) 2019-04-05
MX2019014457A (es) 2020-02-10
CA3101042A1 (en) 2015-11-26
EP3146636A4 (en) 2018-02-21
MX370107B (es) 2019-12-02
KR20170052551A (ko) 2017-05-12
KR20150134257A (ko) 2015-12-01
EP3146636A1 (en) 2017-03-29
KR101965371B1 (ko) 2019-08-13
KR20200058375A (ko) 2020-05-27
US20210306094A1 (en) 2021-09-30
US20190327022A1 (en) 2019-10-24
MX2016015203A (es) 2017-03-03
CA3027065A1 (en) 2015-11-26
CA2949371C (en) 2019-01-29
KR101775703B1 (ko) 2017-09-06
CN106416084A (zh) 2017-02-15
CA3027065C (en) 2020-12-22
US10992415B2 (en) 2021-04-27
CN106416084B (zh) 2019-10-18
KR102329775B1 (ko) 2021-11-23
MX2019014456A (es) 2020-02-10

Similar Documents

Publication Publication Date Title
KR101965383B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR101889536B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR20200116886A (ko) 송신 장치 및 그의 인터리빙 방법
KR101970723B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR101776276B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR101944526B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102004374B1 (ko) 송신 장치 및 그의 인터리빙 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant