KR101774513B1 - 액정표시장치 - Google Patents

Abstract

다수의 화소가 구비된 제1 기판, 제1 기판과 마주하는 제2 기판, 및 제1 기판과 제2 기판 사이에 개재된 액정층을 포함하는 액정표시장치가 개시된다. 각 화소는 서로 다른 액정 배향 방향을 갖는 다수의 도메인을 포함하고, 제1 및 제2 기판 중 적어도 하나는 도메인들의 경계부에 대응하여 위치하는 광 차단막을 포함한다. 광 차단막의 단부는 광 차단막을 기준으로 서로 인접하는 두 개의 도메인의 액정 배향 방향 중 어느 하나와 평행한 방향으로 모따기된다. 따라서, 액정표시장치의 개구율 및 투과율을 향상시킬 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시품질을 개선할 수 있는 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 액정층에 전압을 인가하여 광의 투과율을 제어함으로써 영상을 표시한다. 액정 표시 장치는 액정층의 특성에 따라 트위스티드 네마틱형 액정 표시 장치, 수평 전계형 액정 표시 장치, 또는 수직 배향형 액정 표시 장치 등으로 구분된다.

수직 배향형 액정 표시 장치는 전기장이 인가되지 않은 상태에서 소정 방향으로 배향되고 액정 분자들의 장축이 상기 기판면에 수직하게 배열된다. 이에 따라, 시야각이 넓고 콘트라스트 비가 크다.

액정 분자들을 전기장이 인가되지 않은 상태에서 소정 방향으로 배향시키기 위한 방법으로는 러빙 방법이나 광 배향 방법 등이 있다.

따라서, 본 발명의 목적은 개구율 및 투과율을 증가시키기 위한 액정표시장치를 제공하는 것이다.

본 발명의 일 측면에 따른 액정표시장치는 다수의 화소가 구비된 제1 기판, 상기 제1 기판과 마주하는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함한다.

각 화소는 서로 다른 액정 배향 방향을 갖는 다수의 도메인을 포함하고, 상기 제1 및 제2 기판 중 적어도 하나는 상기 도메인들의 경계부에 대응하여 위치하는 광 차단막을 포함한다. 상기 광 차단막의 단부는 상기 광 차단막을 기준으로 서로 인접하는 두 개의 도메인의 액정 배향 방향 중 어느 하나와 평행한 방향으로 모따기된다.

이와 같은 액정표시장치에 따르면, 도메인들의 경계에 대응하는 제공되는 광 차단막의 단부가 상기 광 차단막을 기준으로 서로 인접하는 두 개의 도메인의 액정 배향 방향 중 어느 하나와 평행한 방향으로 모따기됨으로써, 각 화소의 개구율을 증가시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이다.
도 2는 도 1에 도시된 화소의 등가 회로도이다.
도 3a는 도 1에 도시된 A1 부분의 확대도이다.
도 3b는 본 발명의 다른 실시예에 따른 A1 부분의 평면도이다.
도 4는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 5a는 제1 배향막의 배향 방향을 나타낸 평면도이다.
도 5b는 제2 배향막의 배향 방향을 나타낸 평면도이다.
도 5c는 제1 및 제2 서브 화소전극의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치의 화소를 나타낸 평면도이다.
도 7은 도 6에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도다.
도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치의 화소를 나타낸 평면도이다.
도 9a는 제1 배향막의 배향 방향을 나타낸 평면도이다.
도 9b는 제2 배향막의 배향 방향을 나타낸 평면도이다.
도 9c는 제1 및 제2 서브화소 전극의 평면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이고, 도 2는 도 1에 도시된 화소의 등가 회로도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(100)는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 화소를 포함한다. 다수의 화소는 동일한 구조를 갖는다. 따라서, 도 1에서는 하나의 화소 및 상기 화소에 연관된 게이트 라인들 및 데이터 라인들만을 도시하였다.

구체적으로, 도 1에 도시된 바와 같이, 상기 액정표시장치(100)에는 서로 평행하게 배열된 제1 및 제2 데이터 라인(DLm, DLm+1), 상기 제1 및 제2 데이터 라인(DLm, DLm+1)과 절연되게 교차하는 제1 및 제2 게이트 라인(GLn, GLn+1)이 구비된다.

또한, 상기 액정표시장치(100)는 서로 평행한 제1 및 제2 스토리지 라인(SLn, SLn+1), 상기 제1 스토리지 라인(SLn)으로부터 분기된 제1 및 제2 분기 전극(LSLn, RSLn), 상기 제2 스토리지 라인(SLn+1)으로부터 분기된 제3 및 제4 분기 전극(LSLn+1, RSLn+1)을 더 포함한다. 상기 제1 및 제2 분기 전극(LSLn, RSLn) 각각의 단부는 연결 라인(CSLn)에 의해서 전기적으로 연결된다.

도 1 및 도 2를 참조하면, 상기 화소(PX)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 상기 제1 서브 화소(SPX1)는 제1 박막 트랜지스터(Tr1) 및 제1 서브 화소전극(141)으로 이루어지고, 상기 제2 서브 화소(SPX2)는 제2 박막 트랜지스터(Tr2), 제2 서브 화소전극(142), 제3 박막 트랜지스터(Tr3) 및 커플링 커패시터(Ccp)로 이루어진다. 상기 제1 및 제2 서브 화소(SPX1, SPX2)는 서로 인접하는 상기 제1 및 제2 데이터 라인(DLm, DLm+1) 사이에 구비된다.

상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인(DLm) 및 상기 제1 게이트 라인(GLn)에 연결되고, 상기 제2 박막 트랜지스터(Tr2)는 상기 제1 데이터 라인(DLm) 및 상기 제1 게이트 라인(GLn)에 연결된다. 구체적으로, 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인(DLn)에 연결된 제1 소스 전극(SE1), 상기 제1 게이트 라인(GLn)에 연결된 제1 게이트 전극(GE1), 및 상기 제1 서브 화소전극(141)에 연결된 제1 드레인 전극(DE1)을 포함한다. 상기 제1 서브 화소전극(142)은 액정층(미도시)을 사이에 두고 공통전극(미도시)과 마주하여 제1 액정 커패시터(Clc1)를 형성한다. 또한, 상기 제1 서브 화소전극(141)은 상기 제1 스토리지 라인(SLn), 제1 및 제2 분기전극(LSLn, RSLn)과 오버랩되어 제1 스토리지 커패시터(Cst1)를 형성한다. 따라서, 상기 제1 스토리지 커패시터(Cst1)는 상기 제1 액정 커패시터(Clc1)에 병렬 연결될 수 있다.

상기 제2 박막 트랜지스터(Tr2)는 상기 제1 데이터 라인(DLm)에 연결된 제2 소스 전극(SE2), 상기 제1 게이트 라인(GLn)에 연결된 제2 게이트 전극(GE2) 및 제2 서브 화소전극(142)에 연결된 제2 드레인 전극(DE2)을 포함한다. 상기 제2 서브 화소전극(142)은 액정층을 사이에 두고 상기 공통전극과 마주하여 제2 액정 커패시터(Clc2)를 형성한다. 또한, 상기 제2 서브 화소전극(142)은 상기 제2 스토리지 라인(SLn+1), 제3 및 제4 분기전극(LSLn+1, RSLn+1)과 오버랩되어 제2 스토리지 커패시터(Cst2)를 형성한다. 따라서, 상기 제2 스토리지 커패시터(Cst2)는 상기 제2 액정 커패시터(Clc2)에 병렬 연결될 수 있다.

상기 제1 게이트 라인(GLn)에 제1 게이트 신호가 인가되면, 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)가 동시에 턴-온된다. 상기 제1 데이터 라인(DLm)으로 인가된 데이터 전압은 턴-온된 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)를 통해 상기 제1 및 제2 서브 화소전극(141, 142)으로 각각 인가된다. 따라서, 상기 제1 게이트 신호의 하이 구간동안 상기 제1 및 제2 액정 커패시터(Clc1, Clc2)에는 동일한 크기의 화소 전압이 충전된다.

한편, 상기 제3 박막 트랜지스터(Tr3)는 상기 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(DE2)에 연결된 제3 소스 전극(SE3), 상기 제2 게이트 라인(GLn+1)에 연결된 제3 게이트 전극(GE3) 및 상기 커플링 커패시터(Ccp)에 연결된 제3 드레인 전극(DE3)을 포함한다. 본 발명의 일 실시예로, 상기 커플링 커패시터(Ccp)는 상기 제3 드레인 전극(DE3)으로부터 연장된 제1 전극(CE1) 및 상기 제2 분기 전극(RSLn)으로부터 연장되어 절연층(미도시)을 사이에 두고 상기 제1 전극(CE1)과 마주하는 제2 전극(CE2)으로 이루어질 수 있다. 그러나, 상기 커플링 커패시터(Ccp)의 구조는 여기에 한정되지는 않는다.

상기 제2 게이트 라인(GLn+1)은 상기 제1 게이트 신호가 폴링된 이후에 라이징되는 제2 게이트 신호를 수신한다. 상기 제2 게이트 신호에 응답하여 상기 제3 박막 트랜지스터(Tr3)가 턴-온되면, 상기 제2 액정 커패시터(Clc2)와 상기 커플링 커패시터(Ccp) 사이에서 전압 분배가 일어나고, 그 결과 상기 제2 액정 커패시터(Clc2)에 충전된 화소 전압이 다운된다. 상기 화소 전압이 다운되는 크기는 상기 커플링 커패시터(Ccp)의 충전율에 따라서 변화될 수 있다.

결국, 상기 제2 게이트 신호가 발생된 이후에, 상기 제1 액정 커패시터(Clc1)에는 제1 화소 전압이 충전되고, 상기 제2 액정 커패시터(Clc2)에는 상기 제1 화소 전압보다 낮은 크기의 제2 화소 전압이 충전될 수 있다.

상기 제1 서브 화소전극(141)은 서로 다른 액정 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 본 발명의 일 예로, 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 반시계 방향으로 순환한다. 또한, 상기 제2 서브 화소전극(142)은 서로 다른 액정 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 본 발명의 일 예로, 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 반시계 방향으로 순환한다.

상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향에 대해서는 이후 도 5a 내지 5c를 참조하여 구체적으로 설명하기로 한다.

상기 화소(PX)는 제1 서브 화소전극(141)에 대응하여 형성된 광 차단막(BL)을 더 포함한다. 특히, 상기 광 차단막(BL)은 상기 제1 내지 제4 도메인(DM1~DM4)의 경계에 제공될 수 있다. 본 발명의 일 예로, 상기 광 차단막(BL)은 상기 제1 스토리지 라인(SLn)과 평행하게 연장된 스트라이프 형상으로 이루어져, 상기 제1 및 제2 도메인(DM1, DM2)의 경계부 및 상기 제3 및 제4 도메인(DM3, DM4)의 경계부에 위치할 수 있다.

또한, 상기 광 차단막(BL)의 양단부는 상기 제1 분기 전극(LSLn) 및 제2 분기 전극(RSLn)에 각각 연결될 수 있다. 상기 광 차단막(BL)의 양단부 각각은 상기 광 차단막(BL)을 기준으로 서로 인접하는 두 개의 도메인의 액정 배향 방향 중 어느 하나와 평행한 방향으로 모따기될 수 있다.

상기 광 차단막(BL)의 양단부 중 상기 제1 분기 전극(LSLn)에 연결된 제1 단부는 상기 제1 및 제2 도메인(DM1, DN2)의 중 어느 하나의 액정 배향 방향과 평행한 방향으로 모따기될 수 있다. 본 발명의 일 예로, 상기 광 차단막(BL)의 제1 단부는 상기 제2 도메인(DM2)의 액정 배향 방향과 평행한 방향으로 모따기된다.

한편, 상기 광 차단막(BL)의 양단부 중 상기 제2 분기 전극(RSLn)에 연결된 제2 단부는 상기 제3 및 제4 도메인(DM3, DM4) 중 어느 하나의 액정 배향 방향과 평행한 방향으로 모따기될 수 있다. 본 발명의 일 예로, 상기 광 차단막(BL)의 제2 단부는 상기 제3 도메인(DM3)의 액정 배향 방향과 평행한 방향으로 모따기된다.

도 1에서는 상기 광 차단막(BL)이 스트라이프 형상을 갖는 것을 도시하였으나, 여기에 한정되지 않는다. 즉, 상기 광 차단막(BL)은 제1 및 제3 도메인(DM1, DM3)의 경계부 및 상기 제2 및 제4 도메인(DM2, DM4)의 경계부로 각각 연장되어 십자 형상을 가질 수도 있다. 상기 광 차단막(BL)이 십자 형상을 갖는 경우, 상기 광 차단막(BL)의 네 단부 각각이 해당 도메인의 액정 배향 방향과 평행하도록 모따기될 수 있다.

또한, 도 1에서는 상기 광 차단막(BL)이 상기 제1 서브화소 전극(141)의 제1 내지 제4 도메인(DM1~DM4)의 경계부에 구비되는 구조를 도시하였으나, 상기 광 차단막(BL)은 상기 제2 서브화소 전극(142)의 제1 내지 제4 도메인(DM1~DM4)의 경계부에 구비될 수도 있다.

이처럼, 상기 광 차단막(BL)이 상기 도메인들(DM1~DM4)의 경계부에 제공되면, 상기 도메인들(DM1~DM4)의 경계부에서 액정 분자들의 오배향으로 인하여 발생되는 텍스쳐 불량이 시인되는 것을 방지할 수 있다.

또한, 위와 같이 상기 광 차단막(BL)의 제1 및 제2 단부가 모따기되면 모따기된 면적만큼 상기 화소(PX)의 개구율 및 투과율이 증가될 수 있다.

도 3a는 도 1에 도시된 A1 부분의 확대도이다.

도 3a를 참조하면, 상기 광 차단막(BL)은 상기 제2 분기 전극(RLSn)으로부터 분기된다. 여기서, 상기 제2 분기 전극(RSLn)과 연결되는 상기 광 차단막(BL)의 제2 단부는 상기 제3 도메인(DM3)의 액정 배향 방향(도 1에 도시됨)과 평행한 방향으로 모따기된 구조를 가질 수 있다.

상기 광 차단막(BL)이 상기 제2 분기 전극(RSLn)을 통해 상기 제1 스토리지 라인(SLn, 도 1에 도시됨)에 연결되면, 상기 제1 스토리지 라인(SLn)을 통해 스토리지 전압을 수신한다. 따라서, 상기 광 차단막(BL)은 상기 제1 서브화소 전극(141)과 사이에 형성되는 상기 제1 스토리지 커패시터(Cst1)의 정전 용량을 증가시키는 역할도 수행할 수 있다.

도 3a에서는 상기 광 차단막(BL)의 제2 단부만을 도시하였으나, 상기 광 차단막(BL)의 제1 단부는 상기 제1 분기 전극(LSLn)으로부터 분기될 수 있다.

도 3b는 본 발명의 다른 실시예에 따른 A1 부분의 평면도이다.

도 3b를 참조하면, 상기 광 차단막(BL)은 상기 제2 분기 전극(RLSn)과 소정 간격 이격하여 구비될 수 있다. 즉, 상기 광 차단막(BL)의 제2 단부가 상기 제2 분기 전극(RSLn)과 이격하여 전기적으로 절연되면, 상기 광 차단막(BL)은 상기 제1 스토리지 라인(SLn)으로부터 스토리지 전압을 수신할 수 없다. 따라서, 상기 광 차단막(BL)은 상기 제1 스토리지 커패시터(Cst1)의 정전 용량을 증가시키는 역할은 수행할 수 없다.

그러나, 상기 광 차단막(BL)이 상기 제2 분기 전극(RSLn)과 이격하여 구비되면, 상기 이격된 공간만큼 상기 화소의 개구율 및 투과율이 향상될 수 있다.

도면에 도시하지는 않았지만, 상기 광 차단막(BL)의 제1 단부는 상기 제1 분기 전극(LSLn)과 전기적으로 연결되거나, 절연될 수 있다. 전기적으로 연결되는 경우, 상기 광 차단막(BL)의 제2 단부가 상기 제2 분기 전극(RSLn)과 절연되더라도 상기 광 차단막(BL)은 상기 제1 분기 전극(LSLn)을 통해 상기 스토리지 전압을 수신하므로, 상기 제1 스토리지 커패시터(Cst1)의 정전 용량을 증가시키는 역할을 수행할 수 있다.

그러나, 상기 광 차단막(BL)의 제1 단부가 상기 제1 분기 전극(LSLn)과 절연되면, 상기 광 차단막(BL)은 플로팅 상태가 된다. 따라서, 상기 제1 스토리지 커패시터(Cst1)의 정전 용량을 증가시키는 역할은 수행할 수 없다. 그러나, 상기 광 차단막(BL)의 제1 단부와 상기 제1 분기 전극(LSLn) 사이의 이격 공간만큼 상기 화소(PX)의 개구율 및 투과율이 향상될 수 있다.

도 4는 도 1에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.

도 4를 참조하면, 액정 표시 패널(400)은 어레이 기판(100), 상기 어레이 기판(100)과 마주하여 결합하는 대향 기판(200) 및 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에 개재된 액정층(300)을 포함한다.

상기 어레이 기판(100)은 투명한 절연성 기판으로 이루어진 제1 베이스 기판(110)을 포함한다. 상기 제1 베이스 기판(110) 상에는 상기 제1 및 제2 게이트 라인(GLn, GLn+1), 상기 제1 및 제2 스토리지 라인(SLn, SLn+1), 제1 내지 제4 분기 전극(LSLn, RSLn, LSLn+1, RSLn+1)으로 이루어진 게이트 배선부가 구비된다.

상기 어레이 기판(100)은 상기 게이트 배선부를 커버하는 게이트 절연막(151)을 포함하고, 상기 게이트 절연막(151) 상에는 제1 내지 제4 데이터 라인(DLn, DLn+1)으로 이루어진 데이터 배선부가 구비된다. 상기 데이터 배선부는 보호막(152)에 의해서 커버되고, 상기 보호막(152) 위로는 유기 절연막(153)이 구비된다.

상기 유기 절연막(153) 상에는 상기 제1 서브 화소전극(141) 및 상기 제2 서브 화소전극(142)이 구비된다.

상기 어레이 기판(100)은 상기 제1 서브 화소전극(141) 및 상기 제2 서브 화소전극(142)을 커버하는 제1 배향막(120)을 더 포함한다. 상기 제1 배향막(160)은 광(예를 들어, 자외선(UV) 또는 레이저)의 조사에 의해 분해(decomposition), 이합체화 반응(dimerization), 이성질체화반응(isomerization) 중 하나의 반응이 이루어지는 폴리비닐 신나메이트(polyvinyl cinnamate: PVCN)계 물질 또는 폴리실록산 신나메이트(polysiloxane cinnamate: PSCN)계 물질, 셀룰로오즈 신나메이트(Cellulose cinnamate: CelCN)계 물질 등과 같은 고분자 물질을 포함할 수 있다.

한편, 상기 대향 기판(200)은 상기 제1 베이스 기판(110)과 마주하는 제2 베이스 기판(210)을 포함한다. 상기 제2 베이스 기판(210) 상에는 레드, 그린 및 블루 색화소(R,G,B)를 포함하는 컬러필터층(212)을 포함한다. 상기 컬러필터층(212) 상에는 공통 전극(211)이 구비된다. 상기 공통 전극(211)은 상기 제1 서브 화소전극(141)과 마주하여 상기 제1 액정 커패시터(Clc1)를 형성한다. 도면에 도시하지는 않았지만, 상기 공통 전극(211)은 상기 제2 서브 화소전극(142)과 마주하여 상기 제2 액정 커패시터(Clc2)를 형성한다.

상기 대향 기판(200)은 상기 공통 전극(211)을 커버하는 제2 배향막(220)을 더 포함한다. 상기 제2 배향막(220)은 광(예를 들어, 자외선(UV) 또는 레이저)의 조사에 의해 분해(decomposition), 이합체화 반응(dimerization), 이성질체화반응(isomerization) 중 하나의 반응이 이루어지는 폴리비닐 신나메이트(polyvinyl cinnamate: PVCN)계 물질 또는 폴리실록산 신나메이트(polysiloxane cinnamate: PSCN)계 물질, 셀룰로오즈 신나메이트(Cellulose cinnamate: CelCN)계 물질 등과 같은 고분자 물질을 포함할 수 있다.

도 5a는 제1 배향막의 배향 방향을 나타낸 평면도이고, 도 5b는 제2 배향막의 배향 방향을 나타낸 평면도이며, 도 5c는 제1 및 제2 서브 화소전극의 평면도이다.

도 5a를 참고하면, 제1 배향막(120)은 제1 서브 화소 영역(SPA1) 및 제2 서브 화소 영역(SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 제1 방향(D1)과 수직한 방향으로 이분할된 제1 영역(A1)과 제2 영역(A2)을 포함한다. 상기 제1 영역(A1)은 상기 제1 방향(D1)으로 광배향되고, 상기 제2 영역(A2)은 상기 제1 방향(D1)과 반대하는 제2 방향(D2)으로 광배향된다.

상기 광을 비스듬한 각도로 조사하여 상기 제1 배향막(120)의 상기 제1 영역(A1)을 1차 노광한다. 이어서, 상기 제1 배향막(120)의 상기 제2 영역(A2)에 상기 광을 비스듬하게 기울여 조사함으로써 2차 노광을 수행한다. 노광 공정이 완료되면, 상기 제1 배향막(120)의 상기 제1 영역(A1)에는 상기 제1 방향(D1)으로 기울어진 선경사각(Pretilt angle)이 형성되고, 상기 제2 영역(A2)에는 상기 제2 방향(D2)으로 이루어진 선경사각이 형성된다. 예를 들어, 상기 선경사각은 85°내지 89°일 수 있다. 따라서, 상기 제1 배향막(120)은 무전계 상태에서 상기 선경사각 만큼 상기 액정층(300)의 액정분자들을 기울어지게 수직 배향시킬 수 있다.

본 실시예에서는, 정교하게 액정의 배향 방향을 제어할 수 있는 광 배향 방식을 예로 들어 상기 제1 배향막(120)을 배향하는 경우를 설명하였지만, 이에 한정되는 것은 아니며 러빙 방식 또는 반응성 메조겐(Reactive Mesogens) 방식과 같은 다양한 방식을 적용하여 배향할 수 있음은 물론이다.

도 5b를 참조하면, 제2 배향막(220) 역시 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 제1 방향(D1)으로 이분할된 제3 영역(A3)과 제4 영역(A4)을 포함한다. 상기 제3 영역(A3)은 상기 제1 방향(D1)과 수직한 제3 방향(D3)으로 광배향되고, 상기 제4 영역(A4)은 상기 제3 방향(D3)과 반대하는 제4 방향(D4)으로 광배향된다.

상기 어레이 기판(100)과 상기 대향 기판(200)이 서로 마주하여 결합하면, 도 5c에 도시된 바와 같이, 상기 제1 서브 화소 영역(SPA1)에는 제1 내지 제4 도메인(DM1~DM4)이 형성된다. 구체적으로, 상기 제1 및 제3 영역(A1, A3)이 중첩하여 상기 제1 도메인(DM1)이 형성되고, 상기 제1 및 제4 영역(A1, A4)이 중첩하여 상기 제2 도메인(DM2)이 형성되며, 상기 제2 및 제3 영역(A2, A3)이 중첩하여 상기 제3 도메인(DM3)이 형성되고, 상기 제2 및 제4 영역(A2, A4)이 중첩하여 상기 제4 도메인(DM4)이 형성된다.

이와 마찬가지로, 상기 제2 서브 화소 영역(SPA2)에도 상기 제1 내지 제4 도메인(DM1~DM4)이 형성된다.

상기 제1 내지 제4 도메인(DM1~DM4)에서 액정층(300)에 포함된 액정 분자들은 서로 다른 방향으로 배열된다. 구체적으로, 상기 액정 분자들은 상기 제1 도메인(DM1)에서 상기 제2 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제5 방향(D5)으로 배열되고, 상기 제2 도메인(DM2)에서 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제6 방향(D6)으로 배열되며, 상기 제3 도메인(DM3)에서 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제7 방향(D7)으로 배열되고, 상기 제4 도메인(DM4)에서 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제8 방향(D8)으로 배열된다.

따라서, 상기 제1 내지 제4 도메인(DM1~DM4)에서 상기 액정층(300)의 배향 방향은 반시계 방향으로 순환한다. 이처럼, 상기 각 서브 화소 영역(SPA1, SPA2)에 서로 다른 배향 방향을 갖는 다수의 도메인(DM1~DM4)이 형성됨으로써, 액정표시패널(400)은 넓은 시야각을 확보할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 액정표시장치의 화소를 나타낸 평면도이고, 도 7은 도 6에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도다. 단, 도 6에 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 6을 참조하면, 상기 제1 및 제2 서브화소 전극(141, 142) 각각은 제1 내지 제4 도메인(DM1~DM4)으로 구분되고, 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 반시계 방향으로 순환한다. 구체적으로, 상기 제1 도메인(DM1)의 액정 배향 방향은 제1 방향(D1) 및 제3 방향(D3)의 백터합으로 정의되는 제5 방향(D5)이 되고, 상기 제2 도메인(DM2)의 액정 배향 방향은 상기 제1 방향(D1) 및 제4 방향(D4)의 백터합으로 정의되는 제6 방향(D6)이 되며, 상기 제3 도메인(DM3)의 액정 배향 방향은 상기 제2 및 제3 방향(D2, D3)의 백터합으로 정의되는 제7 방향(D7)이 되고, 상기 제4 도메인(DM4)의 액정 배향 방향은 상기 제2 및 제4 방향(D2, D4)의 백터합으로 정의되는 제8 방향(D8)이 된다.

상기 제1 서브화소 전극(141)은 상기 제1 도메인(DM1)에서 상기 제3 방향(D3)으로 연장된 제1 연장부(141i) 및 상기 제4 도메인(DM4)에서 상기 제4 방향(D4)으로 연장된 제2 연장부(141j)를 구비할 수 있다. 또한, 상기 제2 서브화소 전극(142)은 상기 제1 도메인(DM1)에서 상기 제3 방향(D3)으로 연장된 제3 연장부(142i) 및 상기 제4 도메인(DM4)에서 상기 제4 방향(D4)으로 연장된 제4 연장부(142j)를 구비할 수 있다.

한편, 상기 제1 데이터 라인(DLm)은 상기 제1 연장부(141i)와 대응하는 영역에서 상기 제1 연장부(141i)의 내측으로 절곡되고, 상기 제1 서브화소 전극(141)의 상기 제2 도메인(DM2)과 인접하는 영역에서는 다시 외측으로 절곡될 수 있다. 또한, 상기 제3 연장부(142i)와 대응하는 영역에서 상기 제3 연장부(142i)의 내측으로 절곡되고, 상기 제2 서브화소 전극(142)의 상기 제2 도메인(DM2)에 인접하는 영역에서 다시 외측으로 절곡될 수 있다. 따라서, 상기 제1 데이터 라인(DLm)은 한 화소마다 4번 절곡된 구조를 가질 수 있다.

상기 제2 데이터 라인(DLm+1)은 상기 제2 연장부(141j)와 대응하는 영역에서 상기 제2 연장부(141j)의 내측으로 절곡되고, 상기 제2 서브화소 전극(142)의 상기 제3 도메인(DM3)과 인접하는 영역에서는 다시 외측으로 절곡될 수 있다. 또한, 상기 제4 연장부(142j)와 대응하는 영역에서 상기 제4 연장부(142j)의 내측으로 절곡되며, 상기 제4 연장부(142j)가 끝나는 시점에서 다시 외측으로 절곡될 수 있다. 따라서, 상기 제2 데이터 라인(DLm+1)은 한 화소마다 4번 절곡된 구조를 가질 수 있다.

상기 제1 및 제2 서브화소 전극(141, 142)의 에지부에서는 각 도메인의 액정 배향 방향에 따라서 프린지 필드가 형성된다. 특히, 상기 제1 도메인(DM1)의 좌측변 및 상기 제4 도메인(DM4)의 우측변에 프린지 필드가 형성된다. 프린지 필드가 형성되면, 그 영역에서 상기 액정 분자들이 비정상적으로 배향(이하, 오배향)된다.

상기 제1 내지 제4 연장부(141i, 141j, 142i, 142j)는 상기 프린지 필드에 대응하여 형성되어, 상기 제1 및 제2 서브화소 전극(141, 142)에 의 에지부를 블랙매트릭스 영역으로 이동시킬 수 있다. 따라서, 상기 제1 내지 제4 연장부(141i, 141j, 142i, 142j)를 형성함으로써, 액정들의 오배향으로 인한 텍스쳐 불량이 시인되지 않도록 할 수 있다.

도 7을 참조하면, 상기 제2 서브화소 전극(142)의 상기 제3 연장부(142i)는 상기 대향 기판(200)에 제공된 블랙 매트릭스(241)가 형성된 영역에 위치한다. 또한, 상기 제1 데이터 라인(DLm)은 상기 제1 분기 전극(LSLn)보다 내측에 위치하고 상기 제3 연장부(142i)와 오버랩된다. 따라서, 액정들의 오배향으로 인한 텍스쳐 불량이 시인되지 않도록 할 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치의 화소를 나타낸 평면도이다. 단, 도 8에 도시된 구성 요소 중 도 6에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 8을 참조하면, 상기 제1 서브화소 전극(141)은 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 이들 중, 상기 제1 및 제4 도메인(DM1, DM4)의 액정 배향 방향은 서로 마주하고, 상기 제2 및 제3 도메인(DM2, DM3)의 액정 배향 방향은 서로 반대한다. 여기서, 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 수렴 발산형으로 정의할 수 있다.

구체적으로, 상기 제1 도메인(DM1)의 액정 배향 방향은 제1 방향(D1) 및 제4 방향(D4)의 백터합으로 정의되는 제6 방향(D6)이 되고, 상기 제2 도메인(DM2)의 액정 배향 방향은 상기 제1 방향(D1) 및 제3 방향(D3)의 백터합으로 정의되는 제5 방향(D6)이 되며, 상기 제3 도메인(DM3)의 액정 배향 방향은 상기 제2 및 제4 방향(D2, D4)의 백터합으로 정의되는 제8 방향(D8)이 되고, 상기 제4 도메인(DM4)의 액정 배향 방향은 상기 제2 및 제3 방향(D2, D3)의 백터합으로 정의되는 제7 방향(D8)이 된다.

상기 제1 서브화소 전극(141)은 상기 제2 도메인(DM2)에서 상기 제3 방향(D3)으로 연장된 제5 연장부(141k) 및 상기 제3 도메인(DM3)에서 상기 제4 방향(D4)으로 연장된 제6 연장부(141l)를 구비할 수 있다.

한편, 상기 제2 서브화소 전극(142)은 제1 내지 제4 도메인(DM1~DM4)으로 구분되고, 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 반시계 방향으로 순환한다. 구체적으로, 상기 제1 도메인(DM1)의 액정 배향 방향은 제1 방향(D1) 및 제3 방향(D3)의 백터합으로 정의되는 제5 방향(D5)이 되고, 상기 제2 도메인(DM2)의 액정 배향 방향은 상기 제1 방향(D1) 및 제4 방향(D4)의 백터합으로 정의되는 제6 방향(D6)이 되며, 상기 제3 도메인(DM3)의 액정 배향 방향은 상기 제2 및 제3 방향(D2, D3)의 백터합으로 정의되는 제7 방향(D7)이 되고, 상기 제4 도메인(DM4)의 액정 배향 방향은 상기 제2 및 제4 방향(D2, D4)의 백터합으로 정의되는 제8 방향(D8)이 된다.

상기 제2 서브화소 전극(142)은 상기 제1 도메인(DM1)에서 상기 제3 방향(D3)으로 연장된 제3 연장부(142i) 및 상기 제4 도메인(DM4)에서 상기 제4 방향(D4)으로 연장된 제4 연장부(142j)를 구비할 수 있다.

상기 제1 데이터 라인(DLm)은 상기 제5 연장부(141k)와 대응하는 영역에서 상기 제5 연장부(141k)의 내측으로 절곡된 이후, 절곡없이 연장되어 상기 제2 서브화소 전극(142)의 제3 연장부(142i)의 내측에 위치한다. 다음, 상기 제1 데이터 라인(DLm)은 상기 제2 서브화소 전극(142)의 상기 제3 연장부(142i)가 끝나는 시점에서 절곡되어 상기 제2 서브화소 전극(142)의 상기 제2 도메인(DM2)의 외측에 구비된다. 따라서, 상기 제1 데이터 라인(DLm)은 한 화소마다 적어도 2번 절곡된 구조를 가질 수 있다.

또한, 상기 제2 데이터 라인(DLm+1)은 상기 제6 연장부(141j)의 내측에 위치하고, 상기 제6 연장부(141j)가 끝나는 시점에서 상기 제4 도메인(DM4)의 외측으로 절곡된다. 이후, 절곡없이 연장되어 상기 제2 서브화소 전극(142)의 제4 연장부(142j)가 시작되는 시점에서 절곡되어 상기 제4 연장부(142j)의 내측에 위치한다. 따라서, 상기 제2 데이터 라인(DLm+1)은 한 화소마다 2번 절곡된 구조를 가질 수 있다.

결과적으로, 도 8에 도시된 상기 제1 및 제2 데이터 라인(DLm, DLm+1)의 절곡 횟수는 도 6에 도시된 제1 및 제2 데이터 라인보다 감소한다. 즉, 상기 제1 서브화소 전극에 제공된 제1 내지 제4 도메인의 액정 배향 방향을 수렴 발산형으로 형성하고, 상기 제2 서브화소 전극에 제공된 제1 내지 제4 도메인의 액정 배향 방향을 반시계 방향으로 형성하면, 상기 제1 및 제2 데이터 라인의 절곡 횟수를 감소시킬 수 있다.

이처럼, 상기 제1 및 제2 데이터 라인(DLm, DLm+1)의 절곡 횟수가 감소하면, 배선 저항을 감소시킬 수 있고, 액정표시장치의 수율을 향상시킬 수 있다.

도 8에 도시된 바와 같이, 한 화(PX)소 내에서 제1 서브화소 전극(141)의 액정 배향 구조와 제2 서브화소 전극(142)의 액정 배향 구조를 서로 다르게 하는 방법은 이하, 도 9a 내지 도 9c를 참조하여 구체적으로 설명하기로 한다.

도 9a는 제1 배향막의 배향 방향을 나타낸 평면도이고, 도 9b는 제2 배향막의 배향 방향을 나타낸 평면도이며, 도 9c는 제1 및 제2 서브화소 전극의 평면도이다.

도 9a를 참고하면, 제1 배향막(120)은 제1 서브 화소 영역(SPA1) 및 제2 서브 화소 영역(SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 제1 방향(D1)과 수직한 방향으로 이분할된 제1 영역(A1)과 제2 영역(A2)을 포함한다. 상기 제1 영역(A1)은 상기 제1 방향(D1)으로 광배향되고, 상기 제2 영역(A2)은 상기 제1 방향(D1)과 반대하는 제2 방향(D2)으로 광배향된다.

상기 광을 비스듬한 각도로 조사하여 상기 제1 배향막(120)의 상기 제1 영역(A1)을 1차 노광한다. 이어서, 상기 제1 배향막(120)의 상기 제2 영역(A2)에 상기 광을 비스듬하게 기울여 조사함으로써 2차 노광을 수행한다. 노광 공정이 완료되면, 상기 제1 배향막(120)의 상기 제1 영역(A1)에는 상기 제1 방향(D1)으로 기울어진 선경사각(Pretilt angle)이 형성되고, 상기 제2 영역(A2)에는 상기 제2 방향(D2)으로 이루어진 선경사각이 형성된다. 따라서, 상기 제1 배향막(120)은 무전계 상태에서 상기 선경사각 만큼 상기 액정층(300)의 액정분자들을 기울어지게 수직 배향시킬 수 있다.

도 9b를 참조하면, 제2 배향막(220) 역시 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 제1 방향(D1)으로 이분할된 제3 영역(A3)과 제4 영역(A4)을 포함한다. 상기 제1 서브 화소 영역(SPA1)의 상기 제3 영역(A3)은 상기 제1 방향(D1)과 수직한 제4 방향(D4)으로 광배향되고, 상기 제1 서브 화소 영역(SPA1)의 상기 제4 영역(A4)은 상기 제4 방향(D4)과 반대하는 제3 방향(D3)으로 광배향된다. 상기 제2 서브 화소 영역(SPA2)의 상기 제3 영역(A3)은 상기 제3 방향(D3)으로 광배향되고, 상기 제2 서브 화소 영역(SPA2)의 상기 제4 영역(A4)은 상기 제4 방향(D4)으로 광배향된다.

즉, 서로 인접하는 상기 제1 서브 화소 영역(SPA1)의 상기 제4 영역(A4)과 상기 제2 서브 화소 영역(SPA2)의 상기 제3 영역(A3)은 동일한 방향으로 배향된다.

상기 어레이 기판(100)과 상기 대향 기판(200)이 서로 마주하여 결합하면, 도 9c에 도시된 바와 같이, 상기 제1 서브 화소 전극(141)에는 제1 내지 제4 도메인(DM1~DM4)이 형성된다. 구체적으로, 상기 제1 및 제3 영역(A1, A3)이 중첩하여 상기 제1 도메인(DM1)이 형성되고, 상기 제1 및 제4 영역(A1, A4)이 중첩하여 상기 제2 도메인(DM2)이 형성되며, 상기 제2 및 제3 영역(A2, A3)이 중첩하여 상기 제3 도메인(DM3)이 형성되고, 상기 제2 및 제4 영역(A2, A4)이 중첩하여 상기 제4 도메인(DM4)이 형성된다.

상기 제1 서브화소 전극(141)의 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 수렴 발산형 구조를 갖는다. 구체적으로, 상기 제1 도메인(DM1)의 액정 배향 방향은 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제6 방향(D6)으로 정의되고, 상기 제2 도메인(DM2)의 액정 배향 방향은 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제5 방향(D5)으로 정의되며, 상기 제3 도메인(DM3)의 액정 배향 방향은 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제8 방향(D8)으로 정의되고, 상기 제4 도메인(DM4)의 액정 배향 방향은 상기 제2 및 제3 방향(D2, D3)의 벡터 합으로 정의된 제7 방향(D7)으로 정의된다.상기 제2 서브 화소 영역(SPA2)에도 상기 제1 내지 제4 도메인(DM1~DM4)이 형성된다.

한편, 상기 제2 서브 화소 전극(141)에는 제1 내지 제4 도메인(DM1~DM4)이 형성된다. 구체적으로, 상기 제1 및 제3 영역(A1, A3)이 중첩하여 상기 제1 도메인(DM1)이 형성되고, 상기 제1 및 제4 영역(A1, A4)이 중첩하여 상기 제2 도메인(DM2)이 형성되며, 상기 제2 및 제3 영역(A2, A3)이 중첩하여 상기 제3 도메인(DM3)이 형성되고, 상기 제2 및 제4 영역(A2, A4)이 중첩하여 상기 제4 도메인(DM4)이 형성된다.

상기 제2 서브화소 전극(142)의 상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향은 반시계 방향으로 회전하는 구조를 갖는다. 구체적으로, 상기 제1 도메인(DM1)의 액정 배향 방향은 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제5 방향(D5)으로 정의되고, 상기 제2 도메인(DM2)의 액정 배향 방향은 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제6 방향(D6)으로 정의되며, 상기 제3 도메인(DM3)의 액정 배향 방향은 상기 제2 및 제3 방향(D2, D3)의 벡터 합으로 정의된 제7 방향(D7)으로 정의되고, 상기 제4 도메인(DM4)의 액정 배향 방향은 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제8 방향(D8)으로 정의된다.

위와 같은 과정을 통해서, 한 화(PX)소 내에서 제1 서브화소 전극(141)의 액정 배향 구조와 제2 서브화소 전극(142)의 액정 배향 구조를 서로 다르게 형성할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 어레이 기판 120 : 제1 배향막
141 : 제1 서브화소 전극 142 : 제2 서브화소 전극
200 : 대향 기판 220 : 제2 배향막
300 : 액정층 400 : 액정표시장치

Claims (15)

1. 다수의 화소가 구비된 제1 기판;
   상기 제1 기판과 마주하는 제2 기판;
   상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하고,
   상기 각 화소는 서로 다른 액정 배향 방향을 갖는 다수의 도메인들이 정의된 화소 전극을 포함하고, 상기 제1 및 제2 기판 중 적어도 하나는 상기 도메인들의 경계부에 대응하여 위치하는 광 차단막을 포함하고,
   상기 다수의 도메인은 제1 영역과 제3 영역이 중첩하는 영역으로 정의된 제1 도메인, 제1 영역과 제4 영역이 중첩하는 영역으로 정의된 제2 도메인, 제2 영역과 제3 영역이 중첩하는 영역으로 정의된 제3 도메인, 및 제2 영역과 제4 영역이 중첩하는 영역으로 정의된 제4 도메인을 포함하고,
   상기 액정층에 포함된 액정 분자들은 상기 제1 도메인에서 제1 및 제3 방향의 벡터 합으로 정의된 제5 방향으로 배향되고, 상기 제2 도메인에서 제1 및 제4 방향의 벡터 합으로 정의된 제6 방향으로 배향되며, 상기 제3 도메인에서 제2 및 제3 방향의 벡터 합으로 정의된 제7 방향으로 배향되고, 상기 제4 도메인에서 제2 및 제4 방향의 벡터 합으로 정의된 제8 방향으로 배향되며,
   상기 화소 전극은 제1 및 제2 연장부를 더 포함하고, 상기 제1 및 제2 연장부 각각은 대응하는 도메인의 배향 방향을 결정하는 두 개의 방향 중 어느 하나의 방향으로 연장되고,
   상기 광 차단막의 단부는 상기 광 차단막을 기준으로 서로 인접하는 두 개의 도메인의 액정 배향 방향 중 어느 하나와 평행한 방향으로 모따기된 것을 특징으로 하는 액정표시장치.
2. 제1항에 있어서, 상기 화소는 상기 화소 전극과 오버랩되는 스토리지 배선부를 더 포함하고,
   상기 광 차단막은 상기 스토리지 배선부로부터 연장된 것을 특징으로 하는 액정표시장치.
3. 제1항에 있어서, 상기 화소는 상기 화소 전극과 오버랩되는 스토리지 배선부를 더 포함하고,
   상기 광 차단막은 상기 스토리지 배선부와 소정 간격으로 이격되어 위치하는 것을 특징으로 하는 액정표시장치.
4. 제1항에 있어서, 상기 화소는 제1 서브 화소 및 상기 제1 서브 화소보다 낮은 전압이 충전되는 제2 서브 화소를 포함하고,
   상기 제1 서브 화소는 상기 제1 내지 제4 도메인으로 구분되는 제1 서브화소 전극을 포함하고, 상기 제2 서브 화소는 상기 제1 내지 제4 도메인으로 구분되는 제2 서브화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
5. 제4항에 있어서, 상기 제1 및 제2 서브 화소 각각의 상기 제1 내지 제4 도메인의 액정 배향 방향은 반시계 방향으로 순환하는 것을 특징으로 하는 액정표시장치.
6. 제5항에 있어서, 상기 광 차단막은 상기 제1 서브화소 전극과 마주하도록 구비되고,
   상기 광 차단막의 제1 단부는 상기 제1 및 제2 도메인의 경계에 위치하며, 상기 제2 도메인의 액정 배향 방향과 동일한 방향으로 모따기되며, 상기 광 차단막의 제2 단부는 상기 제3 및 제4 도메인의 경계에 위치하며, 상기 제3 도메인의 액정 배향 방향과 동일한 방향으로 모따기된 것을 특징으로 하는 액정표시장치.
7. 제5항에 있어서, 상기 제1 연장부는 상기 제1 및 제2 서브화소 전극의 상기 제1 도메인에 대응하여 구비되고, 상기 제2 연장부는 상기 제1 및 제2 서브화소 전극의 상기 제4 도메인에 대응하여 구비되는 것을 특징으로 하는 액정표시장치.
8. 제7항에 있어서, 상기 제1 및 제2 서브 화소는 서로 인접하는 제1 및 제2 데이터 라인 사이에 구비되고, 상기 제1 및 제2 연장부는 상기 제1 및 제2 데이터 라인과 각각 오버랩되는 것을 특징으로 하는 액정표시장치.
9. 제8항에 있어서, 상기 제1 및 제2 데이터 라인은 한 화소 내에서 4번 절곡된 구조를 갖는 것을 특징으로 하는 액정표시장치.
10. 제4항에 있어서, 상기 제1 서브 화소의 제1 내지 제4 도메인의 액정 배향 방향은 상기 제2 서브 화소의 제1 내지 제4 도메인의 액정 배향 방향과 서로 다른 것을 특징으로 하는 액정표시장치.
11. 제10항에 있어서, 상기 제1 연장부는 상기 제1 서브화소 전극의 상기 제2 도메인 및 상기 제2 서브화소 전극의 상기 제1 도메인에 대응하여 구비되고, 상기 제2 연장부는 상기 제1 서브화소 전극의 상기 제3 도메인 및 상기 제2 서브화소 전극의 상기 제4 도메인에 대응하여 구비되는 것을 특징으로 하는 액정표시장치.
12. 제11항에 있어서, 상기 제1 및 제2 서브 화소는 서로 인접하는 제1 및 제2 데이터 라인 사이에 구비되고, 상기 제1 및 제2 연장부는 상기 제1 및 제2 데이터 라인과 각각 오버랩되는 것을 특징으로 하는 액정표시장치.
13. 제12항에 있어서, 상기 제1 및 제2 데이터 라인은 한 화소 내에서 2번 절곡된 구조를 갖는 것을 특징으로 하는 액정표시장치.
14. 제1항에 있어서, 상기 각 화소에서 제1 방향으로 배향된 제1 영역 및 상기 제1 방향과 다른 제2 방향으로 배향된 제2 영역을 포함하며, 상기 제1 기판 상에 구비된 제1 배향막; 및
    상기 제2 기판 상에 구비되어 상기 제1 배향막과 마주하는 제2 배향막을 더 포함하는 것을 특징으로 하는 액정표시장치.
15. 제14항에 있어서, 상기 제1 및 제2 배향막 각각은 조사되는 광에 의해 분해(decomposition), 이합체화 반응(dimerization), 및 이성질체화반응(isomerization) 중 어느 하나의 반응이 일어나는 고분자 물질로 이루어진 것을 특징으로 하는 액정표시장치.

Images