KR101771272B1 - 개선된 ｄｃ 오프셋 추정 - Google Patents

개선된 ｄｃ 오프셋 추정 Download PDF

Info

Publication number
KR101771272B1
KR101771272B1 KR1020127019040A KR20127019040A KR101771272B1 KR 101771272 B1 KR101771272 B1 KR 101771272B1 KR 1020127019040 A KR1020127019040 A KR 1020127019040A KR 20127019040 A KR20127019040 A KR 20127019040A KR 101771272 B1 KR101771272 B1 KR 101771272B1
Authority
KR
South Korea
Prior art keywords
component
pair
offset
signal
oscillator
Prior art date
Application number
KR1020127019040A
Other languages
English (en)
Other versions
KR20120112614A (ko
Inventor
조나스 퍼슨
스벤 매티슨
Original Assignee
에스티 에릭슨 에스에이 엔 리퀴데이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티 에릭슨 에스에이 엔 리퀴데이션 filed Critical 에스티 에릭슨 에스에이 엔 리퀴데이션
Publication of KR20120112614A publication Critical patent/KR20120112614A/ko
Application granted granted Critical
Publication of KR101771272B1 publication Critical patent/KR101771272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B1/302—Circuits for homodyne or synchrodyne receivers for single sideband receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

위상 시프터, 측정 수신기, 및 오프셋 추정기의 조합은 직교 송신기의 송신 경로의 dc 오프셋이 측정 수신기의 dc 오프셋으로부터 구별되게 하는 것을 가능하게 해준다. 측정 수신기는 동위상(I) 및 직교(Q) 성분에 대한 0도 및 90도의 "정상" 위상 시프트로 송신 경로 출력 상의 제 1 측정, 및 I 및 Q 성분에 대한 "특수" 위상 시프트로 제 2 측정을 수행한다. 일실시예에서, I 및 Q 성분에 대한 "특수" 위상 시프트는 각각 180도 및 270도이다.

Description

개선된 ＤＣ 오프셋 추정{IMPROVED D.C. OFFSET ESTIMATION}
본 발명은 전자 통신 시스템에 관한 것으로서, 특히 그러한 시스템에서의 신호 오프셋 보상에 관한 것이다.
많은 현재 전자 통신 시스템은 직교 변조 방식을 이용하며, 이 방식은 동위상(I) 및 직교(Q) 신호 성분을 이용하며 일정 포락선을 갖지 않는다. 그러한 통신 시스템의 예는 광대역 코드 분할 다중 접속(WCDMA), 직교 주파수 분할 다중 접속(OFDMA), 및 그들의 변형을 이용하는 셀룰러 무선 전화 시스템이다. 따라서, 통신 정보의 일부는 송신 신호의 진폭(포락선)으로 인코딩되며 일부는 송신 신호의 위상으로 인코딩된다.
통신 정보의 왜곡을 회피하기 위해, 무선 송신기의 전력 증폭기(PA) 및 각종 다른 구성요소는 선형이어야 하며, 즉 예를 들어 PA의 출력 전력과 PA의 입력 전력 사이의 함수 관계가 모든 가능한 전력 레벨에 대해 직선이다. 게다가, 예를 들어 PA를 통한 입력 신호의 위상 시프트는 모든 가능한 전력 레벨에 대해 일정해야 한다.
진폭 선형성 및 일정 위상으로부터의 이탈은 인접한 채널을 방해할 수 있는 스펙트럼 확장과 같은 왜곡을 통신 신호로 도입한다. 또한, 송신기에서의 진폭/위상 왜곡(벡터 왜곡)은 통신 시스템의 비트 오류율(BER)을 증가시키며, 예를 들어 음성 통화의 음질을 저하시키거나 인터넷 접속의 속도를 감소시킬 수 있다.
일반적으로, 적절한 실행의 가능성은 송신 신호를 샘플링하며 보상 신호가 송신기 출력 신호를 보정하기 위해 변조기, PA, 및/또는 다른 송신기 구성요소에 피드백되는 것을 발생시키는 측정 수신기(MRX)를 송신기에 포함함으로써 증가될 수 있다. 그러한 장치(100)는 도 1에 도시되며, 도 1은 안테나(102), 결합기(104), 증폭기(106), 직교 변조기(108), 및 MRX(110)를 도시한다. 증폭기(106) 및 변조기(108)는 장치(100)의 "송신 경로"로 간주될 수 있으며, 그것은 통상 이해되는 바와 같이 도시되지 않은 발진기 및 다른 구성요소를 포함한다. 도면에서 알 수 있는 바와 같이, MRX(110)는 결합기(104)의 동작을 통해 송신 경로에 의해 발생되는 송신 신호를 샘플링해서 보상 신호를 변조기(108)에 제공한다.
MRX(110)는 수 개의 목적에 이용될 수 있으며, 그 중 하나는 증폭기(106) 및 직교 변조기(108)에서 I 및 Q 성분 사이의 직류(dc) 오프셋의 측정, 또는 더 일반적으로 추정이다. 그 목적을 정확히 달성하기 위해, MRX의 I/Q dc 오프셋 자체는 통상 무시될 수 있거나(이상적으로, 그것은 제로이어야 하거나) 적어도 잘 알려져 있어야 한다. 그렇지 않으면, 송신 경로의 I/Q dc 오프셋은 통상 정확히 추정되지 않을 것이다.
Ishikawa 등에 의한 유럽 특허 출원 공개 제EP 1 835 626 A1호는 직교 변조기에 의해 생성되는 송신 신호에 기초해서 dc 오프셋 보정 값을 추정하는 dc 오프셋 보정 값 추정 유닛을 설명한다. 신호 레벨 검출 유닛은 입력 신호의 신호 레벨을 검출하고, 가중 인자 계산 유닛은 신호 레벨에 따른 dc 오프셋 보정 값에 대한 가중 인자를 계산하며, 가중 유닛은 가중값을 가중 인자에 따른 dc 오프셋 보정 값에 할당한다. 송신 신호의 dc 오프셋은 이렇게 가중된 dc 오프셋 보정 값을 이용함으로써 보상된다.
Kang 등에 의한 미국 특허 출원 공개 제US 2007/0092023호는 이동 송수신기에서 불일치 및 dc 오프셋을 자기 교정하는 방법을 설명한다. 송수신기의 송신기는 신호 발생기로서 이용되며, 송수신기의 수신기는 응답 특성을 측정하기 위해 이용된다. 베이스밴드 프로세서는 송신기로부터 수신된 테스트 신호를 사용하여 수신 및 송신 측에 대한 불일치 및 dc 오프셋을 교정한다.
Chen 등에 의한 미국 특허 제7,266,359호는 수신기 및 송신기에 의해 유도된 dc 오프셋을 제거하는 통신 수신기에 의해 수신된 신호로부터 dc 간섭을 제거하는 방법을 설명한다. 방법은 추정된 dc 오프셋을 수신 신호로부터 제거하는 단계, 주파수 시프트를 수신 신호에서 보정하는 단계, 송신기에 의해 유도되는 제 2 dc 오프셋 신호를 추정하는 단계, 및 추정된 제 2 dc 오프셋을 수신 신호로부터 제거하는 단계를 포함한다. 수신기 dc 오프셋은 수신기 dc 오프셋 신호에 영향을 받지 않는 바커 시퀀스(Barker sequence)에 상관되기 위해 바커 코드(Barker code)를 효과적으로 승산한 후 수신기 dc 오프셋을 제거하며, 모든 바커 칩(Barker chip)을 합산하기 위해 바커 코드 조작(Barker code manipulation)을 사용해서 타이밍 반송파 오프셋 보정을 수행하기 전에 추정 및 제거된다.
Gao 등에 의한 미국 특허 출원 공개 제US 2008/0063113호는 OFDMA 기반 직교 변조기를 갖는 송신기에서 dc 오프셋 에러를 보정하는 방법을 설명한다. 변조기 앞의 보상기는 dc 오프셋을 보상하며 직교 테스트 톤 쌍을 변조기의 입력에 송신하면서 이산 푸리에 변환을 디지털 베이스밴드 도메인에 수행함으로써 획득되는 추정된 dc 오프셋 값으로 갱신된다.
Jian 등에 의한 미국 특허 출원 공개 제US 2009/0041161호는 입력 신호를 수신하며 반송파 주파수 오프셋 값을 추정하는 반송파 주파수 오프셋 추정기, 입력 신호의 심볼 경계를 제공하는 심볼 타이밍 복원 유닛, 및 입력 신호, 반송파 주파수 오프셋 값, 및 심볼 경계에 기초해서 dc 오프셋 값을 추정하는 dc 오프셋 추정기를 포함하는 OFDMA 시스템에서 dc 오프셋 추정을 설명한다.
이러한 그리고 다른 이전의 시도에도 불구하고, 오프셋 추정의 문제는 여전히 해결하기 어려우며, MRX에 관한 요건이 여전히 충족되기 어렵다.
본 발명은 송신 경로의 I/Q dc 오프셋이 MRX의 I/Q dc 오프셋 자체의 사전 지식 없이 추정될 수 있게 해준다. 더욱이, 본 발명은 송신 경로의 I/Q dc 오프셋 및 MRX의 I/Q dc 오프셋 둘 다를 추정될 수 있게 해준다.
본 발명의 양상에 따르면, 반송파를 입력 I 및 Q 성분 신호로 직교 변조하며 송신 신호를 발생시키는 송신 경로를 갖는 송신기에서 dc 오프셋을 추정하는 장치가 제공된다. 장치는 측정 수신기, 위상 시프터, 및 오프셋 추정기를 포함한다. 측정 수신기는 I 성분 측정 신호 및 Q 성분 측정 신호를 발생시키기 위해 송신 신호의 일부를 복조하도록 구성된다. 위상 시프터는 송신 경로에서의 직교 변조를 위하여 실질적으로 90도의 상대 위상 시프트를 갖는 제 1 발진기 신호 쌍을 발생시키고, 측정 수신기에서의 복조를 위하여 실질적으로 90도의 상대 위상 시프트를 갖는 제 2 발진기 신호 쌍을 발생시키며, 측정 수신기에서의 복조를 위하여 실질적으로 90도의 상대 위상 시프트 및 제 2 발진기 신호 쌍에 대한 위상 시프트를 갖는 제 3 발진기 신호 쌍을 선택적으로 발생시키도록 구성된다. 오프셋 추정기는 입력 I 및 Q 성분 신호에 기초해서 그리고 제 1 및 제 2 발진기 신호 쌍으로 발생되는 측정 I 및 Q 성분 신호에 기초해서 적어도 하나의 송신 경로의 dc 오프셋 및 측정 수신기의 dc 오프셋 중 적어도 하나를 계산하도록 구성된다.
다른 양상에 있어서, 입력 I 및 Q 성분 신호를 실질적으로 90도의 상대 위상 시프트를 갖는 송신 발진기 신호 쌍의 각각과 직교 혼합함으로써 발생되는 송신 신호를 갖는 송신기에서 dc 오프셋을 추정하는 방법이 제공된다. 방법은 송신 신호의 일부를 제 1 발진기 신호 쌍으로 복조함으로써 제 1 측정 I 성분 및 Q 성분 측정 신호 쌍을 발생시키는 단계, 송신 신호의 일부를 실질적으로 90도의 상대 위상 시프트 및 제 1 발진기 신호 쌍에 대한 상대 위상 시프트를 갖는 제 2 발진기 신호 쌍을 복조함으로써 제 2 측정 I 성분 및 Q 성분 신호 쌍을 발생시키는 단계, 및 제 1 및 제 2 측정 I 및 Q 성분 신호 쌍에 기초해서 그리고 입력 I 및 Q 성분 신호에 기초해서 dc 오프셋을 계산하는 단계를 포함한다.
다른 양상에 있어서, 컴퓨터에 의해 실행될 때, 컴퓨터로 하여금 입력 I 및 Q 성분 신호를 실질적으로 90도의 상대 위상 시프트를 갖는 송신 발진기 신호 쌍의 각각에 의해 직교 혼합함으로써 발생되는 송신 신호를 갖는 송신기에서 dc 오프셋을 추정하는 방법을 수행하게 하는 명령어를 저장한 컴퓨터 판독 가능 매체가 제공된다. 방법은 송신 신호의 일부를 제 1 발진기 신호 쌍으로 복조함으로써 제 1 측정 I 성분 및 Q 성분 측정 신호 쌍을 발생시키는 단계, 송신 신호의 일부를 실질적으로 90도의 상대 위상 시프트 및 제 1 발진기 신호 쌍에 대한 상대 위상 시프트를 갖는 제 2 발진기 신호 쌍을 복조함으로써 제 2 측정 I 성분 및 Q 성분 신호 쌍을 발생시키는 단계, 및 제 1 및 제 2 측정 I 및 Q 성분 신호 쌍에 기초해서 그리고 입력 I 및 Q 성분 신호에 기초해서 dc 오프셋을 계산하는 단계를 포함한다.
본 발명의 수 개의 목적, 특징, 및 장점은 첨부 도면과 함께 본 명세서를 판독함으로써 이해될 것이다.
도 1은 측정 수신기와 송신기의 블록도이다.
도 2a, 도 2b, 및 도 2c는 측정 수신기와 아울러 개선된 송신기의 부분의 도시하는 블록도이다.
도 3은 dc 오프셋 추정의 방법의 순서도이다.
도 4는 통신 네트워크를 도시한다.
도 5는 통신 네트워크에 대한 사용자 장비의 블록도이다.
본 발명은 임의 타입의 통신 시스템에 적용가능하며, DC-오프셋 추정이 중요한 시스템의 임의 부분, 예를 들어 업링크(UL) 또는 다운링크(DL)에 적용될 수 있다.
도 2a, 도 2b, 및 도 2c는 본 발명에 따른 측정 수신기와 함께 개선된 송신기(200)의 일부를 도시하는 블록도이다. 송신기(200)는 결합기(202), 아날로그부(204)와 디지털부(206)를 갖는 송신 경로, 전압 제어 발진기(VCO)(208), 위상 시프터(210), MRX(212), 및 오프셋 추정기(214)를 포함한다. 이하에 더 상세히 설명되는 바와 같이, 도 2b 및 도 2c의 위상 시프터(210)는 도 2a의 위상 시프터(210)보다 더 일반화되어 있다. 예를 들어, 도 2c는 개별적인 VCO(208-1, 208-2)에 의해 구동되는 독립부(210-1, 210-2)로 분리되는 위상 시프터(210)를 도시한다. 그러나, 통상 도 2a, 도 2b, 및 도 2c에 도시된 송신기(200)의 일부는 설명으로부터 명백해지는 바와 같이 다른 중요한 점에 있어서 실질적으로 동일하다.
송신 경로의 디지털부(206)는 동위상 송신 신호(itx) 및 직교 송신 신호(qtx)를 생성하는 디지털 송신 신호 파형 발생기(WFG)(216)를 포함하며, 그것은 각 디지털 아날로그 변환기(DAC)에 의해 아날로그 형태로 변환된다. 송신 경로의 아날로그부(204)는 2개의 믹서가 시프트되지 않고 90도 시프트된 LO 신호에 의해 각각 공급된 채로 통상의 방식으로 VCO(208, 208-1) 또는 등가 국부 발진기(LO)에 의해 발생되는 반송파 신호를 직교 변조하도록 DAC에 의해 생성되는 아날로그 송신 신호 성분을 이용한다. 위상 시프터(210, 210-1)는 송신 경로에서 직교 변조에 필요한 VCO(208, 208-1)로부터 LO 신호의 0도 및 90도 위상 시프트를 구현한다. 변조된 반송파는 예를 들어 아날로그부(204)에서 전력 증폭기(PA) 및 가변 이득 증폭기(VGA)에 의해 적절하게 증폭되며, 복소 송신기 출력 신호는 결합기(202)를 통해 안테나 또는 다른 포트(도시되지 않은)에 통과된다. 이하에 설명되는 MRX(212)의 복조에 대해서는, 위상 시프터(210, 210-2)는 VCO(208, 208-2)로부터 LO 신호의 위상 시프트를 구현한다.
또한, 파형 발생기(216)는 동위상 기준 신호(iref) 및 직교 기준 신호(qref)를 추정기(214)에 제공한다. 기준 신호(iref 및 qref)는 이하에 더 상세히 설명되는 바와 같이 각각 송신 신호(itx 및 qtx)만이며, 추정기(214)에 의해 이용된다. 통상, 발생기(216)는 데이터 속도, 펄스 성형 필터, 데이터(IQ) 군 등에 관하여 적용가능한 변조 타입 및 시스템 표준에 따르는 신호를 발생시킨다. 기술자는 발생기(216)의 적절한 양상이 송신되는 신호(itx 및 qtx)와 측정되는 신호(iref 및 qref) 사이의 시간 정렬일지라도, 발생기(216)가 실질적으로 종래의 방식으로 구현될 수 있는 것을 이해할 것이다. 적당한 시간 정렬을 보증하기 위해, 발생기(216)는 적당한 가변 지연 소자를 포함 또는 구현할 수 있거나, 그러한 지연 소자는 송신 신호에 관한 기준 신호를 조정하기 위해 다른 경우에 송신기(200)에 제공될 수 있다.
도 2a, 도 2b, 도 2c에 도시된 바와 같이, MRX(212)는 결합기(202)로부터 송신 경로에 의해 발생되는 송신 신호의 일부를 수신한다. 그 일부는 적당한 저잡음 증폭기(LNA)에 의해 증폭되어 위상 시프터(210, 210-2)로부터의 선택적으로 위상 시프트된 LO 신호에 의해 공급되는 2개의 믹서를 포함하는 복조기로 전달된다. 믹서의 각각에 의해 생성되는 다운 시프트된(복조된) I 및 Q 성분 신호는 로우 패스 필터링되어 각각의 적당한 아날로그 디지털 변환기(ADC)에 의해 디지털 성분 측정 신호(imeas 및 qmeas)로 변환된다.
아날로그부(204)의 직교 변조기 및 MRX(212)의 복조기에 이용되는 공칭 0도 및 공칭 90도 위상 시프트에 더하여, 도 2a에 도시된 위상 시프터(210)는 MRX(212)의 복조기에 대한 LO 신호의 공칭 180도 및 공칭 270도 위상 시프트로 발생시킨다. MRX(212)는 MRX 직교 복조기에서 I 및 Q 성분에 대한 "정상" 위상 시프트, 즉 0도 및 90도로 제 1 측정을 수행하며, I 및 Q 성분에 대한 "특수" 위상 시프트, 즉 180도 및 270도로 제 2 측정을 수행한다.
도 2b에 도시된 바와 같이, 위상 시프터(210)는 더 일반적으로 MRX 복조기에 대한 "정상" 위상 시프트로서 공칭 α도 및 공칭(α+90)도 위상 시프트를 갖거나, MRX 복조기에 대한 "특수" 위상 시프트로서 공칭 β도 및 공칭(β+90)도 위상 시프트를 갖는 LO 신호를 발생시킨다. 물론, 도 2a 및 도 2b에 도시된 장치는 교환가능하며, α = 0도이고 β = 180도일 때 장치가 동일하다는 것이 쉽게 이해된다.
더욱이, 도 2a, 도 2b는 위상 시프터(210)에 의해 발생되는 선택적 위상 시프트를 도시할지라도, VCO(208)는 위상 시프터에 제공된 그 출력 신호의 위상을 선택적으로 변경함으로써 그 발생에 기여할 수 있는 것이 이해되어야 한다. 그와 같이, VCO(208)는 단지 위상 시프터(210)의 일부로 간주될 수 있다. VCO 신호는 MRX(212)에 제공되는 LO 신호의 위상 관계가 기재되었지만 TX 아날로그부(204)에 제공되는 LO 신호에 대하여 가능한 한 임의지만 실질적으로 동일한 양에 의해 간단히 회전되도록 제공될 수 있다.
그러한 장치는 도 2c에 도시되어 있으며, 그것은 위상 시프터(210-2)가 MRX 복조기에 대한 "정상" 위상 시프트로서 공칭 α도 및 공칭 (α+90)도 위상 시프트를 갖는 LO 신호를 발생시키는 것을 도시한다. "정상" 위상 시프트는 VCO(208-2)에 의해 제공되는 φ1으로 칭해질 수 있는 제 1 위상을 갖는 VCO 신호에 기초한다. 또한, 위상 시프터(210-2)는 VCO(208-2)에 의해 제공되는 φ2로 칭해질 수 있는 제 2 위상을 갖는 VCO 신호에 기초해서 MRX 복조기에 대한 "특수" 위상 시프트 LO를 발생시킨다. 물론, 도 2a, 도 2b, 및 도 2c에 도시된 장치가 실질적으로 동일하다는 것이 이해될 수 있다.
위상 시프터(210)는 특정 시간 간격의 연속적인 쌍에서 시프트를 발생시키는 것이 현재 바람직하지만, 위상 시프터(210)는 4개의 연속적인 출력을 MRX(212)에 제공하도록 구성될 수 있으며, 그것은 이 때 4개의 연속적인 측정 신호 성분을 발생시키는 2개의 믹서를 각각 포함하는 2개의 병렬 복조기를 가질 수 있는 것이 주목될 것이다. 그러한 장치가 상당한 장점을 가질지라도, 그것은 추가 물리적 공간, 더 많은 전력, 및 믹서 쌍의 정확한 매칭을 필요로 한다.
통상, 전력을 절감하기 위해 가능한 한 적은 MRX(212)를 사용하면 바람직하므로, 그것은 배터리 구동 송신기에 중요할 수 있다. MRX는 0/180 및 90/270 위상 시프트의 대략 50% 듀티 사이클과, 25-50 마이크로초의 주기에 이용되며, 그것은 물론 송신 및 MRX 측정 신호가 앞서 언급된 바와 같이 시간 정렬되어야 하기 때문에 송신 경로에 동기화되는 것이 현재 예상된다. 또한, MRX 측정 신호의 잡음은 적당한 평활화에 의해, 예를 들어 로우 패스 필터, 재설정가능한 적분기, 또는 간단한 평균화에 의해 감소되어야 하는 것이 현재 예상된다. 이하에 제공된 식은 이산 신호 샘플에 대한 것이고, 그러한 평활화를 포함하지 않으며, 그것은 다수의 적당한 방식으로, 예를 들어 오프셋 추정기(214)에서의 소프트웨어 프로그래밍에 의해 구현될 수 있는 것이 주목될 것이다.
상술한 바와 같은 위상 시프터(210), MRX(212), 및 오프셋 추정기(214)(및 VCO(208)-1, 208-2)의 조합은 아날로그 및 디지털부(204, 206)를 포함하는 송신 경로의 dc 오프셋이 MRX(212)의 dc 오프셋으로부터 구별되는 것을 가능하게 한다. 적당히 프로그램된 디지털 프로세서 또는 로직 게이트 집합일 수 있는 추정기(214)는 이하의 식에 따라 dc 오프셋 중 어느 하나 또는 모두를 계산할 수 있으며 송신기(200)의 다른 구성요소에 의해 이용될 수 있는 결과로서 계산된 오프셋을 제공한다.
도 2a, 도 2b, 도 2c에 도시된 바와 같이, dc 오프셋의 추정값인 추정기(214)에 의해 발생되는 오프셋 결과는 아날로그 또는 디지털부(204, 206) 또는 MRX(212)를 조작하기 위해 피드백될 수 있다(명확화를 위해, 피드백 경로는 도 2b, 도 2c에 도시되어 있지 않다). 예를 들어, 오프셋 결과는 결과를 송신 발생기(216)에 제공함으로써 송신 디지털부(206)에 피드백될 수 있으며, 그것은 이 때 오프셋 결과에 기초해서 발생되는 송신 신호(itx, qtx)를 보상할 수 있다. 그러한 보상은 발생기(216)의 외부에 적당한 가산기(명확화를 위해 도시되지 않은)를 포함함으로써 발생기(216)에서 오프셋 결과를 송신 신호에 간단히 가산하는 것을 포함할 수 있다. 다른 예를 위해, 오프셋 결과는 직교 변조기의 믹서 앞에 포함된 적당한 가산기에 의해 아날로그부(204)의 아날로그 송신 신호와 결합될 수 있다. 추정기(214)에 의해 발생되는 오프셋 결과는 또한 또는 그 대신에 도 2a, 도 2b, 도 2c에 도시된 바와 같이 직교 복조기의 믹서 뒤에 포함된 적당한 가산기를 통해 MRX(212)에 피드백될 수 있다. 또한, 도 2a, 도 2b, 도 2c에 도시된 바와 같이, 추정기(214)에 의해 발생되는 오프셋 결과는 예를 들어 보고 메시지에 포함되기 위해 송신기(200)의 다른 구성요소에 제공될 수 있다.
따라서, 도 3은 입력 I 및 Q 성분 신호를 실질적으로 90도의 상대 위상 시프트를 갖는 제 1 발진기 신호 쌍의 각각, 예를 들어 위상 시프터(210)로부터 나오는 0도 및 90도 신호와 직교 혼합함으로써 발생되는 송신 신호를 갖는 송신기에서 dc 오프셋을 추정하는 방법의 순서도이다. 단계 302에서, 상술한 imeas 및 qmeas와 같은 제 1 측정 I 성분 및 Q 성분 측정 신호 쌍은 송신 신호의 일부를 제 2 발진기 신호 쌍, 예를 들어 위상 시프터(210, 210-2)로부터 나오는 α도 및 (α+90)도 또는 0도 및 90도 신호와 직교 복조함으로써 발생된다. 단계 304에서, 제 2 측정 I 성분 및 Q 성분 신호 쌍은 송신 신호의 일부를 실질적으로 90도의 상대 위상 시프트 및 제 2 발진기 신호 쌍에 대한 상대 위상 시프트를 갖는 제 3 발진기 신호 쌍, 예를 들어 위상 시프터(210, 210-2)로부터 나오는 β도 및 (β+90)도 또는 80도 및 270도 신호와 직교 복조함으로써 발생된다. 상술한 바와 같이, 제 2 및 제 3 발진기 신호 쌍을 발생시키는 것은 VCO(208-2)에 의해 생성되는 출력 신호의 위상을 변경함으로써 행해질 수 있다. 도 2a에서 보여지는 바와 같이, 제 2 쌍에 대한 제 3 쌍의 상대 위상 시프트는 실질적으로 180도일 수 있으며, 그것은 β ≒ α + 180도라고 말할 수 있다. 단계 306에서, dc 오프셋은 제 1 및 제 2 측정 I 및 Q 성분 신호 쌍 및 입력 I 및 Q 성분 신호에 기초해서 계산된다.
이하의 수학적 분석은 β ≒ α + 180도일 때마다(예를 들어, 도 2b에 도시된 장치에서) 또는 φ2 ≒ φ1 + 180도일 때마다(예를 들어, 도 2c에 도시된 장치에서) 적용가능한 것이 이해되어야 한다.
송신 경로의 dc 오프셋을 포함하는 복소 송신기 출력 신호가 하기 식과 같이 기록될 수 있다.
[수학식 1]
Figure 112012057777202-pct00001
여기서, zTX는 송신기 출력 신호이고, iref는 I 채널 기준이고, qref는 Q 채널 기준이고, zDC , TX는 송신 경로의 dc 오프셋이며, 그것은 나타낸 바와 같이 송신 경로의 I 및 Q 성분의 dc 오프셋, iDC , TX 및 qDC , TX 각각으로 분리될 수 있다.
마찬가지로, MRX(212)의 dc 오프셋을 포함하는 복소 출력 신호는 하기 식과 같이 기록될 수 있다:
[수학식 2]
Figure 112012057777202-pct00002
여기서, zMRX는 MRX 출력 신호이고, imeas는 MRX(212)에 의해 측정되는 I 채널 신호이며, qmeas는 MRX(212)에 의해 측정되는 Q 채널 신호이다. 송신 경로 및 MRX(212)의 결합된 dc 오프셋 zDC , tot는 하기 식과 같이 기록될 수 있다.
[수학식 3]
Figure 112012057777202-pct00003
여기서, zDC , MRX는 MRX(212)의 dc 오프셋이며, 다른 파라미터는 앞서 정의되어 있다.
송신 경로 및 MRX(212)의 통상의 0도 및 90도 위상 시프트에 있어서, MRX(212)에 의해 발생되는 I 채널 및 Q 채널 측정 신호는 하기 식과 같이 기록될 수 있다.
[수학식 4]
Figure 112012057777202-pct00004
[수학식 5]
Figure 112012057777202-pct00005
그리고, MRX(212)의 "특수" 180도 및 270도 위상 시프트에 있어서, MRX(212)에 의해 발생되는 I 채널 및 Q 채널 측정 신호는 하기 식과 같이 기록될 수 있다.
[수학식 6]
Figure 112012057777202-pct00006
[수학식 7]
Figure 112012057777202-pct00007
여기서, "모자(hat) 기호"는 "특수" 위상 시프트를 지시한다.
식 4 및 식 6의 가산은 하기 식을 산출한다.
[수학식 8a]
Figure 112012057777202-pct00008
그것은 하기 식과 같이 MRX(212)의 I 채널 dc 오프셋을 제공하기 위해 재배열될 수 있다.
[수학식 8b]
Figure 112012057777202-pct00009
마찬가지로, 식 5 및 식 7의 가산은 하기 식을 산출한다.
[수학식 9a]
Figure 112012057777202-pct00010
그것은 하기 식과 같이 MRX(212)의 Q 채널 dc 오프셋을 제공하기 위해 재배열될 수 있다.
[수학식 9b]
Figure 112012057777202-pct00011
식 4로부터 식 6의 감산은 하기 식을 산출한다.
[수학식 10a]
Figure 112012057777202-pct00012
그것은 하기 식과 같이 송신 경로의 I 채널 dc 오프셋을 제공하기 위해 재배열될 수 있다.
[수학식 10b]
Figure 112012057777202-pct00013
마찬가지로, 식 5로부터 식 7의 감산은 하기 식을 산출한다.
[수학식 11a]
Figure 112012057777202-pct00014
그것은 하기 식과 같이 송신 경로의 Q 채널 dc 오프셋을 제공하기 위해 재배열될 수 있다.
[수학식 11b]
Figure 112012057777202-pct00015
오프셋 추정기(214)는 식 8B, 식 9B, 식 10B, 및 식 11B를 사용하여 송신 경로 및 MRX(212)의 개별 dc 오프셋을 계산할 수 있다. 식은 도 2b에 도시된 위상 시프터가 이용되고 α 및 β가 각각 0 및 180도가 아닐 때 더 복잡하지만, 오프셋 추정기(214)는 송신 경로 및 MRX(212)의 개별 dc 오프셋을 더 계산할 수 있다.
송신기(200)의 추정기(214) 및 각종 다른 기능 블록은 하나 이상의 메모리에 저장된 정보를 처리하는 하나 이상의 적당히 프로그램된 전자 프로세서, 로직 게이트 집합 등에 의해 구현될 수 있다. 저장된 정보는 추정기(214)가 상술한 식을 구현하는 것을 가능하게 하는 프로그램 명령어 및 데이터를 포함할 수 있다.
도 4는 예를 들어 WCDMA 통신 시스템일 수 있는 예시적 통신 네트워크(400)의 다이어그램이다. 무선 네트워크 컨트롤러(RNC)(402a, 402b)는 예를 들어 무선 액세스 베어러 설정, 다이버시티 핸드오버 등을 포함하는 각종 무선 네트워크 기능을 제어한다. 더 일반적으로, 각 RNC는 적절한 RBS를 통해 사용자 호를 전송하며, 그것은 다운링크(즉, 베이스-투-모바일, 또는 포워드) 및 업링크(즉, 모바일-투-베이스, 또는 리버스) 채널을 통해 사용자 장비(UE)(300a, 300b)와 통신한다. RNC(402a)는 RBS(404a, 404b, 404c)에 연결된 것으로 도시되고, RNC(402b)는 RBS(404d, 404e, 404f)에 연결된 것으로 도시된다. 노드B로 칭해질 수도 있는 각 RBS는 하나 이상의 셀로 분할될 수 있는 지리적 영역에 대해 서비스를 제공한다. RBS(404f)는 5개의 안테나부(S1-S5)를 갖는 것으로 도시되며, 그 모두 또는 일부는 RBS(404f)의 셀을 구성한다고 말할 수 있다. RBS는 전용 전화선, 광섬유 링크, 마이크로웨이브 링크 등에 의해 대응하는 RNC에 연결된다. 양 RNC(402a, 402b)는 통상 이동 전화 교환국 및/또는 패킷 무선 서비스 노드(도시되지 않은)와 같은 하나 이상의 코어 네트워크 노드를 통해 공중 교환 전화망(PSTN), 인터넷 등과 같은 외부 네트워크와 접속된다. 기술자는 도 4에 도시된 구성요소 및 장치가 예이며 실제 통신 시스템의 구성요소 및 장치를 제한하는 것으로 해석되지 않아야 하는 것을 이해할 것이다.
도 5는 통신 네트워크에서 기지국과 무선 링크를 통해 통신할 수 있는 이동 전화, 원격 단말, 또는 등가 장치와 같은 통신 장치(500)를 도시한다. 장치(500)는 네트워크(400) 내의 UE(300)일 수 있다. 그 중에서도 특히, UE(500)는 하나 이상의 메모리(504, 506)에 저장된 정보를 처리하는 하나 이상의 프로그램가능 프로세서(502) 또는 적당한 로직을 포함한다. 저장된 정보는 그 중에서도 특히 상술한 dc 오프셋을 계산하기 위한 프로그램 명령어를 포함할 수 있다. 프로세서(502)는 통상 그 동작을 쉽게 하는 타이머 등을 포함하는 것이 인식될 것이다. 송수신기(TRX) 회로(508)는 UE(500)와 기지국 사이의 링크 상에 제어 및 트래픽 신호의 수신 및 송신을 제공하며, 그것은 유사한 송수신기 회로를 포함할 수 있다. TRX(508)는 프로세서(502)의 제어 하에 동작하는 상술한 송신기부(200)를 포함한다.
본 발명은 예를 들어 이동 통신 장치를 포함하는 광범위한 환경에서 구현될 수 있는 것이 예상된다. 상술한 절차는 필요에 따라 반복적으로 수행되는 것이 인식될 것이다. 이해를 쉽게 하기 위해, 본 발명의 다수의 양상은 예를 들어 프로그램가능 컴퓨터 시스템의 요소에 의해 수행될 수 있는 동작 시퀀스에 관하여 설명된다. 각종 동작은 특수화된 회로(예를 들어, 특수화된 기능 또는 응용 주문형 집적 회로에 상호 접속된 이산 로직 게이트)에 의해, 하나 이상의 프로세서에 의해 실행되는 프로그램 명령어, 둘 다의 조합에 의해 수행될 수 있는 것이 인식될 것이다. 다수의 통신 장치는 프로그램가능 프로세서 및 응용 주문형 집적 회로와 본 명세서에 설명된 계산 및 결정을 쉽게 수행할 수 있다.
더욱이, 본 명세서에 설명된 본 발명은 추가적으로 명령어를 매체로부터 인출하고 명령어를 실행할 수 있는 컴퓨터 기반 시스템, 프로세서 포함 시스템, 또는 다른 시스템과 같은 명령어 실행 시스템, 장치, 또는 디바이스에 의해 또는 이들과 함께 사용되는 적절한 명령어 세트를 저장한 임의 형태의 컴퓨터 판독 가능 저장 매체 내에서 전적으로 구체화되는 것으로 간주될 수 있다. 본 명세서에 사용된 바와 같이, "컴퓨터 판독 가능 매체"는 명령어 실행 시스템, 장치, 또는 디바이스에 의해 또는 이들과 함께 사용되는 프로그램을 포함, 저장, 또는 전송할 수 있는 임의 수단일 수 있다. 컴퓨터 판독 가능 매체는 예를 들어 전자, 자기, 광, 전자기, 적외선, 또는 반도체 시스템, 장치, 또는 디바이스일 수 있지만, 이들에 한정되지 않는다. 컴퓨터 판독 가능 매체의 더 구체적인 예(비포괄적인 리스트)는 하나 이상의 와이어, 휴대용 컴퓨터 디스켓, RAM, ROM, 소거가능 프로그램가능 읽기 전용 메모리(EPROM 또는 플래시 메모리), 및 광 섬유를 갖는 전기 접속을 포함한다.
따라서, 본 발명은 많은 다른 형태로 구체화될 수 있고, 그 모두는 상술되지 않았으며, 모든 그러한 형태는 본 발명의 범위 내에 있는 의도되었다. 본 발명의 각종 양상의 각각에 대해서는, 임의의 그러한 형태는 설명된 동작을 수행하도록 "구성된 로직"으로서, 또는 대안적으로 설명된 동작을 수행하는 "로직"으로서 지칭될 수 있다.
본 출원에 사용될 때 용어 "포함하다(comprises)" 및 "포함하는(comprising)"은 언급된 특징, 정수, 단계, 또는 구성요소의 존재를 열거하지만 하나 이상의 다른 특징, 정수, 단계, 구성요소, 또는 그 그룹의 존재 또는 추가를 배제하지 않는다는 것이 강조된다.
상술한 특정 실시예는 단지 예시적이며, 어떤 식으로도 제한하는 것으로 간주되지 않아야 한다. 본 발명의 범위는 이하의 청구범위에 의해 결정되며, 청구범위 내에 속하는 모든 변경들 및 규등물들은 여기에 포함되도록 의도된다.

Claims (15)

  1. 반송파를 입력 동위상(I) 성분 신호 및 직교(Q) 성분 신호로 직교 변조하며 송신 신호를 발생시키는 송신 경로를 갖는 송신기에서 직류(dc) 오프셋을 추정하기 위한 장치로서,
    측정 I 성분 신호 및 측정 Q 성분 신호를 발생시키기 위해 상기 송신 신호의 일부를 복조하도록 구성된 측정 수신기와,
    상기 송신 경로에서의 직교 변조를 위해 90도의 상대 위상 시프트를 갖는 제 1 발진기 신호 쌍을 발생시키고, 상기 측정 수신기에서의 복조를 위하여 90도의 상대 위상 시프트를 갖는 제 2 발진기 신호 쌍을 발생시키며, 상기 측정 수신기에서의 복조를 위하여 90도의 상대 위상 시프트 및 상기 제 2 발진기 신호 쌍에 대한 위상 시프트를 갖는 제 3 발진기 신호 쌍을 선택적으로 발생시키도록 구성된 위상 시프터와,
    상기 입력 I 성분 신호 및 Q 성분 신호와, 상기 발진기 신호 쌍으로 발생되는 측정 I 성분 신호 및 Q 성분 신호에 기초해서 상기 송신 경로의 dc 오프셋과 상기 측정 수신기의 dc 오프셋 중 적어도 하나를 계산하도록 구성된 오프셋 추정기를 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 위상 시프터는 상기 제 3 발진기 신호 쌍과 상기 제 2 발진기 신호 쌍 사이의 180도의 위상 시프트와 상기 제 1 발진기 신호 쌍과 상기 제 2 발진기 신호 쌍 사이의 0도의 위상 시프트 중 적어도 하나를 위해 구성되는
    장치.
  3. 제 1 항에 있어서,
    상기 위상 시프터는 제어가능 발진기 신호의 위상을 변경함으로써 상기 제 2 발진기 신호 쌍 및 상기 제 3 발진기 신호 쌍을 발생시키도록 구성되는
    장치.
  4. 제 2 항에 있어서,
    상기 오프셋 추정기는 하기 식에 따라 상기 측정 수신기의 I 성분 dc 오프셋을 계산하도록 구성되되
    Figure 112016047368560-pct00016

    여기서, iDC,MRX는 상기 측정 수신기의 I 성분 dc 오프셋이고, imeas는 상기 제 2 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이고,
    Figure 112016047368560-pct00017
    는 상기 제 2 발진기 신호 쌍 중 하나에 대한 180도 위상 시프트를 갖는 상기 제 3 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며,
    상기 오프셋 추정기는 하기 식에 따라 상기 측정 수신기의 Q 성분 dc 오프셋을 계산하도록 구성되되
    Figure 112016047368560-pct00018

    여기서, qDC,MRX는 상기 측정 수신기의 Q 성분 dc 오프셋이고, qmeas는 상기 제 2 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호이며,
    Figure 112016047368560-pct00019
    는 상기 제 3 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호인
    장치.
  5. 제 1 항에 있어서,
    상기 오프셋 추정기는 하기 식에 따라 상기 송신 경로의 I 성분 dc 오프셋을 계산하도록 구성되되
    Figure 112016047368560-pct00020

    여기서, iDC,TX는 상기 송신 경로의 I 성분 dc 오프셋이고, imeas는 상기 제 1 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이고,
    Figure 112016047368560-pct00021
    는 상기 제 1 발진기 신호 쌍 중 하나에 대한 180도 위상 시프트를 갖는 상기 제 2 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이고, iref는 상기 I 성분 신호이며,
    상기 오프셋 추정기는 하기 식에 따라 상기 송신 경로의 Q 성분 dc 오프셋을 계산하도록 구성되되
    Figure 112016047368560-pct00022

    여기서, qDC,TX는 상기 송신 경로의 Q 성분 dc 오프셋이고, qmeas는 상기 제 1 발진기 신호 쌍 중 다른 하나로 발생되는 Q 성분 측정 신호이고,
    Figure 112016047368560-pct00023
    는 상기 제 2 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호이며, qref는 상기 Q 성분 신호인
    장치.
  6. 입력 동위상(I) 성분 신호 및 직교(Q) 성분 신호를 90도의 상대 위상 시프트를 갖는 송신 발진기 신호 쌍의 각각과 혼합함으로써 발생되는 송신 신호를 갖는 송신기에서 직류(dc) 오프셋을 추정하는 방법으로서,
    90도의 상대 위상 시프트를 갖는 송신 발진기 신호 쌍을 발생시키는 단계와,
    90도의 상대 위상 시프트를 갖는 제 1 발진기 신호 쌍으로 상기 송신 신호의 일부를 복조함으로써 측정 I 성분 및 Q 성분 신호의 제 1 쌍을 발생시키는 단계와,
    90도의 상대 위상 시프트 및 상기 제 1 발진기 신호 쌍에 대한 상대 위상 시프트를 갖는 제 2 발진기 신호 쌍으로 상기 송신 신호의 일부를 복조함으로써 측정 I 성분 및 Q 성분 신호의 제 2 쌍을 발생시키는 단계와,
    상기 측정 I 성분 및 Q 성분 신호의 제 1 쌍과 상기 측정 I 성분 및 Q 성분 신호의 제 2 쌍과 상기 입력 I 성분 신호 및 Q 성분 신호에 기초해서 상기 dc 오프셋을 계산하는 단계를 포함하는
    방법.
  7. 제 6 항에 있어서,
    상기 제 1 발진기 신호 쌍과 상기 제 2 발진기 신호 쌍 사이의 상대 위상 시프트는 180도인
    방법.
  8. 제 6 항에 있어서,
    상기 제 1 발진기 신호 쌍 및 상기 제 2 발진기 신호 쌍은 제어가능 발진기 신호의 위상을 변경함으로써 발생되는
    방법.
  9. 제 7 항에 있어서,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 I 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00024

    여기서, iDC,MRX는 상기 I 성분 dc 오프셋이고, imeas는 상기 제 1 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며,
    Figure 112016047368560-pct00025
    는 상기 제 1 발진기 신호 쌍 중 하나에 대한 180도 위상 시프트를 갖는 상기 제 2 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 Q 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00026

    여기서, qDC,MRX는 상기 Q 성분 dc 오프셋이고, qmeas는 상기 제 1 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호이며,
    Figure 112016047368560-pct00027
    는 상기 제 2 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호인
    방법.
  10. 제 6 항에 있어서,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 송신 경로의 I 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00028

    여기서, iDC,TX는 상기 송신 경로의 I 성분 dc 오프셋이고, imeas는 상기 제 1 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이고,
    Figure 112016047368560-pct00029
    는 상기 제 1 발진기 신호 쌍 중 하나에 대한 180도 위상 시프트를 갖는 상기 제 2 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며, iref는 상기 I 성분 신호이며,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 송신 경로의 Q 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00030

    여기서, qDC,TX는 상기 송신 경로의 Q 성분 dc 오프셋이고, qmeas는 상기 제 1 발진기 신호 쌍 중 다른 하나로 발생되는 Q 성분 측정 신호이고,
    Figure 112016047368560-pct00031
    는 상기 제 2 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호이며, qref는 상기 Q 성분 신호인
    방법.
  11. 컴퓨터에 의해 실행될 때, 상기 컴퓨터로 하여금 입력 동위상(I) 성분 신호 및 직교(Q) 성분 신호를 90도의 상대 위상 시프트를 갖는 송신 발진기 신호 쌍의 각각과 직교 혼합함으로써 발생되는 송신 신호를 갖는 송신기에서 직류(dc) 오프셋을 추정하는 방법을 수행하게 하는 명령어를 저장한 컴퓨터 판독 가능 기록 매체로서,
    상기 방법은,
    90도의 상대 위상 시프트를 갖는 송신 발진기 신호 쌍을 발생시키는 단계와,
    90도의 상대 위상 시프트를 갖는 제 1 발진기 신호 쌍으로 상기 송신 신호의 일부를 복조함으로써 측정 I 성분 및 Q 성분 신호의 제 1 쌍을 발생시키는 단계와,
    90도의 상대 위상 시프트 및 상기 제 1 발진기 신호 쌍에 대한 상대 위상 시프트를 갖는 제 2 발진기 신호 쌍으로 상기 송신 신호의 일부를 복조함으로써 측정 I 성분 및 Q 성분 신호의 제 2 쌍을 발생시키는 단계와,
    상기 측정 I 성분 및 Q 성분 신호의 제 1 쌍과 상기 측정 I 성분 및 Q 성분 신호의 제 2 쌍과 상기 입력 I 성분 신호 및 Q 성분 신호에 기초해서 상기 dc 오프셋을 계산하는 단계를 포함하는
    컴퓨터 판독 가능 기록 매체.
  12. 제 11 항에 있어서,
    상기 제 1 발진기 신호 쌍과 상기 제 2 발진기 신호 쌍 사이의 상대 위상 시프트는 180도인
    컴퓨터 판독 가능 기록 매체.
  13. 제 11 항에 있어서,
    상기 제 1 발진기 신호 쌍 및 상기 제 2 발진기 신호 쌍은 제어가능 발진기 신호의 위상을 변경함으로써 발생되는
    컴퓨터 판독 가능 기록 매체.
  14. 제 12 항에 있어서,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 I 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00032

    여기서, iDC,MRX는 상기 I 성분 dc 오프셋이고, imeas는 상기 제 1 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며,
    Figure 112016047368560-pct00033
    는 상기 제 1 발진기 신호 쌍 중 하나에 대한 180도 위상 시프트를 갖는 상기 제 2 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 Q 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00034

    여기서, qDC,MRX는 상기 Q 성분 dc 오프셋이고, qmeas는 상기 제 1 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호이며,
    Figure 112016047368560-pct00035
    는 상기 제 2 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호인
    컴퓨터 판독 가능 기록 매체.
  15. 제 12 항에 있어서,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 송신 경로의 I 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00036

    여기서, iDC,TX는 상기 송신 경로의 I 성분 dc 오프셋이고, imeas는 상기 제 1 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이고,
    Figure 112016047368560-pct00037
    는 상기 제 1 발진기 신호 쌍 중 하나에 대한 180도 위상 시프트를 갖는 상기 제 2 발진기 신호 쌍 중 하나로 발생되는 측정 I 성분 신호이며, iref는 상기 I 성분 신호이며,
    상기 dc 오프셋을 계산하는 단계는 하기 식에 따라 송신 경로의 Q 성분 dc 오프셋을 계산하는 단계를 포함하되
    Figure 112016047368560-pct00038

    여기서, qDC,TX는 상기 송신 경로의 Q 성분 dc 오프셋이고, qmeas는 상기 제 1 발진기 신호 쌍 중 다른 하나로 발생되는 Q 성분 측정 신호이고,
    Figure 112016047368560-pct00039
    는 상기 제 2 발진기 신호 쌍 중 다른 하나로 발생되는 측정 Q 성분 신호이며, qref는 상기 Q 성분 신호인
    컴퓨터 판독 가능 기록 매체.
KR1020127019040A 2010-01-20 2011-01-20 개선된 ｄｃ 오프셋 추정 KR101771272B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/690,549 2010-01-20
US12/690,549 US20110176641A1 (en) 2010-01-20 2010-01-20 D.C. Offset Estimation
PCT/EP2011/050753 WO2011089184A1 (en) 2010-01-20 2011-01-20 Improved d.c. offset estimation

Publications (2)

Publication Number Publication Date
KR20120112614A KR20120112614A (ko) 2012-10-11
KR101771272B1 true KR101771272B1 (ko) 2017-08-24

Family

ID=44080346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127019040A KR101771272B1 (ko) 2010-01-20 2011-01-20 개선된 ｄｃ 오프셋 추정

Country Status (5)

Country Link
US (2) US20110176641A1 (ko)
EP (1) EP2526625A1 (ko)
KR (1) KR101771272B1 (ko)
CN (1) CN102742165B (ko)
WO (1) WO2011089184A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110176641A1 (en) * 2010-01-20 2011-07-21 St-Ericsson Sa D.C. Offset Estimation
CN104320099B (zh) * 2014-10-17 2017-04-12 成都九华圆通科技发展有限公司 一种具有相位补偿的矢量合成器
US9413583B2 (en) * 2014-12-18 2016-08-09 Intel IP Corporation Calibrating RF path delay and IQ phase imbalance for polar transmit system
US9742600B2 (en) 2015-02-05 2017-08-22 Samsung Electronics Co., Ltd. Method and system for estimating and compensating for direct current (DC) offset in ultra-low power (ULP) receiver
US11342948B1 (en) * 2020-12-03 2022-05-24 Rohde & Schwarz Gmbh & Co. Kg Mixer module for mixing a radio frequency signal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302919A1 (en) * 2007-03-06 2009-12-10 Takao Sasaki Phase Shifter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241702A (en) 1990-09-06 1993-08-31 Telefonaktiebolaget L M Ericsson D.c. offset compensation in a radio receiver
DE19946669C2 (de) * 1999-09-29 2001-09-27 Rohde & Schwarz Verfahren zum Einstellen eines Phasenwinkels eines Phasenschiebers einer Sendeeinrichtung
WO2002033820A1 (en) 2000-10-17 2002-04-25 Telefonaktiebolaget L M Ericsson (Publ) Communications systems
US7266359B2 (en) 2003-03-18 2007-09-04 Freescale Semiconductor, Inc. DC interference removal in wireless communications
US7356318B2 (en) * 2004-07-02 2008-04-08 Skyworks Solutions, Inc. Quadrature subharmonic mixer
WO2006072973A1 (ja) 2005-01-04 2006-07-13 Fujitsu Limited Ｄｃオフセット補償方法及びｄｃオフセット補償装置
KR100860670B1 (ko) 2005-10-20 2008-09-26 삼성전자주식회사 무선 송수신장치에서 자가 보상방법
JP4241765B2 (ja) * 2006-03-01 2009-03-18 株式会社日立国際電気 送信機及びキャリアリーク検出方法
US7881402B2 (en) 2006-09-07 2011-02-01 Via Technologies, Inc. Compensation for gain imbalance, phase imbalance and DC offsets in a transmitter
US7933348B2 (en) 2006-09-19 2011-04-26 Industrial Technology Research Institute DC offset estimation system and method
US20110176641A1 (en) * 2010-01-20 2011-07-21 St-Ericsson Sa D.C. Offset Estimation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090302919A1 (en) * 2007-03-06 2009-12-10 Takao Sasaki Phase Shifter

Also Published As

Publication number Publication date
CN102742165B (zh) 2014-09-17
US20120314602A1 (en) 2012-12-13
EP2526625A1 (en) 2012-11-28
KR20120112614A (ko) 2012-10-11
US20110176641A1 (en) 2011-07-21
CN102742165A (zh) 2012-10-17
US8976692B2 (en) 2015-03-10
WO2011089184A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
Anttila et al. Frequency-selective I/Q mismatch calibration of wideband direct-conversion transmitters
JP5474824B2 (ja) 通信システムのｉ／ｑ不均衡推定と補正
KR101455894B1 (ko) 직접 변환 통신 시스템의 불균형 보상
KR960013962B1 (ko) 두개 이상의 안테나를 갖는 비터비 수신기의 페이딩의 영향을 감소시키는 방법
EP0715440B1 (en) Synchronous detector and synchronizing method for digital communication receiver
US8478222B2 (en) I/Q calibration for walking-IF architectures
KR100383004B1 (ko) 직교 주파수 분할 다중 통신 장치
EP2892193B1 (en) I/Q-mismatch compensation method and apparatus
JP3910443B2 (ja) 自動周波数制御装置
KR101771272B1 (ko) 개선된 ｄｃ 오프셋 추정
JP2011509596A5 (ko)
EP1214795A2 (en) Apparatus for interference compensation of a direct conversion transceiver and method
EP2181533B1 (en) IQ imbalance image suppression in presence of unknown phase shift
JPH01196924A (ja) 伝送路歪補償方式
JP2010041470A (ja) 送信機及び送受信装置
CN102027675B (zh) Wcdma agc接收器snr调整和信令
JP5813587B2 (ja) 無線通信装置、補償方法及びコンピュータプログラム
KR20070027965A (ko) 시분할 복신 시스템에서 아이/큐 부정합 보상 장치 및 방법
US20090190705A1 (en) System And Method For In-Phase/Quadrature-Phase (I/Q) Time Delay Measurement And Compensation
EP1875632A1 (en) Antenna array calibration for wireless communication systems
JP4570558B2 (ja) 無線通信装置及び周波数オフセット量推定方法
KR20190143035A (ko) 무선 통신 시스템에서 동위상 성분 및 직교위상 성분의 부정합 보정을 위한 방법 및 장치
EP2932769A1 (en) Automatic gain control in a heterogeneous mobile communication network
KR20010076760A (ko) 배열 송수신부의 오차 보정장치 및 방법
KR20040036492A (ko) 무선 통신시스템의 송수신기 성능을 개선하기 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant