KR101770915B1 - 철도 신호 처리용 cpu 모듈 - Google Patents
철도 신호 처리용 cpu 모듈 Download PDFInfo
- Publication number
- KR101770915B1 KR101770915B1 KR1020160027471A KR20160027471A KR101770915B1 KR 101770915 B1 KR101770915 B1 KR 101770915B1 KR 1020160027471 A KR1020160027471 A KR 1020160027471A KR 20160027471 A KR20160027471 A KR 20160027471A KR 101770915 B1 KR101770915 B1 KR 101770915B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- input
- unit
- cpu module
- input signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L15/00—Indicators provided on the vehicle or vehicle train for signalling purposes ; On-board control or communication systems
- B61L15/0063—Multiple on-board control systems, e.g. "2 out of 3"-systems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
- B61L27/30—Trackside multiple control systems, e.g. switch-over between different systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
- B61L27/20—Trackside control of safe travel of vehicle or vehicle train, e.g. braking curve calculation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
Abstract
본 발명은 철도 신호 처리용 CPU 모듈에 관한 것으로, 보다 상세하게는 제1 비교부, 신호 처리부 및 제2 비교부의 동작 타이밍을 제어하기 위한 철도 신호 처리용 CPU 모듈에 관한 것이다. 본 발명의 일 실시예에 따른 철도 신호 처리용 CPU 모듈은 외부 장치로부터 제1 입력 신호를 수신하는 제1 입력부, 확인용 CPU 모듈로부터 제2 입력 신호 및 제2 명령 신호를 수신하는 제2 입력부, 상기 제1 입력 신호 및 상기 제2 입력 신호를 비교하고, 비교 결과 상기 제1 입력 신호 및 상기 제2 입력 신호가 서로 동일한 경우 최종 입력 신호를 출력하는 제1 비교부, 상기 최종 입력 신호를 제1 명령 신호로 변환하는 신호 처리부및 상기 제1 명령 신호 및 상기 제2 명령 신호를 비교하고, 비교 결과 상기 제1 명령 신호 및 상기 제2 명령 신호가 서로 동일한 경우 최종 명령 신호를 출력하는 제2 비교부를 포함한다.
Description
본 발명은 철도 신호 처리용 CPU 모듈에 관한 것으로, 보다 상세하게는 제1 비교부, 신호 처리부 및 제2 비교부의 동작 타이밍을 제어하기 위한 철도 신호 처리용 CPU 모듈에 관한 것이다.
일반적으로 철도는 다수의 객차 또는 화차가 연결된 구조의 열차가 일정한 레일을 따라 운행하며 사람 또는 물건을 운반하는 중요한 교통수단이다.
이와 같은 철도를 운영하기 위해서는 열차의 위치, 속도, 차간거리유지, 제동 등을 감시 또는 제어하기 위한 수많은 철도 신호의 송수신이 필요하다. 또한, 철도의 유기적이면서도 안정적인 감시 및 제어를 하기 위해서 정확한 정보의 송수신이 필요하다.
예를 들어, 동일 선로상에 이동하는 선행열차의 위치정보가 후행열차에 전송 중 노이즈 등으로 인한 결함을 가진 상태로 후행열차에 전송되는 경우 선행열차와 후행열차 사이에 충돌을 일으켜 대형 사고를 유발할 수 있다. 또한, 철도 건널목에서 차단기를 제어하는 신호가 노이즈 발생으로 인하여 반대로 전송될 경우 열차와 차량 또는 열차와 사람이 충돌하는 사고가 일어날 수 있다. 따라서, 철도신호를 전송함에 있어 결함유무에 대한 판정은 매우 중요하다.
도 1은 종래의 철도 신호 처리용 CPU 모듈을 도시한 도면이다.
도 1을 참조하면 하나의 CPU 모듈만을 이용하여 입력 신호를 명령 신호로 변환한다. 따라서, CPU 모듈이 외부 원인에 의해 잘못된 연산을 수행할 경우, 출력 데이터가 잘못된 값을 현장이나 다른 시스템에 전송하여 현장설비나 다른 시스템이 의도하지 않은 동작을 하게 된다.
상술한 바와 같이 종래의 철도 신호 처리용 CPU 모듈에 따르면 오류가 있는 데이터를 구분할 수 없어 현장 설비 혹은 다른 시스템이 오동작을 일으키는 문제점이 있다. 또한, 현장 설비 혹은 다른 시스템이 오동작을 일으킴에 따라 열차간의 충돌과 같은 대형 사고로 이어지는 문제점이 있다.
본 발명은 제1 입력 신호와 제2 입력 신호를 비교하고, 제1 명령 신호와 제2 명령 신호를 비교함으로써 안전성이 담보된 신호를 출력하는 것을 목적으로 한다.
또한, 본 발명은 제1 비교부, 신호 처리부 및 제2 비교부의 동작 타이밍을 제어함으로써 확인용 CPU 모듈에서 수신하는 신호와 동기화 하는 것을 목적으로 한다.
또한, 본 발명은 동기화 신호를 입출력 동기화 신호 또는 연산용 동기화 신호로 나누어 전송함으로써 비교부와 신호 처리부 각각을 제어하는 것을 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이러한 목적을 달성하기 위한 철도 신호 처리용 CPU 모듈은, 외부 장치로부터 제1 입력 신호를 수신하는 제1 입력부, 확인용 CPU 모듈로부터 제2 입력 신호 및 제2 명령 신호를 수신하는 제2 입력부, 상기 제1 입력 신호 및 상기 제2 입력 신호를 비교하고, 비교 결과 상기 제1 입력 신호 및 상기 제2 입력 신호가 서로 동일한 경우 최종 입력 신호를 출력하는 제1 비교부, 상기 최종 입력 신호를 제1 명령 신호로 변환하는 신호 처리부 및 상기 제1 명령 신호 및 상기 제2 명령 신호를 비교하고, 비교 결과 상기 제1 명령 신호 및 상기 제2 명령 신호가 서로 동일한 경우 최종 명령 신호를 출력하는 제2 비교부를 포함하는 것을 특징으로 한다.
전술한 바와 같은 본 발명에 의하면 제1 입력 신호와 제2 입력신호를 비교하고, 제1 명령 신호와 제2 명령 신호를 비교함으로써 안전성이 담보된 신호를 출력하는 효과가 있다.
또한, 본 발명에 의하면 제1 비교부, 신호 처리부 및 제2 비교부의 동작 타이밍을 제어함으로써 확인용 CPU 모듈에서 수신하는 신호와 동기화 하는 효과가 있다.
또한, 본 발명에 의하면 동기화 신호를 입출력 동기화 신호 또는 연산용 동기화 신호로 나누어 전송함으로써 비교부와 신호 처리부 각각을 제어하는 효과가 있다.
도 1은 종래의 철도 신호 처리용 CPU 모듈.
도 2는 본 발명의 일실시예에 따른 철도 신호 처리용 CPU 모듈.
도 3은 본 발명의 일실시예에 따른 제어부가 입출력 동기화 신호 또는 연산용 동기화 신호를 기설정된 주기로 전송하는 과정을 도시한 도면.
도 2는 본 발명의 일실시예에 따른 철도 신호 처리용 CPU 모듈.
도 3은 본 발명의 일실시예에 따른 제어부가 입출력 동기화 신호 또는 연산용 동기화 신호를 기설정된 주기로 전송하는 과정을 도시한 도면.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 2는 본 발명의 일실시예에 따른 철도 신호 처리용 CPU 모듈이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 철도 신호 처리용 CPU 모듈(100)은 제1 입력부(110), 제2 입력부(120), 제1 비교부(130), 신호 처리부(140), 제2 비교부(150), 제어부(160) 및 신호 송신부(170)를 포함하여 구성될 수 있다.
도 2에 도시된 철도 신호 처리용 CPU 모듈(100)은 일 실시예에 따른 것이고, 그 구성요소들이 도 2에 도시된 실시 예에 한정되는 것은 아니며, 필요에 따라 일부 구성요소가 부가, 변경 또는 삭제될 수 있다.
도 2를 참조하여 본 발명의 일 실시예에 따른 철도 신호 처리용 CPU 모듈(100)이 신호를 송수신하고 비교하는 과정을 설명한다. 제1 입력부(110)는 외부 장치(400)로부터 제1 입력 신호를 수신한 후 제1 비교부(130)로 제1 입력 신호를 송신한다. 제2 입력부(120)는 확인용 CPU 모듈(200)로부터 제2 입력 신호를 수신한 후 제1 비교부(130)로 제2 입력 신호를 송신한다. 제1 비교부(130)는 제1 입력 신호와 제2 입력 신호를 비교하여 동일하면 최종 입력 신호를 신호 처리부(140)로 송신한다. 신호 처리부(140)는 제1 입력 신호를 제1 명령 신호로 변환한 후 제2 비교부(150)로 제1 명령신호를 송신한다. 제2 비교부(150)는 제2 입력부(120)로부터 수신한 제2 명령신호와 제1 명령신호를 비교하여 동일하면 최종 명령 신호를 출력한다.
제어부(160)는 제1 비교부(130), 신호 처리부(140), 제2 비교부(150)에 동기화 신호를 전송하여 제1 비교부(130), 신호 처리부(140), 제2 비교부(150)의 동작타이밍을 제어한다. 예컨대, 제1 비교부(130)는 제어부(160)로부터 입출력 동기화 신호를 수신하면 제1 입력 신호와 제2 입력 신호를 비교하고, 최종 입력 신호를 송신한다.
확인용 CPU 모듈(200)은 제2 입력 신호 또는 제2 명령 신호를 철도 신호 처리용 CPU 모듈에 송신하는 모듈이다. 철도 신호 처리용 CPU 모듈(100)은 확인용 CPU 모듈(200)로부터 수신한 신호와 제1 입력 신호 또는 제1 명령 신호를 동기화하고 이를 비교하여 최종 명령 신호를 출력한다. 확인용 CPU 모듈(200)은 철도 신호 처리용 CPU 모듈(100)과 그 구성 및 효과가 동일할 수도 있고 다를 수도 있으나, 이하 그 구성 및 효과가 동일한 실시예를 설명하도록 한다.
확인용 CPU 모듈(200)의 제1 입력부(210)는 외부 장치로부터 제1 입력 신호를 수신한 후 확인용 CPU 모듈(200)의 제1 비교부(230)로 제1 입력 신호를 송신한다. 이때, 확인용 CPU 모듈(200)의 제1 입력부(210)와 철도 신호 처리용 CPU 모듈(100)의 제1 입력부(110)는 외부 장치(400)로부터 제1 입력 신호를 동시에 수신할 수 있다.
확인용 CPU 모듈(200)의 제2 입력부(220)는 철도 신호 처리용 CPU 모듈(100)로부터 제2 입력 신호를 수신한 후 확인용 CPU 모듈(200)의 제1 비교부(230)로 제2 입력 신호를 송신한다. 철도 신호 처리용 CPU 모듈(100)에서 신호 송신부(170)를 통해 전송한 신호는 확인용 CPU 모듈(200)에서 제2 입력 신호가 된다.
확인용 CPU 모듈(200)의 제1 비교부(230)는 제1 입력 신호와 제2 입력 신호를 비교하여 동일하면 최종 입력 신호를 확인용 CPU 모듈(200)의 신호 처리부(240)로 송신한다. 확인용 CPU 모듈(200)의 신호 처리부(240)는 제1 입력 신호를 제1 명령 신호로 변환한 후 확인용 CPU 모듈(200)의 제2 비교부(250)로 제1 명령신호를 송신한다. 확인용 CPU 모듈(200)의 제2 비교부(250)는 확인용 CPU 모듈(200)의 제2 입력부(220)로부터 수신한 제2 명령신호와 제1 명령신호를 비교하여 동일하면 최종 명령 신호를 출력한다. 한편, 확인용 CPU 모듈(200)의 제2 비교부(250)는 확인용 CPU 모듈(200)의 제2 입력부(220)로부터 수신한 제2 명령신호와 제1 명령신호를 비교하여 동일하지 않으면 데이터를 출력하지 않을 수도 있다.
확인용 CPU 모듈(200)의 제어부(260)는 확인용 CPU 모듈(200)의 제1 비교부(230), 신호 처리부(240), 제2 비교부(250)에 동기화 신호를 전송하여 확인용 CPU 모듈(200)의 제1 비교부(230), 신호 처리부(240), 제2 비교부(250)의 동작타이밍을 제어한다. 예컨대, 확인용 CPU 모듈(200)의 제1 비교부(230)는 확인용 CPU 모듈(200)의 제어부(260)로부터 입출력 동기화 신호를 수신하면 제1 입력 신호와 제2 입력 신호를 비교하고, 최종 입력 신호를 송신한다.
한편, 제어부(160, 260)는 확인용 CPU 모듈(200)과 철도 신호 처리용 CPU 모듈(100) 외부에 존재할 수도 있고 확인용 CPU 모듈(200)과 철도 신호 처리용 CPU 모듈(100)의 공통 구성요소일 수도 있다. 제어부(160, 260)가 외부에 존재하거나 공통 구성요소일 경우 확인용 CPU 모듈(200)과 철도 신호 처리용 CPU 모듈(100)을 동시에 제어할 수 있다. 예컨대, 철도 신호 처리용 CPU 모듈(100)의 제1 비교부(130), 신호 처리부(140), 제2 비교부(150)와 확인용 CPU 모듈(200)의 제1 비교부(230), 신호 처리부(240), 제2 비교부(250)에 동시에 동기화 신호를 송신하여 동작 타이밍을 제어할 수 있다.
또한, 제어부(160, 260)는 확인용 CPU 모듈(200)과 철도 신호 처리용 CPU 모듈(100) 내부에 각각 존재할 수 있고 통신 장비를 통해 서로 신호를 송수신할 수 있다. 예컨대, 철도 신호 처리용 CPU 모듈(100)의 제어부(160)는 철도 신호 처리용 CPU 모듈의 제1 비교부(130), 신호 처리부(140), 제2 비교부(150)를 제어하고, 확인용 CPU 모듈(200)의 제어부(260)은 확인용 CPU 모듈(200)의 제1 비교부(230), 신호 처리부(240), 제2 비교부(250)를 제어할 수 있다. 한편, 제어부(160, 260)는 통신 장비를 통해 서로 신호를 송수신함으로써 철도 신호 처리용 CPU 모듈(100)과 확인용 CPU 모듈(200)을 동시에 제어할 수도 있다.
다시 도 2를 참조하여 철도 신호 처리용 CPU 모듈(100)의 각 구성을 상세히 설명하기로 한다. 제1 입력부(110)는 외부 장치(400)로부터 제1 입력 신호를 수신할 수 있다. 외부 장치(400)는 현장에 있는 기계, 기구, 장치, 시스템 일 수 있고 다른 CPU 모듈일 수 있으며 이에 한정하지 않는다. 제1 입력부(110)는 외부 장치(400)로부터 제1 입력 신호를 수신한 후 제1 비교부(130)에 제1 입력 신호를 송신할 수 있다. 또한, 제1 입력부(110)는 제1 입력 신호를 신호 송신부(170)에 전송할 수 있다. 제1 입력부(110)는 제1 입력 신호를 제1 비교부(130)와 신호 송신부(170)에 동시에 전송할 수도 있고 순차적으로 전송할 수도 있다. 제1 입력 신호를 수신한 신호 송신부(170)는 제1 입력 신호를 확인용 CPU 모듈(200)에 송신할 수 있다.
제2 입력부(120)는 확인용 CPU 모듈(200)로부터 제2 입력 신호 및 제2 명령 신호를 수신할 수 있다. 제2 입력 신호는 확인용 CPU 모듈(200)의 제1 입력부(210)에서 수신하여 확인용 CPU 모듈(200)의 신호 송신부(270)를 통해 전달받은 신호이다. 제2 명령 신호는 확인용 CPU 모듈(200)의 신호 처리부(240)에서 변환을 거처 확인용 CPU 모듈(200)의 신호 송신부(270)를 통해 전달받은 신호이다. 제2 입력 신호 및 제2 명령 신호를 수신하는 이유는 철도 신호 처리용 CPU 모듈(100)과 확인용 CPU 모듈(200)을 동기화하기 위함이다. 제2 입력부(120)는 제2 입력 신호와 제2 명령 신호를 동시에 수신할 수도 있고, 순차적으로 수신할 수도 있다.
제1 비교부(130)는 제1 입력 신호 및 상기 제2 입력 신호를 비교하고, 비교 결과 상기 제1 입력 신호 및 제2 입력 신호가 서로 동일한 경우 최종 입력 신호를 출력할 수 있다. 최종 입력 신호는 제1 입력 신호 및 제2 입력 신호 중 하나일 수 있고, 제1 비교부(130)는 제1 입력 신호와 제2 입력 신호를 동시에 출력할 수도 있다.
일실시예로 제1 비교부(130)는 제어부(160)로부터 입출력 동기화 신호를 수신한 후 제1 입력 신호 및 제2 입력 신호를 비교하고, 비교 결과 상기 제1 입력 신호 및 제2 입력 신호가 서로 동일한 경우 최종 입력 신호를 출력할 수 있다. 입출력 동기화 신호는 제1 비교부(130) 또는 제2 비교부(150)의 동작 타이밍을 제어하기 위해 제어부(160)가 송신하는 신호이다. 연산용 동기화 신호는 신호 처리부(140)의 동작 타이밍을 제어하기 위해 제어부(160)가 송신하는 신호이다. 제1 비교부(130)는 동기화 신호를 수신함으로써 철도 신호 처리용 CPU 모듈(100)의 제1 입력 신호와 확인용 CPU 모듈(200)의 제1 입력 신호를 동기화할 수 있다.
신호 처리부(140)는 최종 입력 신호를 제1 명령 신호로 변환할 수 있다. 명령 신호란 열차, 철로, 교차로 등을 제어하기 위한 신호이다. 아래의 표 1은 신호 처리부(140)가 최종 입력 신호를 제1 명령 신호로 변환하는 일실시예에 관한 것이다.
최종 입력 신호 | 신호 처리부(140) | 제1 명령 신호 |
A | → | 갈림길에서 우측 방향으로 이동 |
B | → | 차단기 열림 |
C | → | 열차 속도 감속 |
D | → | 앞 열차와의 간격 조절 |
표 1을 참조하면, 신호 처리부(140)는 최종 입력 신호 A를 갈림길에서 우측 방향으로 이동하라는 제1 명령 신호로 변환할 수 있다. 또한, 신호 처리부(140)는 최종 입력 신호 B를 차단기를 열라는 제1 명령 신호로 변환할 수 있다.
일실시예로 신호 처리부(140)는 제어부(160)로부터 연산용 동기화 신호를 수신한 후 최종 입력 신호를 제1 명령 신호로 변환할 수 있다. 또한, 신호 처리부(140)는 입출력 동기화 신호를 수신한 후 제1 명령 신호를 제2 비교부(150)로 송신할 수 있다.
또한, 신호 처리부(140)는 제1 명령 신호를 신호 송신부(170)에 전송할 수 있다. 신호 처리부(140)는 제1 명령 신호를 제2 비교부(150)와 신호 송신부에 동시에 전송할 수도 있고 순차적으로 전송할 수도 있다. 제1 명령 신호를 수신한 신호 송신부(170)는 제1 명령 신호를 확인용 CPU 모듈(200)에 송신할 수 있다.
제2 비교부(150)는 제1 명령 신호 및 제2 명령 신호를 비교하고, 비교 결과 제1 명령 신호 및 제2 명령 신호가 서로 동일한 경우 최종 명령 신호를 출력할 수 있다. 제1 명령 신호 및 제2 명령 신호가 동일한 경우 최종 명령 신호를 출력함으로써 안전성이 담보된 신호를 외부로 출력할 수 있다.
일실시예로 제2 비교부(150)는 제어부(160)로부터 입출력 동기화 신호를 수신한 후 제1 명령 신호 및 제2 명령 신호를 비교하고, 비교 결과 제1 명령 신호 및 제2 명령 신호가 서로 동일한 경우 최종 명령 신호를 출력할 수 있다.
제어부(160)는 제1 비교부(130), 신호 처리부(140), 제2 비교부(150)의 동작 타이밍을 제어하기 위한 동기화 신호를 전송할 수 있다. 동기화 신호는 입출력 동기화 신호 또는 연산용 동기화 신호일 수 있다.
도 3은 본 발명의 일실시예에 따른 제어부(160)가 입출력 동기화 신호 또는 연산용 동기화 신호를 기설정된 주기(310)로 전송하는 과정을 도시한 도면이다.
도 3을 참조하면, 제어부(160)는 입출력 동기화 신호를 철도 신호 처리용 CPU 모듈(100)과 확인용 CPU 모듈(200)에 송신하여 입력 신호를 비교 및 동기화하고 명령 신호를 비교 및 동기화할 수 있다. 또한, 제어부(160)는 연산용 동기화 신호를 철도 신호 처리용 CPU 모듈(100)과 확인용 CPU 모듈(200)에 송신하여 입력 신호를 명령 신호로 변환할 수 있다.
제어부(160)는 입출력 동기화 신호 또는 연산용 동기화 신호를 기설정된 주기(310)로 전송할 수 있다. 기설정된 주기(310)는 입출력 동기화 신호를 전송한 순간부터 연산용 동기화 신호를 전송한 순간까지의 시간이다. 입출력 동기화 신호 또는 연산용 동기화 신호를 전송하는 주기는 사용자가 지정할 수도 있으며 동일하지 않을 수도 있다.
전술한 바와 같은 본 발명에 의하면 제1 입력 신호와 제2 입력신호를 비교하고, 제1 명령 신호와 제2 명령 신호를 비교함으로써 안전성이 담보된 신호를 출력하는 효과가 있다. 또한, 본 발명에 의하면 제1 비교부, 신호 처리부 및 제2 비교부의 동작 타이밍을 제어함으로써 확인용 CPU 모듈에서 수신하는 신호와 동기화 하는 효과가 있다. 또한, 본 발명에 의하면 동기화 신호를 입출력 동기화 신호 또는 연산용 동기화 신호로 나누어 전송함으로써 비교부와 신호 처리부 각각을 제어하는 효과가 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
100 : 철도 신호 처리용 CPU 모듈
110 : 제1 입력부
120 : 제2 입력부
130 : 제1 비교부
140 : 신호 처리부
150 : 제2 비교부
160 : 제어부
170 : 신호 송신부
110 : 제1 입력부
120 : 제2 입력부
130 : 제1 비교부
140 : 신호 처리부
150 : 제2 비교부
160 : 제어부
170 : 신호 송신부
Claims (10)
- 외부 장치로부터 제1 입력 신호를 수신하는 제1 입력부;
확인용 CPU 모듈로부터 제2 입력 신호 및 제2 명령 신호를 수신하는 제2 입력부;
상기 제1 입력 신호 및 상기 제2 입력 신호를 비교하고, 비교 결과 상기 제1 입력 신호 및 상기 제2 입력 신호가 서로 동일한 경우 최종 입력 신호를 출력하는 제1 비교부;
상기 최종 입력 신호를 제1 명령 신호로 변환하는 신호 처리부; 및
상기 제1 명령 신호 및 상기 제2 명령 신호를 비교하고, 비교 결과 상기 제1 명령 신호 및 상기 제2 명령 신호가 서로 동일한 경우 최종 명령 신호를 출력하는 제2 비교부;를 포함하고
상기 신호 처리부는 상기 최종 입력신호를 방향 제어 신호, 차단기 개폐 신호, 속도 제어 신호 및 간격 조절 신호 중 적어도 하나의 상기 제1 명령신호로 변환하며,
상기 제1 비교부는
제어부로부터의 입출력 동기화 신호에 따라 상기 제1 입력 신호 및 상기 제2 입력 신호의 연산 타이밍을 동기화시켜서 1차 비교한 후 상기 최종 입력 신호를 출력하고,
상기 제2 비교부는
제어부로부터의 입출력 동기화 신호에 따라 상기 제1 명령 신호 및 상기 제2 명령 신호의 연산 타이밍을 동기화시켜서 2차 비교한 후 상기 최종 명령신호를 출력하되,
상기 제2 비교부는
상기 신호 처리부에서 변환된 상기 제1 명령신호를 상기 확인용 CPU 모듈에서 변환된 방향 제어 신호, 차단기 개폐 신호, 속도 제어 신호 및 간격 조절 신호 중 적어도 하나의 상기 제2 명령신호와 비교하여 서로 동일할 때에만 상기의 최종 명령신호를 출력하는 철도 신호 처리용 CPU 모듈.
- 제1항에 있어서,
상기 제어부의 동기화 신호는
상기 제1 비교부, 상기 신호 처리부, 상기 제2 비교부의 동작 타이밍을 제어하기 위한 신호인 것을 특징으로 하는
더 포함하는 철도 신호 처리용 CPU 모듈.
- 제1항에 있어서,
상기 제1 입력 신호 또는 상기 제1 명령 신호를 상기 확인용 CPU 모듈에 송신하는 신호 송신부를
더 포함하는 철도 신호 처리용 CPU 모듈.
- 제2항에 있어서,
상기 제어부는
상기 확인용 CPU 모듈에 상기 동기화 신호를 전송하여 상기 확인용 CPU 모듈의 동작 타이밍을 제어하는
철도 신호 처리용 CPU 모듈.
- 삭제
- 제2항에 있어서,
상기 제어부는
상기 입출력 동기화 신호 또는 연산용 동기화 신호를 기설정된 주기로 전송하는
철도 신호 처리용 CPU 모듈.
- 제2항에 있어서,
상기 제1 비교부는
상기 제어부로부터 상기 입출력 동기화 신호를 수신한 후 상기 제1 입력 신호 및 상기 제2 입력 신호를 비교하고, 비교 결과 상기 제1 입력 신호 및 상기 제2 입력 신호가 서로 동일한 경우 상기 최종 입력 신호를 출력하는
철도 신호 처리용 CPU 모듈.
- 제2항에 있어서,
상기 신호 처리부는
상기 제어부로부터 연산용 동기화 신호를 수신한 후 상기 최종 입력 신호를 상기 제1 명령 신호로 변환하는
철도 신호 처리용 CPU 모듈.
- 제2항에 있어서,
상기 제2 비교부는
상기 제어부로부터 상기 입출력 동기화 신호를 수신한 후 상기 제1 명령 신호 및 상기 제2 명령 신호를 비교하고, 비교 결과 상기 제1 명령 신호 및 상기 제2 명령 신호가 서로 동일한 경우 상기 최종 명령 신호를 출력하는
철도 신호 처리용 CPU 모듈.
- 삭제
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160027471A KR101770915B1 (ko) | 2016-03-08 | 2016-03-08 | 철도 신호 처리용 cpu 모듈 |
US15/351,503 US10562554B2 (en) | 2016-03-08 | 2016-11-15 | Central processing unit module for processing railway signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160027471A KR101770915B1 (ko) | 2016-03-08 | 2016-03-08 | 철도 신호 처리용 cpu 모듈 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101770915B1 true KR101770915B1 (ko) | 2017-09-05 |
Family
ID=59788467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160027471A KR101770915B1 (ko) | 2016-03-08 | 2016-03-08 | 철도 신호 처리용 cpu 모듈 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10562554B2 (ko) |
KR (1) | KR101770915B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019113909A1 (zh) * | 2017-12-11 | 2019-06-20 | 中车永济电机有限公司 | 电力机车辅助控制装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101211912B1 (ko) * | 2011-07-26 | 2012-12-13 | 현대로템 주식회사 | 철도차량용 지상신호장치 |
JP2014048850A (ja) * | 2012-08-30 | 2014-03-17 | Toshiba Corp | 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696758A (en) * | 1969-12-18 | 1972-10-10 | Genisco Technology Corp | Locomotive signaling and control system |
JP2510472B2 (ja) | 1993-11-24 | 1996-06-26 | 株式会社京三製作所 | 鉄道保安装置 |
US8228946B2 (en) * | 2009-07-29 | 2012-07-24 | General Electric Company | Method for fail-safe communication |
US9233698B2 (en) * | 2012-09-10 | 2016-01-12 | Siemens Industry, Inc. | Railway safety critical systems with task redundancy and asymmetric communications capability |
KR20140140192A (ko) | 2013-05-28 | 2014-12-09 | 삼성에스디에스 주식회사 | 철도 차량용 지상 신호 처리 장치 |
US9497099B2 (en) * | 2013-12-16 | 2016-11-15 | Artesyn Embedded Computing, Inc. | Voting architecture for safety and mission critical systems |
CN104765587B (zh) * | 2014-01-08 | 2018-12-14 | 雅特生嵌入式计算有限公司 | 用于使处理器同步到相同的计算点的系统和方法 |
-
2016
- 2016-03-08 KR KR1020160027471A patent/KR101770915B1/ko active IP Right Grant
- 2016-11-15 US US15/351,503 patent/US10562554B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101211912B1 (ko) * | 2011-07-26 | 2012-12-13 | 현대로템 주식회사 | 철도차량용 지상신호장치 |
JP2014048850A (ja) * | 2012-08-30 | 2014-03-17 | Toshiba Corp | 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019113909A1 (zh) * | 2017-12-11 | 2019-06-20 | 中车永济电机有限公司 | 电力机车辅助控制装置 |
Also Published As
Publication number | Publication date |
---|---|
US10562554B2 (en) | 2020-02-18 |
US20170259836A1 (en) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2354574C2 (ru) | Устройство микропроцессорной автоблокировки | |
RU2572278C1 (ru) | Система управления движением поездов и способ интервального регулирования ею реализуемый | |
US8540192B2 (en) | Method and apparatus for operation of railroad protection installation | |
KR101770915B1 (ko) | 철도 신호 처리용 cpu 모듈 | |
CN113060185A (zh) | 新型全电子联锁道岔控制方法及系统 | |
US10397081B2 (en) | Distributed real-time computer system and method for forcing fail-silent behavior of a distributed real-time computer system | |
RU2417913C1 (ru) | Устройство передачи управляющих команд автоматической локомотивной сигнализации в рельсовые цепи централизованной системы автоблокировки | |
JP6272455B2 (ja) | 車両併合制御システムおよび車両併合制御方法、および車両制御システム用故障検知装置 | |
US4625314A (en) | Method for the recognition of the outage of one or more transmission channels in a redundantly designed optical transmission system | |
US9561814B2 (en) | Method for operating an automatic train control system and automatic train control system | |
KR20090062901A (ko) | 철도신호용 이중계 제어장치의 계간통신 결함검출회로 | |
RU2457130C1 (ru) | Путевое передающее устройство управления поездом | |
RU2618659C1 (ru) | Система интервального регулирования движения поездов на основе спутниковых навигационных средств и цифрового радиоканала с координатным методом контроля | |
US10877919B2 (en) | Method to synchronize integrated circuits fulfilling functional safety requirements | |
KR102553436B1 (ko) | 이중채널과 블랙채널 구조를 갖는 자동폐색제어장치 및 그 제어방법 | |
RU2337033C2 (ru) | Способ контроля свободности участков пути | |
US20150338832A1 (en) | Method for the Safe Checking of a State of Two Devices and Apparatus for Carrying Out Said Method | |
RU2718621C1 (ru) | Устройство контроля за управлением поезда и бдительностью машиниста | |
CN108657224B (zh) | 一种信号发生器及信号发生方法、设备和计算机程序产品 | |
RU209817U1 (ru) | Устройство обнаружения вмешательства в работу сигнальной установки числовой кодовой автоблокировки | |
SU1055679A1 (ru) | Устройство дл автоматического регулировани скорости поезда | |
CN103577759A (zh) | 一种基于非安全通讯接口的数据安全处理装置 | |
KR100468887B1 (ko) | 철도 신호 장비 시리얼 데이터 통신 감시 시스템 | |
RU2652363C1 (ru) | Устройство для управления движением на железнодорожном переезде | |
JPS63304727A (ja) | 伝送路の異常検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |