KR20140140192A

KR20140140192A - 철도 차량용 지상 신호 처리 장치

Info

Publication number: KR20140140192A
Application number: KR1020130060495A
Authority: KR
Inventors: 김광희; 김윤배; 이용선; 정성환
Original assignee: 삼성에스디에스 주식회사
Priority date: 2013-05-28
Filing date: 2013-05-28
Publication date: 2014-12-09

Abstract

(N-1) out of N 로직이 사용되는 철도 차량용 지상 신호 처리 장치가 개시된다. CPU 보드부는 N개의 마이크로 프로세서와 n개의 메모리가 1장의 CPU 카드에 실장된다. CPU 보터(voter)부는 CPU 보드부에 내장되어 N개의 마이크로 프로세서의 연산 결과값을 비교하여 (N-1) out of N 로직을 구현한다. 운영체제부는 1개의 운영체제(Operating System) 상에서 임의의 프로그램 실행시, 복수의 파티션으로(partiton)으로 분리되어 파티션 별로 서로 다른 기능을 독립적으로 수행한다. 본 발명에 따르면, 기존의 복잡한 하드웨어와 소프트웨어를 간소화하여 동일한 안전성을 가지면서 기존 (N-1) out of N 로직을 구현할 수 있다.

Description

철도 차량용 지상 신호 처리 장치{Apparatus for processing of signal equipped on the ground for railway car}

본 발명은 철도 차량용 지상 신호 처리 장치에 관한 것으로, 더욱 상세하게는, 간단한 하드웨어와 소프트웨어를 사용하여 주계에 문제가 발생하면 부계로 절체하는 철도 차량용 지상 신호 처리 장치에 관한 것이다.

기존 국내 철도 신호 지상 장치는 핫 스탠바이 시스템(hot standby system)을 사용하고 있으며, 이는 주계가 문제가 있으면 부계로 절체하는 방법이다.

그러나 기존 철도 시장에서 사용되는 2 out of 3 시스템은 3장의 CPU 카드나 모듈 형태로 구성된다. 별도의 Voter를 하드웨어 형태로 따로 만들거나, 3개의 카드의 메모리를 비교하는 방식으로 구성하고, CPU 카드나 모듈은 동일한 소프트웨어를 실행시켜 동일한 입력을 받아 3개의 CPU 카드가 연산을 하여 3개 중 최소 2개의 결과가 동일하면 출력을 내는 방식이다. 이는 유지 보수가 어렵고 복잡하다는 단점을 가지고 있다.

한국등록특허공보 제10-1211912호에는 입력되는 신호를 2개의 CPU에서 처리하여 각각의 연산 데이터를 서로 비교하여 동일한 경우 출력하는 철도차량용 지상신호장치가 개시되어 있다. 한국등록특허공보 제10-0669225호에는 신호보안설비의 일종인 열차자동운전 제어장치(ATC)의 지상설비에 속하는 AF궤도회로장치가 개시되어 있다.

본 발명이 이루고자 하는 기술적 과제는, 기존의 복잡한 하드웨어와 소프트웨어를 간소화하여 기존 (N-1) out of N(예를 들어, 2 out of 3) 플랫폼과 동일한 안전성을 가질 수 있는 철도 차량용 지상 신호 처리 장치를 제공하는 데 있다.

상기의 기술적 과제를 달성하기 위한 본 발명에 따른 철도 차량용 지상 신호 처리 장치는, N개의 마이크로 프로세서와 n개의 메모리가 1장의 CPU 카드에 실장되는 CPU 보드부; 상기 CPU 보드부에 내장되어 상기 N개의 마이크로 프로세서의 연산 결과값을 비교하여 (N-1) out of N 로직을 구현하는 CPU 보터(voter)부; 및 1개의 운영체제(Operating System) 상에서 임의의 프로그램 실행시, 복수의 파티션으로(partiton)으로 분리되어 상기 파티션 별로 서로 다른 기능을 독립적으로 수행하는 운영체제부;를 구비한다.

본 발명에 따른 철도 차량용 지상 신호 처리 장치에 의하면, 기존의 복잡한 하드웨어와 소프트웨어를 간소화하여 동일한 안전성을 가지면서 기존 (N-1) out of N(예를 들어, 2 out of 3) 로직을 구현할 수 있다.

도 1은 본 발명에 따른 철도 차량용 지상 신호 처리 장치의 구성을 도시한 도면,
도 2는 본 발명에 따른 철도 차량용 지상 신호 처리 장치의 세부적인 구조를 도시한 도면, 그리고,
도 3은 본 발명의 일실시예에 따른 차량용 지상 신호 처리 장치의 운영체제부를 도시한 도면이다.

이하에서 첨부의 도면들을 참조하여 본 발명에 따른 철도 차량용 지상 신호 처리 장치의 바람직한 실시예에 대해 상세하게 설명한다.

기존 국내 철도 신호 지상 장치는 핫 스탠바이 시스템(hot standby system)을 채택하고 있으며, 이는 주계가 문제가 있으면 부계로 절체하는 방법을 의미한다. 이때, (N-1) out of N(예를 들어, 2 out of 3) 시스템을 사용하는데, 기존 철도 시장에서 사용되는 2 out of 3 시스템은 3장의 CPU 카드나 모듈 형태로 구성된다. 별도의 Voter를 하드웨어 형태로 따로 만들거나, 3개의 카드의 메모리를 비교하는 방식으로 구성하고, CPU 카드나 모듈은 동일한 소프트웨어를 실행시켜 동일한 입력을 받아 3개의 CPU 카드가 연산을 하여 3개 중 최소 2개의 결과가 동일하면 출력을 내는 방식이다

그러나 본 발명에 따른 철도 차량용 지상 신호 처리 장치(100)는 새로운 형태의 (N-1) out of N(예를 들어, 2 out of 3) 플랫폼을 구현하고자 한다. 구체적으로, N(예를 들어, N=3)장의 CPU 카드와 모듈이 아닌 한 장의 CPU 카드에서 N개의 마이크로 프로세서와 n개의 메모리를 사용하고, 보터(voter) 또한 내장하여 한 장의 CPU 카드에서 (N-1) out of N(예를 들어, 2 out of 3) 로직을 구현한다. 여기서, N과 n은 양의 정수를 의미하며 서로 동일한 숫자일 수도, 서로 다른 숫자일 수도 있다. 또한, 한 개의 운영체제(OS) 위에 한 개의 프로그램을 실행하는 형태에서 한 개의 OS에 복수의 파티션(partition)을 나누어 각각의 파티션은 서로 다른 기능을 독립적으로 수행하는 (N-1) out of N(예를 들어, 2 out of 3) 플랫폼을 구현한다.

도 1은 본 발명에 따른 철도 차량용 지상 신호 처리 장치(100)의 구성을 도시한 도면이고, 도 2는 본 발명에 따른 철도 차량용 지상 신호 처리 장치(100)의 세부적인 구조를 도시한 도면이다. 도 1 및 도 2를 참고하면, 본 발명에 따른 철도 차량용 지상 신호 처리 장치(100)는 CPU 보드부(200), CPU 보터(voter)부(300), 운영체제부(400) 및 전원부(500)를 포함할 수 있다.

CPU 보드부(200)는 N개의 마이크로 프로세서와 n개의 메모리가 1장의 CPU 카드에 실장된다. N개의 마이크로 프로세서는 동기 클럭(clock-synchronously)에 맞추어 동시에 동일한 프로그램을 실행한다. 이때, CPU 보드부(200)에 실장된 N개의 마이크로 프로세서와 n개의 메모리 각각에 전원을 인가할 수 있도록 전원부(500)가 각각 배치될 수 있다. 이때, N과 n은 3일 수 있으나, 이에 한정하는 것은 아니다.

CPU 보터(voter)부(300)는 CPU 보드부(200)에 내장되어 N개의 마이크로 프로세서의 연산 결과값을 비교하여 (N-1) out of N(예를 들어, 2 out of 3) 로직을 구현한다. 여기서, 예를 들어, 2 out of 3 로직은 N개의 마이크로 프로세서의 연산 결과값을 상호 비교하여 최소 2개 이상의 연산 결과값이 동일하면 출력을 내는 방식이다. 즉, 최소 2개 이상의 연산 결과값이 동일하면 해당 요청은 백본(backbone)으로 전달되고, 백본(backbone)의 데이터는 모든 프로세서에게 전달된다.

이러한 2 out of 3 로직 구조는 3개의 마이크로 프로세서의 연산 결과값을 CPU 보터부(300)에 의해 비교하는 구조를 채택함으로써 CPU 보드 내부의 연산 오류를 정정할 수 있다. 하나의 보드에서 2 out of 3 로직을 구현하는 것이다.

또한, CPU 보터부(300)는 N개의 마이크로 프로세서 중 어느 하나의 마이크로 프로세서의 고장이 감지되면 백본(backbone)으로 고장이 감지되지 않은 나머지 (N-1)개의 마이크로 프로세서의 연산 결과값과 유효한 데이터를 전달한다. 이때, 고장이 감지된 마이크로 프로세서는 영구적으로 재시작 상태에 들어가게 되고, CPU 모터부(300)는 고장이 감지되지 않은 나머지 (N-1)개의 마이크로 프로세서의 연산 결과값을 비교한다. 이러한 경우라고 하더라도, 본 발명에 따른 철도 차량용 지상 신호 처리 장치(100)는 온전히 기능하며 안전하다.

다시 N개의 마이크로 프로세서를 재동기화(reset)하기 위해 메모리에 재동기화 순서(sequence)를 저장하고 마이크로 프로세서를 재시작(restart)한다. 이때, 메모리는 초기화되지 않고 저장된 내용은 그대로 보존된다. 이때, 재동기화는 1 ms 미만의 시간이 걸리며, 재동기화는 사전에 설정된 소정의 주기마다 주기적으로 수행된다.

또한, CPU 보터부(300)는 n개의 메모리의 출력값을 상호 비교하여 최소 (n-1)개 이상의 메모리 출력값이 동일하면 백본(backbone)으로 데이터를 전달하게 된다.

운영체제부(400)는 1개의 운영체제(Operating System) 상에서 임의의 프로그램 실행시, 복수의 파티션으로(partiton)으로 분리되어 파티션 별로 서로 다른 기능을 독립적으로 수행한다.

이때, 도 3을 참조하면, 복수의 파티션은 5개의 파티션으로 구획될 수 있으나, 이에 한정되는 것은 아니다. 상술한 바와 같이 5개의 파티션으로 나뉘는 경우 각각 하드웨어 모니터링부, 제1 코어 로직(core logic)부, 제2 코어 로직부, 제1 코어 로직부와 제2 코어 로직부의 결과값을 비교하는 비교 로직부, 그리고, 통신부의 기능을 독립적으로 담당할 수 있다.

하드웨어 모니터링부인 제1파티션은 운영체제 상의 각 파티션에서 동작중인 어플리케이션의 상태 및 하드웨어(CPU, 메모리 등) 상태를 모니터링 하여 필요한 경우 시스템 절체를 수행할 수 있다. 제1 코어 로직부인 제2파티션과 제2 코어 로직부인 제3파티션은 통신부인 제5파티션으로부터 전송된 통신 데이터를 입력값으로 소정의 연산을 수행할 수 있다. 비교 로직부인 제4파티션은 제2파티션과 제3파티션으로부터 연산된 연산 결과값을 전송받아 각각 동일 입력값에 대해 연산한 연산 결과값을 비교하여 두 파티션의 연산 결과값이 동일하면 통신부인 제5파티션으로 연산 결과값을 전송한다. 마지막으로, 통신부인 제5파티션은 네트워크를 통해 인접 장비와 인터페이스되며, 인터페이스 되는 장비와 통신을 하는 통신 프로세스가 위치할 수 있다.

즉, 운영체제(OS)는 도 3에 도시된 바와 같이, 시간 및 자원 파티셔닝(time and resource partitioning) 기능을 제공하고, 응용 프로그램의 오류가 다른 파티션으로 전달되지 않도록 한다. 또한, 하드웨어는 하나의 보드에서 (N-1) out of N(예를 들어, 2 out of 3) 기능을 구현하게 된다.

이상의 설명에서 '제1', '제2' 등의 용어는 다양한 구성요소들을 설명하기 위해 사용되었지만, 각각의 구성요소들은 이러한 용어들에 의해 한정되어서는 안 된다. 즉, '제1', '제2' 등의 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 목적으로 사용되었다. 예를 들어, 본 발명의 권리범위를 벗어나지 않으면서 '제1구성요소'는 '제2구성요소'로 명명될 수 있고, 유사하게 '제2구성요소'도 '제1구성요소'로 명명될 수 있다. 또한, '및/또는'이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함하는 의미로 사용되었다.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 유무선 통신망으로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

100 : 철도 차량용 지상 신호 처리 장치
200 : CPU 보드부
300 : CPU 보터(voter)부
400 : 운영체제부
500 : 전원부

Claims

N개의 마이크로 프로세서와 n개의 메모리가 1장의 CPU 카드에 실장되는 CPU 보드부;
상기 CPU 보드부에 내장되어 상기 N개의 마이크로 프로세서의 연산 결과값을 비교하여 (N-1) out of N 로직을 구현하는 CPU 보터(voter)부; 및
1개의 운영체제(Operating System) 상에서 임의의 프로그램 실행시, 복수의 파티션으로(partiton)으로 분리되어 상기 파티션 별로 서로 다른 기능을 독립적으로 수행하는 운영체제부;를 포함하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 1항에 있어서,
상기 N개의 마이크로 프로세서는 동기 클럭(clock-synchronously)에 맞추어 동시에 동일한 프로그램을 실행하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 2항에 있어서,
상기 (N-1) out of N 로직은 상기 N개의 마이크로 프로세서의 연산 결과값을 상호 비교하여 최소 (N-1)개 이상의 연산 결과값이 동일하면 출력을 내는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 1항에 있어서,
상기 CPU 보터부는 상기 N개의 마이크로 프로세서 중 어느 하나의 마이크로 프로세서의 고장이 감지되면 백본(backbone)으로 고장이 감지되지 않은 나머지 (N-1)개의 마이크로 프로세서의 연산 결과값과 유효한 데이터를 전달하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 4항에 있어서,
상기 N개의 마이크로 프로세서를 재동기화(reset) 하기 위해 상기 메모리에 재동기화 순서(sequence)를 저장하고 상기 마이크로 프로세서를 재시작(restart)하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 5항에 있어서,
상기 재동기화는 소정의 주기마다 주기적으로 수행되는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 1항에 있어서,
상기 CPU 보터부는 상기 n개의 메모리의 출력값을 상호 비교하여 최소 (n-1)개 이상의 메모리 출력값이 동일하면 백본(backbone)으로 데이터를 전달하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 1항에 있어서,
상기 복수의 파티션은 5개의 파티션으로 구획되어, 각각 하드웨어 모니터링부, 제1 코어 로직(core logic)부, 제2 코어 로직부, 상기 제1 코어 로직부와 상기 제2 코어 로직부의 결과값을 비교하는 비교 로직부, 그리고, 통신부를 구성하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.
제 1항에 있어서,
상기 CPU 보드부에 실장된 N개의 마이크로 프로세서와 n개의 메모리 각각에 전원을 인가하는 전원부;를 더 포함하는 것을 특징으로 하는 철도 차량용 지상 신호 처리 장치.