CN102822805A - 监控路由单元的循环持续时间的方法和硬件数据处理单元 - Google Patents

Abstract

本发明涉及一种硬件数据处理单元，该硬件数据处理单元具有至少一个基发送器模块、至少一个逻辑模块和至少一个路由单元，所述基发送器模块提供物理量的基值。在此，路由单元以规定的顺序相继地仲裁与该路由单元关联的数据节点的组，并且通过完整地经历过规定的仲裁顺序来确定循环持续时间。此外，用于检验路由单元的循环持续时间的硬件数据处理单元还具有如下装置：执行对该组的确定的数据节点的第一阻塞式访问的装置，通过基发送器模块接收和存储物理量的第一基值的装置，执行对所述确定的数据节点的第二阻塞式访问的装置，通过基发送器模块接收和存储物理量的第二基值的装置以及在第一基值与第二基值之间求差的装置。

Description

监控路由单元的循环持续时间的方法和硬件数据处理单元

技术领域

本发明涉及一种用于监控路由单元的循环持续时间（Rundendauer）的方法和硬件数据处理单元。

背景技术

常见的是，通过外部处理器或者通过外部看门狗（Watchdog）以自身的时基来监控硬件数据处理单元的内部时序。例如在汽车领域中的控制设备的情况下，采用这种监控方法，尤其是当（例如在发动机控制中的）安全关键的控制流程与这些时序联系起来时采用这种监控方法。为此，也就是，与硬件数据处理单元关联的处理器必须为这些任务提供计算资源和时间，或者必须提供额外的硬件和软件用于外部看门狗监控。

发明内容

发明优点

根据独立权利要求所述的本发明通过如下方式使得能够特别有效地、安全地并且可靠地检验硬件数据处理系统的路由单元的循环时间：监控通过硬件数据处理单元的装置来执行。路由单元相继地仲裁分配给该路由单元的数据节点的组的所有数据节点。由通过该顺序（从该顺序的确定的位置直至又到达该位置）来限定要检验的循环时间。通过由硬件数据处理单元的逻辑模块（其本身与该组数据节点相关）重复阻塞式访问（blockierende Zugriffe）数据节点，可以通过如下方式来根据基值（Basiswert）而确定循环持续时间：通过访问的成功而由基发送器模块（Basisgebermodul）触发基值的传送和存储。

其他优点和改进方案通过从属权利要求的特征来得到。

特别有利的是，通过路由单元相继仲裁的数据节点是分配给该路由单元的（所有）数据宿（Datensenke）或是分配给路由单元的（所有）数据源，因为由此可能特别清楚地并且有效力地监控循环时间，而且通过逻辑单元的访问可以被构建为仅读过程和/或仅写过程。

特别合乎目的的是将时间设置为基准并且将时间戳设置为基值。例如在汽车领域中，基准“角度”（基值“角度戳记（Winkelstempel）”）可替换地或附加地也是重要的。根据应用情况，也可以考虑其他物理量和/或这些物理量的基准。

在有利的扩展方案中，所确定的循环持续时间和/或基值的差与比较值和/或与至少一个比较值相比较，例如与最小值、最大值、正好要满足的值、间隔相比较，或者该比较大于零。由此，根据循环持续时间的要求还可以检验和/或监控不同的边界条件，并且此外也可检验和/或监控确定的参与比较的模块和信号的活动性（Aktivitaet）。为了特别有效地检验参与比较的模块和信号的活动性，此外还可以设置的是，在比较时，优选地在每次比较时，无论该比较是成功还是失败都生成活动性信号，例如作为CPU中断或者也作为向外的或至其他模块的信号。

当至少一个比较失败时，该信息可以被用于如生成故障信号或CPU中断之类的后续措施，使得所识别的故障例如可快速地导致激活故障处理例程。

附图说明

其中：

图1示出了定时器模块（Timer-Modul）的示意性架构，

图2示出了定时器模块的逻辑模块的示意性架构，

图3示出了用于检验路由单元的循环持续时间的方法。

具体实施方式

控制设备的定时器模块优选地可以被实施为控制设备（例如车辆控制设备）的微控制器中的IP块。该IP块集时间功能以及必要时角度功能（Winkelfunktion）于一体，接收车辆的传感装置（例如ESP的偏航率传感器（Drehratensensor））的信号和/或分析所述信号并且作用于汽车的执行器（例如在“打滑”的情况下作用于行驶动力学）。会将这种如在下文所描述的定时器可替换地也集成到输出级中，或者单独地设置这种定时器，但是该定时器始终需要进行配置的单元（例如外部计算单元），在将该定时器集成在控制设备微控制器中的情况下，这例如是所述进行配置的单元或控制设备CPU（或计算单元）。

在图1中示出了示例性定时器模块100的整体架构。定时器模块的整体结构简化地具有（多个）信号输入单元116，所述（多个）信号输入单元116将值输出给路由单元101，这些值在其他模块中被处理并且处理过的值通过路由单元101被转交给输出单元114。通过在下文所描述的模块的并行工作方式，可以在短时间内操作大数目的请求。如果不需要确定的模块，则这些模块也可以为了节省电流（功率消耗、降低温度）的目的而被断开。

定时器模块100的核心是中央路由单元101，输入单元（例如（多个）模块116）、输出单元（例如（多个）模块114）、处理单元（例如模块109）和存储单元（例如模块120）被连接到该中央路由单元101上。

路由单元101将这些模块灵活地并且可配置地相互连接，并且通过阻塞式请求和发送数据来表示用于定时器模块的新中断方案。该路由单元101在没有实施中断控制器的情况下也应付得了，这节省了面积并且由此节省了芯片费用。定时器单元100的中心方案是路由单元101的用于数据流的路由机制。定时器模块100的每个与路由单元101连接的模块（和/或子模块）可以具有任意数目的路由单元写通道（数据源）和任意数目的路由单元读通道（数据宿）。路由单元101的该方案设置的是，灵活地并且有效地将任意的数据源与任意的数据宿相连接。这可以通过数据路由机制来实现，如其从未公开的DE 10200900189中所知道的那样。

参数存储器模块120包括三个子单元121、122和123。子单元121是在FIFO（先进先出（First In, First Out））存储器122与路由单元101之间的接口。子单元123是在模块的通用总线接口（和/或复用设备112（参见下部））与FIFO 122之间的数据接口。参数存储器模块120可以用作用于进入的数据特性的数据存储器或者用作用于发出的数据的参数存储器。这些数据被存储在按逻辑方式处于FIFO子单元122之内的存储器、例如RAM中。

（优选地包括多个输入的）定时器输入模块116负责对定时器模块100的输入信号进行滤波和接收。输入信号的各种特性可以在定时器输入模块116的通道之内被测量。在此，在定时器输入模块116中，这些信号与时间信息和其他物理信息相链接（verknuepfen），并且在处理之后以及必要时在暂存在输出单元114中之后被用于生成输出信号。物理信息例如是发动机的角度或者也是其他任何物理量，如质量、温度、液体的水位高度、振荡的相位、信号的多个事件（边沿）或者周期持续时间。输入特性例如可以连同新信号电平包括所检测到的上升输入边沿或下降输入边沿的时间戳值，或连同当前时间戳包括从通道使能（Kanal-Freigabe）起的边沿数目，或包括针对整个PWM周期的PWM信号长度。与输入信号关联的值（如时基的值和在输入事件的时刻的角度基准（Winkelbasis）的值）因此表征输入信号，并且许可在连接到路由单元101上的其他模块（例如模块109）中进行计算，而且接着可以提到（ansprechen）输出单元（输出单元114），在该输出单元（输出单元114）中根据所传送的值结合当前时基值和/或角度基准值来产生输出信号。

对于已进展的数据处理而言，定时器输入模块116的所检测到的输入特性可以通过路由单元101被路由到定时器模块100的其他处理单元。

用于时钟准备（Taktaufbereitung）的单元102负责计数器和定时器模块100的时钟产生。该用于时钟准备的单元102提供了可配置的时钟，并且不仅带有时间相关的计数器而且带有位置相关的计数器的时基单元103为定时器模块100提供共同时基和/或提供当前的时间信息和位置信息（例如角度）。

各个模块都被供给时钟和时基，并且通过路由单元101彼此交换数据。通过本地地存在于各个模块中的比较器，数据相对于当前的时间和/或位置被比较，并且在此用信号通知所作出的判定，譬如接通输出信号。

在借助路由单元101对数据进行路由时，分支单元111将源的数据也提供给在一个模块或不同的模块中的多个数据宿，因为通常设置有对数据的阻塞式读取，该阻塞式读取仅仅允许从源一次读取数据。由于用于定时器模块100的可写入到路由单元101的子模块通道的每个写地址仅能够被唯一的模块读取，所以不可能并行地将数据流提供给不同的模块。这并不适用于如下源：在数据已被接收器读取之后，这些源并未使其数据无效，如例如针对DPLL模块104可以被设置的那样。为了解决常规模块的这个问题，分支单元111能够实现多次复制数据流。子模块111提供了输入通道和输出通道。为了克隆进入的数据流，相对应的输入通道可以被映射到一个或多个输出通道上。

DPLL（数字锁相环（digital phase locked loop））模块104被用于倍频。该模块104的目的是在输入频率快速改变的应用的情况下也实现位置信息或值信息的更高精度。DPLL模块104根据位置相关的输入信号产生如下脉冲：这些脉冲能够在时基单元103中实现更精细地被划分的位置信息。由此，例如角度钟（Winkeluhr）可以显示比输入信号预给定的更精细的分辨率的旋转角。此外，在DPLL模块104中有关于速度或转速的信息可用，并且可以作出如下预测：也在将时间上的前进（Vorlauf）包括在内（例如考虑激励模块（Ansteuermodul）的惯性）的情况下何时到达预给定的位置。DPLL模块104的输入信号通过定时器输入模块106来引导，在输入映射模块105中被滤波或者也在（例如尤其是用于分析电动机的）传感器模式分析模块115中被组合。

定时器输入模块106相对于其他定时器输入模块116因此具有如下特点：该定时器输入模块106将当前的滤波值转递给输入映射模块105和DPLL模块104，其中该定时器输入模块106利用所述当前的滤波值对输入信号进行滤波，并且所述滤波值在那也算进了经过滤波的边沿的时间戳，以便获得实际的边沿时间。

传感器模式分析模块115可以被使用，以便分析多个霍尔传感器的输入并且以便与（优选地包括多个输出的）定时器输出模块113共同地辅助直流电机（BLDC，无刷直流（brushless direct current））的运行。附加地，传感器模式分析模块115例如也可以被使用，以便计算一个或两个电机的旋转速度。

借助输出比较单元108可以将输出信号按位地进行相互比较。该输出比较单元108针对在安全相关的应用中的使用而被设计。主要思想在这种情况下是具有使输出倍增的可能性，以便在该单元中能够进行比较。如果为此例如使用简单的EXOR（异或（exclusive OR））函数，则可需要保证要比较的输出模块的整个循环的输出特性。如在图1中示出的那样，输出比较单元108通过用附图标记9所表示的连接而与在定时器输出模块113与引脚12之间的连接相连接。

监控器单元（Monitor-Einheit）107同样针对在安全相关的应用中的使用而被设计。主要思想在此是提供监控共同被使用的电路和资源的可能性。这样，钟（Uhren）的活动性以及路由单元101的基本活动性被监控。监控器单元107使得外部CPU（中央处理单元（central processing unit））和/或一般地使得外部计算单元能够简单地监控用于安全关键的应用的中央信号。

所述模块的中断线（中断请求线（Interrupt request line））在图1中通过具有结尾“2”和根据模块的前三个数字的四位附图标记来表征。中断聚集模块（Unterbrechungskonzentrierungsmodul）110被采用，以便将各个单独的子模块的中断线XXX2适当地聚束成中断组并且接着转交给外部计算单元。

所有模块都可以由计算单元通过总线接口（通用握手接口（universelle Handshaking-Schnittstelle））来配置。通过该总线接口也可以交换数据。针对未被连接到路由单元上的输出模块（即定时器输出模块113），输出以此例如针对周期性流程而被配置。定时器输出模块113提供独立的通道，例如以便在每个输出引脚上生成PWM（脉宽调制（pulse width modulated））信号。附加地，在定时器输出模块113的输出上可以产生脉冲计数器调制过的信号。

与路由器单元101连接的定时器输出模块114基于其与路由器单元101的连接而能够在没有CPU交互的情况下产生复杂的输出信号。通常，输出信号特性由与路由器单元101连接的子模块（譬如DPLL子模块104、多通道定序器模块（Mehrkanal-Sequenzer-Modul）109或参数存储器模块120）而通过到路由器单元101的连接来提供。

多通道定序器模块109是与路由单元101相连接的通用的数据处理模块。该多通道定序器模块109的主要应用之一是计算如下复杂输出序列：所述复杂输出序列可以与时基单元103的时基值有关，并且所述复杂输出序列结合模块114被处理。与路由器单元101连接的定时器输出模块114的每个子模块都包括如下输出通道：所述输出通道可以彼此独立地在不同的可配置的运行模式下工作。

微控制器总线在图1中用附图标记11来标明，不同的引脚（或引脚组）用附图标记12-15来标明。

定时器模块配备有通用总线接口，该通用总线接口可以多方面地与各种SoC总线（Soc=片上系统（System on a chip））相适配。该通用总线接口的适配通常通过桥接模块来实现，该桥接模块将该通用总线接口的信号转换成相应的SoC总线的信号。所述模块的通用总线接口在图1中通过具有结尾“1”和根据模块的前三个数字的四位附图标记来表征。复用设备112使所述通用总线接复用口。在图1中，在所述通用总线接口XXX1与复用设备112之间的连接用附图标记1-8来表示。

在图2中以有利的实施形式200示出了图1中的多通道定序器模块109。在此，多通道定序器模块（MCS）200具有如下级：RAM访问解码201、RAM访问202、指令预解码203和指令执行204。级“RAM访问解码”201包括RAM访问编码器220，级“RAM访问”202包括RAM存储器221，级“指令预编码”203包括指令预解码器222以及级“指令执行”204包括指令解码器223、算术逻辑单元（ALU）224以及路由单元接口225。

RAM访问解码器220包括用于从外部计算机单元方面的地址信息和/或数据的输入210，以及包括从级“指令执行”204来的其他输入及到级“RAM访问”202的输出。在级201与202之间布置有寄存器234和235。

寄存器234通过RAM数据输入连接214与RAM 221的输入相连接，寄存器235通过RAM地址连接215与RAM 221的另一输入相连接。RAM 221通过RAM数据输出连接216与布置在级202与203之间的寄存器236相连接。

寄存器236与指令预解码器222的输入相连接。此外，指令预解码器222还具有朝着（Richtung）外部计算单元的数据输出连接213和具有到被布置在级203和204之间的寄存器230的连接。

寄存器230与指令解码器223的输入相连接，以及与RAM访问解码器220的输入相连接。指令解码器223的输入与图1中的时基单元103的那些侧的连接212相连接。同样，指令解码器223与寄存器块232（或该寄存器块232的各个寄存器2320、2321、2322和2323）相连接。指令解码器223的两个输出与ALU 224的两个输入相连接。同样，指令解码器223通过连接240和241分别与RAM访问解码器220、路由器单元接口225和寄存器块233相连接。寄存器块233包括寄存器2330、2331、...、2337。ALU 224通过连接不仅与寄存器231而且与寄存器块233相连接。寄存器231被布置在级204与级201之间，并且又与RAM访问解码器220相连接。路由器单元接口225通过连接242和243与寄存器块233相连接。此外，路由器单元接口225还具有到图1中的路由器单元101的连接211。

针对在HW数据处理单元（HW-DV单元）（例如根据图1的定时器模块100）中借助路由单元（优选地根据图1的路由单元101）被操作的模块而言，必要时需要监控路由单元的时序（或在下文还更详细限定的循环持续时间）。在根据图1的定时器模块100中，对路由单元101的循环持续时间的监控特别重要，因为在路由单元101失效时所连接的模块不再被供给有数据。鉴于安全要求，这是特别重要的，因为对至要由优选地集成有定时器模块100的控制设备控制的执行装置（Aktuatorik）的输出信号的信号变化过程的监控必要时延迟地进行，或者因为模块可以甚至不变成活动的。这样，尤其是可要求恒定的循环持续时间，以便能够简单地确定最缓慢的路由持续时间（最坏情况）。为了检验循环时间，可采用HW-DV单元（或定时器100）的自身的可编程的逻辑模块，譬如可采用多通道定序器模块109（图1）或200（图2）。由此不需要通过外部CPU来持续检验，这减轻了外部CPU的负荷，并且也可以省去为此目的的外部看门狗。

对于不是安全关键的应用而言，恒定的ARU循环时间也可是重要的，因为数据的路由意味着流程的延迟。当循环时间不是恒定的时候，这意味着更早地或更晚地操作随后的过程一次。当在控制流程中要考虑延迟值时，执行中的抖动尤其是不期望的。在循环时间恒定的情况下，延迟必要时可以被考虑作为恒定的偏移（Offset）。

用于路由单元101的特别有利的路由方法在未公开的DE 10200900189中予以描述。在此，在优选的扩展方案中，基本原理是，路由单元顺序地或相继地以规定的顺序仲裁所有与该路由单元关联的数据源，并且将在数据源中存在的数据转交给相对应的数据宿。其中所描述的方法在下文依据两个实施例来更详细地被阐述，对于实现的其他细节参阅DE 10200900189。

在此，此处使用了具有如下意义的术语“数据源”、“数据宿”和“数据节点”：数据源是提供数据的数据节点，而数据宿是接收数据的数据节点。应指出的是，例如被安置在壳体或者芯片中的功能单元不仅可以用作数据源而且可以用作数据宿，并且这也可以多次起作用。该单元接着针对根据本发明的在数据源与数据宿之间的数据交换而要以被划分成相对应数目的数据宿和数据源的方式被观察。

根据本发明的电路装置一般包括n+m个数据节点（数据源的数目n>0，数据宿的数目m>0）。此外，在该实施例中，与该电路装置相关的是仲裁单元、例如模n（modulo-n）计数器作为用于进行仲裁的选择单元。通过解码器、例如n取1（1-aus-n）解码器在计数器的任何状态下都从数据源n中选择恰好一个数据源。以规定的顺序相继地仲裁/选择所有数据源，而与相应的源是否具有数据并且与此相联系地是否有写请求（或请求信号）无关，这由上面所阐述的有效性信息引起。分别选择的数据源将所提供的数据例如与关于通信线路的有效性信号一起传输给所有数据宿，并且附加地将地址通过通信线路传输到m取1解码器。由此选择的数据宿获得由地址形成的选择信号。在数据宿上存在的准备信号（读请求（read request））说明：数据宿是否已经用于接收新数据。根据一同传输的有效性信号的有效性信息和该宿对接收数据的准备来生成写信号。利用写信号将数据接收到存储器中并且同时使所选择的数据宿的读请求信号复位。同时，写信号是成功的传输的应答信号，并且从所选择的数据宿被回送给所选择的数据源，以便在那里影响有效性信息，具体而言以便将该数据标记为已读的并且由此使写请求复位。

在源的仲裁的特别的扩展方案中，可能通过管道级或其他延迟机构来延迟信号。数据也可以被传输给数据宿中的多个数据宿。除了以固定的顺序相继地查询所有源之外，必要时也可以通过配置仲裁来多次查询在路由单元的通路（Durchgang）中的确定的源。

类似地，根据DE 10200900189的第二实施例的路由方法也可以通过如下方式来执行：相继地仲裁和/或选择所有数据宿，如在下文示例性描述的那样。在此，接着采用模m计数器作为选择单元来进行仲裁。在具有可预给定的时钟的实施例中，计数器使该计数器的值递增直至m-1，并且接着又在0开始。通过m取1解码器，在计数器的任何状态的情况下都从数据宿中选择恰好一个数据宿。所选择的数据宿将地址和读请求信号（Read-Request-Signal）给予如下复用器：所述复用器将所选择的块的数据与地址和读请求信号一起通过通信连接而转交给所选择的数据宿。在n取1解码器中，根据地址从数据源中选择恰好一个数据源，并且该数据源提供具有数据准备信号（Daten-Bereit-Signal）的读请求。根据读请求和数据准备信号形成如下有效性信号：当不仅读请求而且数据准备信号都是活动的时候，该有效性信号接着正好表征有效的数据。所选择的数据源将所请求的数据输出给复用器，并且该复用器负责正好将所选择的数据源的数据与有效性信息（应答信号）一起通过通信连接而转交到所有数据宿。所选择的数据宿存储有效的数据。

对于这种顺序的路由方案，其中因此相继地以规定的顺序或也以可灵活规定的顺序来查询所有与该路由单元关联的数据源（或所有数据宿），可以利用在下文所描述的方法来监控路由单元的循环持续时间，即直至所有数据源（或所有数据宿）的持续时间被查询至少一次，更精确地直至仲裁回合（Arbitrierungsrunde）的持续时间（即规定的顺序（在上述例子中为计数器））又从头开始。更一般地，路由持续时间是从仲裁顺序中的确定的位置直至仲裁顺序的下一次又到达的该位置的持续时间。在此，循环持续时间可以是持续时间，但是也可以是持续角（Winkeldauer）或一般而言是相对于物理量（在所述的例子中为时间和角度）的循环持续时间。在该情况下，如下值被称作基值：所述值在确定的时刻说明基准的值并且由基本单元（在图1中例如为模块103）提供，例如为时间戳或角度戳记。

为了监控路由单元101的循环持续时间例如对该路由单元101提出了如下两个可替换的要求：

a）路由单元101的循环持续时间必须（在最大程度上）是恒定的（例如处在规定的间隔中），以便能够简单地确定最长被许可的路由持续时间（最坏情况）。

b）循环持续时间必须是精确恒定的，以便避免随后的过程的可变的延迟。

c）路由单元101的循环持续时间不允许超过预给定的值，以便能够对事件及时作出反应。

在此可以采用逻辑模块，例如多通道定序器109（图1）或200（图2）。多通道定序器109在此是通过其寄存器（例如通过外部CPU和/或计算单元）可编程的（带有如算术逻辑单元（ALU）224或（预）解码器220、222、223之类的逻辑子单元的）逻辑单元，该逻辑单元也可以进行计算操作和比较操作。多通道定序器109优选地在分配给路由单元101的数据节点的上面的图像中甚至是至少一个数据宿和至少一个数据源。

以下描述了一实施例，该实施例在顺序仲裁数据宿的情况下可用于在基准“时间”方面检验路由单元101的循环持续时间。在硬件数据处理单元中的基发送器模块由此是时基发送器。在多通道定序器模块109或200中为此设置具有如下流程的程序循环:

1. 通过作为针对规定的通道的数据宿（如果多通道定序器109或200是多个数据宿，则为规定的数据宿）的多通道定序器模块109或200从路由单元101的规定的地址（数据源）进行阻塞式读取，该路由单元101的规定的地址持续准备好数据用于读取。“阻塞式读取”在此被理解为：多通道定序器模块109或200提出读请求（在此对路由单元101的固定地址提出读请求，所述固定地址被配置为始终存在有效的数据）。固定地址在此例如可以是如输入模块116之类的数据源。该数据的值本身对于该方法不重要。读请求循环地被路由单元101考虑。通过按预给定的/可预给定的顺序来顺序地仲裁与多通道定序器109或200相关的宿，在每个回合中查询该读请求，并且由于在所选择的地址上始终有有效的数据可用，所以该读请求被满足。此后，在多通道定序器模块109或200的程序流程中继续进行。

2. 通过多通道定序器模块109或200从时基单元103获取第一时基值（第一时间戳），并且存储在多通道定序器模块109或200的第一寄存器中，例如存储在寄存器块233的第一寄存器中。该步骤通过在步骤1中的成功的读取来触发。

3. 通过多通道定序器模块109或200针对相同的通道（相同的多通道定序器宿）而在路由单元101的规定的地址（源）上再次进行阻塞式读取（类似于步骤1）。该读取只有当路由单元下次操作该通道、即恰好比在步骤1的情况下晚一个循环时间时才可进行。

4. 通过多通道定序器模块109或200从时基单元103获取第二时基值（第二时间戳），并且存储在多通道定序器模块109或200的第二寄存器中，例如存储在寄存器块233的第二寄存器中。该步骤通过在步骤3中的成功的读取来触发。

5. 例如通过ALU 224来根据在第一寄存器和第二寄存器中的值求差，并且存储在第三寄存器中，例如存储在寄存器块233的第三寄存器中。

6. 必要时将差值与比较值进行至少一次比较。例如检查第三寄存器中的时基值的差是大于零还是大于最小值，或者该差是否小于预给定的极限。

7. 必要时结论。例如，在不成功的比较的情况下可以用信号通知故障。用信号通知故障例如通过例如至其他模块（尤其是监控器单元107）的特定的故障信号进行，和/或通过至外部（即至定时器模块外部）的故障信号和/或通过致使（ausloesen）至外部计算单元的中断来进行。多通道定序器模块200的可能的故障信号线路和/或中断线路在图2中未示出，但是会例如从执行比较的ALU 224出发。故障信号和/或中断在下文可以触发故障处理例程或故障校正例程，或者例如引起与定时器模块相关的控制设备切换到安全模式中。各种可能的故障信号机制这样也适用于其余的实施例。

由于，只有当路由单元101已操作所有邻近的附加请求（或以规定的顺序已仲裁和/或选择其余的宿）时，在步骤1中的读取之后在步骤3中从相同地址进行读取才能够被操作，所以路由单元101的循环持续时间在步骤2和4中的时基值的调用过程之间消逝。在第三寄存器中的差由此是路由单元101的循环持续时间（在该情况下为循环时间）。

在步骤6中检查>0的情况下，除了纯检验循环持续时间之外例如还确定时基究竟是否是活动的。在不活动的时基的情况下，时间戳会一致，并且时间戳的差会为零。因此此处也可以简单地一同检验时基的活动性。该检查可以在对最小阈值进行检查时取消（或与该对最小阈值的检查同时发生）。在步骤6，优选地检查该回合是否已持续过长。自然，根据应用也可以检验：该回合是否已持续过短，或该回合是否处在所期望的间隔中和/或恰好对应于所期望的值。

如果比较之一失败，则可以报告故障，并且例如致使至外部处理器（外部计算单元）的中断。该故障信号同样可以被发送到监控单元或监控器单元107，可以被存储在那里，并且接着可以在那里由计算单元（有规律地或无规律地）进行检查。

可能的是，将循环持续时间的附加的（被许可的或容许的）公差加到差值或减去，或者在规定比较值时考虑所述公差。

在此通常对于对信号变化过程的可靠监控而言重要的是，共同使用的信号（例如模块102和103的时钟信息或时间信息）被监控，所述共同使用的信号例如是否还是活动的并且没有失效（例如时基停止），因为所述共同使用的信号的不活动性会歪曲所描述的信号检验的结果。针对该目的可以采用上面所描述的活动性比较（>0）。在另一优选的扩展方案中，此外还可能在步骤6中与比较的成功无关地（即尤其是即使在成功的比较的情况下也）致使至外部计算单元的中断和/或将信号发送给监控器单元107，用于进行存储。计算单元接收到该中断（当被使能时/当计算单元期望时，例如不在中断负荷过高的情况下）或者查询监控器单元107，并且由此了解到已进行比较。由此，计算单元可以隐含地确定路由单元101的功能作用和所使用的时钟的活动性。通过本发明的扩展方案，计算单元被一同包含到对路由单元101的循环持续时间的检验中。计算单元拥有通常通过附加的看门狗来监控的自己的时基，因此在定时器模块的时基有故障的情况下也保持有行动能力。

在本发明的另外的扩展方案中，也可以检验其他物理量（譬如角度值）的附加基准。如针对图1所描述的那样，通过模块103除了提供时间基值之外例如也提供角度基值。为此在多通道定序器中可以设置附加的寄存器，在这些附加的寄存器中保存这些值并且接着也（或仅）针对这些值进行求差。接着，尤其是也可以再度检查附加的差的最小值（例如>0），以便检验该基发送器的活动性。自然再度可以如上地进行各种比较（最小值、最大值、间隔、...参见上面）。如果要期望的信号变化过程不是单调上升或下降的（在该基准的情况下，时间适用单调上升的变化过程），则可以检查至少一个所期望的信号活动性（例如在回程的情况下的角度变化过程）。

在图3中示出了用于通过硬件数据处理单元的逻辑模块来检验硬件数据处理单元的路由单元的循环持续时间的示例性方法。

在第一步301，逻辑模块作为数据宿通过阻塞式读取来读取路由单元的规定的地址（数据源）。在此，所述规定的地址和/或路由单元事先被配置来使得在所述规定的地址上持续地准备好数据用于读取。

在第二步302，逻辑模块从基发送器模块获取与所述规定的地址的数据的读取时刻相关的基值，例如从时基单元获取时间戳，并且将所述基值存储在存储器中，优选地存储在逻辑模块的第一寄存器中。

接着跟随的步骤303和/或304在最大程度上对应于步骤301和/或302。再度通过阻塞式读取，在路由单元的所规定的地址上从逻辑模块读取持续提供的数据（步骤303），并且与其相关的基值（例如时基模块的时间戳）被存储在另一存储器中，优选地被存储在逻辑模块的第二寄存器中。

在步骤305，在该实施例中求这两个所存储的基值的差，并且该差值再度被存储在存储器中，优选地存储在逻辑模块的第三寄存器中。

在接下来的步骤中进行所存储的时基值与之前所规定的比较值的比较。在此，例如可以例如也在将被许可的值公差包括在内的情况下进行与最大值和或最小值的比较。尤其是，也可以通过访问逻辑模块的寄存器（在该逻辑模块中存储有比较值），由逻辑模块和/或外部CPU（计算单元）根据应用情况或根据确定参数的值来对比较值进行改变和/或配置。

步骤306在此对应于检查在第三寄存器中的时基值的差是大于零还是大于最小值，并且步骤307对应于检查该差是否小于预给定的极限。

在步骤308，现在记录，所有比较曾经是否成功或至少一个比较曾经是否不成功。在一个或多个失败的比较的情况下，在步骤309中根据该失败的比较/所述失败的比较得出结论：譬如故障报告、计算单元中断（CPU中断（CPU-Interrupt））或者给其他模块（例如监控器模块107）的通知。这些结论例如也可以与哪些比较曾失败以及该比较如何失败有关。该方法从步骤310进一步跳转至步骤311。如果所有比较都成功地进行，则该方法跳转至步骤310。从该步骤310可以简单地进一步跳转到步骤311上，但是也可以将关于成功的比较或者也简单地关于曾执行完全一个/多个比较的事实的通知进行发送，例如发送给其他模块、如监控器模块107，或者也可以通过中断将所述通知例如发送给外部CPU。在该情况下，该方法也进一步跳转到步骤311上。

该步骤311对应于方法的结束。必要时再度跳转到该方法的开头，即步骤301。

可替换的实施方案也可以针对如下路由原理而被采用：根据该路由原理相继地仲裁所有数据源。在针对图3所描述的方法中或相对应地在另外的实施例中，为此必须通过阻塞式写入到地址（数据宿）上进行阻塞式读取，该地址被配置为使得该地址始终准备接收数据。多通道定序器在此作为数据源（当物理单元“多通道定序器109或200”在逻辑上对应于多个与路由单元101关联的数据源时，始终利用相同的通道、即相同的数据源）而将写请求报告给路由单元101。类似于上述方法，在此接着通过由多通道定序器109将该数据成功地写到路由单元101的确定的数据宿上来触发通过基发送器模块（例如模块103）接收所分配的基值。通过相对应的第二写过程可以获得第二基值，并且自那以后如在用于顺序仲裁源的实施例中那样可以进一步完成，即例如求基值的差，该差与比较值进行比较并且必要时导入措施。

通常，因此通过由逻辑单元对分配给路由单元的数据节点的确定的地址和/或确定的数据节点进行阻塞式访问而对路由单元的循环持续时间进行检验和/或监控。逻辑单元（即物理单元）在此（在逻辑上）甚至是至少一个数据宿和至少一个数据源。该逻辑单元与同路由单元关联的数据节点的组相关，所述数据节点的组相继地根据所规定的和/或可规定的顺序对路由单元进行仲裁。路由单元的循环持续时间由此通过完整地经历过仲裁顺序而被确定。数据节点的这种组例如仅可以包括数据宿，仅包括数据源或者混合。如果所确定的数据节点是数据宿、逻辑单元是数据源并且数据源相继地以规定的顺序被仲裁，则对确定的地址的访问在此例如作为写访问来进行。如果确定的数据节点是数据源、逻辑单元是数据宿并且数据宿相继地以所规定的顺序被仲裁，则对确定的地址的访问例如作为读访问来进行。

Claims (15)

1.一种硬件数据处理单元（100），其具有至少一个提供物理量的基值的基发送器模块（103）、具有至少一个逻辑单元（109，200）和具有至少一个路由单元（101），其中路由单元（101）以规定的顺序相继地仲裁与所述路由单元（101）关联的数据节点的组，其中逻辑单元（109，200）与所述数据节点的组相关并且其中通过完整地经历过所规定的仲裁顺序来确定循环持续时间，其特征在于，用于检验所述路由单元（101）的循环持续时间的硬件数据处理单元（100）具有如下装置：

- 通过逻辑单元（109，200）执行确定的数据节点的第一阻塞式访问的装置，其中确定的数据节点持续地准备访问，

- 通过逻辑单元（109，200）经由第一访问触发地由基发送器模块（103）接收和存储物理量的第一基值的装置，

- 通过逻辑单元（109，200）执行确定的数据节点的第二阻塞式访问的装置，

- 通过逻辑单元（109，200）经由第二访问触发地由基发送器模块（103）接收和存储物理量的第二基值的装置，

- 通过逻辑单元（109）在第一基值与第二基值之间求差的装置。

2.根据权利要求1所述的硬件数据处理单元（100），其特征在于，关联的数据节点的组是数据宿，而第一阻塞式访问和第二阻塞式访问是读访问。

3.根据权利要求1所述的硬件数据处理单元（100），其特征在于，关联的数据节点的组是数据源，而第一阻塞式访问和第二阻塞式访问是写访问。

4.根据上述权利要求之一所述的硬件数据处理单元（100），其特征在于，具有将时间戳作为物理量时间的基值来提供的装置。

5.根据上述权利要求之一所述的硬件数据处理单元（100），其特征在于，具有将角度戳记作为物理量角度的基值来提供的装置。

6.根据上述权利要求之一所述的硬件数据处理单元（100），其特征在于，具有将基值的差与至少一个比较值进行比较的装置。

7.根据权利要求6所述的硬件数据处理单元（100），其特征在于，具有在失败的比较时生成故障信号和/或促使计算单元中断的装置。

8.根据权利要求6和7之一所述的硬件数据处理单元（100），其特征在于，具有在执行比较时生成活动性信号的装置。

9.一种用于关于物理量的基准检验硬件数据处理单元（100）的路由单元（101）的循环持续时间的方法，其中所述路由单元（101）以规定的顺序相继地仲裁与所述路由单元（101）关联的数据源，其中硬件数据处理单元（100）的逻辑单元（109）与相继被仲裁的数据源相关，以及其中循环持续时间通过完整地经历过所规定的仲裁顺序而被确定，其中硬件数据处理单元（100）具有至少一个提供物理量的基值的基发送器模块（103），其特征在于，

- 逻辑单元（109）对所述路由单元（101）的确定的数据宿执行第一阻塞式写入，其中所述路由单元（101）的确定的数据宿能够持续地读取数据，

- 逻辑单元（109）通过数据的第一写入触发地由基发送器模块（103）接收和存储物理量的第一基值，

- 逻辑单元（109）对路由单元（101）的确定的数据宿执行第二阻塞式写入，

- 逻辑单元（109）经由第二写入触发地由基发送器模块（103）接收和存储物理量的第二基值，以及

- 逻辑单元（109）在第一基值与第二基值之间求差。

10.一种用于关于物理量的基准检验硬件数据处理单元的路由单元（101）的循环持续时间的方法，其中所述路由单元（101）以规定的顺序相继地仲裁与所述路由单元（101）关联的数据宿，其中硬件数据处理单元（100）的逻辑单元（109）与相继地被仲裁的数据宿相关，以及其中循环持续时间通过完整地经历过所规定的仲裁顺序而被确定，其中硬件数据处理单元具有至少一个提供物理量的基值的基发送器模块（103），其特征在于，

- 逻辑单元（109）执行所述路由单元（101）的确定的数据源的第一阻塞式读取，其中所述路由单元（101）的确定的数据源持续地有数据可用，

- 逻辑单元（109）通过数据的第一读取来触发地由基发送器模块（103）接收和存储物理量的第一基值，

- 逻辑单元（109）执行路由单元（101）的确定的数据源的第二阻塞式读取，

- 逻辑单元（109）通过第二读取来触发地由基发送器模块（103）接收和存储物理量的第二基值，以及

- 逻辑单元（109）在第一基值与第二基值之间求差。

11.根据权利要求9或10所述的方法，其特征在于，物理量是时间，而基值被实现为时间戳。

12.根据权利要求9或10所述的方法，其特征在于，物理量是角度，而基值被实现为角度戳记。

13.根据权利要求9至12之一所述的方法，其特征在于，进行差与比较值的至少一次比较。

14.根据权利要求13所述的方法，其特征在于，在失败的比较的情况下生成故障信号和/或促使计算单元中断。

15.根据权利要求13和14之一所述的方法，其特征在于，在执行比较时生成活动性信号。

Images