KR101764344B1 - method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby - Google Patents

method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby Download PDF

Info

Publication number
KR101764344B1
KR101764344B1 KR1020130055632A KR20130055632A KR101764344B1 KR 101764344 B1 KR101764344 B1 KR 101764344B1 KR 1020130055632 A KR1020130055632 A KR 1020130055632A KR 20130055632 A KR20130055632 A KR 20130055632A KR 101764344 B1 KR101764344 B1 KR 101764344B1
Authority
KR
South Korea
Prior art keywords
substrate
optical device
insulating layer
driving circuit
vertical insulating
Prior art date
Application number
KR1020130055632A
Other languages
Korean (ko)
Other versions
KR20130069688A (en
Inventor
안범모
남기명
박승호
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020130055632A priority Critical patent/KR101764344B1/en
Publication of KR20130069688A publication Critical patent/KR20130069688A/en
Application granted granted Critical
Publication of KR101764344B1 publication Critical patent/KR101764344B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00Arrangement of electric circuit elements in or on lighting devices
    • F21V23/02Arrangement of electric circuit elements in or on lighting devices the elements being transformers, impedances or power supply units, e.g. a transformer with a rectifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 수직 절연층을 갖는 단일의 광 디바이스용 기판에 복수의 광소자와 그 구동회로 및 전원회로를 모두 실장하여 전체적인 사이즈를 작게 할 수 있을 뿐만 아니라 취급 및 관리를 용이하게 할 수 있도록 한 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판에 관한 것이다.
본 발명의 일 특징에 따른 구동회로 및 전원회로 일체형 광 디바이스는 기판을 횡방향의 상하로 관통하는 복수의 횡방향 수직 절연층이 형성된 광 디바이스용 기판을 포함하되, 상기 광 디바이스용 기판은 복수의 횡방향 수직 절연층 중 적어도 2 이상의 상기 횡방향 수직 절연층을 포함하여 이루어져서 복수의 광소자가 탑재되는 광소자 기판부 및 상기 복수의 횡방향 수직 절연층 중 나머지 1 이상의 횡방향 수직 절연층을 포함하여 이루어져서 구동회로 소자가 탑재되는 구동회로 기판부를 포함한다.
전술한 구성에서, 상기 광소자 기판부에는 기판을 종방향의 상하로 관통하는 1 이상의 종방향 수직 절연층이 형성된 것을 특징으로 한다.
상기 광소자 기판부에는 상기 수직 절연층을 내포하는 1 이상의 광소자용 캐비티가 상면에서 소정 깊이까지 형성된 것을 특징으로 한다.
상기 구동회로 기판부에는 상기 수직 절연층을 내포하는 1 이상의 구동회로용 캐비티가 상면에서 소정 깊이까지 형성된 것을 특징으로 한다.
상기 구동회로 기판부의 하면에 부착되는 전원회로 기판을 더 구비한 것을 특징으로 한다.
상기 광소자 기판부의 하면에 부착되는 히트싱크를 더 구비한 것을 특징으로 한다.는 것을 특징으로 한다.
The present invention relates to a driver circuit for mounting a plurality of optical elements, a driver circuit, and a power supply circuit on a substrate for a single optical device having a vertical insulating layer so as to reduce the overall size, And an optical device substrate manufacturing method and substrate used therefor.
According to an aspect of the present invention, there is provided an optical device integrated with a drive circuit and a power supply circuit, comprising: a substrate for an optical device having a plurality of transverse vertical insulating layers penetrating the substrate vertically in the vertical direction, A lateral vertical insulating layer, and a lateral vertical insulating layer, wherein the lateral vertical insulating layer includes at least two of the lateral vertical insulating layers and includes a plurality of optical devices; And a driving circuit substrate portion on which the driving circuit element is mounted.
In the above-described configuration, the optical element substrate portion is characterized by having at least one vertical vertical insulating layer penetrating the substrate vertically up and down.
And one or more cavities for the optical device including the vertical insulating layer are formed in the optical device substrate portion to a predetermined depth from the upper surface.
And the at least one drive circuit cavity including the vertical insulating layer is formed in the drive circuit board portion to a predetermined depth from the upper surface.
And a power supply circuit board attached to a lower surface of the drive circuit board portion.
And a heat sink attached to a lower surface of the optical element substrate portion.

Description

구동회로 및 전원회로 일체형 광 디바이스 기판{method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an optical device substrate integrated with a driving circuit and a power supply circuit,

본 발명은 구동회로 및 전원회로 일체형 광 디바이스 기판에 관한 것으로, 특히 수직 절연층을 갖는 단일의 광 디바이스용 기판에 복수의 광소자와 그 구동회로 및 전원회로를 모두 실장할 수 있도록 한 구동회로 및 전원회로 일체형 광 디바이스 기판에 관한 것이다.More particularly, the present invention relates to a driving circuit for mounting a plurality of optical elements, a driving circuit thereof, and a power supply circuit on a substrate for a single optical device having a vertical insulating layer, To an optical device substrate integrated with a power circuit.

일반적으로, 반도체 발광다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야되지만 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.In general, a light emitting diode (LED), which is a semiconductor light emitting diode, is attracting attention in various fields as an environmentally friendly light source that does not cause pollution. In recent years, as the use range of LEDs has expanded to various fields such as indoor and outdoor lighting, automotive headlights, and back-light units (BLU) of display devices, high efficiency and excellent heat emission characteristics of LEDs have become necessary. In order to obtain a high efficiency LED, the material or structure of the LED must be improved primarily, but the structure of the LED package and the materials used therefor also need to be improved.

이와 같은 고효율의 LED에서는 고열이 발생되기 때문에 이를 효과적으로 방출하지 못하면 LED의 온도가 높아져서 그 특성이 열화되고, 이에 따라 수명이 줄어들게 된다. 따라서, 고효율의 LED 패키지에 있어서 LED로부터 발생되는 열을 효과적으로 방출시키고자 하는 노력이 진행되고 있다.Such high-efficiency LEDs generate high temperatures, and if they are not effectively emitted, the temperature of the LEDs becomes high, which deteriorates the characteristics thereof, thereby decreasing the service life. Therefore, efforts are being made to effectively dissipate the heat generated from the LED in a highly efficient LED package.

이하 LED를 포함하여 광을 방출하는 각종 소자를 총칭하여 '광소자"라 하고 이를 하나 이상 포함하여 이루어진 각종 제품을 '광 디바이스'라 한다.Hereinafter, various devices including light emitting diodes (LEDs) are collectively referred to as 'optical devices', and various products including one or more thereof are referred to as 'optical devices'.

도 1a 내지 도 1d는 종래 광 디바이스 제조 방법을 설명하기 위한 각 공정별 사시도이다. 먼저 도 1a에 도시한 바와 같이, 종래 광소자가 탑재되는 기판(10)을 형성하기 위해, 예를 들어 소정 두께로 이루어진 동 등의 도전성 판재(11)와 예를 들어 유리 에폭시 등의 절연성 판재(12)를 면 방향에서 교대로 접합하여 블록체(13, 도 1b 참조)를 형성한다. 여기에서, 도전성 판재(11)와 절연성 판재(12)와의 접합은 접착제에 의하거나 열압착 등에 의할 수도 있다.1A to 1D are perspective views of respective steps for explaining a conventional optical device manufacturing method. First, as shown in FIG. 1A, in order to form a substrate 10 on which a conventional optical device is mounted, a conductive plate 11 made of, for example, copper having a predetermined thickness and an insulating plate 12 Are alternately joined in the planar direction to form the block body 13 (see Fig. 1B). Here, the bonding of the conductive plate member 11 and the insulating plate member 12 may be performed by an adhesive, or by thermocompression bonding.

계속해서 도 1b에 도시한 바와 같이, 도 1a에 의해 제조된 블록체(13)를 적절한 폭만큼 도전성 판재(11)의 면과 직교하는 방향, 즉 상하로 절단하면 도 1c에 도시한 바와 같이 띠 모양의 도전부(10a)와 절연부(10b)가 교대로 배치되어 이루어진 기판(10)이 얻어진다.Subsequently, as shown in Fig. 1B, when the block body 13 manufactured by Fig. 1A is cut in the direction orthogonal to the surface of the conductive plate member 11 by an appropriate width, that is, Shaped conductive portion 10a and the insulating portion 10b are alternately arranged.

다음으로, 도 1d에 도시한 바와 같이 소자 기판(10)의 각 도전부(10a-①, 10a-②, 10a-③)에 LED칩(2)을 적당한 간격을 갖는 행렬 형태로 배치하여 실장하고 도전부(10a-①, 10a-②, 10a-③)의 각 열의 LED칩(2)에서 와이어(3)를 인출하여 다음 열의 도전부에 연결하고, 이렇게 해서 얻어진 LED 어레이에 다시 투명한 몰딩 수지로 몰딩함으로써 판상체의 형태의 LED 어레이가 제조된다.Next, as shown in Fig. 1D, the LED chips 2 are arranged in a matrix form at appropriate intervals on the conductive parts 10a-1, 10a-2, 10a-3 of the element substrate 10 and mounted The wires 3 are drawn out from the LED chips 2 in the respective columns of the conductive parts 10a-1, 10a-2, 10a-3 and connected to the conductive parts in the next row. An LED array in the form of a plate-like body is produced by molding.

한편, 이렇게 제조된 판상체 형태의 LED 어레이에서 각 열은 전기적으로 병렬연결되어 있고, 각 행은 직렬연결되어 있는데, 이를 그대로 제품화하거나 적절한 열 단위 또는 행 단위로 분리하거나 또는 낱개 단위로 분리하여 제품화한다. 더욱이 판상체 형태의 LED 어레이를 그대로 사용하는 경우에는 이를 금속 PCB에 탑재하거나 하부에 별도의 히트싱크를 부착하게 된다.On the other hand, in the thus manufactured plate array type LED array, each column is electrically connected in parallel, and each row is connected in series. It can be manufactured as it is, separated into appropriate column units or row units, do. Furthermore, if the plate array type LED array is used as it is, it is mounted on a metal PCB or a separate heat sink is attached to the bottom.

도 2는 종래 복수의 광소자로 이루어진 광 디바이스의 구성을 개략적으로 보인 사시도이다. 도 2에 도시한 바와 같이, 예를 들어 도 1의 방법에 의해 제조된 판상체 형태의 LED 어레이(20)를 구동하기 위해서는 저항 및 컨덴서와 같은 수동소자(30) 및 LED 어레이(20)에 정전류를 공급하는 등의 기능을 수행하는 구동 IC(40)를 포함하는 구동회로 및 SMPS 등과 같은 전원회로(60)가 요구되는데, 종래에는 구동회로와 전원회로 또는 적어도 전원회로(60)가 판상체 형태의 LED 어레이 기판(10)과는 별개의 몸체로 구비된 후에 전원 케이블(50)을 통해 LED 어레이 기판(10)과 연결됨으로써 광 디바이스의 전체적인 사이즈가 커질 뿐만 아니라 취급 및 관리가 용이하지 못한 문제점이 있었다.2 is a perspective view schematically showing the configuration of a conventional optical device composed of a plurality of optical elements. 2, for driving the LED array 20 in the form of a plate, for example, manufactured by the method of FIG. 1, passive elements 30 such as resistors and capacitors and constant currents And a power supply circuit 60 such as a SMPS or the like including a driving IC 40 that performs a function of supplying a power supply voltage to the power supply circuit 60. Conventionally, And the LED array substrate 10 is connected to the LED array substrate 10 through the power cable 50, thereby increasing the overall size of the optical device, there was.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 수직 절연층을 갖는 단일의 광 디바이스용 기판에 복수의 광소자와 그 구동회로 및 전원회로를 모두 실장하여 전체적인 사이즈를 작게 할 수 있을 뿐만 아니라 취급 및 관리를 용이하게 할 수 있도록 한 구동회로 및 전원회로 일체형 광 디바이스 기판을 제공함을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the problems described above, and it is an object of the present invention to provide an optical device substrate having a vertical insulating layer by mounting a plurality of optical elements, a driving circuit thereof, And an optical device substrate integrated with a power circuit for facilitating handling and management.

본 발명의 일 특징에 따른 구동회로 및 전원회로 일체형 광 디바이스는 기판을 횡방향의 상하로 관통하는 복수의 횡방향 수직 절연층이 형성된 광 디바이스용 기판을 포함하되, 상기 광 디바이스용 기판은 복수의 횡방향 수직 절연층 중 적어도 2 이상의 상기 횡방향 수직 절연층을 포함하여 이루어져서 복수의 광소자가 탑재되는 광소자 기판부 및 상기 복수의 횡방향 수직 절연층 중 나머지 1 이상의 횡방향 수직 절연층을 포함하여 이루어져서 구동회로 소자가 탑재되는 구동회로 기판부를 포함한다.According to an aspect of the present invention, there is provided an optical device integrated with a drive circuit and a power supply circuit, comprising: a substrate for an optical device having a plurality of transverse vertical insulating layers penetrating the substrate vertically in the vertical direction, A lateral vertical insulating layer, and a lateral vertical insulating layer, wherein the lateral vertical insulating layer includes at least two of the lateral vertical insulating layers and includes a plurality of optical devices; And a driving circuit substrate portion on which the driving circuit element is mounted.

전술한 구성에서, 상기 광소자 기판부에는 기판을 종방향의 상하로 관통하는 1 이상의 종방향 수직 절연층이 형성된 것을 특징으로 한다.In the above-described configuration, the optical element substrate portion is characterized by having at least one vertical vertical insulating layer penetrating the substrate vertically up and down.

상기 광소자 기판부에는 상기 수직 절연층을 내포하는 1 이상의 광소자용 캐비티가 상면에서 소정 깊이까지 형성된 것을 특징으로 한다.And one or more cavities for the optical device including the vertical insulating layer are formed in the optical device substrate portion to a predetermined depth from the upper surface.

상기 구동회로 기판부에는 상기 수직 절연층을 내포하는 1 이상의 구동회로용 캐비티가 상면에서 소정 깊이까지 형성된 것을 특징으로 한다.And the at least one drive circuit cavity including the vertical insulating layer is formed in the drive circuit board portion to a predetermined depth from the upper surface.

상기 구동회로 기판부의 하면에 부착되는 전원회로 기판을 더 구비한 것을 특징으로 한다.And a power supply circuit board attached to a lower surface of the drive circuit board portion.

상기 광소자 기판부의 하면에 부착되는 히트싱크를 더 구비한 것을 특징으로 한다.And a heat sink attached to a lower surface of the optical element substrate portion.

본 발명의 다른 특징에 따르면, 구동회로가 탑재되는 구동회로 기판부로 기능할 복수의 구동회로 기판용 금속 판재를 적층하되, 각 금속 판재 사이에 절연층을 개재하여 적층하는 (a) 단계; 세로 길이가 상기 구동회로 기판부의 세로 길이와 동일하고 광소자가 탑재되는 광소자 기판부로 기능할 복수의 광소자 기판용 금속 판재를 절연층을 개재시켜 적층하여 이루어진 광소자 기판 블록 2개의 측면을 절연층을 개재시킨 채로 가로 방향으로 면접하여 상기 구동회로 기판부의 최상단 금속 판재 위에 절연층을 개재시켜 적층하는 (b) 단계; 상기 광소자 기판부의 최상단의 금속 판재 위에 상기 광소자 기판의 연결 기판으로 기능하되 상기 구동회로 기판용 금속 판재와 그 가로 및 세로 길이가 동일한 연결용 금속 판재를 절연층을 개재하여 적층하는 (c) 단계 및 상기 (c) 단계를 거친 중간 제조물을 가로 방향으로 소정 폭만큼 상하로 절단하는 (d) 단계를 포함하여 이루어진 구동회로 및 전원회로 일체형 광 디바이스용 기판 제조 방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a driver circuit board, the method comprising: (a) stacking a plurality of metal plate members for a drive circuit board to function as a drive circuit board unit on which a drive circuit is mounted; The two side surfaces of the optical element substrate block, which are formed by laminating a plurality of metal plate members for an optical element substrate to serve as an optical element substrate portion on which the longitudinal length is equal to the longitudinal length of the drive circuit board portion and on which the optical devices are mounted, (B) stacking the uppermost metal plate of the driving circuit board portion with an insulating layer interposed therebetween in a lateral direction while interposing the insulating layer interposed therebetween; (C) stacking a metal plate for connection, which has the same length and the same length as the metal plate for the drive circuit board, on the uppermost metal plate of the optical element substrate through the insulating layer, (D) cutting the intermediate product after the step (c) by a predetermined width in the horizontal direction and the step (d).

본 발명의 또 다른 특징에 따르면, 구동회로가 탑재되는 구동회로 기판부로 기능할 복수의 구동회로 기판용 금속 판재를 적층하되, 각 금속 판재 사이에 절연층을 개재하여 적층하는 (h) 단계; 세로 길이가 상기 구동회로 기판부의 세로 길이와 동일하고 광소자가 탑재되는 광소자 기판부로 기능할 광소자 기판용 금속 판재 2개의 측면을 절연층을 개재시킨 채로 가로 방향으로 면접하여 상기 구동회로 기판부의 최상단 금속 판재 위에 절연층을 개재시킨 채로 복수 층만큼 적층하는 (i) 단계; 상기 광소자 기판부의 최상단의 금속 판재 위에 상기 광소자 기판의 연결 기판으로 기능하되 상기 구동회로 기판용 금속 판재와 그 가로 및 세로 길이가 동일한 연결용 금속 판재를 절연층을 개재하여 적층하는 (j) 단계 및 상기 (j) 단계를 거친 중간 제조물을 가로 방향으로 소정 폭만큼 상하로 절단하는 (k) 단계를 포함하여 이루어진 구동회로 및 전원회로 일체형 광 디바이스용 기판 제조 방법이 제공된다.According to still another aspect of the present invention, there is provided a method of manufacturing a driver circuit board, comprising: (h) stacking a plurality of metal plate members for a driver circuit board to serve as a drive circuit board unit on which a drive circuit is mounted; Two side surfaces of the metal plate for an optical element substrate to function as an optical element substrate portion having a vertical length equal to the longitudinal length of the drive circuit board portion and to be mounted with an optical element are interposed in the transverse direction with an insulating layer interposed therebetween, (I) depositing a plurality of layers on a metal plate with an insulating layer interposed therebetween; (J) stacking a metal plate for connection, which has the same length and the same length as the metal plate for the drive circuit board, on the uppermost metal plate of the optical element substrate through the insulating layer, And cutting (k) the intermediate product through the step (j) by a predetermined width in the horizontal direction. The present invention also provides a method of manufacturing a substrate for an optical device with an integrated power circuit.

본 발명의 구동회로 및 전원회로 일체형 광 디바이스 기판에 따르면, 광 디바이스의 전체적인 사이즈를 작게 할 수 있을 뿐만 아니라 광 디바이스의 취급 및 관리가 용이해질 수 있다.According to the optical device substrate integrated with the drive circuit and the power supply circuit of the present invention, not only the overall size of the optical device can be reduced, but also the handling and management of the optical device can be facilitated.

도 1a 내지 도 1d는 종래 광 디바이스 제조 방법을 설명하기 위한 각 공정별 사시도.
도 2는 종래 복수의 광소자로 이루어진 광 디바이스의 구성을 개략적으로 보인 사시도.
도 3은 본 발명의 일 실시예에 따른 광 디바이스의 회로 구성도.
도 4는 본 발명의 광 디바이스용 기판 제조 방법을 설명하기 위한 흐름도.
도 5a는 본 발명의 일 실시예에 따른 광 디바이스용 기판의 평면도.
도 5b는 도 4에서 캐비티 형성 공정이 완료된 상태의 평면도 및 그 I-I선을 절취하여 본 단면도.
도 5c는 도 4에서 도금 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도.
도 5d는 도 4에서 광소자 및 구동회로 소자의 탑재 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도.
도 5e는 도 4에서 봉지재 봉입 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도.
도 5f는 전원회로 기판의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도.
도 5g는 히트싱크의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도.
도 6은 도 3의 회로 구성을 갖는 구동회로 및 전원회로 일체형 광 디바이스의 실제 제작 공정을 보인 사진.
도 7은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 다른 방법을 설명하기 위한 사시도.
도 8은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 또 다른 방법을 설명하기 위한 사시도.
도 9는 본 발명의 다른 실시예에 따른 광 디바이스의 평면도.
FIGS. 1A to 1D are perspective views illustrating respective steps of a conventional optical device manufacturing method.
2 is a perspective view schematically showing a configuration of an optical device made up of a plurality of conventional optical elements.
3 is a circuit configuration diagram of an optical device according to an embodiment of the present invention;
4 is a flow chart for explaining a method for manufacturing a substrate for an optical device of the present invention.
5A is a plan view of a substrate for an optical device according to an embodiment of the present invention.
FIG. 5B is a plan view of the state in which the cavity forming process is completed in FIG. 4, and FIG.
FIG. 5C is a plan view of the substrate for an optical device in a state where the plating process is completed in FIG. 4, and FIG.
FIG. 5D is a plan view of a substrate for an optical device in a state where the mounting process of the optical device and the driving circuit device is completed in FIG. 4, and FIG.
Fig. 5E is a plan view of the optical device substrate in a state in which the encapsulating material encapsulating process is completed in Fig. 4, and Fig.
Fig. 5F is a plan view of the substrate for an optical device in a state where the attachment of the power supply circuit board is completed, and Fig.
FIG. 5G is a plan view of the substrate for an optical device in a state where the attachment of the heat sink is completed, and FIG.
FIG. 6 is a photograph showing an actual manufacturing process of a driving circuit and a power circuit integrated optical device having the circuit configuration of FIG. 3; FIG.
7 is a perspective view for explaining another method for manufacturing the circuit board for an optical device shown in Fig. 3 in the present invention. Fig.
8 is a perspective view for explaining another method for manufacturing the circuit board for an optical device shown in Fig. 3 in the present invention. Fig.
9 is a plan view of an optical device according to another embodiment of the present invention.

이하에는 첨부한 도면을 참조하여 본 발명의 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판의 바람직한 실시예에 대해 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.

도 3은 본 발명의 일 실시예에 따른 광 디바이스의 회로 구성도이다. 도 3에 도시한 바와 같이 본 발명의 일 실시예에 따른 광 디바이스는 총 10개의 광소자(D1 - D10), 예를 들어 각각 1W의 소비전력을 갖는 총 10개의 LED가 직렬로 연결되어 이루어진다. 전술한 총 10개의 광소자(D1 - D10)로 이루어진 광소자 직렬 연결쌍의 애노드 전극에는 소정 크기의 직류전원(VDDH)이 연결되고, 그 캐소드 전극에는 광소자 직렬 연결쌍을 정전류 구동하는 구동 IC(U1)의 출력 단자(OUT)가 연결된다.3 is a circuit block diagram of an optical device according to an embodiment of the present invention. As shown in FIG. 3, an optical device according to an exemplary embodiment of the present invention includes a total of 10 optical devices (D1 to D10), for example, a total of 10 LEDs each having a power consumption of 1 W connected in series. A DC power source VDDH of a predetermined size is connected to the anode electrode of the optical device serial connection pair made up of the above-mentioned ten optical devices D1 to D10, and a driving IC And the output terminal OUT of the transistor U1 is connected.

한편, 구동 IC(U1)의 외부 저항 단자(Rext)에는 외부 저항(R)이 연결되고, 그 접지 단자(GND)는 접지되며, 그 전원 단자(VDD)에는 콘덴서(C)를 개재하여 전원(VDD)이 인가된다. 구동 IC(U1)에는 또한 외부의 조도 제어 명령을 입력받는 OEB 단자가 추가로 구비될 수 있다. 도 3에 도시한 광 디바이스의 회로 구성은 하나의 예일 뿐 구동 IC의 종류나 광소자의 개수 또는 연결 관계에 따라서 얼마든지 변형이 가능할 것이다.On the other hand, an external resistor R is connected to the external resistor terminal R ext of the driving IC U1, and a ground terminal GND thereof is grounded. A capacitor C is connected to the power supply terminal VDD, (VDD) is applied. The driving IC U1 may further include an OEB terminal receiving an external illumination control command. The circuit configuration of the optical device shown in FIG. 3 is only an example, and it can be modified in any amount depending on the type of the driving IC, the number of optical devices, or the connection relation.

도 4는 본 발명의 광 디바이스용 기판 제조 방법을 설명하기 위한 흐름도이다. 도 4에 도시한 바와 같이, 본 발명의 광 디바이스용 기판 제조 방법에 따르면, 먼저 단계 S10에서는 복수의 광소자를 적어도 직렬 연결하고, 나아가 구동회로를 실장하기 위해 적어도 2개 이상의 수직 절연층을 갖는 기판을 준비하는데, 이러한 기판은, 예를 들어 도 1a 내지 도 1d에 도시한 제조 공정에 의해 제조될 수 있다. 한편, 이러한 광 디바이스용 기판은 열전도도 및 전기전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 금속 판재로 이루어질 수 있는데, 특히 광 디바이스용 기판을 알루미늄 재질의 금속 판재로 구현하는 경우에는 사전에 그 전체 면을 아노다이징 처리한 후에 도 1a 내지 도 1d에 도시한 기판 제조 공정을 수행하는 것이 바람직하다.4 is a flowchart for explaining a method of manufacturing a substrate for an optical device according to the present invention. 4, in step S10, a plurality of optical elements are connected at least in series, and further, a substrate having at least two vertical insulating layers is mounted on a substrate Such a substrate can be manufactured by the manufacturing process shown in, for example, Figs. 1A to 1D. On the other hand, the substrate for optical devices may be made of aluminum, copper, or one or more metal plates having good thermal conductivity and electrical conductivity. Particularly, when the substrate for optical devices is implemented by a metal plate made of aluminum, It is preferable to perform the substrate manufacturing process shown in Figs. 1A to 1D after the entire surface is anodized.

도 5a는 본 발명의 일 실시예에 따른 광 디바이스용 기판의 평면도로서, 도 3의 광 디바이스 회로에 대응되는 광 디바이스 기판, 예를 들어 좌측 열과 우측 열에 각각 5개씩의 광소자가 배치되되 상호 직렬 연결되어 있는 광 디바이스용 기판을 예시하고 있다. 이에 따라 광 디바이스용 기판(100)에는 상하로 배치되는 광소자의 전극을 전기적으로 절연시키기 위한 총 5개의 수직 절연층과 구동회로, 예를 들어 저항(R)이나 콘덴서(C)와 같은 수동소자 및 구동 IC(U1)의 단자들을 전기적으로 절연시키기 위한 총 4개의 수직 절연층(이하 이들 총 9개의 수직 절연층을 '횡방향 수직 절연층'(110)이라 한다)이 형성되어 있다. 이하에서는 광소자가 배치되는 기판 영역을 '광소자 기판부'(A)라 하고, 구동회로가 배치되는 기판 영역을 '구동회로 기판부'(B)라 한다.5A is a plan view of a substrate for an optical device according to an embodiment of the present invention. In FIG. 5A, five optical devices are arranged on the optical device substrate corresponding to the optical device circuit of FIG. 3, for example, the left column and the right column, A substrate for an optical device is illustrated. Accordingly, a total of five vertical insulating layers and driving circuits, for example, passive elements such as a resistor R and a capacitor C, for electrically insulating the electrodes of the upper and lower optical devices, A total of four vertical insulating layers (hereinafter, a total of nine vertical insulating layers are referred to as a 'transverse vertical insulating layer' 110) for electrically insulating the terminals of the driving IC U1 are formed. Hereinafter, a substrate region in which an optical device is arranged is referred to as an 'optical device substrate portion A', and a substrate region in which a driving circuit is disposed is referred to as a 'driving circuit substrate portion'.

한편, 최상단의 광소자를 제외하고 좌측 열과 우측 열의 광소자가 전기적으로 절연되어야 하는바, 이를 위해 광소자 기판부(A)에는 가운데에 종으로 수직 절연층(이하 '종방향 수직 절연층'이라 한다)(120)이 형성되어 있다. 이러한 종방향 수직 절연층(120)은 레이저 가공에 의헤 커팅된 슬릿 형태의 갭으로 이루어지거나 이러한 갭에 별도의 절연재가 충진된 형태로 이루어질 수 있다. 종방향 수직 절연층(120)을 형성하는 다른 방법에 대해서는 후술한다.In the meantime, the optical elements of the left column and the right column are electrically insulated except for the uppermost optical element. To this end, a vertical insulating layer (hereinafter referred to as a vertical vertical insulating layer) (Not shown). The vertical vertical insulating layer 120 may be formed of a slit-shaped gap cut in accordance with laser processing, or may be formed such that a separate insulating material is filled in the gap. Other methods of forming the vertical vertical insulating layer 120 will be described later.

더욱이, 도 5a에서 구동회로 기판부(B)의 각 횡방향 수직 절연층(110) 사이의 세로 길이는 실장되는 수동소자 또는 구동 IC의 크기나 단자의 간격에 따라 광소자 기판부(A)의 각 횡방향 수직 절연층(100) 사이의 세로 길이와 달리 형성될 수도 있다. 도 5a에서 참조번호 125는 광 디바이스 기판(100)의 상면에 배치되는 광소자와 구동 IC를 후술하는 바와 같이 광 디바이스 기판(100)의 하면에 부착되는 전원회로 기판의 단자 핀과 전기적으로 연결하는 핀 홀을 나타낸다.5A, the vertical length between the transverse vertical insulating layers 110 of the drive circuit board portion B is larger than that of the passive element or the driving IC mounted on the optical element substrate portion A But may be formed differently from the vertical length between the respective transverse vertical insulating layers 100. Reference numeral 125 in FIG. 5A denotes an optical device that electrically connects the optical device disposed on the upper surface of the optical device substrate 100 and the driving IC to the terminal pin of the power supply circuit board attached to the lower surface of the optical device substrate 100 Pin hole.

다음으로 단계 S15에서는 배광 효과를 향상시키기 위해 광 디바이스 기판(100)의 상면에 백색 도료(130), 예를 들어 백색 솔더링 페이스트(soldering paste)를 도포하는데, 도 5b는 백색 도료 도포 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다. 이러한 백색 도료층(130)은 또한 후술하는 도금 공정에서 도금 재료를 절감시키는데 기여하게 된다.Next, in step S15, a white paint 130 (for example, white soldering paste) is applied to the upper surface of the optical device substrate 100 in order to improve the light distribution effect. FIG. 5B shows a state in which the white paint application process is completed Fig. 2 is a plan view of the substrate for an optical device of Fig. This white paint layer 130 also contributes to the reduction of the plating material in the plating process described later.

다시 도 4로 돌아가서, 단계 S20에서는 이렇게 준비된 광 디바이스용 기판(100)의 상면에 광소자 및 구동회로가 탑재된 캐비티가, 예를 들어 절삭 가공이나 식각 가공 등에 의해 형성되는데, 도 5c는 이러한 캐비티 형성 공정이 완료된 상태의 평면도 및 그 I-I선을 절취하여 본 단면도이다. 도 5c에 도시한 바와 같이 광소자용 캐비티(140)는 횡방향 수직 절연층(110)을 내포하고 있으며, 광의 반사 성능을 향상시키기 위해 상광하협(上廣下峽) 형상의 원형 요홈으로 이루어지는 것이 바람직하다. 나아가 횡방향 수직절연층(110)을 중심으로 광소자가 안착될 부위가 단순히 와이어만 연결될 부위보다 상대적으로 넓은 면적(이하 와이어 연결 영역을 '상대적 소면적부'(142)라 하고 광소자 안착 영역을 '상대적 대면적부'(144)라 한다)을 차지하도록 형성되는 것이 바람직하다.4, a cavity in which an optical device and a driver circuit are mounted on the upper surface of the optical device substrate 100 prepared in this way is formed by, for example, cutting or etching, and FIG. 5C is a cross- And FIG. 11 is a cross-sectional view taken along line II thereof. As shown in FIG. 5C, the cavity 140 for an optical device contains the transverse vertical insulating layer 110, and it is preferable that the cavity 140 for the optical device is formed of a round groove having a shape of a superimposed light to improve the reflection performance of light Do. Further, a portion where the optical element is to be mounted with respect to the transverse vertical insulating layer 110 is a relatively large area (hereinafter referred to as a " relative small surface area portion 142 " Relatively facing surface portion 144 ').

구동회로용 캐비티 역시 횡방향 수직 절연층(110)을 포함하도록 구동회로 기판부(B)의 일부 또는 전부 길이에 걸친 하나 이상의 장홈으로 형성될 수 있는데, 본 실시예에서는 수동소자가 탑재될 수동소자용 캐비티(150)와 구동 IC가 탑재될 구동IC용 캐비티(160)가 분리되어 형성된 예를 도시하고 있다.The cavity for the driving circuit may also be formed with one or more grooves extending over part or all of the length of the driving circuit board portion B so as to include the transverse vertical insulating layer 110. In this embodiment, And the cavity 160 for the driving IC on which the driving IC is to be mounted are separately formed.

다음으로, 단계 S30에서는 광소자에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 광소자용 캐비티(140)의 바닥면과 주벽면에 금속 도금, 예를 들어 은(Ag) 도금을 수행하는데, 이러한 금속 도금층(170)은 전해 도금 방식 등에 의해 형성될 수 있을 것이다. 이 경우에 횡방향 수직 절연층(110)에는 도시한 바와 같이 금속 도금층(170)이 형성되지 않음으로써 종방형 수직 절연층(110)을 중심으로 상대적 소면적부(142)와 상대적 대면적부(144)가 전기적으로 절연되게 된다. 수동소자용 캐비티(150)와 구동IC용 캐비티(160)의 바닥면에도 본딩 성능의 향상을 위해 금속 도금층이 형성될 수 있을 것이다. 도 5d는 도금 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다.Next, in step S30, metal plating, for example, silver (Ag) plating is performed on the bottom surface and the main wall surface of the optical device cavity 140 in order to improve the reflection performance and bonding performance of the light generated in the optical device. The metal plating layer 170 may be formed by an electrolytic plating method or the like. In this case, the horizontal vertical insulating layer 110 is not formed with the metal plating layer 170 as shown in the figure, so that the relative small surface area 142 and the relatively large surface area 144 are formed around the vertical vertical insulating layer 110, Is electrically insulated. A metal plating layer may be formed on the bottom surface of the passive element cavity 150 and the driving IC cavity 160 to improve the bonding performance. FIG. 5D is a plan view of the substrate for an optical device in a state where the plating process is completed, and FIG.

도 4로 돌아가서, 단계 S40에서는 단계 S30에서 형성된 광소자용 캐비티(140)와 수동소자용 캐비티(150) 및 구동IC용 캐비티(160)에 각각 광소자(180; D1 - D10), 수동소자인 저항(R)과 콘덴서(C) 및 구동 IC(U1)를 탑재하게 되는데, 광소자용 캐비티(140)의 상대적 대면적부(144)에 광소자(180)를 부착함과 함께 광소자(180)의 두 전극, 즉 캐소드와 애노드 전극 중 하나의 전극, 예를 들어 애노드 전극은 와이어(182)를 통해 상대적 대면적부(144)에 연결하고 캐소드 전극은 와이어(182)를 통해 상대적 소면적부(142)에 연결한다. 물론 광소자(180)의 애노드 전극(또는 캐소드 전극)을 광소자(180)의 하면에 노출되도록 형성한 상태에서 도전성을 유지하는 접합 방식, 예를 들어 솔더링 등에 의해 광소자(180)와 상대적 대면적부(144)를 접합하는 경우에는 하나의 와이어, 예를 들어 광소자(180)의 캐소드 전극과 상대적 소면적부(142)를 연결하는 와이어만 필요하게 될 것이다. 수동소자인 저항(R)과 콘덴서(C) 및 구동 IC(U1) 역시 직접적인 칩 본딩 또는 와이어 본딩에 의해 기판과 전기적으로 연결될 수 있을 것이다. 도 5e는 광소자 및 구동회로 소자의 탑재 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다.4, in step S40, an optical element 180 (D1 - D10), a passive element (150), and a passive element cavity (150) are formed in the optical device cavity 140, the passive cavity 150, The optical device 180 is mounted on the relatively opposite surface 144 of the optical device cavity 140 and the optical device 180 is mounted on the surface of the optical device 180. [ One of the electrodes, that is, one of the cathode and anode electrodes, for example, the anode electrode, is connected to the relative facing portion 144 via a wire 182 and the cathode electrode is connected to the relative small surface portion 142 via a wire 182 do. Of course, the anode electrode (or the cathode electrode) of the optical element 180 is formed so as to be exposed on the lower surface of the optical element 180, and the optical element 180 is bonded to the optical element 180 by a bonding method that maintains conductivity, In the case of mounting the mounting portion 144, only one wire, for example, a wire connecting the cathode portion of the optical element 180 and the relatively small surface portion 142, will be required. The passive element resistance R, the capacitor C and the driver IC U1 may also be electrically connected to the substrate by direct chip bonding or wire bonding. FIG. 5E is a plan view and a cross-sectional view taken along the line I-I of the optical device substrate in a state where the mounting process of the optical device and the driving circuit device is completed.

다음으로 단계 S50에서는 각각의 캐비티(140),(150),(160)에 봉지재(190),(192)를 봉입하는데, 특히 광소자용 캐비티(140)에 봉입되는 봉지재(190)에는 형광 물질이 포함될 수도 있다. 도 5f는 봉지재 봉입 공정이 완료된 상태의 광 디바이스용 기판의 평면도 및 그 I-I선 단면도이다.Next, in step S50, the encapsulants 190 and 192 are sealed in the cavities 140, 150 and 160, and in particular, the encapsulant 190, which is sealed in the cavity 140 for the optical device, Materials may also be included. Fig. 5F is a plan view of the substrate for an optical device in a state in which the encapsulating material encapsulating process is completed, and Fig.

다음으로, 단계 S60에서는 광 디바이스용 기판(100)의 구동회로 기판부(B)의 하면의 전원회로 소자가 탑재된 전원회로 기판(200)을 부착하는데, 이 경우에 필요한 전원 단자는 광 디바이스용 기판(100)에 직접 솔더링하여 부착할 수도 있을 것이다. 그리고 필요한 경우에는 광소자 기판부(A의 하면에 히트싱크(210)를 부착할 수도 있을 것이다. 도 5g는 전원회로 기판의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도이고, 도 5h는 히트싱크의 부착이 완료된 상태의 광 디바이스용 기판의 평면도와 그 I-I선 단면도이다.Next, in step S60, the power supply circuit board 200 on which the power supply circuit element of the lower surface of the drive circuit board portion B of the optical device substrate 100 is mounted is attached. In this case, It may be soldered directly to the substrate 100 and attached. 5G is a plan view of the substrate for an optical device in a state where the attachment of the power supply circuit board is completed and a cross-sectional view thereof taken along the line II, and FIG. Fig. 5H is a plan view of the substrate for an optical device in a state in which the attachment of the heat sink is completed, and Fig.

도 6은 도 3의 회로 구성을 갖는 구동회로 및 전원회로 일체형 광 디바이스의 실제 제작 공정을 보인 사진이다.6 is a photograph showing an actual manufacturing process of a driving circuit and a power circuit integrated optical device having the circuit configuration of FIG.

도 7은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 다른 방법을 설명하기 위한 사시도이다. 도 7에 도시한 바와 같이, 광소자 기판부에 마련되는 종방향 수직 절연층을 형성함에 있어서, 도 5a에 도시한 광소자 기판부를 구성하는 적층 블록체를 도 1a의 방법에 의해 제조한 후에 이를 종으로 반분하거나 또는 처음부터 광소자 기판부의 가로의 1/2의 가로 길이를 갖는 적층 블록체를 제조한 후에 이렇게 마련된 2개의 광소자 기판부용 적층 블록체를 절연 필름이나 절연 접착제 등을 사용하여 구동회로 기판부의 상부에 상호 면접하여 접합하는 방식으로 종방향 수직 절연층을 형성할 수도 있다. 다음으로, 이렇게 만들어진 적층 블록체를 소정 폭을 두고 위에서 아래로 절단함으로써 도 5a에 도시한 광 디바이스용 기판이 만들어질 수 있다.Fig. 7 is a perspective view for explaining another method for manufacturing the circuit board for an optical device shown in Fig. 3 in the present invention. As shown in Fig. 7, in forming the vertical vertical insulating layer provided on the optical element substrate portion, the laminated block body constituting the optical element substrate portion shown in Fig. 5A is manufactured by the method shown in Fig. Or after a laminated block body having a width of 1/2 of the transverse length of the optical element substrate portion from the beginning is manufactured, the laminated block bodies for the two optical element substrate units thus prepared are laminated by a driving circuit The longitudinal vertical insulating layer may be formed in such a manner as to face each other on the upper portion of the substrate portion. Next, the substrate for optical devices shown in Fig. 5A can be made by cutting the stacked block body thus formed with a predetermined width from top to bottom.

도 8은 본 발명에서 도 3에 도시한 광 디바이스용 회로 기판을 제조하기 위한 또 다른 방법을 설명하기 위한 사시도이다. 도 8에 도시한 바와 같이, 종방향 수직 절연층을 형성하는 또 다른 방법으로, 도 1a의 적층 과정에서 광소자 기판부의 가로의 1/2 가로 길이를 갖는 금속 판재 2장을 구동회로 기판부의 상부에 절연 필름이나 절연 접착제 등을 사용하여 상호 면접하여 접합하는 방식으로 광소자 기판부에 종방향 절연층을 형성할 수도 있다.8 is a perspective view for explaining another method for manufacturing the circuit board for an optical device shown in Fig. 3 in the present invention. As shown in Fig. 8, another method of forming the vertical vertical insulating layer is to form two sheets of metal plate having a width of 1/2 the width of the optical element substrate portion in the lamination process of Fig. A longitudinal insulating layer may be formed on the optical element substrate portion by a method of mutually inserting and bonding an insulating film or an insulating adhesive.

도 9는 본 발명의 다른 실시예에 따른 광 디바이스의 평면도이다. 도 9의 광 디바이스는 총 10개의 광소자로 이루어지나 광 디바이스용 기판(100')에 종방향 수직 절연층이 형성되어 있지 않기 때문에 전술한 실시예와는 달리 세로로 배열된 5개의 광소자는 상호 직렬로 연결되는 반면에 각 열의 좌측 및 우측에 배열된 광소자들끼리는 병렬로 연결되어 있다. 이 경우에는 구동 IC의 출력 단자(OUT)가 케이블 들에 의해 광소자 기판부의 최상단 열과 전기적으로 연결될 수 있을 것이다.9 is a top view of an optical device according to another embodiment of the present invention. The optical device of FIG. 9 is composed of 10 optical elements in total, but since the vertical vertical insulating layer is not formed on the optical device substrate 100 ', the five optical elements vertically arranged are arranged in a mutually in- While the optical elements arranged on the left and right sides of each column are connected in parallel. In this case, the output terminal OUT of the driving IC may be electrically connected to the uppermost row of the optical element substrate portion by the cables.

한편, 전술한 실시예들에서 횡방향 수직 절연층 및 종방향 수직 절연층은 알루미늄 기판인 경우에 아노다이징층과 접착제로 이루어지거나 절연 필름과 접착제 또는 아노다이징층, 절연 필름 및 접착제로 이루어질 수 있을 것이다.On the other hand, in the above-described embodiments, the transverse vertical insulating layer and the vertical vertical insulating layer may be made of an anodizing layer and an adhesive or an insulating film and an adhesive or an anodizing layer, an insulating film, and an adhesive when the substrate is an aluminum substrate.

본 발명의 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다. 예를 들어 도 5b에서 세로로 배열된 총 5개의 광소자를 하나의 장방형 요홈으로 이루어진 캐비티에 의해 모두 수용하도록 그 구조를 변형할 수도 있을 것이다.The driving circuit and the power circuit integrated optical device of the present invention, and the optical device substrate manufacturing method and substrate used therefor are not limited to the above-described embodiments, and various modifications can be made within the scope of the technical idea of the present invention have. For example, the structure may be modified to accommodate a total of five optical elements vertically arranged in Fig. 5B by a cavity formed by one rectangular groove.

100, 100': 광 디바이스용 기판, 110: 횡방향 수직 절연층,
120: 종바향 수직 졀연층, 130: 백색 도료층,
140: 광소자용 캐비티, 142: 상대적 소면적부,
144: 상대적 대면적부, 150: 수동소자용 캐비티,
160: 구동IC용 캐비티, 170: 금속 도금층,
180, 190:50 2: 요홈,
180, D1 - D10: 광소자, 182: 와이어,
190, 192: 봉지재, R: 저항,
C: 콘덴서, U1: 구동 IC
100, 100 ': substrate for an optical device, 110: transverse vertical insulating layer,
120: longitudinally oriented vertical laminated layer, 130: white colored layer,
140: Cavity for optical device, 142: Relatively small surface area,
144: Relative specific surface area, 150: Cavity for passive element,
160: Cavity for driving IC, 170: Metal plating layer,
180, 190: 50 2: groove,
180, D1 - D10: optical element, 182: wire,
190, 192: sealing material, R: resistance,
C: Capacitor, U1: Drive IC

Claims (8)

기판의 상면에서 하면까지 관통하는 기판의 횡방향 수직 절연층에 의해 상기 기판이 광소자 기판부와 구동회로 기판부로 영역 구분되며,
상기 광소자 기판부 영역에는 그 영역 내에서 상기 기판의 종방향으로 인접 배치되는 광소자 전극들을 전기적으로 절연시키기 위해 상기 기판의 상면에서 하면까지 관통하는 하나 이상의 횡방향 수직 절연층이 더 형성되고,
상기 구동회로 기판부 영역에는 상기 광소자들을 구동시키기 위해 필요한 구동회로의 단자들을 전기적으로 절연시키기 위해 상기 기판의 상면에서 하면까지 관통하는 하나 이상의 횡방향 수직 절연층이 더 형성되되,
상기 광소자 기판부 영역 및 구동회로 기판부 영역에는 상기 기판의 하면에 부착되는 전원회로 기판의 단자 핀들과 전기적으로 연결하기 위한 핀 홀들이 더 형성되어 있음을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.
The substrate is divided into an optical element substrate portion and a driving circuit substrate portion by a transverse vertical insulating layer penetrating from the upper surface to the lower surface of the substrate,
Wherein the optical device substrate region further includes at least one transverse vertical insulating layer penetrating from the upper surface to the lower surface of the substrate to electrically isolate the photodevice electrodes disposed adjacent to the substrate in the longitudinal direction within the region,
Wherein at least one lateral vertical insulating layer penetrating from the upper surface to the lower surface of the substrate for electrically isolating the terminals of the driving circuit necessary for driving the optical elements is further formed in the driving circuit substrate region,
Wherein the optical device substrate region and the driving circuit substrate region are further provided with pin holes for electrically connecting to the terminal pins of the power supply circuit board attached to the lower surface of the substrate. Device substrate.
제 1 항에 있어서, 상기 광소자 기판부 영역에는 상기 기판의 횡방향으로 인접 배치되는 광소자 전극들을 전기적으로 절연시키기 위해 상기 기판의 상면에서 하면까지 관통하는 1 이상의 종방향 수직 절연층이 더 형성됨을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.[2] The apparatus of claim 1, further comprising: at least one vertical vertical insulation layer penetrating from the upper surface to the lower surface of the substrate to electrically isolate the photodevice electrodes disposed adjacent to the substrate laterally of the substrate And an optical device substrate integrated with the power circuit. 제 1 항 또는 제 2 항에 있어서,
상기 구동회로 기판부 영역의 하면에 부착되는 전원회로 기판을 더 구비한 것을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.
3. The method according to claim 1 or 2,
Further comprising a power supply circuit board attached to a lower surface of the drive circuit board area.
제 3 항에 있어서,
상기 광소자 기판부 영역의 하면에 부착되는 히트싱크를 더 구비한 것을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.
The method of claim 3,
Further comprising a heat sink attached to a lower surface of the optical device substrate portion region.
제 3 항에 있어서, 상기 광소자 기판부 영역에는 상기 광소자 기판부 영역 내에 형성된 수직 절연층 각각을 내포하는 1 이상의 광소자용 캐비티가 기판 상면에서 소정 깊이까지 더 형성되는 것을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.4. The driving circuit according to claim 3, wherein at least one cavity for at least one optical device is formed in the optical device substrate region, the cavity for each of the vertical insulating layers being formed in the optical device substrate region, Power circuit integrated optical device substrate. 제 3 항에 있어서, 상기 구동회로 기판부 영역에는 상기 구동회로 기판부 영역 내에 형성된 수직 절연층을 내포하는 1 이상의 구동회로용 캐비티가 상기 기판 상면에서 소정 깊이까지 형성되는 것을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.The driving circuit according to claim 3, wherein a cavity for at least one driving circuit enclosing a vertical insulating layer formed in the area of the driving circuit substrate is formed in a region of the driving circuit substrate, Power circuit integrated optical device substrate. 제 1 항 또는 제 2 항에 있어서, 상기 광소자 기판부 영역에는 상기 광소자 기판부 영역 내에 형성된 수직 절연층 각각을 내포하는 1 이상의 광소자용 캐비티가 기판 상면에서 소정 깊이까지 더 형성되는 것을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.The optical device substrate according to any one of claims 1 to 3, wherein at least one cavity for the optical device, each containing a vertical insulating layer formed in the region of the optical device substrate, An optical device substrate integrated with a driving circuit and a power circuit. 제 1 항 또는 제 2 항에 있어서, 상기 구동회로 기판부 영역에는 상기 구동회로 기판부 영역 내에 형성된 수직 절연층을 내포하는 1 이상의 구동회로용 캐비티가 상기 기판 상면에서 소정 깊이까지 형성되는 것을 특징으로 하는 구동회로 및 전원회로 일체형 광 디바이스 기판.The driving circuit board of claim 1 or 2, wherein a cavity for at least one driving circuit enclosing a vertical insulating layer formed in the region of the driving circuit substrate is formed to a predetermined depth from the upper surface of the substrate, An optical device substrate integrated with a driving circuit and a power circuit.
KR1020130055632A 2013-05-16 2013-05-16 method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby KR101764344B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130055632A KR101764344B1 (en) 2013-05-16 2013-05-16 method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055632A KR101764344B1 (en) 2013-05-16 2013-05-16 method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135572A Division KR101321812B1 (en) 2011-12-15 2011-12-15 method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020140188256A Division KR20150018483A (en) 2014-12-24 2014-12-24 light emitting device
KR1020140188255A Division KR101571059B1 (en) 2014-12-24 2014-12-24 light emitting device

Publications (2)

Publication Number Publication Date
KR20130069688A KR20130069688A (en) 2013-06-26
KR101764344B1 true KR101764344B1 (en) 2017-08-03

Family

ID=48864792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055632A KR101764344B1 (en) 2013-05-16 2013-05-16 method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby

Country Status (1)

Country Link
KR (1) KR101764344B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467197B1 (en) * 2015-08-18 2022-11-14 엘지디스플레이 주식회사 Light emitting diode package, backlight unit and liquid crystal display device comprising the same
KR102528379B1 (en) * 2018-02-05 2023-05-03 엘지이노텍 주식회사 Semiconductor device package and light emitting device including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309292A (en) * 2002-04-15 2003-10-31 Citizen Electronics Co Ltd Metal core substrate of surface mounting light emitting diode and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309292A (en) * 2002-04-15 2003-10-31 Citizen Electronics Co Ltd Metal core substrate of surface mounting light emitting diode and its manufacturing method

Also Published As

Publication number Publication date
KR20130069688A (en) 2013-06-26

Similar Documents

Publication Publication Date Title
CN101714597B (en) Fabrication method for a light emitting diode package
AU2006254610B2 (en) Package structure of semiconductor light-emitting device
KR101233121B1 (en) method for manufacturing light emitting diode array substrate with surface type and the light emitting diode array substrate thereby
KR101130137B1 (en) Led module
US9349930B2 (en) LED module and lighting assembly
US11145795B2 (en) Light emitting apparatus and method for manufacturing same
KR101321812B1 (en) method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby
KR101253247B1 (en) substrate for light emitting device
US20140259654A1 (en) Method of manufacturing led module
KR101764344B1 (en) method for manufacturing substrate for light emitting device mounted driving and power supply circuit together and the substrate thereby
KR101394478B1 (en) substrate for light emitting device
US9666558B2 (en) Substrate for mounting a chip and chip package using the substrate
KR101571059B1 (en) light emitting device
TW201407748A (en) LED light bar
KR101308090B1 (en) method for manufacturing substrate for light emitting device and the substrate thereby
KR20150018483A (en) light emitting device
KR101220940B1 (en) Printed circuit board for heat dissipation and method for manufacturing the same
EP3131370A1 (en) Printed circuit board and light-emitting device including same
CN112271173A (en) Double-layer substrate and light source device
KR20160123682A (en) Metal printed circuit board and method for manufacturing same and light emitting diode package structure and method for manufacturing same
KR101469058B1 (en) Light emitting device and method of manufacturing the same
KR102698541B1 (en) Board for LED lighting apparatus and LED lighting apparatus having the same
KR100914859B1 (en) Led module having radiation funetion
JP5379320B1 (en) Light emitting device
US9683711B2 (en) Light emitting device substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right