KR101742387B1 - 기판 커버 - Google Patents

기판 커버 Download PDF

Info

Publication number
KR101742387B1
KR101742387B1 KR1020150137271A KR20150137271A KR101742387B1 KR 101742387 B1 KR101742387 B1 KR 101742387B1 KR 1020150137271 A KR1020150137271 A KR 1020150137271A KR 20150137271 A KR20150137271 A KR 20150137271A KR 101742387 B1 KR101742387 B1 KR 101742387B1
Authority
KR
South Korea
Prior art keywords
conductive
substrate
conductive frame
frame body
conductive member
Prior art date
Application number
KR1020150137271A
Other languages
English (en)
Other versions
KR20160041774A (ko
Inventor
미치히로 가와구치
Original Assignee
가부시키가이샤 뉴플레어 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 뉴플레어 테크놀로지 filed Critical 가부시키가이샤 뉴플레어 테크놀로지
Publication of KR20160041774A publication Critical patent/KR20160041774A/ko
Application granted granted Critical
Publication of KR101742387B1 publication Critical patent/KR101742387B1/ko

Links

Images

Classifications

    • G03F1/14—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electron Beam Exposure (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

기판 커버는, 하전 입자 빔에 의해 묘화되는 기판의 표면 주연 영역 및 둘레면 상부 영역을 덮는 도전성의 도전 프레임체이며, 상기 도전 프레임체의 내주의 일부에 설치된 절결부와, 그 절결부에 대해 상기 도전 프레임체의 프레임폭 방향으로 배열해서 인접하도록 상기 도전 프레임체의 상면의 외주측에 설치된 오목부를 갖는 도전 프레임체와, 상기 절결부를 통과해서 상기 도전 프레임체의 프레임 안으로 돌출되도록 상기 오목부 상에 설치된 도전성의 도전 부재이며, 상기 기판의 표면과 도통하는 접촉부와, 상기 절결부의 내벽과 상기 도전 부재와의 간극의 상부를 덮는 플랜지부를 갖는 도전 부재를 구비한다.

Description

기판 커버{SUBSTRATE COVER}
본 발명은 기판 커버에 관한 것이다.
최근 대규모 집적 회로(LSI)의 고집적화 및 대용량화에 수반하여, 반도체 디바이스에 요구되는 회로선폭은 점점 미소해졌다. 반도체 디바이스에 원하는 회로 패턴을 형성하기 위해서는, 리소그래피 기술이 사용되고 있고, 이 리소그래피 기술에서는, 마스크(레티클)라 칭해지는 원화 패턴을 사용한 패턴 전사가 행해지고 있다. 이 패턴 전사에 사용하는 고정밀도의 마스크를 제조하기 위해서는, 우수한 해상도를 가진 하전 입자 빔 묘화 장치가 사용되고 있다.
하전 입자 빔 묘화 장치는, 챔버 내에 있어서 마스크나 블랭크 등의 기판을 지지하는 스테이지를 이동시키면서, 스테이지 상의 기판에 하전 입자 광학계에 의해 하전 입자 빔을 편향시켜 조사하여, 스테이지 상의 기판에 패턴을 묘화하는 것이다. 또한, 묘화 정밀도 향상을 위해서는, 하전 입자 광학계와 기판의 간격을 가능한 한 좁게 하는 것이 바람직하며, 그 간격은 수밀리 정도(예를 들어 2㎜ 정도)로 설정되어 있다.
이러한 하전 입자 빔 묘화 장치에 있어서, 하전 입자 빔에 의해 기판에 묘화를 행하는 경우, 기판 상에 형성된 도전성 재료, 예를 들어 크롬(Cr) 등의 차광층 상의 레지스트가 대전되어 버린다. 이 상태에서 묘화를 계속하면, 대전된 기판이 만들어 내는 전계에 의해 하전 입자 빔의 궤도가 구부러지기 때문에, 원하는 위치에 묘화를 할 수 없게 되어, 묘화 정밀도가 저하되어 버린다.
이 묘화 정밀도의 저하를 억제하기 위해, 기판 상에 있어서 기판 대전을 방지하는 기판 커버가 개발되어 있다. 기판 커버의 프레임은 기판의 표면 주연 영역을 덮는 프레임 형상으로 형성되어 있다. 이 프레임 상에는, 기판의 표면과 접촉하는 핀을 갖는 도전 플레이트가 복수 설치되어 있고, 그들 도전 플레이트는 접지에 접속되어 있다. 이러한 기판 커버가 기판 상에 놓이면, 접지에 접속된 도전 플레이트의 핀이 기판의 표면에 접촉하여, 기판 대전이 방지된다. 또한, 기판의 주연 근방에서 산란된 전자는 기판 커버에 의해 포착되기 때문에, 기판의 주연 부근의 대전도 방지된다.
그러나, 전술한 바와 같이 하전 입자 광학계와 기판의 간격이 매우 좁게 되어 있기 때문에, 기판 커버의 두께가 프레임 상의 도전 플레이트에 의해 현재 상태 그대로 두꺼운 상태이면, 기판 상에 놓인 기판 커버의 도전 플레이트가 묘화 시에 하전 입자 광학계의 하단부와 접촉하게 되어, 정상적인 묘화를 행하는 것은 불가능하게 된다. 또한, 하전 입자 광학계나 기판 커버가 파손되는 것도 우려된다. 이로 인해, 기판 커버의 두께를 얇게 하는 것이 요구되고 있다.
본 발명의 실시 형태는, 기판 대전을 억제 가능한 두께가 얇은 기판 커버를 제공한다.
일 실시 형태에 의한 기판 커버는,
하전 입자 빔에 의해 묘화되는 기판의 표면 주연 영역 및 둘레면 상부 영역을 덮는 도전성의 도전 프레임체이며, 상기 도전 프레임체의 내주의 일부에 설치된 절결부와, 그 절결부에 대하여 상기 도전 프레임체의 프레임 폭 방향으로 배열해서 인접하도록 상기 도전 프레임체의 상면의 외주측에 설치된 오목부를 갖는 도전 프레임체와,
상기 절결부를 통과해서 상기 도전 프레임체의 프레임 안으로 돌출되도록 상기 오목부 상에 설치된 도전성의 도전 부재이며, 상기 기판의 표면과 도통하는 접촉부와, 상기 절결부의 내벽과 상기 도전 부재의 간극의 상부를 덮는 플랜지부를 갖는 도전 부재를 구비한다.
도 1은 실시의 일 형태에 따른 하전 입자 빔 묘화 장치의 개략 구성을 도시하는 도면이다.
도 2는 실시의 일 형태에 따른 기판 커버의 개략 구성을 도시하는 평면도이다.
도 3은 실시의 일 형태에 따른 기판 커버의 전극부와 기판의 도통 확인을 설명하기 위한 설명도이다.
도 4는 실시의 일 형태에 따른 기판 커버의 도전 프레임체를 도시하는 평면도이다.
도 5는 실시의 일 형태에 따른 기판 커버의 전극부를 도시하는 단면도(도 2의 A1-A1선 단면도)이다.
도 6은 실시의 일 형태에 따른 전극부의 도전 부재의 일부를 확대해서 도시하는 평면도이다.
도 7은 실시의 일 형태에 따른 전극부의 도전 부재의 일부를 확대해서 도시하는 정면도(기판측으로부터 본 정면도)이다.
도 8은 실시의 일 형태에 따른 도전 부재의 플랜지부 및 뱅크부에 의한 기판 대전 방지를 설명하기 위한 설명도이다.
실시의 일 형태에 대해서 도면을 참조하여 설명한다.
도 1에 도시한 바와 같이, 실시의 일 형태에 따른 하전 입자 빔 묘화 장치(1)는, 하전 입자 빔으로서 전자 빔 B를 사용한 가변 성형형의 묘화 장치의 일례이며, 전자 빔 B에 의한 묘화를 행하는 묘화부(2)와, 그 묘화부(2)를 제어하는 제어부(3)를 구비하고 있다. 또한, 하전 입자 빔은 전자 빔 B에 한정되는 것은 아니고, 이온빔 등의 다른 하전 입자 빔이어도 된다.
묘화부(2)는, 묘화 대상으로 되는 기판 W를 수용하는 묘화 챔버(묘화실)(2a)와, 그 묘화 챔버(2a)로 연결되는 광학 경통(2b)을 갖고 있다. 광학 경통(2b)은, 묘화 챔버(2a)의 상면에 설치되어 있고, 전자 광학계(하전 입자 광학계의 일례)에 의해 전자 빔 B를 성형 및 편향시켜, 묘화 챔버(2a) 내의 기판 W에 대해 조사한다. 묘화 챔버(2a) 및 광학 경통(2b)은 기밀성을 갖고 있으며, 그들 양쪽의 내부는 감압되어 진공 상태가 된다.
묘화 챔버(2a) 내에는, 마스크나 블랭크 등의 기판 W를 지지하는 스테이지(11)나 그 스테이지(11)를 이동시키는 스테이지 이동 기구(12)가 설치되어 있다. 이 스테이지 이동 기구(12)는, 수평면 내에서 서로 직교하는 X축 방향과 Y축 방향(이하, 간단히 X 방향 및 Y 방향이라고 함)으로 스테이지(11)를 이동시키는 기구이다. 또한, 기판 W로서는, 예를 들어 석영 기판의 표면 상에 크롬(Cr) 등의 차광층 및 그 차광층 위에 레지스트층을 형성한 기판을 사용한다.
여기서, 전술한 기판 W 위에는, 묘화 중 기판 W의 전자 차지나 기판 W의 묘화 영역 상의 전계 왜곡(기판 W의 주연 근방에서의 묘화 위치 에러)을 방지하는 기판 커버(13)가 놓여 있다. 이 기판 커버(13)는, 예를 들어 기판 W가 스테이지(11) 위에 놓이기 전에, 묘화 챔버(2a)의 밖(예를 들어, 기판 커버(13)를 수납하는 수납실 등)에서 기판 W 위에 놓여서, 기판 W와 함께 스테이지(11) 위에 적재된다.
광학 경통(2b) 내에는, 전자 빔 B를 출사하는 전자총 등의 출사부(21)와, 그 전자 빔 B를 집광하는 조명 렌즈(22)와, 빔 성형용 제1 성형 애퍼쳐(23)와, 투영용 투영 렌즈(24)와, 빔 성형용 성형 편향기(25)와, 빔 성형용 제2 성형 애퍼쳐(26)와, 기판 W 위에 빔 초점을 연결하는 대물 렌즈(27)와, 기판 W에 대한 빔 샷 위치를 제어하기 위한 부편향기(28) 및 주편향기(29)가 배치되어 있다. 이들 각 부가 전자 광학계를 구성한다. 이 전자 광학계의 하단부와 스테이지(11) 상의 기판 W의 간격(이격 거리)은 묘화 정밀도의 향상을 위해, 수밀리 정도(예를 들어 2㎜ 정도)로 설정되어 있다. 또한, 전자 광학계의 하단부의 폭(직경)은 구성 부품에 따라서도 다르지만, 예를 들어 80 내지 300㎜ 정도로 되어 있다.
이 묘화부(2)에서는, 전자 빔 B가 출사부(21)로부터 출사되어, 조명 렌즈(22)에 의해 제1 성형 애퍼쳐(23)에 조사된다. 이 제1 성형 애퍼쳐(23)는 예를 들어 직사각 형상의 개구를 갖고 있다. 이에 의해, 전자 빔 B가 제1 성형 애퍼쳐(23)를 통과하면, 그 전자 빔의 단면 형상은 직사각 형상으로 성형되어, 투영 렌즈(24)에 의해 제2 성형 애퍼쳐(26)에 투영된다. 또한, 이 투영 위치는 성형 편향기(25)에 의해 편향 가능하며, 투영 위치의 변경에 따라 전자 빔 B의 형상과 치수를 제어할 수 있다. 그 후, 제2 성형 애퍼쳐(26)를 통과한 전자 빔 B는, 그 초점이 대물 렌즈(27)에 의해 스테이지(11) 상의 기판 W에 맞춰 조사된다. 이때, 스테이지(11) 상의 기판 W에 대한 전자 빔 B의 샷 위치는 부편향기(28) 및 주편향기(29)에 의해 변경 가능하다.
제어부(3)는, 묘화 데이터를 기억하는 묘화 데이터 기억부(3a)와, 그 묘화 데이터를 처리해서 샷 데이터를 생성하는 샷 데이터 생성부(3b)와, 묘화부(2)를 제어하는 묘화 제어부(3c)를 구비하고 있다. 또한, 샷 데이터 생성부(3b)나 묘화 제어부(3c)는, 전기 회로 등의 하드웨어를 포함해도 되고, 또한 각 기능을 실행하는 프로그램 등의 소프트웨어를 포함해도 되고, 또는 그들 양쪽의 조합을 포함해도 된다.
묘화 데이터 기억부(3a)는, 기판 W에 패턴을 묘화하기 위한 묘화 데이터를 기억하는 기억부이다. 이 묘화 데이터는, 반도체 집적 회로의 설계자 등에 의해 작성된 설계 데이터(레이아웃 데이터)가 하전 입자 빔 묘화 장치(1)용 포맷으로 변환된 데이터이며, 외부 장치로부터 묘화 데이터 기억부(3a)에 입력되어 보존되어 있다. 묘화 데이터 기억부(3a)로서는, 예를 들어 자기 디스크 장치나 반도체 디스크 장치(플래시 메모리) 등을 사용하는 것이 가능하다.
샷 데이터 생성부(3b)는, 묘화 데이터에 의해 규정되는 묘화 패턴을 스트라이프 형상(직사각형)의 복수의 프레임 영역(길이 방향이 X 방향이며, 짧은 방향이 Y 방향임)으로 분할하고, 또한 각 프레임 영역을 행렬 형상의 다수의 서브 영역으로 분할한다. 이에 더해, 샷 데이터 생성부(3b)는, 각 서브 영역 내의 도형의 형상이나 크기, 위치 등을 결정하고, 또한 도형을 1회의 샷으로 묘화 불가능한 경우에는, 묘화 가능한 복수의 부분 영역으로 분할하여, 샷 데이터를 생성한다. 또한, 프레임 영역의 짧은 방향(Y 방향)의 길이는 전자 빔 B를 주편향으로 편향 가능한 길이로 설정되어 있다.
묘화 제어부(3c)는, 전술한 묘화 패턴을 묘화할 때, 스테이지 이동 기구(12)에 의해 스테이지(11)를 프레임 영역의 길이 방향(X 방향)으로 이동시키면서, 전자 빔 B를 주편향기(29)에 의해 각 서브 영역에 위치 결정하고, 부편향기(28)에 의해 서브 영역의 소정 위치에 샷해서 도형을 묘화한다. 그 후, 하나의 프레임 영역의 묘화가 완료되면, 스테이지(11)를 Y 방향으로 스텝 이동시키고 나서 다음 프레임 영역의 묘화를 행하고, 이것을 반복해서 기판 W의 묘화 영역 전체에 전자 빔 B에 의한 묘화를 행한다(묘화 동작의 일례). 또한, 묘화 중에는, 스테이지(11)가 한방향으로 연속적으로 이동하고 있기 때문에, 묘화 원점이 스테이지(11)의 이동에 추종하도록, 주편향기(29)에 의해 서브 영역의 묘화 원점을 트래킹시키고 있다.
이와 같이 전자 빔 B는, 부편향기(28)와 주편향기(29)에 의해 편향되고, 연속적으로 이동하는 스테이지(11)에 추종하면서, 그 조사 위치가 결정된다. 스테이지(11)의 X 방향의 이동을 연속적으로 행함과 함께, 그 스테이지(11)의 이동에 전자 빔 B의 샷 위치를 추종시킴으로써, 묘화 시간을 단축할 수 있다. 단, 제1 실시 형태에서는, 스테이지(11)의 X 방향의 이동을 연속해서 행하였지만, 이것에 한정하는 것은 아니고, 예를 들어 스테이지(11)를 정지시킨 상태에서 하나의 서브 영역의 묘화를 행하고, 다음 서브 영역으로 이동할 때는 묘화를 행하지 않는 스텝 앤드 리피트 방식의 묘화 방법을 사용해도 된다.
이어서, 기판 커버(13)에 대해서 도 2 내지 도 8을 참조하여 상세하게 설명한다.
도 2에 도시한 바와 같이, 기판 커버(13)는, 기판 W의 주연 형상에 대응하는 프레임 형상의 도전 프레임체(도전 프레임)(13a)와, 기판 W의 표면에 접촉하는 복수(도 2에서는 3개)의 전극부(13b, 13c 및 13d)를 구비하고 있다. 이들 전극부(13b, 13c 및 13d)는, 기판 커버(13)가 기판 W 위에 놓이기 전에, 수납실 등에서 도전 프레임체(13a)를 세점에서 지지하는 지지부로서 기능하기 때문에, 도전 프레임체(13a)의 하중이 대략 등분포로 되도록 배치되어 있다.
도 3에 도시한 바와 같이, 3개의 전극부(13b, 13c 및 13d)는, 기판 커버(13)가 기판 W 위에 놓인 상태에서, 모두 기판 W의 표면에 점 접촉하고 있다. 이 중 2개의 전극부(13b 및 13c)는 도전 프레임체(13a)에 도통하고 있고, 하나의 전극부(13d)는 도전 프레임체(13a)와 절연되어 있다. 전극부(13d)는, 기판 커버(13)가 기판 W 위에 놓인 상태에서, 2개의 전극부(13b 및 13c) 중 적어도 한쪽이 기판 W의 표면에 도통하고 있는지 여부를 확인하기 위한 도통 확인부로서 기능한다.
2개의 전극부(13b 및 13c)는, 도전 프레임체(13a)를 통해서 제1 전기 회로(31)에 접속되어 있다. 이 제1 전기 회로(31)는 전원(31a)과, 그 전원(31a)에 접속된 전원 배선(31b)과, 접지에 접속된 접지 배선(31c)과, 도전 프레임체(13a)에 접속된 도전 배선(31d)과, 도전 프레임체(13a)의 접지 및 전압 인가를 전환하는 스위치(31e)를 갖고 있다. 또한, 전극부(13b 또는 13c)와 기판 W의 도통을 확인하는 경우 이외에는, 접지 배선(31c) 및 도전 배선(31d)이 스위치(31e)에 의해 접속되며, 각 전극부(13b 및 13c)는 도전 프레임체(13a)와 함께 접지되어 있다.
전극부(13d)는, 도전 프레임체(13a)에 접속되지 않고, 제2 전기 회로(32)에 접속되어 있다. 이 제2 전기 회로(32)는, 저항 R2 및 R3과 반전 증폭형의 연산 증폭기(32a)를 포함하고 있고, 전압을 측정하는 측정기(33)에 접속되어 있다. 전극부(13b 또는 13c)와 전극부(13d) 사이에 인가된 인가 전압은, 제2 전기 회로(32)에 의해 증폭되고, 측정기(33)에 의해 측정된다.
전술한 도통 확인을 위해서는, 전원 배선(31b) 및 도전 배선(31d)이 스위치(31e)에 의해 접속된다. 이에 의해, 전극부(13b 또는 13c)와 전극부(13d) 사이에 전압이 인가된다. 이때, 전극부(13b 및 13c) 중 적어도 한쪽이 기판 W의 표면에 접촉하고 있으면, 측정기(33)에 의해 전압을 측정할 수 있다. 예를 들어, 제2 전기 회로(32)에 의해 증폭된 출력 전압이 측정기(33)에 의해 측정되고, 이 측정값으로부터 전극부(13b 및 13c) 중 적어도 한쪽이 기판 W의 표면에 도통하고 있는지 여부가 판단된다.
도 4에 도시한 바와 같이, 도전 프레임체(13a)는, 기판 W의 묘화 영역을 노출시키는 개구부 H1을 갖고, 적어도 기판 W의 표면 주연 영역 및 둘레면 상부 영역(측면 상부 영역)을 덮는 프레임 형상으로 형성되어 있다. 이 도전 프레임체(13a)는, 기판 W의 표면 주연 영역을 덮는 차양부(41)와, 프레임의 내주에 위치하는 복수의 절결부(42)와, 그들 절결부(42)에 개별로 인접해서 프레임의 외주측에 위치하는 복수의 오목부(43)를 갖고 있다. 이들 오목부(43)는, 절결부(42)의 내벽을 따라 배치되어 있다.
차양부(41)는, 도전 프레임체(13a)의 프레임 형상을 따르도록 형성되어 있고, 기판 W측으로 연장되어 기판 W의 표면 주연 영역(예를 들어 주연 절연 영역)을 덮는다. 또한, 각 절결부(42)는, 각각 프레임 내주에 위치하도록, 차양부(41)를 포함하는 도전 프레임체(13a)의 일부분을 절결하여 형성되어 있고, 도전 프레임체(13a)의 내주의 각 부에 개별로 설치되어 있다. 각 오목부(43)는, 각각 각 절결부(42)에 대해 도전 프레임체(13a)의 프레임 폭 방향으로 배열해서 인접하고, 그들 절결부(42)로 연결되도록 도전 프레임체(13a)의 상면의 외주측에 형성되어 있다. 또한, 프레임 폭이란, 프레임체의 전체 폭이 아닌, 프레임체의 굵기에 기여하는 폭, 즉 프레임체에 한변을 구성하는 부재의 폭이다.
도 5 내지 도 7에 도시한 바와 같이, 전극부(13d)는, 본체로 되는 도전 부재(도전 플레이트)(51)와, 도전 프레임체(13a)를 지지하기 위한 지지 부재(52)와, 외부와의 전기적인 접속을 행하기 위한 접속 부재(53)와, 도전 프레임체(13a)에 도전 부재(51)를 고정하는 제1 고정 부재(54)와, 도전 부재(51)에 지지 부재(52) 및 접속 부재(53)를 고정하는 제2 고정 부재(55)를 구비하고 있다.
도전 부재(51)는, 도 5에 도시한 바와 같이, 도전 프레임체(13a)의 오목부(43)에 제1 절연 부재(56)를 개재해서 설치되어 있고, 도전 프레임체(13a)와 절연되어 있다. 이 도전 부재(51)는, 절결부(42)로부터 노출되는 기판 W의 적어도 표면 주연 영역을 덮는 직사각형 등의 판 형상으로 형성되어 있고, 절결부(42) 및 도전 프레임체(13a)의 프레임 안으로 돌출되도록 오목부(43) 위에 설치되어 있다. 도전 부재(51)는, 기판 W의 표면에 접촉하는 핀 등의 접촉부(51a)와, 도전 프레임체(13a)측으로 연장해서 도전 프레임체(13a)까지의 간극을 덮는 플랜지부(51b)와(도 6 및 도 7 참조), 도전 프레임체(13a)의 기판 W측의 선단면까지의 간극을 덮는 뱅크부(51c)(도 6 및 도 7 참조)를 갖고 있다. 이 도전 부재(51)는, 절결부(42)로부터 노출되는 기판 W의 표면 주연 영역을 덮는 길이 이상이며, 접촉부(51a)가 기판 W의 표면 주연 영역 이외의 영역에 접촉하는 것이 가능해지는 길이로 기판 W의 표면 위로 연장되어 있다.
접촉부(51a)는, 도 5에 도시한 바와 같이, 도전 부재(51)의 기판 W측의 단부, 즉 도전 부재(51)에 있어서의 도전 프레임체(13a)의 프레임 안으로 돌출된 부분에 설치되어 있고, 그 선단이 기판 W의 표면에 접촉하도록 형성되어 있다. 이 접촉부(51a)는, 기판 커버(13)가 기판 W 위에 놓인 상태에서 기판 W의 표면, 즉 기판 W 상의 레지스트층을 관통해서 차광층에 접촉하여, 기판 W의 표면과 도통한다. 또한, 접촉부(51a)는 기판 커버(13)가 놓인 기판 W가 스테이지(11) 위에 설치된 상태에서, 그 기판 W를 이면으로부터 지지하는 복수의 지지 핀(지지점)(11a) 중 하나의 지지 핀(11a)과 동일 직선 상에 위치하고 있고, 그 하나의 지지 핀(11a)에 대향하는 기판 W의 표면의 위치(대향점)에 접촉한다.
플랜지부(51b)는, 도 6 및 도 7에 도시한 바와 같이, 도전 부재(51)의 짧은 방향의 양 끝이며 도전 부재(51)의 상면측에 각각 설치되어 있고, 도전 부재(51)의 길이 방향을 따르도록 형성되어 있다. 즉, 플랜지부(51b)는 도전 프레임체(13a)의 프레임 폭 방향으로 연장되어 있다. 이들 플랜지부(51b)는, 도전 프레임체(13a) 측으로 대략 수평하게 연장되어 도전 프레임체(13a)와의 간극(예를 들어, 0.2 내지 0.5㎜ 정도의 간극)을 덮어서, 그 간극에 전자가 들어가는 것을 방지하고 있다. 또한, 상세하게는, 플랜지부(51b)는 절결부(42)의 내벽과 도전 부재(51)의 간극(제1 간극)의 상부, 또한 필요에 따라서, 제1 절연 부재(56)에 전자가 조사되는 것을 방지하기 위해서, 오목부(43)의 내벽(내측면)과 도전 부재(51)의 간극(제2 간극)의 상부를 덮고 있다. 따라서, 제1 절연 부재(56)가 오목부(43)에 대해 충분히 작은 경우에는, 오목부(43) 위에 플랜지부(51b)를 설치하지 않아도 된다. 또한, 제1 절연 부재(56)가 도전 부재로 치환되어 있는 경우에는, 차폐가 불필요해져서, 오목부(43) 위에 플랜지부(51b)를 설치하지 않아도 된다.
뱅크부(51c)는, 도 6 및 도 7에 도시한 바와 같이, 도전 부재(51)의 기판 W측의 단부에 설치되어 있고, 플랜지부(51b)의 길이 방향과 직교하도록 각 플랜지부(51b) 아래에 각각 형성되어 있다. 이들 뱅크부(51c)는, 도전 프레임체(13a)의 기판 W측의 선단면과의 간극(예를 들어, 0.2 내지 0.5㎜ 정도의 간극)을 덮어서, 그 간극에 전자가 들어가는 것을 방지하고 있다. 또한, 상세하게는, 뱅크부(51c)는, 절결부(42)의 내벽과 도전 부재(51)와의 간극의 도전 프레임체(13a)의 내주측(제3 간극)을 덮고 있다.
도 5로 되돌아가, 지지 부재(52)는, 기판 커버(13)가 기판 W에 놓이기 전에, 예를 들어 수납실 등에서 도전 프레임체(13a)를 지지하는 세점의 지지점 중 1개의 지지점으로서 기능한다. 이 지지 부재(52)의 하단부는 반구 형상으로 형성되어 있다.
접속 부재(53)는, 기판 커버(13)가 놓인 기판 W가 스테이지(11) 위에 적재된 상태에서, 스테이지(11) 상의 판 스프링(11b)에 접촉한다. 이 판 스프링(11b)은 제2 전기 회로(32)에 전기적으로 접속되어 있다. 따라서, 도전 부재(51)는 접속 부재(53) 및 판 스프링(11b)을 개재해서 제2 전기 회로(32)와 도통하게 된다.
제1 고정 부재(54)는, 도전 프레임체(13a)의 이면으로부터 그 도전 프레임체(13a)를 관통해서 도전 부재(51)의 내부의 도중까지 침입하여, 도전 프레임체(13a)에 도전 부재(51)를 고정한다. 이 제1 고정 부재(54)는, 제2 절연 부재(57)에 의해 도전 프레임체(13a)와 절연되어 있다. 제1 고정 부재(54)로서는, 예를 들어 볼트 등을 사용하는 것이 가능하다.
제2 고정 부재(55)는, 도전 부재(51)의 상면으로부터 그 도전 부재(51) 및 접속 부재(53)를 관통해서 지지 부재(52)의 내부의 도중까지 침입하여, 도전 부재(51)에 지지 부재(52) 및 접속 부재(53)를 고정한다. 제2 고정 부재(55)로서는, 예를 들어 볼트 등을 사용하는 것이 가능하다.
이 제2 고정 부재(55)의 상면의 높이는, 도전 부재(51)에 있어서의 도전 프레임체(13a) 상의 표면의 높이보다 낮게 되어 있다. 상세하게 설명하면, 도전 부재(51)에 있어서의 기판 W와 반대측 단부가 하방을 향하는 단차를 갖고 있으며, 이 단차 부분에 제2 고정 부재(55)가 설치되고, 제2 고정 부재(55)의 상면의 높이는 도전 부재(51)에 있어서의 도전 프레임체(13a) 상의 표면의 높이보다 낮게 되어 있다. 또한, 도 5에 도시한 바와 같이, 도전 부재(51)의 최하면은, 도전 프레임체(13a)의 최상면보다 낮은 위치에 있다.
전술한 도전 부재(51)나 지지 부재(52), 접속 부재(53), 제1 고정 부재(54), 제2 고정 부재(55)는, 도전성을 갖는 재료에 의해 형성되어 있다. 이 재료로서는, 예를 들어 비자성의 금속(예를 들어, 티타늄 합금 등)이나 도전성 세라믹스, 또는, 세라믹스에 도전성 재료를 코팅한 것 등을 사용하는 것이 가능하다.
여기서, 다른 전극부(13b 및 13c)도 전술한 전극부(13d)와 기본적으로 동일한 구조이다. 단, 다른 전극부(13b 및 13c)에서는, 전극부(13d)의 제1 절연 부재(56) 및 제2 절연 부재(57)의 어느 한쪽 또는 양쪽이 도전성을 갖는 부재(도전 부재)로 바꾸어져, 각 전극부(13b 및 13c)는 도전 프레임체(13a)에 도통하고 있다.
이로 인해, 전술한 바와 같이 도전 프레임체(13a)가 제1 전기 회로(31)에 직접 접속되어 있는 경우에는(도 3 참조), 각 전극부(13b 및 13c)의 접속 부재(53)나 판 스프링(11b)은 불필요하게 된다. 한편, 도전 프레임체(13a)가 제1 전기 회로(31)에 직접 접속되어 있지 않은 경우에는, 각 전극부(13b 및 13c)의 접속 부재(53)가 접촉하는 판 스프링(11b)을 설치하고, 그들 판 스프링(11b)을 제1 전기 회로(31)에 전기적으로 접속하도록 해도 된다.
이와 같은 구성의 기판 커버(13)는 수납실 등에서 기판 W 위에 놓이고, 그 후, 기판 커버(13)가 놓인 기판 W가 스테이지(11) 위에 적재된다. 계속해서, 2개의 전극부(13b 및 13c) 중 적어도 한쪽이 기판 W의 표면에 도통하고 있는지 여부가 확인되고, 그 도통이 확인되면, 스테이지(11) 상의 기판 W에 대한 묘화가 개시된다. 이 묘화 중, 2개의 전극부(13b 및 13c) 중 적어도 한쪽이 접지하고 있기 때문에, 기판 W의 표면도 접지해서 기판 W의 표면의 대전이 방지된다. 또한, 기판 W의 주연 근방에서 산란한 전자도 기판 커버(13)에 의해 포착되기 때문에, 기판 W의 주연 부근에서의 대전도 방지된다. 특히, 절결부(42)에 있어서의 도전 프레임체(13a)와 도전 부재(51)의 간극이 각 플랜지부(51b) 및 각 뱅크부(51c)에 의해 덮여 있어, 전자가 그들 간극에 침입하는 것이 억제되고 있다.
예를 들어, 도 8에 도시한 바와 같이, 전자 Ba는 플랜지부(51b) 및 뱅크부(51c)에 의해 도전 부재(51)와 도전 프레임체(13a)와의 간극에 침입하는 것이 억제되고 있다. 뱅크부(51c)는 전자 Ba가 소정의 각도 범위 R1(예를 들어, 기판 W의 표면으로부터 30도 정도까지의 범위)에서 침입하는 것을 방지하고 있고, 플랜지부(51b)는 전자 Ba가 나머지 소정의 각도 범위 R2(예를 들어 30도에서 90도 정도까지의 범위)에서 침입하는 것을 방지하고 있다. 이러한 플랜지부(51b) 및 뱅크부(51c)의 존재에 의해, 도전 프레임체(13a)와 도전 부재(51)와의 간극에 대한 전자의 침입이 억제되고, 기판 W의 외주면의 대전이 방지된다.
또한, 도전 부재(51)는 오목부(43)에 설치되어 있고, 오목부(43)에 설치된 도전 부재(51)는 절결부(42)를 지나서 기판 W측으로 연장되어 있다. 즉, 도전 부재(51)는 도전 프레임체(13a)의 상면을 넘어서(오버랩하여) 기판 W측으로 연장되는 일은 없게 되기 때문에, 그 만큼 기판 커버(13)의 두께를 얇게 하는 것이 가능하게 된다. 상세하게 설명하면, 도전 프레임체(13a)에 절결부(42)가 존재하지 않는 경우에는, 오목부(43)에 설치된 도전 부재(51)는 도전 프레임체(13a)의 상면을 넘어서 기판 W측으로 연장되게 된다. 이때, 도전 부재(51) 및 도전 프레임체(13a)가 접촉하지 않도록 그들 사이에는 간격을 두기 위해, 그 간격과 도전 부재(51)의 두께만큼, 기판 커버(13)의 두께가 두꺼워져 버린다. 한편, 도전 프레임체(13a)에 절결부(42)가 존재하는 경우에는, 전술한 바와 같이 오목부(43)에 설치된 도전 부재(51)는 절결부(42)를 지나서 기판 W측으로 연장되어 있다. 이로 인해, 도전 프레임체(13a)의 상면을 넘는 일이 없고, 절결부(42)가 존재하지 않는 경우의 도전 프레임체(13a)의 상면과 도전 부재(51)의 오버랩이 없어지기 때문에, 기판 커버(13)의 두께를 얇게 할 수 있다. 따라서, 전술한 바와 같이 기판 W의 대전을 방지하면서, 기판 커버(13)의 두께를 얇게 하는 것이 가능하게 된다.
이상 설명한 바와 같이, 실시 형태에 따르면, 도전 프레임체(13a)의 내주에 절결부(42)를 형성하고, 그 절결부(42)에 인접하는 오목부(43)에, 절결부(42)로부터 노출되는 기판 W의 표면 주연 영역을 덮는 판 형상의 도전 부재(51)를 설치함으로써, 도전 부재(51)가 절결부(42)를 통과해서 기판 W측으로 연장되기 때문에, 절결부(42)가 존재하지 않고 도전 부재(51)가 도전 프레임체(13a)의 상면을 넘는 경우(오버랩의 경우)에 비해, 기판 커버(13)의 두께를 얇게 하는 것이 가능하게 된다. 또한, 도전 프레임체(13a)측으로 연장되어 도전 프레임체(13a)까지의 간극을 덮는 플랜지부(51b)를 도전 부재(51)에 설치함으로써, 그 플랜지부(51b)에 의해 전자가 도전 부재(51)와 도전 프레임체(13a)와의 간극으로 침입하는 것이 억제되기 때문에, 기판 W의 대전을 방지하는 것이 가능하게 된다. 이러한 점에서, 기판 W의 대전을 방지하는 것에 더해, 기판 커버(13)의 두께를 얇게 할 수 있다.
또한, 도전 부재(51)에 도전 프레임체(13a)의 기판 W측의 선단면까지의 간극을 덮는 뱅크부(51c)를 설치함으로써, 그 뱅크부(51c)에 의해 전자가 도전 부재(51)와 도전 프레임체(13a)와의 간극에 침입하는 것이 보다 확실하게 억제되기 때문에, 기판 W의 대전을 확실하게 방지할 수 있다.
또한, 접촉부(51a)는, 기판 커버(13)가 설치된 기판 W를 그 이면으로부터 지지하는 복수의 지지 핀(지지점)(11a) 중 1개의 지지 핀(11a)에 대향하는 기판 W의 표면의 위치에 접촉하는 점에서, 접촉부(51a)가 지지 핀(11a)에 대향하지 않는 기판 W의 표면의 위치에 접촉한 경우에 비해, 기판 W의 휨이나 왜곡을 억제할 수 있다.
또한, 제1 고정 부재(54)를 도전 프레임체(13a)의 이면으로부터 그 도전 프레임체(13a)에 관통시켜서 도전 부재(51)의 내부의 도중까지 침입시키고, 이 제1 고정 부재(54)에 의해 도전 프레임체(13a)에 도전 부재(51)를 고정한다. 이때, 제1 고정 부재(54)가 도전 부재(51)의 상면으로부터 노출되지 않고, 진동 등에 의한 제1 고정 부재(54)와 도전 부재(51)의 마찰 등에 의해 파티클이 발생한 경우에도, 도전 부재(51)의 상면으로부터 외부로 나오는 일이 없어, 기판 W의 표면이 파티클에 의해 오염되지 않는다. 따라서, 제1 고정 부재(54)가 도전 부재(51)를 관통해서 그 상면으로부터 노출되어 있는 경우에 비해, 기판 W의 오염을 방지할 수 있다.
또한, 전술한 실시 형태에 있어서는, 제1 고정 부재(54)를 도전 부재(51)의 상면으로부터 노출되지 않도록 설치하고 있지만, 이것에 한정하는 것은 아니고, 파티클의 문제가 발생하지 않는 경우 등, 제1 고정 부재(54)를 도전 부재(51)의 상면으로부터 노출시키도록 해도 된다.
이상, 본 발명의 몇 가지의 실시 형태를 설명했지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않는다. 이들 신규 실시 형태는, 그 외 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등의 범위에 포함된다.

Claims (5)

  1. 하전 입자 빔에 의해 묘화되는 기판의 표면 주연 영역 및 둘레면 상부 영역을 덮는 도전성의 도전 프레임체이며, 상기 도전 프레임체의 내주의 일부에 설치된 절결부와, 그 절결부에 대해 상기 도전 프레임체의 프레임폭 방향으로 배열해서 인접하도록 상기 도전 프레임체의 상면의 외주측에 설치된 오목부를 갖는 도전 프레임체와,
    상기 절결부를 통과해서 상기 도전 프레임체의 프레임 안으로 돌출되도록 상기 오목부 상에 설치된 도전성의 도전 부재이며, 상기 기판의 표면과 도통하는 접촉부와, 상기 절결부의 내벽과 상기 도전 부재와의 간극의 상부를 덮는 플랜지부를 갖는 도전 부재를 구비하는 기판 커버.
  2. 제1항에 있어서,
    상기 플랜지부는, 상기 오목부의 내벽과 상기 도전 부재와의 간극의 상부를 덮는 기판 커버.
  3. 제1항에 있어서,
    상기 도전 부재는, 상기 절결부의 상기 내벽과 상기 도전 부재와의 상기 간극의 상기 도전 프레임체의 내주측을 덮는 뱅크부를 갖는 기판 커버.
  4. 제1항에 있어서,
    상기 접촉부는, 기판 커버가 설치된 상기 기판을 그 이면으로부터 지지하는 복수의 지지점 중 1개의 지지점에 대향하는 상기 기판의 표면의 위치에 접촉하는 기판 커버.
  5. 제1항에 있어서,
    상기 도전 프레임체의 이면으로부터 그 도전 프레임체를 관통해서 상기 도전 부재의 내부의 도중까지 침입하여, 상기 도전 프레임체에 상기 도전 부재를 고정하는 고정 부재를 더 구비하는 기판 커버.
KR1020150137271A 2014-10-08 2015-09-30 기판 커버 KR101742387B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-207255 2014-10-08
JP2014207255A JP6437266B2 (ja) 2014-10-08 2014-10-08 基板カバー

Publications (2)

Publication Number Publication Date
KR20160041774A KR20160041774A (ko) 2016-04-18
KR101742387B1 true KR101742387B1 (ko) 2017-05-31

Family

ID=55656438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150137271A KR101742387B1 (ko) 2014-10-08 2015-09-30 기판 커버

Country Status (4)

Country Link
US (1) US10129985B2 (ko)
JP (1) JP6437266B2 (ko)
KR (1) KR101742387B1 (ko)
TW (1) TWI618452B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373793B2 (en) 2016-09-05 2019-08-06 Nuflare Technology, Inc. Conductive contact point pin and charged particle beam apparatus
KR102081699B1 (ko) 2018-01-15 2020-02-26 성균관대학교산학협력단 스쿠알렌 생성능을 가지는 형질전환된 코리네박테리움 글루타미쿰
TWI807120B (zh) * 2019-10-23 2023-07-01 宇泰和股份有限公司 電極框架

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058809A (ja) 2006-09-01 2008-03-13 Nuflare Technology Inc 基板カバー、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2010074094A (ja) 2008-09-22 2010-04-02 Nuflare Technology Inc 基板カバー

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251875B2 (ja) * 1996-05-10 2002-01-28 株式会社東芝 荷電粒子ビーム露光装置
JP3694669B2 (ja) * 2001-12-20 2005-09-14 株式会社日立ハイテクノロジーズ 電子ビーム描画装置
JP4874384B2 (ja) * 2009-12-25 2012-02-15 株式会社ニューフレアテクノロジー 基板カバーおよびそれを用いた荷電粒子ビーム描画方法
JP5575169B2 (ja) * 2012-03-22 2014-08-20 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置および荷電粒子ビーム描画方法
US9609743B2 (en) * 2013-01-31 2017-03-28 Kyocera Corporation Electronic device mounting substrate, electronic apparatus, and imaging module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008058809A (ja) 2006-09-01 2008-03-13 Nuflare Technology Inc 基板カバー、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2010074094A (ja) 2008-09-22 2010-04-02 Nuflare Technology Inc 基板カバー

Also Published As

Publication number Publication date
JP6437266B2 (ja) 2018-12-12
US20160105945A1 (en) 2016-04-14
KR20160041774A (ko) 2016-04-18
US10129985B2 (en) 2018-11-13
TW201626859A (zh) 2016-07-16
JP2016076651A (ja) 2016-05-12
TWI618452B (zh) 2018-03-11

Similar Documents

Publication Publication Date Title
JP5896775B2 (ja) 電子ビーム描画装置および電子ビーム描画方法
JP5505821B2 (ja) 粒子ビーム露光装置のためのパターンロック装置
TWI665707B (zh) Multi-charged particle beam shielding device and multi-charged particle beam irradiation device
US7608528B2 (en) Substrate cover, and charged particle beam writing apparatus and method
KR101476389B1 (ko) 전자빔 묘화 장치 및 전자빔 묘화 방법
US7652271B2 (en) Charged-particle beam lithography with grid matching for correction of beam shot position deviation
JP2015056668A (ja) 補正プレートを有する荷電粒子多重ビーム装置
KR101742387B1 (ko) 기판 커버
JP6819509B2 (ja) マルチ荷電粒子ビーム描画装置
TWI739208B (zh) 多電子束檢查裝置
KR20170046072A (ko) 지지 케이스 및 멀티 하전 입자 빔 묘화 장치
TW202044304A (zh) 多帶電粒子束描繪裝置及多帶電粒子束描繪方法
US8476607B2 (en) Charged particle beam drawing apparatus and article manufacturing method
JP7073668B2 (ja) マルチ荷電粒子ビーム描画装置
KR20180111579A (ko) 전자 빔 조사 장치 및 전자 빔의 다이내믹 포커스 조정 방법
JP6581520B2 (ja) 荷電粒子ビーム描画装置
US11205557B2 (en) Multi charged particle beam writing apparatus
JP3373185B2 (ja) 荷電ビーム描画装置および荷電ビーム描画方法
JP2019212766A (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant