KR101737161B1 - 각진 접속 트레이스들을 사용함에 의한 결합 계수 변동 저감 - Google Patents

각진 접속 트레이스들을 사용함에 의한 결합 계수 변동 저감 Download PDF

Info

Publication number
KR101737161B1
KR101737161B1 KR1020137005837A KR20137005837A KR101737161B1 KR 101737161 B1 KR101737161 B1 KR 101737161B1 KR 1020137005837 A KR1020137005837 A KR 1020137005837A KR 20137005837 A KR20137005837 A KR 20137005837A KR 101737161 B1 KR101737161 B1 KR 101737161B1
Authority
KR
South Korea
Prior art keywords
trace
port
main arm
coupler
traces
Prior art date
Application number
KR1020137005837A
Other languages
English (en)
Other versions
KR20130127429A (ko
Inventor
양 리
수아낭 주
딘푸오크 브이. 호앙
구오하오 장
루스 레이스너
드미트리 프리크호드코
지운-셍 구오
브래들리 디. 스콜레스
데이비드 비베이로스
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20130127429A publication Critical patent/KR20130127429A/ko
Application granted granted Critical
Publication of KR101737161B1 publication Critical patent/KR101737161B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185—Edge coupled lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts

Landscapes

  • Aerials With Secondary Devices (AREA)
  • Transmitters (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Amplifiers (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Near-Field Transmission Systems (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transceivers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

높은 지향성 및 낮은 결합 계수 변동을 갖는 결합기가 설명된다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 또한, 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.

Description

각진 접속 트레이스들을 사용함에 의한 결합 계수 변동 저감{REDUCING COUPLING COEFFICIENT VARIATION BY USING ANGLED CONNECTING TRACES}
관련 출원
본원은 2010년 7월 29일자로 "SYSTEM AND METHOD FOR REDUCING COUPLING COEFFICIENT VARIATION UNDER VSWR USING INTENDED MISMATCH IN DAISY CHAIN COUPLERS"라는 제목으로 출원된 미국 특허 가출원 제61/368,700호에 대해 35 U.S.C.§119(e)에 따라 우선권의 이익을 주장하며, 그 개시 내용 전체는 본 명세서에서 참고로 포함된다.
기술 분야
본 발명은 일반적으로 결합기의 분야에 관한 것으로서, 구체적으로는 결합 계수 변동을 줄이기 위한 시스템 및 방법에 관한 것이다.
3세대(3G) 이동 통신 시스템들과 같은 소정의 응용들에서는 부하 변동하에서의 강건하고 정밀한 전력 제어가 요구된다. 이를 달성하기 위해, 종종 고지향성 결합기들이 전력 증폭기 모듈(PAM)들과 함께 사용된다. 통상적으로 결합기 지향성은 2.5:1의 출력 전압 정상파 비율(VSWR)과 더불어 ±1dB와 ±0.4dB 사이의 결합기 인수 변동 또는 피크 대 피크 에러를 유지하기 위해 12-18 dB로 제한된다.
그러나, 상이한 대역들 사이에 전력을 공유하기 위해 데이지 체인 결합기들을 사용하는 새로운 다중 대역 및 다중 모드 장치들 및 새로운 핸드셋 아키텍처들은 훨씬 더 높은 지향성과 더불어 더 낮은 결합기 인수 변동을 요구한다. 이러한 요구들의 달성은 더 작은 칩 패키지들에 대한 요구의 증가에 따라 더 어려워지고 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm 전력 증폭기 모듈(PAM)과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기에 관한 것이다. 결합기는 제1 트레이스를 포함하고, 제1 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제1 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다. 또한, 결합기는 제2 트레이스를 포함하고, 제2 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제2 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 패키징된 칩에 관한 것이다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 무선 장치에 관한 것이다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 스트립 결합기에 관한 것이다. 스트립 결합기는 서로 상대적으로 배치된 제1 스트립 및 제2 스트립을 포함한다. 각각의 스트립은 내측 결합 에지 및 외측 에지를 구비한다. 외측 에지는 하나의 세그먼트를 구비하며, 스트립의 폭은 스트립의 하나 이상의 추가적인 세그먼트와 관련된 하나 이상의 추가적인 폭과 다르다. 또한, 스트립 결합기는 사실상 입력 포트로서 구성되고 제1 스트립과 관련된 제1 포트를 포함한다. 스트립 결합기는 사실상 출력 포트로서 구성되고 제1 스트립과 관련된 제2 포트도 포함한다. 또한, 스트립 결합기는 사실상 결합된 포트로서 구성되고 제2 스트립과 관련된 제3 포트를 포함한다. 스트립 결합기는 사실상 격리된 포트로서 구성되고 제2 스트립과 관련된 제4 포트를 더 포함한다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 제조하는 방법에 관한 것이다. 이 방법은 제1 트레이스를 형성하는 단계를 포함하고, 제1 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제1 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다. 또한, 이 방법은 제2 트레이스를 형성하는 단계를 포함하고, 제2 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제2 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 또한, 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 스트립 결합기에 관한 것이다. 스트립 결합기는 서로 상대적으로 배치된 제1 스트립 및 제2 스트립을 포함한다. 각각의 스트립은 내측 결합 에지 및 외측 에지를 구비한다. 제1 스트립은 제1 스트립의 메인 아암을 제2 포트에 접속하는 접속 트레이스를 포함한다. 접속 트레이스 및 메인 아암은 0이 아닌 각도로 연결된다. 제2 스트립은 제4 포트와 통신하는 메인 아암을 포함하며, 이 메인 아암은 접속 트레이스에 0이 아닌 각도로 연결되지 않는다. 스트립 결합기는 사실상 입력 포트로서 구성되고 제1 스트립과 관련된 제1 포트를 더 포함한다. 제2 포트는 사실상 출력 포트로서 구성되고 제1 스트립과 관련된다. 또한, 스트립 결합기는 사실상 결합된 포트로서 구성되고 제2 스트립과 관련된 제3 포트를 포함한다. 제4 포트는 사실상 격리된 포트로서 구성되고 제2 스트립과 관련된다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 제조하는 방법에 관한 것이다. 이 방법은 제1 포트 및 제2 포트와 관련된 제1 트레이스를 형성하는 단계를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 이 방법은 제3 포트 및 제4 포트와 관련된 제2 트레이스를 형성하는 단계를 더 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 포트는 사실상 입력 포트로서 구성되고, 제2 포트는 사실상 출력 포트로서 구성된다. 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 더 포함한다. 제3 포트는 사실상 결합된 포트로서 구성되고, 제4 포트는 사실상 격리된 포트로서 구성된다. 또한, 결합기는 결합기 내에 미스매치를 유발하기 위해 불연속을 도입하도록 구성된 제1 커패시터를 포함한다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 제조하는 방법에 관한 것이다. 이 방법은 제1 포트 및 제2 포트와 관련된 제1 트레이스를 형성하는 단계를 포함한다. 제1 포트는 사실상 입력 포트로서 구성되고, 제2 포트는 사실상 출력 포트로서 구성된다. 이 방법은 제3 포트 및 제4 포트와 관련된 제2 트레이스를 형성하는 단계를 더 포함한다. 제3 포트는 사실상 결합된 포트로서 구성되고, 제4 포트는 사실상 격리된 포트로서 구성된다. 또한, 이 방법은 제1 커패시터를 제2 포트에 접속하는 단계를 포함한다. 제1 커패시터는 결합기 내에 미스매치를 유발하기 위해 불연속을 도입하도록 구성된다.
도면들 전반에서, 참조되는 요소들 사이의 대응성을 나타내기 위해 참조 번호들이 재사용된다. 도면들은 본 명세서에서 설명되는 본 발명의 실시예들을 예시하기 위해 제공되며, 본 발명의 범위를 한정하지 않는다.
도 1은 본 발명에 따른 결합기에 입력 신호를 제공하는 회로와 통신하는 결합기의 일 실시예를 나타낸다.
도 2a-2b는 에지 스트립 결합기(edge strip coupler)의 실시예들을 나타낸다.
도 2c-2d는 본 발명에 따른 에지 스트립 결합기들의 실시예들을 나타낸다.
도 3a-3b는 적층된 결합기(layered coupler)의 실시예들을 나타낸다.
도 3c-3d는 본 발명에 따른 와이드-사이드 스트립(wide-side strip) 적층 결합기들의 실시예들을 나타낸다.
도 4a-4b는 본 발명에 따른 각진 결합기들(angled couplers)의 실시예들을 나타낸다.
도 5는 본 발명에 따른 내장 커패시터 결합기(embedded capacitor coupler)의 일 실시예를 나타낸다.
도 6은 본 발명에 따른 결합기를 포함하는 전자 장치의 일 실시예를 나타낸다.
도 7은 본 발명에 따른 결합기 제조 프로세스의 일 실시예에 대한 흐름도를 나타낸다.
도 8은 본 발명에 따른 결합기 제조 프로세스의 일 실시예에 대한 흐름도를 나타낸다.
도 9는 본 발명에 따른 결합기 제조 프로세스의 일 실시예에 대한 흐름도를 나타낸다.
도 10은 본 발명에 따른 결합기 제조 프로세스의 일 실시예에 대한 흐름도를 나타낸다.
도 11a는 본 발명에 따른 적층된 각진 결합기를 포함하는 원형(prototype) PAM의 일 실시예를 나타낸다.
도 11b-c는 도 11a의 원형에 포함된 결합기에 대한 측정 결과들 및 시뮬레이션 결과들을 나타낸다.
도 12a-b는 본 발명에 따른 내장 커패시터 결합기에 대한 예시적인 시뮬레이션된 설계 및 비교 설계, 및 시뮬레이션 결과들을 나타낸다.
도 13a-b는 본 발명에 따른 부유 커패시터 결합기(floating capacitor coupler)에 대한 예시적인 시뮬레이션된 설계 및 비교 설계, 및 시뮬레이션 결과들을 나타낸다.
서론
전통적으로, 설계자들은 향상된 지향성과 더불어 최소의 결합 인수 변동 또는 최소의 피크 대 피크 에러를 달성하기 위해 결합기들을 매칭시키거나 격리하려고 시도한다. 연구자들에 의한 이론적인 분석은 스트립 결합기의 유도 결합 계수가 스트립 결합기의 용량 결합 계수와 동일한 경우에 스트립 결합기가 이상적으로 매칭되고 완전히 격리될 수 있다는 것을 보여준다.
Figure 112013019779618-pat00001
그러나, 이러한 조건의 충족은 일반적으로 결합기 아암 방향을 따른 레이아웃 대칭성 및 기판 재료의 적절한 유전율을 필요로 한다. 많은 응용에서, 전통적인 결합기 설계들을 이용하여, 필요한 결합기 사양들을 충족시키는 것은 가능하지 않다. 예를 들어, 현재의 전력 증폭기 모듈(PAM) 설계들에서, 유전 상수는 주로 라미네이트 기술에 의해 결정되며, 결합기 아암들의 대칭성 요구들은 소형 패키징 설계의 요구가 결합기를 위해 이용 가능한 공간을 줄일 때는 쉽게 충족되지 못한다. 따라서, PAM 크기가 3 mm x 3 mm 이하로 감소함에 따라, 결합기와 PAM을 통합하는 데 필요한 사양들을 달성하기가 더 어려워지고 있다.
본 발명의 실시예들은 2.5:1의 출력 VSWR 아래에서 결합기 인수 변동 또는 피크 대 피크 에러를 최소화하기 위한 장치 및 방법들을 제공한다. 결합기 인수 변동은 트레이스의 출력 포트 또는 메인 아암에서 미스매치를 도입함으로써 감소된다. 미스매치의 도입은 소거 효과(cancellation effect)에 기초하여 지향성을 증가시킨다. 이러한 원리는 아래에서 도 1을 이용하여 수학적으로 설명된다.
도 1은 본 발명에 따른 결합기(102)에 입력 신호를 제공하는 회로(100)와 통신하는 결합기(102)의 일 실시예를 나타낸다. 회로(100)는 일반적으로 결합기(102)에 입력 신호를 제공할 수 있는 임의의 회로를 포함할 수 있다. 예를 들어, 그에 한정되는 것은 아니지만, 회로(100)는 PAM일 수 있다.
결합기(102)는 4개의 포트, 즉 포트(104), 포트(106), 포트(108), 및 포트(110)을 포함한다. 도시된 실시예에서, 포트(104)는 전력이 일반적으로 인가되는 입력 포트(Pin)를 나타낸다. 포트(106)는 (입력 포트로부터의 전력 - 결합된 전력)이 출력되는 출력 포트(Pout) 또는 전송된 포트를 나타낸다. 포트(108)는 입력 포트에 인가된 전력의 일부가 지향되는 결합된 포트(Pc)를 나타낸다. 포트(110)는 반드시는 아니지만 일반적으로 매칭된 부하로 종단되는 격리된 포트(Pi)를 나타낸다.
종종, 결합기 성능은 결합 인수 및 결합 인수 변동 또는 피크 대 피크 에러에 기초하여 측정된다. 결합 인수(Cpout)는 결합된 포트인 포트(108)에서의 전력에 대한 출력 포트인 포트(106)에서의 전력의 비율이며, 수학식 2를 이용하여 계산될 수 있다.
Figure 112013019779618-pat00002
결합 인수 변동은 결합 인수의 최대 변화에 기초하여 결정되며, 수학식 3을 이용하여 계산될 수 있다.
Figure 112013019779618-pat00003
ΓL을 50 옴으로 정규화된 부하 임피던스로 그리고 Sij를 포트 j에서 입력될 때 포트 i에서 수신되는 전력에 대한 매칭된 조건들 하에서의 결합기의 산란 또는 S 파라미터로 정의하고, 결합된 포트 및 격리된 포트에서 반사가 없는 것으로 가정하면(즉, S33=S44=0), 결합 인수(Cpout)에 대해 수학식 4가 도출될 수 있다.
Figure 112013019779618-pat00004
이어서, 데시벨 단위로 측정되는 결합 인수 변동이 수학식 5를 이용하여 도출될 수 있다.
Figure 112013019779618-pat00005
S 파라미터는 결합기의 전송 계수(T) 및 결합 계수(K)와 관련되며, 이들 각각은 위상 및 진폭을 포함하는 복소수 값들이다. 소정 실시예들에서, 결합기 트레이스의 기하 구조, 결합기의 메인 트레이스에 대한 접속 트레이스의 각도 및 결합기 트레이스에 접속된 커패시터의 특성 중 적어도 하나를 변경함으로써 S 파라미터의 값들이 변경될 수 있다. 일부 구현들에서는, S 파라미터를 조정함으로써, 결합기 지향성이 증가될 수 있고, 결합 인수 변동이 감소될 수 있다.
출력 포트인 포트(106)가 완전히 매칭되지는 않을 때, 수학식 6을 이용하여 등가 지향성이 정의될 수 있다.
Figure 112013019779618-pat00006
출력 포트가 완전히 매칭될 때, 수학식 6은 수학식 7로 나타낸 바와 같이 결합기 지향성을 계산하기 위한 수학식으로 축소된다.
Figure 112013019779618-pat00007
유사하게, 결합기 인수 변동을 결정하기 위한 수학식인 수학식 5는 수학식 8로 축소될 수 있다.
Figure 112013019779618-pat00008
수학식 8을 고찰하면, 지향성(D)이 높을수록 결합 인수 변동이 낮다는 것을 알 수 있다. 또한, 결합기의 지향성이 결합기의 크기 제약 및/또는 결합기와 다른 회로 트레이스들 간의 교차 결합에 의해 제한될 때, 수학식 6은 S 파라미터(Sij)의 진폭 및 위상을 조정하여 S32/S31의 일부를 제거하는 것이 등가 지향성을 향상시킬 것이라는 것을 나타낸다. 이것은 미스매치를 고의로 유발하기 위해 결합기 내에 불연속을 생성함으로써 달성될 수 있다. 본 명세서의 전반에 걸쳐, 기존의 결합기 설계들에 비해 향상된 지향성 및 결합기 인수 변동을 갖는 결합기 설계들의 여러 개의 비제한적인 예가 설명된다. 소정 실시예들에서, 본 명세서에서 설명되는 결합기들은 3 mm x 3 mm 이하의 모듈 패키지들은 물론, 더 큰 패키지들과 함께 사용될 수 있다.
에지 스트립 결합기들의 예들
도 2a는 에지 스트립 결합기(200)의 일 실시예를 나타낸다. 에지 스트립 결합기(200)는 2개의 트레이스(202, 204)를 포함한다. 트레이스(202) 및 트레이스(204)는 각각 동일한 길이(L) 및 동일한 폭(W)을 갖는다. 또한, 트레이스(202)와 트레이스(204) 사이에는 갭 폭(GAP W)이 존재한다. 갭 폭은 하나의 트레이스에 제공되는 전력의 사전 결정된 부분이 다른 트레이스에 결합되게 하도록 선택된다. 도 2b에 도시된 바와 같이, 트레이스(202) 및 트레이스(204)는 하나의 트레이스가 다른 트레이스에 인접하도록 동일 수평면 내에 배치된다.
각각의 트레이스는 도 1과 관련하여 전술한 바와 같이 2개의 포트(도시되지 않음)와 관련될 수 있다. 예를 들어, 트레이스(202)는 트레이스의 좌측 단부(라벨 GAP W를 갖는 쪽)에서는 입력 포트와 그리고 우측 단부(라벨 W를 갖는 쪽)에서는 출력 포트와 관련될 수 있다. 마찬가지로, 트레이스(204)는 트레이스의 좌측 단부에서는 결합된 포트와 그리고 우측 단부에서는 격리된 포트와 관련될 수 있다. 물론, 일부 실시예들에서, 포트들은 입력 포트 및 결합된 포트가 트레이스들의 우측에 있고 출력 포트 및 격리된 포트가 좌측에 있도록 교환될 수 있다. 일부 실시예들에서, 결합된 포트는 트레이스(204)의 우측 단부에 있을 수 있고, 격리된 포트는 좌측 단부에 있을 수 있는 반면, 입력 포트는 트레이스(202)의 좌측 단부에 유지되고, 출력 포트는 트레이스(202)의 우측 단부에 유지된다. 또한, 소정 실시예들에서, 입력 포트 및 출력 포트는 트레이스(204)와 관련될 수 있고, 결합된 포트 및 격리된 포트는 트레이스(202)와 관련될 수 있다. 소정 실시예들에서, 트레이스들(202, 204)은 접속 트레이스들(도시되지 않음)에 의해 포트들과 접속된다. 일부 실시예들에서, 트레이스들은 트레이스들의 메인 아암들을 포트들과 접속시키는 비아들의 사용에 의해 포트들과 통신한다.
도 2c-2d는 본 발명에 따른 에지 스트립 결합기들의 실시예들을 나타낸다. 에지 스트립 결합기들 각각은 전술한 바와 같이 4개의 포트와 관련될 수 있다. 또한, 결합기들의 각각의 트레이스는 전술한 바와 같이 접속 아암들 또는 비아들을 이용하여 포트들과 통신할 수 있다. 도 2c는 제1 트레이스(212) 및 제2 트레이스(214)를 포함하는 에지 스트립 결합기(210)의 일 실시예를 나타낸다. 도 2c에 도시된 바와 같이, 각각의 트레이스는 3개의 세그먼트(216, 217, 218)로 분할될 수 있다. 소정 실시예들에서, 트레이스(212) 및 트레이스(214)를 3개의 세그먼트로 분할함으로써 불연속이 생성된다. 일반적으로, 트레이스(212) 및 트레이스(214)는 도 2c에 도시된 바와 같이 트레이스(212)의 내측의 분할되지 않은 결합 에지가 갭 폭(GAP W)을 갖고서 트레이스(214)의 내측의 분할되지 않은 결합 에지와 평행하게 정렬되도록 도 2b에 도시된 결합기(200)와 유사하게 동일 수평면 내에 배치된다. 그러나, 일부 실시예들에서, 트레이스(214)의 위치는 트레이스(212)의 위치에 대해 조정될 수 있다. 또한, 일반적으로 트레이스(212) 및 트레이스(214)는 동일 치수들을 공유하는 미러 이미지들이다. 그러나, 일부 실시예들에서, 트레이스(212) 및 트레이스(214)는 다를 수 있다. 예를 들어, 트레이스(212)와 관련된 세그먼트(217)의 길이 및/또는 폭은 트레이스(214)와 관련된 세그먼트(217)의 길이 및/또는 폭과 다를 수 있다.
이롭게도, 일부 실시예들에서, 각각의 트레이스의 길이들(L1, L2, L3) 중 하나 이상 및/또는 각각의 트레이스의 폭들(W1, W2) 중 하나 이상을 조정함으로써, 주어진 결합 인수에 대해 등가 지향성을 증가시키면서, 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 개선할 수 있다.
소정 실시예들에서, L1과 L2는 동일하다. 또한, L3은 L1 및 L2와 동일하거나 동일하지 않을 수 있다. 다른 실시예들에서, L1, L2 및 L3는 모두 다를 수 있다. 일반적으로, L1, L2 및 L3은 트레이스(212) 및 트레이스(214)에 대해 동일하다. 그러나, 일부 실시예들에서, 트레이스(212) 및 트레이스(214)의 세그먼트들의 길이들 중 하나 이상이 다를 수 있다. 유사하게, 트레이스(212) 및 트레이스(214)에 대한 폭들(W1, W2)은 일반적으로 동일하다. 그러나, 일부 실시예들에서, 폭들(W1, W2) 중 하나 이상은 트레이스(212) 및 트레이스(214)에 대해 다를 수 있다. 일반적으로, W1 및 W2는 모두 0이 아니다.
소정 실시예들에서, 세그먼트(216)와 세그먼트(217) 사이에 형성된 각도(A)는 90도이다. 또한, 세그먼트(217)와 세그먼트(218) 사이의 각도도 90도이다. 그러나, 소정 실시예들에서, 3개의 세그먼트들 사이의 각도들 중 하나 이상이 다를 수 있다. 따라서, 일부 실시예들에서, 세그먼트(217)는 도시된 것보다 더 점진적인 방식으로 트레이스(212) 및 트레이스(214)로부터 세로좌표 방향으로 연장할 수 있다.
도 2d는 제1 트레이스(222) 및 제2 트레이스(224)를 포함하는 에지 스트립 결합기(220)의 일 실시예를 나타낸다. 도 2d와 도 2c를 비교함으로써 알 수 있듯이, 결합기(220)는 결합기(210)의 반전 버전이다. 도 2d에 도시된 바와 같이, 각각의 트레이스는 3개의 세그먼트(226, 227, 228)로 분할될 수 있다. 소정 실시예들에서, 트레이스(222) 및 트레이스(224)를 3개의 세그먼트로 분할함으로써 불연속이 생성된다. 일반적으로, 트레이스(222) 및 트레이스(224)는 도 2d에 도시된 바와 같이 트레이스(222)의 내측의 분할되지 않은 결합 에지가 갭 폭(GAP W)을 갖고서 트레이스(224)의 내측의 분할되지 않은 결합 에지와 평행하게 정렬되도록 도 2b에 도시된 결합기(200)와 유사하게 동일 수평면 내에 배치된다. 그러나, 일부 실시예들에서, 트레이스(224)의 위치는 트레이스(222)의 위치에 대해 조정될 수 있다. 또한, 일반적으로 트레이스(222) 및 트레이스(224)는 동일 치수들을 공유하는 미러 이미지들이다. 그러나, 일부 실시예들에서, 트레이스(222) 및 트레이스(224)는 다를 수 있다. 예를 들어, 트레이스(222)와 관련된 세그먼트들(226, 228)의 길이 및/또는 폭은 트레이스(224)와 관련된 세그먼트들(226, 228)의 길이 및/또는 폭과 다를 수 있다.
이롭게도, 일부 실시예들에서, 각각의 트레이스의 길이들(L1, L2, L3) 중 하나 이상 및/또는 각각의 트레이스의 폭들(W1, W2) 중 하나 이상을 조정함으로써, 주어진 결합 인수에 대해 등가 지향성을 증가시키면서, 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 개선할 수 있다.
소정 실시예들에서, L1과 L2는 동일하다. 또한, L3은 L1 및 L2와 동일하거나 동일하지 않을 수 있다. 다른 실시예들에서, L1, L2 및 L3는 모두 다를 수 있다. 일반적으로, L1, L2 및 L3은 트레이스(222) 및 트레이스(224)에 대해 동일하다. 그러나, 일부 실시예들에서, 트레이스(222) 및 트레이스(224)의 세그먼트들의 길이들 중 하나 이상이 다를 수 있다. 유사하게, 트레이스(222) 및 트레이스(224)에 대한 폭들(W1, W2)은 일반적으로 동일하다. 그러나, 일부 실시예들에서, 폭들(W1, W2) 중 하나 이상은 트레이스(222) 및 트레이스(224)에 대해 다를 수 있다. 일반적으로, W1 및 W2는 모두 0이 아니다.
소정 실시예들에서, 세그먼트(226)와 세그먼트(227) 사이에 형성된 각도(A)는 90도이다. 또한, 세그먼트(227)와 세그먼트(228) 사이의 각도도 90도이다. 그러나, 소정 실시예들에서, 3개의 세그먼트들 사이의 각도들 중 하나 이상이 다를 수 있다. 따라서, 일부 실시예들에서, 세그먼트들(226, 228)은 도시된 것보다 더 점진적인 방식으로 트레이스(222) 및 트레이스(224)로부터 세로좌표 방향으로 연장할 수 있다.
적층 스트립 및 적층 와이드 -사이드 스트립 결합기들의 예들
도 3a-3b는 적층 스트립 결합기(300)의 실시예들을 나타낸다. 적층 스트립 결합기(300)는 2개의 트레이스(302, 304)를 포함한다. 트레이스들(302, 304)이 상이한 폭들을 갖는 것으로 도시되지만, 이것은 주로 도시의 편의를 위해서이다. 도 3b는 2개의 트레이스가 동일 폭을 갖는다는 것을 더 명확히 나타낸다. 또한, 트레이스(302)와 트레이스(304)는 동일 길이(L)를 갖는다. 또한, 도 3b에 도시된 바와 같이, 트레이스(302)와 트레이스(304) 사이에는 갭 폭(GAP W)이 존재한다. 갭 폭은 하나의 트레이스에 제공되는 전력의 사전 선택된 부분이 다른 트레이스에 결합되게 할 수 있도록 선택된다.
각각의 트레이스는 도 1과 관련하여 전술한 바와 같이 2개의 포트(도시되지 않음)와 관련될 수 있다. 예를 들어, 도 3a를 참조하면, 트레이스(302)는 트레이스의 좌측 단부(라벨 302 및 304를 갖는 쪽)에서는 입력 포트와 그리고 우측 단부(라벨 W를 갖는 쪽)에서는 출력 포트와 관련될 수 있다. 마찬가지로, 트레이스(304)는 트레이스의 좌측 단부에서는 결합된 포트와 그리고 우측 단부에서는 격리된 포트와 관련될 수 있다. 물론, 일부 실시예들에서, 포트들은 입력 포트 및 결합된 포트가 트레이스들의 우측에 있고 출력 포트 및 격리된 포트가 좌측에 있도록 교환될 수 있다. 일부 실시예들에서, 결합된 포트는 트레이스(304)의 우측 단부에 있고, 격리된 포트는 좌측 단부에 있을 수 있는 반면, 입력 포트는 트레이스(302)의 좌측 단부에 유지되고, 출력 포트는 트레이스(302)의 우측 단부에 유지된다. 또한, 소정 실시예들에서, 입력 포트 및 출력 포트는 트레이스(304)와 관련될 수 있고, 결합된 포트 및 격리된 포트는 트레이스(302)와 관련될 수 있다. 소정 실시예들에서, 트레이스들(302, 304)은 접속 트레이스들(도시되지 않음)에 의해 포트들과 접속된다. 소정 실시예들에서, 트레이스들은 트레이스들의 메인 아암들을 포트들과 접속시키는 비아들의 사용에 의해 포트들과 통신한다.
도 3c-3d는 본 발명에 따른 적층 와이드-사이드 스트립 결합기들의 실시예들을 나타낸다. 적층 와이드-사이드 스트립 결합기들 각각은 전술한 바와 같이 4개의 포트와 관련될 수 있다. 또한, 결합기들의 각각의 트레이스는 전술한 바와 같이 접속 아암들 또는 비아들을 이용하여 포트들과 통신할 수 있다. 도 3c는 제1 트레이스(312) 및 제2 트레이스(314)를 포함하는 적층 와이드-사이드 스트립 결합기(310)의 일 실시예를 나타낸다. 도 3c에 도시된 바와 같이, 각각의 트레이스는 그의 길이를 따라 세 쌍의 미러링된 세그먼트들(316, 317, 318)로 분할될 수 있다. 소정 실시예들에서, 각각의 트레이스가 그의 길이를 따라 양분되는 경우, 2개의 절반은 사실상 동일한 미러 이미지들일 것이다. 그러나, 일부 실시예들에서, 2개의 절반은 상이한 크기를 가질 수 있다. 예를 들어, 세그먼트(317)는 대응하는 세그먼트(317)가 음의 세로좌표 방향으로 연장하는 것보다 양의 세로좌표 방향으로 더 연장할 수 있다. 소정 실시예들에서, 트레이스(312) 및 트레이스(314)를 3개의 세그먼트로 분할함으로써 불연속이 생성된다.
일반적으로, 트레이스(312) 및 트레이스(314)는 도 3b의 결합기(300)와 관련하여 설명된 것과 유사하게 2개의 트레이스 사이에 공간을 갖고서 하나의 트레이스가 다른 트레이스 바로 위에 배치되도록 동일 수직면 내에 배치된다. 그러나, 일부 실시예들에서, 트레이스(314)의 위치는 트레이스(312)의 위치에 대해 조정될 수 있다. 또한, 일반적으로 트레이스(312) 및 트레이스(314)는 형상 및 크기가 사실상 동일하다. 그러나, 일부 실시예들에서, 트레이스(312) 및 트레이스(314)는 크기 및 형상이 다를 수 있다. 예를 들어, 트레이스(312)와 관련된 세그먼트(317)의 길이 및/또는 폭은 트레이스(314)와 관련된 세그먼트(317)의 길이 및/또는 폭과 다를 수 있다.
이롭게도, 일부 실시예들에서, 각각의 트레이스의 길이들(L1, L2, L3) 중 하나 이상 및/또는 각각의 트레이스의 폭들(W1, W2) 중 하나 이상을 조정함으로써, 주어진 결합 인수에 대해 등가 지향성을 증가시키면서, 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 개선할 수 있다. 소정 실시예들에서, 각각의 트레이스의 길이들(L1, L2, L3) 및 폭(W1)은 트레이스의 각각의 외측 에지에 대해 동일하게 조정된다. 그러나, 일부 실시예들에서, 각각의 트레이스의 각각의 외측 에지의 치수들은 독립적으로 조정될 수 있다.
소정 실시예들에서, L1 및 L2는 동일하다. 또한, L3은 L1 및 L2와 동일하거나 동일하지 않을 수 있다. 다른 실시예들에서, L1, L2 및 L3은 모두 다를 수 있다. 일반적으로, L1, L2 및 L3은 트레이스(312) 및 트레이스(314)에 대해 동일하다. 그러나, 일부 실시예들에서, 트레이스(312) 및 트레이스(314)의 세그먼트들의 길이들 중 하나 이상이 다를 수 있다. 유사하게, 트레이스(312) 및 트레이스(314)에 대한 폭들(W1, W2)은 일반적으로 동일하다. 그러나, 소정 실시예들에서, 폭들(W1, W2) 중 하나 이상은 트레이스(312) 및 트레이스(314)에 대해 다를 수 있다. 일반적으로, W1 및 W2는 모두 0이 아니다. 또한, 전술한 바와 같이, 각각의 트레이스의 각각의 외측 에지는 동일한 치수들을 공유할 수 있거나 다를 수 있다. 소정 실시예들에서, 각각의 트레이스의 각각의 대응하는 외측 에지는 다르거나 동일할 수 있다.
소정 실시예들에서, 세그먼트(316)와 세그먼트(317) 사이에 형성된 각도(A)는 90도이다. 또한, 세그먼트(317)와 세그먼트(318) 사이의 각도도 90도이다. 그러나, 소정 실시예들에서, 3개의 세그먼트 사이의 각도들 중 하나 이상이 다를 수 있다. 따라서, 소정 실시예들에서, 세그먼트(317)는 도시된 것보다 더 점진적인 방식으로 트레이스(312) 및 트레이스(314)로부터 세로좌표 방향으로 연장할 수 있다. 또한, 각도(A)는 일반적으로 트레이스들의 외측 에지들 각각에 대해 동일하지만, 일부 실시예들에서는 각도들이 상이할 수 있다.
도 3d는 제1 트레이스(322) 및 제2 트레이스(324)를 포함하는 적층 와이드-사이드 스트립 결합기(320)의 일 실시예를 나타낸다. 도 3d와 도 3c를 비교함으로써 알 수 있듯이, 결합기(320)는 결합기(310)의 반전 버전이다. 도 3d에 도시된 바와 같이, 각각의 트레이스는 그의 길이를 따라 세 쌍의 미러링된 세그먼트들(326, 327, 328)로 분할될 수 있다. 소정 실시예들에서, 각각의 트레이스가 그의 길이를 따라 양분되는 경우, 2개의 절반은 사실상 동일한 미러 이미지들일 것이다. 그러나, 일부 실시예들에서, 2개의 절반은 상이한 크기를 가질 수 있다. 예를 들어, 세그먼트들(326, 328)은 대응하는 세그먼트들(326, 328)이 음의 세로좌표 방향으로 연장하는 것보다 양의 세로좌표 방향으로 더 연장할 수 있다. 소정 실시예들에서, 트레이스(322) 및 트레이스(324)를 3개의 세그먼트로 분할함으로써 불연속이 생성된다.
일반적으로, 트레이스(322) 및 트레이스(324)는 도 3b의 결합기(300)와 관련하여 설명된 것과 유사하게 2개의 트레이스 사이에 공간을 갖고서 하나의 트레이스가 다른 트레이스 바로 위에 배치되도록 동일 수직면 내에 배치된다. 그러나, 일부 실시예들에서, 트레이스(324)의 위치는 트레이스(322)의 위치에 대해 조정될 수 있다. 또한, 일반적으로 트레이스(322) 및 트레이스(324)는 형상 및 크기가 사실상 동일하다. 그러나, 일부 실시예들에서, 트레이스(322) 및 트레이스(324)는 크기 및 형상이 다를 수 있다. 예를 들어, 트레이스(322)와 관련된 세그먼트들(326, 328)의 길이 및/또는 폭은 트레이스(324)와 관련된 세그먼트들(326, 328)의 길이 및/또는 폭과 다를 수 있다.
이롭게도, 일부 실시예들에서, 각각의 트레이스의 길이들(L1, L2, L3) 중 하나 이상 및/또는 각각의 트레이스의 폭들(W1, W2) 중 하나 이상을 조정함으로써, 주어진 결합 인수에 대해 등가 지향성을 증가시키면서, 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 개선할 수 있다. 소정 실시예들에서, 각각의 트레이스의 길이들(L1, L2, L3) 및 폭(W1)은 트레이스의 각각의 외측 에지에 대해 동일하게 조정된다. 그러나, 일부 실시예들에서, 각각의 트레이스의 각각의 외측 에지의 치수들은 독립적으로 조정될 수 있다.
소정 실시예들에서, L1 및 L2는 동일하다. 또한, L3은 L1 및 L2와 동일하거나 동일하지 않을 수 있다. 다른 실시예들에서, L1, L2 및 L3은 모두 다를 수 있다. 일반적으로, L1, L2 및 L3은 트레이스(322) 및 트레이스(324)에 대해 동일하다. 그러나, 일부 실시예들에서, 트레이스(322) 및 트레이스(324)의 세그먼트들의 길이들 중 하나 이상이 다를 수 있다. 유사하게, 트레이스(322) 및 트레이스(324)에 대한 폭들(W1, W2)은 일반적으로 동일하다. 그러나, 소정 실시예들에서, 폭들(W1, W2) 중 하나 이상은 트레이스(322) 및 트레이스(324)에 대해 다를 수 있다. 일반적으로, W1 및 W2는 모두 0이 아니다. 또한, 전술한 바와 같이, 각각의 트레이스의 각각의 외측 에지는 동일한 치수들을 공유할 수 있거나 다를 수 있다. 소정 실시예들에서, 각각의 트레이스의 각각의 대응하는 외측 에지는 다르거나 동일할 수 있다.
소정 실시예들에서, 세그먼트(326)와 세그먼트(327) 사이에 형성된 각도(A)는 90도이다. 또한, 세그먼트(327)와 세그먼트(328) 사이의 각도도 90도이다. 그러나, 소정 실시예들에서, 3개의 세그먼트 사이의 각도들 중 하나 이상이 다를 수 있다. 따라서, 소정 실시예들에서, 세그먼트들(326, 328)은 도시된 것보다 더 점진적인 방식으로 트레이스(312) 및 트레이스(314)로부터 세로좌표 방향으로 연장할 수 있다. 또한, 각도(A)는 일반적으로 트레이스들의 외측 에지들 각각에 대해 동일하지만, 일부 실시예들에서는 각도들이 상이할 수 있다. 더욱이, 일부 실시예들에서, 세그먼트(326)와 세그먼트(327) 사이의 각도는 세그먼트(327)와 세그먼트(328) 사이의 각도와 다를 수 있다.
트레이스들(314, 324)은 각각 트레이스들(312, 322)의 위에 배치되는 것으로 도시되지만, 일부 실시예들에서는 트레이스들(314, 324)이 각각 트레이스들(314, 324)의 아래에 배치될 수 있다. 또한, 트레이스들은 동일 수직면 내에 정렬되는 것으로 도시되지만, 일부 실시예들에서는 트레이스들이 중심이 벗어나게 정렬될 수 있다.
각진 결합기들의 예들
도 4a-4b는 본 발명에 따른 각진 결합기들의 실시예들을 나타낸다. 도 4a는 제1 트레이스(402) 및 제2 트레이스(404)를 포함하는 각진 스트립 결합기(400)의 일 실시예를 나타낸다. 제1 트레이스(402)는 2개의 세그먼트, 즉 메인 아암(405) 및 각도 A로 메인 아암(405)에 연결된 접속 트레이스(406)를 포함한다. 제2 트레이스(404)는 접속 트레이스 없이 메인 아암을 포함한다. 대안으로서, 제2 트레이스(404)는 접속 트레이스(406)를 포함하며, 제1 트레이스(402)는 접속 트레이스 없이 메인 아암을 포함한다. 일부 실시예들에서는, 트레이스(402) 및 트레이스(404) 모두가 각도 A로 메인 트레이스들에 접속된 접속 트레이스들을 포함한다.
접속 트레이스(406)는 결합기(400)와 관련된 포트(도시되지 않음)에 이른다. 그에 한정되지는 않지만, 포트는 일반적으로 결합기(400)의 출력 포트이다. 트레이스(402)의 메인 아암(405) 및 트레이스(404)는 각각 동일한 길이(L1) 및 동일한 폭(W1)을 갖는다. 또한, 메인 아암(405)과 트레이스(404) 사이에는 갭 폭(GAP W)이 존재한다. 갭 폭은 하나의 트레이스에 제공되는 전력의 사전 결정된 부분이 다른 트레이스에 결합될 수 있게 하도록 선택된다.
접속 트레이스(406)는 길이 L2 및 폭 W2를 갖는다. 일부 실시예들에서, 폭 W2는 폭 W1과 동일하다. 다른 실시예들에서, 접속 트레이스(406)의 폭은 트레이스트들(402, 404)의 폭보다 좁을 수 있다. 일부 실시예들에서, 접속 트레이스(406)의 좁아짐은 점진적이어서, 접속 트레이스(406)가 예를 들어 출력 포트에 접속되는 포인트에서 그의 최종 폭(W2)에 도달할 수 있다. 대안으로서, 접속 트레이스의 좁아짐은 매우 빠르게 발생할 수 있으며, 따라서 접속 트레이스(406)는 접속 트레이스(406)가 예를 들어 출력 포트에 접속되는 포인트 전의 소정 포인트에서 그의 최종 폭(W2)에 도달할 수 있다.
소정 실시예들에서, 결합기(400)는 4개의 포트와 관련된다. 각각의 트레이스는 도 1과 관련하여 전술한 바와 같이 2개의 포트(도시되지 않음)와 관련될 수 있다. 예를 들어, 도 4a를 참조하면, 트레이스(402)는 트레이스(402)의 좌측 단부(각진 접속 트레이스(406)가 없는 쪽)에서는 입력 포트와 그리고 우측 단부(각진 접속 트레이스(406)를 갖는 쪽)에서는 출력 포트와 관련될 수 있다. 마찬가지로, 트레이스(404)는 트레이스(404)의 좌측 단부에서는 결합된 포트와 그리고 우측 단부에서는 격리된 포트와 관련될 수 있다. 물론, 일부 실시예들에서, 포트들은 입력 포트 및 결합된 포트가 트레이스들의 우측에 있고 출력 포트 및 격리된 포트가 좌측에 있도록 교환될 수 있다. 일부 실시예들에서, 결합된 포트는 트레이스(404)의 우측 단부에 있을 수 있고, 격리된 포트는 좌측 단부에 있을 수 있는 반면, 입력 포트는 트레이스(402)의 좌측 단부에 유지되고, 출력 포트는 트레이스(402)의 우측 단부에 유지된다. 또한, 소정 실시예들에서, 입력 포트 및 출력 포트는 트레이스(404)와 관련될 수 있고, 결합된 포트 및 격리된 포트는 트레이스(402)와 관련될 수 있다.
도 4a에 도시된 바와 같이, 포트들 중 적어도 하나는 접속 트레이스(406)를 이용하여 결합기에 접속된다. 소정 실시예들에서, 나머지 포트들은 추가적인 접속 트레이스들(도시되지 않음)을 이용하여 트레이스들(402, 404)과 통신할 수 있다. 그러한 실시예들에서, 추가적인 접속 트레이스들은 접속 트레이스(406)와 다른 각도로 트레이스들에 접속되며, 따라서 접속 트레이스들의 불연속을 통해 결합기 내에 미스매치를 유발한다. 일부 실시예들에서, 추가적인 접속 트레이스들은 트레이스들의 메인 아암들에 0도의 각도로 접속된다. 일부 실시예들에서, 접속 트레이스들 중 하나 이상은 각도 A로 메인 트레이스들에 접속될 수 있다. 그러나, 일반적으로 접속 트레이스들 중 적어도 하나는 메인 트레이스들 중 하나에 0이 아닌 각도로 또는 A 외의 각도로 접속되며, 따라서 결합기 내에 미스매치를 유발한다.
일부 실시예들에서, 포트들은 트레이스들의 메인 아암들을 포트들과 접속시키는 비아들의 사용에 의해 트레이스들(402, 404)과 통신할 수 있다.
일반적으로, 트레이스(402) 및 트레이스(404)는 도 4a에 도시된 바와 같이 트레이스(402)의 메인 아암(405)의 내측 결합 에지가 갭 폭(GAP W)을 갖고서 트레이스(404)의 내측 결합 에지와 평행하게 정렬되도록 동일 수평면 내에 배치된다. 그러나, 일부 실시예들에서, 트레이스(404)의 위치는 트레이스(402)의 메인 아암(405)의 위치에 대해 조정될 수 있다. 또한, 일반적으로 트레이스(402)의 메인 아암과 트레이스(404)는 크기가 동일하다. 그러나, 일부 실시예들에서, 트레이스(402)의 메인 아암과 트레이스(404)는 크기가 다를 수 있다. 예를 들어, 트레이스(402)의 메인 아암(405)의 길이 및/또는 폭은 트레이스(404)의 길이 및/또는 폭과 다를 수 있다.
이롭게도, 일부 실시예들에서, 접속 트레이스(406)의 길이(L2), 폭(W2) 및 각도(A) 중 하나 이상을 조정함으로써, 주어진 결합 인수에 대해 등가 지향성을 증가시키면서 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 개선할 수 있다.
소정 실시예들에서, 세그먼트 메인 아암(405)과 접속 트레이스(406) 사이에 형성된 각도(A)는 90도와 150도 사이이다. 다른 실시예들에서, 각도(A)는 임의의 0이 아닌 각도를 포함할 수 있다.
도 4b는 제1 트레이스(412) 및 제2 트레이스(414)를 포함하는 적층된 각진 스트립 결합기(410)의 일 실시예를 나타낸다. 제1 트레이스(412)는 2개의 세그먼트, 즉 메인 아암(415) 및 메인 아암(415)에 각도 A로 연결된 접속 트레이스(416)를 포함한다. 제2 트레이스(414)는 접속 트레이스 없이 메인 아암을 포함한다. 대안으로서, 제2 트레이스(414)는 접속 트레이스(416)를 포함하고, 제1 트레이스(412)는 접속 트레이스 없이 메인 아암을 포함한다. 일부 실시예들에서, 트레이스(412) 및 트레이스(414)는 모두 메인 트레이스들에 각도 A로 접속된 접속 트레이스들을 포함한다.
적층된 각진 스트립 결합기(410)는 각진 스트립 결합기(400)와 사실상 유사하며, 결합기(400)와 관련하여 설명된 실시예들 각각이 결합기(410)에 적용될 수 있다. 그러나, 일부 실시예들에서, 결합기(410)의 트레이스들의 위치는 결합기(400)의 그것들과 다를 수 있다. 일반적으로, 트레이스(412) 및 트레이스(414)는 도 3b에 도시된 GAP W와 유사한 2개의 트레이스 사이의 갭을 갖고서 트레이스(402)의 메인 아암(405)이 트레이스(414)의 아래에 정렬되도록 동일 수직면 내에 서로 상대적으로 배치된다. 그러나, 일부 실시예들에서, 트레이스(414)의 위치는 트레이스(412)의 메인 아암(415)의 위치에 대해 조정될 수 있다. 또한, 일부 실시예들에서, 트레이스(402)의 메인 아암(405)은 트레이스(414) 위에 정렬될 수 있다.
일반적으로, 트레이스(412)의 메인 아암과 트레이스(414)는 크기가 동일하다. 그러나, 일부 실시예들에서, 트레이스(412)의 메인 아암과 트레이스(414)는 크기가 다를 수 있다. 예를 들어, 트레이스(412)의 메인 아암(415)의 길이 및/또는 폭은 트레이스(414)의 길이 및/또는 폭과 다를 수 있다.
내장 커패시터 결합기의 예
도 5는 본 발명에 따른 내장 커패시터 결합기(500)의 일 실시예를 나타낸다. 결합기(500)는 2개의 트레이스(502, 504)를 포함한다. 양 트레이스는 폭 W를 갖는다. 트레이스(502)는 길이 L2를 갖고, 트레이스(504)는 길이 L1을 갖는다. 일부 실시예들에서, 2개의 트레이스의 길이들은 동일하다. 또한, 결합기(500)는 내장 커패시터(506)를 포함한다. 일부 실시예들에서, 커패시터(506)는 부유 커패시터(floating capacitor)일 수 있다.
하나의 커패시터만이 도시되지만, 일부 실시예들에서는 다수의 커패시터가 사용될 수 있다. 예컨대, 커패시터가 트레이스(502)는 물론, 트레이스(504)에도 접속될 수 있다. 또한, 커패시터가 하나 또는 양 트레이스의 각각의 단부에 접속될 수 있다.
이롭게도, 일부 실시예들에서는, 커패시터들의 수, 커패시터들의 타입 및 커패시터들의 사양들을 조정함으로써 결합기(500) 내에 불연속을 형성하여 미스매치를 발생시킨다. 또한, 커패시터의 선택을 통해 불연속을 조정함으로써, 주어진 결합 인수에 대해 등가 지향성을 증가시키면서, 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 개선할 수 있다.
일반적으로, 트레이스(502) 및 트레이스(504)는 도 3b에 도시된 GAP W와 유사한 2개의 트레이스 사이의 갭 폭을 갖고서 트레이스(502)가 트레이스(504)의 아래에 정렬되도록 동일 수직면 내에 서로 상대적으로 배치된다. 그러나, 일부 실시예들에서, 트레이스(504)의 위치는 트레이스(502)의 위치에 대해 조정될 수 있다. 또한, 일부 실시예들에서, 트레이스(502)는 트레이스(504) 위에 정렬될 수 있다. 일부 실시예들에서, 트레이스(504) 및 트레이스(504)는 도 2a에 도시된 결합기와 유사하게 두 트레이스 사이에 폭을 갖고서 동일 수평면 내에 정렬될 수 있다.
전술한 결합기들과 같이, 각각의 트레이스는 2개의 포트(도시되지 않음)와 관련될 수 있다. 예를 들어, 트레이스(502)는 트레이스(502)의 좌측 단부(라벨 W를 갖는 쪽)에서는 입력 포트와 그리고 우측 단부(커패시터(506)를 갖는 쪽)에서는 출력 포트와 관련될 수 있다. 마찬가지로, 트레이스(504)는 트레이스(504)의 좌측 단부에서는 결합된 포트와 그리고 우측 단부에서는 격리된 포트와 관련될 수 있다. 물론, 일부 실시예들에서, 포트들은 입력 포트 및 결합된 포트가 트레이스들의 우측에 있고 출력 포트 및 격리된 포트가 좌측에 있도록 교환될 수 있다. 일부 실시예들에서, 결합된 포트는 트레이스(504)의 우측 단부에 있고, 격리된 포트는 좌측 단부에 있을 수 있는 반면, 입력 포트는 트레이스(502)의 좌측 단부에 유지되고, 출력 포트는 트레이스(502)의 우측 단부에 유지된다. 또한, 소정 실시예들에서, 입력 포트 및 출력 포트는 트레이스(504)와 관련될 수 있고, 결합된 포트 및 격리된 포트는 트레이스(502)와 관련될 수 있다. 소정 실시예들에서, 트레이스들(502, 504)은 접속 트레이스들(도시되지 않음)에 의해 포트들에 접속된다. 일부 실시예들에서, 트레이스들은 트레이스들의 메인 아암들을 포트들과 접속시키는 비아들의 사용에 의해 포트들과 통신한다.
전술한 결합기들에 대한 설명 중 대부분이 결합기의 도전성 트레이스들에 초점을 맞췄지만, 결합기 설계들 각각은 하나 이상의 절연층, 기판 및 패키징을 포함할 수 있는 결합기 모듈의 일부라는 것을 이해해야 한다. 예를 들어, 결합기들(300, 310, 320, 410, 500) 중 하나 이상은 도시된 트레이스들 각각 사이에 유전성 재료를 포함할 수 있다. 다른 예로서, 결합기들(200, 210, 220, 400) 중 하나 이상의 결합기의 트레이스들은 기판 상에 형성될 수 있다. 또한, 일반적으로 도전성 트레이스들은 구리와 같은 동일한 도전성 재료로 제조되지만, 일부 실시예들에서는 하나의 트레이스가 다른 트레이스와 다른 재료로 제조될 수 있다.
결합기를 구비하는 전자 장치의 예
도 6은 본 발명에 따른 결합기를 포함하는 전자 장치(600)의 일 실시예를 나타낸다. 전자 장치(600)는 일반적으로 결합기를 사용할 수 있는 임의의 장치를 포함할 수 있다. 예컨대, 전자 장치(600)는 몇몇 예로서 무선 전화, 기지국 또는 소나 시스템(sonar system)일 수 있다.
전자 장치(600)는 패키징된 칩(610), 패키징된 칩(622), 처리 회로(630), 메모리(640), 전원(650) 및 결합기(660)를 포함할 수 있다. 일부 실시예들에서, 전자 장치(600)는 몇 가지 예로서 송수신기, 중계기 또는 발광기와 같은 임의 수의 추가적인 시스템 및 서브시스템을 포함할 수 있다. 또한, 일부 실시예들은 도 6에 도시된 것보다 적은 시스템들을 포함할 수 있다.
패키징된 칩들(610, 620)은 전자 장치(600)에 사용될 수 있는 임의 타입의 패키징된 칩을 포함할 수 있다. 예를 들어, 패키징된 칩들은 디지털 신호 프로세서들을 포함할 수 있다. 패키징된 칩(610)은 결합기(612) 및 처리 회로(614)를 포함할 수 있다. 또한, 패키징된 칩(620)은 처리 회로(622)를 포함할 수 있다. 또한, 패키징된 칩들(610, 620) 각각은 메모리를 포함할 수 있다. 일부 실시예들에서, 패키징된 칩(610) 및 패키징된 칩(620)은 임의의 크기를 가질 수 있다. 소정 실시예들에서, 패키징된 칩(610)은 3 mm x 3 mm일 수 있다. 다른 실시예들에서, 패키징된 칩(610)은 3 mm x 3 mm보다 작을 수 있다.
처리 회로(614, 622, 630)는 전자 장치(600)와 관련될 수 있는 임의 타입의 처리 회로를 포함할 수 있다. 예를 들어, 처리 회로(630)는 전자 장치(600)를 제어하기 위한 회로를 포함할 수 있다. 다른 예로서, 처리 회로(614)는 수신된 신호들 및/또는 전송 전의 전송 예정 신호들의 신호 컨디셔닝을 수행하기 위한 회로를 포함할 수 있다. 처리 회로(622)는 예를 들어 그래픽을 처리하고 전자 장치(600)와 관련된 디스플레이(도시되지 않음)를 제어하기 위한 회로를 포함할 수 있다. 일부 실시예들에서, 처리 회로(614)는 전력 증폭기 모듈(PAM)을 포함할 수 있다.
결합기들(612, 660)은 본 발명에 따른 전술한 임의의 결합기를 포함할 수 있다. 또한, 결합기(612)는 3 mm x 3 mm의 패키징된 칩(610) 내에 맞도록 본 발명에 따라 설계될 수 있다.
결합기 제조 프로세스의 제1 예
도 7은 본 발명에 따른 결합기 제조 프로세스(700)의 일 실시예에 대한 흐름도를 나타낸다. 프로세스(700)는 본 발명에 따른 결합기를 생성할 수 있는 임의의 시스템에 의해 수행될 수 있다. 예를 들어, 프로세스(700)는 몇 가지 예로서 범용 컴퓨팅 시스템, 특수 목적 컴퓨팅 시스템, 전산화된 상호작용 제조 시스템, 자동화되고 전산화된 제조 시스템 또는 반도체 제조 시스템에 의해 수행될 수 있다. 일부 실시예들에서는, 사용자가 제조 프로세스를 구현하는 시스템을 제어한다.
프로세스는 블록 702에서 시작되며, 여기서 유전성 재료 상에 제1 도전성 트레이스가 형성된다. 제1 도전성 트레이스는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 도전성 재료를 이용하여 제조될 수 있다. 예를 들어, 도전성 트레이스는 구리로 제조될 수 있다. 또한, 유전성 재료는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 유전성 재료를 포함할 수 있다. 예를 들어, 유전성 재료는 세라믹 또는 금속 산화물일 수 있다. 소정 실시예들에서, 유전성 재료는 접지면 상에 배치될 수 있는 기판 상에 배치된다. 일 실시예에서, 제1 도전성 트레이스는 절연체 상에 형성될 수 있다.
블록 704에서, 프로세스(700)는 제1 도전성 트레이스의 외측 에지를 따라 폭 불연속을 생성하는 단계를 포함한다. 개별적으로 식별되지만, 블록 704와 관련된 동작은 블록 702의 일부로서 포함될 수 있다. 소정 실시예들에서, 폭 불연속을 생성하는 단계는 도 2c에 도시된 결합기(210)와 같이 제1 트레이스의 나머지보다 큰 폭을 갖는 제1 트레이스의 세그먼트를 생성하는 단계를 포함한다. 대안으로서, 폭 불연속을 생성하는 단계는 도 2d에 도시된 결합기(220)와 같이 제1 트레이스의 나머지보다 좁은 폭을 갖는 제1 트레이스의 세그먼트를 생성하는 단계를 포함한다. 또한, 이러한 폭 불연속은 도 2c 및 2d에 도시된 바와 같이 사실상 트레이스의 중심에 배치될 수 있다. 대안으로서, 폭 불연속은 제1 트레이스의 단부를 포함하는 중심으로부터 벗어난 곳에 생성될 수 있다.
소정 실시예들에서, 더 큰 폭(또는 더 작은 폭)을 갖는 제1 트레이스의 세그먼트와 제1 트레이스의 나머지 사이에 형성된 각도는 사실상 90도이다. 그러나, 일부 실시예들에서, 각도는 90도보다 작거나 클 수 있다. 일부 실시예들에서, 제1 트레이스의 나머지에 비해 더 큰(또는 더 작은) 폭을 갖는 세그먼트의 각 측에서의 각도는 사실상 동일하다. 다른 실시예들에서, 각 측에서의 각도는 다를 수 있다.
블록 706에서, 유전성 재료 상에 제2 도전성 트레이스가 형성된다. 블록 708에서, 제2 도전성 트레이스의 외측 에지를 따라 폭 불연속이 생성된다. 소정 실시예들에서, 제2 도전성 트레이스는 제1 도전성 트레이스와 사실상 동일하지만, 제1 도전성 트레이스의 미러 이미지이다. 그러나, 일부 실시예들에서, 제2 도전성 트레이스의 외측 에지를 따라 생성된 폭 불연속은 블록 704에서 제1 도전성 트레이스를 따라 생성된 폭 불연속과 다를 수 있다. 일반적으로, 블록 702 및 704와 관련하여 전술한 다양한 실시예들은 블록 706 및 708에 적용된다.
블록 710에서, 도 2c 및 2d에 도시된 바와 같이 도전성 트레이스들의 내측 도전성 에지들을 서로 사실상 평행하게 정렬함으로써 제1 도전성 트레이스 및 제2 도전성 트레이스가 서로 상대적으로 배치된다. 개별적으로 식별되지만, 블록 710과 관련된 동작은 트레이스들이 형성될 때 블록 702 및 706 중 하나 이상의 일부로서 포함될 수 있다. 일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 도 2c 및 2d에 도시된 바와 같이 양 트레이스가 가로좌표 방향으로 동일 포인트에서 시작하고 가로좌표 방향으로 동일 포인트에서 끝나도록 정렬된다. 대안으로서, 트레이스들은 제1 트레이스 및 제2 트레이스가 가로좌표 방향으로 상이한 위치들에서 시작하고 끝나도록 중심으로부터 벗어나서 정렬될 수 있다.
일부 실시예들에서, 블록 710에서 제1 도전성 트레이스와 제2 도전성 트레이스 사이에 공간 또는 갭이 유지된다. 이 분야의 통상의 기술자가 이해하듯이, 이러한 갭은 제1 트레이스에 인가되는 전력의 원하는 부분의 제2 트레이스로의 원하는 결합을 가능하게 하도록 선택된다.
소정 실시예들에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 예를 들어 도 2b에 도시된 바와 같이 동일 수평면 내에 정렬된다. 대안으로서, 트레이스들은 상이한 평면에 있을 수 있다.
소정 실시예들에서, 트레이스들의 상이한 세그먼트들을 포함하는 제1 트레이스 및 제2 트레이스의 치수들은 주어진 결합 인수에 대한 등가 지향성을 최대화하면서 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 최소화하도록 선택된다. 또한, 일부 실시예들에서, 치수들은 결합기가 3 mm x 3mm 패키지 내에 맞는 것이 가능하도록 선택된다.
결합기 제조 프로세스의 제2 예
도 8은 본 발명에 따른 결합기 제조 프로세스(800)의 일 실시예에 대한 흐름도를 나타낸다. 프로세스(800)는 본 발명에 따른 결합기를 생성할 수 있는 임의의 시스템에 의해 수행될 수 있다. 예를 들어, 프로세스(800)는 몇 가지 예로서 범용 컴퓨팅 시스템, 특수 목적 컴퓨팅 시스템, 전산화된 상호작용 제조 시스템, 자동화되고 전산화된 제조 시스템 또는 반도체 제조 시스템에 의해 수행될 수 있다. 일부 실시예들에서는, 사용자가 제조 프로세스를 구현하는 시스템을 제어한다.
프로세스는 블록 802에서 시작되며, 여기서 유전성 재료의 제1 측 상에 제1 도전성 트레이스가 형성된다. 제1 도전성 트레이스는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 도전성 재료를 이용하여 제조될 수 있다. 예를 들어, 도전성 트레이스는 구리로 제조될 수 있다. 또한, 유전성 재료는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 유전성 재료를 포함할 수 있다. 예를 들어, 유전성 재료는 세라믹 또는 금속 산화물일 수 있다. 일 실시예에서, 제1 도전성 트레이스는 절연체 상에 형성될 수 있다.
블록 804에서, 제1 도전성 트레이스의 더 긴 에지들(도 3c 및 3d에 도시된 바와 같은 가로좌표를 따르는 것들) 각각을 따라 폭 불연속이 생성된다. 개별적으로 식별되지만, 블록 804와 관련된 동작은 블록 802의 일부로서 포함될 수 있다. 소정 실시예들에서, 폭 불연속을 생성하는 단계는 도 3c에 도시된 결합기(310)와 같이 제1 트레이스의 각 측에서 세로좌표 방향으로 트레이스의 세그먼트를 연장함으로써 제1 트레이스의 나머지보다 큰 폭을 갖는 제1 트레이스의 세그먼트를 생성하는 단계를 포함한다. 대안으로서, 폭 불연속을 생성하는 단계는 도 3d에 도시된 결합기(320)와 같이 제1 트레이스의 각 측에서 세로좌표 방향으로 세그먼트의 폭을 줄임으로써 제1 트레이스의 나머지보다 좁은 폭을 갖는 제1 트레이스의 세그먼트를 생성하는 단계를 포함한다. 또한, 이러한 폭 불연속은 도 3c 및 3d에 도시된 바와 같이 사실상 트레이스의 중심에 배치될 수 있다. 대안으로서, 폭 불연속은 제1 트레이스의 단부를 포함하는 중심으로부터 벗어난 곳에 생성될 수 있다.
소정 실시예들에서, 제1 트레이스의 한 측 상의 더 큰(또는 더 작은) 폭을 갖는 세그먼트의 치수들은 제1 트레이스의 다른 측 상의 대응하는 세그먼트의 치수들과 사실상 동일하다. 다른 실시예들에서, 더 큰(또는 더 작은) 폭을 갖는 세그먼트들의 치수들은 제1 트레이스의 각 측에서 다를 수 있다. 예를 들어, 한 세그먼트가 더 길 수 있다. 다른 예로서, 제1 트레이스의 한 측 상의 더 큰 폭을 갖는 세그먼트는 제1 트레이스의 다른 측 상의 더 큰 폭을 갖는 세그먼트보다 더 연장될 수 있다.
소정 실시예들에서, 더 큰 폭(또는 더 작은 폭)을 갖는 제1 트레이스의 세그먼트와 제1 트레이스의 나머지 사이에 형성된 각도는 사실상 90도이다. 그러나, 일부 실시예들에서, 각도는 90도보다 작거나 클 수 있다. 일부 실시예들에서, 제1 트레이스의 나머지에 비해 더 큰(또는 더 작은) 폭을 갖는 세그먼트의 각 측에서의 각도는 사실상 동일하다. 다른 실시예들에서, 세그먼트의 각 측에서의 각도는 다를 수 있다. 또한, 일부 실시예들에서, 제1 트레이스의 한 측 상의 큰(또는 더 작은) 폭을 갖는 세그먼트와 관련된 각도들 중 하나 이상은 제1 트레이스의 다른 측 상의 세그먼트와 관련된 각도들 중 하나 이상과 동일하다. 다른 실시예들에서, 각도들 중 하나 이상이 다를 수 있다.
블록 806에서, 제2 도전성 트레이스가 유전성 재료의 제1 측과 반대인 유전성 재료의 제2 측 상에 형성되고, 제1 도전성 트레이스와 사실상 정렬된다. 일부 실시예들에서, 제2 트레이스는 제1 트레이스를 포함하는 절연체의 제1 측과 반대인 절연체의 제2 측 상에 형성된다.
소정 실시예들에서, 제2 도전성 트레이스는 제1 유전성 재료(또는 제1 절연체)의 위 또는 아래에 배치된 제2 유전성 재료(또는 제2 절연체) 상에 형성된다. 소정 실시예들에서, 유전성 재료의 2개의 층은 절연체와 같은 다른 재료에 의해 또는 공기에 의해 분리될 수 있다. 다른 실시예들에서, 제1 및 제2 도전성 트레이스들은 유전성 재료 내에 내장될 수 있으며, 유전성 재료의 층이 2개의 도전성 트레이스 사이에 배치된다. 소정 실시예들에서, 유전성 재료는 기판 상에 각각 위치할 수 있는 한 쌍의 접지면 사이에 위치할 수 있다.
블록 808에서, 제2 도전성 트레이스의 더 긴 에지들(도 3c 및 3d에 도시된 바와 같이 가로좌표를 따르는 것들) 각각을 따라 폭 불연속이 생성된다. 개별적으로 식별되지만, 블록 808과 관련된 동작은 블록 806의 일부로서 포함될 수 있다.
소정 실시예들에서, 제2 도전성 트레이스는 제1 도전성 트레이스와 사실상 동일하다. 그러나, 일부 실시예들에서, 제2 도전성 트레이스의 더 긴 에지들 각각을 따라 생성된 폭 불연속들은 블록 804에서 제1 도전성 트레이스의 더 긴 에지들 각각을 따라 생성된 폭 불연속들과 다를 수 있다. 일반적으로, 블록 802 및 804와 관련하여 전술한 다양한 실시예들은 블록 806 및 808에 적용된다.
소정 실시예들에서, 제2 도전성 트레이스는 제1 도전성 트레이스에 상대적으로 배치되며, 동일 수직면 내에서 하나의 트레이스가 다른 트레이스 위에 중심을 갖는다. 일부 실시예들에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 상이한 평면에 정렬된다. 일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 도 3c 및 3d에 도시된 바와 같이 양 트레이스가 가로좌표 방향으로 동일 포인트에서 시작하고 가로좌표 방향으로 동일 포인트에서 끝나도록 정렬된다. 대안으로서, 트레이스들은 제1 트레이스 및 제2 트레이스가 가로좌표 방향으로 상이한 위치들에서 시작하고 끝나도록 중심으로부터 벗어나서 정렬될 수 있다.
일부 실시예들에서, 제1 도전성 트레이스와 제2 도전성 트레이스 사이에 공간 또는 갭이 유지된다. 이 분야의 통상의 기술자가 이해하듯이, 이러한 갭은 제1 트레이스에 인가되는 전력의 원하는 부분의 제2 트레이스로의 원하는 결합을 가능하게 하도록 선택된다. 일부 실시예들에서는 갭이 공기로 채워질 수 있지만, 다수의 실시예에서 갭은 유전성 재료 또는 절연체로 채워진다.
소정 실시예들에서, 트레이스들의 상이한 세그먼트들을 포함하는 제1 트레이스 및 제2 트레이스의 치수들은 주어진 결합 인수에 대한 등가 지향성을 최대화하면서 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 최소화하도록 선택된다. 또한, 일부 실시예들에서, 치수들은 결합기가 3 mm x 3mm 패키지 내에 맞는 것이 가능하도록 선택된다.
결합기 제조 프로세스의 제3 예
도 9는 본 발명에 따른 결합기 제조 프로세스(900)의 일 실시예에 대한 흐름도를 나타낸다. 프로세스(900)는 본 발명에 따른 결합기를 생성할 수 있는 임의의 시스템에 의해 수행될 수 있다. 예를 들어, 프로세스(900)는 몇 가지 예로서 범용 컴퓨팅 시스템, 특수 목적 컴퓨팅 시스템, 전산화된 상호작용 제조 시스템, 자동화되고 전산화된 제조 시스템 또는 반도체 제조 시스템에 의해 수행될 수 있다. 일부 실시예들에서는, 사용자가 제조 프로세스를 구현하는 시스템을 제어한다.
프로세스는 블록 902에서 시작되며, 여기서 유전성 재료 상에 제1 도전성 트레이스가 형성된다. 제1 도전성 트레이스는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 도전성 재료를 이용하여 제조될 수 있다. 예를 들어, 도전성 트레이스는 구리로 제조될 수 있다. 또한, 유전성 재료는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 유전성 재료를 포함할 수 있다. 예를 들어, 유전성 재료는 세라믹 또는 금속 산화물일 수 있다. 일 실시예에서, 제1 도전성 트레이스는 절연체 상에 형성될 수 있다.
블록 904에서, 유전성 재료 상에 제2 도전성 트레이스가 형성된다. 블록 906에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 도 4a에 도시된 바와 같이 도전성 트레이스들의 내측 도전성 에지들을 서로 사실상 평행하게 정렬함으로써 서로 상대적으로 배치된다. 일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 도 4a에 도시된 바와 같이 양 트레이스의 적어도 하나의 단부가 가로좌표 방향으로 동일 포인트에서 시작하도록 정렬된다. 대안으로서, 트레이스들은 제1 트레이스 및 제2 트레이스가 가로좌표 방향으로 상이한 위치들에서 시작하고 끝나도록 정렬될 수 있다.
일부 실시예들에서, 제1 도전성 트레이스와 제2 도전성 트레이스 사이에 공간 또는 갭이 유지된다. 이 분야의 통상의 기술자가 이해하듯이, 이러한 갭은 제1 트레이스에 인가되는 전력의 원하는 부분의 제2 트레이스로의 원하는 결합을 가능하게 하도록 선택된다.
소정 실시예들에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 예를 들어 도 2b에 도시된 바와 같이 동일 수평면 내에 정렬된다. 대안으로서, 트레이스들은 상이한 평면에 있을 수 있다.
일부 실시예들에서, 예를 들어 도 4b에 도시된 바와 같이, 제2 도전성 트레이스는 제1 도전성 트레이스에 상대적으로 배치되며, 동일 수직면 내에서 하나의 트레이스가 다른 트레이스 위에 중심을 갖는다. 일부 실시예들에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 상이한 평면에 정렬된다. 또한, 2개의 도전성 트레이스를 배치하기 위한 프로세스(800)와 관련하여 설명된 실시예들 중 일부 또는 전부는 프로세스(900)에 적용될 수 있다.
블록 908에서, 제1 도전성 트레이스 또는 제1 도전성 트레이스의 메인 트레이스로부터 출력 포트에 이르는 0이 아닌 각도로 접속 트레이스가 형성된다. 일부 실시예들에서, 접속 트레이스는 제2 도전성 트레이스 또는 제2 도전성 트레이스의 메인 트레이스로부터 출력 포트에 이른다. 소정 실시예들에서는, 제1 접속 트레이스가 출력 포트에 이르는 하나의 도전성 트레이스에 대해 형성되고, 제2 접속 트레이스가 결합된 포트 및 격리된 포트 중 하나에 이르는 다른 도전성 트레이스에 대해 형성될 수 있다. 각각의 접속 트레이스는 그의 각각의 도전성 트레이스에 대해 0이 아닌 각도로 형성될 수 있다.
일부 실시예들에서, 1개 내지 3개의 접속 트레이스가 제1 및 제2 도전성 트레이스들로부터 결합기의 포트들에 이를 수 있다. 접속 트레이스들 중 적어도 하나는 그의 각각의 도전성 트레이스에 대해 0이 아닌 각도로 형성된다.
소정 실시예들에서, 4개의 접속 트레이스가 제1 및 제2 도전성 트레이스들로부터 결합기의 4개의 포트에 이를 수 있다. 접속 트레이스들 중 적어도 하나는 그의 각각의 도전성 트레이스에 대해 0이 아닌 각도로 형성되며, 접속 트레이스들 중 적어도 하나는 그의 각각의 도전성 트레이스에 대해 0도 각도로 형성된다.
소정 실시예들에서, 전술한 바와 같이, 접속 트레이스들은 도전성 트레이스들의 메인 트레이스들과 동일한 폭을 가질 수 있다. 대안으로서, 접속 트레이스들은 상이한 폭을 가질 수 있다. 일부 실시예들에서, 접속 트레이스는 메인 트레이스와 접속 트레이스가 연결되는 포인트에서 메인 트레이스와 동일한 폭을 가질 수 있다. 또한, 접속 폭은 출력 포트와 같은 관련 포트를 향해 형성될 때 좁아지거나 넓어질 수 있다.
소정 실시예들에서, 접속 트레이스의 치수들 및 접속 트레이스가 도전성 트레이스의 메인 트레이스에 연결되는 0이 아닌 각도는 주어진 결합 인수에 대한 등가 지향성을 최대화하면서 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 최소화하도록 선택된다. 또한, 일부 실시예들에서, 치수들은 결합기가 3 mm x 3mm 패키지 내에 맞는 것이 가능하도록 선택된다.
결합기 제조 프로세스의 제4 예
도 10은 본 발명에 따른 결합기 제조 프로세스(1000)의 일 실시예에 대한 흐름도를 나타낸다. 프로세스(1000)는 본 발명에 따른 결합기를 생성할 수 있는 임의의 시스템에 의해 수행될 수 있다. 예를 들어, 프로세스(1000)는 몇 가지 예로서 범용 컴퓨팅 시스템, 특수 목적 컴퓨팅 시스템, 전산화된 상호작용 제조 시스템, 자동화되고 전산화된 제조 시스템 또는 반도체 제조 시스템에 의해 수행될 수 있다. 일부 실시예들에서는, 사용자가 제조 프로세스를 구현하는 시스템을 제어한다.
프로세스는 블록 1002에서 시작되며, 여기서 유전성 재료 상에 제1 도전성 트레이스가 형성된다. 제1 도전성 트레이스는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 도전성 재료를 이용하여 제조될 수 있다. 예를 들어, 도전성 트레이스는 구리로 제조될 수 있다. 또한, 유전성 재료는 이 분야의 통상의 기술자가 이해하는 바와 같은 다수의 유전성 재료를 포함할 수 있다. 예를 들어, 유전성 재료는 세라믹 또는 금속 산화물일 수 있다. 일 실시예에서, 제1 도전성 트레이스는 절연체 상에 형성될 수 있다.
블록 1004에서, 유전성 재료 상에 제2 도전성 트레이스가 형성된다. 블록 1006에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 도 4a에 도시된 바와 같이 도전성 트레이스들의 내측 도전성 에지들을 서로 사실상 평행하게 정렬함으로써 서로 상대적으로 배치된다. 일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 도 4a에 도시된 바와 같이 양 트레이스의 적어도 하나의 단부가 가로좌표 방향으로 동일 포인트에서 시작하도록 정렬된다. 대안으로서, 트레이스들은 제1 트레이스 및 제2 트레이스가 가로좌표 방향으로 상이한 위치들에서 시작하고 끝나도록 정렬될 수 있다.
일부 실시예들에서, 제1 도전성 트레이스와 제2 도전성 트레이스 사이에 공간 또는 갭이 유지된다. 이 분야의 통상의 기술자가 이해하듯이, 이러한 갭은 제1 트레이스에 인가되는 전력의 원하는 부분의 제2 트레이스로의 원하는 결합을 가능하게 하도록 선택된다.
소정 실시예들에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 예를 들어 도 2b에 도시된 바와 같이 동일 수평면 내에 정렬된다. 대안으로서, 트레이스들은 상이한 평면에 있을 수 있다.
일부 실시예들에서, 예를 들어 도 5에 도시된 바와 같이, 제2 도전성 트레이스는 제1 도전성 트레이스에 상대적으로 배치되며, 동일 수직면 내에서 하나의 트레이스가 다른 트레이스 위에 중심을 갖는다. 일부 실시예들에서, 제1 도전성 트레이스 및 제2 도전성 트레이스는 상이한 평면에 정렬된다. 또한, 2개의 도전성 트레이스를 배치하기 위한 프로세스(800)와 관련하여 설명된 실시예들 중 일부 또는 전부는 프로세스(1000)에 적용될 수 있다.
블록 1008에서, 제1 커패시터가 도체의 출력 포트에 이르는 제1 트레이스의 단부에 접속된다. 블록 1010에서, 제2 커패시터가 격리된 포트에 이르는 제2 트레이스의 단부에 접속된다. 대안으로서, 제2 커패시터는 결합된 포트에 이르는 제2 트레이스의 단부에 접속될 수 있다. 일부 실시예들에서, 블록 1010은 옵션이다. 일부 실시예들에서, 제1 커패시터는 결합된 포트 및 격리된 포트 중 하나에 이르는 제2 트레이스의 단부에 접속되며, 제2 커패시터는 제1 트레이스에 접속되지 않는다.
소정 실시예들에서, 커패시터 및/또는 제2 커패시터는 내장 커패시터들이다. 일부 실시예들에서, 커패시터 및/또는 제2 커패시터는 부유 커패시터들이다.
소정 실시예들에서, 커패시터 및/또는 제2 커패시터의 특성들은 주어진 결합 인수에 대한 등가 지향성을 최대화하면서 타겟 동작 주파수에 대해 각각 수학식 6, 4 및 5를 이용하여 계산되는 바와 같은 결합 인수 변동을 최소화하도록 선택된다. 또한, 일부 실시예들에서, 커패시터 및/또는 제2 커패시터의 특성들은 결합기가 3 mm x 3mm 패키지 내에 맞도록 충분하게 크기가 감소되는 것이 가능하도록 선택된다. 다수의 구현에서, 커패시터의 특성들은 커패시터 또는 커패시터의 배치와 관련된 임의의 특성들을 포함할 수 있다. 예를 들어, 특성들은 몇몇 예로서 커패시터의 값 또는 그의 용량, 커패시터의 기하 구조, 결합기의 하나 또는 양 트레이스에 대한 커패시터의 배치, 결합기의 포트들 중 하나 이상에 대한 커패시터의 배치, 및 결합기와 통신하는 다른 컴포넌트들에 대한 커패시터의 배치를 포함할 수 있다.
에지 스트립 결합기에 대한 실험 결과
본 명세서에서 개시되는 결합기 설계들 각각에 대해 다수의 설계가 시뮬레이션 및 테스트되었다. 이러한 설계들 중 2개는 도 2c에 도시된 실시예에 기초한다. 이러한 설계들의 결과들은 아래의 표 1에서 "설계 2" 및 "설계 3"으로 식별된다. 아래 표 1의 "설계 1"에 대하여 목록화된 결과들은 도 2a에 기초하는 비교 예에 대한 것이다.
Figure 112013019779618-pat00009
3개의 설계 각각은 782 MHz의 타겟 주파수를 가지며, 2개의 트레이스 사이에 50 um의 간격 또는 갭 폭을 갖는 4층 기판 상에 설계된다. 3개의 설계 모두에 대한 트레이스들의 단부들에서의 폭들, 즉 설계 1에 대해 도 2a의 W 및 설계 2 및 3에 대해 도 2c의 W1은 1000 um이다. 설계 1에 대한 2개의 트레이스의 길이, 즉 도 2a의 L은 8000 um이다. 설계 1 및 2에 대해, 2개의 트레이스의 3개의 세그먼트의 길이는 다음과 같은데, 즉 L1은 1500 um이고, L2는 4400 um이고, L3은 2100 um이다. 따라서, 설계 1에서와 같이, 설계 1 및 2에서 2개의 트레이스 각각의 총 길이도 8000 um이다. 또한, 설계들은 20 dB의 결합 인수를 갖도록 생성되었다. 따라서, 3개의 설계 간의 차이는 2개의 트레이스의 중앙 폭에 그리고 중앙 세그먼트들의 길이, 즉 도 2c의 L3에 존재한다.
비교 예인 설계 1에 대해, 트레이스들이 트레이스들의 전체 길이에 걸쳐 균일하게 유지되므로, 중앙 폭은 트레이스들의 단부에서의 폭 1000 um과 동일하다. 이러한 물리적 치수들의 선택은 23 dB의 지향성 및 23 dB의 유사한 등가 지향성을 제공한다. 설계 2에 대해, 중앙 폭, 즉 도 2c의 W1과 W2의 합은 1200 um이다. 따라서, 폭 W2는 200 um이다. 표 1로부터 알 수 있듯이, 불연속을 도입함으로써, 수학식 6으로부터 계산되는 바와 같은 등가 지향성이 30 dB로 증가하며, 이는 설계 2에 대한 27 dB의 지향성에 비해 3 dB만큼 향상된 것이다. 더욱이, 설계 1과 설계 2를 비교하면, 출력 포트에서의 반사(S22)는 -33 dB로부터 -29 dB로 증가한다. 이러한 증가는 수학식 5를 이용하여 계산되는 바와 같은 피크 대 피크 에러 또는 결합 인수 변동을 줄인다.
표 1로부터 알 수 있듯이, 설계 3은 설계 1 및 설계 2 양자에 비해 향상된 결과들을 제공한다. 전술한 바와 같이, 설계 3은 설계 2와 다수의 설계 특징을 공유한다. 그러나, 설계 3은 1400 um의 중앙 폭을 갖는다. 따라서, 설계 3에 대한 폭 W2는 400 um이다. 중앙 폭이 증가함에 따라, 메인 아암의 출력 포트에서의 반사가 더 커지고, S22가 -27 dB로 증가하며, 의도된 미스매치에 의해 유발되는 소거 효과로부터 이익을 얻는 등가 지향성이 55 dB로 증가한다. 따라서, 표 1로부터 알 수 있듯이, 트레이스들의 중앙 폭에서의 불연속을 통한 미스매치의 도입은 지향성을 향상시키면서 타겟 동작 주파수에 대한 결합 인수 변동을 줄인다.
적층된 각진 결합기에 대한 실험 결과
도 11a는 본 발명에 따른 적층된 각진 결합기를 사용하는 3 mm x 3 mm PAM의 일 실시예를 나타낸다. 또한, 도 11b-c는 도 11a의 PAM과 함께 사용되는 결합기에 대한 측정 결과 및 시뮬레이션 결과 양자를 나타낸다. 도 11a는 2.5:1의 VSWR을 갖는 PAM(1100)을 나타낸다. PAM(1100)은 적층된 각진 결합기(1102)를 포함한다. 도 11a로부터 알 수 있듯이, 결합기(1102)는 도 4b와 관련하여 설명된 것과 설계가 유사하다. 결합기(1102)의 하부 트레이스인 제1 트레이스는 한 쌍의 각진 접속 트레이스(1104)를 사용하여 출력 포트에 접속된다. 제1 접속 트레이스는 다른 층에 이르는 비아에 메인 아암을 접속한다. 제2 접속 트레이스는 비아로부터 또 다른 층 내의 다른 비아에 이른다. PAM(1100)이 결합기(1102)에 대한 2개의 접속 트레이스를 도시하지만, 소정 실시예들에서는 하나 이상의 접속 트레이스가 도전성 트레이스의 메인 아암을 출력 포트에 접속하는 데 사용될 수 있다. 다수의 구현에서, 지향성 및 결합 인수 변동에 대한 주요 영향은 제1 접속 트레이스와 메인 아암 간의 각도의 결과이다. 그러나, 일부 실시예들에서, 제1 접속 트레이스와 추가적인 접속 트레이스들 간의 각도도 결합기(1102)에 대한 지향성 및 결합 인수 변동의 값들에 영향을 미칠 수 있다. 유사하게, 일부 실시예들에서, 접속 트레이스와 포트 간의 각도는 결합기(1102)에 대한 지향성 및 결합 인수 변동의 값들에 영향을 미칠 수 있다.
도 11a에 도시된 결합기(1102)에서, 제1 접속 트레이스 또는 접속 아암과 메인 아암 간의 최적의 접속 각도는 결합기(1102)에 대해 145도인 것으로 결정되었다. 이 값은 각도를 45도와 165도 사이에서 스위핑(sweeping)함으로써 결정되었다. 소정 실시예들에서, 최적 각도는 결합기(1102)에 대해 결정된 각도와 다를 수 있다.
이전 섹션에서 설명된 결합기들과 같이, 결합기(1102)는 4층 기판 상에 형성되었고, 782 MHz의 주파수용으로 설계되었다. 아암들과 비아들 사이의 접속 트레이스들(1104)의 배향은 도 11b의 그래프들로부터 알 수 있듯이 높은 등가 지향성을 얻도록 조정되었다. 그래프 1112 및 그래프 1116은 각각 각진 접속 트레이스가 없는 결합기 및 결합기(1102)에 대한 결합기 지향성을 나타낸다. 두 그래프로부터 알 수 있듯이, 결합기 지향성은 그래프 1118로에 도시된 바와 같이 -20.7 dB의 출력 리턴 손실과 더불어 24.4 dB로부터 28.4 dB로 향상된다.
도 11c를 참조하면, 그래프 1122로부터, 2.5:1의 VSWR을 갖는 PAM에 대한 피크 대 피크 에러 측정이 0.3 dB 변동을 나타낸다는 것을 알 수 있다. 따라서, 의도적인 미스매치가 도입되지만, 매칭된 28 dB 결합기에 대해 예상되는 것과 동일한 결합 인수 변동이 달성된다.
내장 커패시터 결합기에 대한 실험 결과
도 12a-b는 본 발명에 따른 내장 커패시터 결합기에 대한 예시적인 시뮬레이션된 설계 및 비교 설계, 및 시뮬레이션 결과들을 나타낸다. 도 12a는 회로들(1202, 1206)에 포함되는 1.88 GHz용으로 설계된 2개의 측면 결합 스트립 결합기를 나타낸다. 회로(1202)는 결합기의 출력 포트에 접속된 내장 커패시터(1204)도 포함한다. 회로(1206)는 내장 커패시터를 포함하지 않는다. 양 회로(1202, 1206)는 3 mm x 3mm PAM들의 시뮬레이션들이다. 다수의 구현에서, 내장 커패시터(1204)는 피크 대 피크 에러 또는 결합 계수 변동을 향상시키도록 선택된다. 내장 커패시터(1204)는 임의의 형상을 가질 수 있다. 또한, 일부 실시예들에서, 커패시터(1204)는 임의의 기판 층에 배치될 수 있다. 소정 실시예들에서, 커패시터(1204)는 접지 층을 제외한 임의의 층에 배치될 수 있다. 다수의 구현에서, 선택된 구현 요구들에 기초하여 기생 용량(parasitic capacitance)이 변할 수 있다. 도 12a에 도시된 시뮬레이션된 설계에서는 0.1 pF보다 적은 기생 용량이 유지되었다.
2개의 설계에 대한 시뮬레이션 결과들은 내장 커패시터를 갖는 결합기에 대한 피크 대 피크 에러가 내장 커패시터를 갖지 않는 결합기에 비해 0.93 dB로부터 0.83 dB로 감소한다는 것을 보여준다. 이것은 도 12b의 그래프 1212 및 그래프 1214로부터 알 수 있다. 또한, 피크 대 피크 에러 판독에 있어서의 향상은 등가 지향성의 향상을 나타낸다.
부유 커패시터 결합기에 대한 실험 결과
도 13a-b는 본 발명에 따른 부유 커패시터 결합기에 대한 예시적인 시뮬레이션된 설계 및 비교 설계, 및 시뮬레이션 결과들을 나타낸다. 도 13a는 회로들(1302, 1304)에 포함되는 1.88 GHz용으로 설계된 2개의 측면 결합 스트립 결합기를 나타낸다. 결합기들은 6층 기판 상에 형성되었다. 도시된 실시예들에서, 입력 포트 및 출력 포트와 관련된 제1 트레이스 또는 메인 라인은 층 2 상에 배치된다. 결합된 포트 및 격리된 포트와 관련된 제2 트레이스 또는 결합된 라인은 층 3 상에 배치된다. 그러나, 결합기들은 도시된 것으로 한정되지 않으며, 트레이스들은 상이한 층들 상에 배치될 수 있고 그리고/또는 상이한 수의 층의 기판과 관련될 수 있다.
양 회로(1302, 1304)는 3 mm x 3 mm PAM들의 시뮬레이션들이다. 회로(1304)는 결합기에 접속된 한 쌍의 부유 커패시터(1306, 1308)도 포함한다. 부유 커패시터(1308)는 결합기의 출력 포트에 접속되고, 부유 커패시터(1306)는 격리된 포트에 접속된다. 양 부유 커패시터(1306, 1308)는 피크 대 피크 에러 또는 결합 계수 변동을 개선하도록 선택된다. 내장 커패시터(1204)와 같이, 부유 커패시터들(1306, 1308)은 임의의 형상으로 제조될 수 있다. 도시된 실시예에서, 부유 커패시터들(1306, 1308)은 모두 기판 층 5 상에 배치되었다. 그러나, 이들은 임의의 층에 배치될 수 있다. 일부 실시예들에서, 부유 커패시터들(1306, 1308)은 접지 층 외의 임의의 층에 배치될 수 있다. 다수의 실시예에서, 선택된 구현 요구들에 기초하여 기생 용량이 변할 수 있다. 도 13a에 도시된 시뮬레이션된 설계에서는 부유 커패시터들(1306, 1308)에 대해 각각 0.2 pF 및 0.6 pF의 기생 용량이 유지되었다. 2개의 커패시터가 도시되지만, 하나 이상의 커패시터가 회로(1304)의 결합기와 함께 사용될 수 있다. 회로(1302)는 부유 커패시터를 포함하지 않는다.
2개의 설계에 대한 시뮬레이션 결과들은 부유 커패시터들을 갖는 결합기에 대한 피크 대 피크 에러가 부유 커패시터를 갖지 않는 결합기에 비해 0.57 dB로부터 0.25 dB로 감소한다는 것을 보여준다. 이것은 도 13b의 그래프 1314 및 그래프 1318로부터 알 수 있다. 또한, 등가 지향성이 17.9 dB로부터 18.1 dB로 향상된다. 그래프 1312 및 1316으로부터 알 수 있듯이 결합은 19.8 dB로부터 19.7 dB로 약간 감소한다.
추가적인 실시예들
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm 전력 증폭기 모듈(PAM)과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기에 관한 것이다. 결합기는 제1 트레이스를 포함하고, 제1 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제1 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다. 또한, 결합기는 제2 트레이스를 포함하고, 제2 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제2 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다.
일부 실시예들에서, 제1 트레이스의 3개의 세그먼트 및 제2 트레이스의 3개의 세그먼트는 결합기의 출력 포트에서 미스매치를 유발하는 불연속을 생성할 수 있으며, 따라서 3 mm x 3 mm 모듈 내에 맞도록 결합기의 크기의 감소를 가능하게 한다.
일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스의 제3 에지는 제2 트레이스의 제3 에지를 따라 정렬될 수 있다.
일부 실시예들에서, 제1 트레이스의 제3 에지는 제2 트레이스의 제3 에지로부터 적어도 사전 결정된 최소 거리만큼 분리될 수 있다.
일부 예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리와 다를 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리와 다르다.
소정 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 작을 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 작을 수 있다.
다른 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 클 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 클 수 있다.
일부 실시예들에서, 제1 트레이스의 제1 거리는 제2 트레이스의 제1 거리와 동일할 수 있으며, 제1 트레이스의 제2 거리는 제2 트레이스의 제2 거리와 동일할 수 있다.
일부 구현들에서, 제1 트레이스는 제2 트레이스 위에 배치될 수 있다.
소정 실시예들에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
일부 실시예들에서, 제1 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있고, 제2 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있다.
소정 예들에서, 제1 트레이스의 치수들 및 제2 트레이스의 치수들은 사실상 동일할 수 있다.
특정 실시예들에서, 제1 트레이스의 제1 세그먼트와 제3 세그먼트는 사실상 동일한 길이를 가질 수 있고, 제2 트레이스의 제1 세그먼트와 제3 세그먼트는 사실상 동일한 길이를 가질 수 있다.
다수의 실시예에서, 제1 트레이스의 제1 거리와 제2 거리 및 제2 트레이스의 제1 거리와 제2 거리는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
다수의 실시예에서, 제1 트레이스의 3개의 세그먼트의 길이들 및 제2 트레이스의 3개의 세그먼트의 길이들은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 패키징된 칩에 관한 것이다. 결합기는 제1 트레이스를 포함하고, 제1 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제1 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다. 또한, 결합기는 제2 트레이스를 포함하고, 제2 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제2 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다.
일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스의 제3 에지는 제2 트레이스의 제3 에지를 따라 정렬될 수 있다.
소정 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 작을 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 작을 수 있다.
다른 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 클 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 클 수 있다.
일부 구현들에서, 제1 트레이스는 제2 트레이스 위에 배치될 수 있다.
일부 실시예들에서, 제1 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있고, 제2 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있다.
다수의 실시예에서, 제1 트레이스의 제1 거리와 제2 거리 및 제2 트레이스의 제1 거리와 제2 거리는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
다수의 실시예에서, 제1 트레이스의 3개의 세그먼트의 길이들 및 제2 트레이스의 3개의 세그먼트의 길이들은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 무선 장치에 관한 것이다. 결합기는 제1 트레이스를 포함하고, 제1 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제1 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다. 또한, 결합기는 제2 트레이스를 포함하고, 제2 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제2 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다.
일부 실시예들에서, 제1 트레이스 및 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스의 제3 에지는 제2 트레이스의 제3 에지를 따라 정렬될 수 있다.
소정 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 작을 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 작을 수 있다.
다른 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 클 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 클 수 있다.
일부 구현들에서, 제1 트레이스는 제2 트레이스 위에 배치될 수 있다.
일부 실시예들에서, 제1 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있고, 제2 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있다.
다수의 실시예에서, 제1 트레이스의 제1 거리와 제2 거리 및 제2 트레이스의 제1 거리와 제2 거리는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
다수의 실시예에서, 제1 트레이스의 3개의 세그먼트의 길이들 및 제2 트레이스의 3개의 세그먼트의 길이들은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 스트립 결합기에 관한 것이다. 스트립 결합기는 서로 상대적으로 배치된 제1 스트립 및 제2 스트립을 포함한다. 각각의 스트립은 내측 결합 에지 및 외측 에지를 구비한다. 외측 에지는 하나의 세그먼트를 구비하며, 스트립의 폭은 스트립의 하나 이상의 추가적인 세그먼트와 관련된 하나 이상의 추가적인 폭과 다르다. 또한, 스트립 결합기는 사실상 입력 포트로서 구성되고 제1 스트립과 관련된 제1 포트를 포함한다. 스트립 결합기는 사실상 출력 포트로서 구성되고 제1 스트립과 관련된 제2 포트도 포함한다. 또한, 스트립 결합기는 사실상 결합된 포트로서 구성되고 제2 스트립과 관련된 제3 포트를 포함한다. 스트립 결합기는 사실상 격리된 포트로서 구성되고 제2 스트립과 관련된 제4 포트를 더 포함한다.
소정 실시예들에서, 격리된 포트는 종단된다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 제조하는 방법에 관한 것이다. 이 방법은 제1 트레이스를 형성하는 단계를 포함하고, 제1 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제1 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다. 또한, 이 방법은 제2 트레이스를 형성하는 단계를 포함하고, 제2 트레이스는 제2 에지와 사실상 평행하고 제2 에지와 사실상 길이가 동일한 제1 에지를 포함한다. 제2 트레이스는 제4 에지와 사실상 평행한 제3 에지를 더 포함한다. 제4 에지는 3개의 세그먼트로 분할된다. 3개의 세그먼트 중 제1 세그먼트 및 제3 세그먼트는 제3 에지로부터 제1 거리에 있다. 제1 세그먼트와 제3 세그먼트 사이에 위치하는 제2 세그먼트는 제3 에지로부터 제2 거리에 있다.
소정 실시예들에서, 이 방법은 동일 수평면 내에 제2 트레이스에 대해 제1 트레이스를 배치하는 단계를 포함할 수 있다.
일부 실시예들에서, 이 방법은 제1 트레이스의 제3 에지를 제2 트레이스의 제3 에지를 따라 정렬하는 단계를 포함할 수 있다.
다수의 실시예에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리와 다를 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리와 다를 수 있다.
일부 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 작을 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 작을 수 있다.
소정 실시예들에서, 제1 트레이스의 제1 거리는 제1 트레이스의 제2 거리보다 클 수 있으며, 제2 트레이스의 제1 거리는 제2 트레이스의 제2 거리보다 클 수 있다.
다수의 실시예에서, 제1 트레이스의 제1 거리는 제2 트레이스의 제1 거리와 동일할 수 있으며, 제1 트레이스의 제2 거리는 제2 트레이스의 제2 거리와 동일할 수 있다.
소정 구현들에서, 이 방법은 제1 트레이스를 제2 트레이스 위에 배치하는 단계를 포함할 수 있다.
다수의 실시예에서, 이 방법은 제1 트레이스와 제2 트레이스 사이에 유전성 재료의 층을 형성하는 단계를 포함할 수 있다.
일부 실시예들에서, 제1 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있고, 제2 트레이스의 제3 에지는 3개의 세그먼트로 분할될 수 있다.
소정 예들에서, 제1 트레이스의 치수들 및 제2 트레이스의 치수들은 사실상 동일할 수 있다.
다수의 구현에서, 제1 트레이스의 제1 세그먼트와 제3 세그먼트는 사실상 동일한 길이를 가질 수 있고, 제2 트레이스의 제1 세그먼트와 제3 세그먼트는 사실상 동일한 길이를 가질 수 있다.
특정 실시예들에서, 이 방법은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 제1 트레이스의 제1 거리와 제2 거리 및 제2 트레이스의 제1 거리와 제2 거리를 선택하는 단계를 포함할 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
소정 실시예들에서, 이 방법은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 제1 트레이스의 3개의 세그먼트의 길이들 및 제2 트레이스의 3개의 세그먼트의 길이들을 선택하는 단계를 포함할 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 또한, 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.
소정 실시예들에서, 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도는 결합기의 출력 포트에서 미스매치를 유발하는 불연속을 생성할 수 있으며, 따라서 3 mm x 3 mm 모듈 내에 맞도록 결합기의 크기의 감소를 가능하게 한다.
다수의 구현에서, 0이 아닌 각도는 약 90도와 165도 사이일 수 있다.
일부 실시예들에서, 0이 아닌 각도는 약 145도일 수 있다.
일부 구현들에서, 제1 메인 아암 및 제2 메인 아암은 동일 수평면 내에서 서로 상대적으로 배치될 수 있다.
특정 실시예들에서, 제1 메인 아암의 폭과 제1 접속 트레이스의 폭은 사실상 동일할 수 있다.
일부 예들에서, 제1 접속 트레이스의 폭은 제1 접속 트레이스가 제1 메인 아암으로부터 제2 포트로 연장함에 따라 감소할 수 있다.
특정 구현들에서, 제2 메인 아암은 비아를 통해 제4 포트에 접속된다.
소정 실시예들에서, 제2 트레이스는 제2 메인 아암을 제4 포트에 접속하는 제2 접속 트레이스를 포함할 수 있다.
다수의 실시예에서, 제2 메인 아암과 제2 접속 트레이스 사이의 각도는 사실상 0도일 수 있다.
일부 실시예들에서, 제1 메인 아암 및 제2 메인 아암은 사실상 직사각형일 수 있다.
일부 구현들에서, 제1 메인 아암과 제2 메인 아암은 사실상 동일한 크기를 가질 수 있다.
소정 실시예들에서, 제1 트레이스 및 제2 트레이스는 상이한 층들 상에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
일부 실시예들에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
소정 실시예들에서, 제1 메인 아암과 제2 메인 아암은 상이한 크기를 가질 수 있다.
소정 실시예들에서, 0이 아닌 각도는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택된다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 패키징된 칩에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 또한, 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.
다수의 구현에서, 0이 아닌 각도는 약 90도와 165도 사이일 수 있다.
일부 실시예들에서, 0이 아닌 각도는 약 145도일 수 있다.
일부 구현들에서, 제1 메인 아암 및 제2 메인 아암은 동일 수평면 내에서 서로 상대적으로 배치될 수 있다.
특정 구현들에서, 제2 메인 아암은 비아를 통해 제4 포트에 접속된다.
소정 실시예들에서, 제2 트레이스는 제2 메인 아암을 제4 포트에 접속하는 제2 접속 트레이스를 포함할 수 있다.
다수의 실시예에서, 제2 메인 아암과 제2 접속 트레이스 사이의 각도는 사실상 0도일 수 있다.
소정 실시예들에서, 제1 트레이스 및 제2 트레이스는 상이한 층들 상에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
일부 실시예들에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
소정 실시예들에서, 0이 아닌 각도는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택된다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 무선 장치에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 또한, 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.
다수의 구현에서, 0이 아닌 각도는 약 90도와 165도 사이일 수 있다.
일부 실시예들에서, 0이 아닌 각도는 약 145도일 수 있다.
일부 구현들에서, 제1 메인 아암 및 제2 메인 아암은 동일 수평면 내에서 서로 상대적으로 배치될 수 있다.
특정 구현들에서, 제2 메인 아암은 비아를 통해 제4 포트에 접속된다.
소정 실시예들에서, 제2 트레이스는 제2 메인 아암을 제4 포트에 접속하는 제2 접속 트레이스를 포함할 수 있다.
다수의 실시예에서, 제2 메인 아암과 제2 접속 트레이스 사이의 각도는 사실상 0도일 수 있다.
소정 실시예들에서, 제1 트레이스 및 제2 트레이스는 상이한 층들 상에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
일부 실시예들에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
소정 실시예들에서, 0이 아닌 각도는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택된다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 스트립 결합기에 관한 것이다. 스트립 결합기는 서로 상대적으로 배치된 제1 스트립 및 제2 스트립을 포함한다. 각각의 스트립은 내측 결합 에지 및 외측 에지를 구비한다. 제1 스트립은 제1 스트립의 메인 아암을 제2 포트에 접속하는 접속 트레이스를 포함한다. 접속 트레이스 및 메인 아암은 0이 아닌 각도로 연결된다. 제2 스트립은 제4 포트와 통신하는 메인 아암을 포함하며, 이 메인 아암은 접속 트레이스에 0이 아닌 각도로 연결되지 않는다. 스트립 결합기는 사실상 입력 포트로서 구성되고 제1 스트립과 관련된 제1 포트를 더 포함한다. 제2 포트는 사실상 출력 포트로서 구성되고 제1 스트립과 관련된다. 또한, 스트립 결합기는 사실상 결합된 포트로서 구성되고 제2 스트립과 관련된 제3 포트를 포함한다. 제4 포트는 사실상 격리된 포트로서 구성되고 제2 스트립과 관련된다.
다수의 구현에서, 격리된 포트는 종단될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 제조하는 방법에 관한 것이다. 이 방법은 제1 포트 및 제2 포트와 관련된 제1 트레이스를 형성하는 단계를 포함한다. 제1 트레이스는 제1 메인 아암, 제1 메인 아암을 제2 포트에 접속하는 제1 접속 트레이스, 및 제1 메인 아암과 제1 접속 트레이스 사이의 0이 아닌 각도를 포함한다. 이 방법은 제3 포트 및 제4 포트와 관련된 제2 트레이스를 형성하는 단계를 더 포함한다. 제2 트레이스는 제2 메인 아암을 포함한다.
다수의 구현에서, 0이 아닌 각도는 약 90도와 165도 사이일 수 있다.
일부 실시예들에서, 0이 아닌 각도는 약 145도일 수 있다.
일부 구현들에서, 제1 메인 아암 및 제2 메인 아암은 동일 수평면 내에서 서로 상대적으로 배치될 수 있다.
특정 실시예들에서, 제1 메인 아암의 폭과 제1 접속 트레이스의 폭은 사실상 동일할 수 있다.
일부 예들에서, 이 방법은 제1 접속 트레이스가 제1 메인 아암으로부터 제2 포트로 연장함에 따라 제1 접속 트레이스의 폭을 줄이는 단계를 포함할 수 있다.
특정 실시예들에서, 이 방법은 제2 메인 아암을 비아를 통해 제4 포트에 접속하는 단계를 포함할 수 있다.
소정 실시예들에서, 제2 트레이스는 제2 메인 아암을 제4 포트에 접속하는 제2 접속 트레이스를 포함할 수 있다.
다수의 실시예에서, 제2 메인 아암과 제2 접속 트레이스 사이의 각도는 사실상 0도일 수 있다.
일부 실시예들에서, 제1 메인 아암 및 제2 메인 아암은 사실상 직사각형일 수 있다.
일부 구현들에서, 제1 메인 아암 및 제2 메인 아암은 사실상 동일한 크기를 가질 수 있다.
소정 실시예들에서, 제1 트레이스 및 제2 트레이스는 상이한 층들 상에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
일부 실시예들에서, 이 방법은 제1 트레이스와 제2 트레이스 사이에 유전성 재료의 층을 형성하는 단계를 포함할 수 있다.
소정 실시예들에서, 제1 메인 아암과 제2 메인 아암은 상이한 크기를 가질 수 있다.
소정 실시예들에서, 이 방법은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 0이 아닌 각도를 선택하는 단계를 포함할 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 포트는 사실상 입력 포트로서 구성되고, 제2 포트는 사실상 출력 포트로서 구성된다. 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 더 포함한다. 제3 포트는 사실상 결합된 포트로서 구성되고, 제4 포트는 사실상 격리된 포트로서 구성된다. 또한, 결합기는 결합기 내에 미스매치를 유발하기 위해 불연속을 도입하도록 구성된 제1 커패시터를 포함한다.
일부 실시예들에서, 제1 커패시터에 의해 생성되는 불연속은 3 mm x 3 mm 모듈 내에 맞도록 결합기의 크기의 감소를 가능하게 할 수 있다.
다수의 구현에서, 제1 커패시터는 내장 커패시터일 수 있다.
소정 실시예들에서, 제1 커패시터는 부유 커패시터일 수 있다.
다수의 실시예에서, 제1 커패시터는 제2 포트와 통신할 수 있다.
일부 실시예들에서, 결합기는 제2 커패시터를 포함할 수 있다. 이 제2 커패시터는 제4 포트와 통신할 수 있다.
일부 구현들에서, 제1 커패시터는 제4 포트와 통신할 수 있다.
일부 실시예들에서, 제1 트레이스와 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스와 제2 트레이스는 상이한 층에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
다수의 구현에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
특정 실시예들에서, 격리된 포트는 종단될 수 있다.
소정 실시예들에서, 커패시터의 용량 값은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 구현들에서, 커패시터의 기하 구조 및 커패시터의 배치 중 하나 이상은 결합 인수 변동을 줄이도록 선택된다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 패키징된 칩에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 포트는 사실상 입력 포트로서 구성되고, 제2 포트는 사실상 출력 포트로서 구성된다. 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 더 포함한다. 제3 포트는 사실상 결합된 포트로서 구성되고, 제4 포트는 사실상 격리된 포트로서 구성된다. 또한, 결합기는 결합기 내에 미스매치를 유발하기 위해 불연속을 도입하도록 구성된 제1 커패시터를 포함한다.
다수의 구현에서, 제1 커패시터는 내장 커패시터일 수 있다.
소정 실시예들에서, 제1 커패시터는 부유 커패시터일 수 있다.
다수의 실시예에서, 제1 커패시터는 제2 포트와 통신할 수 있다.
일부 실시예들에서, 결합기는 제2 커패시터를 포함할 수 있다. 이 제2 커패시터는 제4 포트와 통신할 수 있다.
일부 구현들에서, 제1 커패시터는 제4 포트와 통신할 수 있다.
일부 실시예들에서, 제1 트레이스와 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스와 제2 트레이스는 상이한 층에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
다수의 구현에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
특정 실시예들에서, 격리된 포트는 종단될 수 있다.
소정 실시예들에서, 커패시터의 용량 값은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 포함하는 무선 장치에 관한 것이다. 결합기는 제1 포트 및 제2 포트와 관련된 제1 트레이스를 포함한다. 제1 포트는 사실상 입력 포트로서 구성되고, 제2 포트는 사실상 출력 포트로서 구성된다. 결합기는 제3 포트 및 제4 포트와 관련된 제2 트레이스를 더 포함한다. 제3 포트는 사실상 결합된 포트로서 구성되고, 제4 포트는 사실상 격리된 포트로서 구성된다. 또한, 결합기는 결합기 내에 미스매치를 유발하기 위해 불연속을 도입하도록 구성된 제1 커패시터를 포함한다.
다수의 구현에서, 제1 커패시터는 내장 커패시터일 수 있다.
소정 실시예들에서, 제1 커패시터는 부유 커패시터일 수 있다.
다수의 실시예에서, 제1 커패시터는 제2 포트와 통신할 수 있다.
일부 실시예들에서, 결합기는 제2 커패시터를 포함할 수 있다. 이 제2 커패시터는 제4 포트와 통신할 수 있다.
일부 구현들에서, 제1 커패시터는 제4 포트와 통신할 수 있다.
일부 실시예들에서, 제1 트레이스와 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스와 제2 트레이스는 상이한 층에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
다수의 구현에서, 결합기는 제1 트레이스와 제2 트레이스 사이에 유전성 재료를 포함할 수 있다.
특정 실시예들에서, 격리된 포트는 종단될 수 있다.
소정 실시예들에서, 커패시터의 용량 값은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택될 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
일부 실시예들에 따르면, 본 발명은 예를 들어 3 mm x 3 mm PAM과 함께 사용될 수 있는 높은 지향성 및 낮은 결합기 인수 변동을 갖는 결합기를 제조하는 방법에 관한 것이다. 이 방법은 제1 포트 및 제2 포트와 관련된 제1 트레이스를 형성하는 단계를 포함한다. 제1 포트는 사실상 입력 포트로서 구성되고, 제2 포트는 사실상 출력 포트로서 구성된다. 이 방법은 제3 포트 및 제4 포트와 관련된 제2 트레이스를 형성하는 단계를 더 포함한다. 제3 포트는 사실상 결합된 포트로서 구성되고, 제4 포트는 사실상 격리된 포트로서 구성된다. 또한, 이 방법은 제1 커패시터를 제2 포트에 접속하는 단계를 포함한다. 제1 커패시터는 결합기 내에 미스매치를 유발하기 위해 불연속을 도입하도록 구성된다.
다수의 구현에서, 제1 커패시터는 내장 커패시터일 수 있다.
소정 실시예들에서, 제1 커패시터는 부유 커패시터일 수 있다.
다수의 실시예에서, 이 방법은 제2 커패시터를 제4 포트에 접속하는 단계를 포함할 수 있다.
일부 구현들에서, 제1 커패시터는 제4 포트와 통신할 수 있다.
일부 실시예들에서, 제1 트레이스와 제2 트레이스는 동일 수평면 내에 서로 상대적으로 배치될 수 있다.
소정 구현들에서, 제1 트레이스와 제2 트레이스는 상이한 층에 위치할 수 있다.
다수의 실시예에서, 제1 트레이스는 제2 트레이스 위에 위치할 수 있다.
다른 실시예들에서, 제1 트레이스는 제2 트레이스 아래에 위치할 수 있다.
다수의 구현에서, 이 방법은 제1 트레이스와 제2 트레이스 사이에 유전성 재료의 층을 형성하는 단계를 포함할 수 있다.
특정 실시예들에서, 이 방법은 격리된 포트를 종단시키는 단계를 포함할 수 있다.
소정 실시예들에서, 이 방법은 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 커패시터의 용량 값을 선택하는 단계를 포함할 수 있다. 결합 인수는 위의 수학식 4를 이용하여 계산될 수 있고, 결합 인수 변동은 위의 수학식 5를 이용하여 계산될 수 있다.
용어
명세서 및 청구범위 전반에서, 문맥이 명확히 달리 요구하지 않는 한, "포함한다", "포함하는" 등과 같은 단어들은 배타적이거나 고갈적인 의미가 아니라 포괄적인 의미로, 즉 "~를 포함하지만 이에 한정되지 않는다"는 의미로 해석되어야 한다. 본 명세서에서 일반적으로 사용되는 바와 같은 "결합된"이라는 단어는 도전성 트레이스와 같은 하나의 도체로부터 다른 도전성 트레이스와 같은 다른 도체로의 전력의 분배와 관련된 용어를 포함할 수 있다. "결합된"이라는 용어가 2개의 요소 사이의 접속을 지칭하는 데 사용되는 경우, 이 용어는 직접 접속되거나 하나 이상의 중간 요소를 통해 접속될 수 있는 둘 이상의 요소를 지칭한다. 또한, "여기서", "위", "아래"와 같은 단어들 및 유사한 의미의 단어들은 본원에서 사용될 때 본원의 임의의 특정 부분들이 아니라 본원 전체를 지칭할 것이다. 문맥이 허용하는 경우, 단수 또는 복수를 사용하는 위의 상세한 설명 내의 단어들은 각각 복수 또는 단수도 포함할 수 있다. 둘 이상의 아이템의 리스트와 관련된 "또는"이라는 단어는 다음과 같은 단어의 해석들 모두, 즉 리스트 내의 임의의 아이템, 리스트 내의 모든 아이템 및 리스트 내의 아이템들의 임의의 조합을 커버한다.
본 발명의 실시예들에 대한 위의 상세한 설명은 고갈적이거나, 본 발명을 위에 개시된 바로 그 형태로 한정하는 것을 의도하지 않는다. 본 발명의 특정 실시예들 및 예들이 예시의 목적으로 위에서 설명되었지만, 관련 분야의 기술자들이 인식하듯이, 본 발명의 범위 내에서 다양한 균등한 변경들이 가능하다. 예를 들어, 프로세스들 또는 블록들이 소정의 순서로 설명되지만, 대안 실시예들은 상이한 순서로 단계들을 갖는 루틴들을 수행하거나 블록들을 갖는 시스템들을 사용할 수 있으며, 일부 프로세스들 또는 블록들은 삭제, 이동, 추가, 세분, 결합 및/또는 변경될 수 있다. 이러한 프로세스들 또는 블록들 각각은 다양한 상이한 방식으로 구현될 수 있다. 또한, 프로세스들 또는 블록들이 때로는 직렬로 수행되는 것으로 설명되지만, 이러한 프로세스들 또는 블록들은 대신 병렬로 수행될 수 있거나 상이한 시간에 수행될 수 있다.
본 명세서에서 제공되는 본 발명의 가르침은 전술한 시스템만이 아니라 다른 시스템들에도 적용될 수 있다. 전술한 다양한 실시예들의 요소들 및 동작들은 추가적인 실시예들을 제공하도록 조합될 수 있다.
많은 가운데 특히 "할 수 있다", "할 수도 있다", "예를 들어" 등과 같은 본 명세서에서 사용되는 조건적인 언어는 명확히 달리 언급되거나 사용되는 문맥 내에서 달리 이해되지 않는 한은 다른 실시예들이 포함하지 않는 소정의 특징들, 요소들 및/또는 상태들을 소정의 실시예들이 포함한다는 것을 전달하는 것을 일반적으로 의도한다. 따라서, 그러한 조건적인 언어는 특징들, 요소들 및/또는 상태들이 임의의 방식으로 하나 이상의 실시예에 필요하다는 것을 또는 하나 이상의 실시예가 저자의 입력 또는 자극이 있거나 없이 이러한 특징들, 요소들 및/또는 상태들이 임의의 특정 실시예에 포함되거나 그 안에서 수행되어야 하는지를 결정하기 위한 논리를 반드시 포함한다는 것을 암시하는 것을 의도하지 않는다.
본 발명의 소정 실시예들이 설명되었지만, 이러한 실시예들은 예시적으로 제공되었을 뿐, 본 발명의 범위를 한정하는 것을 의도하지 않는다. 사실상, 본 명세서에서 설명된 새로운 방법들 및 시스템들은 다양한 다른 형태로 구현될 수 있으며, 더구나 본 명세서에서 설명된 방법들 및 시스템들의 형태에서의 다양한 생략, 교체 및 변경들이 본 발명의 사상으로부터 벗어나지 않고 이루어질 수 있다. 첨부된 청구항들 및 이들의 균등물들은 본 발명의 범위 및 사상 내에 포함되는 바와 같은 그러한 형태들 또는 변경들을 포함하는 것을 의도한다.

Claims (30)

  1. 결합기(coupler)로서,
    제1 포트 및 제2 포트와 관련된 제1 트레이스 - 상기 제1 트레이스는 제1 메인 아암(main arm), 상기 제1 메인 아암을 상기 제2 포트에 접속하는 제1 접속 트레이스, 및 상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 0보다 크고 180도보다 작은 각도를 포함하고, 상기 제1 접속 트레이스의 폭은 상기 제1 접속 트레이스가 상기 제1 메인 아암으로부터 상기 제2 포트로 연장함에 따라 감소함 -; 및
    제3 포트 및 제4 포트와 관련된 제2 트레이스 - 상기 제2 트레이스는 제2 메인 아암을 포함함 -
    를 포함하는 결합기.
  2. 제1항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도는 상기 결합기의 출력 포트에서 미스매치(mismatch)를 유발하는 불연속(discontinuity)을 생성하여, 3 mm x 3 mm 모듈 내에 맞도록 상기 결합기의 크기의 감소를 가능하게 하는 결합기.
  3. 제1항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도는 90도와 165도 사이에 있는 결합기.
  4. 제1항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도는 145도인 결합기.
  5. 제1항에 있어서,
    상기 제1 메인 아암 및 상기 제2 메인 아암은 동일 수평면 내에 서로 상대적으로 배치되는 결합기.
  6. 제1항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스의 적어도 일부는 동일한 폭을 갖는 결합기.
  7. 삭제
  8. 제1항에 있어서,
    상기 제2 메인 아암은 비아(via)를 통해 상기 제4 포트에 접속되는 결합기.
  9. 제1항에 있어서,
    상기 제2 트레이스는 상기 제2 메인 아암을 상기 제4 포트에 접속하는 제2 접속 트레이스를 포함하는 결합기.
  10. 제9항에 있어서,
    상기 제2 메인 아암과 상기 제2 접속 트레이스 사이의 각도는 0도인 결합기.
  11. 제1항에 있어서,
    상기 제1 메인 아암 및 상기 제2 메인 아암은 직사각형인 결합기.
  12. 제1항에 있어서,
    상기 제1 메인 아암과 상기 제2 메인 아암은 동일한 크기를 갖는 결합기.
  13. 제1항에 있어서,
    상기 제1 트레이스와 상기 제2 트레이스는 상이한 층들 상에 있는 결합기.
  14. 제13항에 있어서,
    상기 제1 트레이스는 상기 제2 트레이스 위에 배치되는 결합기.
  15. 제13항에 있어서,
    상기 제1 트레이스는 상기 제2 트레이스 아래에 배치되는 결합기.
  16. 제13항에 있어서,
    상기 제1 트레이스와 상기 제2 트레이스 사이에 유전성 재료를 더 포함하는 결합기.
  17. 제13항에 있어서,
    상기 제1 메인 아암과 상기 제2 메인 아암은 상이한 크기들을 갖는 결합기.
  18. 제1항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수(coupling factor)에 대해 결합 인수 변동을 줄이도록 선택되고,
    상기 결합 인수는 식
    Figure 112016127671218-pat00010

    을 이용하여 계산되고,
    상기 결합 인수 변동은 식
    Figure 112016127671218-pat00011

    을 이용하여 계산되는 결합기.
  19. 패키징된 칩으로서,
    결합기를 포함하고,
    상기 결합기는
    제1 포트 및 제2 포트와 관련된 제1 트레이스 - 상기 제1 트레이스는 제1 메인 아암, 상기 제1 메인 아암을 상기 제2 포트에 접속하는 제1 접속 트레이스, 및 상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 0보다 크고 180도보다 작은 각도를 포함하고, 상기 제1 접속 트레이스의 폭은 상기 제1 접속 트레이스가 상기 제1 메인 아암으로부터 상기 제2 포트로 연장함에 따라 감소함 - ; 및
    제3 포트 및 제4 포트와 관련된 제2 트레이스 - 상기 제2 트레이스는 제2 메인 아암을 포함함 -
    를 포함하는 패키징된 칩.
  20. 제19항에 있어서,
    상기 제1 메인 아암 및 상기 제2 메인 아암은 동일 수평면 내에 서로 상대적으로 배치되는 패키징된 칩.
  21. 제19항에 있어서,
    상기 제2 트레이스는 상기 제2 메인 아암을 상기 제4 포트에 접속하는 제2 접속 트레이스를 포함하고, 상기 제2 메인 아암과 상기 제2 접속 트레이스 사이의 각도는 0인 패키징된 칩.
  22. 제19항에 있어서,
    상기 제1 트레이스와 상기 제2 트레이스는 상이한 층들 상에 있는 패키징된 칩.
  23. 제22항에 있어서,
    상기 제1 트레이스와 상기 제2 트레이스 사이에 유전성 재료를 더 포함하는 패키징된 칩.
  24. 제19항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택되고,
    상기 결합 인수는 식
    Figure 112016127671218-pat00012

    을 이용하여 계산되고,
    상기 결합 인수 변동은 식
    Figure 112016127671218-pat00013

    을 이용하여 계산되는 패키징된 칩.
  25. 무선 장치로서,
    결합기를 포함하고,
    상기 결합기는
    제1 포트 및 제2 포트와 관련된 제1 트레이스 - 상기 제1 트레이스는 제1 메인 아암, 상기 제1 메인 아암을 상기 제2 포트에 접속하는 제1 접속 트레이스, 및 상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 0보다 크고 180도보다 작은 각도를 포함하고, 상기 제1 접속 트레이스의 폭은 상기 제1 접속 트레이스가 상기 제1 메인 아암으로부터 상기 제2 포트로 연장함에 따라 감소함 - ; 및
    제3 포트 및 제4 포트와 관련된 제2 트레이스 - 상기 제2 트레이스는 제2 메인 아암을 포함함 -
    를 포함하는 무선 장치.
  26. 제25항에 있어서,
    상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도는 사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 선택되고,
    상기 결합 인수는 식
    Figure 112016127671218-pat00014

    을 이용하여 계산되고,
    상기 결합 인수 변동은 식
    Figure 112016127671218-pat00015

    을 이용하여 계산되는 무선 장치.
  27. 스트립 결합기로서,
    서로 상대적으로 배치된 제1 스트립 및 제2 스트립 - 각각의 스트립은 내측 결합 에지 및 외측 에지를 가짐 -;
    상기 제1 스트립의 메인 아암을 제2 포트에 접속하는 접속 트레이스를 포함하는 상기 제1 스트립 - 상기 접속 트레이스와 상기 메인 아암은 0보다 크고 180도보다 작은 각도로 연결되고, 상기 접속 트레이스의 폭은 상기 접속 트레이스가 상기 메인 아암으로부터 상기 제2 포트로 연장함에 따라 감소함 -;
    제4 포트와 통신하는 메인 아암을 포함하는 상기 제2 스트립 - 상기 메인 아암은 접속 트레이스에 0보다 크고 180도보다 작은 각도로 연결되지 않음 -;
    입력 포트로서 구성된 제1 포트 - 상기 제1 포트는 상기 제1 스트립과 관련됨 -;
    출력 포트로서 구성된 상기 제2 포트 - 상기 제2 포트는 상기 제1 스트립과 관련됨 -;
    결합된 포트로서 구성된 제3 포트 - 상기 제3 포트는 상기 제2 스트립과 관련됨 -; 및
    격리된 포트로서 구성된 상기 제4 포트 - 상기 제4 포트는 상기 제2 스트립과 관련됨 -
    를 포함하는 스트립 결합기.
  28. 제27항에 있어서,
    상기 격리된 포트는 종단(termination)되는 스트립 결합기.
  29. 결합기를 제조하는 방법으로서,
    제1 포트 및 제2 포트와 관련된 제1 트레이스를 형성하는 단계 - 상기 제1 트레이스는 제1 메인 아암, 상기 제1 메인 아암을 상기 제2 포트에 접속하는 제1 접속 트레이스, 및 상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 0보다 크고 180도보다 작은 각도를 포함하고, 상기 제1 접속 트레이스의 폭은 상기 제1 접속 트레이스가 상기 제1 메인 아암으로부터 상기 제2 포트로 연장함에 따라 감소함 -; 및
    제3 포트 및 제4 포트와 관련된 제2 트레이스를 형성하는 단계 - 상기 제2 트레이스는 제2 메인 아암을 포함함 -
    를 포함하는 방법.
  30. 제29항에 있어서,
    사전 결정된 주파수들의 세트에서 사전 결정된 결합 인수에 대해 결합 인수 변동을 줄이도록 상기 제1 메인 아암과 상기 제1 접속 트레이스 사이의 상기 각도를 선택하는 단계를 더 포함하고,
    상기 결합 인수는 식
    Figure 112016127671218-pat00016

    을 이용하여 계산되고,
    상기 결합 인수 변동은 식
    Figure 112016127671218-pat00017

    을 이용하여 계산되는 방법.
KR1020137005837A 2010-07-29 2011-07-28 각진 접속 트레이스들을 사용함에 의한 결합 계수 변동 저감 KR101737161B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US36870010P 2010-07-29 2010-07-29
US61/368,700 2010-07-29
PCT/US2011/045799 WO2012016087A2 (en) 2010-07-29 2011-07-28 Reducing coupling coefficient variation in couplers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137005461A Division KR101858772B1 (ko) 2010-07-29 2011-07-28 의도된 폭 미스매치를 사용한 결합 계수 변동 저감

Publications (2)

Publication Number Publication Date
KR20130127429A KR20130127429A (ko) 2013-11-22
KR101737161B1 true KR101737161B1 (ko) 2017-05-17

Family

ID=45530729

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020137005838A KR101767293B1 (ko) 2010-07-29 2011-07-28 커패시터들을 사용함에 의한 결합 계수 변동 저감
KR1020137005837A KR101737161B1 (ko) 2010-07-29 2011-07-28 각진 접속 트레이스들을 사용함에 의한 결합 계수 변동 저감
KR1020137005461A KR101858772B1 (ko) 2010-07-29 2011-07-28 의도된 폭 미스매치를 사용한 결합 계수 변동 저감

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137005838A KR101767293B1 (ko) 2010-07-29 2011-07-28 커패시터들을 사용함에 의한 결합 계수 변동 저감

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137005461A KR101858772B1 (ko) 2010-07-29 2011-07-28 의도된 폭 미스매치를 사용한 결합 계수 변동 저감

Country Status (6)

Country Link
US (5) US8941449B2 (ko)
KR (3) KR101767293B1 (ko)
CN (3) CN103296367B (ko)
HK (2) HK1185455A1 (ko)
TW (3) TWI631764B (ko)
WO (1) WO2012016087A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296367B (zh) 2010-07-29 2016-02-10 天工方案公司 使用电容器减小耦合系数变化
CN104767022B (zh) * 2014-01-22 2017-09-12 南京米乐为微电子科技有限公司 新型超宽频90°集成耦合器
KR101604722B1 (ko) * 2014-11-12 2016-03-22 순천향대학교 산학협력단 의도된 미스매칭을 이용한 하이브리드 커플러
US11082021B2 (en) 2019-03-06 2021-08-03 Skyworks Solutions, Inc. Advanced gain shaping for envelope tracking power amplifiers
US11444576B2 (en) 2019-09-27 2022-09-13 Skyworks Solutions, Inc. Power amplifier bias modulation for multi-level supply envelope tracking
US11855595B2 (en) 2020-06-05 2023-12-26 Skyworks Solutions, Inc. Composite cascode power amplifiers for envelope tracking applications
US11482975B2 (en) 2020-06-05 2022-10-25 Skyworks Solutions, Inc. Power amplifiers with adaptive bias for envelope tracking applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165116A (ja) * 1998-11-26 2000-06-16 Kyocera Corp 方向性結合器
JP2002198713A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 複合型方向性結合回路及びそれを用いた積層型方向性結合器
JP2007096585A (ja) * 2005-09-28 2007-04-12 Renesas Technology Corp 高周波電力増幅用電子部品
JP2008219175A (ja) * 2007-02-28 2008-09-18 Furuno Electric Co Ltd 電力合成／分配装置および多点給電円偏波アンテナ

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818964A (en) * 1986-04-28 1989-04-04 Hughes Aircraft Company Switchable multi-power-level short slot waveguide hybrid coupler
US4999593A (en) * 1989-06-02 1991-03-12 Motorola, Inc. Capacitively compensated microstrip directional coupler
JP2778236B2 (ja) * 1990-09-25 1998-07-23 日立電線株式会社 導波路型光合分波器及びそれを用いた光伝送用モジュール
US5235296A (en) * 1990-11-28 1993-08-10 Matsushita Electric Industrial Co., Ltd. Directional coupler using a microstrip line
US5363550A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
US5621366A (en) * 1994-08-15 1997-04-15 Motorola, Inc. High-Q multi-layer ceramic RF transmission line resonator
JP3171019B2 (ja) 1994-08-31 2001-05-28 三菱電機株式会社 方向性結合器
JP3169820B2 (ja) * 1996-03-12 2001-05-28 ヒロセ電機株式会社 方向性結合器
JP3186622B2 (ja) * 1997-01-07 2001-07-11 株式会社村田製作所 アンテナ装置および送受信装置
US5900618A (en) 1997-08-26 1999-05-04 University Of Maryland Near-field scanning microwave microscope having a transmission line with an open end
US6020848A (en) * 1998-01-27 2000-02-01 The Boeing Company Monolithic microwave integrated circuits for use in low-cost dual polarization phased-array antennas
JP3664358B2 (ja) * 1998-03-09 2005-06-22 日立金属株式会社 方向性結合器及び、それを用いた携帯電話
DE19837025A1 (de) * 1998-08-14 2000-02-17 Rohde & Schwarz Richtkoppler
US6118350A (en) * 1998-11-10 2000-09-12 Gennum Corporation Bus through termination circuit
US6335665B1 (en) * 1999-09-28 2002-01-01 Lucent Technologies Inc. Adjustable phase and delay shift element
WO2001095426A1 (fr) 2000-06-09 2001-12-13 Mitsubishi Denki Kabushiki Kaisha Coupleur directif
US6573801B1 (en) * 2000-11-15 2003-06-03 Intel Corporation Electromagnetic coupler
US20020093384A1 (en) * 2001-01-12 2002-07-18 Woods Donnie W. High-directivity and adjusable directional couplers and method therefor
US6919782B2 (en) * 2001-04-04 2005-07-19 Adc Telecommunications, Inc. Filter structure including circuit board
US6759922B2 (en) * 2002-05-20 2004-07-06 Anadigics, Inc. High directivity multi-band coupled-line coupler for RF power amplifier
US6825738B2 (en) * 2002-12-18 2004-11-30 Analog Devices, Inc. Reduced size microwave directional coupler
US7026884B2 (en) * 2002-12-27 2006-04-11 Nokia Corporation High frequency component
EP1503447B1 (en) * 2003-07-31 2005-09-14 Alcatel Directional coupler having an adjustment means
US6903625B2 (en) 2003-10-16 2005-06-07 Northrop Grumman Corporation Microstrip RF signal combiner
US7245192B2 (en) * 2003-12-08 2007-07-17 Werlatone, Inc. Coupler with edge and broadside coupled sections
KR100623519B1 (ko) * 2004-04-28 2006-09-19 안달 높은 지향성을 갖는 마이크로스트립 방향성 결합기
CN1747226A (zh) * 2004-09-10 2006-03-15 华为技术有限公司 耦合线定向耦合器及其制造方法
KR100616672B1 (ko) * 2005-02-14 2006-08-28 삼성전기주식회사 정전 용량 보상형 방향성 커플러 및 이를 구비한 다중밴드용 ｉｐｄ
JP4722614B2 (ja) * 2005-08-04 2011-07-13 三菱電機株式会社 方向性結合器及び１８０°ハイブリッドカプラ
CN2914356Y (zh) * 2006-07-10 2007-06-20 东南大学 半模基片集成波导连续耦合定向耦合器
JP4729464B2 (ja) * 2006-09-20 2011-07-20 ルネサスエレクトロニクス株式会社 方向性結合器および高周波回路モジュール
US7492235B2 (en) * 2006-10-25 2009-02-17 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transmission line transistor attenuator
US20080233869A1 (en) * 2007-03-19 2008-09-25 Thomas Baker Method and system for a single-chip fm tuning system for transmit and receive antennas
CN101364660A (zh) * 2008-09-10 2009-02-11 中国科学技术大学 一种π型介质波导宽带定向耦合器
US8299971B2 (en) * 2009-03-25 2012-10-30 GM Global Technology Operations LLC Control module chassis-integrated slot antenna
US8188808B2 (en) * 2009-08-18 2012-05-29 International Business Machines Corporation Compact on-chip branchline coupler using slow wave transmission line
KR101083531B1 (ko) 2009-09-01 2011-11-18 에스케이 텔레콤주식회사 송수신 신호 분리를 위한 결합장치 및 제어방법
KR101119910B1 (ko) * 2010-05-03 2012-02-29 한국과학기술원 모바일 ｒｆｉｄ 리더 송수신 시스템
US8330552B2 (en) * 2010-06-23 2012-12-11 Skyworks Solutions, Inc. Sandwich structure for directional coupler
CN103296367B (zh) 2010-07-29 2016-02-10 天工方案公司 使用电容器减小耦合系数变化
US8779999B2 (en) * 2011-09-30 2014-07-15 Google Inc. Antennas for computers with conductive chassis
EP2811573B1 (en) * 2013-06-03 2018-05-30 BlackBerry Limited A coupled-feed wideband antenna

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165116A (ja) * 1998-11-26 2000-06-16 Kyocera Corp 方向性結合器
JP2002198713A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 複合型方向性結合回路及びそれを用いた積層型方向性結合器
JP2007096585A (ja) * 2005-09-28 2007-04-12 Renesas Technology Corp 高周波電力増幅用電子部品
JP2008219175A (ja) * 2007-02-28 2008-09-18 Furuno Electric Co Ltd 電力合成／分配装置および多点給電円偏波アンテナ

Also Published As

Publication number Publication date
TWI631764B (zh) 2018-08-01
KR101767293B1 (ko) 2017-08-10
US20180138574A1 (en) 2018-05-17
CN103296367A (zh) 2013-09-11
WO2012016087A3 (en) 2012-04-19
CN103125048A (zh) 2013-05-29
TW201214856A (en) 2012-04-01
US9806395B2 (en) 2017-10-31
TWI557982B (zh) 2016-11-11
HK1181195A1 (zh) 2013-11-01
US8941449B2 (en) 2015-01-27
US8928427B2 (en) 2015-01-06
TW201640736A (zh) 2016-11-16
TWI628842B (zh) 2018-07-01
US20120038436A1 (en) 2012-02-16
KR101858772B1 (ko) 2018-05-16
US8928426B2 (en) 2015-01-06
HK1185455A1 (zh) 2014-02-14
KR20130137146A (ko) 2013-12-16
US20120032735A1 (en) 2012-02-09
CN103354302A (zh) 2013-10-16
KR20130127429A (ko) 2013-11-22
CN103125048B (zh) 2015-09-16
US20120038433A1 (en) 2012-02-16
US10256523B2 (en) 2019-04-09
CN103354302B (zh) 2016-09-07
WO2012016087A2 (en) 2012-02-02
KR20130127430A (ko) 2013-11-22
CN103296367B (zh) 2016-02-10
US20150207200A1 (en) 2015-07-23
TW201640737A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
KR101737161B1 (ko) 각진 접속 트레이스들을 사용함에 의한 결합 계수 변동 저감
US9059491B2 (en) Double microstrip transmission line having common defected ground structure and wireless circuit apparatus using the same
JP2010532590A (ja) メタマテリアルを用いた伝送線路の設計方法
CN107068658B (zh) 一种三维封装电路中金丝键合的电容补偿及其设计方法
US9093734B2 (en) Miniature radio frequency directional coupler for cellular applications
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
US10356897B2 (en) Multilayer substrate
CN206432384U (zh) 多输入多输出天线系统及移动终端
US8970443B2 (en) Compact balanced embedded antenna
CN103094686B (zh) 通信装置及其天线结构
CN104981087B (zh) 信号传输线结构及其应用的电子装置
KR101515854B1 (ko) 광대역 커플러
JP4426584B2 (ja) 伝送線路を備えた電気的整合化ネットワーク
JP4471281B2 (ja) 積層型高周波回路基板
TWM492538U (zh) 適用不同頻帶的方向耦合器
US9123981B1 (en) Tunable radio frequency coupler and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant