KR101732619B1 - 동조 회로망을 포함하는 수신기 회로 - Google Patents

동조 회로망을 포함하는 수신기 회로 Download PDF

Info

Publication number
KR101732619B1
KR101732619B1 KR1020117018959A KR20117018959A KR101732619B1 KR 101732619 B1 KR101732619 B1 KR 101732619B1 KR 1020117018959 A KR1020117018959 A KR 1020117018959A KR 20117018959 A KR20117018959 A KR 20117018959A KR 101732619 B1 KR101732619 B1 KR 101732619B1
Authority
KR
South Korea
Prior art keywords
varactor
circuit
capacitance
tunable circuit
tunable
Prior art date
Application number
KR1020117018959A
Other languages
English (en)
Other versions
KR20130112965A (ko
Inventor
리강 장
리앙 우
Original Assignee
실리콘 래버래토리즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 래버래토리즈 인코포레이티드 filed Critical 실리콘 래버래토리즈 인코포레이티드
Publication of KR20130112965A publication Critical patent/KR20130112965A/ko
Application granted granted Critical
Publication of KR101732619B1 publication Critical patent/KR101732619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/08—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using varactors, i.e. voltage variable reactive diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/02—Details
    • H03J3/16—Tuning without displacement of reactive element, e.g. by varying permeability
    • H03J3/18—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance
    • H03J3/185—Tuning without displacement of reactive element, e.g. by varying permeability by discharge tube or semiconductor device simulating variable reactance with varactors, i.e. voltage variable reactive diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H03J3/20—Continuous tuning of single resonant circuit by varying inductance only or capacitance only

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

수신기는 안테나로부터 라디오 주파수 신호를 수신하기 위한 입력 단자 및 상기 입력 단자에 연결된 입력, 적어도 하나의 제어 입력, 및 출력 단자를 포함하는 동조 가능 회로를 포함한다. 상기 동조 가능 회로는 상기 입력 단자에 연결된 제1 전극 및 전원 단자에 연결된 제2 전극을 갖는 버랙터를 포함한다. 상기 수신기는 상기 출력 단자에 및 상기 적어도 하나의 제어 입력에 연결된 제어 회로를 더 포함한다. 상기 제어 회로는 라디오 채널 선택을 수신하고 상기 동조 가능 회로와 연관된 미리 결정된 인덕턴스에 기초하여 상기 라디오 채널 선택에 응답하여 상기 버랙터에 대한 커패시턴스를 결정한다.

Description

동조 회로망을 포함하는 수신기 회로{RECEIVER CIRCUIT INCLUDING A TUNING NETWORK}
본 발명은 일반적으로 라디오 주파수(RF) 신호를 수신하기 위한 수신기 회로에 관한 것이며, 특히 인덕턴스/커패시턴스 회로망을 자동으로 동조시키는 것을 포함하는 수신기 회로에 관한 것이다.
라디오 주파수(RF) 통신 장치들은 안테나로부터 RF 신호들을 수신하고 어떤 경우에는 안테나로부터 RF 신호들을 전달하도록 구성된 회로들을 포함한다. RF 통신 장치들은 셀룰러 폰, 코드 없는 전화기, PDAs(personal digital assistants), 컴퓨터, 라디오, 및 라디오 주파수 신호들을 송신 및/또는 수신하도록 구성된 다른 전자 장치들을 포함하는 다양한 응용에서 사용된다.
RF 신호들을 송신 및 수신하기 위해, RF 통신 장치들은 수신기 회로를 적절한 주파수 대역에 동조시키도록 구성 가능한 동조 회로를 포함한다. 몇몇 진폭 변조(AM) 디지털 튜너들에서, 사용자가 AM 대역 내의 하나의 채널로부터 다른 채널로 변경할 때, RF 통신 장치는 오디오 신호를 잠시 동안 블랭크(blank)하고, 튜너 회로를 선택된 채널로 캘리브레이션하는 동조 기능을 수행하고, 그 후 새로운 채널에서 오디오 신호를 제공한다. 종래에, 많은 디지털 수신기들은 새로운 채널의 사용자 선택과 수신기에 의한 오디오 출력 사이에 짧은 지연을 도입한다.
[개요]
실시예에서, 수신기는 안테나로부터 라디오 주파수 신호를 수신하기 위한 입력 단자 및 상기 입력 단자에 연결된 입력, 적어도 하나의 제어 입력, 및 출력 단자를 포함하는 동조 가능 회로를 포함한다. 상기 동조 가능 회로는 상기 입력 단자에 연결된 제1 전극 및 전력 공급 단자에 연결된 제2 전극을 갖는 버랙터(varactor)를 포함한다. 상기 수신기는 상기 출력 단자에 및 상기 적어도 하나의 제어 입력에 연결된 제어 회로를 더 포함한다. 상기 제어 회로는 라디오 채널 선택을 수신하고 상기 동조 가능 회로와 연관된 미리 결정된 인덕턴스에 기초하여 상기 라디오 채널 선택에 응답하여 상기 버랙터에 대한 커패시턴스를 결정한다.
다른 실시예에서, 방법은 수신기에서 라디오 주파수 조정 신호를 수신하는 단계 및 상기 라디오 주파수 조정 신호를 수신하는 것에 응답하여 선택된 라디오 채널에 동조하기 위한 동조 가능 회로의 미리 결정된 파라미터들에 기초하여 상기 동조 가능 회로의 버랙터 설정들(varactor settings)을 결정하는 단계를 포함한다. 상기 방법은 상기 선택된 라디오 채널을 수신하기 위해 상기 버랙터 설정들을 결정하는 것에 응답하여 상기 동조 가능 회로의 버랙터에 상기 버렉터 설정들을 적용하는 단계를 더 포함한다.
또 다른 실시예에서, 장치는 라디오 주파수 신호를 수신하기 위한 안테나 및 상기 안테나에 연결된 입력 단자를 포함하는 수신기 회로를 포함한다. 상기 수신기 회로는 상기 입력 단자에 연결된 제1 단자 및 접지에 연결된 제2 단자를 포함하는 버랙터를 포함한다. 상기 수신기 회로는 상기 입력 단자에 및 상기 버랙터에 연결되고 제어 입력을 포함하는 제어기를 더 포함한다. 상기 제어기는 상기 제어 입력에서 라디오 주파수 채널 선택을 수신하고, 상기 라디오 주파수 채널 선택에 응답하여 상기 안테나의 미리 결정된 인덕턴스에 기초하여 상기 버랙터에 대한 커패시턴스를 결정하고, 상기 커패시턴스를 결정하는 것에 응답하여 라디오 주파수 채널 선택에 대응하는 주파수에서 공진하도록 상기 버랙터를 구성한다.
도 1은 동조 가능 회로를 갖는 수신기 회로를 포함하는 시스템의 실시예의 블록도이다.
도 2는 도 1의 동조 가능 회로 및 캘리브레이션 회로를 포함하는 진폭 변조(AM) 프런트 엔드(front-end) 회로의 컴포넌트들을 포함하는 시스템의 일부의 부분 회로도 및 부분 블록도이다.
도 3은 도 1의 동조 가능 회로의 실시예를 포함하고 캘리브레이션 회로의 실시예를 포함하는 시스템의 실시예의 부분 회로도 및 부분 블록도이다.
도 4는 안테나, PCB(printed circuit board), 도 1의 동조 가능 회로, 및 저잡음 증폭기를 포함하는 시스템의 일부의 예의 회로도이다.
도 5는 수신기 회로의 버랙터 설정들을 결정하기 위한 수학식을 구성하는 방법의 실시예의 흐름도이다.
도 6은 선택된 동조 주파수에 대응하는 신호를 제공하는 방법의 실시예의 흐름도이다.
다음의 설명에서, 상이한 도면들에서 동일한 참조 숫자들의 사용은 유사한 또는 동일한 항목들을 지시한다.
동조된 주파수를 보이기 위한 디스플레이가 없는 전통적인 아날로그 동조 라디오 시스템들에서, 라디오 시스템의 명백한 동조 속도는 사용자 경험에 직접 관련되는데, 그 이유는 사람의 귀가 스테이션의 성공적인 동조를 검출하는 유일한 장치이기 때문이다. 진폭 변조(AM) 라디오 수신기를 포함하는 라디오는 (종종 AM 페라이트(ferrite) 또는 에어 루프(air loop) 안테나의 형태의) 외부 인덕터로 자동 동조된(auto-tuned) AM 프런트 엔드 커패시터를 포함할 수 있지만, 라디오의 마이크로컨트롤러가 AM 프런트 엔드 커패시터를 선택된 대역 내의 라디오 주파수들의 범위의 라디오 주파수 채널에 적당하게 동조시키기 위해 필요한 다양한 계산들을 수행하는 데에 시간이 걸린다. 모든 주파수 동조 명령에 따라서 커패시터를 자동 동조시키는 것이 가능하지만, 그러한 동조는 사용자가 아날로그 동조 다이얼을 이용하여 라디오를 동조시킬 때 사용자가 조정들 사이에 전형적으로 허용할 시간보다 더 많은 시간을 사용한다. 특히, 아날로그 다이얼을 이용하는 AM 스테이션들의 전통적인 동조는 사람의 귀에 의한 가능한 스테이션들의 검출에 의지하지만, 마이크로프로세서에 의해 수행되는 동조 계산들은 그러한 사용자 검출을 훼손하고(undermine), 특히 동조 휠이 비교적 빠르게 동조될 때, 전통적인 아날로그 라디오 동조 느낌을 방해하는(frustrate) 지연들을 초래한다. 따라서, AM 라디오에 대한 동조는 그러한 전통적인 자동 동조가 허용할 것보다 더 빨라야 한다.
라디오를 2개의 알려진 주파수들에 자동 동조시키고, AM 튜너 버랙터 설정들을 기록하고, 그 후 각각의 후속 동조 주파수에 대하여 버랙터의 커패시턴스를 계산하기 위해 전원을 켤 때 또는 대역 스위칭할 때(하나의 대역으로부터 다른 대역으로, 예를 들면, 임의의 다른 대역으로부터 AM 대역으로) AM 튜너의 자동 동조를 이용하는 수신기 회로의 실시예들이 아래에 설명된다. 일례로, 모든 후속의 주파수 동조에 대하여, 마이크로프로세서는 수학식에 따라서 버랙터 커패시턴스를 계산하고 계산된 값을 커패시터 뱅크에 기록한다.
도 1은 동조 가능 회로(106)를 갖는 수신기 회로(102)를 포함하는 시스템(100)의 실시예의 블록도이다. 수신기 회로(102)는 신호 소스(104)로부터 라디오 주파수 신호를 수신하도록 구성된 입력 단자를 포함한다. 수신기 회로(102)는 입력 단자에 연결된 제1 단자 및 접지에 연결된 제2 단자를 포함하는 동조 가능 회로(106)를 포함한다. 수신기 회로(102)는 입력 단자에 연결된 프런트 엔드 회로(108) 및 여기(excitation) 회로(112)를 더 포함한다. 수신기 회로(102)는 프런트 엔드 회로(108), 여기 회로(112), 및 동조 가능 회로(106)의 버랙터(116)에 연결되는 마이크로 제어 유닛(MCU)(110)을 더 포함한다. 버랙터(116)는 입력 단자에 연결된 제1 단자 및 접지에 연결된 제2 단자를 포함한다. 동조 가능 회로(106)는 입력 단자에 연결된 제1 단자 및 접지에 연결된 제2 단자를 포함하는 인덕터(114)를 더 포함한다.
동작 중에, MCU(110)는 2개의 알려진 주파수에서 공진하도록 동조 가능 회로(106)를 구성하기 위해 버랙터(116) 및 여기 회로(112)를 제어하고 버랙터 설정들을 기록한다. 기록된 버랙터 설정들로부터, 동조 가능 회로(106) 및 임의의 연관된 외부 회로의 고정된 값들이 쉽게 결정될 수 있다. 동조 가능 회로(106)의 인덕터/커패시터 회로망이 고정된 인덕턴스를 갖는다고 가정하여, (버랙터(116) 및 임의의 고정된 커패시턴스를 포함하는) 동조 가능 회로(106)의 총 커패시턴스는 다음의 수학식에 따라 결정될 수 있다.
Figure 112011062742692-pct00001
수학식 1에서, 공진 주파수(fres)는 동조 회로(106)의 인덕턴스(L) 및 커패시턴스(C)의 제곱근에 반비례하고, 커패시턴스(C)는, 예를 들면, 버랙터(116), 인덕터(114) 및 외부 PCB 트레이스 등으로부터의 고정된 기생 커패시턴스들, 프런트 엔드 회로(108)의 입력 커패시턴스 및 버랙터(116)의 변화하는 커패시턴스를 포함한다.
인덕턴스 및 고정된 커패시턴스가 정적이라고 가정하여, (적어도 선택된 대역에 관하여) 후속의 캘리브레이션 없이 소망의 주파수에 동조하기 위해, 적당한 정확도로, 가변 커패시턴스가 계산될 수 있다. 따라서, 전원을 켜는 동작 또는 대역 스위칭 동작에 응답하여, MCU(110)는 동조 가능 회로(106)를 제어하고 동조 가능 회로(106)의 고정된 컴포넌트들의 값들을 결정하고, 그 값들은 버랙터(116)를 구성하기 위한 적당한 커패시턴스 값의 후속의 계산들을 위한 정적인 값들로 간주될 수 있다.
버랙터(116)에 대한 계산의 정확도는 동작 중에 사용하기에 적당하다. 버랙터(116) 및 인덕터(114)에 의해 형성된 공진 회로망은 일반적으로 대략 40의 Q 인자(quality factor)를 제공하므로, 버랙터(116)의 커패시턴스가 몇 퍼센트만큼 오프되어 동조된 주파수가 오프되게 할지라도, 수신기 회로(102)의 성능은 눈에 띄게 저하하지 않을 것이다. 고정된 인덕턴스 값 및 임의의 고정된 커패시턴스 값들에 기초하여 상기 수학식 1로부터 버랙터(116)에 대한 설정들을 보간하거나(interpolating) 계산하는 것에 의해, 수신기 회로(102)는 더 이상의 캘리브레이션 없이 동적으로 동조될 수 있어, 사용자가 라디오 주파수 다이얼을 동조시키는 것과 같은 동조 조정들에 실질적으로 즉시의 응답을 제공하는 것을 가능하게 한다.
도 2는 도 1의 동조 가능 회로(106) 및 캘리브레이션 회로(218)를 포함하는 진폭 변조(AM) 프런트 엔드 회로(201)의 컴포넌트들을 포함하는 시스템(200)의 일부의 부분 회로도 및 부분 블록도이다. 시스템(200)은 AM 프런트 엔드 회로(201)에 연결된 디지털 신호 프로세서(202)를 포함한다. 동조 가능 회로(106)는 접지에 연결된 제1 단자 및 커패시터(204)의 제1 전극에 연결된 제2 단자를 포함하는 인덕터(114)를 포함하고, 커패시터(204)는 AM 프런트 엔드 회로(201)의 입력 단자에 연결된 제2 전극을 갖는다. 동조 가능 회로(106)는 입력 단자에 연결된 제1 단자 및 접지에 연결된 제2 단자를 포함하는 버랙터(116)를 더 포함한다.
AM 프런트 엔드 회로(201)는 입력 단자에 연결된 입력 및 믹서(208)에 연결된 출력을 포함하는 저잡음 증폭기(LNA)(206)를 포함한다. 믹서(208)는 I-PGA(in-phase programmable gain amplifier)(210)에 동상(in-phase) 출력 신호를 제공하는 제1 출력을 포함한다. 믹서(208)는 Q-PGA(quadrature PGA)(212)에 직각 위상(quadrature) 출력 신호를 제공하는 제2 출력을 더 포함한다. I-PGA(210)는 I-ADC(in-phase analog-to-digital converter)(214)에 연결된 출력을 포함하고, I-ADC(214)는 DSP(202)에 연결된 출력을 갖는다. Q-PGA(212)는 Q-ADC(quadrature ADC)(216)에 연결된 출력을 포함하고, Q-ADC(216)는 DSP(202)에 연결된 출력을 갖는다. AM 프런트 엔드 회로(201)는 입력 단자에 연결된 단자 및 MCU(110)에 연결된 캘리브레이션 회로(218)를 더 포함한다. MCU(110)는 버랙터(116)에 연결된다. MCU(110)는 상기 수학식 1을 이용하여 버랙터(116)에 대한 설정들을 계산하고 동조 조정 입력에 실질적으로 대응하는 공진 주파수를 제공하도록 버랙터(116)를 구성하도록 구성된다.
일례로, 전원을 켜는 동작 또는 대역 스위칭 동작에 응답하여, MCU(110)는 동조 가능 회로(106)를 선택된 대역 내의 2개의 알려진 주파수들에 동조시키도록 버랙터(116)를 제어한다. 어떤 경우에, MCU(110)는 동조 가능 회로(106)에 여기 전압(또는 톤)을 도입하여, 동조 가능 회로(106)가 공진 주파수에서 발진하게 하도록 캘리브레이션 회로(218)를 제어한다. MCU(110)는 그 후 그 발진들에 기초하여 동조 가능 회로(106)의 하나 이상의 파라미터를 측정한다. 2개의 주파수에서의 버랙터(116)의 알려진 값들에 기초하여, 상기 하나 이상의 파라미터는 상기 수학식 1을 구성하기 위해 사용될 수 있는 동조 가능 회로(106)의 고정된 커패시턴스 및 인덕터 값들을 결정하기 위해 사용될 수 있다. 그 후, 주파수 조정에 응답하여, MCU(110)는 상기 수학식 1 및 결정된 파라미터들을 이용하여 버랙터(116)에 대한 값을 계산하고 계산된 값으로 버랙터(116)를 구성한다.
도 3은 도 1의 동조 가능 회로(106)의 실시예를 포함하고 캘리브레이션 회로(218)의 실시예를 포함하는 시스템(300)의 실시예의 부분 회로도 및 부분 블록도이다. 도시된 예에서, 인덕터(114)는 인덕터(302)(AM 안테나) 및 연관된 전압원(304)에 의해 표현되고, 전압원(304)은 안테나에 의한 수신된 전압 신호를 나타낸다. 전압원(304)은 접지에 연결된 제1 단자 및 인덕터(302)의 제1 단자에 연결된 제2 단자를 포함한다. 인덕터(302)는 AC 결합 커패시터(204)의 제1 전극에 연결된 제2 단자를 갖고, AC 결합 커패시터(204)는 LNA(206)의 입력에 연결된 제2 전극을 갖는다. 동조 가능 회로(106)는 접지에 연결된 제1 단자 및 LNA(206)의 입력에 연결된 제2 단자를 포함하는 버랙터(116)를 더 포함한다. LNA(206)의 입력에서의 입력 전압은 버랙터(116)를 가로지르는 출력 전압(VO)이다.
시스템(300)은 전압원(304)에 연결된 제1 단자 및 LNA(206)의 입력에 연결된 제2 단자를 포함하는 캘리브레이션 회로(218)를 더 포함한다. 시스템(300)은 MCU(110)를 더 포함하고, MCU(110)는 캘리브레이션 회로(218)에 및 버랙터(116)에 연결된다. MCU(110)는 또한 메모리(310)에 연결되고, 메모리(310)는 하나 이상의 버랙터 설정들(312)을 포함한다.
캘리브레이션 회로(218)는 LNA(206)의 입력에서의 발진들의 공진 주파수를 검출하도록 구성된 주파수 검출 회로(306)를 포함한다. 캘리브레이션 회로(218)는 에너지 회로(308)를 더 포함하고, 에너지 회로(308)는 MCU(110)에 응답하여 AM 프런트 엔드(동조 회로망)(201)에 전압 또는 펄스를 가한다.
전술한 바와 같이, MCU(110)는 동조 가능 회로(106)를 2개의 상이한 주파수들에 동조시키도록 캘리브레이션 회로(218) 및 버랙터(116)를 제어하고, 공진 주파수 응답을 모니터하고, 수학식 1을 구성하기에 적당한 파라미터들을 결정한다. 따라서, MCU(110)는 그 파라미터들을 이용하여 수학식 1을 구성할 수 있고, 그 후 동조 가능 회로(106)를 다시 캘리브레이션할 필요 없이 선택된 주파수에 동조하기 위한 버랙터(116)에 대한 설정들을 계산하는 것을 가능하게 한다.
특정한 예에서, 캘리브레이션 회로(218)는 공진을 달성하도록 동조 가능 회로(106)에 전압을 가하기(energize) 위해 에너지 회로(308)를 이용한다. 캘리브레이션 회로(218)는 주파수 검출 회로(306)를 이용하여 공진 주파수를 검출하고, MCU(110)는 그 주파수 검출 정보를 이용하여 버랙터(116)에 대한 값들을 결정하고, 그 값들은 버랙터 설정들(312)로서 메모리(310)에 저장된다. MCU(110)가 수학식 1을 이용하여 새로운 버랙터 설정을 결정할 때마다, MCU(110)는 버랙터(116)에 대한 설정들을 메모리(310)에 저장할 수 있다.
상기 예들은 전원을 켤 때 및 대역들 사이에 스위칭할 때의 동조를 설명하지만, 버랙터(116)에 대한 설정들은 제조 동안에 결정될 수도 있다. 예를 들면, 제품 테스트 프로세스(product test process) 동안에, 호스트 컨트롤러는 (인덕터(304)와 같은) 고정된 외부 인덕터로 2개의 상이한 주파수에 공진하도록 버랙터(116)의 값을 조정하도록 MCU(110)를 제어할 수 있다. 캘리브레이션 회로(218)는 상이한 동조 주파수들에 대한 통상의 동작에서 버랙터(116)에 대한 설정들을 계산하기 위해 사용될 수 있는 데이터를 생성할 수 있다. 이 제품 테스트 동안에 버랙터(116)에 대한 설정들을 정확하게 결정하기 위해, 안테나 인덕턴스 또는 외부 인덕턴스 값 및 통상의 동작에서 존재할 수 있는 기생 커패시턴스에 관한 지식을 가지는 것이 바람직하다.
대안 실시예에서, 버랙터(116)는 버랙터 뱅크(varactor bank)로서 구현될 수 있고, 그것은 알려진 인덕턴스를 적용하고 결과 회로를 공진으로 여기시키는 것에 의해 제품 테스트 동안에 캘리브레이션될 수 있다. 일단 버랙터 뱅크가 캘리브레이션되면, 버랙터 설정들은 사용자가 제공한 인덕턴스 값에 기초하여 제품 설계 단계에서 결정될 수 있다.
또 다른 실시예에서, 제품 설계 단계 동안에, 일단 안테나 설계가 실질적으로 결정되면, 설계자는 인덕턴스를 예측하기에 충분한 정보를 알거나 가질 것이다. 이 경우, 동조 가능 회로(106)는 수동으로 둘 이상의 주파수에 동조될 수 있고 버랙터 값들(varactor readings)은 기록될 수 있고 나중에 그 정보에 기초하여 버랙터(116)에 대한 설정들을 계산하기 위해 사용될 수 있다.
또 다른 실시예에서, MCU(110)는 대역들 사이에 스위칭할 때 및/또는 전원을 켜는 동안에 2개의 알려진 주파수에 동조하는 것에 의해 축적된 데이터를 이용하여 주파수 대역에 걸쳐 주파수들에 대한 버랙터 설정들(312)을 계산할 수 있고, 그 후 MCU(110)가 메모리(310) 내의 버랙터 설정들(312)을 조회하고 소망의 공진 주파수를 제공하도록 그것들을 버랙터(116)에 적용하는 것에 의해 버랙터(116)에 대한 설정들을 업데이트하게 한다.
상기 설명은 고정된 인덕턴스 및 가변 커패시턴스를 가정하지만, 안테나, 회로 기판, 및 프런트 엔드 회로는 다수의 개별 회로 엘리먼트들로서 모델링될 수 있다는 것을 이해해야 한다. 안테나, PCB(printed circuit board), 및 AM 프런트 엔드 회로(406)의 예가 도 4에 관하여 아래에 설명된다.
도 4는 안테나(402), PCB(printed circuit board)(404), 및 도 1-3의 동조 가능 회로(106)의 일부 및 도 2의 LNA(206)와 같은, AM 프런트 엔드 회로(406)를 포함하는 시스템(400)의 일부의 예의 회로도이다. 안테나(402)는 접지에 연결된 제1 단자 및 저항(412)의 제1 단자에 연결된 제2 단자를 포함하는, 수신된 RF 신호를 나타내는 전압원(410)으로서 모델링될 수 있고, 저항(412)은 안테나(402)에 의한 손실을 나타내고, 인덕터(414)의 제1 단자에 연결된 제2 단자를 갖는다. 인덕터(414)는 노드(408)에 및 안테나(402)에 의한 기생 커패시터(416)의 제1 전극에 연결된 제2 단자를 갖고, 기생 저항(416)은 접지에 연결된 제2 전극을 갖는다. PCB(404)는 커패시터(416)와 병렬로 연결된 커패시터(418)로서 모델링된다. PCB 기생 커패시터(418)는 노드(408)에 연결된 제1 전극 및 접지에 연결된 제2 전극을 포함한다.
AM 프런트 엔드 회로(406)는 노드(408)에 연결된 제1 단자 및 접지에 연결된 제2 단자를 갖는 가변 저항(420)을 포함한다. AM 프런트 엔드 회로(406)는 버랙터(116) 및 LNA(206)를 더 포함한다. 버랙터(116)는 노드(408)에 연결된 제1 전극 및 가변 저항(424)의 제1 단자에 연결된 제2 전극을 포함하는 가변 커패시터(422)로서 모델링되고, 가변 저항은 가변 커패시터(422)에 의한 손실을 나타내고, 접지에 연결된 제2 단자를 갖는다. 이 경우, 버랙터(116)는 커패시터들의 뱅크로서 구현되고, 커패시터들이 스위치 인되거나 스위치 아웃될 때(switched in or out), 표유 저항(stray resistance)도 변한다. LNA(206)는 노드(408)에 연결된 제1 단자 및 접지에 연결된 제2 단자를 갖는 저항(426)을 포함한다. LNA(206)는 노드(408)에 연결된 제1 전극 및 접지에 연결된 제2 전극을 포함하는 커패시터(428)를 더 포함한다.
도시된 예에서, AM 프런트 엔드 회로(406)는 임의의 동조된 AM 스테이션으로부터의 수신된 RF 신호에 전압 이득을 적용하는 인덕터/커패시터 동조된 회로이다. 동조 회로는 안테나로부터의 인덕터(414) 및 버랙터(116)로부터의 가변 커패시컨스를 포함한다. 가변 커패시터(422)는 공진 주파수가 장치가 동조되는 AM 스테이션의 주파수와 동일하도록 프런트 엔드를 공진시킨다. 특정한 스테이션에 동조하기 위해, 버랙터 커패시터(422)의 커패시턴스는 AM 프런트 엔드(406)가 공진을 달성하도록 조정된다. 버랙터(116)는 공진 커패시터의 Q 인자에 영향을 미치는 가변 저항(424)으로 나타내어진 표유 저항을 포함한다. 가변 저항(420)은 AM 프런트 엔드 회로(406)에 대한 이득 조정을 제공한다. 저항(426) 및 커패시터(428)는 LNA(206)로부터의 임피던스 및 커패시턴스이다.
이러한 더 복잡한 회로 모델에서조차, 시스템(400)이 공진 상태에 있을 때, Q 인자는 총 병렬 저항에 비례하지만, 공진 주파수는 수학식 1에 관하여 위에 설명된 것과 여전히 동등하다. 도 1의 동조 가능 회로(106)에서와 같이, 시스템(400)은 가변 저항들을 가지고도 대략 40의 Q 인자(Q)를 제공하므로, 버랙터(116)의 커패시턴스가 몇 퍼센트만큼 오프되어 동조된 주파수가 오프되게 할지라도, 시스템(400)의 성능은 눈에 띄게 저하하지 않을 것이다.
도 5는 수신기 회로의 버랙터 설정들을 결정하기 위한 수학식을 구성하는 방법(500)의 실시예의 흐름도이다. 502에서, MCU(110)는 미리 결정된 제1 주파수에 대응하는 제1 버랙터 설정들로 동조 가능 인덕터/커패시터(LC) 회로망의 버랙터를 구성한다. 504로 진행하여, MCU(110)는 동조 가능 LC 회로망에 제1 톤을 주입하도록 캘리브레이션 회로(218)를 제어한다. 506으로 진행하여, MCU(110)는 캘리브레이션 회로(218)를 이용하여 동조 가능 LC 회로망의 출력에서의 발진들을 모니터하고 그것을 미리 결정된 제1 주파수와 비교하여 동조 가능 LC 회로망과 연관된 제1 인덕턴스 및 제1 커패시턴스를 결정한다.
508로 진행하여, MCU는 미리 결정된 제2 주파수에 대응하는 제2 버랙터 설정들로 버랙터를 구성한다. 510으로 진행하여, MCU(110)는 동조 가능 LC 회로망에 제2 톤을 주입하도록 캘리브레이션 회로(218)를 제어한다. 512로 진행하여, MCU(110)는 캘리브레이션 회로(218)를 이용하여 동조 가능 LC 회로망의 출력에서의 발진들을 모니터하고 그것을 미리 결정된 제2 주파수와 비교하여 제2 인덕턴스 및 제2 커패시턴스를 결정한다. 514로 이동하여, MCU(110)는 제1 및 제2 커패시턴스들 및 제1 및 제2 인덕턴스들에 기초하여 실질적으로 고정된 커패시턴스 및 실질적으로 고정된 인덕턴스를 계산한다. 516으로 진행하여, MCU(110)는 실질적으로 고정된 커패시턴스 및 실질적으로 고정된 인덕턴스를 이용하여 버랙터 설정들을 결정하기 위한 수학식을 구성하고, 여기서 수학식은 소망의 주파수에 기초하여 버랙터 설정들을 계산하도록 구성된다.
특정한 예에서, MCU(110)는 2개의 상이한 알려진 주파수에서 취해진 측정들로부터 인덕턴스를 결정한다. 그 후, 일단 수학식 1이 구성되면, MCU(110)는 동조 가능 회로(106)을 다시 캘리브레이션하지 않고 수학식 1을 이용하여 동적으로 버랙터 설정들을 계산한다. 어떤 경우에, MCU(110)는 차후의 재사용을 위해 버랙터 설정들을 저장할 수 있고 따라서 더 이상의 계산 없이 메모리(310)로부터 버랙터 설정들이 검색될 수 있다. 특정한 경우에, 제조 동안에 또는 그 후(캘리브레이션 동안에) MCU(110)에 의해 버랙터 설정들의 조회 테이블(look up table)이 채워질 수 있다(populated).
위에 설명된 바와 같이, 각각의 주파수 변화와 함께 동조 가능 회로(106)를 캘리브레이션하기보다, 버랙터(116)는 전원을 켤 때 및 대역들 사이에 스위칭할 때 2개의 알려진 주파수를 이용하여 구성된다. 일단 2개의 알려진 주파수에서의 공진으로부터 수학식 1에 대한 파라미터들이 결정되면, 그 후 주파수 조정들에 응답하여 동적으로 버랙터(116)에 대한 설정들이 계산될 수 있다. 버랙터 설정들을 결정하는 방법의 예가 도 6에 관하여 아래에 설명된다.
도 6은 선택된 동조 주파수에 대응하는 신호를 제공하는 방법(600)의 실시예의 흐름도이다. 602에서, MCU(110)는 주파수 조정 신호를 수신한다. 604로 진행하여, 수신기 회로의 MCU(110)는 주파수 조정 신호를 수신하는 것에 응답하여 선택된 동조 주파수에 동조하기 위한 버랙터(116)에 대한 버랙터 설정들을 동적으로 계산한다. 606으로 진행하여, MCU(110)는 선택된 동조 주파수에 대응하는 공진 주파수를 제공하도록 동조 가능 회로(106)의 버랙터(110)에 버랙터 설정들을 적용한다.
608로 진행하여, 수신기 회로는 동조 가능 회로(106)의 RF 입력에서 라디오 주파수(RF) 신호를 수신한다. 610으로 진행하여, 동조 가능 회로(106)는 RF 신호로부터의 선택된 동조 주파수에 대응하는 출력 신호를 동조 가능 회로(106)의 출력 단자에 제공한다.
상기 예들은 진폭 변조(AM) 라디오 주파수 신호들을 참조하였지만, 이 2-주파수 동조 기법은, 예를 들면, 주파수 변조(FM) 라디오 신호들과 같은 다른 라디오 신호들의 수신에도 적용될 수 있다는 것을 이해해야 한다. 디지털 수신기를 이용하여 특정 FM 라디오 스테이션들에 동조할 때 많은 청취자들에 의해 지연이 용인될 수 있지만, 위에 설명된 바와 같이, 라디오 스테이션들 사이에 스위칭할 때 캘리브레이션 지연이 실질적으로 제거될 수 있으면서도 용인할 만한 수신을 제공한다.
도 1-6에 관하여 위에 설명된 시스템, 회로, 및 방법과 관련하여, 수신기 회로는 소망의 공진 주파수를 제공하도록 MCU에 의해 구성 가능한 가변 커패시턴스를 갖는 동조 가능 회로를 포함한다. MCU(110)는 동조 회로(106)를 2개의 상이한 주파수에 동조시키고 공진 응답을 모니터하여 버랙터(116)의 커패시턴스가 쉽게 계산될 수 있는 수학식의 파라미터들을 결정한다. 일단 파라미터들이 결정되면, MCU(110)는 후속의 캘리브레이션 없이 수학식을 이용하여 버랙터(116)에 대한 설정들을 동적으로 계산할 수 있다. 따라서, 수신기 회로는 다시 캘리브레이션하기 위한 지연 없이, 사용자에 의한 신속한 동조 조정들에 응답하여 빠르게 출력 신호를 생성할 수 있다.
비록 본 발명은 바람직한 실시예들에 관하여 설명되었지만, 이 기술 분야의 숙련자들은 본 발명의 범위에서 일탈하지 않고 형태 및 세부에서 변경들이 이루어질 수 있다는 것을 인지할 것이다.

Claims (22)

  1. 안테나로부터 라디오 주파수 신호를 수신하기 위한 입력 단자;
    상기 입력 단자에 연결된 입력, 적어도 하나의 제어 입력, 및 출력 단자를 포함하는 동조 가능 회로(tunable circuit) - 상기 동조 가능 회로는 상기 입력 단자에 연결된 제1 전극 및 전력 공급 단자에 연결된 제2 전극을 갖는 버랙터(varactor)를 포함함 -; 및
    상기 출력 단자에 및 상기 적어도 하나의 제어 입력에 연결된 제어 회로 - 상기 제어 회로는 라디오 채널 선택을 수신하고, 상기 동조 가능 회로와 연관되고 상기 동조 가능 회로의 발진들에 기초하여 캘리브레이션 동안에 결정된 고정된 인덕턴스 및 고정된 기생 커패시턴스에 기초하여, 상기 라디오 채널 선택에 응답하여 상기 버랙터에 대한 커패시턴스를 결정함 -
    를 포함하는 수신기.
  2. 제1항에 있어서, 상기 제어 회로는,
    상기 동조 가능 회로를 2개의 상이한 주파수에 동조시키고;
    상기 동조 가능 회로가 상기 2개의 상이한 주파수 각각에서 공진할 때 상기 동조 가능 회로의 하나 이상의 파라미터를 결정하고;
    상기 하나 이상의 파라미터에 기초하여 상기 고정된 인덕턴스를 결정하는, 수신기.
  3. 제2항에 있어서,
    메모리를 더 포함하고,
    상기 제어 회로는 라디오 주파수들의 범위의 각각의 주파수에 대하여 상기 버랙터의 커패시턴스를 계산하고 각각의 주파수에서의 상기 커패시턴스에 대응하는 값들을 상기 메모리에 저장하도록 구성되는, 수신기.
  4. 제2항에 있어서, 상기 2개의 상이한 주파수는 라디오 주파수들의 범위의 상이한 채널들에 대응하는, 수신기.
  5. 제1항에 있어서, 상기 출력 단자에 연결된 저잡음 증폭기를 더 포함하는, 수신기.
  6. 제1항에 있어서,
    캘리브레이션 동안에 상기 동조 가능 회로로부터의 발진들을 모니터하는 주파수 검출 회로를 더 포함하고,
    상기 제어 회로는 상기 발진들에 기초하여 상기 고정된 인덕턴스를 결정하는, 수신기.
  7. 제1항에 있어서, 상기 동조 가능 회로가 공진하게 하기 위해 캘리브레이션 동안에 상기 동조 가능 회로에 신호를 주입하도록 구성된 에너지 회로를 더 포함하는, 수신기.
  8. 수신기에서 라디오 주파수 조정 신호를 수신하는 단계;
    상기 라디오 주파수 조정 신호를 수신하는 것에 응답하여 선택된 라디오 채널에 동조하기 위한 동조 가능 회로의 미리 결정된 파라미터들에 기초하여 상기 동조 가능 회로의 버랙터 설정들(varactor settings)을 결정하는 단계; 및
    상기 버랙터 설정들을 결정하는 것에 응답하여 상기 동조 가능 회로의 버랙터에 상기 버랙터 설정들을 적용하여 상기 선택된 라디오 채널을 수신하는 단계 - 상기 미리 결정된 파라미터들은 상기 동조 가능 회로의 발진들에 기초하여 캘리브레이션 동안에 결정된 고정된 인덕턴스 및 고정된 기생 커패시턴스를 포함함 -
    를 포함하는 방법.
  9. 제8항에 있어서, 상기 라디오 주파수 조정 신호를 수신하기 전에, 상기 방법은,
    상기 수신기의 제어 회로에서 라디오 주파수 대역들 사이에 스위칭하기 위한 제어 신호를 수신하는 단계;
    상기 제어 신호에 응답하여 상기 동조 가능 회로를 2개의 상이한 주파수에 동조시켜 상기 동조 가능 회로의 하나 이상의 파라미터를 결정하는 단계; 및
    상기 하나 이상의 파라미터에 기초하여 상기 버랙터 설정들을 동적으로 계산하기 위한 수학식의 설정들을 구성하는 단계를 포함하는 방법.
  10. 제8항에 있어서, 상기 버랙터 설정들을 결정하는 단계는 상기 라디오 주파수 조정 신호를 수신하는 것에 응답하여 상기 미리 결정된 파라미터들을 포함하는 수학식을 이용하여 상기 버랙터 설정들을 계산하는 단계를 포함하는 방법.
  11. 제10항에 있어서, 상기 버랙터 설정들을 상기 수신기의 메모리에 저장하는 단계를 더 포함하는 방법.
  12. 제8항에 있어서, 상기 버랙터 설정들을 결정하는 단계는 상기 수신기의 메모리에 저장된 테이블에서 상기 버랙터 설정들을 조회하는 단계를 포함하는 방법.
  13. 제12항에 있어서, 상기 라디오 주파수 조정 신호를 수신하기 전에, 상기 방법은,
    제조 동안에 버랙터 설정들을 결정하는 단계; 및
    상기 버랙터 설정들을 상기 테이블에 저장하는 단계를 포함하는 방법.
  14. 라디오 주파수 신호를 수신하기 위한 안테나; 및
    상기 안테나에 연결된 입력 단자를 포함하는 수신기 회로를 포함하고, 상기 수신기 회로는,
    상기 입력 단자에 연결된 제1 단자 및 접지에 연결된 제2 단자를 포함하는 버랙터; 및
    상기 입력 단자에 및 상기 버랙터에 연결되고 제어 입력을 포함하는 제어기 - 상기 제어기는 상기 제어 입력에서 라디오 주파수 채널 선택을 수신하고, 상기 라디오 주파수 채널 선택에 응답하여 상기 안테나의 고정된 인덕턴스에 기초하여 상기 버랙터에 대한 커패시턴스를 결정하고, 상기 커패시턴스를 결정하는 것에 응답하여 상기 라디오 주파수 채널 선택에 대응하는 주파수에서 공진하도록 상기 버랙터를 구성하고, 상기 고정된 인덕턴스는 상기 버랙터를 포함하는 동조 가능 회로의 발진들에 기초하여 캘리브레이션 동안에 결정됨 - 를 포함하는, 장치.
  15. 제14항에 있어서, 상기 제어기에 연결되고 상기 버랙터의 커패시턴스 값들에 대응하는 복수의 값들을 저장하도록 구성된 메모리를 더 포함하는, 장치.
  16. 제15항에 있어서, 상기 제어기는 상기 커패시턴스를 결정하는 것에 응답하여 상기 복수의 값들에 상기 커패시턴스에 대응하는 값을 저장하는, 장치.
  17. 제15항에 있어서, 상기 제어기는 상기 라디오 주파수 채널 선택을 수신하는 것에 응답하여 상기 복수의 값들에서 상기 커패시턴스를 조회하는 것에 의해 상기 커패시턴스를 결정하는, 장치.
  18. 제14항에 있어서, 상기 제어기는 전원을 켜는 동안에 또는 대역들 사이에서 스위칭할 때 제어 신호를 수신하고, 상기 제어 신호에 응답하여, 상기 제어기는,
    상기 버랙터를 포함하는 상기 동조 가능 회로를 2개의 상이한 주파수에 동조시키고;
    상기 2개의 상이한 주파수 각각에서 상기 동조 가능 회로의 발진들을 모니터하여 상기 동조 가능 회로의 하나 이상의 파라미터를 결정하고;
    상기 하나 이상의 파라미터에 기초하여 상기 버랙터의 상기 커패시턴스를 계산하기 위한 수학식을 구성하는, 장치.
  19. 제18항에 있어서, 상기 제어기는 상기 수학식을 이용하여 상기 버랙터의 상기 커패시턴스를 결정하는, 장치.
  20. 제14항에 있어서, 상기 제어기는,
    2개의 상이한 주파수에서 공진하도록 상기 버랙터를 구성하는 것; 및
    상기 2개의 상이한 주파수에서 동조 가능 회로의 출력을 모니터하여 상기 동조 가능 회로의 실질적으로 고정된 파라미터들을 결정하는 것에 의해 상기 동조 가능 회로를 캘리브레이션하고;
    상기 제어기는 상기 실질적으로 고정된 파라미터들 및 상기 라디오 주파수 채널 선택에 기초하여 상기 버랙터의 상기 커패시턴스를 자동으로 계산하는, 장치.
  21. 제20항에 있어서, 상기 제어기는 제조 프로세스의 제품 설계 단계(production design phase) 및 테스트 단계 중 하나에서 상기 동조 가능 회로를 캘리브레이션하는, 장치.
  22. 제20항에 있어서, 상기 제어기는 상기 수신기 회로를 AM 동작 모드로 다른 동작 모드로부터 스위칭하는 제어 신호에 응답하여 상기 동조 가능 회로를 캘리브레이션하는, 장치.
KR1020117018959A 2011-01-31 2011-01-31 동조 회로망을 포함하는 수신기 회로 KR101732619B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/070844 WO2012103679A1 (zh) 2011-01-31 2011-01-31 包括调谐网络的接收机电路

Publications (2)

Publication Number Publication Date
KR20130112965A KR20130112965A (ko) 2013-10-15
KR101732619B1 true KR101732619B1 (ko) 2017-05-24

Family

ID=46602059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018959A KR101732619B1 (ko) 2011-01-31 2011-01-31 동조 회로망을 포함하는 수신기 회로

Country Status (4)

Country Link
JP (1) JP5778782B2 (ko)
KR (1) KR101732619B1 (ko)
CN (1) CN203747766U (ko)
WO (1) WO2012103679A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177580A (ja) * 2008-01-25 2009-08-06 Nsc Co Ltd 受信機およびこれに用いる半導体集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04358423A (ja) * 1991-06-05 1992-12-11 Sharp Corp 受信機
JP3064202B2 (ja) * 1995-03-31 2000-07-12 東光株式会社 トラッキング調整方法
KR0153730B1 (ko) * 1995-10-26 1998-12-15 김광호 전압동조튜닝방식의 채널선국방법
ATE339029T1 (de) * 1999-12-14 2006-09-15 Broadcom Corp Verfahren zur steuerspannungsversorgung für varaktoren, zur verminderung des phasenrauschens in elektronischen oszillatoren
JP2004064551A (ja) * 2002-07-30 2004-02-26 Open Interface Inc チューナの選局電圧設定システム、方法及びチューナ
EP1889360A1 (en) * 2005-06-09 2008-02-20 TELEFONAKTIEBOLAGET LM ERICSSON (publ) A tunable circuit arrangement and a method for providing such an arrangement
JP5263017B2 (ja) * 2009-06-11 2013-08-14 カシオ計算機株式会社 電波受信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009177580A (ja) * 2008-01-25 2009-08-06 Nsc Co Ltd 受信機およびこれに用いる半導体集積回路

Also Published As

Publication number Publication date
CN203747766U (zh) 2014-07-30
JP2014507886A (ja) 2014-03-27
JP5778782B2 (ja) 2015-09-16
WO2012103679A1 (zh) 2012-08-09
KR20130112965A (ko) 2013-10-15

Similar Documents

Publication Publication Date Title
US6823292B2 (en) Tuneable filter
US9698758B2 (en) Methods for tuning an adaptive impedance matching network with a look-up table
US20080233869A1 (en) Method and system for a single-chip fm tuning system for transmit and receive antennas
US8725098B2 (en) Method for tuning a RF front-end circuit using an on-chip negative transconductance circuit to make an oscillator
US7035608B2 (en) Methods and apparatus for tuning in an inductive system
US8140027B2 (en) Automatic frequency tuning system and method for an FM-band transmit power amplifier
US8145169B2 (en) Method and system for LNA adjustment to compensate for dynamic impedance matching
US8238859B2 (en) Radio receiver
US20110076972A1 (en) Systems and methods for tuning a broadcast radio receiver with digital display
KR101732619B1 (ko) 동조 회로망을 포함하는 수신기 회로
US6408167B1 (en) Radio device including a receiver and method of adjusting one of the high-frequency amplifier stages of a receiver
CN102208915B (zh) 射频前端电路、滤波校正系统以及调谐射频前端电路的方法
JPH10336055A (ja) アンテナ同調制御装置及びそれを用いた無線受信装置
WO2000059107A1 (en) Multiple bans oscillator using switched inductors
JP4883001B2 (ja) 受信機
JP2004104396A (ja) ラジオ受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant