KR101725848B1 - 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자 - Google Patents
산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자Info
- Publication number
- KR101725848B1 KR101725848B1 KR1020100105509A KR20100105509A KR101725848B1 KR 101725848 B1 KR101725848 B1 KR 101725848B1 KR 1020100105509 A KR1020100105509 A KR 1020100105509A KR 20100105509 A KR20100105509 A KR 20100105509A KR 101725848 B1 KR101725848 B1 KR 101725848B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- layer
- electrode lines
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 230000005291 magnetic effect Effects 0.000 claims abstract description 72
- 239000002070 nanowire Substances 0.000 claims abstract description 41
- 230000003746 surface roughness Effects 0.000 claims abstract description 14
- 230000005294 ferromagnetic effect Effects 0.000 claims description 61
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 19
- 230000005641 tunneling Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052797 bismuth Inorganic materials 0.000 description 7
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 7
- 230000010287 polarization Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30621—Vapour phase etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Inorganic Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명의 일 실시예에 의한 산화막 제거 방법은 산화막이 형성된 요소를 포함하는 기판을 스퍼터링 장치의 기판 홀더에 장착하되, 상기 산화막이 노출되도록 장착하고, 상기 기판 홀더에 플라즈마 발생용 전압을 인가하여 상기 산화막을 제거한다. 상기 기판은 자기 터널 접합(MTJ) 소자의 일부 구성, 스핀 소자의 일부 구성 또는 나노선 소자의 일부 구성을 포함할 수 있다. 상기 기판 홀더에 상기 산화막이 제거된 표면의 표면 거칠기를 제어하기 위한 제어수단이 더 구비될 수 있다.
Description
본 발명의 일 실시예는 산화막 제조방법 및 그 적용에 관한 것으로써, 보다 자세하게는 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 이 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자에 관한 것이다.
전자의 전하를 제어하여 정보를 전송, 저장하는 기존의 전자소자를 대체하고 보다 우수한 기능과 집적도를 갖는 차세대 전자소자 가운데 하나로 스핀트로닉스 소자(이하, 스핀소자)에 대한 관심과 연구가 활발히 진행되고 있다.
스핀소자는 기본적으로 스핀을 주입하고 검출하는 기능을 필요로 하게 되며 이를 위해 자성금속을 포함한다. 자성금속이 산소와 반응하여 산화물이 형성되면 본래의 특성을 잃을 수 있다. 따라서 스핀소자 제작시 자성금속이 대기중에 노출되는 것이 방지되어야 하는데, 이러한 제한으로 인해 다양한 구조의 스핀소자 제작이 어려울 수 있다.
한편, 나노선을 이용하는 전자소자, 곧 나노선 소자의 경우, 정상적인 구동을 위해 나노선 표면에 전극이 형성된다. 이 전극과 나노선의 전기적 접합이 이루어진 경우, 나노선을 통해 전류가 원활하게 흐를 수 있다.
하지만 귀금속을 제외한 대부분의 금속 및 반도체 나노선은 제조 후, 대기중의 산소와 반응하여 표면에 산화막이 형성될 수 있다. 이렇게 형성되는 산화막은 전기적 통전을 저해하는 요소가 될 수 있다.
본 발명의 일 실시예는 공정 중에 형성된 불필요한 산화막을 제거하기 위한 산화막 제거 방법과 이 방법에 사용되는 스퍼터링 장치를 제공한다.
본 발명의 일 실시예는 이러한 산화막 제거 방법을 이용한 전자 소자의 제조 방법을 제공한다.
본 발명의 일 실시예는 그러한 산화막 제거 방법이 적용되어 형성된 전자 소자를 제공한다.
본 발명의 일 실시예에 의한 산화막 제거 방법은 산화막이 형성된 요소를 포함하는 기판을 스퍼터링 장치(sputtering apparatus)의 기판 홀더에 장착하되, 상기 산화막이 노출되도록 장착하는 단계 및 상기 기판 홀더에 플라즈마 발생용 전압을 인가하여 상기 산화막을 제거하는 단계를 포함한다. 상기 산화막은 자연 산화막일 수 있다.
이 방법에서, 상기 기판은 순차적으로 적층된 복수의 물질층을 포함할 수 있다.
상기 기판은 자기 터널 접합(Magnetic Tunneling Junction) 소자의 일부 구성, 스핀 소자의 일부 구성 또는 나노선 소자의 일부 구성을 포함할 수 있다.
상기 기판 홀더에 상기 산화막이 제거된 표면의 표면 거칠기를 제어하기 위한 제어수단이 더 구비될 수 있다.
상기 자연 산화막은 자기 터널 접합 소자의 하부 자성층 표면에 형성된 것, 스핀 소자의 스핀 주입 전극 표면에 형성된 것 또는 나노선 소자의 나노선 표면에 형성된 것일 수 있다.
상기 제어수단은 상기 기판에 평행한 또는 수직한 방향의 자기장을 발생시키는 자기장 발생수단일 수 있다.
상기 제어수단은 상기 기판 홀더의 상기 기판이 홀딩되는 면 또는 상기 기판이 홀딩되는 면의 이면에 배치될 수 있다.
본 발명의 일 실시예에 의한 스퍼터링 장치는 챔버, 진공펌프, 고주파 전력원을 포함하고, 상기 챔버는 기판이 홀딩되는 기판 홀더와 타겟을 포함하는 스퍼터링 장치에 있어서, 상기 기판 홀더에 상기 기판의 식각면의 표면 거칠기를 제어하는 제어수단을 포함한다.
상기 제어수단은 상기 기판에 평행한 또는 수직한 방향의 자기장을 발생시키는 자기장 발생수단일 수 있다.
상기 제어수단은 상기 기판 홀더의 상기 기판이 홀딩되는 면 또는 상기 기판이 홀딩되는 면의 이면에 배치될 수 있다.
본 발명의 일 실시예에 의한 전자 소자의 제조 방법은 기판 상에 제1 및 제2 전극선과 제1 및 제2 강자성 전극 라인을 형성하는 단계, 상기 제1 및 제2 강자성 전극 라인에 형성된 산화막을 제거하는 단계 및 상기 산화막을 제거한 후, 상기 제1 및 제2 강자성 전극 라인의 일단과 상기 제1 및 제2 전극의 일단을 덮는 스핀 채널층을 형성하는 단계를 포함한다.
이러한 제조방법에서, 상기 제1 및 제2 전극선과 제1 및 제2 강자성 전극 라인을 형성하는 단계는 상기 기판 상에 상기 제1 및 제2 전극선을 포함하는 군과 상기 제1 및 제2 강자성 전극 라인을 포함하는 군 중 어느 한 군을 먼저 형성하는 단계와, 상기 먼저 형성된 군을 덮는 마스크를 형성하고, 상기 기판 상에 나머지 군을 형성하는 단계 및 상기 마스크를 제거하는 단계를 더 포함할 수 있다.
상기 산화막은 자연 산화막이고, 상술한 산화막 제거 방법에 따라 제거할 수 있다.
본 발명의 다른 실시예에 의한 전자 소자의 제조 방법은,
기판 상에 나노선을 형성하는 단계, 상기 나노선 표면에 형성된 자연 산화막을 제거하는 단계 및 상기 기판 상에 상기 산화막이 제거된 나노선의 일부를 덮는 전극층을 형성하는 단계를 포함하고, 상기 자연 산화막은 상기 산화막 제거방법에 따라 제거한다.
본 발명의 또 다른 실시예에 의한 전자 소자의 제조 방법은,
순차적으로 적층된 하부 자성층, 터널 접합층 및 상부 자성층을 포함하는 터널 접합 소자의 제조방법에 있어서, 상기 하부 자성층의 표면으로부터 자연 산화막을 제거하는 단계 및 상기 자연 산화막이 제거된 상기 하부 자성층 상에 상기 터널 접합층을 형성하는 단계를 포함하고, 상기 자연 산화막은 상기 산화막 제거 방법에 따라 제거한다.
본 발명의 일 실시예에 의한 산화막 제거 방법이 적용되어 형성된 전자소자는,
기판 상에 형성된 제1 및 제2 전극선과, 상기 제1 및 제2 전극선 사이의 상기 기판 상에 형성된 제1 및 제2 강자성 전극 라인 및 상기 제1 및 제2 전극선의 일단과 상기 제1 및 제2 강자성 전극 라인의 일단을 덮는 스핀 채널층을 포함한다.
이러한 전자 소자에서 제1 및 제2 강자성 전극 라인 중 어느 하나는 스핀 주입 전극이고, 나머지 하나는 스핀 검출 전극일 수 있다.
본 발명의 일 실시예에 의한 산화막 제거 방법은 자기 터널 접합 소자, 스핀 소자 또는 나노선 소자 등과 같은 전자 소자의 형성과정에서 형성될 수 있는 산화막, 예를 들면 자연 산화막을 스퍼터링 장치를 이용하여 제거한다. 스퍼터링 장치의 기판 홀더에 상기 산화막을 포함하는 상기 전자 소자의 일부를 상기 산화막이 노출되도록 장착한 다음, 상기 기판 홀더에 고주파 바이어스 전압을 인가하고, 이로 인해 발생되는 플라즈마를 이용하여 상기 산화막을 식각한다. 이러한 방법으로 상기 산화막을 제거하면, 상기 산화막 제거 시간을 줄일 수 있다.
또한, 상기 산화막을 제거한 후, 상기 스퍼터링 장치에서 후속 공정을 진행함으로써, 상기 산화막이 제거된 표면 상에 산화막이 개재함이 없이 후속 물질을 증착할 수 있어 전자 소자의 전기적 특성을 높일 수 있다.
또한, 상기 산화막 제거 과정에서 기판 홀더에 홀딩되는 전자 소자의 일부에 자기장을 상기 기판 홀더에 평행 또는 수직한 방향으로 인가함으로써, 상기 산화막이 제거된 표면의 표면 거칠기를 상기 자기장이 인가되지 않았을 때보다 크게 또는 작게 할 수 있다.
도 1은 본 발명의 일 실시예에 의한 하부막의 산화막 제거 방법에 사용되는 스퍼터링 장치의 구성을 보여주는 구성도이다.
도 2는 도 1의 기판 홀더에 자석이 구비된 경우의 일 예를 나타낸 단면도이다.
도 3은 도 1의 기판 홀더에 자석이 구비된 경우의 다른 예를 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 의한, 하부층의 산화막 제거방법을 나타낸 순서도이다.
도 5 내지 도 7은 도 1의 장치를 이용하는 산화막 제거 방법이 적용되는 본 발명의 일 실시예에 의한 자기 터널 접합(Magnetic Tunneling Junction) 소자의 제조 방법을 단계별로 나타낸 단면도들이다.
도 8 내지 도 10은 도 5 내지 도 7의 제조 방법의 변형예를 보여주는 단면도들이다.
도 11은 도 7 또는 도 10의 MTJ 소자를 형성하는 과정에서 산화막의 식각을 위한 공정시간에 따른 MTJ 소자의 전기적 저항 특성을 나타낸 그래프이다.
도 12는 도 7 또는 도 10의 MTJ 소자를 형성하는 과정에서 산화막의 식각을 위한 공정시간에 따른 MTJ 소자의 자기 저항비를 나타낸 그래프이다.
도 13 내지 도 16은 도 1의 장치를 이용한 산화막 제거 방법이 적용되는, 본 발명의 다른 실시예에 의한 전자소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 17은 도 13 내지 도 16의 과정으로 형성한 스핀 소자의 사시도이다.
도 18은 기판 상에 형성된 비스무스(Bi) 나노선의 표면에 형성된 산화막을 보여주는 투과 전자 현미경 사진(TEM)이다.
도 19는 본 발명의 실시예에 의한 나노선 소자 제조방법으로 형성한 나노선 소자의 전자 현미경 사진이다.
도 20은 도 19의 나노선 소자에서 나노선과 전극 사이의 전류-전압 특성을 나타낸 그래프이다.
도 2는 도 1의 기판 홀더에 자석이 구비된 경우의 일 예를 나타낸 단면도이다.
도 3은 도 1의 기판 홀더에 자석이 구비된 경우의 다른 예를 나타낸 사시도이다.
도 4는 본 발명의 일 실시예에 의한, 하부층의 산화막 제거방법을 나타낸 순서도이다.
도 5 내지 도 7은 도 1의 장치를 이용하는 산화막 제거 방법이 적용되는 본 발명의 일 실시예에 의한 자기 터널 접합(Magnetic Tunneling Junction) 소자의 제조 방법을 단계별로 나타낸 단면도들이다.
도 8 내지 도 10은 도 5 내지 도 7의 제조 방법의 변형예를 보여주는 단면도들이다.
도 11은 도 7 또는 도 10의 MTJ 소자를 형성하는 과정에서 산화막의 식각을 위한 공정시간에 따른 MTJ 소자의 전기적 저항 특성을 나타낸 그래프이다.
도 12는 도 7 또는 도 10의 MTJ 소자를 형성하는 과정에서 산화막의 식각을 위한 공정시간에 따른 MTJ 소자의 자기 저항비를 나타낸 그래프이다.
도 13 내지 도 16은 도 1의 장치를 이용한 산화막 제거 방법이 적용되는, 본 발명의 다른 실시예에 의한 전자소자의 제조방법을 단계별로 나타낸 단면도들이다.
도 17은 도 13 내지 도 16의 과정으로 형성한 스핀 소자의 사시도이다.
도 18은 기판 상에 형성된 비스무스(Bi) 나노선의 표면에 형성된 산화막을 보여주는 투과 전자 현미경 사진(TEM)이다.
도 19는 본 발명의 실시예에 의한 나노선 소자 제조방법으로 형성한 나노선 소자의 전자 현미경 사진이다.
도 20은 도 19의 나노선 소자에서 나노선과 전극 사이의 전류-전압 특성을 나타낸 그래프이다.
이하, 본 발명의 일 실시예에 의한 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자를 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 일 실시예에 의한 산화막 제거 방법과 이에 사용된 스퍼터링 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 의한 하부막의 산화막 제거 방법에 사용되는 스퍼터링 장치(30)의 구성을 보여준다.
도 1을 참조하면, 스퍼터링 장치(30)는 물질막의 식각 또는 증착에 사용된다. 스퍼터링 장치(30)는 챔버(40)와 진공 펌프(46)를 포함한다. 스퍼터링 장치(30)는 또한 고주파 전력원(50)과 매칭부(48)를 포함한다. 챔버(30) 내부는 물질막의 식각 과정 또는 증착 과정이 실제로 이루어지는 영역이다. 챔버(40)는 서로 이격된 기판 홀더(42) 및 타겟(44)을 포함한다. 기판 홀더(42)와 타겟(44)은 대향하도록 배치된다. 따라서 도 1에서는 기판 홀더(42)는 챔버(40) 내부의 위쪽에, 타겟(44)은 기판 홀더(42)의 아래쪽에 구비된 것으로 도시하였으나, 이러한 도시는 일 예에 불과하며, 기판 홀더(42)와 타겟(44)의 상대적 배치 관계를 제한하기 위한 것이 아니다. 하기 설명은 편의 상, 기판 홀더(42) 아래에 타겟(44)이 구비된 경우에 대해 설명한다. 기판 홀더(42)의 타겟(44)과 대향하는 면에는 기판(52)이 홀딩되어 있다. 기판(52)은 식각될 물질층, 예를 들면 산화물층을 포함해서 복수의 물질층을 포함하는 적층물일 수 있다. 기판(52)은 상기 식각될 물질층을 포함하는 소자(device), 예를 들면 자기 터널 접합 소자 또는 스핀 소자 등일 수 있다. 타겟(44)은 기판(52)에 소정의 물질층, 예를 들면 자성층, 금속층, 절연층, 반도체층 등을 형성하는 경우, 상기 소정의 물질층의 소스 물질을 포함하는 타겟일 수 있다.
진공펌프(46)는 챔버(40)의 타겟(44)에 인접한 측면에 연결되어 있으나, 챔버(46)의 다른 부분에 연결될 수도 있다. 진공펌프(46)는 챔버(40) 내부의 압력을 0.1 밀리토르(mTorr) ~ 수백 밀리토르로 유지하는데 사용된다. 예를 들면, 진공펌프(46)는 식각 과정 또는 증착 과정에서 챔버(40) 내부를 0.1 mTorr~수 mTorr 또는 수 mTorr~500 mTorr로 유지할 수 있다. 고주파 전력원(50)은 식각 및 증착 과정에 사용되는 플라즈마를 발생시키는데 필요한 전력, 예를 들면 13.56MHz의 고주파 전력을 공급할 수 있다. 도 1에서 고주파 전력원(50)의 일단은 챔버(40)에, 타단은 기판 홀더(42)에 연결되어 있다. 고주파 전력원(50)의 도 1에 도시한 바와 같은 연결은 식각 과정을 위한 연결이다. 기판(52)에 물질층을 증착하는 과정에서 고주파 전력원(50)은 기판 홀더(42) 대신에 타겟(44)에 연결될 수 있다. 고주파 전력원(50)은 매칭부(48)를 통해서 기판홀더(42)에 연결되어 있다. 매칭부(48)는 기판 홀더(42)와 챔버(40) 사이의 저항을 매칭시키는 역할을 한다. 챔버(40) 내부의 기판 홀더(42) 아래쪽의 기판(52)을 덮는 영역(A1)은 고주파 전력에 의해 발생되는 플라즈마가 존재하는 영역(이하, 플라즈마 영역)을 나타낸다. 상기 플라즈마는 불활성 가스 플라즈마, 예를 들면 알곤(Ar) 가스 플라즈마일 수 있다. 이러한 플라즈마 발생을 위해 챔버(40) 내부의 기판 홀더(42)와 타겟(44) 사이에는 불활성 가스, 예를 들면 알곤 가스가 주입되어 있다. 기판(52)에 물질막을 증착하는 경우, 플라즈마 영역(A1)은 타겟(44) 측에 존재할 수 있다.
도 2는 도 1의 기판 홀더(42)에 제1 및 제2 자석(M1, M2)이 구비된 경우를 보여준다.
제1 및 제2 자석(M1, M2)은 기판(52)에 평행한 자기장(H1)을 발생시킨다. 자기장(H1)에 의해 기판(52)에 포함된 산화물층(미도시)을 식각하는 과정에서 상기 산화물층이 제거된 표면의 표면 거칠기(surface roughness)는 작아질 수 있다. 곧, 상기 산화물층이 제거된 표면은 자기장(H1)이 없을 때보다 훨씬 매끄러울 수 있다. 제1 및 제2 자석(M1, M2)은 영구 자석일 수 있다. 제1 및 제2 자석(M1, M2)은 기판(52)을 사이에 두고 마주할 수 있다. 제1 및 제2 자석(M1, M2)은 기판(52)에 자기장을 인가하는 수단의 일 예에 불과하고, 도 3의 경우처럼 다른 예가 더 있을 수 있다.
도 3은 도1 의 기판 홀더(42)의 이면에 제3 자석(M3)이 구비된 경우를 보여준다.
도 3을 참조하면, 제3 자석(M3)은 링형(ring type) 영구 자석일 수 있다. 제3 자석(M3)은 기판 홀더(42)를 사이에 두고 기판(52)과 대향할 수 있다. 제3 자석(M3)에 의해 기판(52)에 수직한 방향의 자기장(H2)이 발생된다. 제3 자석(M3) 안쪽에 비자성층(60)이 더 구비될 수 있다. 비자성층(60) 대신에 제4 자석이 구비될 수도 있다.
기판 홀더(42)에 자석이 구비되지 않은 경우(이하, 제1 경우)와, 제1 및 제2 자석(M1, M2)이 구비된 경우(이하, 제2 경우)와, 제3 자석(M3)이 구비된 경우(이하, 제3 경우)에 도 1의 장치의 이용하여 식각한 막의 표면 거칠기는 다를 수 있다.
다음 표 1은 상기 제1 내지 제3의 경우에 대해서 도 1의 장치를 이용하여 동일 금속막에 대해 식각을 실시한 후, 측정한 상기 금속막의 Rms 표면 거칠기(Roughness)와 평균 표면 거칠기(Average Roughness)를 나타낸다.
| 구 분 | Rms Roughness(Å) | Average Roughness(Å) |
| 제1 경우(자기장 없음) | 1.7 | 1.3 |
| 제2 경우(수평 자기장) | 1.4 | 1.1 |
| 제3 경우(수직 자기장) | 2.0 | 1.5 |
표 1을 참조하면, 상기 제2 경우에 금속막의 Rms 표면 거칠기와 평균 표면 거칠기는 가장 작았고, 상기 제3 경우에 가장 컸다. 표 1의 결과로부터, 상기 제1 내지 제3 경우 중 어느 한 경우를 따름으로써, 식각되는 막의 표면 거칠기를 조절할 수 있음을 알 수 있다. 결과적으로 도 1에 도시한 스퍼터링 장치(30)에서 기판 홀더(42)는 홀딩된 기판(52)의 식각면의 표면 거칠기를 제어할 수 있는 제어수단을 포함한다고 볼 수 있다. 도 1의 스퍼터링 장치(30)에 도 2 또는 도 3의 도시한 바와 같은 표면 거칠기 제어수단이 구비되는 경우, 도 1의 스퍼터링 장치(30)는 본 발명의 일 실시예에 의한 스퍼터링 장치가 될 수 있다.
다음에는 본 발명의 일 실시예에 의한, 하부층으로부터 산화막을 제거하는 방법(이하, 산화막 제거방법)을 설명한다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 산화막 제거방법은 식각될 산화막이 존재하는 하부층을 식각 장치에 로딩하는 단계(S1)와 상기 하부층을 상기 식각 장치에 로딩한 다음, 상기 식각 장치를 이용하여 상기 하부층의 상기 산화막을 식각하는 단계(S2)를 포함할 수 있다. 상기 산화막 제거 방법은 추가로 산화막이 식각된 하부층 상에 물질막을 형성하는 단계(S3)를 더 포함할 수 있다. 이러한 산화막 제거 방법에서 상기 하부층은 도 1의 기판(52)을 포함할 수 있다. 상기 하부층은 전자 소자의 일부를 구성하는 적층물일 수 있다. 상기 식각될 산화막은 상기 전자 소자에 포함된 구성 요소의 일부가 산화된 막, 예를 들면 상기 전자 소자에 포함된 물질층의 일부가 산화된 막 또는 상기 전자 소자에 포함된 연결배선의 일부가 산화된 막일 수 있다. 또한, 상기 식각 장치는 도 1의 장치일 수 있다.
다음, 도 1의 장치를 이용하는 산화막 제거 방법이 적용되는 본 발명의 일 실시예에 의한 전자소자의 제조방법을 설명한다.
도 5 내지 도 7은 도 1의 장치를 이용하는 산화막 제거 방법이 적용되는 본 발명의 일 실시예에 의한 자기 터널 접합(Magnetic Tunneling Junction) 소자의 제조 방법을 보여준다.
도 5를 참조하면, 기판(70) 상에 버퍼층(72), 씨드층(74), 반강자성층(76) 및 하부 자성층(78)을 순차적으로 형성한다. 기판(70)은 실리콘 기판일 수 있다. 기판(70)과 버퍼층(72) 사이에 절연층, 예를 들면 실리콘 산화물층을 더 형성할 수 있다. 버퍼층(72)은, 예를 들면 탄탈륨(Ta)으로 형성할 수 있다. 씨드층(74)은, 예를 들면 NiFe로 형성할 수 있다. 반강자성층(76)은 하부 자성층(78)의 자화 방향을 고정시키는 피닝층(pinning layer)일 수 있다. 반강자성층(76)은, 예를 들면 IrMn층일 수 있다. 하부 자성층(78)은 핀드(pinned) 층으로써 강자성층일 수 있다. 하부 자성층(78)은 예를 들면 NiFe층일 수 있다. 하부 자성층(78)을 형성한 후, 후속 증착 공정을 실시할 수 있으나, 하부 자성층(78)이 대기 중에 노출된 경우, 도 6에 도시한 바와 같이 하부 자성층(78)의 표면이 산화되어 하부 자성층(78) 상에 자연 산화막(78a)이 형성될 수 있다.
하부 자성층(78) 상에 하부 자성층(78)의 산화 결과로 형성된 자연 산화막(78a)이 존재할 경우, MTJ 소자의 자기 저항비(MR ratio)가 작아질 수 있다. 이에 대해서는 후술된다. 따라서 자연 산화막(78a)을 제거하기 위해, 도 6의 결과물을 도 1의 장치에 로딩하여 기판(52)의 위치에 위치시킨다. 이후, 도 1의 장치를 동작시켜 자연 산화막(78a)을 제거한다. 이 과정에서 도 6의 결과물은 도 2에 도시한 바와 같이 제1 및 제2 자석(M1, M2) 사이에 위치시킬 수 있다. 이에 따라 하부 자성층(78)의 자연 산화막(78a)이 제거된 표면의 표면 거칠기는 제1 및 제2 자석(M1, M2)이 사용되지 않았을 때보다 훨씬 작아질 수 있다. 자연 산화막(78a)을 제거한 후, 도 1의 장치의 바이어스 연결을 도 1에서 설명한 바와 같이 물질막 증착에 필요한 연결로 변경한다. 이후, 도 1의 장치에서 계속해서 도 7에 도시한 바와 같이 자연 산화막(78a)이 제거된 하부 자성층(78) 상에 터널링막(80), 상부 자성층(82) 및 캡핑층(84)을 순차적으로 적층한다.
터널링막(80)은, 예를 들면 Al2O3막일 수 있다. 상부 자성층(82)은 강자성층으로써, 자화 방향이 자기장에 따라 변화할 수 있는 자유층일 수 있다. 따라서 상부 자성층(82)의 자화 방향에 따라 MTJ 소자의 전기적 저항은 최대 또는 최소가 될 수 있다. 상부 자성층(82)은, 예를 들면 NiFe로 형성할 수 있다. 캡핑층(84)은, 예를 들면 Ta층일 수 있다.
한편, 산화막(78a)의 일부만 노출시키고, 노출된 산화막(78a)을 제거한 다음, 터널링막, 상부 자성층 및 캡핑층을 형성할 수 있다.
도 8 내지 도 10은 이러한 경우를 간략히 보여준다.
도 8을 참조하면, 산화막(78a) 상에 자연 산화막(78a)의 일부를 노출시키는 마스크(90)를 형성한다. 마스크(90)는 탄탈륨 산화막(TaOx)일 수 있다. 도 8의 결과물을 도 1의 장치에 로딩한다. 이어서 도 1의 장치를 동작시켜 자연 산화막(78a)의 노출된 부분을 식각한다. 이러한 식각은 하부 자성층(78)이 노출될 때까지 실시할 수 있다. 도 9는 이러한 식각 후의 결과물을 보여준다.
계속해서, 도 10에 도시한 바와 같이, 하부 자성층(78)의 노출된 영역 상에 터널링막(80)을 형성한다. 이어서, 터널링막(80) 상에 상부 자성층(82)을 형성한다. 상부 자성층(82)은 마스크(90) 상으로 확장될 수 있다. 상부 자성층(82) 상에 캡핑층(84)을 형성한다. 상부 자성층(82)을 터널링막(80) 상에만 형성하고, 캡핑층(84)이 마스크(90)와 직접 접촉되도록 형성할 수도 있다. 도 10의 공정은 도 1의 장치에서 진행될 수 있다.
도 11은 도 7 또는 도 10의 MTJ 소자를 형성하는 과정에서 자연 산화막(78a)의 식각을 위한 공정시간에 따른 MTJ 소자의 전기적 저항 특성을 보여준다. 도 11에서 가로축은 자연 산화막(78a)의 식각을 위한 공정 시간을 나타낸다. 세로축은 접합 저항(junction resistance)을 나타낸다.
도 11을 참조하면, 공정시간이 0일 때, 곧 자연 산화막(78a)이 식각되지 않고 하부 자성층(78) 상에 존재할 때는 접합 저항은 4-5㏀ 정도로 높은 반면, 공정시간이 증가할 수록 접합 저항이 작아지는데, 이는 공정시간 동안에 자연 산화막(78a)이 제거되는 것을 의미한다. 공정시간이 10분 정도가 되었을 때, 접합 저항은 약 1㏀인 기준 저항에 이르는 것을 볼 수 있다. 기준 저항은 하부 자성층(78) 상에 어떤 산화막이 존재하지 않을 때, 측정한 저항이다.
도 12는 도 7 또는 도 10의 MTJ 소자를 형성하는 과정에서 자연 산화막(78a)의 식각을 위한 공정시간에 따른 MTJ 소자의 자기 저항비를 보여준다. 도 12에서 가로축은 자연 산화막(78a)의 식각을 위한 공정 시간을 나타낸다. 세로축은 자기 저항(Magneto-Resistance)을 나타낸다.
도 12를 참조하면, 공정시간이 0일 때, 곧 자연 산화막(78a)이 식각되지 않고 하부 자성층(78) 상에 존재할 때, 자기 저항은 0%인 반면, 공정시간이 증가할 수록 자기 저항은 증가하는데, 이는 공정시간 동안에 자연 산화막(78a)이 제거되는 것을 의미한다. 공정시간이 10분 정도가 되었을 때, 자기 저항은 기준 저항(약 27%)에 이르는 것을 볼 수 있다. 기준 저항은 하부 자성층(78) 상에 자연 산화막(78a)이 존재하지 않을 때, 측정한 자기 저항이다.
다음, 도 1의 장치를 이용하는 산화막 제거 방법이 적용되는 본 발명의 다른 실시예에 의한 전자소자의 제조방법을 도 13 내지 도 17을 참조하여 설명한다.
도 13 내지 도 17은 스핀 주입 소자의 제조 과정을 단계별로 보여준다.
도 17은 최종 형성된 스핀 주입 소자를 보여준다.
도 13 내지 도 16은 도 17을 13-13' 방향으로 절개한 단면을 통한 제조 과정을 보여준다.
도 13을 참조하면, 기판(100) 상에 제1 및 제2 전극선(102, 104)를 서로 평행하게 형성한다. 제1 및 제2 전극선(102, 104)은 이격되게 형성한다. 기판(100)은, 예를 들면 실리콘 기판일 수 있다. 제1 및 제2 전극선(102, 104)은 전극으로 사용될 수 있는 통상의 금속으로 형성할 수 있다. 제1 및 제2 전극선(102, 104)은, 예를 들면 금(Au)으로 형성할 수도 있다. 제1 및 제2 전극선(102, 104)은 기판(100) 상에 전극 물질층(미도시)을 형성한 다음, 상기 전극 물질층을 패터닝하여 형성할 수 있다. 상기 전극 물질층을 패터닝하는 공정은 감광막을 이용하여 상기 전극 물질층의 소정 영역을 마스킹하는 공정과 그 후의 식각 공정을 포함한다. 이러한 마스킹 공정과 식각 공정은 통상적인 방법으로 수행할 수 있다. 상기 마스킹 공정에서 제1 및 제2 전극선(102, 104)이 형성될 영역이 한정되고, 식각 공정에서 제1 및 제2 전극선(102, 104)이 형성된다. 상기 식각 공정 후에는 상기 감광막을 제거한다.
다음, 도 14를 참조하면, 제1 및 제2 전극선(102, 104)이 형성된 기판(100) 상에 제1 및 제2 전극선(102, 104)을 덮는 마스크(106)를 형성한다. 마스크(106)는 감광막 패턴일 수 있다. 마스크(106)는 제1 및 제2 전극선(102, 104) 사이의 기판(100)의 제1 및 제2 영역(100a, 100b)이 노출되도록 형성한다. 제1 및 제2 영역(100a, 100b)은 서로 이격되어 있고, 평행한 라인 형태이다. 제1 및 제2 영역(100a, 100b)은 후속 공정에서 도 16의 제1 및 제2 강자성층(112, 114)이 형성될 영역이다. 마스크(106)를 형성한 다음, 마스크(106) 상에 제1 및 제2 영역(100a, 100b)을 덮는 강자성층(108)을 형성한다. 강자성층(108)은, 예를 들면 NiFe층일 수 있다. 이어서 마스크(106)를 제거하고, 이 과정에서 강자성층(108)의 마스크(106) 상에 형성된 부분은 제거된다. 이렇게 해서 강자성층(108)은 기판(100)의 제1 및 제2 영역(100a, 100b) 상에만 남게 된다. 기판(100)의 제1 및 제2 영역(100a, 100b) 상에 형성된 강자성층(108)은 각각 제1 및 제2 강자성 전극 라인으로 기재하고, 도 15에 도시한 바와 같이 각각 참조번호 112 및 114로 표시한다.
한편, 제1 및 제2 전극선(102, 104)을 한 제1 군(group)이라 하고, 제1 및 제2 강자성 전극 라인(112, 114)을 제2 군이라 하면, 상기 제1 및 제2 군 중 어느 한 군을 먼저 형성한 다음, 나머지 군을 형성할 수 있다. 이때, 나머지 군을 형성할 때, 먼저 형성된 군은 마스크로 보호될 수 있다.
도 15를 참조하면, 제1 및 제2 강자성 전극 라인(112, 114)은 서로 이격되어 있다. 제1 및 제2 강자성 전극 라인(112, 114) 중 어느 하나, 예를 들면 제1 강자성 전극 라인(112)은 스핀 주입 전극일 수 있다. 그리고 나머지 강자성 전극 라인은 스핀 검출 전극일 수 있다. 제1 및 제2 강자성 전극 라인(112, 114)을 형성하는 과정에서 제1 및 제2 강자성 전극 라인(112, 114)이 대기중에 노출될 경우, 그 표면은 산화되어 표면에 자연 산화막(116)이 형성될 수 있다. 제1 및 제2 강자성 전극 라인(112, 114)의 일부는 후속 공정에 스핀 채널층과 접촉되는데, 제1 및 제2 강자성 전극 라인(112, 114)의 표면에 산화막이 존재할 경우, 제1 및 제2 강자성 전극 라인(112, 114)과 스핀 채널층 사이에 통전이 어려워 스핀 채널층을 통해서 스핀 분극된 전자가 흐르기 어려울 수 있는 바, 스핀 소자로서의 구동을 기대하기 어려울 수 있다. 그러므로 후속 공정을 진행하기 전에 제1 및 제2 강자성 전극 라인(112, 114)의 표면에 형성된 자연 산화막(116)을 제거한다. 자연 산화막(116)은 도 1의 장치에 도 15의 결과물을 로딩한 다음, 도 1에서 설명한 바와 같이 도 1의 장치를 산화막 제거를 위한 식각 모드로 구동시켜 제거할 수 있다.
이와 같이 자연 산화막(116)을 제거한 다음, 도 16에 도시한 바와 같이, 기판(100) 상에 제1 및 제2 전극선(102, 104)을 덮고 산화막(116)이 제거된 제1 및 제2 강자성 전극 라인(112, 114)을 덮는 스핀 채널층(120)을 형성한다. 스핀 채널층(120)은 도 17에서 볼 수 있듯이 각 전극선과 각 강자성 전극 라인의 일부를 덮는다. 따라서 스핀 채널층(120)에 의해 제1 전극선(102), 제2 전극선(104), 제1 강자성 전극 라인(112) 및 제2 강자성 전극 라인(114)은 서로 연결된다.
도 17은 도 13 내지 도 16의 과정으로 형성한 스핀 소자를 입체적으로 보여준다.
도 17을 참조하면, 제1 및 제2 강자성 전극 라인(112, 114)은 서로 평행하게 배열되어 있고, 제1 및 제2 전극선(102, 104)과도 평행하게 배열되어 있다. 제1 및 제2 전극선(102, 104)과 제1 및 제2 강자성 전극 라인(112, 114)은 모두 Z축 방향으로 평행하게 정렬되어 있다. 스핀 채널층(120)은 X축 방향으로 배열되어 있고, 제1 및 제2 전극선(102, 104)과 제1 및 제2 강자성 전극 라인(112, 114)의 일단을 덮는다. 따라서 스핀 채널층(120)과 제1 및 제2 전극선(102, 104)과 제1 및 제2 강자성 전극 라인(112, 114)은 교차하도록 배열된다. 스핀 채널층(120)으로 덮이지 않은 제1 강자성 전극 라인(112)의 타단과 제1 전극선(102)의 타단은 전류 공급원(130)에 연결되어 있다. 그리고 스핀 채널층(120)으로 덮이지 않은 제2 전극선(104)과 제2 강자성 전극 라인(114)의 타단은 전압 검출기(140)가 연결되어 있다. 전류 공급원(130)에서 공급되는 전자는 제1 전극선(102), 스핀 채널층(120) 및 제1 강자성 전극 라인(112)의 순서로 흐르게 된다. 전류 공급원(130)에서 공급되는 전자는 스핀분극을 갖는 전자일 수 있다. 제1 강자성 전극 라인(112)은 스핀 분극 전자를 포함한다. 따라서 전류 공급원(130)으로부터 공급된 전자의 스핀 분극과 제1 강자성 전극 라인(112)에 포함된 전자의 스핀 분극 방향이 같을 경우, 전류 공급원(130)으로부터 공급된 전자는 제1 강자성 전극 라인(112)으로 대부분 주입될 수 있다. 그러나 전류 공급원(130)으로부터 공급된 전자들 중에서 제1 강자성 전극 라인(112)에 포함된 전자와 스핀 분극이 다른 전자들은 반발로 인해 제1 강자성 전극 라인(112)에 주입되지 못한다. 이와 같이 전류 공급원(130)으로부터 공급된 전자들 중 제1 강자성 전극 라인(112)으로 주입되지 못한 전자들은 스핀 채널층(120)을 따라 X축 방향으로 이동되어 제2 전극선(104)과 제2 강자성 전극 라인(114) 위쪽에 분포하게 된다. 이러한 분포에 의해 제2 전극선(104)과 제2 강자성 전극 라인(114) 사이에 전위차가 발생되고, 이러한 전위차는 전압 검출기(140)에 의해 측정될 수 있다. 이러한 전위차의 검출을 통해서 제1 강자성 전극 라인(112)에 대한 스핀 주입(spin injection) 효율을 측정할 수 있다. 이와 같은 스핀 효율 측정 과정에서 제1 및 제2 강자성 전극 라인(112, 114)에 평행하게, 곧 Z축 방향으로 자기장을 인가할 수도 있다.
다음에는 본 발명의 일 실시예에 의한 산화막 제거 방법이 적용되는, 나노선(nanowire) 소자의 제조 방법을 설명한다. 나노선 표면에 산화막이 존재하면, 산화막의 높은 비저항으로 인해 나노선과 전극 사이의 전기적 저항이 높아질 수 있다.
도 18은 기판(미도시) 상에 형성된 비스무스(Bi) 나노선(150)의 표면에 형성된 자연 산화막(Bismuth oxide)(150a)을 보여주는 투과 전자 현미경 사진(TEM)이다.
자연 산화막(150a)을 제거하기 위해, 도 1의 장치에 비스무스 나노선(150)이 형성된 상기 기판을 로딩한다. 이후, 도 1의 설명에서 설명한 바와 같이 산화막 식각 조건으로 도 1의 장치의 기판 바이어스를 인가한 후, 자연 산화막(150a)을 식각한다. 나노선(150)는 비스무스외에 다른 물질로 형성할 수도 있다. 이후, 도 19에 도시한 바와 같이 비스무스 나노선(150)이 형성된 기판(160) 상에 나노선(150)과 교차하면서 자연 산화막(150a)이 제거된 나노선(150)을 덮는 소정 폭의 전극들(170)을 형성한다. 이렇게 해서 나노선 소자가 형성된다. 전극들(170)은 이격되어 있고 서로 평행할 수 있다. 전극들(170)은 전극으로 사용될 수 있는 통상의 물질일 수 있는데, 예를 들면 금(Au)일 수 있다. 전극들(170)은 자연 산화막(150a)을 제거한 후, 도 1의 장치에서 형성할 수 있다. 이때, 도 1의 장치는 진공 상태에 가깝게 낮은 압력을 유지하고, 타겟(44)에 바이어스 전압이 인가될 수 있도록 전압 인가 조건을 물질막 증착에 맞게 변경한다. 또한, 타겟(44)은 전극들(170)의 구성 물질을 포함하는 타겟으로 교체할 수 있다.
도 20은 도 19의 나노선 소자에서 비스무스 나노선(150)과 전극(170) 사이의 전류-전압 특성을 보여준다. 도 20에서 "2K"는 절대온도 2K에서 측정한 결과를, "300K"는 절대온도 300K에서 측정한 결과를 나타낸다. 도 20의 가로축은 전압을, 세로축은 전류를 나타낸다.
도 20을 참조하면, 나노선(150)과 전극(170)은 우수한 오믹 접촉(ohmic contact) 특성을 갖는 것을 알 수 있다. 이러한 결과는 나노선(150) 표면의 산화막(150a)이 성공적으로 제거되어 나노선(150)과 전극(170) 사이에 산화막이 존재하지 않음을 의미한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
30:스퍼터링 장치 40:챔버
42:기판 홀더 44:타겟
46:진공펌프 48:매칭부
50:고주파 전력원 52:기판
60:비자성층 70:기판
72:버퍼층 74:씨드층
76:반강자성층 78:하부 자성층
78a, 116, 150a:자연 산화막 80:터널링막
82:상부 자성층 84:캡핑층
90:마스크 100:기판
100a, 100b:기판(100)의 제1 및 제2 영역
106:마스크 108:강자성층
102, 104:제1 및 제2 전극선
112, 114:제1 및 제2 강자성 전극 라인
120:스핀 채널층 150:비스무스 나노선
160:기판 170:전극
A1: 플라즈마 발생 영역 H1, H2:자기장
M1-M3:제1 내지 제3 자석
42:기판 홀더 44:타겟
46:진공펌프 48:매칭부
50:고주파 전력원 52:기판
60:비자성층 70:기판
72:버퍼층 74:씨드층
76:반강자성층 78:하부 자성층
78a, 116, 150a:자연 산화막 80:터널링막
82:상부 자성층 84:캡핑층
90:마스크 100:기판
100a, 100b:기판(100)의 제1 및 제2 영역
106:마스크 108:강자성층
102, 104:제1 및 제2 전극선
112, 114:제1 및 제2 강자성 전극 라인
120:스핀 채널층 150:비스무스 나노선
160:기판 170:전극
A1: 플라즈마 발생 영역 H1, H2:자기장
M1-M3:제1 내지 제3 자석
Claims (17)
- 산화막이 형성된 요소를 포함하는 기판을 스퍼터링 장치의 기판 홀더에 장착하되, 상기 산화막이 노출되도록 장착하는 단계;
상기 기판 홀더에 플라즈마 발생용 전압을 인가하여 상기 산화막을 제거하는 단계; 및
상기 산화막을 제거하는 동안에 상기 기판에 자기장을 인가하는 단계;를 포함하고, 상기 산화막은 자연 산화막인 산화막 제거 방법. - 삭제
- 제 1 항에 있어서,
상기 기판은 자기 터널 접합(MTJ) 소자의 일부 구성, 스핀 소자의 일부 구성 또는 나노선 소자의 일부 구성을 포함하는 산화막 제거 방법. - 삭제
- 제 1 항에 있어서,
상기 자연 산화막은 자기 터널 접합 소자의 하부 자성층 표면에 형성된 것, 스핀 소자의 스핀 주입 전극 표면에 형성된 것 또는 나노선 소자의 나노선 표면에 형성된 것인 산화막 제거방법. - 삭제
- 삭제
- 챔버, 진공펌프, 고주파 전력원을 포함하고, 상기 챔버는 기판이 홀딩되는 기판 홀더와 타겟을 포함하는 스퍼터링 장치에 있어서,
상기 스퍼터링 장치는 청구항 1의 산화막 제거방법에 사용된 스퍼터링 장치이고,
상기 기판 홀더에 제어수단이 결합되어 있고, 상기 제어수단에 의해 상기 기판의 식각면의 표면 거칠기가 제어되는 스퍼터링 장치. - 제 8 항에 있어서,
상기 제어수단은 상기 기판에 평행한 또는 수직한 방향의 자기장을 발생시키는 자기장 발생수단인 스퍼터링 장치. - 제 8 항에 있어서,
상기 제어수단은 상기 기판 홀더의 상기 기판이 홀딩되는 면 또는 상기 기판이 홀딩되는 면의 이면에 배치된 스퍼터링 장치. - 삭제
- 삭제
- 기판 상에 제1 및 제2 전극선과 제1 및 제2 강자성 전극 라인을 형성하는 단계;
상기 제1 및 제2 강자성 전극 라인에 형성된 산화막을 제거하는 단계; 및
상기 산화막을 제거한 후, 상기 제1 및 제2 강자성 전극 라인의 일단과 상기 제1 및 제2 전극의 일단을 덮는 스핀 채널층을 형성하는 단계를 포함하고,
상기 산화막은 청구항 1의 방법으로 제거하는 스핀 소자의 제조방법. - 제 13 항에 있어서,
상기 제1 및 제2 전극선과 제1 및 제2 강자성 전극 라인을 형성하는 단계는,
상기 기판 상에 상기 제1 및 제2 전극선을 포함하는 군과 상기 제1 및 제2 강자성 전극 라인을 포함하는 군 중 어느 한 군을 먼저 형성하는 단계;
상기 먼저 형성된 군을 덮는 마스크를 형성하고, 상기 기판 상에 나머지 군을 형성하는 단계; 및
상기 마스크를 제거하는 단계를 더 포함하는 스핀 소자의 제조방법. - 삭제
- 기판 상에 나노선을 형성하는 단계;
상기 나노선 표면에 형성된 자연 산화막을 제거하는 단계; 및
상기 기판 상에 상기 산화막이 제거된 나노선의 일부를 덮는 전극층을 형성하는 단계;를 포함하고,
상기 자연 산화막은 청구항 1의 산화막 제거방법으로 제거하는 나노선 소자의 제조방법. - 순차적으로 적층된 하부 자성층, 터널 접합층 및 상부 자성층을 포함하는 터널 접합 소자의 제조방법에 있어서,
상기 하부 자성층의 표면으로부터 자연 산화막을 제거하는 단계; 및
상기 자연 산화막이 제거된 상기 하부 자성층 상에 상기 터널 접합층을 형성하는 단계를 포함하고,
상기 자연 산화막은 청구항 1의 산화막 제거 방법으로 제거하는 터널 접합 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100105509A KR101725848B1 (ko) | 2010-10-27 | 2010-10-27 | 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100105509A KR101725848B1 (ko) | 2010-10-27 | 2010-10-27 | 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120044103A KR20120044103A (ko) | 2012-05-07 |
| KR101725848B1 true KR101725848B1 (ko) | 2017-04-11 |
Family
ID=46264024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100105509A KR101725848B1 (ko) | 2010-10-27 | 2010-10-27 | 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101725848B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268251A (ja) * | 2004-03-16 | 2005-09-29 | Yamaha Corp | トンネル接合素子と複合酸化膜の形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09139358A (ja) * | 1995-11-13 | 1997-05-27 | Sony Corp | 半導体装置の製造方法 |
| KR101598542B1 (ko) * | 2009-01-13 | 2016-02-29 | 삼성전자주식회사 | 스핀 전계효과 트랜지스터를 이용한 논리소자 |
-
2010
- 2010-10-27 KR KR1020100105509A patent/KR101725848B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268251A (ja) * | 2004-03-16 | 2005-09-29 | Yamaha Corp | トンネル接合素子と複合酸化膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120044103A (ko) | 2012-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11778919B2 (en) | Magnetoresistive stack/structure and method of manufacturing same | |
| KR101166356B1 (ko) | 고성능 자기 터널링 접합 ｍｒａｍ을 위한 새로운 하층 | |
| US7861401B2 (en) | Method of forming a high performance tunneling magnetoresistive (TMR) element | |
| KR101142820B1 (ko) | ＭＴＪ 디바이스의 ｄＲ／Ｒ을 향상시키기 위한 새로운캡핑 구조체 | |
| CA2711305C (en) | Memory cell and method of forming a magnetic tunnel junction (mtj) of a memory cell | |
| US8337676B2 (en) | Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier | |
| JP4908556B2 (ja) | 磁気抵抗素子の製造方法 | |
| JP5707174B2 (ja) | 磁気抵抗効果素子の製造方法 | |
| US7033881B2 (en) | Method for fabricating magnetic field concentrators as liners around conductive wires in microelectronic devices | |
| KR20080106882A (ko) | 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층 | |
| KR102470367B1 (ko) | 자기 저항 메모리 소자의 제조 방법 | |
| US20210057642A1 (en) | Electronic circuit structure and method of fabricating electronic circuit structure having magnetoresistance element with improved electrical contacts | |
| CN108075037A (zh) | 一种制备磁性隧道结的方法 | |
| JP4885769B2 (ja) | 磁気抵抗素子の製造方法、磁気デバイスの製造方法、磁気抵抗素子の製造装置および磁気デバイスの製造装置 | |
| KR101725848B1 (ko) | 산화막 제거 방법과 이 방법에 사용된 스퍼터링 장치, 산화막 제거 방법을 이용한 전자소자의 제조방법 및 산화막 제거 방법이 적용되어 형성된 전자소자 | |
| US11156678B2 (en) | Magnetic field sensor using in situ solid source graphene and graphene induced anti-ferromagnetic coupling and spin filtering | |
| US8629518B2 (en) | Sacrifice layer structure and method for magnetic tunnel junction (MTJ) etching process | |
| JP2000357829A (ja) | 強磁性トンネル接合素子の製造方法 | |
| JP5053788B2 (ja) | 導電性プローブ、導電性プローブの製造方法、及び磁気特性測定方法 | |
| KR20040105187A (ko) | 비정질 코발트-나이오븀-지르코늄 합금과 나노산화층을사용한 자기터널접합 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |